DE1090326B - Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps - Google Patents
Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden LeitungstypsInfo
- Publication number
- DE1090326B DE1090326B DEI14548A DEI0014548A DE1090326B DE 1090326 B DE1090326 B DE 1090326B DE I14548 A DEI14548 A DE I14548A DE I0014548 A DEI0014548 A DE I0014548A DE 1090326 B DE1090326 B DE 1090326B
- Authority
- DE
- Germany
- Prior art keywords
- zone
- silicon
- germanium
- zones
- germanium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000463 material Substances 0.000 title claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000356 contaminant Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000005019 vapor deposition process Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- OMEPJWROJCQMMU-UHFFFAOYSA-N selanylidenebismuth;selenium Chemical compound [Se].[Bi]=[Se].[Bi]=[Se] OMEPJWROJCQMMU-UHFFFAOYSA-N 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
DEUTSCHES
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von elektrischen Halbleiteranordnungen,
insbesondere Transistoren mit drei Zonen abwechselnden Leitungstyps.
Die bekannten Flächentransistoren werden aus den halbleitenden Elementen Germanium oder Silizium
oder aus intermetallischen Verbindungen hergestellt und haben Zonen vom p-Typ und vom η-Typ, die jeweils
Störstoffe vom p-Typ oder η-Typ in bestimmter Menge enthalten. Je nach der Schichtenfolge unterscheidet
man n-p-n- oder p-n-p-Transistoren.
Diese bekannten Transistoren sind jedoch nicht für alle Verwendungszwecke geeignet. In vielen Fällen
sind Halbleiteranordnungen erforderlich, die einen hohen Kollektorwiderstand bei geringem Kollektorstrom
aufweisen und die bei hohen Temperaturen betrieben werden können.
Zur Erzielung dieser vorteilhaften Eigenschaften bezieht sich die Erfindung auf ein Verfahren zur Herstellung
eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps.
Bei diesem Verfahren wird erfindungsgemäß auf einem als Kollektorzone dienenden Halbleiterkörper
aus η-Silizium eine als Basiszone dienende Schicht aus p-Silizium durch Eindiffundieren von
Störstoffen in den Halbleiterkörper erzeugt, auf die Basiszone wird eine als Emitterzone dienende n-Germaniumschicht
aufgebracht, und die n-Germaniumschicht wird durch einen Erhitzungsvorgang teilweise
in die p-Siliziumzone eindiffundiert.
Es sind zwar bereits Trockengleichrichter bekannt, die aus verschiedenen Halbleitermaterialien, wie
Selen, Kadmiumsulfid und Wismutselenid abwechselnden Leitungstyps, bestehen, jedoch ist kein Herstellungsverfahren
für solche Trockengleichrichter angegeben. Transistoren lassen sich aus diesen Halbleitern
nicht ohne weiteres herstellen.
Es ist weiter bekannt, elektrische Halbleiteranordnungen aus einem Gemisch von Silizium und Germanium
aufzubauen. Diese weisen aber nicht die vorteilhaften Eigenschaften auf wie die nach dem Verfahren
gemäß der Erfindung hergestellten Halbleiteranordnungen.
Es ist weiter ein Verfahren zur Herstellung von elektrischen Halbleiteranordnungen bekannt, bei dem
Schichten verschiedenen Halbleitermaterials mit wenig unterschiedlichem Schmelzpunkt durch Ankristallisieren
miteinander verbunden werden. Auf diese Weise lassen sich jedoch nicht Halbleiteranordnungen aus
Schichten von Silizium und Germanium herstellen.
Schließlich sind Transistoren mit drei Schichten abwechselnden Leitungstyps bekannt, bei denen die mittlere
Schicht beispielsweise aus Silizium besteht, während die beiden äußeren Schichten aus einem anderen
Verfahren zur Herstellung
eines Transistors mit drei Zonen
aus verschiedenen Halbleitermaterialien
abwechselnden Leitungstyps
Anmelder:
International Standard
Electric Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Ciaessen, Patentanwalt,
Stuttgart-Zuffenhausen, Hellmuth-Hirth-Str. 42
Stuttgart-Zuffenhausen, Hellmuth-Hirth-Str. 42
Beanspruchte Priorität:
Japan vom 22. März 1957
Japan vom 22. März 1957
Yasuo Nannichi, Tokio,
ist als Erfinder genannt worden
ist als Erfinder genannt worden
Halbleiter, beispielsweise aus Germanium, bestehen. Ein Verfahren zur Herstellung einer solchen Schichtenfolge
gemäß der Erfindung ist ebenfalls nicht angegeben.
Die Schichtenfolge der Halbleiteranordnung, die nach dem Verfahren gemäß der Erfindung hergestellt
ist, unterscheidet sich grundsätzlich von der Schichtenfolge aller bekannten Halbleitervorrichtungen. Nach
dem Verfahren gemäß der Erfindung wird nämlich eine Halbleiteranordnung erhalten, bei der die beiden
äußeren Zonen gleichen Leitungstyps aus verschiedenem Halbleitermaterial, nämlich Silizium und Germanium,
bestehen, während die mittlere Basiszone aus zwei Schichten besteht, nämlich einer p-Siliziumschicht
und einer Germanium-Silizium-Schicht. Infolge dieses grundsätzlichen anderen Schichtenaufbaues
weisen die nach dem Verfahren gemäß der Erfindung hergestellten Halbleiteranordnungen gegenüber
den bekannten Halbleiteranordnungen die weiter unten beschriebenen Vorteile auf.
Das Verfahren zur Herstellung von Transistoren gemäß der Erfindung soll im folgenden an Hand eines
Ausführungsbeispiels und im Hinblick auf die Fig. 1 bis 3 näher beschrieben werden.
Zunächst wird ein Siliziumstück 3 vom η-Typ einer Oberflächenbehandlung unterworfen und dann mehrere
Minuten lang mit einem Störstoff vom p-Typ auf 1200° C erhitzt. Als Störstoff kann z. B. Aluminium
009 610/304
verwendet werden. Die Erhitzung wird in einem inerten Gas, z. B. in Argon, vorgenommen. Auf dem
Siliziumstück 3 bildet sich dabei eine Schicht 2 vom p-Typ. . . - -
Ein Teil der Schicht 2 vom p-Typ wird mit einer S Maske 4 abgedeckt und die Schicht 2 durch Aufdampfen
im Vakuum mit einer Schicht 1 aus Germanium überzogen, das eine geringe Menge Antimon enthält.
Darauf wird nochmals eine Wärmebehandlung in Argon vorgenommen. Danach wird die mit der
Maske 4 teilweise abgedeckte Fläche mit Wachs oder einem anderen geeigneten Überzug versehen und der
Halbleiterkörper einer Ätzbehandlung unterworfen. Der nach dem Ätzen erhaltene Transistor hat beispielsweise
die in Fig. 2 dargestellte Form. Mit 4' ist der Teil der Oberfläche bezeichnet, der vorher durch
die Maske 4 abgedeckt war.
Die Kollektorzone 3 des so erhaltenen Halbleiterkörpers wird nun mittels des Lotes 6 an der Platte 5
angelötet, wie dies in Fig. 3 dargestellt ist. Die Platte 5 wird mit einer Kollektorzuleitung versehen,
die in der Fig. 3 nicht eingezeichnet ist.
Auf dem mit 4' bezeichneten Teil der Oberfläche wird ein Aluminiumdraht 2' aufgesetzt und durch
einen Stromstoß mit der darunterliegenden Schicht verschweißt, so daß er als Basiselektrode dienen kann.
Die Emitterkontaktelektrode wird von einem Draht aus Gold-Antimon 1' gebildet, der auf der Emitterzone
1 aufgesetzt und mittels eines Stromstoßes mit diesem verschweißt wird.
Wenn die Befestigung des Gold-Antimon-Drahtes ■während der zweiten Hälfte der Vakuumaufdampfung
des Germaniums vorgenommen wird, so wird auf der Oberfläche der Emitterzone 1 eine Schicht mit sehr
geringem spezifischem Widerstand erhalten, so daß der Widerstand der Emitterelektrode sehr niedrig ist.
Ein solcher Transistor, dessen Emitterzone 1 aus Germanium vom η-Typ und dessen Kollektorzone 3
aus Silizium vom η-Typ besteht, während die Basiszone 2 vom p-Typ aus beiden Elementen besteht, d. h.
aus Germanium und Silizium, hat die Vorteile eines Silizium-Transistors, d. h., der Kollektorstrom ist
gering, während der Kollektorwiderstand hoch ist, und das Temperaturverhalten ist so gut, daß die Halbleiteranordnung
bei hohen Temperaturen verwendet 4^ werden kann. Infolgedessen kann die Halbleiteranordnung
kleiner gehalten werden als ein Germanium-Transistor für die gleiche Leistung. Dabei werden
aber bei der Halbleiteranordnung gemäß der Erfindung die Nachteile des Silizium-Transistors vermieden,
nämlich die geringe Emitterwirksamkeit und die Schwierigkeiten beim Anbringen einer Emitterkontaktelektrode.
Außerdem wird ein großes Verhältnis zwischen Eingangs- und Ausgangswiderstand erzielt,
so daß ein größerer Leistungsgewinn erzielt wird. Bei den bekannten p-n-p-Transistoren, die durch Diffusion
hergestellt sind, ist auch das Anbringen einer Kontaktelektrode an der dünnen Basiszone schwierig, während
bei den Transistoren gemäß der Erfindung auch in dieser Hinsicht keine Schwierigkeiten vorhanden
sind.
Wie oben beschrieben, können so Transistoren hergestellt werden, die eine Anzahl von Vorteilen aufweisen,
welche auch im Betriebe aufrechterhalten werden können. Auf diese Weise werden die Nachteile
einer Halbleiteranordnung durch eine andere ausgeglichen. Weitere Vorteile werden durch Änderung des
Verhältnisses der zwei oder mehr Halbleitermaterialien, die zum Aufbau der Halbleiteranordnung
verwendet werden, erzielt.
Claims (5)
1. Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien
abwechselnden Leitungstyps, dadurch gekennzeichnet, daß auf einem als Kollektorzone
dienenden Halbleiterkörper aus η-Silizium eine als Basiszone dienende Schicht aus p-Silizium durch
Eindiffundieren von Störstoffen in den Halbleiterkörper erzeugt wird, daß auf die Basiszone eine als
Emitterzone dienende n-Germaniumschicht aufgebracht wird und daß die n-Germaniumschicht
durch einen Erhitzungsvorgang teilweise in die p-Siliziumzone eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Erzeugung der Zone aus p-Silizium
auf dem Halbleiterkörper aus η-Silizium die p-Siliziumzone teilweise mit einer Maske abgedeckt
wird, daß durch Aufdampfen im Vakuum die n-Germaniumschicht aufgebracht wird, daß nach
dem Erhitzungsvorgang zur teilweisen Eindiffusion des η-Germaniums in das p-Silizium Teile
der Oberfläche der n-Germaniumschicht abgedeckt werden, daß der Halbleiterkörper aus n-Silizium
teilweise durch Ätzen freigelegt und nach Entfernen der Abdeckung und der Maske jede Zone mit
einer Kontaktelektrode versehen wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß den Kontaktelektroden Störstoffe
oder Legierungen von Störstoffen vom gleichen Leitungstyp wie die entsprechende Zone zugesetzt
werden und daß sie durch Verschweißen mittels eines Stromstoßes mit den entsprechenden
Zonen verbunden werden.
4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Kontaktelektrode der aufgedampften
n-Germaniumschicht während der letzten Phase des Aufdampfvorganges angebracht wird.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß als Kontaktelektroden an der
n-Siliziumzone eine Metallplatte angelötet, an die p-Siliziumzone ein Aluminiumdraht und an die
n-Germaniumzone ein Draht aus Gold-Antimon angeschweißt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentschriften Nr. 814 487, 868 354,
378;
Deutsche Patentschriften Nr. 814 487, 868 354,
378;
deutsche Auslegeschrift S 32506 VIIIc/21 g (bekanntgemacht
am 12. 1. 1956).
Hierzu 1 Blatt Zeichnungen
© 009 610/304 9.60
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2940023X | 1957-03-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1090326B true DE1090326B (de) | 1960-10-06 |
Family
ID=17801969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEI14548A Pending DE1090326B (de) | 1957-03-22 | 1958-03-14 | Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps |
Country Status (3)
Country | Link |
---|---|
US (1) | US2940023A (de) |
BE (1) | BE565907A (de) |
DE (1) | DE1090326B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3163562A (en) * | 1961-08-10 | 1964-12-29 | Bell Telephone Labor Inc | Semiconductor device including differing energy band gap materials |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL121810C (de) * | 1955-11-04 | |||
BE625431A (de) * | 1961-11-30 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE814487C (de) * | 1948-06-26 | 1951-09-24 | Western Electric Co | Feste, leitende elektrische Vorrichtung unter Verwendung von Halbleiterschichten zur Steuerung elektrischer Energie |
DE868354C (de) * | 1951-06-20 | 1953-02-23 | Telefunken Gmbh | Verfahren zur Herstellung von Halbleitern fuer Dioden oder Verstaerker |
DE926378C (de) * | 1948-10-02 | 1955-04-14 | Licentia Gmbh | Elektrisch unsymmetrisch leitendes System, insbesondere Trockengleichrichter, mit einer Folge von Halbleiterschichten |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL99619C (de) * | 1955-06-28 | |||
US2842831A (en) * | 1956-08-30 | 1958-07-15 | Bell Telephone Labor Inc | Manufacture of semiconductor devices |
-
0
- BE BE565907D patent/BE565907A/xx unknown
-
1958
- 1958-03-14 DE DEI14548A patent/DE1090326B/de active Pending
- 1958-09-02 US US758389A patent/US2940023A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE814487C (de) * | 1948-06-26 | 1951-09-24 | Western Electric Co | Feste, leitende elektrische Vorrichtung unter Verwendung von Halbleiterschichten zur Steuerung elektrischer Energie |
DE926378C (de) * | 1948-10-02 | 1955-04-14 | Licentia Gmbh | Elektrisch unsymmetrisch leitendes System, insbesondere Trockengleichrichter, mit einer Folge von Halbleiterschichten |
DE868354C (de) * | 1951-06-20 | 1953-02-23 | Telefunken Gmbh | Verfahren zur Herstellung von Halbleitern fuer Dioden oder Verstaerker |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3163562A (en) * | 1961-08-10 | 1964-12-29 | Bell Telephone Labor Inc | Semiconductor device including differing energy band gap materials |
Also Published As
Publication number | Publication date |
---|---|
BE565907A (de) | |
US2940023A (en) | 1960-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE961469C (de) | Verfahren zur Herstellung von Halbleiterkoerpern fuer elektrische UEbertragungsvorrichtungen | |
DE1130523B (de) | Anordnung mit mindestens drei pnp-bzw. npn-Flaechentransistoren | |
DE1087704B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang | |
DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
CH495633A (de) | Halbleiteranordnung | |
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE2837762C2 (de) | Verfahren zur Herstellung von Triacs | |
DE2031831A1 (de) | Halbleiterdiode und Verfahren zu ihrer Herstellung | |
DE2253830A1 (de) | Integrierte halbleiteranordnung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE1090326B (de) | Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps | |
DE1764023A1 (de) | Halbleiterbauelement mit verbesserter Durchbruchsspannung | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1564406C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung | |
DE1942239C2 (de) | Verfahren zur Herstellung eines Lateraltransistors | |
DE2527076A1 (de) | Integriertes schaltungsbauteil | |
DE1063279B (de) | Halbleiteranordnung aus einem Halbleiterkoerper mit flaechenhaftem innerem pn-UEbergang und mit mehr als drei Elektroden | |
DE1130525B (de) | Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE2541161A1 (de) | Verfahren zur herstellung monolithischer komplementaerer transistoren | |
DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE1194065B (de) | Halbleiterbauelement mit teilweise fallender Charakteristik und Betriebsschaltung | |
DE1035780B (de) | Transistor mit eigenleitender Zone |