DE10343509A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung Download PDF

Info

Publication number
DE10343509A1
DE10343509A1 DE10343509A DE10343509A DE10343509A1 DE 10343509 A1 DE10343509 A1 DE 10343509A1 DE 10343509 A DE10343509 A DE 10343509A DE 10343509 A DE10343509 A DE 10343509A DE 10343509 A1 DE10343509 A1 DE 10343509A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor layer
electrode
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10343509A
Other languages
English (en)
Inventor
Yoshiaki Kariya Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10343509A1 publication Critical patent/DE10343509A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleiteranordnung enthält ein Halbleitersubstrat (30, 30A, 60, 70) mit einer darin eingebetteten Halbleiterschicht (33, 33A, 34, 63, 73) und einem Transistor eines Vertikaltyps (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196). Das Halbleitersubstrat (30, 30A, 60, 70) besitzt eine Hauptseite, eine der Hauptseite gegenüberliegende Rückseite und einen Graben (35, 35A, 35B), welcher in der Rückseite des Substrats (30, 30A, 60, 70) angeordnet ist. Der Transistor des Vertikaltyps (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196) besitzt eine in der Hauptseite des Substrats (30, 30A, 60, 70) angeordnete erste Elektrode (44, 44D, E), eine in der Rückseite angeordnete zweite Elektrode (37, 37A, 37B, C) und ein in der Hauptseite angeordnetes Diffusionsgebiet (41, 41A, 81). Die erste Elektrode (44, 44D, E) bildet eine Verbindung zu dem Diffusionsgebiet (41, 41A, 81) durch einen Zwischenschichtisolierfilm (43). Die zweite Elektrode (37, 37A, 37B, C) ist in dem Graben (35, 35A, 35B) angeordnet und bildet eine Verbindung zu der Halbleiterschicht (33, 33A, 34, 63, 73), welche in dem Graben (35, 35A, 35B) freigelegt ist. Dieser vertikale Transistor (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196) besitzt einen niedrigen Widerstandswert im eingeschalteten Zustand.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung und insbesondere auf eine Halbleiteranordnung, welche einen Transistor mit einem niedrigen Widerstandswert in leitenden Zustand aufweist.
  • Eine Halbleiteranordnung 200, welche einen Metalloxid-Halbleiter-Transistor (d.h. einen MOS-Transistor) nach dem Stand der Technik aufweist, ist in der japanischen Patentveröffentlichungsschrift Nr. 3257057-B2 (Veröffentlichungsschrift der nichtgeprüften Patentanmeldung Nr. H05-1987581 offenbart. Wie in 14 dargestellt, enthält die Halbleiteranordnung 200 ein Halbleitersubstrat 3. Eine Isolierschicht 4, welche die Form eines Kästchens aufweist (d.h. eine Isolierschicht eines Kästchentyps (box type insulation layer)), ist auf dem Substrat 3 angeordnet. Die Isolierschicht 4 besitzt drei Öffnungen, welche das Substrat 3 nach oben hin öffnen. Jede Öffnung ist durch eine vertikale Wand der Isolierschicht 4 abgetrennt und an eine Steuereinheit 5 und zwei MOS-Feldeffekttransistoren (zwei MOSFETs) 2A, 2B angepaßt. Die Steuereinheit 5 besitzt eine Logikschaltung oder eine Gatesteuerschaltung.
  • Jeder MOSFET 2A, 2B ist auf der rechten bzw. linken Seite der Steuereinheit 5 angeordnet und ist ein lateraler doppeldiffundierter MOSFET (d.h. ein L-DMOS). Jeder L-DMOS 2A, 2B enthält ein Source 21, einen Drain 22 und ein Gate 23. Das Source 21 und der Drain 22 sind in eine horizontale Richtung abgetrennt und werden mit einem Störstellendiffusionsfahren gebildet. Insbesondere wird das Source 21 jedes L-DMOS 2A, 2B durch ein Doppeldiffusionsverfahren gebildet, welches eine Diffusion von der Oberfläche des Substrats 3 aus liefert, und es wird das Source 21 geerdet.
  • Ein vertikaler doppeldiffundierter MOSFET (d.h. ein V-DMOS) 1A, 1B ist auf beiden Seiten der Isolierschicht des Kästchentyps 4 angeordnet, d.h., jeder V-DMOS 1A, 2B ist auf der rechten bzw. linken Seite der Isolierschicht 4 angeordnet. Jeder V-DMOS 1A, 1B enthält ein Source 11, einen Drain 12 und ein Gate 13. Das Source 11 wird mit dem Doppeldiffusionsfahren gebildet, welches eine Diffusion von der Oberfläche des Substrats 3 aus liefert. Beide V-DMOS 1A, 1B besitzen den gemeinsamen Drain 12, welcher auf der Rückseite des Substrats 3 angeordnet und mit einer elektrischen Energie- bzw. Stromquelle B verbunden ist.
  • Zur Bildung der Isolierschicht des Kästchentyps 4 in der Halbleiteranordnung 200 ist es nötig, selektiv Silizium auf einer Isolatorstruktur (d.h. einer SOI-Struktur) wie oben beschrieben zu bilden. Daher werden die Herstellungskosten der Halbleiteranordnung 200 groß. Insbesondere ist der Drain 12 des V-DMOS 1A, 1B gemeinsam vorgesehen, so daß der Freiheitsgrad für den Entwurf eines durch eine Mehrzahl von V-DMOSs gebildeten Vielkanalschalters klein wird.
  • Es wurde erwogen, ein SOI-Substrat, welches einen darin eingebetteten Isolierfilm aufweist, als das Substrat 4 zu verwenden, um die Herstellungskosten der Halbleiteranordnung 200 zu verringern und den Freiheitsgrad für den Entwurf zu erhöhen. In diesem Fall wird eine N+-Typ-Halbleiterschicht als Drain 12 auf der Isolierschicht in dem SOI-Substrat gebildet. Ein Widerstandswert der N+-Typ-Halbleiterschicht in den V-DMOS wird zu einem Ratenbestimmungsfaktor (rate-determining factor), so daß es schwierig ist, einen Widerstandswert im leitenden Zustand des V-DMOS zu verringern.
    •
  • Aufgabe der vorliegenden Erfindung ist es, im Hinblick auf die obigen Schwierigkeiten, eine Halbleiteranordnung bereitzustellen, welche einen Transistor mit einem niedrigen Widerstandswert im leitenden Zustand aufweist. Des weiteren ist es Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung mit einem hohen Freiheitsgrad zur Bildung eines Vielkanalschalters bereitzustellen.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche.
  • Die Halbleiteranordnung enthält ein Halbleitersubstrat mit einer darin eingebetteten Halbleiterschicht und einen Transistor des Vertikaltyps (vertical type transistor). Das Substrat besitzt eine Hauptseite, eine der Hauptseite gegenüberliegende Rückseite und einen Graben, welcher in der Rückseite des Substrats angeordnet ist. Der Transistor des Vertikaltyps besitzt eine Elektrode, welche in der Hauptseite des Substrats angeordnet ist, eine Elektrode, welche in der Rückseite angeordnet ist, und ein Diffusionsgebiet, welches in der Hauptseite angeordnet ist. Die erste Elektrode stellt eine Verbindung zu dem Diffusionsgebiet über einen Zwischenschichtisolierfilm her. Die zweite Elektrode ist in dem Graben angeordnet und stellt eine Verbindung zu der Halbleiterschicht her, welche in dem Graben freigelegt ist.
  • Bei der obigen Anordnung ist der Graben in der Rückseite des Substrats angeordnet, und eine zweite Metallschicht, welche in dem Graben eingebettet ist, bildet die zweite Elektrode. Daher wird ein Strompfad zwischen den ersten und zweiten Elektroden klein, so daß der Wider standswert zwischen den ersten und zweiten Elektroden verringert ist. Somit ist ein Widerstandswert im leitenden Zustand zwischen den ersten und zweiten Elektroden ebenfalls verringert, d.h., der Vertikaltransistor besitzt einen niedrigen Widerstandswert im leitenden Zustand. Vorzugsweise enthält die erste Elektrode eine erste Metallschicht und die zweite Elektrode eine zweite Metallschicht.
  • Vorzugsweise besitzt der Graben eine sich verjüngende Form. In diesem Fall strahlt die in dem Graben angeordnete zweite Metallschicht wirksam in dem Vertikaltransistor gebildete Wärme ab. Da der Graben durch ein Naßätzverfahren gebildet werden kann, werden darüber hinaus die Herstellungskosten der Halbleiteranordnung verringert.
  • Vorzugsweise ist der Graben mit der zweiten Metallschicht gefüllt. In diesem Fall strahlt die in dem Graben angeordnete zweite Metallschicht in dem Vertikaltransistor gebildete Wärme wirksam ab. Insbesondere ist der Widerstandswert der zweiten Elektrode verringert.
  • Vorzugsweise ist der Transistor des Vertikaltyps ein Metalloxid-Halbleiter-Transistor, und die erste Elektrode bildet eine Sourceelektrode des Metalloxid-Halbleiter-Transistors, und die zweite Elektrode bildet eine Drainelektrode des Metalloxid-Halbleiter-Transistors. In diesem Fall ist der Widerstandswert im leitenden Zustand zwischen dem Source und dem Drain des MOS-Transistors verringert.
  • Vorzugsweise enthält das Halbleitersubstrat eine erste Halbleiterschicht, welche einen ersten Leitfähigkeitstyp aufweist, und eine zweite Halbleiterschicht, welche den ersten Leitfähigkeitstyp aufweist, wobei die zweite Halbleiterschicht auf der ersten Halbleiterschicht angeordnet ist und eine Dotierungskonzentration aufweist, die niedriger als diejenige der ersten Halbleiterschicht ist. Des weiteren erreicht bzw. reicht der Graben auf die erste Halbleiterschicht, und der Metalloxid-Halbleiter-Transistor enthält einen durch die erste Halbleiterschicht gebildeten Drain, ein Kanaldiffusionsgebiet, welches einen zweiten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt der zweiten Halbleiterschicht angeordnet ist, ein Source-Diffusionsgebiet, welches den ersten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt des Kanaldiffusionsgebiets angeordnet ist, und eine Gateelektrode, welche einen Teil des Kanaldiffusionsgebiets durch einen Gateisolierfilm kontaktiert. In diesem Fall ist der Widerstandswert der ersten Halbleiterschicht derart verringert, daß ein Widerstandswert im leitenden Zustand zwischen dem Source und dem Drain herabgesetzt ist.
  • Vorzugsweise enthält das Halbleitersubstrat ein Silizium-auf-Isolator-Substrat (silicon on insulator substrate, SOI-Substrat) mit einem darin eingebetteten Isolierfilm. Die ersten und zweiten Halbleiterschichten sind bezüglich des Isolierfilms auf der Hauptseite angeordnet. Der Graben durchdringt den Isolierfilm und erreicht bzw. reicht auf die erste Halbleiterschicht. In diesem Fall berührt die zweite Metallschicht die in dem Graben freigelegte erste Halbleiterschicht. Dementsprechend ist der Widerstandswert der ersten Halbleiterschicht wie der des Drains derart verringert, daß der Widerstandswert im eingeschalteten Zustand zwischen dem Source und dem Drain herabgesetzt ist.
  • Vorzugsweise enthält der Metalloxid-Halbleiter-Transistor des weiteren ein Drainanschlußdiffusionsgebiet, welches den ersten Leitfähigkeitstyp aufweist. Das Drainanschlußdiffusionsgebiet ist von einer Hauptseitenober fläche der zweiten Halbleiterschicht aus bis zu der ersten Halbleiterschicht angeordnet, um die erste Halbleiterschicht zu berühren. In diesem Fall kann ein Drainstrom, welcher durch den MOS-Transistor fließt, überwacht werden.
  • Vorzugsweise durchdringt die Gateelektrode das Kanaldiffusionsgebiet und erreicht die zweite Halbleiterschicht. In diesem Fall wird der Strompfad zwischen dem Source und dem Drain kurz, so daß der Widerstandswert im leitenden Zustand zwischen dem Source und dem Drain weiter herabgesetzt ist.
  • Vorzugsweise ist der Transistor des Vertikaltyps ein Bipolartransistor mit isoliertem Gate. Die erste Elektrode bildet eine Emitterelektrode des Bipolartransistors mit isoliertem Gate, und die zweite Elektrode bildet eine Kollektorelektrode des Bipolartransistors mit isoliertem Gate. In diesem Fall ist ein Widerstandswert im leitenden Zustand zwischen dem Emitter und dem Kollektor herabgesetzt.
  • Vorzugsweise ist der Transistor des Vertikaltyps ein Bipolartransistor. Die erste Elektrode bildet eine Emitterelektrode des Bipolartransistors, und die zweite Elektrode bildet eine Kollektorelektrode des Bipolartransistors. In diesem Fall ist ein Widerstandswert im leitenden Zustand zwischen dem Emitter und dem Kollektor herabgesetzt.
  • Vorzugsweise enthält das Halbleitersubstrat einen Separator bzw. eine Trenneinrichtung, welche einen Hauptteil des Transistors des Vertikaltyps umgibt. Der Separator erreicht bzw. reicht auf den Isolierfilm derart, daß der Hauptteil des Transistors des Vertikaltyps durch den Separator von der Umgebung isoliert ist. In diesem Fall ist der Vertikaltransistor bezüglich einer Beeinflussung durch ein anderes um den Vertikaltransistor herum angeordneten Bauelements begrenzt.
  • Vorzugsweise besitzt der Graben eine Seitenwand, die mit einem Seitenwandisolierfilm bedeckt ist. Die zweite Metallschicht, welche in dem Graben angeordnet ist, ist durch den Seitenwandisolierfilm von der Umgebung isoliert. In diesem Fall ist der Vertikaltransistor bezüglich einer Beeinflussung durch ein anderes Bauelement begrenzt, welches um den Vertikaltransistor herum angeordnet ist.
  • Vorzugsweise wird die Halbleiteranordnung auf einer Leiterplatte durch ein Flip-Chip-Montage-Verfahren derart angebracht, daß die Hauptseite bezüglich des Isolierfilms der Leiterplatte gegenüberliegt. In diesem Fall wird die in dem Vertikaltransistor gebildete Wärme durch die zweite Metallschicht wirksam abgestrahlt, so daß die Wärmeabstrahlung der Halbleiteranordnung verbessert wird.
  • Vorzugsweise ist die zweite Metallschicht mit einem Lötmittel an eine Wärmesenke angeschlossen. In diesem Fall wird die in dem Vertikaltransistor erzeugte Wärme durch die zweite Metallschicht wirksam auf die Wärmesenke abgestrahlt, so daß die Wärmeabstrahlung der Halbleiteranordnung weiter verbessert ist.
  • Vorzugsweise wird die Halbleiteranordnung in einer Vielschicht-Leiterplatte derart angebracht, daß die Halbleiteranordnung in der Vielschicht-Leiterplatte eingebettet ist. Die Halbleiteranordnung kann kompakt angebracht werden.
  • Vorzugsweise enthält der Transistor des Vertikaltyps eine Mehrzahl von Transistoren, welche einen Vielkanal schalter bilden. In diesem Fall besitzt der Vielkanalschalter einen niedrigen Widerstandswert im leitenden Zustand.
  • Vorzugsweise enthält der Vielkanalschalter eine elektrische Lastimpedanz. Eine Mehrzahl von Transistoren und die elektrische Lastimpedanz sind zwischen einer Stromquelle und Masse zur Bildung eines an der heißen Seite befindlichen Schalters, bei welchem der Transistor des Vertikaltyps auf einer Seite der Stromquelle angeordnet ist und die elektrische Lastimpedanz auf einer Seite der Masse angeordnet ist. In diesem Fall besitzt der an der heißen Seite befindliche Vielkanalschalter einen niedrigen Widerstandswert im leitenden Zustand.
  • Des weiteren enthält die Halbleiteranordnung ein Halbleitersubstrat und einen Metalloxid-Halbleiter-Transistor, welcher auf dem Halbleitersubstrat angeordnet ist. Das Halbleitersubstrat enthält eine erste Halbleiterschicht und eine zweite Halbleiterschicht. Die erste Halbleiterschicht weist einen ersten Leitfähigkeitstyp auf zur Bereitstellung eines Drains des Metalloxid-Halbleiter-Transistors. Die zweite Halbleiterschicht weist den ersten Leitfähigkeitstyp auf, ist auf der ersten Halbleiterschicht angeordnet und besitzt eine geringere Dotierungsdichte als die erste Halbleiterschicht. Der Metalloxid-Halbleiter-Transistor enthält ein Kanaldiffusionsgebiet, ein Sourcediffusionsgebiet und eine Gateelektrode. Das Kanaldiffusionsgebiet weist einen zweiten Leitfähigkeitstyp auf und ist auf einem Oberflächenabschnitt der zweiten Halbleiterschicht angeordnet. Das Sourcediffusionsgebiet weist den ersten Leitfähigkeitstyp auf und ist auf einem Oberflächenabschnitt des Kanaldiffusionsgebiets angeordnet. Die Gateelektrode berührt einen Teil des Kanaldiffusionsgebiets durch einen Gateisolierfilm. Die erste Halbleiterschicht enthält einen Gra ben, welcher von einer Oberfläche der ersten Halbleiterschicht aus bis zu der zweiten Halbleiterschicht angeordnet ist, und eine Metallschicht als in dem Graben angeordnete Elektrode.
  • Bei der obigen Anordnung wird ein Strompfad zwischen der ersten Halbleiterschicht und dem Sourcediffusionsgebiet klein, so daß der Widerstandswert dazwischen verringert ist. Somit wird ein Widerstandswert im leitenden Zustand dazwischen ebenfalls herabgesetzt, d.h., der MOS-Transistor besitzt einen niedrigen Widerstandswert im leitenden Zustand.
  • Des weiteren enthält die Halbleiteranordnung ein Halbleitersubstrat, welches durch ein Silizium-auf-Isolator-Substrat gebildet wird, das einen darin eingebetteten Isolierfilm aufweist, und einen auf dem Halbleitersubstrat angeordneten Metalloxid-Halbleiter-Transistor. Das Halbleitersubstrat enthält eine erste Halbleiterschicht und eine zweite Halbleiterschicht, welche auf der Hauptseite des Substrats bezüglich des Isolierfilms angeordnet sind. Die erste Halbleiterschicht weist einen ersten Leitfähigkeitstyp auf und bildet einen Drain des Metalloxid-Halbleiter-Transistors. Die zweite Halbleiterschicht weist den ersten Leitfähigkeitstyp auf, ist auf der ersten Halbleiterschicht angeordnet und besitzt eine niedrigere Dotierungsdichte als die erste Halbleiterschicht. Der Metalloxid-Halbleiter-Transistor enthält ein Kanaldiffusionsgebiet, ein Sourcediffusionsgebiet und eine Gateelektrode. Das Kanaldiffusionsgebiet weist einen zweiten Leitfähigkeitstyp auf und ist auf einem Oberflächenabschnitt der zweiten Halbleiterschicht angeordnet. Das Sourcediffusionsgebiet weist den ersten Leitfähigkeitstyp auf und ist auf einem Oberflächenabschnitt des Kanaldiffusionsgebiets angeordnet. Die Gateelektrode berührt einen Teil des Kanaldiffusionsgebiets durch einen Gateisolierfilm. Das Halbleitersubstrat enthält des weiteren einen Graben und eine Metallschicht. Der Graben ist auf einer Rückseite des Substrats gegenüberliegend der Hauptseite angeordnet, ist von einer Rückseitenoberfläche des Substrats aus angeordnet, durchdringt den Isolierfilm und erreicht die erste Halbleiterschicht. Die Metallschicht als Elektrode ist in dem Graben angeordnet und berührt die erste Halbleiterschicht.
  • In der obigen Anordnung wird ein Strompfad zwischen der ersten Halbleiterschicht und dem Sourcediffusionsgebiet kurz, so daß der Widerstandswert dazwischen verringert ist. Somit ist ebenfalls ein widerstandswert im leitenden Zustand dazwischen herabgesetzt, d.h., der MOS-Transistor besitzt einen niedrigen Widerstandswert im leitenden Zustand.
    •
  • Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
  • 1 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 2A bis 2C zeigen Querschnittsansichten, welche ein Herstellungsverfahren der Halbleiteranordnung der ersten Ausführungsform darstellen;
  • 3 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 4 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer ersten Modifizie rung der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer anderen Modifizierung der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 6 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
  • 7A zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer vierten Ausführungsform der vorliegenden Erfindung darstellt, und 7B zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur der auf einer Leiterplatte angeordneten Halbleiteranordnung der vierten Ausführungsform darstellt;
  • 8 zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur einer auf einer Leiterplatte angebrachten Halbleiteranordnung einer fünften Ausführungsform der vorliegenden Erfindung darstellt;
  • 9 zeigt eine schematische Querschnittsansicht, welche eine andere Anbringungsstruktur der auf einer Vielschicht-Leiterplatte angebrachten Halbleiteranordnung der fünften Ausführungsform erläutert;
  • 10A zeigt ein Schaltungsdiagramm, welches einen an einer heißen Seite befindlichen Schalter einer Halbleiteranordnung einer sechsten Ausführungsform der vorliegenden Erfindung erläutert, und 10B zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur der Halbleiteranordnung wie dem an einem heißen Ende befindlichen Schalter, welcher auf einer Wärmesenke angebracht wird, der sechsten Ausführungsform erläutert;
  • 11A zeigt ein Schaltungsdiagramm, welches eine H-Brücken-Schaltung einer Halbleiteranordnung einer siebenten Ausführungsform der vorliegenden Erfindung erläutert, und 11B zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur der Halbleiteranordnung wie dem auf einer Wärmesenke angebrachten Schalter der H-Brücken-Schaltung entsprechend der siebenten Ausführungsform erläutert;
  • 12 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer achten Ausführungsform der vorliegenden Erfindung darstellt;
  • 13 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung einer neunten Ausführungsform der vorliegenden Erfindung darstellt; und
  • 14 zeigt eine schematische Querschnittsansicht, welche eine Halbleiteranordnung nach dem Stand der Technik darstellt.
  • Erste Ausführungsform
  • Eine Halbleiteranordnung 100 einer ersten Ausführungsform der vorliegenden Erfindung ist in 1 dargestellt. Die Halbleiteranordnung 100 enthält einen MOS-Transistor eines Vertikaltyps 101 und einen auf einem Halbleitersubstrat 30 gebildeten Bipolartransistor eines Lateraltyps 102. Das Substrat 30 ist ein SOI-Substrat (d.h. ein Silizium-auf-Isolator-Substrat), welches darin einen Isolierfilm 32 einbettet. Der Isolierfilm 32, eine erste N+-Typ-Halbleiterschicht 33 und eine zweite N-Typ- Halbleiterschicht 34 sind auf einem Siliziumsubstrat (d.h. einem Si-Substrat) 31 in dieser Reihenfolge gebildet. Die erste Halbleiterschicht 33 ist ein N+-Typ-Halbleiter, und die zweite Halbleiterschicht 34 ist ein N-Typ-Halbleiter, dessen Dotierungsdichte niedriger als diejenige des N+-Typ-Halbleiters ist.
  • Eine P-Typ-Diffusionsschicht 40 ist auf einem Oberflächenabschnitt der zweiten Halbleiterschicht 34 gebildet. Des weiteren sind eine N+-Typ-Diffusionsschicht 41 und eine P+-Typ-Diffusionsschicht 42 auf einem Oberflächenabschnitt der Diffusionsschicht 40 gebildet. Außerhalb des Diffusionsgebiets 40 in einer Horizontalrichtung sind ein P-Typ-Diffusionsgebiet 47 und ein P+-Typ-Diffusionsgebiet 48 angeordnet. Des weiteren ist außerhalb des P-Diffusionsgebiets 47 in der Horizontalrichtung ein N+-Typ-Diffusionsgebiet 45 angeordnet. Der Boden des N+-Typ-Diffusionsgebiets 45 erreicht bzw. reicht auf die erste Halbleiterschicht 33.
  • In dem MOS-Transistor 101 entspricht die erste Halbleiterschicht 33 einem Drain, das P-Typ-Diffusionsgebiet 40 einem Kanal und das N+-Typ-Diffusionsgebiet 41 einem Source. Dabei ist die erste Halbleiterschicht 33 der N+-Typ-Halbleiter und auf einer Hauptseite des Substrats 30 angeordnet, d.h., die erste Halbleiterschicht 33 ist bezüglich des Isolierfilms 32 auf der Hauptseite angeordnet. Dabei schwächen bzw. beseitigen sowohl das P-Typ-Diffusionsgebiet 47 als auch das P+-Typ-Diffusionsgebiet 48, welches außerhalb des Diffusionsgebiets 40 in der Horizontalrichtung angeordnet ist, ein elektrisches Feld außerhalb des Diffusionsgebiets 40, so daß die Stehspannung bzw. Spannungsfestigkeit (withstand voltage) des MOS-Transistors 101 bezüglich einer Herabsetzung begrenzt ist.
  • Eine Gateelektrode 39 ist auf der Hauptseite bezüglich des Isolierfilms 32 angeordnet und berührt einen Teil des Diffusionsgebiets 40 durch einen (nicht dargestellten) Isolierfilm. Die auf der Oberfläche des Substrats 30 angeordneten Diffusionsgebiete 41, 42, 48 sind durch einen Zwischenschichtisolierfilm 43 wechselseitig an eine Elektrode 44 angeschlossen. In diesem Fall bildet die Elektrode 44 eine Sourceelektrode. Das N+-Typ-Diffusionsgebiet 45, welches zwischen der Oberfläche des Substrats 30 und der ersten Halbleiterschicht 33 angeordnet ist, bildet einen Anschluß zu dem Drain, d.h., zu der ersten Halbleiterschicht 33, so daß eine Überwachung des Stroms des MOS-Transistors 101 durchgeführt wird. Daher kann das Diffusionsgebiet 45 bei der Halbleiteranordnung 100 weggelassen werden.
  • Auf der Rückseite des Substrats 30, welche der Hauptseite gegenüberliegt und unter dem Isolierfilm 33 angeordnet ist, ist ein Graben 35 derart angeordnet, daß der Graben 35 senkrecht zur Oberfläche angeordnet ist, den Isolierfilm 32 durchdringt und auf die erste Halbleiterschicht 33 reicht. Auf einer Seitenwand des Grabens 35 ist ein Seitenwandisolierfilm 36 gebildet. Eine Metallschicht 37 ist als Drainelektrode in dem Graben 35 durch den Seitenwandisolierfilm 36 derart eingebettet, daß die Metallschicht 37 die erste Halbleiterschicht 33 berührt, welche von dem Silizizumsubstrat 31 aus durch den Graben 35 freiliegt.
  • Der auf der Hauptseite bezüglich des Isolierfilms 32 angeordnete MOS-Transistor 101 ist durch eine Trenneinrichtung bzw. einen Separator 38 von der Umgebung isoliert und getrennt. Ebenfalls ist die auf der Rückseite des Isolierfilms 32 angeordnete Metallschicht 37 durch den auf der Seitenwand des Grabens 35 gebildeten Seitenwandisolierfilm 36 von der Umgebung isoliert und ge trennt. Ein Gebiet einer lokalen Oxidation von Silizium (LOGOS) 49 ist auf dem Separator 38 angeordnet.
  • Als nächstes wird ein Herstellungsprozeß zum Herstellen der Halbleiteranordnung 100 wie folgt beschrieben.
  • Zuerst wird ein SOI-Wafer als Halbleitersubstrat 30 wie in 2A dargestellt präpariert bzw. bereitgestellt. Der Separator 38, der MOS-Transistor 101 und der Bipolartransistor 102 sind auf der Hauptseite bezüglich des Isolierfilms 32 derart gebildet, daß die Hauptseite des Halbleitersubstrats 30 verwirklicht ist.
  • Danach wird die Rückseite des Substrats 30 derart poliert, daß die Dicke des Halbleitersubstrats 31 zu einer vorbestimmten Dicke wird. Danach wird ein Oxidfilm 50 auf der Rückseitenoberfläche des Substrats 30 durch chemische Aufdampfung (CVD) aufgetragen. Der Oxidfilm 50 wird derart verarbeitet und strukturiert, daß ein Teil des Oxidfilms 50, welcher unter dem Diffusionsgebiet 40 und dem P-Typ-Diffusionsgebiet 47 angeordnet ist, entfernt wird, um das Siliziumsubstrat 31 freizulegen. Danach werden das Siliziumsubstrat 31 und der Isolierfilm 32 unter Verwendung des strukturierten Oxidfilms 50 als Maske durch ein anisotropes Trockenätzverfahren geätzt. Somit wird die erste Halbleiterschicht 33 von dem Oxidfilm 50 freigelegt, und es wird der Graben 35 auf der Rückseite des Substrats 30 gebildet.
  • Wie in 2B dargestellt wird, nachdem der Oxidfilm 50 entfernt worden ist, ein anderer (nicht dargestellter) Oxidfilm auf der Rückseitenoberfläche des Substrats 30 durch das CVD-Verfahren aufgetragen. Danach wird ein Teil des Oxidfilms durch das anisotrope Trockenätzverfahren derart geätzt, daß der auf der Seitenwand des Grabens 35 angeordnete Oxidfilm als der Seitenwandisolierfilm 36 le diglich zurückbleibt. Somit wird der Seitenwandisolierfilm 36 auf der Seitenwand des Grabens 35 gebildet.
  • Wie in 2C dargestellt, wird, nachdem ein metallisches Material auf der Rückseite des Substrats 30 durch ein Kupfermetallisierungsverfahren und dergleichen gebildet worden ist, wobei das metallische Material als die Metallschicht 37 in den Graben 35 gefüllt worden ist, das metallische Material auf der Rückseite poliert, bis das Siliziumsubstrat 31 auf der Rückseitenoberfläche freigelegt ist. Somit ist die Metallschicht 37 in dem Graben 35 durch den Seitenwandisolierfilm 36 eingebettet. Die Halbleiteranordnung 100 ist fertiggestellt.
  • Bei der in 14 dargestellten Halbleiteranordnung 200 wird die SOI-Struktur selektiv in dem N+-Typ-Halbleitersubstrat 3 derart gebildet, daß der V-DMOS 1A, 1B und der L-DMOS 2A, 2B als Leistungselement gebildet sind. Jedoch wird die Halbleiteranordnung 100 der in 1 dargestellten ersten Ausführungsform unter Verwendung des SOI-Substrats 30 hergestellt, bei welchem der Isolierfilm 32 eingebettet ist. Daher wird die Halbleiteranordnung 100 im Vergleich mit der in 14 dargestellten Halbleiteranordnung 200 leicht hergestellt, so daß die Herstellungskosten der Halbleiteranordnung 100 verringert sind.
  • Darüber hinaus wird der MOS-Transistor 101 durch den Isolierfilm 32, den auf dem Isolierfilm 32 angeordneten Separator 38 und den unter dem Isolierfilm 32 angeordneten Seitenwandisolierfilm 36 von der Umgebung getrennt und isoliert. Daher ist es einfach, einen Vielkanalschalter unter Verwendung einer Mehrzahl von isolierten MOS-Transistoren zu bilden. Somit wird der Freiheitsgrad zur Bildung des Vielkanalschalters erhöht.
  • Wie durch Pfeile in 1 dargestellt, werden Elektronen von dem N+-Typ-Diffusionsgebiet 41 als dem Source ausgegeben, treten durch das Diffusionsgebiet 40 und die erste Halbleiterschicht 32 als ein Drain hindurch und werden an der Metallschicht 37 als einer Drainelektrode gesammelt. In dem MOS-Transistor 101 entspricht die erste N+-Typ-Halbleiterschicht 33, welche auf dem Isolierfilm 32 in dem SOI-Substrat 30 gebildet ist, dem N+-Halbleitersubstrat 3 der in 14 dargestellten Halbleiteranordnung 200. Die Dicke der in 1 dargestellten ersten Halbleiterschicht 33 ist wesentlich kleiner als diejenige des in 14 dargestellten N+-Halbleitersubstrats 3.
  • Darüber hinaus ist in dem MOS-Transistor 101 der Graben 35 derart gebildet, daß er den Isolierfilm 32 durchdringt und auf die erste Halbleiterschicht 33 reicht. Ebenfalls ist die Metallschicht 37 in dem Graben 35 eingebettet und berührt die in dem Graben 35 freigelegte erste Halbleiterschicht 33. Daher wird ein Strompfad zwischen dem Source und dem Drain, d.h. ein Strompfad zwischen dem N+-Diffusionsgebiet 41 und der ersten Halbleiterschicht 33 kurz, so daß der Drainwiderstandswert des MOS-Transistors 101 (der Widerstandswert zwischen dem Source und dem Drain) stark verringert ist, welcher wesentlich kleiner als derjenige des in 14 dargestellten V-DMOS 1A, 1B ist. Somit ist der Widerstandswert des MOS-Transistors 101 im leitenden Zustand im Vergleich mit demjenigen des in 14 dargestellten V-DMOS 1A verringert.
  • Zweite Ausführungsform
  • Drei Halbleiteranordnungen 110, 120, 130 einer zweiten Ausführungsform der vorliegenden Erfindung sind jeweils in 3 bis 5 dargestellt.
  • Bei einem MOS-Transistor eines Vertikaltyps 111 der in 3 dargestellten Halbleiteranordnung 110 ist der Graben 35 auf der Rückseite des Substrats 30 gebildet und unter der Isolierschicht 32 angeordnet. Der Graben 35 ist senkrecht zu der Oberfläche des Substrats 30 angeordnet. Im Vergleich mit der in 1 dargestellten Halbleiteranordnung 100 ist kein Seitenwandisolierfilm auf der Seitenwand des in 3 dargestellten Grabens 35 gebildet, so daß die in dem Graben 35 eingebettete Metallschicht 37 nicht von der Umgebung isoliert und getrennt ist.
  • Wenn lediglich ein MOS-Transistor 111 auf dem Substrat 30 gebildet ist oder wenn eine Mehrzahl von MOS-Transistoren 111 des Vertikaltyps, welche dasselbe Drainpotential besitzen, auf dem Substrat 30 gebildet ist, kann die Halbleiteranordnung 110, welche keinen Seitenwandisolierfilm aufweist, dafür verwendet werden. In diesem Fall wird der Bildungsprozeß zur Bildung des Seitenwandisolierfilms ausgelassen, so daß der Herstellungsprozeß der Halbleiteranordnung 110 vereinfacht ist. Somit werden die Herstellungskosten der Halbleiteranordnung 110 verringert.
  • Bei einem MOS-Transistor 121 der in 4 dargestellten Halbleiteranordnung 120 ist ein Graben 35A auf der Rückseite des Substrats 30 derart gebildet, daß der Graben eine sich verjüngende Form besitzt. Der Graben 35A ist unter dem Isolierfilm 32 in dem Substrat 30 gebildet. Der Graben 35A mit der sich verjüngenden Form wird unter Verwendung eines alkalischen Ätzverfahrens gebildet. Daher wird der Ätzprozeß zur Bildung des Grabens 35A im Vergleich mit dem Trockenätzverfahren vereinfacht, so daß die Herstellungskosten der Halbleiteranordnung 120 herabgesetzt sind.
  • Bei einem MOS-Transistor 131 der in 5 dargestellten Halbleiteranordnung 130 ist der Graben 35A auf der Rückseite des Substrats 30 derart gebildet, daß der Graben eine sich verjüngende Form besitzt. Eine Metallschicht 37A in dem Graben 35A ist ein metallischer Dünnfilm, so daß die Metallschicht 37A die Seitenwand des Grabens 35A bedeckt. Daher ist die Metallschicht 37A nicht in dem Graben eingebettet, d.h., die Metallschicht 37A füllt nicht vollständig den Graben.
  • Die Metallschicht 37A ist beispielsweise aus einem durch ein Zerstäubungsverfahren gebildeten Vielschichtfilm aus Titan/Nickel/Gold oder einen durch ein Metallisierungsverfahren gebildeten Kupferfilm hergestellt. Wenn der Graben 35A zu tief ist, um die Metallschicht 35 in dem Graben 35A einzubetten, ist die Metallschicht 37A, welche den metallischen Dünnfilm bildet, verwendbar für die Halbleiteranordnung 130 anstelle der Metallschicht 37, welche in dem in 4 dargestellten Graben 35A eingebettet ist.
  • Dritte Ausführungsform
  • Eine Halbleiteranordnung 140 einer dritten Ausführungsform der vorliegenden Erfindung ist in 6 dargestellt. Bei einem MOS-Transistor eines Vertikaltyps 141 der Halbleiteranordnung 140 ist ein P-Typ-Diffusionsgebiet 40A auf dem Oberflächenabschnitt der zweiten Halbleiterschicht 34 angeordnet. Des weiteren ist ein N+-Typ-Diffusionsgebiet 41A auf dem Oberflächenabschnitt des Diffusionsgebiets 40A angeordnet. Eine Gateelektrode 39A durchdringt das Diffusionsgebiet 40A und erreicht die zweite Halbleiterschicht 34. Die Gateelektrode 39A berührt die Diffusionsgebiete 40A, 41A und die zweite Halbleiterschicht 34 durch einen (nicht dargestellten) Gateisolierfilm.
  • Wie durch Pfeile in 6 dargestellt werden Elektronen von dem Diffusionsgebiet 41A als Source ausgegeben, dringen durch das Diffusionsgebiet 40A als Kanal und die erste Halbleiterschicht 33 als Drain direkt hindurch und werden in der Metallschicht 37 gesammelt. Daher wird der Strompfad zwischen dem Source und dem Drain im Vergleich mit demjenigen bei dem in 1 dargestellten MOS-Transistor 101 kurz, so daß der Drainwiderstandswert des MOS-Transistors 141 (d.h. der widerstandswert zwischen dem Source und dem Drain) stark verringert ist. Somit wird ebenfalls der Widerstandswert des MOS-Transistors 141 im leitenden Zustand herabgesetzt.
  • (Vierte Ausführungsform)
  • Eine Halbleiteranordnung 150 einer vierten Ausführungsform der vorliegenden Erfindung ist in 7A und 7B dargestellt. 7A zeigt eine schematische Querschnittsansicht, welche die Halbleiteranordnung 150 darstellt, und 7B zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur der auf einer Leiterplatte 153 angebrachten Halbleiteranordnung 150 erläutert.
  • Bei der Halbleiteranordnung 150 ist lediglich ein MOS-Transistor eines Vertikaltyps auf einem Halbleitersubstrat 30A gebildet, welches die erste Halbleiterschicht 33A und die zweite Halbleiterschicht 34 enthält. Daher bildet die Halbleiteranordnung 150 ein diskretes Element. Ein Graben 35A ist in der ersten Halbleiterschicht 33A angeordnet, und eine Metallschicht 37B ist in dem Graben 35B eingebettet. Die erste Halbleiterschicht 33A wird als Tragesubstrat verwendet. Dabei ist ein Passivierungsfilm 50A auf der Oberfläche des Substrats 30A zum Schutz der Halbleiteranordnung 150 angeordnet.
  • Wie in 7B dargestellt wird die Halbleiteranordnung 150 als diskretes Element auf der Leiterplatte 153 unter Verwendung eines Flip-Chip-Montage-Verfahrens angebracht. Mit anderen Worten, die Halbleiteranordnung 150 ist umgekehrt (reversed), und die Elektrode 44 der Halbleiteranordnung 150 und ein Lötmittelkontaktfleck 52 der Leiterplatte 153 sind mit einer Lötkugel 51 verbunden. D.h., die Hauptseite des Substrats 30A liegt der Leiterplatte 153 gegenüber.
  • Die Metallschicht 37B bildet keine Verbindung mit einer gedruckten Schaltung auf der Platte 153. Daher bewegen sich bei dem MOS-Transistor 151 der Halbleiteranordnung 150 Elektronen entlang in 7B dargestellter Pfeile. In diesem Fall arbeitet die Metallschicht 37B nicht als Drainelektrode. Statt der Metallschicht 37B arbeitet eine mit dem N+-Typ-Diffusionsgebiet 45 verbundene Elektrode 44D als Drainelektrode.
  • Der Graben 35B ist in der ersten Halbleiterschicht 33A gebildet, und die Metallschicht 37B ist in dem Graben 35B gebildet. Daher ist der Widerstandswert der ersten Halbleiterschicht 33A als Drain verringert, so daß der widerstandswert des MOS-Transistors 151 im leitenden Zustand herabgesetzt ist. Des weiteren wird in dem MOS-Transistor 151 gebildete Wärme durch die Metallschicht 37B abgestrahlt. Daher ist die Wärmeabstrahlung der Halbleiteranordnung 150 verbessert.
  • Dabei kann die Metallschicht 37B an einer Wärmesenke mit einem Lötmittel befestigt sein. In diesem Fall wird die in dem MOS-Transistor 151 gebildete Wärme auf die Wärmesenke durch die Metallschicht 37B derart abgestrahlt, daß die Wärmeabstrahlung der Halbleiteranordnung 150 weiter verbessert ist.
  • Fünfte Ausführungsform
  • Eine Halbleiteranordnung 160 einer fünften Ausführungsform der vorliegenden Erfindung wird in 8 dargestellt. 8 zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur der auf einer Leiterplatte 165 angebrachten Halbleiteranordnung 160 erläutert. Die Halbleiteranordnung 160 enthält zwei MOS-Transistoren 161, 162 eines Vertikaltyps und zwei Bipolartransistoren 163, 164 eines Lateraltyps. Jeder MOS-Transistor 161, 162 besitzt dieselbe Struktur wie der in 1 dargestellte MOS-Transistor 101. Jeder MOS-Transistor 161, 162 ist durch den auf der Hauptseite des Substrats 30 angeordneten Separator 38 und durch den auf der Rückseite des Substrats 30 angeordneten Seitenwandisolierfilm 36 isoliert und abgetrennt.
  • Die Halbleiteranordnung 160 wird auf der Leiterplatte 165 durch das Flip-Chip-Montage-Verfahren angebracht. Die Elektrode 44 des MOS-Transistors 161, 162 und der Lötmittelkontaktfleck 52S sind mit der Lötmittelkugel 51 verbunden. Die Metallschicht 37 als Drainelektrode und der Lötmittelkontaktfleck 52D der Leiterplatte 165 sind mit einem Draht 53 verbunden. Somit wird in den MOS-Transistoren 161, 162 erzeugte Wärme durch die Metallschicht 37B derart abgestrahlt, daß die Wärmeabstrahlung der Halbleiteranordnung 150 verbessert ist.
  • 9 zeigt eine schematische Querschnittsansicht, welche eine andere Anbringungsstruktur der auf einer Vielschichtleiterplatte 166 angebrachten Halbleiteranordnung 160 erläutert. Die Elektrode 44 des MOS-Transistors 161, 162 und der Lötmittelkontaktfleck 52S der Vielschichtleiterplatte 166 sind mit der Lötmittelkugel 51 verbunden. Die Metallschicht 37 als Drainelektrode und der Lötmittelkontaktfleck 52D der Vielschichtleiterplatte 166 sind mit einem Lötmittel 54 verbunden. Somit kann die Halbleiteranordnung 160 kompakt angebracht werden, da die Halbleiteranordnung 160 in der Vielschichtleiterplatte 166 eingebettet ist.
  • Bei der Halbleiteranordnung 160 ist jeder MOS-Transistor 161, 162 voneinander isoliert und abgetrennt. Daher wird unter Verwendung dieser zwei MOS-Transistoren ein Vielkanalschalter mit einem niedrigen Widerstandswert im leitenden Zustand gebildet.
  • Sechste Ausführungsform
  • Eine Halbleiteranordnung 170 einer sechsten Ausführungsform der vorliegenden Erfindung ist in 10A und 10B dargestellt. 10A zeigt ein Schaltungsdiagramm, welches einen Schalter an einer heißen Seite der Halbleiteranordnung 170 darstellt, und 10B zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur der Halbleiteranordnung 170 als auf einer Wärmesenke 175 angebrachter Schalter an einer heißen Seite erläutert.
  • Wie in 10A dargestellt ist der Schalter an einer heißen Seite derart vorgesehen, daß die MOS-Transistoren eines Vertikaltyps 171, 172 und die elektrischen Lastimpedanzen R1, R2 zwischen einer elektrischen Energie- bzw. Stromquelle B und Masse GND eingesetzt sind. Insbesondere sind die MOS-Transistoren 171, 172 auf der Seite der Stromquelle angeordnet, und die elektrischen Lastimpedanzen R1, R2 sind auf der Masseseite angeordnet. Die Halbleiteranordnung 170, welche die zwei MOS-Transistoren 171, 172 aufweist, liefert einen an einer heißen Seite befindlichen Zweikanalschalter. Wie in 10A dargestellt kann bei einem an einer heißen Seite befindlichen Vielkanalschalter wie dem an einem heißen Ende befindlichen Zweikanalschalter eine Drainschaltung D jedes an der Seite der Stromquelle angeordneten Schalters in einer Drainschaltung integriert sein. Jedoch ist ein Source S jedes MOS-Transistors 171, 172 jeweils an die elektrische Lastimpedanz R1, R2 angeschlossen.
  • Wie in 10B dargestellt ist die Halbleiteranordnung 170 wie ein an einer heißen Seite befindlicher Zweikanalschalter auf der Wärmesenke 175 angebracht. Die Halbleiteranordnung 170 enthält zwei MOS-Transistoren 171, 172 und zwei Bipolartransistoren 173, 174. Jeder MOS-Transistor 171, 172 besitzt dieselbe Struktur wie der in 3 dargestellte MOS-Transistor 111. Jeder MOS-Transistor 171, 172 ist durch den auf der Hauptseite des Substrats 30 angeordneten Separator 38 in Horizontalrichtung isoliert und abgetrennt. Jedoch ist auf der Rückseite des Substrats 30 in Vertikalrichtung kein Seitenwandisolierfilm auf der Seitenwand des Grabens 35 gebildet. Die Metallschicht 37 in dem Graben 35 ist mit einem Lötmittel 55 mit der Wärmesenke 175 verbunden. Daher werden bei der Halbleiteranordnung 170 Elektronen von der Elektrode 44 ausgegeben, treten durch die Metallschicht 37 als einer Drainelektrode hindurch und fließen in die Wärmesenke 175. Da zwei MOS-Transistoren 171, 172 den an der heißen Seite befindlichen Schalter bilden, sind die Metallschichten 37 der MOS-Transistoren 171, 172 als Drainelektrode miteinander verbunden, so daß die Drainschaltung D integriert ist.
  • Somit arbeiten zwei MOS-Transistoren 171, 172 als an einer heißen Seite befindlicher Zweikanalschalter mit einem niedrigen Widerstandswert im leitenden Zustand. In den zwei MOS-Transistoren 171, 172 erzeugte Wärme wird durch die Metallschicht 37 geleitet, welche eine hohe thermische Leitfähigkeit besitzt. Danach wird die Wärme auf die Wärmesenke 175 abgestrahlt. Daher ist die thermische Abstrahlung der Halbleiteranordnung 170 verbessert.
  • Siebente Ausführungsform
  • 11A zeigt ein Schaltungsdiagramm, welches eine H-Brücken-Schaltung einer Halbleiteranordnung 180 einer siebenten Ausführungsform der vorliegenden Erfindung erläutert, und 11B zeigt eine schematische Querschnittsansicht, welche eine Anbringungsstruktur der Halbleiteranordnung 180 wie dem auf einer Wärmesenke 185 angebrachten Schalter der H-Brücken-Schaltung erläutert.
  • In der H-Brücken-Schaltung sind ein Motor M und vier MOS-Transistoren 181–184 zwischen der elektrischen Stromquelle B und Masse angeordnet und derart gebildet, daß sie eine H-Form aufweisen. Jeder MOS-Transistor 181–184 bildet einen Schalter für eine elektrische Stromschaltung. Der Motor M wird zwischen einer Ansteuerung in Vorwärtsrichtung und einer Ansteuerung in umgekehrter Richtung umgeschaltet. Zwei MOS-Transistoren eines Vertikaltyps 181, 182 bilden jeweils an einer heißen Seite befindliche Schalter. Zwei MOS-Transistoren eines Lateraltyps bilden jeweils Schalter an einer kalten Seite.
  • Wie in 11B dargestellt, ist die Halbleiteranordnung 180 auf einer Wärmesenke 185 angebracht. Jeder der zwei MOS-Transistoren 181, 182 besitzt dieselbe Struktur wie der in 3 dargestellte MOS-Transistor des Vertikaltyps 111. Jeder MOS-Transistor 181, 182 ist durch den auf der Hauptseite des Substrats 30 angeordneten Separator 38 in Horizontalrichtung isoliert und abgetrennt. Jedoch ist auf der Rückseite des Substrats 30 in Vertikalrichtung kein Seitenwandisolierfilm auf der Seitenwand des Grabens 35 gebildet. Die Metallschicht 37 in dem Graben 35 ist mit der Wärmesenke 185 mit einem Lötmittel 56 verbunden. Da die zwei MOS-Transistoren 181, 182 an einer heißen Seite befindliche Schalter sind, sind die Metallschichten 37 der MOS-Transistoren 181, 182 als Drainelektrode miteinander verbunden, so daß eine Drainschaltung D jedes Schalters in einer Drainschaltung integriert sein kann. Jeder der zwei MOS-Transistoren 183, 184 besitzt eine L-DMOS-Struktur, so daß jeder Transistor 183, 184 einen an einer kalten Seite befindlichen Schalter bildet.
  • Somit arbeiten die zwei MOS-Transistoren 181, 182 als an einer heißen Seite befindlicher Zweikanalschalter mit einem niedrigen Widerstandswert im leitenden Zustand in der H-Brücken-Schaltung. Darüber hinaus wird in den zwei MOS-Transistoren 181, 182 erzeugte Wärme durch die Metallschicht 37 geleitet, welche eine hohe thermische Leitfähigkeit besitzt. Danach wird die Wärme auf die Wärmesenke 185 abgestrahlt. Daher ist die thermische Abstrahlung der Halbleiteranordnung 180 verbessert.
  • Achte Ausführungsform
  • Eine Halbleiteranordnung 190 einer achten Ausführungsform der vorliegenden Erfindung ist in 12 dargestellt. Die Halbleiteranordnung 190 enthält einen isolierten Gatebipolartransistor eines Vertikaltyps (d.h. einen IGBT) 191 und einen MOS-Transistor eines Lateraltyps 192, welche auf einem Halbleitersubstrat 60 gebildet sind.
  • Das Halbleitersubstrat 60 ist das SOI-Substrat mit dem darin eingebetteten Isolierfilm 32. Der Isolierfilm 32, eine dritte P+-Halbleiterschicht 63 und die vierte N+-Typ-Halbleiterschicht 64 sind in dieser Reihenfolge auf dem Substrat 31 aufgestapelt. Das P-Typ-Diffusionsgebiet 40 ist auf einer Primärseite der vierten Halbleiterschicht 64 gebildet. Das N+-Typ-Diffusionsgebiet 41 und das P+-Typ-Diffusionsgebiet 42 sind auf dem Oberflächenabschnitt des Diffusionsgebiets 40 gebildet. Außerhalb des Diffusionsgebiets 40 in Horizontalrichtung sind das P-Typ-Diffusionsgebiet 47 und das P+-Typ-Diffusionsgebiet 48 gebildet. Des weiteren ist ein P+-Typ-Diffusionsgebiet 65 außerhalb des P-Typ-Diffusionsgebiets 47 zum Abschwächen bzw. Beseitigen eines an einem Rand des IGBT 191 konzentrierten elektrischen Felds gebildet.
  • In dem IGBT 191 entspricht die auf der Hauptseite bezüglich des Isolierfilms 32 gebildete dritte P+-Typ-Halbleiterschicht 63 einem Kollektor, entspricht das auf der Oberfläche gebildete P-Typ-Diffusionsgebiet 40 einem Kanal und entspricht das N+-Typ-Diffusionsgebiet 41 einem Emitter. Das P-Typ-Diffusionsgebiet 47 und das P+-Typ-Diffusionsgebiet 48 schwächen bzw. beseitigen ein außerhalb des Diffusionsgebiets 40 befindliches elektrisches Feld derart, daß die Stehspannung bzw. Spannungsfestigkeit (withstand voltage) des IGBT 191 in Bezug auf eine Verringerung begrenzt ist.
  • Die Gateelektrode 39 ist auf der Hauptseite bezüglich des Isolierfilms 32 gebildet, um einen Anschluß zu einem Teil des Diffusionsgebiets 40 als Kanal durch einen (nicht dargestellten) Gateisolierfilm zu bilden. Die auf der Hauptseite gebildeten Diffusionsgebiete 41, 42 bilden gemeinsam einen Anschluß zu der Elektrode 44 als der Emitterelektrode E durch den Zwischenschichtisolierfilm 43.
  • Der Graben 35 ist auf einer Rückseite des Substrats 40 unter der dritten Halbleiterschicht 63 gebildet, ist senkrecht zu der Oberfläche angeordnet, durchdringt den Isolierfilm 32 und reicht auf die dritte Halbleiterschicht 63. Der Seitenwandisolierfilm 36 ist auf der Seitenwand des Grabens 35 gebildet. Die Metallschicht 37 als Kollektorelektrode C ist in dem Graben 35 eingebettet, um die in dem Graben 35 freigelegte dritte Halbleiterschicht 63 zu berühren.
  • Im Vergleich mit dem in 12 dargestellten IGBT des Vertikaltyps 191 mit dem in 1 dargestellten vertikalen MOS-Transistor 101 ist die in 12 dargestellte dritte P+-Typ-Halbleiterschicht 63 anstelle der in 1 dargestellten ersten N+-Typ-Halbleiterschicht 33 angeordnet. Wie oben beschrieben werden bei dem MOS-Transistor 101 Elektronen von dem N+-Typ-Diffusionsgebiet 41 als Source ausgegeben, treten durch das Diffusionsgebiet 40 als Kanal und die erste Halbleiterschicht 33 als Drain hindurch und sammeln sich an der Metallschicht 37 als einer Drainelektrode. Demgegenüber arbeiten bei dem IGBT 191 nicht nur Elektronen, sondern ebenfalls Löcher als Ladungsträger. Daher fließen die Elektronen in dem IGBT 191 ähnlich wie jene in dem vertikalen MOS-Transistor 101, welcher in 1 durch Pfeile dargestellt ist. Darüber hinaus fließen die Löcher in dem IGBT 191 in der entgegengesetzten Richtung der Elektronen.
  • Bei dem IGBT 191 durchdringt der Graben 35 den Isolierfilm 32 und reicht auf die dritte Halbleiterschicht 63. Die dritte Halbleiterschicht 63 ist in dem Graben 35 freigelegt, so daß die Metallschicht 37 als Kollektorelektrode die dritte Halbleiterschicht 63 berührt. Dementsprechend wird in dem IGBT 191 ein Strompfad zwischen dem Emitter und dem Kollektor kurz, so daß der Widerstandswert im leitenden Zustand zwischen dem Emitter und dem Kollektor verringert ist.
  • Obwohl die vertikalen MOS-Transistoren 101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182 in den in 1 bis 11 dargestellten Halbleiteranordnungen 100, 110, 120, 130, 140, 150, 160, 170, 180 verwendet werden, kann der IGBT 191 in den Halbleiteranordnungen 100, 110, 120, 130, 140, 150, 160, 170, 180 verwendet werden.
  • Neunte Ausführungsform
  • Eine Halbleiteranordnung 195 einer neunten Ausführungsform der vorliegenden Erfindung ist in 13 dargestellt. Die Halbleiteranordnung 195 enthält einen Bipolartransistor eines Vertikaltyps 196 und einen MOS-Transistor eines Lateraltyps 197, welche auf einem Halbleitersubstrat 70 gebildet sind. Das Halbleitersubstrat 70 ist das SOI-Substrat mit dem darin eingebetteten Isolierfilm 32. Der Isolierfilm 32, eine fünfte N+-Typ-Halbleiterschicht 73 und die sechste N-Typ-Halbleiterschicht 74 sind in dieser Reihenfolge auf dem Substrat 31 aufgestapelt.
  • Ein P-Typ-Diffusionsgebiet 80 ist auf einer Primärseite der sechsten Halbleiterschicht 74 gebildet. Ein N+-Typ-Diffusionsgebiet 81 und ein P+-Typ-Diffusionsgebiet 82 sind auf dem Oberflächenabschnitt des Diffusionsgebiets 80 gebildet. Das P+-Typ-Diffusionsgebiet 65 ist außerhalb des Diffusionsgebiets 80 zum Abschwächen bz. Beseitigen eines an einem Rand des Bipolartransistors 196 konzentrierten elektrischen Felds gebildet.
  • Der Bipolartransistor 196 ist ein NPN-Bipolartransistor eines Vertikaltyps. Daher entspricht die auf der Hauptseite bezüglich des Isolierfilms 32 gebildete fünfte N+-Typ-Halbleiterschicht 73 einem Kollektor, entspricht das auf der Hauptseite gebildete P-Typ-Diffusionsgebiet 80 einer Basis und entspricht das N+-Typ-Diffusionsgebiet 81 einem Emitter. Das P+-Typ-Diffusionsgebiet 82 ist ein Diffusionsgebiet einer Basisverbindung. Jedes der auf der Hauptseite gebildeten Diffusionsgebiete 81, 82 bildet eine Elektrode 44 durch den Zwischenschichtisolierfilm 43, von denen jedes die Emitterelektrode E bzw. die Basiselektrode B bildet.
  • Der Graben 35 ist auf einer Rückseite des Substrats 31 unter der fünften Halbleiterschicht 73 gebildet, ist senkrecht zu der Oberfläche angeordnet, durchdringt den Isolierfilm 32 und reicht auf die fünfte Halbleiterschicht 73. Der Seitenwandisolierfilm 36 ist auf der Seitenwand des Grabens 35 gebildet. Die Metallschicht 37 als Kollektorelektrode C ist in dem Graben 35 eingebettet, um die in dem Graben 35 freigelegte fünfte Halbleiterschicht 73 zu kontaktieren.
  • Bei dem Bipolartransistor des Vertikaltyps 196 arbeiten nicht nur Elektronen, sondern auch Löcher als Ladungsträger. Daher fließen sowohl ein Elektronenstrom als auch ein Lochstrom durch das Substrat 70 in Vertikalrichtung. Der Elektronenstrom fließt entgegengesetzt zu dem Lochstrom, d.h., die Elektronen in dem Bipolartransistor 196 fließen in die entgegengesetzte Richtung der Löcher.
  • In dem Bipolartransistor 196 durchdringt der Graben 35 den Isolierfilm 32 und reicht auf die fünfte Halbleiterschicht 73. Die fünfte Halbleiterschicht 73 ist in dem Graben 35 freigelegt, so daß die Metallschicht 37 als Kollektor die fünfte Halbleiterschicht 73 berührt. Dementsprechend wird bei dem Bipolartransistor 196 der Strompfad zwischen dem Emitter und dem Kollektor kurz, so daß der Widerstandswert im leitenden Zustand zwischen dem Emitter und dem Kollektor verringert ist.
  • Obwohl die vertikalen MOS-Transistoren 101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182 in den in 1 bis 11 dargestellten Halbleiteranordnungen 100, 110, 120, 130, 140, 150, 160, 170, 180 verwendet werden, kann der Bipolartransistor des Vertikaltyps 196 in den Halbleiteranordnungen 100, 110, 120, 130, 140, 150, 160, 170, 180 verwendet werden.
  • Derartige Änderungen und Modifizierungen liegen im Rahmen der vorliegenden Erfindung, welche durch die beigefügten Ansprüche definiert wird.
  • Vorstehend wurde eine Halbleiteranordung offenbart. Die Halbleiteranordnung enthält ein Halbleitersubstrat (30, 30A, 60, 70) mit einer darin eingebetteten Halbleiterschicht (33, 33A, 34, 63, 73) und einem Transistor eines Vertikaltyps (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196). Das Halbleitersubstrat (30, 30A, 60, 70) besitzt eine Hauptseite, eine der Hauptseite gegenüberliegende Rückseite und einen Graben (35, 35A, 3SB), welcher in der Rückseite des Substrats (30, 30A, 60, 70) angeordnet ist. Der Transistor des Vertikaltyps (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196) besitzt eine in der Hauptseite des Substrats (30, 30A, 60, 70) angeordnete erste Elektrode (44, 44D, E), eine in der Rückseite angeordnete zweite Elektrode (37, 37A, 37B, C) und ein in der Hauptseite angeordnetes Diffusionsgebiet (41, 41A, 81). Die erste Elektrode (44, 44D, E) bildet eine Verbindung zu dem Diffusionsgebiet (41, 41A, 81) durch einen Zwischenschichtisolierfilm (43). Die zweite Elektrode (37, 37A, 37B, C) ist in dem Graben (35, 35A, 35B) angeordnet und bildet eine Verbindung zu der Halbleiterschicht (33, 33A, 34, 63, 73), welche in dem Graben (35, 35A, 35B) freigelegt ist. Dieser vertikale Transistor (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196) besitzt einen niedrigen Widerstandswert im eingeschalteten Zustand.

Claims (28)

  1. Halbleiteranordnung mit: einem Halbleitersubstrat (30, 30A, 60, 70) mit einer darin eingebetteten Halbleiterschicht (33, 33A, 34, 63, 64, 73, 74), welches eine Hauptseite, eine der Hauptseite gegenüberliegenden Rückseite und einen in der Rückseite des Substrats (30, 30A, 60, 70) angeordneten Graben (35, 35A, 35B) aufweist; und einem Transistor eines Vertikaltyps (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196), welcher eine erste Elektrode (44, 44D, E), die in der Hauptseite des Substrats (30, 30A, 60, 70) angeordnet ist, eine zweite Elektrode (37, 37A, 37B, C), die in der Rückseite angeordnet ist, und ein Diffusionsgebiet (41, 41A, 81) aufweist, das in der Hauptseite angeordnet ist, wobei die erste Elektrode (44, 44D, E) einen Anschluß zu dem Diffusionsgebiet (41, 41A, 81) durch einen Zwischenschichtisolierfilm (43) bildet, und die zweite Elektrode (37, 37A, 37B, C) in dem Graben (35, 35A, 35B) angeordnet ist und einen Anschluß zu der Halbleiterschicht (33, 33A, 34, 63, 64, 73, 74) bildet, welche in dem Graben (35, 35A, 35B) freigelegt ist.
  2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Elektrode (44, 44D, E) eine erste Metallschicht (44, 44D) enthält und die zweite Elektrode (37, 37A, 37B, C) eine zweite Metallschicht (37, 37A, 37B) enthält.
  3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Graben (35A) eine sich verjüngende Form besitzt.
  4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Graben (35, 35A, 35B) mit der zweiten Metallschicht (37, 37B) gefüllt ist.
  5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Transistor des Vertikaltyps (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) ein Metalloxid-Halbleiter-Transistor (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) ist, und die erste Elektrode (44, 44D) eine Sourceelektrode des Metalloxid-Halbleiter-Transistors (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) bildet und die zweite Elektrode (37, 37A, 37B) eine Drainelektrode des Metalloxid-Halbleiter-Transistors (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) bildet.
  6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Halbleiterschicht (33, 33A, 34) eine erste Halbleiterschicht (33, 33A), welche einen ersten Leitfähigkeitstyp aufweist, und eine zweite Halbleiterschicht (34) enthält, welche den ersten Leitfähigkeitstyp aufweist, wobei die zweite Halbleiterschicht (34) auf der ersten Halbleiterschicht (33, 33A) angeordnet ist und eine niedrige Dotierungskonzentration aufweist, die niedriger als diejenige der ersten Halbleiterschicht (33, 33A) ist, der Graben (35, 35A, 35B) auf die erste Halbleiterschicht (33, 33A) reicht, und der Metalloxid-Halbleiter-Transistor (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) einen durch die erste Halbleiterschicht (33, 33A) gebildeten Drain (33, 33A), ein Kanaldiffusionsgebiet (40, 40A), welches einen zweiten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt der zweiten Halbleiterschicht (34) angeordnet ist, das Diffusionsgebiet (41, 41A) als Sourcediffusionsgebiet (41, 41A), welches den ersten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt des Kanaldiffusionsgebiets (40, 40A) angeordnet ist, und eine Gateelektrode (39, 39A) enthält, welche durch einen Gateisolierfilm einen Teil des Kanaldiffusionsgebiets (40, 40A) berührt.
  7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Halbleitersubstrat (30) ein Silizium-auf-Isolator-Substrat (30) enthält, welches einen darin eingebetteten Isolierfilm (32) aufweist, die ersten und zweiten Halbleiterschichten (33, 34) bezüglich des Isolierfilms (32) auf der Hauptseite angeordnet sind, und der Graben (35, 35A) den Isolierfilm (32) durchdringt und auf die erste Halbleiterschicht (33) reicht.
  8. Halbleiteranordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Metalloxid-Halbleiter-Transistor (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) des weiteren ein Drainverbindungsdiffusionsgebiet (45) enthält, welches den ersten Leitfähigkeitstyp aufweist, und das Drainverbindungsdiffusionsgebiet (45) von einer Hauptseitenoberfläche der zweiten Halbleiterschicht (34) aus bis zu der ersten Halbleiterschicht (33, 33A) angeordnet ist, um die erste Halbleiterschicht (33, 33A) zu berühren.
  9. Halbleiteranordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Gatelektrode (39A) das Kanaldiffusionsgebiet (40A) durchdringt und die zweite Halbleiterschicht (34) erreicht.
  10. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Transistor des Vertikaltyps (191) ein Bipolartransistor mit isoliertem Gate (191) ist, und die erste Elektrode (44, E) eine Emitterelektrode (E) des Bipolartransistors mit isoliertem Gate (191) bildet und die zweite Elektrode (37, C) eine Kollektorelektrode (C) des Bipolartransistors mit isoliertem Gate (191) bildet.
  11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Halbleiterschicht (63, 64) eine dritte Halbleiterschicht (63), welche einen zweiten Leitfähigkeitstyp enthält, und eine vierte Halbleiterschicht (64) aufweist, welche den ersten Leitfähigkeitstyp aufweist und auf der dritten Halbleiterschicht (63) angeordnet ist, und der Bipolartransistor mit isoliertem Gate (191) einen von der dritten Halbleiterschicht (63) gebildeten Kollektor, ein Kanaldiffusionsgebiet (40), welches den zweiten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt der vierten Halbleiterschicht (64) angeordnet ist, das Diffusionsgebiet (41) als Emitterdiffusionsgebiet (41), welches den ersten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt des Kanaldiffusionsgebiets (40) angeordnet ist, und eine Gatelelektrode (39) enthält, welche einen Teil des Kanaldiffusionsgebiets (40) durch einen Gateisolierfilm berührt.
  12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, daß das Halbleitersubstrat (60) ein Silizium-auf-Isolator-Substrat enthält, welches einen darin eingebetteten Isolierfilm (32) aufweist, die dritten und vierten Halbleiterschichten (63, 64) bezüglich des Isolierfilms (32) auf der Hauptseite angeordnet sind, und der Graben (35) den Isolierfilm (32) durchdringt und auf die dritte Halbleiterschicht (63) reicht.
  13. Halbleiteranordnung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Bipolartransistor mit isoliertem Gate (191) des weiteren ein Kollektorverbindungsdiffusionsglied enthält, welches den zweiten Leitfähigkeitstyp aufweist, und das Kollektorverbindungsdiffusionsgebiet von einer Hauptseitenoberfläche der zweiten Halbleiterschicht (64) aus bis zu der dritten Halbleiterschicht (63) angeordnet ist, um die dritte Halbleiterschicht (63) zu berühren.
  14. Halbleiteranordnung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Gatelektrode das Kanaldiffusionsgebiet (40) durchdringt und die vierte Halbleiterschicht (64) erreicht.
  15. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Transistor des Vertikaltyps (196) ein Bipolartransistor (196) ist, und die erste Elektrode (81, E) eine Emitterelektrode (E) des Bipolartransistors (196) bildet und die zweite Elektrode (73, C) eine Kollektorelektrode (C) des Bipolartransistors (196) bildet.
  16. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, daß die Halbleiterschicht (73, 74) eine fünfte Halbleiterschicht (73), welche den ersten Leitfähigkeitstyp aufweist, und eine sechste Halbleiterschicht (74) enthält, welche den ersten Leitfähigkeitstyp aufweist, wobei die sechste Halbleiterschicht (73) auf der fünften Halbleiterschicht (73) angeordnet ist und eine niedrige Dotierungsdichte aufweist, die niedriger als diejenige der fünften Halbleiterschicht (73) ist, und der Bipolartransistor (196) einen durch die fünfte Halbleiterschicht (73) gebildeten Kollektor, ein Basisdiffusionsgebiet (80), welches den zweiten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt der sechsten Halbleiterschicht (74) angeordnet ist, das Diffusionsgebiet (81) als Emitterdiffusionsgebiet (81), welches den ersten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt des Basisdiffusionsgebiets (80) angeordnet ist, ein Basisverbindungsdiffusionsgebiet (82), welches den zweiten Leitfähigkeitstyp aufweist, auf einem Oberflächenabschnitt des Basisdiffusionsgebiets (80) angeordnet ist und eine niedrige Dotierungsdichte aufweist, die niedriger als diejenige des Basisdiffusionsgebiets (80) ist, und eine von der ersten Elektrode (44, B) gebildete Basiselektrode (44, B) enthält.
  17. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, daß das Halbleitersubstrat (70) ein Silizium-auf-Isolator-Substrat (70) enthält, welches einen darin eingebetteten Isolierfilm (32) aufweist, die fünften und sechsten Halbleiterschichten (73, 74) bezüglich des Isolierfilms (32) auf der Hauptseite angeordnet sind, und der Graben (35) den Isolierfilm (32) durchdringt und auf die fünfte Halbleiterschicht (73) reicht.
  18. Halbleiteranordnung nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß der Bipolartransistor (196) des weiteren ein Kollektorverbindungsdiffusionsgebiet enthält, welches den ersten Leitfähigkeitstyp aufweist, und das Kollektorverbindungsdiffusionsgebiet von einer Hauptseitenoberfläche der sechsten Halbleiterschicht (74) aus bis zu der fünften Halbleiterschicht (73) angeordnet ist, um die fünfte Halbleiterschicht (73) zu berühren.
  19. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Halbleitersubstrat (30) einen Separator (38) enthält, welcher einen Hauptteil des Transistors des Vertikaltyps (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182) umgibt, und der Separator (38) auf den Isolierfilm (32) derart reicht, daß der Hauptteil des Transistors des Vertikaltyps (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182) von der Umgebung durch den Separator (38) isoliert ist.
  20. Halbleiteranordnung nach Anspruch 7 oder 19, dadurch gekennzeichnet, daß der Graben (35) eine Seitenwand aufweist, welche mit einem Seitenwandisolierfilm (36) bedeckt ist, und die in dem Graben (35) angeordnete zweite Metallschicht (37) durch den Seitenwandisolierfilm (36) von der Umgebung isoliert ist.
  21. Halbleiteranordnung nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, daß die Halbleiteranordnung auf einer Leiterplatte (153, 165) durch ein Flip-Chip-Montage-Verfahren derart angebracht ist, daß die Hauptseite des Substrats (30, 30A) der Leiterplatte (153, 165) gegenüberliegt.
  22. Halbleiteranordnung nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, daß die zweite Metallschicht (37) mit einer Wärmesenke (175, 185) mit einem Lötmittel (55, 56) verbunden ist.
  23. Halbleiteranordnung nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, daß die Halbleiteranordnung in einer Vielschichtleiterplatte (166) derart angebracht ist, daß die Halbleiteranordnung in der Vielschichtleiterplatte (166) eingebettet ist.
  24. Halbleiteranordnung nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, daß der Transistor des Vertikaltyps (171, 172, 181, 182) eine Mehrzahl von Transistoren (171, 172, 181, 182) zum Bereitstellen eines Vielkanalschalters enthält.
  25. Halbleiteranordnung nach Anspruch 24, dadurch gekennzeichnet, daß der Vielkanalschalter eine elektrische Lastimpedanz (R1, R2) enthält und die in der Mehrzahl vorkommenden Transistoren (171, 172) und die elektrische Lastimpedanz (R1, R2) zwischen einer Stromquelle (B) und Masse (GND) zur Bildung eines an einer heißen Seite befindlichen Schalters angeordnet sind, wobei der Transistor des Vertikaltyps (171, 172) auf einer Seite der Stromquelle angeordnet ist und die elektrische Lastimpedanz (R1, R2) auf der Seite der Masse angeordnet ist.
  26. Halbleiteranordnung nach Anspruch 24, dadurch gekennzeichnet, daß der Vielkanalschalter für eine H-Brücken-Schaltung zur Ansteuerung einer elektrischen Lastimpedanz verwendet wird.
  27. Halbleiteranordnung mit: einem Halbleitersubstrat (30, 30A); und einem Metalloxid-Halbleiter-Transistor (101, 111, 121, 131, 141, 151, 161, 162, 171, 172), welcher auf dem Halbleitersubstrat (30, 30A) angeordnet ist, wobei das Halbleitersubstrat (30, 30A) eine erste Halbleiterschicht (33, 33A) und eine zweite Halbleiterschicht (34) enthält, die erste Halbleiterschicht (33, 33A) einen ersten Leitfähigkeitstyp aufweist, um einen Drain des Metalloxid-Halbleitertransistors (101, 111, 121, 131, 141, 151, 161, 162, 171, 172) zu bilden, die zweite Halbleiterschicht (34) den ersten Leitfähigkeitstyp aufweist, auf der ersten Halbleiterschicht (33, 33A) angeordnet ist und eine niedrige Dotierungsdichte aufweist, welche niedriger als diejenige der ersten Halbleiterschicht (33, 33A) ist, der Metalloxid-Halbleiter-Transistor (101, 111, 121, 131, 141, 151, 161, 162, 171, 172) ein Kanaldiffusionsgebiet (40, 40A) , ein Sourcediffusionsgebiet (41, 41A) und eine Gateelektrode (39, 39A) enthält, das Kanaldiffusionsgebiet (40, 40A) einen zweiten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt der zweiten Halbleiterschicht (34) angeordnet ist, das Sourcediffusionsgebiet (41, 41A) den ersten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt des Kanaldiffusionsgebiets (40, 40A) angeordnet ist, die Gateelektrode (39, 39A) einen Teil des Kanaldiffusionsgebiets (40, 40A) durch einen Gateisolierfilm berührt, und die erste Halbleiterschicht (33, 33A) einen Graben (35, 35A, 35B), welcher von einer Oberfläche der ersten Halbleiterschicht (33, 33A) aus bis zu der zweiten Halbleiterschicht (34) angeordnet ist, und eine Metallschicht (37, 37A, 37B) als in dem Graben (35, 35A, 35B) angeordnete Elektrode enthält.
  28. Halbleiteranordnung mit: einem Halbleitersubstrat (30, 30A), welches durch ein Silizium-auf-Isolator-Substrat (30, 30A) gebildet ist und einen darin eingebetteten Isolierfilm (32) besitzt; und einem Metalloxid-Halbleiter-Transistor (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182), welcher auf dem Halbleitersubstrat (30, 30A) angeordnet ist, wobei das Halbleitersubstrat (30, 30A) eine erste Halbleiterschicht (33, 33A) und eine zweite Halbleiterschicht (34) enthält, welche bezüglich des Isolierfilms (32) auf einer Hauptseite des Substrats (30, 30A) angeordnet sind, die erste Halbleiterschicht (30, 30A) einen ersten Leitfähigkeitstyp aufweist, um einen Drain des Metalloxid-Halbleiter-Transistors (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182) zu bilden, die zweite Halbleiterschicht (34) den ersten Leitfähigkeitstyp aufweist, auf der ersten Halbleiterschicht (33, 33A) angeordnet ist und eine niedrige Dotierungsdichte aufweist, welche niedriger als diejenige der ersten Halbleiterschicht (33, 33A) ist, der Metalloxid-Halbleiter-Transistor (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182) ein Kanaldiffusionsgebiet (40, 40A), ein Sourcediffusionsgebiet (41, 41A) und eine Gateelektrode (39, 39A) enthält, das Kanaldiffusionsgebiet (40, 40A) einen zweiten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt der zweiten Halbleiterschicht (34) angeordnet ist, das Sourcediffusionsgebiet (41, 41A) den ersten Leitfähigkeitstyp aufweist und auf einem Oberflächenabschnitt des Kanaldiffusionsgebiets (40, 40A) angeordnet ist, die Gatelektrode (39, 39A) einen Teil des Kanaldiffusionsgebiets (40, 40A) durch einen Gateisolierfilm berührt, das Halbleitersubstrat (30, 30A) des weiteren einen Graben (35, 35A) und eine Metallschicht (37, 37A) enthält, der Graben (35, 35A) auf einer Rückseite des Substrats (30, 30A) der Hauptseite gegenüberliegend angeordnet ist, von einer Rückseitenoberfläche des Substrats (30, 30A) aus angeordnet ist, den Isolierfilm (32) durchdringt und auf die erste Halbleiterschicht (33, 33A) reicht, und die Metallschicht (37, 37A) als Elektrode in dem Graben (35, 35A) angeordnet ist und die erste Halbleiterschicht (33, 33A) berührt.
DE10343509A 2002-09-19 2003-09-19 Halbleiteranordnung Ceased DE10343509A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002273117 2002-09-19
JP2002/273117 2002-09-19
JP2003/307286 2003-08-29
JP2003307286A JP2004134762A (ja) 2002-09-19 2003-08-29 半導体装置

Publications (1)

Publication Number Publication Date
DE10343509A1 true DE10343509A1 (de) 2005-01-05

Family

ID=31980612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10343509A Ceased DE10343509A1 (de) 2002-09-19 2003-09-19 Halbleiteranordnung

Country Status (4)

Country Link
US (1) US6940144B2 (de)
JP (1) JP2004134762A (de)
DE (1) DE10343509A1 (de)
FR (1) FR2844919B1 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
JP4432470B2 (ja) * 2003-11-25 2010-03-17 株式会社デンソー 半導体装置
JP4438608B2 (ja) * 2004-02-16 2010-03-24 株式会社デンソー Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法
US7259458B2 (en) * 2004-08-18 2007-08-21 Advanced Micro Devices, Inc. Integrated circuit with increased heat transfer
GB2421847B (en) * 2004-11-08 2006-12-27 Enecsys Ltd Integrated circuits
JP2006179632A (ja) * 2004-12-22 2006-07-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
EP1739736A1 (de) * 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Herstellung einer Halbleiteranordnung
DE102005024945B4 (de) * 2005-05-31 2008-06-26 Infineon Technologies Austria Ag Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung
JP5147163B2 (ja) * 2005-07-01 2013-02-20 株式会社デンソー 半導体装置
US7525151B2 (en) * 2006-01-05 2009-04-28 International Rectifier Corporation Vertical DMOS device in integrated circuit
US7429772B2 (en) * 2006-04-27 2008-09-30 Icemos Technology Corporation Technique for stable processing of thin/fragile substrates
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
JP2008117881A (ja) * 2006-11-02 2008-05-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008270367A (ja) * 2007-04-17 2008-11-06 Denso Corp 半導体装置
JP5431667B2 (ja) * 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
US8710568B2 (en) * 2007-10-24 2014-04-29 Denso Corporation Semiconductor device having a plurality of elements on one semiconductor substrate and method of manufacturing the same
JP2010087096A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
JP4924685B2 (ja) * 2009-09-23 2012-04-25 株式会社デンソー 半導体装置及びその製造方法
TWI618248B (zh) 2010-10-12 2018-03-11 高通公司 具有薄基體之垂直半導體元件
US9159825B2 (en) 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
US9576842B2 (en) 2012-12-10 2017-02-21 Icemos Technology, Ltd. Grass removal in patterned cavity etching
CN103022111B (zh) * 2012-12-21 2015-11-11 清华大学 具有低电阻集电区的双极晶体管及其制备方法
CN104981896A (zh) * 2013-02-12 2015-10-14 丰田自动车株式会社 半导体装置及其制造方法
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
US9466536B2 (en) 2013-03-27 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator integrated circuit with back side gate
US8748245B1 (en) 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
JP2021150304A (ja) * 2020-03-16 2021-09-27 株式会社東芝 半導体装置
US11791271B2 (en) * 2020-09-30 2023-10-17 Tokyo Electron Limited Monolithic formation of a set of interconnects below active devices
FR3143192A1 (fr) * 2022-12-13 2024-06-14 Stmicroelectronics International N.V. Circuit de commande en pont en H
CN116705724B (zh) * 2023-06-27 2024-03-22 先之科半导体科技(东莞)有限公司 一种便于维护且使用寿命长的mos晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JPH03110868A (ja) * 1989-09-26 1991-05-10 Nissan Motor Co Ltd 半導体装置
US5084750A (en) * 1991-02-20 1992-01-28 Raytheon Company Push-pull heterojunction bipolar transistor
DE4125074A1 (de) * 1991-07-29 1993-02-11 Siemens Ag Durch feldeffekt steuerbares halbleiterbauelement
JP3257057B2 (ja) 1991-09-10 2002-02-18 株式会社デンソー 半導体装置
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
DE10038190A1 (de) * 2000-08-04 2002-02-21 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit lokal ausgedünntem Substrat

Also Published As

Publication number Publication date
US6940144B2 (en) 2005-09-06
US20040061163A1 (en) 2004-04-01
FR2844919B1 (fr) 2006-08-04
FR2844919A1 (fr) 2004-03-26
JP2004134762A (ja) 2004-04-30

Similar Documents

Publication Publication Date Title
DE10343509A1 (de) Halbleiteranordnung
DE69324871T2 (de) Hochspannungs-MIS-Feldeffektransistor und integrierte Halbleiterschaltung
DE102008064779B3 (de) Halbleitervorrichtung
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE69107949T2 (de) MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung.
DE60319898T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102019202117B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010008617A1 (de) Halbleitervorrichtung zum Treiben eines als Brücke geschalteten Leistungstransistors
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102004041622A1 (de) Halbleiterbauteil
DE102011056937A1 (de) Die-Gehäuse
DE112017004153T5 (de) Halbleitervorrichtung
EP0652594B1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
DE69317004T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102007055290B4 (de) Halbleitervorrichtung
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE10313712B4 (de) Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
DE69421119T2 (de) Thyristor mit isolierten Gate und Methode, derselben zu Betreiben
DE102011055185B4 (de) Integrierte Schaltung mit Feldeffekttransistor
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130910