DE10337561B4 - Herstellungsverfahren für ein DRAM mit verbessertem Leckstromverhalten - Google Patents

Herstellungsverfahren für ein DRAM mit verbessertem Leckstromverhalten Download PDF

Info

Publication number
DE10337561B4
DE10337561B4 DE10337561A DE10337561A DE10337561B4 DE 10337561 B4 DE10337561 B4 DE 10337561B4 DE 10337561 A DE10337561 A DE 10337561A DE 10337561 A DE10337561 A DE 10337561A DE 10337561 B4 DE10337561 B4 DE 10337561B4
Authority
DE
Germany
Prior art keywords
trench
layer
polysilicon
substrate
collar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10337561A
Other languages
English (en)
Other versions
DE10337561A1 (de
Inventor
Jonathan-Philip Davis
Stephen Rusinko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies Richmond LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Richmond LP filed Critical Infineon Technologies Richmond LP
Publication of DE10337561A1 publication Critical patent/DE10337561A1/de
Application granted granted Critical
Publication of DE10337561B4 publication Critical patent/DE10337561B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Herstellen einer Halbleiterspeichervorrichtung mit folgenden Schritten:
Vorsehen eines Substrats (500);
Formen eines Grabens (501) in dem Substrat (500), wobei der Graben (501) Seitenwände aufweist;
Formen einer ersten Schicht (502) aus Polysilizium in einem Bodenabschnitt des Grabens (501);
Formen eines dotierten Kragens (503) an den Seitenwänden des Grabens (501) oberhalb der ersten Schicht (502) aus Polysilizium,
Formen einer zweiten Schicht (504) aus Polysilizium in einem zweiten Bodenabschnitt des Grabens (501) und oberhalb der ersten Schicht (502) aus Polysilizium,
Entfernen eines oberen Bereichs des dotierten Kragens (503),
Formen einer dritten dotierten Polysiliziumschicht (505) in einem dritten Bodenbereich des Grabens (501), wobei die dritte Polysiliziumschicht (505) in Kontakt mit einem oberen Bereich des Kragens (503) und einer oberen Oberflächeder zweiten Schicht (504) steht;
Bilden eines Isolationsbereichs (507) in einem Bereich des Substrats (500), wobei der Isolationsbereich (507) den Graben (501) bedeckt;...

Description

  • Die vorliegende Erfindung betrifft insbesondere Leckstromeigenschaften von Graben-DRAM's.
  • Die DE 199 44 011 A1 beschreibt ein Verfahren zur Herstellung eines Grabenkondensators in einem Substrat. Ein oberer Bereich eines Grabens weist einen Isolationsgraben auf. Der untere Bereich wird mit einer dielektrischen Schicht verkleidet. Der gesamte Graben wird mit einer leitenden Grabenfüllung aufgefüllt. Ein Isolationsgraben wird oberhalb des Grabens und teilweise in dem Graben gebildet.
  • Die DE 199 57 123 A1 beschreibt ein Verfahren zur Herstellung einer DRAM Zellanordnung. In einem oberen Teil eines Grabens sind die Seitenwände durch eine Isolatorschicht begrenzt. An einer Seite des Grabens ist die Isolatorschicht zum Ausbilden einer Shallow Trench Isolation verbreitert. An der gegenüberliegenden Seite bildet die seitliche Isolationsschicht einen Kragen. Der Graben ist mit dotiertem Polysilizium gefüllt. Durch Ausdiffusion des Dotierstoffs wird ein vergrabener Kontakt gebildet.
  • In Graben-DRAM's ist das Haltevermögen elektrischer Ladung in einem Zellkondensator im Wesentlichen eine Funktion verschiedener Leckstrommechanismen. Diese Mechanismen enthalten beispielsweise einen Sub-STI-Leckstrom und einen Umkehr- Vorspannungs-Leckstrom am Übergang des vergrabenen Kontakts.
  • Mit Bezug auf 1 verwendet die BEST (BuriEd-Strap = vergrabener Anschluss)-Zelle ein Kragenoxid 101 in einem oberen Bereich des Grabens zum Isolieren des Kondensators 103, einen Zugangstransistor an der Silizium(Si)-Oberfläche nahe einem vergrabenen Anschluss 107 und eine Wortleitung 105. 2 zeigt eine Detailansicht des Bereichs nahe dem vergrabenen Anschluss 107.
  • Mit Bezug auf 2 schafft Arsen-dotiertes Polysilizium 201 den n+-Übergang des vergrabenen Kontakts 107 durch Ausdiffusion von Arsen in ein kristallines Silizium. Nach der Ausdiffusion hilft der p-Dotierstoff bei der Bildung eines abrupteren Übergangs mit verbesserten Umkehrspannungs-Leckstromverhalten. Jedoch kann sich ein schwachdotierter Bereich 203 an der Oberseite des Kragenoxids 101 unter dem Übergang des vergrabenen Kontakts 107 bilden. Somit kann die Topologie es schwierig machen, diesen Bereich zu dotieren, was das Umkehrspannungs-Leckstromverhalten der Vorrichtung kompromittiert.
  • Aufgabe der Erfindung ist daher, ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung mit verbessertem Haltevermögen über ein verbessertes Umkehrspannungs-Leckstromverhalten zu schaffen.
  • Das erfindungsgemäße Verfahren zum Herstellen einer Halbleiterspeichervorrichtung umfasst die Schritte des Vorsehens eines Substrats, des Bildens eines Grabens in dem Substrat, wobei der Graben Seitenwände aufweist, und des Bildens einer ersten Schicht aus Polysilizium in einem Bodenabschnitt des Grabens. Das Verfahren umfasst weiterhin die Schritte des Bildens eines dotierten Kragens an den Seitenwänden des Grabens oberhalb der ersten Polysiliziumschicht, des Bildens einer zweiten Polysiliziumschicht in einem zweiten Bodenbereich des Grabens und oberhalb der ersten Polysiliziumschicht, sowie des Entfernens eines oberen Bereichs des dotierten Kragens. Das Verfahren sieht ferner das Formen einer dritten dotierten Polysiliziumschicht in einem dritten Bodenabschnitt des Kragens vor, wobei die dritte Polysiliziumschicht in Kontakt mit einem oberen Bereich des Kragens und einer oberen Oberfläche der zweiten Polysiliziumschicht steht, das Formen eines Isolationsbereichs in einem Bereich des Substrats, wobei der Isolationsbereich den Graben verde ckelt, und das Ausdiffundieren von Dotierstoffen aus der dritten Polysiliziumschicht und dem Kragen in das Substrat.
  • Das Verfahren umfasst gemäß einer Weiterbildung weiterhin den Schritt des Planarisierens der Oberfläche des Substrats nach der Bildung des Isolationsbereichs, wobei das Substrat eine Siliziumschicht und eine Topnitridschicht umfasst.
  • Gemäß noch einer Weiterbildung des erfindungsgemäßen Verfahrens bildet die Ausdiffusion von dotierten Stoffen aus der dritten Polysiliziumschicht einen Übergang eines vergrabenen Kontakts, und die Ausdiffusion der Dotierstoffe aus dem Kragen bildet einen Kanalstopp.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachstehend detailliert unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • Es zeigen:
  • 1 ein Diagramm einer Graben-DRAM-Zelle mit vergrabenem Anschluss;
  • 2 ein Diagramm des Übergangs des vergrabenen Anschlusses von 1;
  • 3 ein Diagramm des Übergangs des vergrabenen Anschlusses;
  • 4 einen Fließplan eines Verfahrens gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 5a bis 5f Diagramme eines Zellkondensators an verschiedenen Punkten unter Bezugnahme auf 4 gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Ein dynamischer Graben-Zufallszugriffsspeicher (DRAM) umfasst einen dotierten Oxidkragen, der beispielsweise aus einem Bor-Silikat-Glas (BSG) gebildet ist. Der Oxidkragen kann beispielsweise unter Verwendung eines p-dotierten Oxids, beispielsweise SiO2, gebildet werden. Eine Ausdiffusion der p-Dotierstoffe kann einen Kanalstopp unter einer flachen Grabenisolation (STI = shallow-tranch isolation) bilden und die Dotierung der p-Seite eines Übergangs eines vergrabenen Anschlusses erhöhen, was den Übergang abrupter gestaltet.
  • Mit Bezug auf 3 kann der Sub-STI-Bereich erkannt werden, der ein p-dotiertes Kragenoxid 301 zum Dotieren eines Bereichs 303 aus Silizium unter dem Übergang des vergrabenen Anschlusses 305 aufweist. Der Bereich bildet einen eingelassenen Kanalstopp 303 mit einem erhöhten Pegel von p-Dotierstoffen. Die Grenze zwischen dem Übergang des vergrabenen Kontakts 305 und dem Kanalstopp 303 ist abrupter als in Vorrichtungen ohne einen Kanalstopp. Die verbesserte Grenze schafft ein verbessertes Umkehrspannungs-Leckstromverhalten.
  • Der Dotierstoffpegel in dem DRAM-Kragenfilm 301 muss signifikant sein, um eine ausreichende Ausdiffusion in das Siliziumsubstrat zu erzeugen. In dem Falle von BSG können etwa 6 Gewichtsprozent Bor verwendet werden. Jedoch können hohe Grade an Dotierung in unstabilen und/oder sehr schnellen Ätzraten des Films resultieren.
  • Mit Bezug auf 4 kann ein Zellkondensator im Schritt 401 mit Polysilizium gefüllt werden und geätzt zu werden, um das Polysilizium einzusenken. Die Einsenkung kann etwa 1 μm tief sein. Im Schritt 402 kann eine BSG-Schicht über der Vorrich tung beispielsweise durch Oxidabscheidung abgeschieden werden. Eine Oxidätzung kann im Schritt 403 angewendet werden, um das GSB von der Oberfläche der Vorrichtung zu entfernen. Im Schritt 404 kann eine zweite Polysiliziumschicht in der Einsenkung abgeschieden und wiederum eingesenkt werden. Die Einsenkung kann etwa 0,2 μm tief sein. Der BSG-Graben kann beispielsweise durch Flusssäure (HF) geätzt werden, um einen Bereich zu entfernen, der nahe oder oberhalb des zweiten Polysiliziums freigelegt ist. Eine dritte Polysiliziumschicht kann im Schritt 405 abgeschieden und geätzt werden, um unterhalb einer Nitridschicht an der Oberfläche der Vorrichtung eingesenkt zu werden. Die Vorrichtung kann strukturiert und geätzt werden, um einen flachen Grabenisolationsbereich (STI) zu schaffen. Der STI kann im Schritt 406 mit einem Oxid gefüllt werden und zur Oberfläche der Vorrichtung planarisiert werden.
  • Mit Bezug auf 5a bis 5f wird ein Zellkondensatorgraben 501 in einem Substrat 500, wie z.B. Silizium, gebildet. Das Polysilizium 502 kann in den Bodenabschnitt des Grabens abgeschieden werden. Eine BSG-Schicht 503 kann beispielsweise durch Oxidabscheidung abgeschieden werden. Das BSG 503 kann von der Oberfläche der Vorrichtung und dem Boden des Grabens entfernt werden, um einen Kragen zu bilden. Eine zweite Polysiliziumschicht 404 kann in dem Graben abgeschieden werden. Der Graben 503 kann geätzt werden, um einen Bereich zu entfernen, der nahe oder oberhalb des zweiten Polysiliziums 504 freigelegt ist. Eine dritte Polysiliziumschicht 505 kann abgeschieden und geätzt werden, um unterhalb einer Nitridschicht 506 an der Oberfläche der Vorrichtung eingesenkt zu werden, wobei das Substrat 500 weiterhin die Nitridschicht 506 umfasst. Der STI-Bereich 507 kann in dem Substrat gebildet werden. Das STI kann mit einem Oxid gefüllt werden und zur Oberfläche der Vorrichtung planarisiert werden. Der Bereich des vergrabenen Anschlusses 508 und der Kanalstoppbereich 509 werden durch Ausdiffusion von Dotierstoffen in das Substrat gebildet. Die Dotierstoffe können beispielsweise Arsen für den vergrabenen Anschluss und Bor für den Kanalstopp sein. Die Hinzufügung des Kanalstopps verbessert das Umkehrspannungs-Leckstromverhalten in dem Zellkondensator.

Claims (3)

  1. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung mit folgenden Schritten: Vorsehen eines Substrats (500); Formen eines Grabens (501) in dem Substrat (500), wobei der Graben (501) Seitenwände aufweist; Formen einer ersten Schicht (502) aus Polysilizium in einem Bodenabschnitt des Grabens (501); Formen eines dotierten Kragens (503) an den Seitenwänden des Grabens (501) oberhalb der ersten Schicht (502) aus Polysilizium, Formen einer zweiten Schicht (504) aus Polysilizium in einem zweiten Bodenabschnitt des Grabens (501) und oberhalb der ersten Schicht (502) aus Polysilizium, Entfernen eines oberen Bereichs des dotierten Kragens (503), Formen einer dritten dotierten Polysiliziumschicht (505) in einem dritten Bodenbereich des Grabens (501), wobei die dritte Polysiliziumschicht (505) in Kontakt mit einem oberen Bereich des Kragens (503) und einer oberen Oberflächeder zweiten Schicht (504) steht; Bilden eines Isolationsbereichs (507) in einem Bereich des Substrats (500), wobei der Isolationsbereich (507) den Graben (501) bedeckt; Ausdiffundieren von dotierten Stoffen aus der dritten Polysiliziumschicht (505) und dem Kragen (503) in das Substrat (500).
  2. Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt des Planarisierens der Oberfläche des Substrats (500) nach der Bildung des Isolationsbereichs (507), wobei das Substrat (500) eine Siliziumschicht und eine Decknitridschicht (506) aufweist.
  3. Verfahren nach Anspruch 1, wobei die Ausdiffusion von Dotierstoffen aus der dritten Schicht (505) aus Polysilizium einen Übergang (508) eines vergrabenen Anschlusses bildet und die Ausdiffusion von Dotierstoffen aus dem Kragen (503) einen Kanalstopp (509) bildet.
DE10337561A 2002-08-19 2003-08-14 Herstellungsverfahren für ein DRAM mit verbessertem Leckstromverhalten Expired - Fee Related DE10337561B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/223511 2002-08-19
US10/223,511 US6818534B2 (en) 2002-08-19 2002-08-19 DRAM having improved leakage performance and method for making same

Publications (2)

Publication Number Publication Date
DE10337561A1 DE10337561A1 (de) 2004-03-18
DE10337561B4 true DE10337561B4 (de) 2007-12-27

Family

ID=31715166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10337561A Expired - Fee Related DE10337561B4 (de) 2002-08-19 2003-08-14 Herstellungsverfahren für ein DRAM mit verbessertem Leckstromverhalten

Country Status (2)

Country Link
US (1) US6818534B2 (de)
DE (1) DE10337561B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511124B2 (en) * 2002-07-15 2009-03-31 Board Of Regents, The University Of Texas System Compositions comprising phosphatidylethanolamine-binding peptides linked to anti-viral agents
TWI222720B (en) * 2003-09-19 2004-10-21 Promos Technologies Inc DRAM process and structure
US7078756B2 (en) * 2004-12-06 2006-07-18 International Business Machines Corporation Collarless trench DRAM device
US7153738B2 (en) * 2005-05-19 2006-12-26 International Business Machines Corporation Method for making a trench memory cell
US7326986B2 (en) * 2006-01-06 2008-02-05 International Business Machines Corporation Trench memory
US7491604B2 (en) * 2006-03-07 2009-02-17 International Business Machines Corporation Trench memory with monolithic conducting material and methods for forming same
CN101976669B (zh) * 2010-09-01 2012-07-04 旺宏电子股份有限公司 记忆胞、记忆体装置及记忆胞的制造方法
US8552525B2 (en) 2011-07-01 2013-10-08 Micron Technology, Inc. Semiconductor structures and devices and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19944011A1 (de) * 1999-09-14 2001-03-22 Infineon Technologies Ag Speicher mit Isolationsgraben und Verfahren zu seiner Herstellung
DE19957123A1 (de) * 1999-11-26 2001-06-07 Infineon Technologies Ag DRAM Zellanordnung und Verfahren zu deren Herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704368A (en) * 1985-10-30 1987-11-03 International Business Machines Corporation Method of making trench-incorporated monolithic semiconductor capacitor and high density dynamic memory cells including the capacitor
US6310375B1 (en) * 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19944011A1 (de) * 1999-09-14 2001-03-22 Infineon Technologies Ag Speicher mit Isolationsgraben und Verfahren zu seiner Herstellung
DE19957123A1 (de) * 1999-11-26 2001-06-07 Infineon Technologies Ag DRAM Zellanordnung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
DE10337561A1 (de) 2004-03-18
US6818534B2 (en) 2004-11-16
US20040031992A1 (en) 2004-02-19

Similar Documents

Publication Publication Date Title
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
EP0535350B1 (de) Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor
DE69705443T2 (de) Kontaktierverfahren für DRAM-Grabenkondensator
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE102012220825B4 (de) Verbesserung des polysilicium/metall- kontaktwiderstands in einem tiefen graben
DE69429146T2 (de) DRAM-Zellenstruktur mit Grabenkondensator
DE112005000704T5 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE10116529B4 (de) Verfahren zur Herstellung von Kondensatoren mit tiefen Gräben für Drams mit verringerter Facettierung an der Substratkante, und zur Bereitstellung einer gleichförmigeren Anschlussflächenschicht aus SI3N4 über das Substrat
DE19961085A1 (de) Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
DE10014920C1 (de) Verfahren zur Herstellung eines Grabenkondensators
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE102007018098B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
DE10337561B4 (de) Herstellungsverfahren für ein DRAM mit verbessertem Leckstromverhalten
DE19821776C1 (de) Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE69802509T2 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicheranordnung mit Grabenisolation
DE10328594B4 (de) Halbleiterbauelement mit einer vergrabenen Brücke und Verfahren zur Herstellung eines Halbleiterbauelements mit einer vergrabenen Brücke
DE102004007242A1 (de) Grabenkondensator mit vergrabener Kontaktbrücke
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE102020122407B4 (de) Untere seitliche ausdehnung von kontaktsteckern durch implantierung
DE19637389C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE10030696B4 (de) Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES RICHMOND LP, SANDSTON, VA., US

Effective date: 20110818

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES RICHMOND LP, SANDSTON, VA., US

Effective date: 20110818

Owner name: QIMONDA AG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES RICHMOND LP, SANDSTON, VA., US

Effective date: 20110818

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee