DE10326555B4 - Verfahren zur Herstellung einer integrierten Schaltung sowie durch das Verfahren hergestellte integrierte Schaltung - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung sowie durch das Verfahren hergestellte integrierte Schaltung Download PDF

Info

Publication number
DE10326555B4
DE10326555B4 DE10326555A DE10326555A DE10326555B4 DE 10326555 B4 DE10326555 B4 DE 10326555B4 DE 10326555 A DE10326555 A DE 10326555A DE 10326555 A DE10326555 A DE 10326555A DE 10326555 B4 DE10326555 B4 DE 10326555B4
Authority
DE
Germany
Prior art keywords
bridge
layer
conductive layer
line
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10326555A
Other languages
English (en)
Other versions
DE10326555A1 (de
Inventor
Qing San Jose Ma
Tsung-Kuan Allen San Jose Chou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10326555A1 publication Critical patent/DE10326555A1/de
Application granted granted Critical
Publication of DE10326555B4 publication Critical patent/DE10326555B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren mit den Schritten:
Abscheiden eines Isolators (42) auf einer Halbleiterstruktur (40);
Bilden einer ersten leitfähigen Schicht (12) mit einem Paar leitfähiger Streifen (12a), die durch einen Spalt (22) getrennt sind, und einer Leitung (18), die sich durch den Spalt (22) zwischen den Streifen (12a) erstreckt;
Bilden einer Opferschicht (48) auf dem Isolator (42) und über der Leitung (18);
Bilden einer zweiten leitfähigen Schicht mit einer Brücke (16), die den ersten und zweiten Streifen (12a) in Isolation gegenüber der Leitung (18) verbindet;
Bilden der Brücke (16) auf der Opferschicht (48) und Entfernen der Opferschicht (48) durch eine Wärmebehandlung.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltung sowie eine durch das Verfahren hergestellte integrierte Schaltung. Insbesondere betrifft die Erfindung mikroelektromechanische Strukturen (sog. MEMS (microelectromechanical structures)).
  • Mikroelektromechanische Strukturen sind physikalische Strukturen, welche unter Verwendung von mikroelektrischen Herstellungstechniken hergestellt werden können. Bei der Herstellung von MEMS-Bauelementen ist es oft wünschenswert, die unterschiedlichen Strukturen elektrisch voneinander zu isolieren. Zu diesem Zweck ist beispielsweise ein Luftspalt unterhalb eines elektrischen Leiters angeordnet. Eine solche Struktur wird nachfolgend als ”Brücke” bezeichnet, weil sie eine elektrische Verbindung über einen Luftspalt ermöglicht und eine Isolation gegenüber darunterliegenden Elementen bereitstellt.
  • Als Anwendungsbeispiel seien Mehrfachmodus- und Mehrfachbandanwendungen für Mobiltelefone genannt. Bei solchen Anwendungen schaltet ein Antennenschaltmultiplexer eine Antenne auf einen unterschiedlichen Modus oder ein unterschiedliches Band oder schaltet zwischen Übertragungs- und Empfangsmodi. Der Multiplexer besteht aus mehreren einzelnen Schaltern. Um die Signalleitungen, Erdleitungen und Aktivierungssteuerleitungen übereinander zu legen, sind mehr als zwei Metallschichten notwendig.
  • In einem weiteren Beispiel benötigt ein ausgerichteter freitragender Metallkontaktserienschalter im allgemeinen zwei Metallleitungen, um eine Verbindung bereitzustellen. Eine erste Signalleitung kann sich in einer ersten Schicht befinden, eine zweite Signalleitung kann sich auch in der ersten Schicht befinden, ein Aktivierungselement kann in der ersten Schicht angeordnet sein; jedoch muss der freitragende Metallkontaktschalter selbst in einer wenigstens zweiten Schicht angeordnet sein.
  • Aus US 5 408 742 A ist ein Verfahren zum Herstellen von Brücken beziehungsweise Luftbrücken für integrierte Schaltungen bekannt. Dabei wird eine erste Photolackschicht auf einem Substrat abgeschieden. Es werden dann Öffnungen auf den durch die Luftbrücke zu verbindenden Kontakten gebildet, wobei zwischen den Kontakten ein Photolackbereich bestehen bleibt. Durch eine weitere Photolackschicht wird die äußere Abmessung der späteren Luftbrücke definiert. Sodann wird eine Brücke auf der Struktur abgeschieden und der Photolack einschließlich des Photolackbereiches unterhalb der Brücke durch einen Nassätzprozess entfernt, so dass ein Hohlraum unterhalb der Brücke verbleibt.
  • Ein mit dem vorstehenden Verfahren vergleichbares Verfahren offenbart auch US 4 670 297 A . Bei diesem Verfahren wird die unterhalb der Luftbrückenverbindung gebildete Photolackopferschicht durch ein Plasmaätzverfahren entfernt.
  • Es ist ein Ziel der Erfindung, die bekannten Verfahren zu verbessern und eine durch ein verbessertes Verfahren hergestellte integrierte Schaltung bereitzustellen.
  • Die Erfindung erreicht dieses Ziel durch die Gegenstände der Ansprüche 1 und 11. Einige der bevorzugten Ausführungsbeispiele sind in den jeweils abhängigen Ansprüchen angegeben.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausfüh rungsbeispiele in Verbindung mit der beigefügten Zeichnung. In der Zeichnung zeigen, jeweils schematisch:
  • 1 eine Draufsicht eines ersten Ausführungsbeispiels der vorliegenden Erfindung;
  • 2 eine Draufsicht eines zweiten Ausführungsbeispiels der vorliegenden Erfindung;
  • 3 eine Draufsicht eines dritten Ausführungsbeispiels der vorliegenden Erfindung;
  • 4 eine vergrösserte Schnittansicht zur Darstellung einer Methode entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 5 eine vergrößerte Schnittansicht des Ausführungsbeispiels in 4 in einem darauffolgenden Schritt entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 eine vergrößerte Schnittansicht in einem darauffolgenden Schritt entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 7 eine vergrößerte Schnittansicht in einem darauffolgenden Schritt entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 8 eine vergrößerte Schnittansicht in einem darauffolgenden Schritt nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 eine vergrößerte Schnittansicht in einem darauffolgenden Schritt entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 10 eine vergrößerte Schnittansicht in einem darauffolgenden Schritt entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 11 eine vergrößerte Schnittansicht in einem darauffolgenden Schritt entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 12 eine vergrößerte Schnittansicht in einem Schritt, der dem in 8 dargestellten Schritt folgt, entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; und
  • 13 eine vergrößerte Schnittansicht von einem dem in 12 dargestellten Schritt folgenden Schritt entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Gemäß 1 umfaßt ein koplanarer Schalt-/Übertragungsleitungswellenleiter (CPW (co-planar waveguide)) 10 eine Steuerspannungsleitung 18, welche unterhalb einer Brücke 16e in Richtung quer zu einer Erdleitung 12a entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung geführt ist. Die Erdleitung 12a umfaßt zwei Abschnitte bzw. Streifen, die durch einen Spalt 22 voneinander getrennt sind. Erdleitungen 12a, 12b und 12c können in einer ersten leitfähigen Schicht gebildet sein. Die Signalleitung 16 kann in einer separaten zweiten leitfähigen Schicht gebildet sein. Die Steuerspannungsleitung 18 kann ebenfalls in der ersten leitfähigen Schicht angeordnet sein.
  • Die Breite des CPW 10 skaliert im allgemeinen mit der Breite der Signalleitung 16. Die Breite der Signalleitung 16 kann reduziert werden, indem sowohl die erste als auch die zweite leitfähige Schicht verwendet wird, um die notwendige Leitfähigkeit bereitzustellen. Gemäß einem Ausführungsbeispiel können daher die Erdleitungen 12 unter Verwendung einer dünnen Bodenmetallschicht gebildet sein.
  • Die Breite ”W” der Brücke 16e kann ausreichend klein sein, daß eine Opferschicht (sacrificial layer), die in 1 nicht gezeigt, unterhalb der Brücke 16e während eines Freigabeschrittes entfernt werden kann. In einem Ausführungsbeispiel ist die Spannweite der Brücke 16e geringer als ungefähr 5 mal die Dicke der zweiten oberen leitfähigen Schicht, so daß die Brücke 16e ausreichend steif ist, um nicht unter der Spannung zwischen den zwei leitfähigen Schichten zu kollabieren.
  • Die leitfähige Brücke 16e in einer zweiten leitfähigen Schicht kann demnach verwendet werden, um das Paar von voneinander getrennten leitfähigen Streifen 12a in der ersten leitfähigen Schicht miteinander zu verbinden. Der Spalt 22 zwischen dem ersten und zweiten Streifen 12a kann durch die Brücke 16e überbrückt werden, während der erste und zweite Streifen 12a und die Brücke 16e selbst gegenüber einem anderen Leiter 18 isoliert sind, der sich durch den Spalt 22 zwischen dem ersten und zweiten Streifen 12a erstreckt.
  • 2 zeigt einen Multiplexer 10a, welcher Erdleitungen 12, Signalleitungen 16f und 16g sowie Signalleitungen 16a bis 16g entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung aufweist. Die Brücke 20a überbrückt die Erdleitungen 12c, die Brücke 26 überbrückt die Elemente 16f und 16g, und die Brücke 20 überbrückt die Erdleitungen 12a. Daher verläuft die Steuerspannungsleitung 18a über die Strecke der drei separaten Erdleitungen 12a, 12b und 12c bis zur Erdleitung 12d.
  • Gemäß 3 können nach einem weiteren Ausführungsbeispiel der vorliegenden Erfindung können Steuerleitungen 18b und 18c quer zu den Erdleitungen 12a, 12b und 12c angeordnet sein. Die Steuerspannungsleitung 18b verläuft unterhalb einer Brücke 34, und die Steuerspannungsleitung 18c verläuft unterhalb einer Brücke 35. Die Signalleitungen 32 und 36 sind über die Brücke 34 miteinander verbunden. Die Signalleitungen 36 und 38 sind über die Brücke 35 verbunden. Um die Brückenspanne bzw. Länge von jeder Brücke 34 und 35 relativ gering zu halten, können mehrere Brücken in einigen Ausführungsbeispielen benötigt werden. In diesem Fall stellt der dazwischenliegende Signalleitungsabschnitt 36 eine Insel bereit, so daß die Längen der Brücken 34 und 35 auf das gewünschte Maß begrenzt sind.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung kann eine Brücke, wie etwa die Brücke 16e, 16c, 20, 26, 20a, 16c, 34 oder 35, durch Ausbilden einer dielektrischen Schicht 42 auf einem Halbleitersubstrat 40 gebildet werden. Beispielsweise besteht die dielektrische Schicht aus Siliziumdioxid oder Siliziumnitrid.
  • Wie es in 5 gezeigt ist, wird sodann eine erste oder untere leitfähige Schicht 12 auf der dielektrischen Schicht 42 abgeschieden und strukturiert. Der Strukturierungsschritt der Schicht 12 bildet eine mittlere Insel 46 und die Spalten 44. Die untere leitfähige Schicht 12 kann gemäß einem Ausführungsbeispiel aus Titan, Nickel oder Gold zusammengesetzt sein.
  • Gemäß 6 kann die Struktur sodann mit einer Opferschicht (scrificial layer) 48 bedeckt werden. Die Opferschicht 48 kann abgeschieden oder in einigen Ausführungsbeispielen aufgeschleudert werden. In einem Ausführungsbeispiel kann die Opferschicht 48 aus polymeren Materialien gebildet sein, wie etwa Polymid, einem Resistmaterial oder Fließglas, welche aufschmelzen, schrumpfen, schmelzen oder bei erhöhten Temperaturen verdampfen.
  • Gemäß 7 werden sodann nach Lithographie- und Ätzvorgängen Verankerungslöcher 50 in der Opferschicht 48 gebildet.
  • Dann kann eine Keimschicht 52 zum Erleichterung der Metallisierung auf der in 7 gezeigten Struktur beschichtet werden, um die in 8 gezeigte Struktur zu erhalten. Gemäß einem Ausführungsbeispiel wird ein dickes Resist 54 aufgetragen und zur Form für eine Metallisierung strukturiert, wie es in 9 gezeigt ist. Als nächstes wird eine Brücke 16 durch Metallisierung gebildet, wobei die Keimschicht 52 verwendet wird, um das Anhaften der Brücke 16 zu erleichtern, und wobei das Resist 54 als Form zum Definieren der Brücke 16 verwendet wird. In einem Ausführungsbeispiel der vorliegenden Erfindung besteht die zweite oder obere leitfähige Schicht, welche die Brücke 16 bildet, aus Gold.
  • Nach der Bildung der Brücke 16 kann das Resist 54 entfernt werden. Die Keimschicht 52 kann sodann weggeätzt werden und das Material 48 wird entfernt, wodurch ein Hohlraum 58 unterhalb der Brücke 16 gebildet wird. Gemäß einem Ausführungsbei spiel wird die Opferschicht 48 durch eine Wärmebehandlung entfernt.
  • In einem anderen Ausführungsbeispiel der vorliegenden Erfindung wird nach der Bildung der Struktur gemäß 8 ein Ätzvorgang durchgeführt, um eine U-förmige Metallstruktur 52 zu bilden, wie sie in 12 gezeigt ist. Anstelle der Bildung einer Keimschicht durch Metallisierung kann in diesem Ausführungsbeispiel eine schwerere Metallschicht 52 gebildet werden. Sodann kann die Luftbrücke gebildet werden, indem das Material 48 entfernt wird, wodurch ein Hohlraum 60 gebildet wird.

Claims (13)

  1. Verfahren mit den Schritten: Abscheiden eines Isolators (42) auf einer Halbleiterstruktur (40); Bilden einer ersten leitfähigen Schicht (12) mit einem Paar leitfähiger Streifen (12a), die durch einen Spalt (22) getrennt sind, und einer Leitung (18), die sich durch den Spalt (22) zwischen den Streifen (12a) erstreckt; Bilden einer Opferschicht (48) auf dem Isolator (42) und über der Leitung (18); Bilden einer zweiten leitfähigen Schicht mit einer Brücke (16), die den ersten und zweiten Streifen (12a) in Isolation gegenüber der Leitung (18) verbindet; Bilden der Brücke (16) auf der Opferschicht (48) und Entfernen der Opferschicht (48) durch eine Wärmebehandlung.
  2. Verfahren nach Anspruch 1, bei welchem ein koplanarer Wellenleiter (10) gebildet wird.
  3. Verfahren nach Anspruch 1, bei welchem ein Multiplexer (10a) gebildet wird.
  4. Verfahren nach Anspruch 1, bei welchem die zweite leitfähige Schicht über der ersten leitfähigen Schicht gebildet wird.
  5. Verfahren nach Anspruch 1, bei welchem die Brücke (16) mit einer Spanne von weniger als fünfmal der Dicke der zweiten leitfähigen Schicht gebildet wird.
  6. Verfahren nach Anspruch 1, bei welchem ermöglicht wird, daß sich eine Steuerspannungsleitung (18a) durch eine Mehrzahl von Erdleitungen (12a, 12b, 12c) erstreckt, die in der ersten leitfähigen Schicht gebildet werden, indem Spalten für die Steuerspannungsleitung (18a) vorgesehen werden, um sich durch die Erdleitungen (12a, 12b, 12c) hindurch zu erstrecken.
  7. Verfahren nach Anspruch 6, bei welchem eine Mehrzahl von Brücken (20, 26, 20a) gebildet wird, um jede Erdleitung (12a, 12b, 12c) über jeden der Spalte hinweg zu verbinden.
  8. Verfahren nach Anspruch 1, bei welchem eine Keimschicht (52) auf der Opferschicht (48) gebildet wird.
  9. Verfahren nach Anspruch 8, bei welchem eine Formschicht (54) über der Keimschicht (52) gebildet wird, um die Form der Brücke (16e) festzulegen.
  10. Verfahren nach Anspruch 1, bei welchem die Opferschicht (48) ein Polymer ist.
  11. Integrierte Schaltung, hergestellt nach einem Verfahren der vorstehenden Ansprüche.
  12. Integrierte Schaltung nach Anspruch 11, bei der die Brücke (16) eine Spanne von weniger als fünfmal der Dicke der zweiten leitfähigen Schicht aufweist.
  13. Integrierte Schaltung nach Anspruch 11, bei der die Leitung (18) eine Steuerspannungsleitung (18a) ist, die sich vollständig durch eine Mehrzahl von Erdleitungen (12a, 12b, 12c) erstreckt, wobei jede der Erdleitungen (12a, 12b, 12c) einen Spalt entlang des Durchgangs der Steuerspannungsleitung (18a) aufweist, wobei die Struktur eine Mehrzahl von Brücken (20, 26, 20a) aufweist, die mit jeder der Erdleitungen (12a, 12b, 12c) über die Spalte hinweg oberhalb der Steuerspannungsleitung (18a) eine Verbindung herstellen.
DE10326555A 2002-06-19 2003-06-12 Verfahren zur Herstellung einer integrierten Schaltung sowie durch das Verfahren hergestellte integrierte Schaltung Expired - Fee Related DE10326555B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/174935 2002-06-19
US10/174,935 US6812810B2 (en) 2002-06-19 2002-06-19 Bridges for microelectromechanical structures

Publications (2)

Publication Number Publication Date
DE10326555A1 DE10326555A1 (de) 2004-01-22
DE10326555B4 true DE10326555B4 (de) 2009-09-24

Family

ID=27662625

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10326555A Expired - Fee Related DE10326555B4 (de) 2002-06-19 2003-06-12 Verfahren zur Herstellung einer integrierten Schaltung sowie durch das Verfahren hergestellte integrierte Schaltung

Country Status (12)

Country Link
US (1) US6812810B2 (de)
EP (1) EP1375417A3 (de)
JP (1) JP2004047993A (de)
KR (1) KR100492382B1 (de)
CN (1) CN1251960C (de)
AU (1) AU2003243482A1 (de)
DE (1) DE10326555B4 (de)
GB (2) GB2422720B (de)
HK (1) HK1060652A1 (de)
MY (1) MY134508A (de)
TW (1) TW574133B (de)
WO (1) WO2004000718A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812810B2 (en) * 2002-06-19 2004-11-02 Intel Corporation Bridges for microelectromechanical structures
JP4310633B2 (ja) * 2003-12-15 2009-08-12 日本電気株式会社 高周波スイッチ
US7321275B2 (en) * 2005-06-23 2008-01-22 Intel Corporation Ultra-low voltage capable zipper switch
US7602261B2 (en) * 2005-12-22 2009-10-13 Intel Corporation Micro-electromechanical system (MEMS) switch
US7554421B2 (en) * 2006-05-16 2009-06-30 Intel Corporation Micro-electromechanical system (MEMS) trampoline switch/varactor
US7605675B2 (en) * 2006-06-20 2009-10-20 Intel Corporation Electromechanical switch with partially rigidified electrode
US8946873B2 (en) * 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
KR20100061608A (ko) * 2008-11-29 2010-06-08 한국전자통신연구원 이종 접합 바이폴라 트랜지스터 및 그 형성 방법
JP5476854B2 (ja) * 2009-08-20 2014-04-23 沖電気工業株式会社 コプレーナ線路及びその製造方法
US10431866B2 (en) * 2017-09-15 2019-10-01 International Business Machines Corporation Microfabricated air bridges for planar microwave resonator circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670297A (en) * 1985-06-21 1987-06-02 Raytheon Company Evaporated thick metal and airbridge interconnects and method of manufacture
US5148260A (en) * 1989-09-07 1992-09-15 Kabushiki Kaisha Toshiba Semiconductor device having an improved air-bridge lead structure
US5408742A (en) * 1991-10-28 1995-04-25 Martin Marietta Corporation Process for making air bridges for integrated circuits
WO2003019657A2 (en) * 2001-08-29 2003-03-06 Koninklijke Philips Electronics N.V. Integrated circuit device with bump bridges and method for making the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539705A (en) 1968-05-31 1970-11-10 Westinghouse Electric Corp Microelectronic conductor configurations and method of making the same
US4739519A (en) * 1985-10-31 1988-04-19 Narda Western Operations Coplanar microwave balun, multiplexer and mixer assemblies
JPS6481343A (en) 1987-09-24 1989-03-27 Nec Corp Manufacture of integrated circuit
US4920323A (en) 1988-12-27 1990-04-24 Raytheon Company Miniature circulators for monolithic microwave integrated circuits
US5281769A (en) * 1990-11-05 1994-01-25 Nippon Telegraph And Telephone Corporation Dewall plating technique
US5194833A (en) * 1991-11-15 1993-03-16 Motorola, Inc. Airbridge compensated microwave conductors
US5521406A (en) 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
US5686743A (en) * 1996-07-10 1997-11-11 Trw Inc. Method of forming airbridged metallization for integrated circuit fabrication
TWI246633B (en) * 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
KR100262506B1 (ko) * 1998-03-04 2000-09-01 김규현 반도체 소자의 제조 방법
TWI226103B (en) * 2000-08-31 2005-01-01 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
US6692979B2 (en) * 2001-08-13 2004-02-17 Optoic Technology, Inc. Methods of fabricating optoelectronic IC modules
US6812810B2 (en) * 2002-06-19 2004-11-02 Intel Corporation Bridges for microelectromechanical structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670297A (en) * 1985-06-21 1987-06-02 Raytheon Company Evaporated thick metal and airbridge interconnects and method of manufacture
US5148260A (en) * 1989-09-07 1992-09-15 Kabushiki Kaisha Toshiba Semiconductor device having an improved air-bridge lead structure
US5408742A (en) * 1991-10-28 1995-04-25 Martin Marietta Corporation Process for making air bridges for integrated circuits
WO2003019657A2 (en) * 2001-08-29 2003-03-06 Koninklijke Philips Electronics N.V. Integrated circuit device with bump bridges and method for making the same

Also Published As

Publication number Publication date
US6812810B2 (en) 2004-11-02
GB2392011B (en) 2006-08-23
MY134508A (en) 2007-12-31
TW574133B (en) 2004-02-01
EP1375417A2 (de) 2004-01-02
AU2003243482A1 (en) 2004-01-06
WO2004000718A3 (en) 2004-07-15
GB0518966D0 (en) 2005-10-26
GB2422720A (en) 2006-08-02
GB2422720B (en) 2006-12-20
AU2003243482A8 (en) 2004-01-06
KR20040002553A (ko) 2004-01-07
DE10326555A1 (de) 2004-01-22
GB0314179D0 (en) 2003-07-23
KR100492382B1 (ko) 2005-05-30
EP1375417A3 (de) 2004-11-03
JP2004047993A (ja) 2004-02-12
TW200400917A (en) 2004-01-16
WO2004000718A2 (en) 2003-12-31
CN1472133A (zh) 2004-02-04
US20030234703A1 (en) 2003-12-25
HK1060652A1 (en) 2004-08-13
CN1251960C (zh) 2006-04-19
GB2392011A (en) 2004-02-18

Similar Documents

Publication Publication Date Title
DE19823069B4 (de) Halbleiterbauelement
DE112010006130B3 (de) Verfahren zum Erzeugen einer MEMS-Struktur
DE112010003252B4 (de) Rippen-Antisicherung mit verringerter Programmierspannung und Verfahren zu deren Herstellung
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE10063991B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE102008017967B4 (de) Resonanzfilter mit geringem Verlust
DE10349692B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben
DE102009044597B4 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE112012000850B4 (de) Verfahren zum Ausbilden eines randlosen Kontakts für Transistoren in einem Ersatzmetall-Gate-Prozess und derartige Halbleiter-Transistorstruktur
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE60130422T2 (de) Halbleiter mit SOI-Struktur und seine Herstellungsmethode
DE10393565T5 (de) Halbleiterelement mit einer U-förmigen Gate-Struktur
DE10326555B4 (de) Verfahren zur Herstellung einer integrierten Schaltung sowie durch das Verfahren hergestellte integrierte Schaltung
DE102009025413A1 (de) Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren
DE102014100564A1 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE10119411B4 (de) Selbstausrichtender Double-Gate-Mosfet mit separaten Gates und ein Verfahren zu dessen Herstellung
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE2922016A1 (de) Vlsi-schaltungen
DE102020124067A1 (de) Grabenbasierte optische komponenten für photonikchips
DE102019203224A1 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE102004022177B4 (de) Verfahren zur Herstellung eines Koplanarleitungssystem auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement zur Übertragung von elektromagnetischen Wellen
DE102016226280A1 (de) Vorrichtungsschichtübertragung mit einem erhaltenen handhabungs-waferabschnitt
DE102019204020B4 (de) Verbindungsstruktur und Verfahren zu deren Herstellung
DE102004022178B4 (de) Verfahren zur Herstellung einer Leiterbahn auf einem Substrat und Bauelement mit einer derart hergestellten Leiterbahn
DE19732250A1 (de) Verfahren zur Herstellung metallischer Mikrostrukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee