DE10303643B3 - Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen - Google Patents

Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen Download PDF

Info

Publication number
DE10303643B3
DE10303643B3 DE2003103643 DE10303643A DE10303643B3 DE 10303643 B3 DE10303643 B3 DE 10303643B3 DE 2003103643 DE2003103643 DE 2003103643 DE 10303643 A DE10303643 A DE 10303643A DE 10303643 B3 DE10303643 B3 DE 10303643B3
Authority
DE
Germany
Prior art keywords
substrate
layer
metal
metal filling
active semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2003103643
Other languages
English (en)
Inventor
Steffen Richter
Wolfgang Göttlich
Dirk Dr. Nuernbergk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE2003103643 priority Critical patent/DE10303643B3/de
Priority to PCT/DE2004/000146 priority patent/WO2004068574A1/de
Priority to EP04706605A priority patent/EP1595285A1/de
Priority to DE112004000646T priority patent/DE112004000646D2/de
Priority to US10/543,896 priority patent/US7485926B2/en
Application granted granted Critical
Publication of DE10303643B3 publication Critical patent/DE10303643B3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts

Abstract

Es wird ein Verfahren zur Herstellung von elektrischen Verbindungen von aktiven Halbleiterstrukturen in der einkristallinen Siliziumschicht auf der Vorderseite von Silicon-on-Insulator-Halbleiterscheiben (SOI-Strukturen) mit dem rückseitigen Substrat bzw. mit in diesem befindlichen Bauelementestrukturen angegeben. Die elektrischen Verbindungen gehen durch die Isolatorschicht hindurch.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von elektrischen Verbindungen zwischen Bauelementstrukturen in der aktiven Halbleiterschicht von SOI(Silicon-on-Insulator)-Halbleiterscheiben und dem Halbleitersubstrat, die durch die Isolatorschicht führen, wobei von einem durch die Oxidschicht hindurchgehenden Metallkontakt mehrere voneinander getrennte Leitungen in die Schaltungsteile der aktiven oberen Halbleiterschicht laufen.
  • Eine SOI-Struktur besteht aus einer dünnen Halbleiterschicht, welche sich auf einer dünnen Oxidschicht befindet. Die Oxidschicht wird üblicherweise als vergrabenes Oxid (buried oxide: BOX) erzeugt und liegt wiederum auf einer Halbleiterschicht, im allgemeinen einer Siliziumschicht, nämlich dem Siliziumsubstrat, welches gewöhnlich eine Dicke von 300 – 800μm hat. Dieses Substrat diente anfänglich nur zur Handhabung der Struktur. Die hauptsächlichen Bauelementefunktionen werden wie in gewöhnlichen CMOS-Prozessen auf homogenen Siliziumscheiben in der oberflächennahen Halbleiterschicht realisiert.
  • Ein wesentlicher Unterschied zu den Standard-CMOS-Prozessen besteht darin, daß die Bauelemente durch Ätzungen von Gräben, die bis zur Isolationsschicht reichen, dielektrisch voneinander getrennt sind. Hierdurch wird die gegenseitige elektrische Beeinflussung der Bauelemente stark verringert. Diese dielektrische Isolation macht die SOI-Technologie auch für Hochvoltanwendungen geeignet.
  • Einerseits bringt es Vorteile mit sich, wenn bestimmte Bauelemente nicht über das Substrat miteinander gekoppelt sind. Es entfallen dadurch bestimmte unerwünschte Substrateffekte, wie z.B. Latch-Up, signifikante Sperrströme bei erhöhten Temperaturen, erhöhte parasitäre Kapazitäten an den Source/Bulk- bzw. Drain/Bulk-pn-Übergängen. Andererseits bringt es Vorteile mit sich, wenn eine Substratverbindung besteht, z.B. auch um bestimmte im Substrat erzeugte Strukturen mit in die Schaltung einschließen zu können. Auf diese Weise sind auch Bauelemente anderer, nicht der SOI-Technologie entsprechender Verfahrensweisen integrierbar.
  • Einfache elektrische Verbindungen zwischen der aktiven Halbleiterscheibe und dem Hableitersubstrat bei SOI-Scheiben, die durch die vergrabene Oxidschicht hindurchgehen, sind bekannt. z.B. aus den Patentschriften US 61 53 912 und WO 01/99 180 A2. Bei letzterer befindet sich am Grund des Kontaktlochs, welches auf dem Substrat endet, eine dünne Oxidschicht zur Einstellung des elektrischen Widerstandes. Geläufig sind auch zur Oberseite der aktiven Schicht geführte elektrische Verbindungen, die im Substrat definiert erzeugte Dotierungsgebiete anschließen, wie das z.B. in den Schriften US 53 14 841 , US 63 00 666 B1 , WO 02/07 3667, GB 23 46 260 A offengelegt ist.
  • Wenn es nun so ist, daß es für bestimmte gegeneinander elektrisch isolierte Gebiete der aktiven Halbeiterschicht vorteilhaft ist, mit dem Substrat verbunden zu werden, für andere jedoch wieder nachteilig, was insbesondere bei der Integration von höhersperrenden Bauelementen mit peripheren Schaltkreisen der Fall ist, dann ist es vorteilhaft, mehrere voneinander isolierte Metallbahnen mit einem Durchbruch durch die Oxidschicht zum Substrat, bzw. zu bestimmten spezifisch dotierten Gebieten im Substrat zu führen.
  • Aufgabe der Erfindung ist es, eine Lösung zur Führung einer Mehrzahl von gegeneinander isolierten elektrischen Verbindungen anzugeben, die durch einen Kontaktdurchbruch durch die Oxidschicht vom Substrat zur Oberseite der aktiven Schicht einer SOI-Scheibe gehen.
  • Zweck der Erfindung ist es, die Technologie der Herstellung von Schaltkreisen, insbesondere unter Integration von höhersperrenden Bauelementen basierend auf einer SOI-Halbleiterscheiben-Technologie zu verbessern und die Ingrationsmöglichkeiten zu erweitern.
  • Die erfindungsgemäße Lösung ist im kennzeichnenden Teil des Anspruchs 1 dargestellt. Weitere Ausgestaltungen der Erfindung sind in den Nebenansprüchen und Unteransprüchen enthalten.
  • Zur näheren Erläuterung der Erfindung dient Fig. 1, sie zeigt schematisch die Kontaktierung des Substrats über einen Kontaktstapel. Die Durchführung stellt den einfachsten Fall eine Mehrfachverbindung mit dem Substrat dar. Unterschiedliche Bauelementegruppen auf der Oberseite können separat mit dem Substrat verbunden werden. Es liegt im Rahmen der Erfindung, daß gegeneinander isolierte elektrische Mehrfachverbindungen, die durch einen Kontaktdurchbruch in der Oxidschicht geführt werden, auch zum Anschluß unterschiedlicher Dotierungsgebiete, bis hin zu kompletten Bauelementen und Schaltungen im Substrat angewendet werden können.
  • An den Schnittstellen zwischen dem Metall der Durchführung durch die Oxidschicht und im einfachsten Fall dem Substrat, besteht die Möglichkeit einen bestimmten ohmschen Kontakt oder einen Schottky-Kontakt auszubilden.

Claims (5)

  1. Verfahren zur Herstellung elektrischer Substratkontakte von Silicon-on-Insulator (SOI)-Halbleiterscheiben mit einem einkristallinen Substrat, einer vergrabenen Oxidschicht und einer aktiven Halbleiterschicht, in deren aktiver Halbleiterschicht oberhalb der vergrabenen Oxidschicht mehrere durch eine Isolatorschicht gegeneinander isolierte Gebiete mit Bauelementen vorgesehen sind, bei denen in die Isolatorschicht in von der aktiven Halbleiterschicht freien Bereichen Durchbrechungen eingebracht sind, welche bis zum einkristallinen Substrat reichen, die mit einem Metall gefüllt werden, wodurch eine Metallfüllung entsteht, und auf der Isolatorschicht eine Passivierungsschicht mit einer Öffnung über dem Bereich der Metallfüllung erzeugt wird, und darüber eine die Metallfüllung überdeckende Metallisierungsschicht gelegt wird, und damit ein elektrischer Kontakt vom einkristallinen Substrat zu den Bauelementen in der aktiven Halbleiterschicht hergestellt wird, dadurch gekennzeichnet, dass mehrere Schichtenfolgen als Stapel aufgebracht werden, derart, dass zuerst eine Passivierungsschicht mit einer Öffnung über dem Bereich der Metallfüllung erzeugt wird, darüber eine die Metallfüllung überdeckende Metallisierungsschicht gelegt wird, wodurch die entsprechende Stelle des Substrats mit mehreren unterschiedlichen Schaltungspunkten der in der aktiven Halbleiterschicht liegenden Bauelemente elektrisch verbunden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die verschiedenen Passivierungs- und Metallschichten jeweils als Bestandteil der technologischen Schrittfolge bei der Herstellung der Metallisierungsebenen einer integrierten Schaltung mit erzeugt werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Passivierungsschicht eine Siliziumnitridschicht ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Bedingungen an der Grenze Metall/Substrat so eingestellt werden, dass sich ein ohmscher Kontakt zum Substrat ausbildet.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Bedingungen an der Grenze Metall/Substrat so eingestellt werden, dass sich ein Schottky-Kontakt zum Substrat ausbildet.
DE2003103643 2003-01-30 2003-01-30 Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen Expired - Lifetime DE10303643B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2003103643 DE10303643B3 (de) 2003-01-30 2003-01-30 Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
PCT/DE2004/000146 WO2004068574A1 (de) 2003-01-30 2004-01-30 Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
EP04706605A EP1595285A1 (de) 2003-01-30 2004-01-30 Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
DE112004000646T DE112004000646D2 (de) 2003-01-30 2004-01-30 SOI Kontaktstruktur(en) und zugehöriges Herstellungsverfahren
US10/543,896 US7485926B2 (en) 2003-01-30 2004-01-30 SOI contact structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003103643 DE10303643B3 (de) 2003-01-30 2003-01-30 Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen

Publications (1)

Publication Number Publication Date
DE10303643B3 true DE10303643B3 (de) 2004-09-09

Family

ID=32841585

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2003103643 Expired - Lifetime DE10303643B3 (de) 2003-01-30 2003-01-30 Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
DE112004000646T Withdrawn - After Issue DE112004000646D2 (de) 2003-01-30 2004-01-30 SOI Kontaktstruktur(en) und zugehöriges Herstellungsverfahren

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112004000646T Withdrawn - After Issue DE112004000646D2 (de) 2003-01-30 2004-01-30 SOI Kontaktstruktur(en) und zugehöriges Herstellungsverfahren

Country Status (1)

Country Link
DE (2) DE10303643B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046624B3 (de) * 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
DE102008034789B4 (de) * 2007-07-25 2010-02-04 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314841A (en) * 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE4433846C2 (de) * 1994-09-22 1999-06-02 Fraunhofer Ges Forschung Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE19904571C1 (de) * 1999-02-04 2000-04-20 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind
GB2346260A (en) * 1999-01-28 2000-08-02 Ibm Forming trench contacts to substrates in SOI devices
DE4229628C2 (de) * 1991-09-10 2000-08-17 Mitsubishi Electric Corp Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
US6153912A (en) * 1999-10-25 2000-11-28 Advanced Micro Devices, Inc. SOI with conductive metal substrate used as VSS connection
US6188122B1 (en) * 1999-01-14 2001-02-13 International Business Machines Corporation Buried capacitor for silicon-on-insulator structure
DE10047963A1 (de) * 1999-09-28 2001-03-29 Sony Corp Dünnfilm-Bauteil und Verfahren zu dessen Herstellung
US6300666B1 (en) * 1998-09-30 2001-10-09 Honeywell Inc. Method for forming a frontside contact to the silicon substrate of a SOI wafer in the presence of planarized contact dielectrics
WO2001099180A2 (en) * 2000-06-16 2001-12-27 Advanced Micro Devices, Inc. Novel frontside contact to substrate of soi device
US6429477B1 (en) * 2000-10-31 2002-08-06 International Business Machines Corporation Shared body and diffusion contact structure and method for fabricating same
WO2002073667A2 (en) * 2001-03-14 2002-09-19 Honeywell International Inc. Formation of a frontside contact on silicon-on-insulator substrate

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4229628C2 (de) * 1991-09-10 2000-08-17 Mitsubishi Electric Corp Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
US5314841A (en) * 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE4433846C2 (de) * 1994-09-22 1999-06-02 Fraunhofer Ges Forschung Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
US6300666B1 (en) * 1998-09-30 2001-10-09 Honeywell Inc. Method for forming a frontside contact to the silicon substrate of a SOI wafer in the presence of planarized contact dielectrics
US6188122B1 (en) * 1999-01-14 2001-02-13 International Business Machines Corporation Buried capacitor for silicon-on-insulator structure
GB2346260A (en) * 1999-01-28 2000-08-02 Ibm Forming trench contacts to substrates in SOI devices
DE19904571C1 (de) * 1999-02-04 2000-04-20 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind
DE10047963A1 (de) * 1999-09-28 2001-03-29 Sony Corp Dünnfilm-Bauteil und Verfahren zu dessen Herstellung
US6153912A (en) * 1999-10-25 2000-11-28 Advanced Micro Devices, Inc. SOI with conductive metal substrate used as VSS connection
WO2001099180A2 (en) * 2000-06-16 2001-12-27 Advanced Micro Devices, Inc. Novel frontside contact to substrate of soi device
US6429477B1 (en) * 2000-10-31 2002-08-06 International Business Machines Corporation Shared body and diffusion contact structure and method for fabricating same
WO2002073667A2 (en) * 2001-03-14 2002-09-19 Honeywell International Inc. Formation of a frontside contact on silicon-on-insulator substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046624B3 (de) * 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
DE102008034789B4 (de) * 2007-07-25 2010-02-04 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
US7982281B2 (en) 2007-07-25 2011-07-19 Infineon Technologies Ag Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device

Also Published As

Publication number Publication date
DE112004000646D2 (de) 2006-02-02

Similar Documents

Publication Publication Date Title
DE112019003640B4 (de) Thermische Extraktion von integrierten Einzellagen-Transfer-Schaltungen
US8212311B2 (en) Semiconductor device having increased gate length implemented by surround gate transistor arrangements
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
KR101789063B1 (ko) 칼럼 iii-v 소자 분리 영역들을 갖는 반도체 구조
CN101556956B (zh) 集成有感应晶体管的分立功率金属氧化物半导体场效应晶体管
KR101247696B1 (ko) 고전압 레지스터
US11031327B2 (en) Through vias and methods of formation thereof
CN103681673B (zh) 半导体器件和半导体器件制造方法
EP1770786A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE1514818B2 (de)
US9111849B2 (en) High voltage resistor with biased-well
DE19811604B4 (de) Halbleitervorrichtung
DE19857059A1 (de) SOI-Bauteil und Verfahren zu seiner Herstellung
DE102011056937A1 (de) Die-Gehäuse
DE102013108614A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE10300577B4 (de) Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
DE4314906A1 (de) Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte
DE102014211904B4 (de) Halbleitervorrichtung
DE2432544A1 (de) Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung
DE10303643B3 (de) Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
CN102468336A (zh) 半导体器件
TW201730971A (zh) 高壓半導體裝置及其製造方法
DE102006038874A1 (de) Halbleitervorrichtung mit gemeinsamen Bezugspotential über Deep-Trench-Isolation
DE10343132B4 (de) Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R071 Expiry of right