DE10239843B4 - Verfahren zur Ausbildung eines Kontaktes - Google Patents

Verfahren zur Ausbildung eines Kontaktes Download PDF

Info

Publication number
DE10239843B4
DE10239843B4 DE10239843A DE10239843A DE10239843B4 DE 10239843 B4 DE10239843 B4 DE 10239843B4 DE 10239843 A DE10239843 A DE 10239843A DE 10239843 A DE10239843 A DE 10239843A DE 10239843 B4 DE10239843 B4 DE 10239843B4
Authority
DE
Germany
Prior art keywords
layer
dielectric material
opening
photoresist
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10239843A
Other languages
English (en)
Other versions
DE10239843A1 (de
Inventor
Chun-Che Chen
Fang-Yu Yeh
Han-Chih Lin
Chin-Shen Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32714748&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE10239843(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10239843A priority Critical patent/DE10239843B4/de
Priority to US10/237,799 priority patent/US6559044B1/en
Publication of DE10239843A1 publication Critical patent/DE10239843A1/de
Application granted granted Critical
Publication of DE10239843B4 publication Critical patent/DE10239843B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Ausbildung eines Kontakts, umfassend:
Vorsehen mindestens zweier Transistoren auf einem Substrat, wobei jeder der Transistoren eine auf einem Gate-Oxid vorgesehene Gate-Elektrode, ein auf der Gate-Elektrode ausgebildetes Silicid, eine auf dem Silicid ausgebildete Kappe und ein Paar von im Substrat ausgebildeten, in Abstand befindlichen Diffusionsbereichen umfasst;
Abscheiden einer ersten Schicht aus einem dielektrischen Material auf dem Substrat und den Transistoren;
Vorsehen eines ersten Fotoresists auf der ersten Schicht des dielektrischen Materials;
Definieren und Strukturieren des ersten Fotoresists;
Ätzen der ersten Schicht des dielektrischen Materials und der Kappe, welche nicht durch das erste Fotoresist maskiert sind, um eine erste Öffnung auszubilden, wobei die erste Öffnung das Silicid eines ersten Transistors freilegt;
Entfernen des ersten Fotoresists;
Abscheiden einer zweiten Schicht aus dielektrischem Material auf der ersten Schicht aus dielektrischem Material und in der ersten Öffnung;
Ausbilden einer zweiten Öffnung und einer dritten...

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft generell ein Verfarhen zur Herstellung einer Halbleitervorrichtung und dabei ein Verfahren zur Ausbildung von Kontakten.
  • Hintergrund
  • Ein Halbleiterherstellprozess umfasst im Allgemeinen eine Vielzahl von Bearbeitungsschritten, bei welchen bestimmte Bereiche eines Halbleitersubstrats maskiert werden, während andere Bereiche Bearbeitungsbedingungenausgesetzt werden, wie etwa einem Ätzen und einer Abscheidung. Die Bemühungen der Halbleiterindustrie konzentrierten sich lange Zeit auf eine Verringerung der Anzahl von Bearbeitungsschritten in einem gegebenen Herstellprozess unter Beibehaltung bzw. Verbesserung der Ausbeute und Qualität der Produkte.
  • Bei einem herkömmlichen CMOS-Prozess werden eine Vielzahl von Transistoren oder Speicherzellen auf dem Halbleitersubstrat ausgebildet. Eine oder mehr Metallschichten werden auf den Transistoren ausgebildet und gegen diese elektrisch isoliert. Kontakte bzw. Kontaktlöcher dienen zum elektrischen Verbinden bestimmter aktiver Bereiche der Transistoren, ausgebildet auf dem Halbleitersubstrat, mit einer der Metallschichten. Beispielsweise sind bei einer DRAM-Vorrichtung (DRAM: Dynamischer Schreiblesespeicher) eine Bitleitung (welche ein im Substrat ausgebildeter Diffusionsbereich sein kann) und ein Speicherknoten (bzw. ein Gate) durch Selbstausrichtungskontaktprozesse mit aktiven Bereichen eines Halbleitersubstrats verbunden. Separate fotolithographische Bearbeitungsschritte werden verwendet sowohl zum Ausbilden von Kontaktöffnungen als auch zum Freilegen der Bereiche der Transistoren. So offenbart DE 100 54 109 A1 ein Verfahren zur Bildung eines Substratkontakts in einem Feldeffekt-Transistor, bei dem der Substratkontakt in zwei Schritten gebildet wird, um die Notwendigkeit des Ätzens eines Kontaktlochs mit einem großen Aspektverhältnis durch einen Schichtstapel unterschiedlicher Materialien in einem einzelnen Schritt zu verhindern.
  • Aufgabe der Erfindung ist es die Anzahl der mit einem Ausbilden eines integrierten Schaltkreises einhergehenden erforderlichen Bearbeitungsschritte zu verringern.
  • Dabei ist ferner erwünscht, derzeitige Halbleiterbearbeitungstechniken zu verbessern.
  • Zusammenfassung der Erfindung
  • Erfindungsgemäß ist ein Verfahren zur Ausbildung eines Kontakts vorgesehen, welches ein Vorsehen mindestens zweier Transistoren auf einem Substrat umfasst, wobei jeder der Transistoren eine auf einem Gate-Oxid vorgesehene Gate-Elektrode, ein auf der Gate-Elektrode ausgebildetes Silicid, eine auf dem Silicid ausgebildete Kappe und ein Paar von im Substrat ausgebildeten, in Abstand befindlichen Diffusionsbereichen umfasst. Das Verfahren umfasst ferner ein Abscheiden einer ersten Schicht aus einem dielektrischen Material auf dem Substrat und den Transistoren, ein Vorsehen eines ersten Fotoresists auf der ersten Schicht des dielektrischen Materials, ein Definieren und Strukturieren des ersten Fotoresists, ein Ätzen der ersten Schicht des dielektrischen Materials und der Kappe, welche nicht durch das erste Fotoresist maskiert sind, um eine erste Öffnung auszubilden, wobei die erste Öffnung das Silicid eines ersten Transistors freilegt, ein Entfernen des ersten Fotoresists, ein Abscheiden einer zweiten Schicht aus dielektrischem Material auf der ersten Schicht aus dielektrischem Material und in der ersten Öffnung, und ein Ausbilden einer zweiten Öffnung und einer dritten Öffnung, wobei die zweite Öffnung in Ausrichtung mit der ersten Öffnung ist und das erste Silicid des ersten Transistors freilegt und die dritte Öffnung einen des Paars von in Abstand befindlichen Diffusionsbereichen eines zweiten Transistors freilegt.
  • Ferner umfasst das erfindungsgemäße Verfahren vorzugsweise vor dem Ausbilden einer zweiten Öffnung in der zweiten Schicht aus dielektrischem Material ein Vorsehen einer Maske auf der zweiten Schicht aus dielektrischem Material, ein Vorsehen eines zweiten Fotoresist auf der Maske, und ein Definieren und Strukturieren des zweiten Fotoresist.
  • Die beiliegende Zeichnung, welche zu dieser Beschreibung gehört und Bestandteil davon ist, zeigt ein Ausführungsbeispiel der Erfindung und dient zusammen mit der Beschreibung zum Erläutern des Grundgedankens der Erfindung.
  • Kurze Beschreibung der Zeichnung
  • 1A bis 1D sind Querschnittsansichten der Herstellschritte bei einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Beschreibung der Ausführungsbeispiele
  • Nachfolgend erfolgt eine genaue Bezugnahme auf die vorliegenden Ausführungsbeispiele der Erfindung, wobei ein Beispiel davon in der beiliegenden Zeichnung dargestellt ist. Soweit möglich, werden gleiche Bezugszeichen in der gesamten Zeichnung verwendet zur Bezeichnung gleicher oder ähnlicher Abschnitte.
  • 1A bis 1D sind Querschnittsansichten, welche die Herstellschritte bei einem Ausführungsbeispiel der vorliegenden Erfindung darstellen. Bezugnehmend auf 1A, werden herkömmliche Halbleiterherstellschritte ausgeführt zum Definieren eines Substrats 10 und Ausbilden von Transistoren 12 auf dem Substrat 10. Ein Gate-Oxid 14 wird auf dem Substrat 10 gezogen bzw. abgeschieden, und eine Gate-Elektrode 16 wird auf dem Gate-Oxid 14 abgeschieden. Ein Silicid 18 wird auf der Gate-Elektrode 16 ausgebildet. Eine Kappe 20-2 wird auf dem Silicid 18 ausgebildet und Abstandshalter 20-1 werden angrenzend an die Vertikalseitenwände der Gate-Elektrode 16 ausgebildet. Außerdem umfasst jeder der Transistoren 12 Diffusionsbereiche, welche die Source- und Drain-Bereiche, ausgebildet im Substrat 10, sein können. Genauer umfasst eine aktive Vorrichtung 12-1 Diffusionsbereiche 22-1 und 22-3, und eine aktive Vorrichtung 12-2 umfasst Diffusionsbereiche 22-1 und 22-2. Die Transistoren 12-1 und 12-2 nutzen gemeinsam den Diffusionsbereich 22-1, welcher ein Source- oder Drain-Bereich oder eine Bitleitung sein kann. Eine Flachgrabenisolation bzw. Shallowtrenchisolation ("STI") 24 wird im Substrat 10 ausgebildet, um die Transistoren elektrisch zu isolieren.
  • Das Gate-Oxid 14 isoliert die Gate-Elektrode 16 elektrisch gegen das Substrat 10. Das Silicid 18 dient zum Liefern einer elektrischen Verbindung mit einem (noch nicht ausgebildeten) Kontakt zu einer Gate-Elektrode 16. Bei einem Ausführungsbeispiel ist die Gate-Elektrode 16 ein Polysiliziummaterial, und das Silicid 18 ist ein Wolframsilicid. Die Abstandshalter 20-1 und die Kappe 20-2 können aus Siliziumnitrid oder Siliziumoxynitrid bestehen.
  • Wie aus 1B ersichtlich, wird eine erste Schicht aus dielektrischem Material 26 abgeschieden auf das Substrat 10 und die Transistoren 12. Bei einem Ausführungsbeispiel ist die erste Schicht aus dielektrischem Material 26 ein Zwischenschichtdielektrikum ("ILD": inter-layer dielectric) und kann bestehen aus einem Bor-Phosphorsilikatglas- ("BPSG"-), einem Tetraethylorthosilicat- ("TEOS"-) und einem hochdichtem Plasma-Dielektrikum. Die erste Schicht aus dielektrischem Material 26 kann geebnet werden durch chemisch-mechanisches Polieren ("CMP": chemical-mechanical polishing) und legt vorzugsweise die Kappe 20-2 frei. Ein erstes Fotoresist 28 wird über der ersten Schicht aus dielektrischem Material 26 vorgesehen. Eine erste (nicht dargestellte) Maske mit Strukturen von Kontakten wird vorgesehen auf dem ersten Fotoresist 28, um das erste Fotoresist 28 zu definieren und zu strukturieren.
  • Wie aus 1C ersichtlich, wird ein Ätzschritt ausgeführt, um eine Vertikalöffnung 30 auszubilden, wobei der erste Fotoresist 28 als Maske dient. Entweder ein Nassätzen, wie etwa unter Verwendung von H3PO4 als Ätzmittel, oder ein Trockenätzen, wie etwa unter Verwendung eines Stickstoffplas mas als Ätzmittel, können verwendet werden zum Ausbilden einer Vertikalöffnung 30. Bei einem Ausführungsbeispiel ist die Selektivität des Ätzmittels ausreichend, um unmaskierte Bereiche des Fotoresists 28, der ersten Schicht aus dielektrischem Material 26 und der Kappe 20-2 zu entfernen, um eine Vertikalöffnung 30 auf der aktiven Vorrichtung 12-1 auszubilden und somit das Silicid 18 freizulegen.
  • Bei einem Ausführungsbeispiel beträgt die Ätzselektivität zwischen Siliziumnitriden und Siliziumoxiden etwa 10 zu 40, um das Silicid 18 freizulegen. Die Vertikalöffnung 30 erstreckt sich bis zum Silicid 18 und wird zu einem Kontakt, welcher eine (nicht dargestellte) Metallschicht mit der Gate-Elektrode 16 über das Silicid 18 verbindet. Der erste Fotoresist 28 wird entfernt, und ein Nachätzsäuberungsschritt kann durchgeführt werden.
  • Wie aus 1C ersichtlich, wird eine zweite Schicht aus dielektrischem Material 32 abgeschieden auf der ersten Schicht aus dielektrischem Material 26 und in der Vertikalöffnung 30. Bei einem Ausführungsbeispiel kann die zweite Schicht aus dielektrischem Material 32 bestehen aus einem BPSG-, TEOS- und einem hochdichten Plasma-Dielektrikum. Ein Schritt eines schnellen thermischen Glühens ("RTA": rapid thermal annealing) folgt auf ein Aufschmelzen bzw. „reflow" der zweiten Schicht aus dielektrischem Material 32, um eine im Wesentlichen ebene Fläche zu erhalten. Bei einem Ausführungsbeispiel wird das RTA ausgeführt bei einer Temperatur von etwa 900 bis 1000°C, vorzugsweise bei einer Temperatur von etwa 950 bis 970°C.
  • Eine Hartmaske 34 wird dann vorgesehen auf der zweiten Schicht aus dielektrischem Material 32. Das Material der Hartmaske 34 sollte genügend ätzselektiv gegenüber Siliziumoxiden sein, so dass anschließende Ätzschritte durchgeführt werden können. So kann die Hartmaske 34 bestehen aus Siliziumnitrid, Siliziumoxynitrid oder Polysilizium. Das Verfahren der vorliegenden Erfindung kann optional eine Schicht eines Antireflexbelags ("ARC"; nicht dargestellt) auf der Hartmaske 34 vorsehen. Es ist bekannt, dass ein Verwenden einer ARC-Schicht ein Reflexionsauszackung und eine kritische Maßänderung, bewirkt durch eine Reflexion von Licht während fotolithographischer Prozesse, minimieren kann. Das ARC-Material ist in der Lage, eine unbeabsichtigte Lichtreflexion von einer reflektierenden Schicht unterhalb eines Fotoresists zu unterdrücken. Beim Ausführungsbeispiel, bei welchem eine Hartmaske 34 Siliziumoxynitrid umfasst, wird die ARC-Schicht nicht benötigt, da Siliziumoxynitrid in ähnlicher Weise eine unerwünschte Lichtreflexion während fotolithographischer Prozesse minimieren kann. Außerdem kann die Hartmaske 34 auf der zweiten Schicht aus dielektrischem Material 32 durch chemische Abscheidung aus der Dampfphase ("CVD") abgeschieden werden.
  • Ein zweites Fotoresist 36 wird auf der Hartmaske 34 vorgesehen. Eine zweite (nicht dargestellte) Maske mit Strukturen von Kontakten ist vorgesehen auf dem zweiten Fotoresist 36, um das zweite Fotoresist 36 zu definieren und zu strukturieren. Bei dem zweiten Fotoresist 36 als Maske wird die Hartmaske 34 geätzt, um eine Vielzahl von Abschnitten zu entfernen, welche Bereichen entsprechen, wo die Kontakte schließlich ausgebildet werden. Das zweite Fotoresist 36 wird dann entfernt.
  • Wie aus 1D ersichtlich, wird mit der Hartmaske 34 in Stellung ein Ätzschritt ausgeführt, um Vertikalöffnungen 38 und 40 auszubilden. Die Vertikalöffnung 38, ausgerichtet mit der in 1C dargestellten Vertikalöffnung 30, legt das Silicid 18 frei und wird später zu einem Kontakt für die Gate-Elektrode 16. Die Vertikalöffnung 40 erstreckt sich bis zum Substrat 10, legt den Diffusionsbereich 22-2 frei und wird später zu einem Kontakt für den Source- oder Drain-Bereich der aktiven Vorrichtung 12-2. Bei einem Ausführungsbeispiel ist der Ätzschritt ein Selbstausrichtungsätzschritt, welcher Vertikalöffnungen für Gate und Source/Drain-Kontakte einer aktiven Vorrichtung gleichzeitig ausbildet. Außerdem können die Ätzmittel für den Ätzschritt C5F8 oder C4F8 sein. Es folgen herkömmliche Halbleiterprozesse zum Füllen der Vertikalöffnungen 38 und 40 mit leitfähigen Materialien, um die Ausbildung der Kontakte abzuschließen.

Claims (13)

  1. Verfahren zur Ausbildung eines Kontakts, umfassend: Vorsehen mindestens zweier Transistoren auf einem Substrat, wobei jeder der Transistoren eine auf einem Gate-Oxid vorgesehene Gate-Elektrode, ein auf der Gate-Elektrode ausgebildetes Silicid, eine auf dem Silicid ausgebildete Kappe und ein Paar von im Substrat ausgebildeten, in Abstand befindlichen Diffusionsbereichen umfasst; Abscheiden einer ersten Schicht aus einem dielektrischen Material auf dem Substrat und den Transistoren; Vorsehen eines ersten Fotoresists auf der ersten Schicht des dielektrischen Materials; Definieren und Strukturieren des ersten Fotoresists; Ätzen der ersten Schicht des dielektrischen Materials und der Kappe, welche nicht durch das erste Fotoresist maskiert sind, um eine erste Öffnung auszubilden, wobei die erste Öffnung das Silicid eines ersten Transistors freilegt; Entfernen des ersten Fotoresists; Abscheiden einer zweiten Schicht aus dielektrischem Material auf der ersten Schicht aus dielektrischem Material und in der ersten Öffnung; Ausbilden einer zweiten Öffnung und einer dritten Öffnung, wobei die zweite Öffnung in Ausrichtung mit der ersten Öffnung ist und das erste Silicid des ersten Transistors freilegt und die dritte Öffnung einen des Paars von in Abstand befindlichen Diffusionsbereichen eines zweiten Transistors freilegt.
  2. Verfahren nach Anspruch 1, vor dem Ausbilden einer zweiten Öffnung in der zweiten Schicht aus dielektrischem Material, umfassend: Vorsehen einer Hartmaske auf der zweiten Schicht aus dielektrischem Material; Vorsehen eines zweiten Fotoresist auf der Hartmaske; und Definieren und Strukturieren des zweiten Fotoresist.
  3. Verfahren nach Anspruch 1, wobei die erste Schicht aus dielektrischem Material aus einem Bor-Phosphorsilikatglas-, einem Tetraethylorthosilicat- oder einem hochdichten Plasma-Dielektrikum besteht.
  4. Verfahren nach Anspruch 1, ferner umfassend einen Schritt eines Ebnens der ersten Schicht aus dielektrischem Material durch chemisch-mechanisches Polieren.
  5. Verfahren nach Anspruch 4, wobei der Schritt des Ebnens der ersten Schicht aus dielektrischem Material die Kappe freilegt.
  6. Verfahren nach Anspruch 1, wobei der Ätzschritt zum Ausbilden einer ersten Öffnung durch ein Nassätzen oder ein Trockenätzen ausgeführt wird.
  7. Verfahren nach Anspruch 1, wobei der Ätzschritt zum Ausbilden einer ersten Öffnung eine Ätzselektivität zwischen Siliziumnitriden und Siliziumoxiden von etwa 10 bis 40 aufweist.
  8. Verfahren nach Anspruch 1, wobei die zweite Schicht aus dielektrischem Material aus einem Bor-Phosphorsilikatglas-, einem Tetraethylorthosilicat- oder einem hochdichten Plasma-Dielektrikum besteht.
  9. Verfahren nach Anspruch 1, ferner umfassend schnelles thermisches Glühen zum Aufschmelzen oder „Reflow" der zweiten Schicht aus dielektrischem Material, um eine ebene Fläche zu erhalten.
  10. Verfahren nach Anspruch 9, wobei das schnelle thermische Glühen bei einer Temperatur von etwa 900 bis 1000°C ausgeführt wird.
  11. Verfahren nach Anspruch 1, ferner umfassend Vorsehen einer Schicht eines Antireflexbelags auf der Hartmaske.
  12. Verfahren nach Anspruch 2, wobei die Hartmaske aus Siliziumnitrid, Siliziumoxynitrid oder Polysilizium besteht.
  13. Verfahren nach Anspruch 1, wobei der Schritt eines Ausbildens der zweiten Öffnung einen Selbstausrichtungsätzschritt umfasst.
DE10239843A 2002-08-29 2002-08-29 Verfahren zur Ausbildung eines Kontaktes Expired - Fee Related DE10239843B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10239843A DE10239843B4 (de) 2002-08-29 2002-08-29 Verfahren zur Ausbildung eines Kontaktes
US10/237,799 US6559044B1 (en) 2002-08-29 2002-09-10 Method for forming contacts

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10239843A DE10239843B4 (de) 2002-08-29 2002-08-29 Verfahren zur Ausbildung eines Kontaktes
US10/237,799 US6559044B1 (en) 2002-08-29 2002-09-10 Method for forming contacts

Publications (2)

Publication Number Publication Date
DE10239843A1 DE10239843A1 (de) 2004-03-18
DE10239843B4 true DE10239843B4 (de) 2008-12-18

Family

ID=32714748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10239843A Expired - Fee Related DE10239843B4 (de) 2002-08-29 2002-08-29 Verfahren zur Ausbildung eines Kontaktes

Country Status (2)

Country Link
US (1) US6559044B1 (de)
DE (1) DE10239843B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939764B2 (en) * 2003-06-24 2005-09-06 Micron Technology, Inc. Methods of forming memory cells having self-aligned silicide
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置
US7534681B2 (en) * 2006-01-24 2009-05-19 Micron Technology, Inc. Memory device fabrication
US7772064B2 (en) * 2007-03-05 2010-08-10 United Microelectronics Corp. Method of fabricating self-aligned contact

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10054109A1 (de) * 2000-10-31 2002-05-16 Advanced Micro Devices Inc Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
JP3120750B2 (ja) * 1997-03-14 2000-12-25 日本電気株式会社 半導体装置およびその製造方法
US6423627B1 (en) * 1998-09-28 2002-07-23 Texas Instruments Incorporated Method for forming memory array and periphery contacts using a same mask
US6211059B1 (en) * 1999-10-29 2001-04-03 Nec Corporation Method of manufacturing semiconductor device having contacts with different depths
US6245656B1 (en) * 1999-11-08 2001-06-12 Vanguard International Semiconductor Corporation Method for producing multi-level contacts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10054109A1 (de) * 2000-10-31 2002-05-16 Advanced Micro Devices Inc Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist

Also Published As

Publication number Publication date
US6559044B1 (en) 2003-05-06
DE10239843A1 (de) 2004-03-18

Similar Documents

Publication Publication Date Title
DE102019106763B4 (de) Verfahren zum ausbilden einer integrierten schaltungsstruktur und integrierte schaltungsstruktur
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE19814869C2 (de) Herstellungsverfahren für selbstausgerichtete lokale interne Verbindungen und Kontakte
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE19952177C2 (de) Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit zwei unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur
DE19542411C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102007052050A1 (de) Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur eines Halbleiterbauelements
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE19626039A1 (de) Verfahren zum Herstellen einer Metalleitung
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE10239843B4 (de) Verfahren zur Ausbildung eines Kontaktes
DE19835898A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee