DE10238779A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE10238779A1
DE10238779A1 DE10238779A DE10238779A DE10238779A1 DE 10238779 A1 DE10238779 A1 DE 10238779A1 DE 10238779 A DE10238779 A DE 10238779A DE 10238779 A DE10238779 A DE 10238779A DE 10238779 A1 DE10238779 A1 DE 10238779A1
Authority
DE
Germany
Prior art keywords
drain region
region
gate
semiconductor device
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10238779A
Other languages
English (en)
Inventor
Fumitoshi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10238779A1 publication Critical patent/DE10238779A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verarmungs-N-Kanal-Transistor weist eine Drainregion (7), die in einer Kreisgestalt ausgebildet ist, und eine Gateregion (5) mit kreisförmiger Begrenzungslinie, die die Drainregion (7) umgebend angeordnet ist, auf. Eine Sourceregion (71) ist außerhalb der Gateregion (5), die Drainregion (7) umgebend, und mit einem vorbestimmten Abstand von einem Elementisolations-Oxidfilm (3) entfernt angeordnet. Beispielsweise ist außerhalb der Sourceregion (71) eine P·+·-dotierte Schicht (8) gebildet und die P·+·-dotierte Schicht (8) beabstandet die Sourceregion (71) mit einem vorbestimmten Abstand von dem Elementisolations-Oxidfilm (3). In der P·+·-dotierten Schicht (8) ist ein Kontaktloch (10) gemeinsam für die P·+·-dotierte Schicht (8) und die Sourceregion (71) ausgebildet und die Gateregion (5) und die Drainregion (7) sind konzentrisch zueinander angeordnet.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und spezieller auf eine Halbleitervorrichtung mit einem Verarmungs-N-Kanal-Transistor.
  • In einer der Anmelderin bekannten Weise wurde eine Halbleitervorrichtung mit einem Verarmungs-N-Kanal-Transistor für eine Mikrophonvorrichtung zur Spracheingabe, beispielsweise in ein mobiles Telefon, einen Personalcomputer oder ein Hörgerät, verwendet.
  • Fig. 10 ist eine teilweise unterbrochene Draufsicht, die einen der Anmelderin bekannten Verarmungs-N-Kanal-Transistor zeigt. Fig. 11 ist eine Querschnittsansicht entlang der Linie V-V in Fig. 10. Bezugnehmend auf Fig. 10 und Fig. 11 bezeichnet das Bezugszeichen 1 ein V-Substrat, das Bezugszeichen 2 bezeichnet eine P-Schicht, das Bezugszeichen 3 bezeichnet einen Oxidfilm (Elementisolations-Oxidfilm), das Bezugszeichen 4 bezeichnet einen Gateoxidfilm, das Bezugszeichen 5 bezeichnet ein Gate, das Bezugszeichen 6 bezeichnet eine Seitenwand (Oxidfilm), das Bezugszeichen 7 bezeichnet eine N+-Schicht (Drainregion), das Bezugszeichen 71 bezeichnet eine N+-Schicht (Sourceregion), das Bezugszeichen 8 bezeichnet eine P+-Schicht, das Bezugszeichen 9 bezeichnet eine Oxidfilmschicht und das Bezugszeichen 10 bezeichnet ein Kontaktloch.
  • In dem in den Figuren gezeigten Verarmungs-N-Kanal-Transistor wird die P-Schicht 2 durch von der Oberfläche des V-Substrats 1 eindiffundierte Dotierstoffe gebildet und dient als eine substratseitige Gateregion des Verarmungs-N-Kanal-Transistors. Der Oxidfilm 3 ist ein durch ein LOCOS (Lokale Oxidation von Silizium)-Verfahren gebildeter Oxidfilm (Elementisolations- Oxidfilm). Der Oxidfilm wird hier als ein LOCOS-Oxidfilm bezeichnet. Dies bedeutet, der LOCOS-Oxidfilm 3 ist ein durch ein selektives Oxidationsverfahren unter Verwendung von Si3N4 als einer Oxidations-Widerstandsmaske gebildeter Oxidfilm. Wie in Fig. 11 gezeigt, wird der LOCOS-Oxidfilm 3 über das 1 V-Substrat 1 und die P-Schicht 2 hinweg gebildet.
  • Der Gateoxidfilm 4 wird durch thermisches Oxidieren der Oberfläche der P-Schicht 2 mit einer Dicke in der Größenordnung von beispielsweise einigen zehn Nanometern gebildet. Die N+-Schicht 7 wird durch von der Oberfläche der P-Schicht 2 eindiffundierte Dotierstoffe gebildet und dient als eine Drainregion des Verarmungs-N-Kanal-Transistors. Die N+-Schicht ist in Kontakt mit dem LOCOS-Oxidfilm 3. In gleicher Weise wird die N+-Schicht 71 durch von der Oberfläche der P-Schicht 2 eindiffundierte Dotierstoffe gebildet und dient als eine Sourceregion des Verarmungs-N-Kanal-Transistors. Die P+-Schicht 8 ist durch von der Oberfläche der P-Schicht 2 eindiffundierte Dotierstoffe gebildet. Das Gate 5 und die Seitenwand 6 werden dergestalt gebildet, dass sie sich über die N+-Schicht 7 und die N+-Schicht 71 erstrecken. Die Oxidfilmschicht 9 ist über den LOCOS-Oxidfilm 3, das Gate 5 und den Gateoxidfilm 4 hinweg gebildet.
  • Das Kontaktloch 10, das von der Oberfläche der Oxidfilmschicht 9 zu der N+-Schicht 7 reicht, wird mittels Trockenätzens gebildet. Weiterhin wird das Kontaktloch, das zu der N+-Schicht 71 und der P+-Schicht 8 reicht, gebildet. Zusätzlich wird das Kontaktloch 10 dergestalt gebildet, dass das Loch zu dem Gate 5 reicht (siehe Fig. 10). Danach wird eine Verdrahtung (Metallverdrahtung, nicht gezeigt) dergestalt gebildet, dass die Verdrahtung die Kontaktlöcher 10 bedeckt.
  • Bezugnehmend auf Fig. 12, fließt ein Strom von der Sourceregion 71 zu der Drainregion 7 (mit e- dargestellt), wenn das N+-Gebiet (Sourceregion) 71 und die P-Schicht (substratseitige Gateregion) 2 mit der Masse (0 Volt) verbunden werden, eine Spannung von einigen Volt an die N+-Schicht (Drainregion) 7 angelegt wird und gleichzeitig die Spannung an dem Gate 5 auf 0 Volt eingeregelt wird (das heißt, wenn die Betriebsspannung an den Verarmungs-N-Kanal-Transistor angelegt wird). Dieser Strom wird als ein Kanalstrom bezeichnet. Dadurch wird ein elektrisches Feld zwischen der Sourceregion 71 und der Drainregion 7 erzeugt und ein Abschnitt eines hohen elektrischen Feldes 12 wird auf der Seite der Drainregion 7 erzeugt. In diesem Abschnitt eines hohen elektrischen Feldes 12 (insbesondere in dem mit dem Bezugszeichen 121 bezeichneten Abschnitt) wächst die Anzahl von Löchern (h+), die in die substratseitige Gateregion 2 fließen. Daraus resultierend steigt der Strom, der zu der substratseitigen Gateregion 2 fließt (dieser Strom wird hier im folgenden als ein substratseitiger Gatestrom bezeichnet.)
  • Da die der Anmelderin bekannte Halbleitervorrichtung wie oben beschrieben gestaltet ist, das heißt, da die substratseitige Gateregion aus dem P-Substrat 1 und der P-Schicht 2 zusammengesetzt ist, breitet sich der substratseitige Gatestrom über die Halbleitervorrichtung aus. Wenn der substratseitige Gatestrom, wie oben erwähnt, ansteigt, wird der in die gesamte Halbleitervorrichtung fließende substratseitige Gatestrom nicht vernachlässigbar. Daraus resultierend gab es den Nachteil einer unvermeidlichen Erzeugung von Rauschen.
  • Im übrigen ist die oben erwähnte Mikrophonvorrichtung zur Sprachein- und ausgabe eine Kombination aus einem Mikrophonabschnitt (Abschnitt der als Mikrophon funktioniert) und einem Steuerabschnitt (Abschnitt der den Mikrophonabschnitt steuert). Der Steuerabschnitt ist aus einem diffundierten Widerstand, einem Verarmungs-N-Kanal-Transistor und einer Operationsverstärkerschaltung zusammengesetzt. Dies bedeutet, dass zumindest der Steuerabschnitt aus einer Halbleitervorrichtung mit einem Verarmungs-N-Kanal-Transistor besteht. Wenn daher aufgrund der oben beschriebenen nachteilhaften Eigenschaft in dem Verarmungs-N-Kanal-Transistor ein Rauschen erzeugt wird, wenn der Steuerabschnitt für die Mikrophonvorrichtung zur Spracheingabe verwendet wird, überlagert sich das Rauschen dem Sprachsignal. Wenn der substratseitige Gatestrom steigt, wächst der Einfluß des Rauschens. Somit gibt es den Nachteil, dass das Rauschen einen großen Einfluß auf die Spracheingabe hat.
  • Die vorliegende Erfindung wurde zum Überwinden der oben erwähnten Nachteile durchgeführt. Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung mit einem Verarmungs-N-Kanal-Transistor, in dem die Erzeugung eines Rauschens verringert werden kann.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß eines Aspekts der vorliegenden Erfindung wird eine Halbleitervorrichtung mit einem Verarmungs-N-Kanal-Transistor bereitgestellt, der eine kreisförmig ausgebildete Drainregion, eine die Drainregion umschließende Gateregion und eine außerhalb der Gateregion vorgesehene, die Drainregion umschließende Sourceregion aufweist, wobei die Sourceregion einen vorbestimmten Abstand zu einem Elementisolations-Oxidfilm hin aufweist.
  • Somit ist der Verarmungs-N-Kanal-Transistor derart gestaltet, dass eine kreisförmige Drainregion gebildet ist, eine Gateregion die Drainregion umschließt, weiterhin eine Sourceregion außerhalb der Gateregion angeordnet ist, die die Drainregion umschließt, eine P+-Schicht außerhalb der Sourceregion gebildet ist und ein Elementisolations-Oxidfilm mit einem vorbestimmten Abstand von der Sourceregion beabstandet ist, das elektrische Feld innerhalb der Drainregion gleichförmiger gemacht wird, wodurch der substratseitige Gatestrom verringert wird. Daraus resultierend kann das Rauschen verringert werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen. Von den Figuren zeigen:
  • Fig. 1 eine teilweise unterbrochene Draufsicht auf ein Beispiel für die Halbleitervorrichtung nach einer Ausführungsform 1 der vorliegenden Erfindung;
  • Fig. 2 eine Querschnittsansicht entlang einer Linie I-I in Fig. 1;
  • Fig. 3A und 3B Ansichten eines anderen Beispiels der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung;
  • Fig. 4 eine erläuternde Ansicht zur Beschreibung, wie, abhängig von der Gestalt der Gateregion und der Drainregion und ihrer Anordnung, ein elektrisches Feld erzeugt wird;
  • Fig. 5 eine erläuternde Ansicht zur Beschreibung, wie ein elektrisches Feld erzeugt wird, wenn die Gateregion und die Drainregion jeweils in einer kreisförmigen Gestalt ausgebildet sind;
  • Fig. 6A und 6B Ansichten der Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung;
  • Fig. 7A und 7B Ansichten der Halbleitervorrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung;
  • Fig. 8A bis 8F Ansichten zur Beschreibung, wie sich das Stromverhältnis in den Halbleitervorrichtungen verändert;
  • Fig. 9 eine teilweise unterbrochene Draufsicht auf die Halbleitervorrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung;
  • Fig. 10 eine teilweise unterbrochene Draufsicht auf eine der Anmelderin bekannte Halbleitervorrichtung;
  • Fig. 11 eine Querschnittsansicht entlang einer Linie V-V in Fig. 10; und
  • Fig. 12 eine teilweise unterbrochene perspektivische Ansicht der der Anmelderin bekannten Halbleitervorrichtung.
  • Eine Ausführungsform der vorliegenden Erfindung wird im folgenden beschrieben.
    • Ausführungsform 1
  • In Fig. 1 und Fig. 2 werden die gleichen Komponenten wie jene der Verarmungs-N-Kanal-Transistoren, die in Fig. 10 und Fig. 11 gezeigt sind, durch die gleichen Bezugszeichen bezeichnet. Bezugnehmend auf die Fig. 1 und 2 bedeutet dies, dass das Bezugszeichen 1 ein V-Substrat bezeichnet, das Bezugszeichen 2 eine P-Schicht bezeichnet, das Bezugszeichen 3 einen LOCOS- Oxidfilm (Elementisolations-Oxidfilm) bezeichnet, das Bezugszeichen 4 einen Gateoxidfilm bezeichnet, das Bezugszeichen 5 ein Gate bezeichnet, das Bezugszeichen 6 eine Seitenwand (Oxidfilm) bezeichnet, das Bezugszeichen 7 eine N+-Schicht (Drainregion) bezeichnet, das Bezugszeichen 71 eine N+-Schicht (Sourceregion) bezeichnet, das Bezugszeichen 8 eine P+-Schicht bezeichnet, das Bezugszeichen 9 eine Oxidfilmschicht bezeichnet und das Bezugszeichen 10 ein Kontaktloch bezeichnet.
  • In dem in den Figuren gezeigten Verarmungs-N-Kanal-Transistor wird die P-Schicht 2 durch von der Oberfläche des P--Substrats 1 eindiffundierte Dotierstoffe gebildet und dient als eine substratseitige Gateregion des Verarmungs-N-Kanal-Transistors. Der Oxidfilm 3 ist ein durch ein LOCOS-Verfahren gebildeter Oxidfilm (LOCOS-Oxidfilm, Elementisolations-Oxidfilm). Wie in Fig.2 gezeigt, wird der Oxidfilm 3 über das V-Substrat 1 und die P-Schicht 2 hinweg gebildet.
  • Der Gateoxidfilm 4 wird durch thermisches Oxidieren der Oberfläche der P-Schicht 2 in einer Dicke in der Größenordnung von beispielsweise einigen zehn Nanometern gebildet. Die N+-Schicht 7 wird durch von der Oberfläche der P-Schicht 2 eindiffundierte Dotierstoffe gebildet und dient als eine Drainregion des Verarmungs-N-Kanal-Transistors. Zu dieser Zeit wird auf der P- Schicht 2 die N+-Diffusionsschicht 7 durch ein Diffusionsverfahren mit einem Abstand von einigen Micrometern oder mehr zu dem LOCOS-Oxidfilm 3 hin beabstandet gebildet. In gleicher Weise wird die N+-Diffusionsschicht 71 durch von der Oberfläche der P-Diffusionsschicht 2 eindiffundierte Dotierstoffe gebildet und dient als eine Sourceregion des Verarmungs-N-Kanal- Transistors. Die P+-Diffusionsschicht 8 ist durch von der Oberfläche der P-Diffusionsschicht 2 eindiffundierte Dotierstoffe gebildet. Das Gate 5 und die Seitenwand 6 werden sich über die N+-Diffusionsschicht 7 und die N+-Diffusionsschicht 71 erstreckend gebildet. Die Oxidfilmschicht 9 wird über den LOCOS- Oxidfilm 3, das Gate 5 und den Gateoxidfilm 4 hinweg gebildet. Das Kontaktloch 10, das von der Oberfläche der Oxidfilmschicht 9 zu der N+-Diffusionsschicht 7 reicht, wird durch ein Trockenätzverfahren gebildet. Weiterhin wird das Kontaktloch, das zu der N+-Diffusionsschicht 71 und der P+-Diffusionsschicht 8 reicht, gebildet. Zusätzlich wird das Kontaktloch 10 dergestalt gebildet, dass das Loch zu dem Gate 5 reicht (siehe Fig. 1). Danach wird eine Verdrahtung (Metallverdrahtung, nicht gezeigt) dergestalt gebildet, dass die Verdrahtung die Kontaktlöcher 10 bedeckt. Das Gate 5 und die Seitenwand 6 werden hier im folgenden als eine Gateregion bezeichnet und das Bezugszeichen 5 wird die Gateregion bezeichnen.
  • Wie oben erwähnt, wird in Fig. 1 und Fig. 2 auf einer Seite der Gateregion 5 die N+-Diffusionsschicht (Drainregion) 7 gebildet und auf der anderen Seite der Gateregion 5 wird die N+- Diffusionsschicht (Sourceregion) 71 gebildet. Die P+- Diffusionsschicht 8 ist zwischen den N+-Diffusionsschichten 71 angeordnet. Zusätzlich werden das Kontaktloch 10, das zu der N+-Diffusionsschicht 7 reicht, und das Kontaktloch, das zu der N+-Diffusionsschicht 71 und der P+-Diffusionsschicht 8 reicht, gebildet. Zusätzlich wird das Kontaktloch 10 dergestalt gebildet, dass das Loch zu dem Gate 5 reicht.
  • Tatsächlich ist die in den Fig. 3A und 3B gezeigte Anordnung des Gates 5, der N+-Diffusionsschichten 7 und 71, der P+- Diffusionsschicht 8 und des Kontaktlochs 10 der in Fig. 1 gezeigten Anordnung des Gates 5, der N+-Diffusionsschichten 7 und 71, der P+-Diffusionsschicht 8 und des Kontaktlochs 10 vorzuziehen.
  • Fig. 3A ist eine teilweise unterbrochene Draufsicht, die den Verarmungs-N-Kanal-Transistor gemäß der Ausführungsform 1 zeigt. Fig. 3B ist eine Querschnittsansicht entlang der Linie II-II in Fig. 3A. In Fig. 3A und 3B sind die gleichen Komponenten wie jene von Fig. 1 und Fig. 2 durch gleiche Bezugszeichen bezeichnet. Die Umgrenzungslinie einer Gateregion 5 wird in einer kreisförmigen Gestalt ausgebildet. Eine N+- Diffusionsschicht (Drainregion) 7 ist innerhalb der Gateregion 5 angeordnet. Mit anderen Worten, die ringförmige Gateregion 5 (mit einer kreisförmigen Umgrenzungslinie) ist dergestalt angeordnet, dass sie die kreisförmige Drainregion 7 umschließt. Eine rechteckige N+-Diffusionsschicht (Sourceregion) 71 ist außerhalb der Gateregion 5 angeordnet. Eine Sourceregion 71 ist mit einem vorbestimmten Abstand zu einem LOCOS-Oxidfilm 3 hin beabstandet. Wie in Fig. 3B gezeigt, wird beispielsweise zum Beabstanden der Sourceregion 71 mit einen vorbestimmten Abstand (einige Mikrometer oder mehr) zu dem LOCOS-Oxidfilm 3 hin eine P+-Diffusionsschicht 8 außerhalb der Sourceregion 71 gebildet. Ein Kontaktloch 10, dass zu der N+-Diffusionsschicht 7 reicht, wird wie oben dargestellt gebildet und gleichzeitig wird ein Kontaktloch 10 gebildet, das zu der Gateregion reicht. Zusätzlich wird ein Kontaktloch 10 gebildet, das zu der N+- Diffusionsschicht 71 und der P+-Diffusionsschicht 8 reicht. Mit anderen Worten, das Kontaktloch 10 wird so gebildet, dass es gleichzeitig zu der P+-Diffusionsschicht 8 und der Sourceregion 71 reicht. Die Gateregion 5 und die Drainregion 7 sind beispielsweise konzentrisch zueinander vorgesehen.
  • Da in dem in Fig. 1 und Fig. 2 gezeigten Verarmungs-N-Kanal- Transistor die N+-Diffusionsschicht 7 mit einem Abstand von einigen Mikrometern oder mehr von dem LOCOS-Oxidfilm 3 entfernt angeordnet ist, wird ein in einer Region, in der die Drainregion 7 mit dem Gate 5 überlappt, erzeugtes elektrisches Feld verringert. Daraus resultierend kann der substratseitige Gatestrom verringert werden. Dadurch kann das durch den substratseitigen Gatestrom verursachte Rauschen herabgesetzt werden.
  • Da, wie in Fig. 4 gezeigt, in der Drainregion 7 die Eckabschnitte (durch die Buchstaben A-D in Fig. 4 bezeichnet) rechtwinklig sind, weisen die Eckabschnitte A-D höhere elektrische Felder auf als andere Abschnitte (die geraden Abschnitte beispielsweise). Da die Gateregion 5 auf der Oberfläche der Drainregion 7 in den Eckabschnitten A und B vorhanden ist, in denen die Drainregion 7 auf die Gateregion 5 stößt, erstreckt sich eine Verarmungsschicht 11 nicht über diese Oberfläche der Drainregion 7, wenn die Gatespannung beispielsweise nahe der Schwellenspannung (VTH) ist. Deshalb ist das in Abschnitten, in denen die Drainregion 7 mit der Gateregion 5 überlappt (Eckabschnitte A und B), das elektrische Feld besonders hoch.
  • Andererseits ist, wie oben aufgeführt, in Fig. 1 und Fig. 2 die Drainregion 7 um einen Abstand von einigen Mikrometern oder mehr von dem LOCOS-Oxidfilm 3 beabstandet. Da der Randabschnitt des LOCOS-Oxidfilms 3 in der Umgebung der Drainregion 7 nicht vorhanden ist, bedeutet dies, dass das elektrische Feld, das in einem Abschnitt, in dem die Drainregion 7 mit der Gateregion überlappt, erzeugt wird, verringert wird. Daraus resultierend kann das Rauschen verringert werden.
  • Wenn zusätzlich, wie in Fig. 3A und Fig. 3B beschrieben, die Drainregion 7 eine kreisförmige Gestalt aufweist, und gleichzeitig für die Gateregion 5, die Drainregion 7, die Sourceregion 71, die P+-Diffusionsschicht 8 und das Kontaktloch 10 die dort gezeigte Anordnung festgelegt wird, wird, wie in Fig. 5 gezeigt, die Verarmungsschicht 11 entlang der Begrenzungslinie der Drainregion 7 gebildet. Da es keine Eckabschnitte innerhalb der Drainregion 7 gibt, erhöht sich das elektrische Feld nicht lokal, was zu einem gleichförmigeren elektrischen Feld in der Drainregion 7 führt. Deshalb kann der durch das verstärkte oder erhöhte elektrische Feld erzeugte substratseitige Gatestrom verringert werden. Es ist offensichtlich, dass die Umgrenzungslinie des Gates 5 nicht auf die Kreisgestalt (Kreisbogen) beschränkt ist, sondern beispielsweise viereckig sein kann.
  • Da, wie oben erwähnt, gemäß der Ausführungsform 1 die Halbleitervorrichtung mit einem Verarmungs-N-Kanal-Transistor dergestalt angeordnet ist, dass die Drainregion mit einer Kreisgestalt ausgebildet ist und die Drainregion innerhalb der Gateregion angeordnet ist, wird das innerhalb der Drainregion erzeugte elektrische Feld gleichförmig gemacht. Daraus resultierend kann ein Strom zum rückseitigen Gate verringert werden.
  • Zusätzlich ist gemäß der Ausführungsform 1 die Halbleitervorrichtung derart gestaltet, dass die Sourceregion außerhalb der Gateregion die Drainregion umschließt, das Kontaktloch gleichzeitig für die Sourceregion und die P+-Diffusionsschicht gebildet ist und die Sourceregion um einige Mikrometer oder mehr von dem LOCOS-Oxidfilm beabstandet ist (Beispielsweise ist die P+- Diffusionsschicht außerhalb der Sourceregion 71 gebildet.). Somit kann das Ausmaß, mit dem sich der Strom zum rückseitigen Gate ausbreitet, verringert werden.
    • Ausführungsform 2
  • Fig. 6A ist eine teilweise unterbrochene Draufsicht, die einen Verarmungs-N-Kanal-Transistor gemäß einer Ausführungsform 2 zeigt. Fig. 6B ist eine Querschnittsansicht entlang einer Linie III-III in Fig. 6A. In Fig. 6A und Fig. 6B sind die gleichen Komponenten wie jene der in Fig. 3A und Fig. 3B gezeigten Verarmungs-N-Kanal-Transistoren mit den gleichen Bezugszeichen versehen. In dem in den Figuren gezeigten Beispiel ist die Begrenzungslinie der Gateregion 5 in einer rechteckigen Gestalt ausgebildet. Innerhalb der Gateregion 5 ist ein Paar kreisförmiger Drainregionen 7 (auf die hier im folgenden als den ersten Drainregionabschnitt und den zweiten Drainregionabschnitt Bezug genommen wird) mit einem vorbestimmten Abstand voneinander entfernt angeordnet. Die Sourceregion ist außerhalb der Gateregion 5 gebildet und die P+-Diffusionsschicht 8 ist außerhalb der Sourceregion 71 angeordnet. Zusätzlich trennt die P+- Diffusionsschicht 8 die Sourceregion 71 um einige Mikrometer oder mehr von dem LOCOS-Oxidfilm 3. Wie oben erwähnt, werden die Kontaktlöcher 10, die zu dem ersten und zweiten Drainregionabschnitt 7 reichen, gebildet und gleichzeitig wird das Kontaktloch 10, das zu der Gateregion 5 reicht, zwischen dem ersten und dem zweiten Drainregionabschnitt 7 gebildet. Zusätzlich wird das Kontaktloch 10, das zu der Sourceregion 71 und der P+- Diffusionsschicht 8 reicht, gebildet.
  • In Fig. 6A und 6B wird das Kontaktloch 10, das zu der Gateregion 5 reicht, zwischen dem ersten und zweiten Drainregionabschnitt 7 gebildet. Da kein Kontaktloch auf dem Kanal gebildet wird, bedeutet dies, dass die Eigenschaften des Verarmungs-N- Kanal-Transistors nicht verschlechtert werden, sogar wenn beim Ausbilden des Kontaktlochs fast ein Schaden an dem Verarmungs- N-Kanal-Transistor verursacht wird.
  • Da darüberhinaus die Halbleitervorrichtung derart gestaltet ist, dass der erste und der zweite Drainregionabschnitt jeweils in einer Kreisgestalt ausgebildet sind und der erste und der zweite Drainregionabschnitt innerhalb der Gateregion angeordnet sind, wird das in der Drainregion erzeugte elektrische Feld gleichförmig gemacht. Daraus resultierend kann der Strom zum rückseitigen Gate verringert werden. Zusätzlich ist die Begrenzungslinie der Gateregion 5 nicht auf eine rechteckige Gestalt beschränkt, sondern die Gateregion 5 kann in einer anderen Gestalt ausgebildet werden. Auch in diesem Fall kann der Strom zum substratseitigen Gate verringert werden, solange der erste Drainregionabschnitt eine Kreisgestalt aufweist und der zweite Drainregionabschnitt eine Kreisgestalt aufweist.
  • In dem in Fig. 6A und 6B gezeigten Beispiel sind der erste und der zweite Drainregionabschnitt 7 innerhalb der Gateregion 5 angeordnet. Der Verarmungs-N-Kanal-Transistor kann derart gestaltet werden, dass innerhalb der Gateregion 5 ein erster bis m-ter Drainregionabschnitt ("m" ist eine ganze Zahl größer oder gleich 3) in ähnlicher Weise in einem vorbestimmten Abstand voneinander entfernt angeordnet werden.
  • Wie oben erwähnt, werden gemäß der Ausführungsform 2 die Eigenschaften des Verarmungs-N-Kanal-Transistors nicht verschlechtert. Weiterhin kann das Rauschen verringert werden, da der Strom zum substratseitigen Gate verringert ist.
    • Ausführungsform 3
  • Fig. 7A ist eine teilweise unterbrochene Draufsicht, die einen Verarmungs-N-Kanal-Transistor gemäß einer Ausführungsform 3 zeigt. Fig. 7B ist eine Querschnittsansicht entlang der Linie IV-IV in Fig. 7A. In Fig. 7A und Fig. 7B sind die gleichen Komponenten wie jene des in Fig. 3 gezeigten Verarmungs-N-Kanal- Transistors mit den gleichen Bezugszeichen versehen. In dem in der Figur gezeigten Beispiel ist die Umgrenzungslinie der Gateregion 5 in einer Kreisbogengestalt ausgebildet und sieht aus, als hätte sie die Form einer 8. Dies bedeutet, die Umgrenzungslinie der Gateregion 5 ist in der Form einer 8 ausgebildet, wobei der erste Kreisbogen und der zweite Kreisbogen miteinander verbunden sind. Innerhalb der Gateregion 5 sind der erste und der zweite Drainregionabschnitt 7 mit einem vorbestimmten Abstand voneinander entfernt angeordnet. Beispielsweise ist der erste Drainregionabschnitt 7 konzentrisch mit dem in der Figur links angeordneten ersten Kreisbogen angeordnet und der zweite Drainregionabschnitt 7 ist konzentrisch mit dem in der Figur rechts angeordneten zweiten Kreisbogen angeordnet.
  • Die Sourceregion 71 ist außerhalb der Gateregion 5 gebildet und die P+-Diffusionsschicht 8 ist außerhalb der Sourceregion 71 angeordnet. Die P+-Diffusionsschicht 8 trennt die Sourceregion 71 um einige Mikrometer oder mehr von dem LOCOS-Oxidfilm 3. Die Kontaktlöcher 10, die zu dem ersten und dem zweiten Drainregionabschnitt 7 reichen, werden, wie oben erwähnt, einzeln gebildet und gleichzeitig wird das Kontaktloch 10, das zu der Gateregion 5 reicht, zwischen dem ersten und dem zweiten Drainregionabschnitt 7 ausgebildet. Zusätzlich ist das Kontaktloch 10, das zu der Sourceregion 71 und der P+-Diffusionsschicht 8 reicht, ausgebildet.
  • In Fig. 7A und 7B ist das Kontaktloch 10, das zu der Gateregion 5 reicht, zwischen dem ersten und dem zweiten Drainregionabschnitt gebildet. Da das Kontaktloch 10 nicht auf dem Kanal gebildet ist, bedeutet dies, dass sich die Eigenschaften des Verarmungs-N-Kanal-Transistors nicht verschlechtern, sogar wenn beim Ausbilden des Kontaktlochs beinahe ein Schaden an dem Verarmungs-N-Kanal-Transistor verursacht wird.
  • Da darüberhinaus die Halbleitervorrichtung derart gestaltet ist, dass der erste und der zweite Drainregionabschnitt jeweils in einer Kreisgestalt gebildet sind und der erste und der zweite Drainregionabschnitt innerhalb der Gateregion angeordnet sind, wird das innerhalb der Drainregion erzeugte elektrische Feld gleichförmig gemacht. Daraus resultierend kann der Strom zum substratseitigen Gate verringert werden.
  • Da zusätzlich die Begrenzungslinie der Gateregion 5 in der Form einer 8 konzentrisch mit dem ersten und dem zweiten Drainregionabschnitt 7 gebildet wird, kann die Gateweite auf präzise Weise festgelegt werden.
  • In dem in Fig. 7A und 7B gezeigten Beispiel sind der erste und der zweite Drainregionabschnitt 7 innerhalb der Gateteregion angeordnet. In ähnlicher Weise kann der Verarmungs-N-Kanal- Transistor derart gestaltet werden, dass innerhalb der Gateregion 5 ein erster bis m-ter Drainregionabschnitt (m ist eine ganze Zahl größer oder gleich 3) mit einem vorbestimmten Abstand voneinander entfernt angeordnet sind.
  • Wie oben erwähnt, werden gemäß der Ausführungsform 3 die Eigenschaften des Verarmungs-N-Kanal-Transistors nicht verschlechtert. Weiterhin kann das Rauschen verringert werden, da der Strom zum substratseitigen Gate verringert ist. Zusätzlich kann die Gateweite auf präzise Weise festgelegt werden.
    • Ausführungsform 4
  • Bezugnehmend auf Fig. 8A-8F ist die in Fig. 8A gezeigte Struktur eine Grundeinheit. Es werde angenommen, dass die in Fig. 8B gezeigte Struktur zum Vergrößern des Betrags des durch die Grundeinheit fließenden Stroms (des Einheitsbetrags des Stroms) um einen Faktor N (N ist eine ganze Zahl größer als eins) verwendet wird. Fig. 8A ist die Figur, die durch Vereinfachen von Fig. 3A erhalten wird. Die Grundeinheit ist eine Grundstruktur, die einem Verarmungs-N-Kanal-Transistor entspricht. In Fig. 8B ist die Gateregion 5 in der Gestalt einer Laufbahn gebildet und die Fläche der Drainregion 7 ist verglichen mit der Fläche der Grundeinheit um das N-fache vergrößert. Der Fall, in dem die in Fig. 8B gezeigte Struktur verwendet wird, wird als nächstes diskutiert. Lediglich durch Vergrößern der Fläche der Drainregion 7 um einen Faktor N kann jedoch der durch die in Fig. 8B gezeigte neue Struktur fließende Strom nicht auf das N-fache des Einheitsbetrag des Stroms vergrößert werden, da der Kanal in einer Gestalt, die davon abhängt, ob der Kanal in dem geraden Abschnitt oder in dem Eckabschnitt der Gateregion 5 gebildet wird, gebildet wird. Dies bedeutet, da die Gestalt des Kanals davon abhängt, ob die Bildung des Kanals sich in dem geraden Abschnitt oder in dem Eckabschnitt der Gateregion 5 vollzieht, das Stromverhältnis nicht entsprechend dem Flächenverhältnis vergrößert werden kann, sogar wenn die Fläche der Drainregion 7 um das N-fache vergrößert wird.
  • Wenn weiterhin, wie in Fig. 8C gezeigt, durch Anordnen der Grundeinheiten der Gateregion 5 in einer teilweise überlappenden Weise N Grundeinheiten in einer Reihe ausgebildet werden, kann der Kanal nicht in dem in der Figur mit dem Buchstaben E bezeichneten Abschnitt gebildet werden. Dies bedeutet, dass, wenn N Grundeinheiten der Gateregion 5 dergestalt seriell ausgebildet werden, dass die N Grundeinheiten teilweise überlappen, der durch sie hindurchfließende Strom nicht ebenfalls auf das N-fache des Einheitsbetrags des Stroms vergrößert werden kann. Mit anderen Worten, das der Anzahl der Grundeinheiten entsprechende Stromverhältnis kann nicht erzielt werden.
  • Wenn andererseits N Grundeinheiten, wie in Fig. 8D gezeigt, mit einem vorbestimmten Abstand voneinander entfernt angeordnet werden, kann der durch sie hindurchfließende Strom auf das N- fache des Einheitsbetrags vergrößert werden. Die Gesamtfläche der Drainregion 7 wächst jedoch um mehr als N-fache der Fläche der Grundeinheit.
  • Es sei nun die in Fig. 8E gezeigte Struktur eine neue Grundeinheit. Fig. 8E ist eine Figur, die durch Vereinfachen von Fig. 7A erhalten wird. Die in Fig. 8E gezeigte neue Grundeinheit hat die gleiche Fläche wie die in Fig. 8A gezeigte Grundeinheit. Bezugnehmend auf Fig. 9, sei nun die in den Fig. 7A und 7B gezeigte Struktur die Grundeinheit 301. Eine P+- Diffusionsschicht wird in der gleichen Weise, wie dies bezugnehmend auf die Fig. 7A und 7B beschrieben wurde, gebildet und, wie dies bezugnehmend auf die Fig. 7A und 7B beschrieben wurde, werden auf der P-Diffusionsschicht 2 die Gateregionen 5, die Drainregionen 7 und die Sourceregionen 71 gebildet. Dies bedeutet, wenn die Struktur 302 mit den beiden Grundeinheiten 301 gebildet wird, ist der durch die Struktur 302 fließende Strom gleich dem Zweifachen des durch die Grundeinheit 301 fließenden Stroms. Dies bedeutet, wenn N Grundeinheiten gebildet werden, ist der durch sie hindurchfließende Strom gleich dem Nfachen des durch die Grundeinheit fließenden Stroms. Wenn zusätzlich, wie in Fig. 8F gezeigt, entweder der erste oder der zweite Drainregionabschnitt 7 (der rechte Drainregionabschnitt 7 in Fig. 8F) in der Grundeinheit 301 in eine P+- Diffusionsschicht umgewandelt wird, nimmt, verglichen mit dem durch die Grundeinheit 301 fließenden Strom, der durch die veränderte Struktur fließende Strom den halben Wert an.
  • Wenn somit N Grundeinheiten mit der in den Fig. 7A und 7B als der Grundeinheit 301 gezeigten Struktur gebildet werden, wird der durch die gebildeten Einheiten fließende Strom dem N- fachen des durch die Grundeinheit fließenden Stroms. Wenn entweder die erste oder die zweite Drainregion 7 in der Grundeinheit 301 in eine P+-Diffusionsschicht 8 umgewandelt wird, nimmt der durch die veränderte Struktur fließende Strom den halben Wert des durch die Grundeinheit 301 fließenden Stroms an. Dadurch ist es möglich, im Vergleich zu dem Fall, in dem das Stromverhältnis unter Verwendung der in Fig. 3 gezeigten Struktur erhalten wird, die Fläche der Halbleitervorrichtung zu verringern.
  • Wie oben erwähnt, ist es gemäß der Ausführungsform 4 möglich, die Fläche der Halbleitervorrichtung zu verringern und das Stromverhältnis auf präzise Weise zu erhalten. Zusätzlich kann zum Verringern des Rauschens der Strom zum substratseitigen Gate ohne Verschlechterung der Eigenschaften des Verarmungs-N- Kanal-Transistors verringert werden. Zusätzlich ist es möglich, auf präzise Weise die Gateweite festzulegen.

Claims (12)

1. Halbleitervorrichtung mit einem Verarmungs-N-Kanal- Transistor, wobei der Transistor
eine in einer Kreisform gebildete Drainregion (7),
eine die Drainregion (7) umgebend angeordnete Gateregion (5) und
eine außerhalb der Gateregion (5) angeordnete, die Drainregion (7) umgebende Sourceregion (71) aufweist,
dadurch gekennzeichnet, daß die Sourceregion (71) mit einem vorbestimmten Abstand von einem Elementisolations-Oxidfilm (3) entfernt angeordnet ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine P+-dotierte Schicht (8) außerhalb der Sourceregion (71) gebildet ist und die Sourceregion (71) aufgrund der P+-dotierten Schicht (8) mit einem vorbestimmten Abstand von dem Elementisolations-Oxidfilm (3) entfernt angeordnet ist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass auf der der P+-dotierten Schicht (8) ein Kontaktloch (10) gebildet ist, das gleichzeitig auch zu der Sourceregion (71) reicht.
4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Gateregion (5) eine kreisförmige Begrenzungslinie aufweist.
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Gateregion (5) und die Drainregion (7) konzentrisch zueinander angeordnet sind.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Drainregion (7) einen ersten Drainregionabschnitt und einen zweiten Drainregionabschnitt aufweist, die mit einem vorbestimmten Abstand voneinander entfernt angeordnet sind und einzeln in einer Kreisgestalt ausgebildet sind.
7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass ein Kontaktloch (10), das zu der Gateregion (5) reicht, zwischen dem ersten Drainregionabschnitt und dem zweiten Drainregionabschnitt gebildet ist.
8. Halbleitervorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Gateregion (5) eine rechteckige Begrenzungslinie aufweist.
9. Halbleitervorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Gateregion (5) eine durch Verbinden eines ersten Kreisbogenabschnitts und eines zweiten Kreisbogenabschnitts in Form einer 8 gebildete Begrenzungslinie aufweist, der erste Drainregionabschnitt innerhalb des ersten Kreisbogenabschnitts angeordnet ist und der zweite Drainregionabschnitt innerhalb des zweiten Kreisbogenabschnitts angeordnet ist.
10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass der erste Kreisbogenabschnitt und der zweite Kreisbogenabschnitt konzentrisch mit dem ersten Drainregionabschnitt bzw. dem zweiten Drainregionabschnitt angeordnet sind.
11. Halbleitervorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass anstelle des zweiten Drainregionabschnitts eine P+-dotierte Schicht ausgebildet ist.
12. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Drainregion einen ersten bis m-ten (m: ganze Zahl größer oder gleich 3) kreisförmigen Drainregionabschnitt aufweist, die mit einem vorbestimmten Abstand voneinander entfernt angeordnet sind.
DE10238779A 2001-09-27 2002-08-23 Halbleitervorrichtung Withdrawn DE10238779A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001297642A JP2003101017A (ja) 2001-09-27 2001-09-27 半導体装置

Publications (1)

Publication Number Publication Date
DE10238779A1 true DE10238779A1 (de) 2003-04-30

Family

ID=19118678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10238779A Withdrawn DE10238779A1 (de) 2001-09-27 2002-08-23 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US20030057502A1 (de)
JP (1) JP2003101017A (de)
KR (1) KR20030027653A (de)
CN (1) CN1411075A (de)
DE (1) DE10238779A1 (de)
TW (1) TW552697B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052021A1 (en) * 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same
JP4791113B2 (ja) * 2005-09-12 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2008010626A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4847995B2 (ja) * 2008-10-17 2011-12-28 株式会社沖データ 駆動回路、光プリントヘッド及び画像形成装置
US8319256B2 (en) 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
JP5585404B2 (ja) * 2010-11-11 2014-09-10 富士通セミコンダクター株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133677A (en) * 1981-02-12 1982-08-18 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPS6281054A (ja) * 1985-10-04 1987-04-14 Nec Corp 半導体装置
JPH0349265A (ja) * 1989-07-17 1991-03-04 Fuji Electric Co Ltd 電界効果トランジスタ
JP2626139B2 (ja) * 1990-03-08 1997-07-02 日産自動車株式会社 パワーｍｏｓｆｅｔ
US6211551B1 (en) * 1997-06-30 2001-04-03 Matsushita Electric Works, Ltd. Solid-state relay

Also Published As

Publication number Publication date
CN1411075A (zh) 2003-04-16
KR20030027653A (ko) 2003-04-07
JP2003101017A (ja) 2003-04-04
TW552697B (en) 2003-09-11
US20030057502A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE60319898T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE60034483T2 (de) L- und U-Gate-Bauelemente für SOI/SOS-Anwendungen
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112017007068T5 (de) Halbleitervorrichtung
DE102004006537B4 (de) Durch ein Siliziumkarbidsubstrat gebildete Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69329097T2 (de) Neue Anordnung für eine Vorrichtung mit vielen HV-LDMOS Transistoren und einer Schaltung innerhalb einer schwebenden Wanne
DE4139039C2 (de) MOS-Halbleitervorrichtung
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE69722150T2 (de) Halbleiteranordnung mit einem Schutzmittel
DE4104588B4 (de) Halbleiterbauelement mit einem Leitfähigkeitsmodulations-MISFET
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE102004024885A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10238779A1 (de) Halbleitervorrichtung
DE69026675T2 (de) MIS-Kapazitätselement
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE69306340T2 (de) Gateverdrahtung für DMOSFET
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee