DE10227492A1 - Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen - Google Patents

Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen Download PDF

Info

Publication number
DE10227492A1
DE10227492A1 DE10227492A DE10227492A DE10227492A1 DE 10227492 A1 DE10227492 A1 DE 10227492A1 DE 10227492 A DE10227492 A DE 10227492A DE 10227492 A DE10227492 A DE 10227492A DE 10227492 A1 DE10227492 A1 DE 10227492A1
Authority
DE
Germany
Prior art keywords
layer
trench
collar
mask
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10227492A
Other languages
English (en)
Other versions
DE10227492B4 (de
Inventor
Dietmar Dr.-Ing. Temmler
Anke Dipl.-Ing. Krasemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10227492A priority Critical patent/DE10227492B4/de
Priority to US10/465,488 priority patent/US6841443B2/en
Publication of DE10227492A1 publication Critical patent/DE10227492A1/de
Application granted granted Critical
Publication of DE10227492B4 publication Critical patent/DE10227492B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench

Abstract

Der Erfindung, die ein Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen betrifft, bei dem in die Tiefe eines Halbleitersubstrates ein Trench geätzt wird, der im Inneren mit einer Dotierung und einem Dielektrikum versehen und mit einem leitfähigen Material als Innenelektrode gefüllt wird, die Innenelektrode und das Dielektrikum im oberseitennahen Bereich innerhalb eines Collarbereiches zurückgeätzt und danach mittels eines Collarprozesses, bestehend aus einer Collar-Oxidabscheidung und Rückätzung des Collar-Oxids auf der Substratoberfläche und in dem Trench bis zur Innenelektrode, mit einem Collar versehen wird, wonach eine Komplettierung der Innenelektrode durch weitere Abscheidungen und Rückätzungen leitfähiger Schichten erfolgt, liegt die Aufgabe zugrunde, die spezifische Kapazität von Trench-Kondensatoren unter Beibehaltung des herkömmlichen Collarprozesses zu erhöhen. Dies wird zum einen dadurch gelöst, dass vor der Dotierung auf den oberen Bereich des Trenches, auf den später der Collar aufgebracht wird, eine maskierende Schicht aufgebracht wird, die vor dem Collarprozess wieder entfernt wird, und zum anderen dadurch vor Aufbringen des Dielektrikums die Oberfläche der später kapazitiv wirksamen Bereiche des Trenches außerhalb des Collarbereiches mit einer Schicht von Körnern aus leitfähigem Material versehen wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen, bei dem in ein Halbleitersubstrat ein Trench geätzt wird. Der Trench wird im Inneren, d.h. unterhalb eines oberseitennahen Bereiches entlang seiner Oberfläche mit einer Dotierung und einem Dielektrikum versehen. Danach wird der so vorbereitete Trench mit einem leitfähigen Material als Innenelektrode gefüllt, die Innenelektrode und das Dielektrikum im oberseitennahen Bereich innerhalb eines Collarbereiches zurückgeätzt und danach mittels eines Collarprozesses, bestehend aus einer Collar-Oxidabscheidung und Rückätzung des Collar-Oxids auf der Substratoberfläche und in dem Trench bis zur Innenelektrode, mit einem Collar versehen. Danach erfolgt eine Komplettierung der Innenelektrode durch weitere Abscheidungen und Rückätzungen leitfähiger Schichten.
  • Komplexe integrierte Schaltungen dynamischer Speicherchips weisen integrierte Kondensatorstrukturen in einer von drei unterschiedlichen Ausführungen auf,
    • – planare, parallel zur Halbleiteroberfläche angeordnete Metall-Isolator-Silizium-, Doppel-Poly-Silizium- oder Metall-Isolator-Metall-Kapazitäten,
    • – gestapelte, dreidimensional strukturierte Kapazitäten auf der Halbleiteroberfläche, so genannte STC (stacked capacitor) oder
    • – dreidimensional strukturierte Graben- oder Trench-Kapazitäten, sogenannte DTC (deep trench capacitor), die im Halbleitersubstrat versenkt sind.
  • Bei einem bekannten Trench-Kondensator wird in ein Halbleitersubstrat ein Graben, nämlich ein so genannter Trench geätzt. Der Trench wird im Inneren, d.h. unterhalb eines oberseitennahen Bereiches entlang seiner Oberfläche mit einer Dotierung und einem Dielektrikum versehen. Diese Dotierung wird auch als Plate-Dotierung bezeichnet.
  • Verfahrenstechnisch wird die Dotierung durch Ausdiffusion aus einer vorher auf die Trench-Oberfläche in den bereich der später als Kondensatorfläche wirkenden Fläche aufgebrachten As-Glasschicht realisiert. Zur Erreichung eines benötigten Dotierpegels muss die As-Glasschicht eine Mindestdicke bis in den unteren Bereich des Trenches aufweisen. Bei Strukturbreiten kleiner als 130 nm zeigen sich hier Schwierigkeiten, da die Anforderungen an eine Mindestdicke, bedingt, durch das hohe Aspektverhältnis der Trench-Struktur, das größer 50 ist, und die nichtideale Abscheidekonformität des für die Erzeugung der As-Glasschicht verwendeten As-CVD-Verfahrens, nicht mehr erfüllbar sind.
  • Nach der Dotierung wird der so vorbereitete Trench mit einem Dielektrikum versehen, danach mit einem leitfähigen Material als Innenelektrode gefüllt, die Innenelektrode und das Dielektrikum im oberseitennahen Bereich innerhalb eines Collarbereiches zurückgeätzt und danach mittels eines Collarprozesses, bestehend aus einer Collar-Oxidabscheidung und Rückätzung des Collar-Oxids auf der Substratoberfläche und in dem Trench bis zur Innenelektrode, mit einem Collar versehen. Danach erfolgt eine Komplettierung der Innenelektrode durch weitere Abscheidungen und Rückätzungen leitfähiger Schichten.
  • Zur Verbesserung der Speichereigenschaften dynamischer Speicherzellen ist man stets bemüht, möglichst hohe Kapazitäten der Kondensatoren zu erreichen. Bekannt ist hierzu bei STC, d.h. bei den gestapelten Kondensatoren, eine Erhöhung der spezifischen Kapazität, d.h. der Kapazität pro Flächeneinheit, zu erreichen. Die Kapazitätsvergrößerung wird durch eine Oberflächenvergrößerung herbeigeführt, dadurch, dass auf die Grundfläche der Kondensatoren leitfähige Körner aus Polysilizium aufgebracht werden. Diese werden auch als rugged poly oder HSG (hemispherical silicon grains) bezeichnet. Eine über die Anwendung bei STC hinausgehende Anwendung von HSG ist nicht bekannt.
  • Bei den Trench-Kondensatoren sind eine Vielzahl von Maßnahmen zur Erhöhung der Kapazität bekannt, von denen hier folgende angegeben werden:
    • – relative Erhöhung des Trench-Querschnittes und damit auch des Trench-Umfanges innerhalb des Speicherzellenterritoriums,
    • – Erhöhung der Tiefe des Trench, was bisher die wichtigste Maßnahme bei der Kondensator-Skalierung darstellte, was sich jedoch mit Skalierung des Trench-Querschnittes technisch zunehmend schwieriger gestaltet,
    • – Wahl einer flaschenförmigen Querschnittsgestaltung des Trench, eines sogenannten bottle shaped capacitor, die jedoch bei einem angestrebten geringen Abstand der Trenches zueinander ätztechnisch immer schwieriger wird,
    • – Reduzierung der Dicke des Dielektrikums, was jedoch durch einsetzendes Tunneln der Ladungsträger begrenzt ist,
    • – Verwendung von Dielektrika mit höherem Wert der Dielektrizitätskonstanten, was sich durch Schwierigkeiten bei der Abscheidung des Materiales, bei der In tegration oder bei dem Leckstromverhalten bisher nicht durchgesetzt hat,
    • – Erhöhung der Rauhigkeit der (inneren) Trench-Oberfläche durch eine Porenätzung (Mesoporen), was durch die enge Toleranzanforderung an die Mesoporen bisher nicht gelöst werden konnte.
  • Der Erfindung liegt somit die Aufgabe zugrunde, die Kapazität von Trench-Kondensatoren unter Beibehaltung des herkömmlichen Collarprozesses zu erhöhen.
  • Einerseits wird die Erfindung dadurch gelöst, dass vor der Dotierung im oberen Bereich des Trenches, auf den später der Collar aufgebracht wird, eine maskierende Schicht aufgebracht wird, die vor dem Collarprozess wieder entfernt wird. Diese maskierende Schicht schützt den oberen Bereich des Trenches , so dass nachfolgend mehrere Verfahrensschritte ausführbar sind, die eine Kapazitätserhöhung bewirken.
  • In einer Ausführungsform des Verfahren ist vorgesehen, dass die maskierende Schicht als Oxidschicht ausgebildet wird, die eine einfach herstellbare, wirkungsvolle Maske darstellt.
  • In einer Ausgestaltung des Verfahrens ist vorgesehen, dass nacheinander
    • – nach der Erzeugung des Trenches in dem Siliziumsubstrat auf der inneren Oberfläche des Trenches und auf der Substratoberfläche eine dünne, selektiv zur Oberfläche des Trenches entfernbare Maskenschicht abgeschieden wird,
    • – der beschichtete Trench mit einer Polymerschicht lunkerfrei gefüllt wird,
    • – die Polymerschicht bis auf die Substratoberfläche planarisiert wird, und etwa bis auf die spätere Collartiefe zu rückgeätzt wird,
    • – die von der Polymerschicht nicht maskierten Bereiche der Maskenschicht mittels selektiver anisotroper Ätzung selektiv zum Unterlagenmaterial bis zum Freiliegen des Siliziumsubstrats entfernt werden,
    • – die gesamte Polymerschicht mittels nasschemischer Ätzung wieder entfernt wird,
    • – eine Oxidation des freiliegenden Siliziumsubstrats mittels thermischer Oxidation erfolgt und damit die maskierende Schicht als Oxidmaske, aus dem Oxid des freiliegenden Siliziumsubstrats bestehend, gebildet wird und
    • – die selektive Entfernung der im unteren Bereich des Trenches verbliebenen Maskenschicht erfolgt.
  • In einer alternativen Ausgestaltung des Verfahrens ist vorgesehen, dass nacheinander
    • – nach der Erzeugung des Trenches in dem Siliziumsubstrat auf der inneren Oberfläche des Trenches und auf der Substratoberfläche eine dünne, selektiv zur Oberfläche des Trenches entfernbare Maskenschicht, bestehend aus einer Schichtfolge aus einer ersten Schicht, einer zweiten Schicht, einer oxidierbaren dritten Schicht, und einer vierten Schicht, abgeschieden wird,
    • – der beschichtete Trench mit einer Polymerschicht lunkerfrei gefüllt wird,
    • – die Polymerschicht bis auf die Substratoberfläche planarisiert und die Polymerschicht etwa bis auf die spätere collartiefe zurückgeätzt wird,
    • – die von der Polymerschicht nicht maskierten Bereiche der vierten Schicht der Maskenschicht mittels selektiver anisotroper Ätzung selektiv zum Unterlagenmaterial entfernt wird,
    • – die gesamte Polymerschicht mittels nasschemischer Ätzung wieder entfernt wird,
    • – eine Oxidation der freiliegenden dritten Schicht mittels thermischer Oxidation erfolgt und damit die maskierende Schicht als Oxidmaske, die aus dem Oxid der dritten Schicht besteht, ausgebildet wird und
    • – die selektive Entfernung der im unteren Bereich des Trench verbliebenen Maskenschicht erfolgt.
  • Zu dieser Alternative ist es günstig, dass die erste Schicht aus Oxid, die zweite Schicht, aus Si-Nitrid, die dritte Schicht, aus amorphem Silizium, die vierte Schicht aus Si-Nitrid, abgeschieden wird.
  • Nach der Erzeugung der maskierenden Schicht wird es möglich, dass unter Nutzung der maskierenden Schicht als Ätzmaske eine Bottle-Ätzung unter flaschenförmiger Ausweitung des Trenches durchgeführt wird.
  • Eine weitere Möglichkeit besteht darin, dass nach Erzeugung der maskierenden Schicht Körner in Form einer HSG-Schicht abgeschieden werden, wobei die HSG-Schicht danach bis unterhalb des späteren Collarbereiches unter Nutzung der maskierenden Schicht als Schutzmaske für den oberen Bereich des Trenches zurückgeätzt wird.
  • Weiterhin ist es günstig, dass unter Nutzung der maskierenden Schicht als Diffusions-Schutzschicht das Einbringen der Plate-Dotierung durch eine As-Gasphasendiffusion erfolgt.
  • Die notwendige Entfernung der maskierenden Schicht kann zweckmäßiger Weise dadurch erfolgen, dass die maskierende Schicht mittels einer selektiven nasschemischen Ätzung selektiv zu den anderen Schichtmaterialen der Trench-Struktur entfernt wird.
  • Es ist zweckmäßig, vorzusehen, dass die Polymerschicht aus Photoresist besteht.
  • Andererseits wird die erfindungsgemäße Aufgabe dadurch gelöst, dass vor Aufbringen des Dielektrikums die Oberfläche der später kapazitiv wirksamen Bereiche des Trenches außerhalb des Collarbereiches mit einer Schicht von Körnern aus leitfähigem Material versehen wird.
  • Damit wird eine Vergrößerung der Oberfläche des Trenches erreicht. Da auf diese vergrößerte Oberfläche dann auch das Dielektrikum aufgebracht wird, bewirkt die Oberflächenvergrößerung auch eine Vergrößerung der Kondensatorfläche und damit eine Kapazitätserhöhung.
  • Zweckmäßig ist es, das Verfahren so auszuführen, dass die Körner aus Polysilizium bestehen.
  • Eine weitere Ausführung des erfindungsgemäßen Verfahrens besteht darin, dass die Körner bei einer Strukturgröße der dynamischen Speicherzelle kleiner als 130nm die Körnergröße kleiner 30 nm beträgt. Damit wird sichergestellt, dass die Körner den Trenchquerschnitt nicht ausfüllen und die Einbringung weiterer Schichten ermöglichen.
  • Eine Möglichkeit besteht darin, dass die Körner selektiv aufgebracht werden. Dies bedeutet eine auf den Bereich der kapazitiv wirksamen Trench-Struktur begrenzte Einbringung der Körner.
  • Eine Ausgestaltung des Verfahrens kann im Vergleich zur selektiven Einbringung eine erhebliche Reduzierung der Prozesskomplexität bewirken. Dabei ist vorgesehen, dass vor dem Aufbringen der Körner der Collarbereich mit einer den Collarbereich maskierenden Schicht versehen wird und die Körner vor den nachfolgenden Prozessen im oberseitennahen Bereich entfernt werden und die maskierende Schicht nach der Dotierung wieder entfernt wird. Diese maskierende Schicht erlaubt es, die Beschichtung mit den Körnern zunächst nicht selektiv vorzunehmen, da sie dann wieder entfernt werden kann.
  • Die Verfahrensgestaltung mit einer maskierten Schicht erlaubt jedoch auch die Anwendung anderer späterer Prozessschritte. So wird in einer Variante vorgesehen, dass die Dotierung mittels einer As-Gasphasendiffusion erzeugt wird. Damit kann die Schwierigkeit überwunden werden, die insbesondere bei Strukturbreiten kleiner als 130 nm in der Einstellung einer Mindestdicke der As-Glasschicht besteht. Bei der As-Gasdiffusion muss jedoch der Collarbereich sicher maskiert werden, was durch die in dieser Verfahrensgestaltung erfindungsgemäß aufgebrachte maskierte Schicht gewährleistet ist.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt den Trench im Querschnitt nach mehreren Prozessschritten.
  • Das Ausführungsbeispiel bezieht sich auf die Ausgestaltung des erfindungsgemäßen Verfahrens mit dem nicht selektiven Aufbringen der Körner unter Verwendung einer den Collarbereich maskierenden Schicht.
  • In dem Prozessschritt 1 wird nach konventioneller Art in einem Siliziumsubstrat a eine Grabenstruktur, d.h. der Trench b, erzeugt, auf dessen innerer Oberfläche c und auf der Substratoberfläche d eine dünne Maskenschicht e abgeschieden wird.
  • Die dünne Maskenschicht ist dadurch gekennzeichnet, dass sie selektiv zur Oberfläche c des Trenches b entfernbar ist und bei einer im weiteren Integrationsprozess notwendigen Oxidation der Oberfläche c nicht oder nur unwesentlich oxidiert.
  • In einer vorteilhaften Ausführung besteht diese dünne Maskenschicht e aus einer Schichtfolge aus einer ersten Schicht f, vorzugsweise Oxid, einer zweiten Schicht g, vorzugsweise Si-Nitrid, einer dritten Schicht h, vorzugsweise amorphem Silizium und einer vierten Schicht i, vorzugsweise Si-Nitrid.
  • Diese Schichtfolge ist dadurch gekennzeichnet, dass
    • – die vierte Schicht i selektiv zur dritten Schicht h entfernbar ist und bei der im späteren Integrationsprozess notwendigen Oxidation der dritten Schicht h nicht oder nur unwesentlich oxidiert und dadurch die darunter liegenden Schichten schützt,
    • – die dritte Schicht h durch Oxidation in eine dichte Oxidschicht umgewandelt werden kann, die bei Entfernung der vierten Schicht i, der nicht oxidierten Bereiche der dritten Schicht h und der darunter liegenden zweiten Schicht g und ersten Schicht f nicht oder nur unwesentlich abgetragen wird,
    • – die zweite Schicht g bei der im späteren Integrationsprozess notwendigen Oxidation der dritten Schicht h nicht oder nur unwesentlich oxidiert und dadurch auch die erste Schicht f und die darunter liegenden Bereiche schützt und
    • – die erste Schicht f eine gute Haftung der Schichtfolge zur darunter liegenden Oberfläche c des Trenches b herstellt.
  • In einem Prozessschritt 3 wird der beschichtete Trench b mit einer Polymerschicht j aus Photoresist lunkerfrei gefüllt. Anschließend wird im Prozessschritt 4 die Polymerschicht j bis auf die Substratoberfläche d planarisiert und in Prozessschritt 5 etwa bis auf die spätere Collartiefe von ca. 1 μm, gemessen von der Substratoberfläche d, zurückgeätzt.
  • Nach Entfernen der von der Polymerschicht j nicht maskierten Bereiche der vierten Schicht i der Maskenschicht e mittels selektiver anisotroper Ätzung selektiv zum Unterlagenmaterial im Prozessschritt 6 wird im Prozessschritt 7 die gesamte Polymerschicht j mittels nasschemischer Ätzung wieder entfernt.
  • Es besteht auch in einer nicht näher dargestellten Verfahrensvariante die Möglichkeit, die Maskenschicht e in den von der Polymerschicht j nicht maskierten Bereiche vollständig zu entfernen, wodurch das Siliziumsubstrat a frei liegt.
  • Anschließend erfolgt in Prozessschritt 8 eine Oxidation der freiliegenden dritten Schicht h oder des freiliegenden Siliziumsubstrats a mittels thermischer Oxidation und im Prozessschritt 9 die selektive Entfernung der im unteren Bereich des Trench b verbliebenen Maskenschicht e.
  • Durch die Prozessschritte 8 und 9 wird im oberen Bereich des Trenches b eine maskierende Schicht als Oxidmaske k, die entweder aus dem Oxid der dritten Schicht h oder nach der Verfahrensvariante aus einem Oxid des freiliegenden Siliziumsubstrats a besteht, ausgebildet.
  • In nicht näher dargestellter Weise kann an dieser Stelle im Verfahrensablauf eine Bottle-Ätzung erfolgen, bei der der Trench b flaschenförmig ausgeweitet werden kann. Dies führt zu einer Oberflächenvergrößerung nach bekannter Art und Weise. Wird eine solche Bottle-Ätzung durchgeführt, dient die Oxidmaske k als Ätzmaske in der Funktion einer Bottle-Ätzmaske.
  • Anschließend werden in Prozessschritt 10 die Körner in Form einer HSG-Schicht 1 mittels eines CVD-Verfahrens abgeschieden. Die HSG-Schicht wird danach in Prozessschritt 11 bis unterhalb des späteren Collarbereiches zurückgeätzt. Dabei wirkt die Oxidmaske k als Schutzmaske für den oberen Bereich des Trenches b und erfüllt so die Funktion einer HSG-Maske.
  • In Prozessschritt 12 erfolgt das Einbringen der Plate-Dotierung m durch eine As-Gasphasendiffusion. Dabei wirkt die Oxidschicht k als Diffusions-Schutzschicht für den oberen Bereich des Trenches b, dem späteren Collar-Bereich. Hier nimmt die Oxidschicht k die Funktion einer GPD-Maske wahr.
  • In Prozessschritt 13 wird der verbliebene Teil der Oxidmaske mittels einer selektiven nasschemischen Ätzung k selektiv zu den anderen Schichtmaterialen der Trench-Struktur entfernt.
  • Anschließend erfolgt die Ausbildung einer Dielektrikumsschicht n in Prozessschritt 14, die Einbringung einer Innenelektrode o in Prozessschritt 15, die Rückätzung der Innenelektrode o bis auf ein Niveau oberhalb des HSG-Bereiches der verbliebenen HSG-Schicht 1 in Prozessschritt 16. Die Prozessschritte 15 und 16 werden in der nach dem Stand der Technik bekannten Prozessführung realisiert, ebenso wie der nachfolgende Collarprozess in den Prozessschritten 17 und 18 und die weitere nicht näher dargestellte Komplettierung der Trenchstruktur.
  • 1 bis 15
    Prozessschritt, d.h. Trenchquerschnitt nach einem Prozessschritt
    a
    Siliziumsubstrat
    b
    Trench
    c
    Oberfläche des Trench
    d
    Substratoberfläche
    e
    Maskenschicht
    f
    erste Schicht
    g
    zweite Schicht
    h
    dritte Schicht
    i
    vierte Schicht
    j
    Polymerschicht
    k
    Oxidmaske
    l
    HSG-Schicht
    m
    Plate-Dotierung
    n
    Dielektrikumsschicht
    o
    Innenelektrode

Claims (16)

  1. Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen, bei dem in die Tiefe eines Halbleitersubstrates ein Trench geätzt wird, der im Inneren, d.h. unterhalb eines oberseitennahen Bereiches entlang seiner Oberfläche, mit einer Dotierung und einem Dielektrikum versehen wird, danach der so vorbereitete Trench mit einem leitfähigen Material als Innenelektrode gefüllt wird, die Innenelektrode und das Dielektrikum im oberseitennahen Bereich innerhalb eines Collarbereiches zurückgeätzt und danach mittels eines Collarprozesses, bestehend aus einer Collar-Oxidabscheidung und Rückätzung des Collar-Oxids auf der Substratoberfläche und in dem Trench bis zur Innenelektrode, mit einem Collar versehen wird und danach eine Komplettierung der Innenelektrode durch weitere Abscheidungen und Rückätzungen leitfähger Schichten erfolgt, dadurch gekennzeichnet, dass vor der Dotierung auf den oberen Bereich des Trenches, auf den später der Collar aufgebracht wird, eine maskierende Schicht aufgebracht wird, die vor dem Collarprozess wieder entfernt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die maskierende Schicht als Oxidmaske (k) ausgebildet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich net, dass nacheinander nach Erzeugung des Trenches (b) in dem Siliziumsubstrat (a) auf der inneren Oberfläche (c) des Trenches (b) und auf der Substratoberfläche (d) eine dünne, selektiv zur Oberfläche (c) des Trenches b entfernbare Maskenschicht (e) abgeschieden wird, der beschichtete Trench (b) mit einer Polymerschicht j lunkerfrei gefüllt wird, die Polymerschicht (j) bis auf die Substratoberfläche (d) planarisiert wird, und etwa bis auf die spätere Collartiefe zurückgeätzt wird, die von der Polymerschicht (j) nicht maskierten Bereiche der Maskenschicht (e) mittels selektiver anisotroper Ätzung selektiv zum Unterlagenmaterial bis zum Freiliegen des Siliziumsubstrats (a) entfernt werden, die gesamte Polymerschicht (j) mittels nasschemischer Ätzung wieder entfernt wird, eine Oxidation des freiliegenden Siliziumsubstrats (a) mittels thermischer Oxidation erfolgt und damit die maskierende Schicht als Oxidmaske, aus dem Oxid des freiliegenden Siliziumsubstrats (a) bestehend, gebildet wird und die selektive Entfernung der im unteren Bereich des Trenches b verbliebenen Maskenschicht e erfolgt.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nacheinander nach der Erzeugung des Trenches (b) in dem Siliziumsub strat (a) auf der inneren Oberfläche (c) des Trenches (b) und auf der Substratoberfläche (d) eine dünne, selektiv zur Oberfläche (c) des Trenches (b) entfernbare Maskenschicht (e), bestehend aus einer Schichtfolge aus einer ersten Schicht (f), einer zweiten Schicht (g), einer oxidierbaren dritten Schicht (h), und einer vierten Schicht (i), abgeschieden wird, der beschichtete Trench (b) mit einer Polymerschicht (j) lunkerfrei gefüllt wird, die Polymerschicht (j) bis auf die Substratoberfläche (d) planarisiert und die Polymerschicht (j) etwa bis auf die spätere Collartiefe zurückgeätzt wird, die von der Polymerschicht (j) nicht maskierten Bereiche der vierten Schicht (i) der Maskenschicht (e) mittels selektiver anisotroper Ätzung selektiv zum Unterlagenmaterial entfernt wird, die gesamte Polymerschicht (j) mittels nasschemischer Ätzung wieder entfernt wird, eine Oxidation der freiliegenden dritten Schicht (h) mittels thermischer Oxidation erfolgt und damit die maskierende Schicht als Oxidmaske (k), die aus dem Oxid der dritten Schicht (h) besteht, ausgebildet wird und die selektive Entfernung der im unteren Bereich des Trench (b) verbliebenen Maskenschicht (e) erfolgt.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die erste Schicht (f) aus Oxid, die zweite Schicht (g), aus Si-Nitrid, die dritte Schicht (h), aus amorphem Silizium und/oder die vierte Schicht (i) aus Si-Nitrid, abgeschieden wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass unter Nutzung der maskierenden Schicht als Ätzmaske eine Bottle-Ätzung unter flaschenförmiger Ausweitung des Trenches (b) durchgeführt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass nach Erzeugung der maskierenden Schicht Körner in Form einer HSG-Schicht (1) abgeschieden werden, wobei die HSG-Schicht danach bis unterhalb des späteren Collarbereiches unter Nutzung der maskierenden Schicht als Schutzmaske für den oberen Bereich des Trenches (b) zurückgeätzt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass unter Nutzung der maskierenden Schicht als Diffusions-Schutzschicht das Einbringen der Plate-Dotierung (m) durch eine As-Gasphasendiffusion erfolgt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die maskierende Schicht mittels einer selektiven nasschemischen Ätzung (k) selektiv zu den anderen Schichtmaterialen der Trench-Struktur entfernt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Polymerschicht (j) aus Photoresist besteht.
  11. Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen, bei dem in die Tiefe eines Halbleitersubstrates ein Trench geätzt wird, der im Inneren, d.h. unterhalb eines oberseitennahen Bereiches entlang seiner Oberfläche, mit einer Dotierung und einem Dielektrikum versehen wird, danach der so vorbereitete Trench mit einem leitfähigen Material als Innenelektrode gefüllt wird, die Innenelektro de und das Dielektrikum im oberseitennahen Bereich innerhalb eines Collarbereiches zurückgeätzt und danach mittels eines Collarprozesses, bestehend aus einer Collar-Oxidabscheidung und Rückätzung des Collar-Oxids auf der Substratoberfläche und in dem Trench bis zur Innenelektrode, mit einem Collar versehen wird und danach eine Komplettierung der Innenelektrode durch weitere Abscheidungen und Rückätzungen leitfähger Schichten erfolgt, dadurch gekennzeichnet, dass vor Aufbringen des Dielektrikums die Oberfläche der später kapazitiv wirksamen Bereiche des Trenches (b) außerhalb des Collarbereiches mit einer Schicht von Körnern (1) aus leitfähigem Material versehen wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Körner aus Polysilizium bestehen.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Körner bei einer Strukturgröße der dynamischen Speicherzelle kleiner als 130nm die Körnergröße kleiner 30 nm beträgt.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Körner selektiv aufgebracht werden.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass vor dem Aufbringen der Körner der Collarbereich mit einer den Collarbereich maskierenden Schicht versehen wird und die Körner vor den nachfolgenden Prozessen im oberseitennahen Bereich entfernt werden und die maskierende Schicht nach der Dotierung wieder entfernt wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Dotierung mittels einer As-Gasphasendiffusion erzeugt wird.
DE10227492A 2002-06-19 2002-06-19 Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen Expired - Fee Related DE10227492B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10227492A DE10227492B4 (de) 2002-06-19 2002-06-19 Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen
US10/465,488 US6841443B2 (en) 2002-06-19 2003-06-19 Method for fabricating a deep trench capacitor for dynamic memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10227492A DE10227492B4 (de) 2002-06-19 2002-06-19 Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen

Publications (2)

Publication Number Publication Date
DE10227492A1 true DE10227492A1 (de) 2004-01-15
DE10227492B4 DE10227492B4 (de) 2006-03-09

Family

ID=29723305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10227492A Expired - Fee Related DE10227492B4 (de) 2002-06-19 2002-06-19 Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen

Country Status (2)

Country Link
US (1) US6841443B2 (de)
DE (1) DE10227492B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849529B2 (en) * 2002-10-25 2005-02-01 Promos Technologies Inc. Deep-trench capacitor with hemispherical grain silicon surface and method for making the same
JP2008522401A (ja) * 2004-11-26 2008-06-26 エヌエックスピー ビー ヴィ 表面域の改質方法および電子デバイス
US20060228864A1 (en) * 2005-04-12 2006-10-12 Promos Technologies Inc. Semiconductor devices having a bottle-shaped deep trench capacitor and methods for making the same using Epi-Si growth process
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
TWI277202B (en) * 2005-09-27 2007-03-21 Promos Technologies Inc Bottle-shaped trench and method of fabricating the same
TWI293199B (en) * 2005-10-04 2008-02-01 Promos Technologies Inc Method of fabricating a bottle-shaped trench
US7294554B2 (en) * 2006-02-10 2007-11-13 International Business Machines Corporation Method to eliminate arsenic contamination in trench capacitors
US7410862B2 (en) * 2006-04-28 2008-08-12 International Business Machines Corporation Trench capacitor and method for fabricating the same
US7858485B2 (en) 2008-08-14 2010-12-28 International Business Machines Corporation Structure and method for manufacturing trench capacitance
US8242549B2 (en) * 2009-02-17 2012-08-14 International Business Machines Corporation Dynamic random access memory cell including an asymmetric transistor and a columnar capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877061A (en) * 1997-02-25 1999-03-02 International Business Machines Corporation Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5981350A (en) * 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6159874A (en) * 1999-10-27 2000-12-12 Infineon Technologies North America Corp. Method of forming a hemispherical grained capacitor
US6555430B1 (en) * 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
US6448131B1 (en) * 2001-08-14 2002-09-10 International Business Machines Corporation Method for increasing the capacitance of a trench capacitor
DE10143283C1 (de) * 2001-09-04 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
US6537872B1 (en) * 2002-04-19 2003-03-25 Nanya Technology Corporation Method of fabricating a DRAM cell capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher

Also Published As

Publication number Publication date
US6841443B2 (en) 2005-01-11
DE10227492B4 (de) 2006-03-09
US20040023464A1 (en) 2004-02-05

Similar Documents

Publication Publication Date Title
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE10034003A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
EP0744772A1 (de) DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben
DE4321638A1 (de) Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
DE19860829B4 (de) Verfahren zur Herstellung eines Halbleiterbausteins
DE4323363A1 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE4227227B4 (de) Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen
DE10308888B4 (de) Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE19718721A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE10227492B4 (de) Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE4442432A1 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE19801854A1 (de) Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff
DE19632835C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE19710491C2 (de) Herstellungsverfahren für Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 10262134

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10262134

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee