DE10220189B4 - Gate-Struktur für einen Transistor und Verfahren zu deren Herstellung - Google Patents

Gate-Struktur für einen Transistor und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10220189B4
DE10220189B4 DE10220189A DE10220189A DE10220189B4 DE 10220189 B4 DE10220189 B4 DE 10220189B4 DE 10220189 A DE10220189 A DE 10220189A DE 10220189 A DE10220189 A DE 10220189A DE 10220189 B4 DE10220189 B4 DE 10220189B4
Authority
DE
Germany
Prior art keywords
layer
barrier layer
electrically conductive
metal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10220189A
Other languages
English (en)
Other versions
DE10220189A1 (de
Inventor
Werner Graf
Ulrike Bewersdorff-Sarlette
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10220189A priority Critical patent/DE10220189B4/de
Priority to US10/431,425 priority patent/US6927154B2/en
Priority to KR1020030028626A priority patent/KR100648740B1/ko
Publication of DE10220189A1 publication Critical patent/DE10220189A1/de
Application granted granted Critical
Publication of DE10220189B4 publication Critical patent/DE10220189B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Gate-Struktur eines Transistors wobei auf einem Gate-Dielektrikum (12) ein Gate-Elektroden-Schichtstapel (30) strukturiert wird, der zumindest folgende Schichten umfasst:
– zumindest eine auf dem Gate-Dielektrikum (12) aufgebrachte dotierte Polysilizium-Schicht (14),
– zumindest eine auf der Polysiliziumschicht (14) aufgebrachte erste, elektrisch leitfähige Barriereschicht (16),
– zumindest eine auf der ersten, elektrisch leitfähigen Barriereschicht (16) aufgebrachte Metallschicht (18),
– eine zweite auf der Metallschicht aufgebrachte Barriereschicht (19), und
– eine auf der zweiten Barriereschicht (19) aufgebrachte isolierende Kappe (22) aus Siliziumoxid.

Description

  • Die vorliegende Erfindung betrifft eine Gate-Struktur eines Transistors sowie ein Verfahren zu deren Herstellung.
  • Transistoren, insbesondere Feldeffekttransistoren, bilden ein wichtiges Bauelement heutiger integrierter Schaltungen. Zur Strukturierung der Gate-Elektroden von Feldeffekttransistoren, werden diese häufig aus einer relativ dicken elektrisch leitfähigen Schicht geätzt. Dabei ist es üblich, dass die Gate-Elektrode integraller Bestandteil von sogenannten Gatebahnen, beispielsweise einer Wortleitung, ist, die neben der Gate-Elektrode noch Verbindungsleitungen aufweist, die mehrere Feldeffekttransistoren miteinander verbinden.
  • In herkömmlichen integrierten Schaltungen wird als Elektrodenmaterial für Feldeffekttransistoren stark dotiertes Polysilizium verwendet. Allerdings zeigte sich, dass mit diesem Material der Reduzierung der Elektrodenhöhe sowie der Steigerung der Betriebsgeschwindigkeit der Schaltung enge Grenzen gesetzt sind. Die Reduzierung der Elektrodenhöhe ist aus prozesstechnischen Gründen wünschenswert, da so die Planarität der integrierten Schaltung verbessert werden kann, wodurch sich wiederum die Qualität der eingesetzten photolitographischen Prozessen verbessert. Allerdings wird durch die Verringerung der Elektrodenhöhe deren Querschnittfläche reduziert, was wiederum zu einer Erhöhung des Widerstands der Elektrode führt.
  • Die Betriebsgeschwindigkeit der Schaltung hängt aber auch von der Leitfähigkeit der Gate-Elektrode bzw. der Gatebahnen ab. Um diese zu erhöhen ist es erstrebenswert, Materialien mit geringem spezifischen Widerstand zu verwenden. Somit wurde nach alternativen Materialien gesucht, die eine weitere Reduzierung des spezifischen Widerstands der Schicht, aus der die Gate-Elektrode strukturiert wird, erlauben.
  • Durch die Aufbringung einer zusätzlichen Schicht eines Metallsilizids mit geringem elektrischen Widerstand auf der Elektrodenschicht konnte die elektrische Leitfähigkeit der Elektrode erhöht werden. Geeignete hochschmelzende Metallsilizide sind beispielsweise binäre Wolfram- oder Titan-Silicide, die einen Schmelzpunkt im Bereich von 1400°C aufweisen. Dieser hohe Schmelzpunkt ermöglicht es, dass diese Silicide frühzeitig in dem Strukturierungsprozess der integrierten Schaltung eingesetzt werden, da die weitere Strukturierung der integrierten Schaltung oftmals den Einsatz hoher Temperaturen während nachfolgender Prozessschritte erfordert.
  • Obwohl diese Metallsilizide gegenüber dotiertem Polysilizium eine signifikant erhöhte elektrische Leitfähigkeit aufweisen, ist ihr spezifischer Widerstand um eine Größenordnung höher als der der reinen Metalle. Deshalb wurden verstärkt Bestrebungen unternommen, die reinen Metalle als Elektrodenmaterialien zu verwenden. Hierbei ist Wolfram von besonderem Interesse, da es vergleichsweise billig ist, einen hohen Schmelzpunkt (ca. 3410°C) aufweist und in bestehende Prozessabläufe mit Anpassung der einzelnen Prozeßschritte an die Eigenschaften des Metalls integriert werden kann.
  • Eine derartige Vorgehensweise wird beispielsweise in der US-Patentschrift US 5,998,290 A vorgeschlagen. Dort wird eine Gate-Elektrode eines Feldeffekttransistors beschrieben, die eine auf einem Gate-Dielektrikum aufgebrachte Polysiliziumschicht umfasst. Auf der Polysiliziumschicht ist eine elektrisch leitfähige Barriereschicht aufgebracht, die beispielsweise aus Titannitrid besteht. Über dieser Barriereschicht liegt eine Wolframschicht. Auf der Wolframschicht wurde eine Nitridschicht abgeschieden.
  • Die Dokumente US 5, 739, 066 A , US 6,015,997 A , US 6,194,294 B1 sowie US 5,736,455 A zeigen ebenfalls entsprechende Gate-Elektroden.
  • Eine ähnliche Vorgehensweise wird auch in der US-Patentschrift US 6,198,144 B1 vorgeschlagen. Dort wird eine Gate-Elektrode eines Feldeffekttransistors bzw. der Schichtstapel einer Wortleitung beschrieben, die eine auf einem Gate-Dielektrikum aufgebrachte Polysiliziumschicht umfasst. Auf der Polysiliziumschicht ist eine elektrisch leitfähige Barriereschicht aufgebracht, die beispielsweise aus Wolframnitrid bestehen kann. Über dieser Barriereschicht liegt eine Metallschicht, die beispielsweise aus Wolfram bestehen kann. Auf der Metallschicht wurde als isolierende Kappe eine Siliziumdioxidschicht („Cap-Oxide") und auf dieser wiederum eine Siliziumnitridschicht abgeschieden.
  • Leider tritt bei dem in der Patentschrift US 6,198,144 B1 beschriebenen Elektrodenstapel das Problem auf, dass bei den Bedingungen, unter denen in der Halbleitertechnologie üblicherweise Siliziumoxidschichten als Cap-Oxide abgeschieden werden, die in der Gate-Elektrode verwendete Metallschicht bereits oxidiert werden kann, und somit die Leitfähigkeit der Elektrode durch die Abscheidung von Siliziumoxid auf der Metallschicht verschlechtert werden kann. Durch die Verwendung eines anderen Kappenmaterials, beispielsweise Siliziumnitrid anstatt Siliziumoxid, wird dieses Problem zwar weitgehend vermieden, allerdings wird durch die Siliziumnitrid-Kappen die Gate-Elektrode bzw. die Wortleitung schlechter abgeschirmt, so dass es innerhalb der integrierten Schaltung zu stärkeren Kopplungseffekten kommt, die sich nachteilig auf die Schaltungseigenschaften auswirken können.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, eine Gate-Struktur für einen Transistor, insbesondere einen Feldeffekttransistor, bereitzustellen, der die genannten Nachteile des Standes der Technik vermeidet oder mindert.
  • Debei ist es explizit eine Aufgabe der vorliegenden Erfindung eine Gate-Struktur für einen Transistor, insbesondere für einen Feldeffekttransistor bereitzustellen, die eine hohe elektrische Leitfähigkeit mit geringeren Kopplungseffekten verbindet.
  • Diese Aufgabe wird von dem Verfahren zur Herstellung einer Gate-Struktur gemäß Patentanspruch 1, sowie der Gate-Struktur gemäß dem unabhängigen Patentanspruch 12 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen der Beschreibung und den beiliegenden Zeichnungen.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung einer Gate-Struktur eines Transistors bereitgestellt, wobei auf einem Gate-Dielektrikum ein Gate-Elektroden-Schichtstapel strukturiert wird, der zumindest folgende Schichten umfasst:
    • – zumindest eine auf dem Gate-Dielektrikum aufgebrachte dotierte Polysilizium-Schicht,
    • – zumindest eine auf der Polysiliziumschicht aufgebrachte erste, elektrisch leitfähige Barriereschicht,
    • – zumindest eine auf der ersten, elektrisch leitfähigen Barriereschicht aufgebrachte Metallschicht,
    • – eine zweite auf der Metallschicht aufgebrachte Barriereschicht, und
    • – eine auf der zweiten Barriereschicht aufgebrachte isolierende Kappe aus Siliziumoxid.
  • Durch das Aufbringen der zweiten Barriereschicht auf der Metallschicht vor der Abscheidung der Siliziumoxidschicht wird eine Oxidation des Metalls während der Abscheidung der Siliziumoxidschicht verhindert. Dadurch wird eine Erniedrigung der Leitfähigkeit der Metallschicht oder ein Verlust an Metall durch sublimierendes Metalloxid verhindert. Dadurch wird insbesondere die Leistungsfähigkeit der Gate-Struktur bzw. des Transistors weiter verbessert. Durch die Verwendung der Siliziumoxid-Kappe werden zusätzlich störende Kopplungseffekte in der Schaltung deutlich verringert.
  • In einer besonders bevorzugten Ausführungsform der vorliegenden Erfindung wird in einem weiteren Schritt auf den Seitenwänden des Gate-Elektroden-Schichtstapels zumindest im Bereich der ersten, elektrisch leitfähigen Barriereschicht und der Metallschicht zumindest eine Seitenwandpassivierungsschicht aufgebracht.
  • In einer bevorzugten Variante des erfindungsgemäßen Verfahrens wird zur Strukturierung des Schichtstapels nacheinander über dem Gate-Dielektrikum eine dotierte Polysiliziumschicht, zumindest eine erste, elektrisch leitfähige Barriereschicht, eine Metallschicht, zumindest eine zweite Barriereschicht sowie eine Siliziumoxidschicht aufgebracht und anschließend wird aus den über dem Gate-Dielektrikum abgeschiedenen Schichten der Gate-Elektroden-Schichtstapel mittels einer Ätztechnik strukturiert.
  • Bei dieser Verfahrensvariante können nach der Strukturierung des Gate-Elektroden-Schichtstapels die Seitenwandpassivierungsschicht in einem anschließenden optionalen Verfahrensschritt bis unmittelbar an das Gate-Dielektrikum abgeschieden und strukturiert werden.
  • In einer weiteren besonders bevorzugten Verfahrensvariante der vorliegenden Erfindung wird zur Strukturierung des Schichtstapels nacheinander über dem Gate-Dielektrikum eine dotierte Polysiliziumschicht, zumindest eine erste, elektrisch leitfähige Barriereschicht, eine Metallschicht, zumin dest eine zweite Barriereschicht aufgebracht, anschließend werden diese Schichten mittels einer Ätztechnik strukturiert und danach wird zur Vervollständigung des Gate-Elektroden-Schichtstapels eine Siliziumdioxidschicht zumindest auf der zweiten Barriereschicht abgeschieden.
  • Diese Verfahrensvariante bietet den Vorteil, dass zusammen mit der Abscheidung der Siliziumdioxid-Kappe auf der zweiten Barriereschicht über dem Gate-Dielektrikum eine schützende Siliziumoxidschicht abgeschieden werden kann. Diese Siliziumoxidschicht schützt beispielsweise das Gate-Dielektrikum oder die darunter liegenden Elemente des Transistors, beispielsweise die Source- und Draingebiete während der Strukturierung der Seitenwandpassivierungsschicht in einem nachfolgenden optionalen Verfahrensschritt. Nach der Strukturierung der Seitenwandpassivierungsschicht kann die Siliziumoxidschicht im Bereich des Gate-Dielektrikums wieder entfernt werden.
  • Zur Strukturierung des Gate-Elektroden-Schichtstapels können herkömmliche Strukturierungsschritte, beispielsweise photolithographische Strukturierungsschritte, verwendet werden. Dazu wird auf der Siliziumdioxidschicht oder der Barriereschicht eine Lithographiemaske aufgebracht, belichtet, entwickelt und anschließend eine Ätzung durchgeführt, um die zuvor abgeschiedenen Schichten in dem nicht durch die Maske abgedeckten Bereich wieder von dem Substrat, in dem das Gate-Dielektrikum strukturiert wurde, zu entfernen, so dass in dem durch die Maske abgedeckten Bereich ein entsprechender Schichtstapel bestehen bleibt. Anschließend wird die Lithographiemaske beispielsweise durch eine Ätzung oder durch Veraschung wieder entfernt.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist die zweite Barriereschicht eine Metallnitridschicht, vorzugsweise eine Tantalnitrid, oder Siliziumnitridschicht.
  • Vorzugsweise wird die zweite Barriereschicht durch chemische Gasphasenabscheidungsverfahren, vorzugsweise durch LPCVD-(Low-Pressure-Chemical-Vapor-Deposition), PECVD-(Plasma-Enhanced-Chemical-Vapor-Deposition) oder RTCVD-(Rapid-Thermal-Anneal-Chemical-Vapor-Deposition)-Verfahren, auf der Metallschicht aufgebracht.
  • In einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist die Metallschicht aus einem Material ausgesucht aus der Gruppe umfassend Aluminium, Kupfer, Wolfram, Titan, Platin, Palladium, Kobalt, Molybdän, Nickel, Rhodium, Iridium und elektrisch leitfähige Metallegierungen. Besonders bevorzugt ist es, dass die Metallschicht aus einem Metall mit relativ hohen Schmelzpunkt besteht. Durch die Verwendung dieser Metalle wird sichergestellt, dass die Gate-Struktur eine ausreichende Temperaturbeständigkeit in nachfolgenden Strukturierungsschritten aufweist. Besonders bevorzugt ist die Verwendung von Wolfram oder Titan, insbesondere von Wolfram. Die unterschiedlichen Metallschichten können mittels herkömmlicher Metallabscheidungsverfahren aufgebracht werden.
  • Die erste, elektrisch leitfähige Barriereschicht sollte undurchlässig für Siliziumatome und die Metallatome der Metallschicht sein und somit als Diffusionsbarriere für die jeweiligen der Barriereschicht benachbarten Materialien dienen. In einer bevorzugten Variante des erfindungsgemäßen Verfahrens ist die erste, elektrisch leitfähige Barriereschicht (16) eine Wolframnitrid-(WNx) oder Titannitridschicht (TiNx). Wird Wolfram als Material für die Metallschicht verwendet, ist die Verwendung von Wolframnitrid als elektrisch leitfähige Barriereschicht besonders bevorzugt. Die Barriereschicht kann auch aus mehreren Schichten verschiedener Zusammensetzung aufgebaut sein. Beispielsweise ist es möglich, dass die Barriereschicht aus mehreren Wolframnitridschichten mit jeweils unterschiedlichen Stickstoffgehalt umfasst.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist die Seitenwandpassivierungsschicht eine Nitridschicht, vorzugsweise eine Siliziumnitridschicht. Diese werden mittels herkömmlicher Techniken auf den Seitenwänden des strukturierten Gate-Elektroden-Schichtstapels abgeschieden und strukturiert. Besonders bevorzugt ist es, dass zum Aufbringen der Seitenwandpassivierungsschicht, diese mittels eines chemischen Gasphasenabscheidungsverfahrens, vorzugsweise einem LPCVD-(Low-Pressure-Chemical-Vapor-Deposition) oder RTCVD-(Rapid-Thermal-Anneal-Chemical-Vapor-Deposition) Verfahren, abgeschieden wird. Die Strukturierung der Seitenwandpassiverungsschicht kann neben der Abscheidung noch weitere Strukturierungsschritte umfassen, beispielsweise Rückätzungsschritte, je nachdem, welche Form die Seitenwandpassivierungsschicht erhalten soll. Durch die Seitenwandpassivierungsschicht werden die durch sie abgedeckten Schichten vor Oxidation in nachfolgenden Prozessschritten, beispielsweise einer Source/Drain-Reoxidation, geschützt.
  • In einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens wird die Gate-Struktur als integraler Bestandteil einer Gatebahn, insbesondere einer Wortleitung, strukturiert. In diesem Fall wird die Unterscheidung zwischen den verschiedenen Bestandteilen der Gatebahn, also der Gate-Struktur und den reinen Verbindungsleitungen, durch die Position und Ausdehnung des Gate-Dielektrikums auf dem Wafer-Substrat festgelegt.
  • Das vorliegende erfindungsgemäße Verfahren ist vorzugsweise Bestandteil eines größeren Gesamtprozesses zur Herstellung einer integrierten Schaltung. Insbesondere kann es Bestandteil eines Prozesses zur Strukturierung eines Transistors, vorzugsweise eines Feldeffekttransistors auf einem Halbleitersubstrat sein.
  • Das Gate-Dielektrikum wird im Rahmen der vorliegenden Erfindung in der Regel ein Gate-Oxid sein, aber auch andere Materialien können als Gate-Dielektrikum eingesetzt werden.
  • In einem weiteren Aspekt der vorliegenden Erfindung wird eine Gate-Struktur eines Transistors umfassend einen Gate-Elektroden-Schichtstapel bereitgestellt, der
    • – zumindest eine auf einem Gate-Dielektrikum aufgebrachte dotierte Polysiliziumschicht,
    • – zumindest eine auf der Polysiliziumschicht aufgebrachte erste, elektrisch leitfähige Barriereschicht,
    • – zumindest eine auf der ersten, elektrisch leitfähigen Schicht aufgebrachte Metallschicht,
    • – eine zweite auf der Metallschicht aufgebrachte Barriereschicht (19), und
    • – eine auf der zweiten Barriereschicht aufgebrachte isolierende Kappe aus Siliziumoxid enthält.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst die Gate-Struktur zumindest eine Seitenwandpassivierungsschicht, die sich zumindest im Bereich der ersten, elektrisch leitfähigen Barriereschicht und der Metallschicht auf den Seitenwänden des Gate-Elektroden-Schichtstapels erstreckt.
  • Die erfindungsgemäße Gate-Struktur entspricht der Gate-Struktur, die gemäß dem erfindungsgemäßen Verfahren erhalten werden kann. Somit gelten sämtliche Ausführungen, die dort bezüglich der bevorzugten Ausführungsformen gemacht worden sind, im gleichen Maße auch für die erfindungsgemäße Gate-Struktur.
  • Die Erfindung wird nachfolgend anhand der 1 bis 2c näher dargestellt. Es zeigen:
  • 1 eine bevorzugte Ausführungsform der erfindungsgemäßen Gate-Struktur, und
  • 2A–C verschiedene Schritte einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens.
  • 1 zeigt eine schematische Darstellung einer bevorzugten Ausführungsform der erfindungsgemäßen Gate-Struktur. Auf einem Substrat, das weitere Elemente des Transistors enthält (nicht gezeigt) ist ein Gate-Dielektrikum 12, hier eine Gate-Oxid, aufgebracht. Der Gate-Elektroden-Schichtstapel 30 ist in der gezeigten Ausführungsform aus einer auf dem Gate-Oxid 12 aufgebrachten Polysiliziumschicht 14, einer darüber aufgebrachten elektrisch leitfähigen Barriereschicht aus Wolframnitrid, der darüber angeordneten Metallschicht 18 aus Wolfram, der über der Metallschicht angeordneten zweiten Barriereschicht 19 aus Siliziumnitrid sowie der den Schichtstapel 30 nach oben isolierenden Kappe 24 aus Siliziumdioxid aufgebaut.
  • Auf den Seitenwänden des Gate-Elektroden-Schichtstapels 30 sind Seitenwandpassivierungsschichten 22 aus Siliziumnitrid aufgebracht, um den Gate-Elektroden-Schichtstapel 30 gegenüber Oxidation zu in nachfolgenden Prozessschritten zu schützen. In der in 1 gezeigten Ausführungsform decken die Seitenwandpassivierungsschichten 22 alle Schichten des Gate-Elektroden-Schichtstapels 30 ab, außer Teilbereiche der Polysilziumschicht, die in ihren an das Gate-Oxid angrenzenden Bereichen der Seitenwände nicht durch die Seitenwandpassivierungsschichten 22 bedeckt wird.
  • In 2 sind einige Verfahrensschritte einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens gezeigt. 2a zeigt eine Schichtfolge verschiedener Schichten, die nacheinander auf dem Substrat zum Aufbau des Gate-Elektroden-Schichtstapels 30 abgeschieden wurden. Auf dem Substrat 10, in dem bereits weitere Elemente des Transistors strukturiert wurden (nicht gezeigt), wurde ein Gate-Dielektrikum 12, hier ein Gate-Oxid, abgeschieden und strukturiert. Über dem Gate-Oxid wurde anschließend eine dotierte Polysiliziumschicht 14, eine Wolframnitridschicht 16, eine Wolframschicht 18, eine Siliziumnitridschicht 19 sowie eine Siliziumdioxidschicht abgeschieden. Dabei wurde die Siliziumnitridschicht mittels eines RTCVD-Verfahrens abgeschieden.
  • Anschließend wurde die Schichtfolge durch eine geeignete Ätztechnik, beispielsweise einem Photolithographieverfahren, zu dem in 2b gezeigten Gate-Elektroden-Schichtstapel 30 strukturiert. Anschließend wurde zur Seitenwandpassivierung mittels eines LPCVD-Verfahrens die Seitenwandpassivierungsschichten auf den Seitenwänden des Schichtstapels abgeschieden und anschließend durch eine geeignete Ätztechnik strukturiert.
  • Die in 2c gezeigte Form der Seitenwandpassivierungsschichten 22 sind idealisiert dargestellt. In der In 2c dargestellten Ausführungsform des Verfahrens wird das Siliziumnitrid zur Seitenwandpassivierung bis unmittelbar an das Gate-Oxid abgeschieden. Wenn eine solche Struktur gewünscht wird, kann die zur Strukturierung des Gate-Elektroden-Schichtstapels 30 eingesetzte Ätztechnik nach der Abscheidung aller den Gate-Elektroden-Schichtstapel 30 bildenden Schichten durchgeführt werden. Wenn dies vermieden werden soll und sich die Seitenwandpassivierungsschichten 22 lediglich über einen oberen Teilbereich der Polysilziumschicht (wie in 1 gezeigt) erstrecken sollen, kann dieser Bereich vor der Abscheidung der Passivierungsschichten 22 beispielsweise durch eine Siliziumdioxidschicht, die später wieder entfernt wird geschützt werden.
  • Dazu ist es sinnvoll, das oben beschriebene Verfahren dahingehend zu variieren, dass der Gate-Elektroden-Schichtstapel bereits nach der Abscheidung der zweiten Barriereschicht 19 durch eine entsprechende Ätztechnik, beispielsweise einer entsprechend angepassten Photolithographietechnik, strukturiert wird, und anschließend durch eine Abscheidung von Siliziumdioxid auf der Barriereschicht 19 und den an den Gate-Elektroden-Schichtstapel angrenzenden Bereichen des Gate-Dielektrikums 12 sowohl die Siliziumdioxid-Kappe 24 als auch die schützende Siliziumdioxidschicht (nicht gezeigt) zu bilden. Nach der Abscheidung und Strukturierung der Seitenwandpassivierungsschichten kann dann die Siliziumdioxidschicht im Bereich des Gate-Oxids wieder entfernt werden.
  • Durch das Aufbringen der zweiten Barriereschicht auf der Metallschicht vor der Abscheidung der Siliziumoxidschicht wird eine Oxidation des Metalls während der Abscheidung der Siliziumoxidschicht verhindert. Dadurch wird eine Erniedrigung der Leitfähigkeit der Metallschicht oder ein Verlust an Metall durch sublimierendes Metalloxid verhindert. Dadurch wird insbesondere die Leistungsfähigkeit der Gate-Struktur bzw. des Transistors weiter verbessert. Durch die Verwendung der Siliziumoxid-Kappe werden zusätzlich störende Kopplungseffekte in der Schaltung deutlich verringert.

Claims (17)

  1. Verfahren zur Herstellung einer Gate-Struktur eines Transistors wobei auf einem Gate-Dielektrikum (12) ein Gate-Elektroden-Schichtstapel (30) strukturiert wird, der zumindest folgende Schichten umfasst: – zumindest eine auf dem Gate-Dielektrikum (12) aufgebrachte dotierte Polysilizium-Schicht (14), – zumindest eine auf der Polysiliziumschicht (14) aufgebrachte erste, elektrisch leitfähige Barriereschicht (16), – zumindest eine auf der ersten, elektrisch leitfähigen Barriereschicht (16) aufgebrachte Metallschicht (18), – eine zweite auf der Metallschicht aufgebrachte Barriereschicht (19), und – eine auf der zweiten Barriereschicht (19) aufgebrachte isolierende Kappe (22) aus Siliziumoxid.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass in einem zusätzlichen Schritt auf den Seitenwänden des Gate-Elektroden-Schichtstapels (30) zumindest im Bereich der ersten, elektrisch leitfähigen Barriereschicht (16) und der Metallschicht (18) zumindest eine Seitenwandpassivierungsschichten (22) aufgebracht wird.
  3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur Strukturierung des Schichtstapels nacheinander über dem Gate-Dielektrikum (12) eine dotierte Polysiliziumschicht (14), zumindest eine erste, elektrisch leitfähige Barriereschicht (16), eine Metallschicht (18), zumindest eine zweite Barriereschicht (19) sowie eine Siliziumdioxidschicht (24) aufgebracht wird und anschließend aus den über dem Gate-Dielektrikum (12) abgeschiedenen Schichten der Gate-Elektroden-Schichtstapel (30) mittels einer Ätztechnik strukturiert wird.
  4. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur Strukturierung des Schichtstapels nacheinander über dem Gate-Dielektrikum (12) eine dotierte Polysiliziumschicht (14), zumindest eine erste, elektrisch leitfähige Barriereschicht (16), eine Metallschicht (18), zumindest eine zweite Barriereschicht (19) aufgebracht wird, anschließend diese Schichten mittels einer Ätztechnik strukturiert werden und nachfolgend zur Vervollständigung des Gate-Elektroden-Schichtstapels (30) eine Siliziumdioxidschicht (24) auf der zweiten Barriereschicht (19) abgeschieden wird.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die zweite Barriereschicht (19) eine Siliziumnitridschicht oder eine Metallnitridschicht, vorzugsweise eine Tantalnitrid, ist.
  6. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die zweite Barriereschicht durch chemische Gasphasenabscheidung, vorzugsweise durch ein LPCVD-, PECVD- oder RTCVD-Verfahren, auf der Metallschicht aufgebracht wird.
  7. Verfahren gemäß einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass die Seitenwandpassivierungsschichten (20) Nitridschichten, vorzugsweise Siliziumnitridschichten, sind.
  8. Verfahren gemäß einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass zur Strukturierung der Seitenwandpassivierungsschichten (20), diese mittels eines chemischen Gasphasenabscheidungsverfahrens, vorzugsweise einem LPCVD- oder RTCVD-Verfahren, abgeschieden werden.
  9. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Metallschicht (18) aus einem Material ausgesucht aus der Gruppe umfassend Aluminium, Kupfer, Wolfram, Titan, Platin, Palladium, Kobalt, Molybdän, Nickel, Rhodium, Iridium und elektrisch leitfähigen Metallegierungen besteht.
  10. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die erste, elektrisch leitfähige Barriereschicht (16) eine Wolframnitrid- oder Titannitridschicht ist.
  11. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Gate-Struktur als integraler Bestandteil einer Wortleitung strukturiert wird.
  12. Gate-Struktur eines Transistors umfassend einen Gate-Elektroden-Schichtstapel (30), der: – zumindest eine auf einem Gate-Dielektrikum (12) aufgebrachte dotierte Polysiliziumschicht (14), – zumindest eine auf der Polysiliziumschicht (14) aufgebrachte erste, elektrisch leitfähige Barriereschicht (16), – zumindest eine auf der ersten, elektrisch leitfähigen Schicht (16) aufgebrachte Metallschicht (18), – eine zweite auf der Metallschicht aufgebrachte Barriereschicht (19), und – eine auf der zweiten Barriereschicht (19) aufgebrachte isolierende Kappe (22) aus Siliziumoxid enthält.
  13. Gate-Struktur nach Anspruch 12, dadurch gekennzeichnet, dass die Gate-Struktur Seitenwandpassivierungsschichten (20) umfasst, die sich zumindest im Bereich der ersten, elektrisch leitfähigen Barriereschicht (16) und der Metallschicht (18) auf den Seitenwänden des Gate-Elektroden-Schichtstapels erstrecken.
  14. Gate-Struktur nach Ansprüchen 12 oder 13, dadurch gekennzeichnet, dass die zweite Barriereschicht (19) eine Siliziumnitridschicht oder eine Metallnitridschicht, vorzugsweise eine Tantalnitrid, ist.
  15. Gate-Struktur nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, dass die Seitenwandpassivierungsschicht (20) eine Nitridschicht, vorzugsweise eine Siliziumnitridschicht, ist.
  16. Gate-Struktur nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass die Metallschicht (18) aus einem Material ausgesucht aus der Gruppe umfassend Aluminium, Kupfer, Wolfram, Titan, Platin, Palladium, Kobalt, Molybdän, Nickel, Rhodium, Iridium und elektrisch leitfähige Metallegierungen besteht.
  17. Gate-Struktur nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass die Gate-Struktur den integralen Bestandteil einer Wortleitung bildet.
DE10220189A 2002-05-06 2002-05-06 Gate-Struktur für einen Transistor und Verfahren zu deren Herstellung Expired - Fee Related DE10220189B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10220189A DE10220189B4 (de) 2002-05-06 2002-05-06 Gate-Struktur für einen Transistor und Verfahren zu deren Herstellung
US10/431,425 US6927154B2 (en) 2002-05-06 2003-05-06 Method for fabricating a transistor with a gate structure
KR1020030028626A KR100648740B1 (ko) 2002-05-06 2003-05-06 트랜지스터용 게이트 구조체 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10220189A DE10220189B4 (de) 2002-05-06 2002-05-06 Gate-Struktur für einen Transistor und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE10220189A1 DE10220189A1 (de) 2003-11-27
DE10220189B4 true DE10220189B4 (de) 2009-04-23

Family

ID=29285121

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10220189A Expired - Fee Related DE10220189B4 (de) 2002-05-06 2002-05-06 Gate-Struktur für einen Transistor und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US6927154B2 (de)
KR (1) KR100648740B1 (de)
DE (1) DE10220189B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695896B1 (ko) * 2006-02-22 2007-03-19 삼성전자주식회사 금속 게이트 전극을 구비하는 반도체 장치의 형성 방법 및이에 의해 형성된 장치
US7915129B2 (en) * 2009-04-22 2011-03-29 Polar Semiconductor, Inc. Method of fabricating high-voltage metal oxide semiconductor transistor devices
KR20140003154A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US10468491B1 (en) 2018-07-03 2019-11-05 International Business Machines Corporation Low resistance contact for transistors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736455A (en) * 1995-12-22 1998-04-07 Micron Technology, Inc. Method for passivating the sidewalls of a tungsten word line
US5739066A (en) * 1996-09-17 1998-04-14 Micron Technology, Inc. Semiconductor processing methods of forming a conductive gate and line
US5998290A (en) * 1997-07-30 1999-12-07 Micron Technology, Inc. Method to protect gate stack material during source/drain reoxidation
US6015997A (en) * 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US6194294B1 (en) * 1998-12-22 2001-02-27 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode in semiconductor device
US6198144B1 (en) * 1999-08-18 2001-03-06 Micron Technology, Inc. Passivation of sidewalls of a word line stack

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326348A (ja) 2000-05-16 2001-11-22 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6455441B1 (en) * 2000-08-31 2002-09-24 Micron Technology, Inc. Sputtered insulating layer for wordline stacks

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736455A (en) * 1995-12-22 1998-04-07 Micron Technology, Inc. Method for passivating the sidewalls of a tungsten word line
US5739066A (en) * 1996-09-17 1998-04-14 Micron Technology, Inc. Semiconductor processing methods of forming a conductive gate and line
US6015997A (en) * 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US5998290A (en) * 1997-07-30 1999-12-07 Micron Technology, Inc. Method to protect gate stack material during source/drain reoxidation
US6194294B1 (en) * 1998-12-22 2001-02-27 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode in semiconductor device
US6198144B1 (en) * 1999-08-18 2001-03-06 Micron Technology, Inc. Passivation of sidewalls of a word line stack

Also Published As

Publication number Publication date
KR20030086932A (ko) 2003-11-12
KR100648740B1 (ko) 2006-11-23
US20030215986A1 (en) 2003-11-20
US6927154B2 (en) 2005-08-09
DE10220189A1 (de) 2003-11-27

Similar Documents

Publication Publication Date Title
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE602005002539T2 (de) Integrierte schaltung mit einer sehr kleinen lesediode
DE10162979A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE19849743A1 (de) Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers
DE69434162T2 (de) Verfahren zur Herstellung einer Gate-Elektrode aus schwerschmelzendem Metall
DE102017208466A1 (de) Vorrichtungen und Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE102006053435B4 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE69831846T2 (de) Substrat mit leiter aus aluminiumlegierung mit niedrigem widerstand
DE19943175B4 (de) Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE10313793A1 (de) Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
DE102019115467A1 (de) Minderung der stufenhöhe in resistive random-access-memorystrukturen
DE10220189B4 (de) Gate-Struktur für einen Transistor und Verfahren zu deren Herstellung
DE10314595B4 (de) Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10214702B4 (de) Verfahren zur Herstellung von Elektroden auf einem Halbleitersubstrat
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee