DE102023211597A1

DE102023211597A1 - Halbleitervorrichtung

Info

Publication number: DE102023211597A1
Application number: DE102023211597.2A
Authority: DE
Inventors: Hajime Watakabe; Masashi TSUBUKU; Toshinari Sasaki; Takaya TAMARU; Marina MOCHIZUKI; Ryo ONODERA
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2022-11-28
Filing date: 2023-11-22
Publication date: 2024-05-29
Also published as: KR20240079175A; CN118099223A; US20240178325A1; JP2024077307A

Abstract

Bereitstellung einer Halbleitervorrichtung mit einem Source-Bereich und einer Drain-Elektrode mit reduziertem Widerstand, ohne auf Siliziumnitrid in einer schützenden Isolierschicht angewiesen zu sein.[Mittel zur Lösung des Problems]Eine Halbleitervorrichtung umfasst eine Oxid-Isolierschicht, eine Oxidhalbleiterschicht auf der Oxid-Isolierschicht, eine Gate-Isolierschicht auf und in Kontakt mit der Oxidhalbleiterschicht und eine Gate-Elektrode auf der Gate-Isolierschicht. Die Oxidhalbleiterschicht umfasst einen Kanalbereich, der die Gate-Elektrode überlappt, sowie Source- und Drain-Bereiche, die die Gate-Elektrode nicht überlappen. An einer Grenzfläche zwischen den Source- und Drain-Bereichen und der Gate-Isolierschicht ist eine Konzentration einer Verunreinigung auf einer Oberfläche von mindestens einem der Source- und Drain-Bereiche größer oder gleich 1×10191×1019cm-3.

Description

TECHNISCHER BEREICH
Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, die einen Oxidhalbleiter als Kanal verwendet.
TECHNISCHER HINTERGRUND
In den letzten Jahren wurde eine Halbleitervorrichtung entwickelt, bei der ein Oxidhalbleiter anstelle eines Siliziumhalbleiters wie amorphes Silizium, Niedertemperatur-Polysilizium und einkristallines Silizium usw. für einen Kanal verwendet wird (siehe beispielsweise Patentliteratur 1 bis 6). Ein Halbleiterbauelement mit einem solchen Oxidhalbleiter kann mit einer einfachen Struktur und einem Niedertemperaturprozess hergestellt werden, ähnlich einem Halbleiterbauelement mit amorphem Silizium. Es ist bekannt, dass das Halbleiterbauelement, das den Oxidhalbleiter enthält, eine höhere Feldeffektmobilität aufweist als das Halbleiterbauelement, das amorphes Silizium enthält.
ZITIERLISTE
PATENTLITERATUR

Patentliteratur 1: Japanische Patentoffenlegungsschrift Nr. 2021-141338
Patentliteratur 2: Japanische Patentoffenlegungsschrift Nr. 2014-099601
Patentliteratur 3: Japanische Patentoffenlegungsschrift Nr. 2021-153196
Patentliteratur 4: Japanische Patentoffenlegungsschrift Nr. 2018-006730
Patentliteratur 5: Japanische Patentoffenlegungsschrift Nr. 2016-184771
Patentliteratur 6: Japanische Patentoffenlegungsschrift Nr. 2021-108405

ZUSAMMENFASSUNG DER ERFINDUNG
TECHNISCHES PROBLEM
In Oxidhalbleitern werden Ladungsträger erzeugt, wenn Wasserstoff bei Sauerstoffmangel eingefangen wird. Wenn dieser Mechanismus in einer Halbleitervorrichtung verwendet wird, die eine Oxidhalbleiterschicht enthält, das heißt, wenn Sauerstoffmängel in der Oxidhalbleiterschicht gebildet werden und Wasserstoff den gebildeten Sauerstoffmängeln zugeführt wird, kann ein Source-Bereich und ein Drain-Bereich mit größerer Trägerkonzentration als ein Kanalbereich in der Oxidhalbleiterschicht gebildet werden. Siliziumnitrid enthält viel Wasserstoff. Wenn daher ein Siliziumnitridfilm als schützende Isolierschicht des Halbleiterbauelements gebildet wird und der im Siliziumnitridfilm enthaltene Wasserstoff der Oxidhalbleiterschicht zugeführt wird, können der Source-Bereich und der Drain-Bereich mit niedrigen Widerständen gebildet werden. Mit anderen Worten ist es notwendig, die schützende Isolierschicht einschließlich Siliziumnitrid auszubilden, um die Widerstände des Source-Bereichs und des Drain-Bereichs zu senken.
Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement mit einem Source-Bereich und einem Drain-Bereich mit verringerten Widerständen bereitzustellen, ohne auf Siliziumnitrid angewiesen zu sein, das in einer schützenden Isolierschicht enthalten ist.
LÖSUNG DES PROBLEMS
Eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst eine Oxid-Isolierschicht, eine Oxidhalbleiterschicht auf der Oxid-Isolierschicht, eine Gate-Isolierschicht auf und in Kontakt mit der Oxidhalbleiterschicht und eine Gate-Elektrode auf der Gate-Isolierschicht. Die Oxidhalbleiterschicht umfasst einen Kanalbereich, der die Gate-Elektrode überlappt, sowie Source- und Drain-Bereiche, die die Gate-Elektrode nicht überlappen. An einer Grenzfläche zwischen den Source- und Drain-Bereichen und der Gate-Isolierschicht ist eine Konzentration einer Verunreinigung auf einer Oberfläche von mindestens einem der Source- und Drain-Bereiche größer oder gleich 1 × 10¹⁹ cm^-3.
KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 ist eine schematische Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
2 ist eine schematische Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
3 ist eine schematische, teilweise vergrößerte Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
4 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
5 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
6 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
7 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
8 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
9 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
10 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
11 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
12 ist eine schematische Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
13 ist ein Diagramm, das eine Korrelation zwischen einer Borkonzentration und einem Schichtwiderstand von Oberflächen eines Source- und eines Drain-Bereichs in Beispielproben und Vergleichsbeispielproben zeigt.
14 ist eine schematische Querschnittsansicht, die einen Wasserstofffallenbereich darstellt, der von einer schützenden Isolierschicht zugeführten Wasserstoff einfängt.
15A ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 1-1 zeigt.
15B ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 1-2 zeigt.
15C ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 1-3 zeigt.
15D ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 1-4 zeigt.
16A ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 2-1 zeigt.
16B ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 2-2 zeigt.
16C ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 2-3 zeigt.
16D ist ein Diagramm, das die elektrischen Eigenschaften der Beispielproben 2-4 zeigt.

BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Jede Ausführungsform der vorliegenden Erfindung wird nachstehend unter Bezugnahme auf die Zeichnungen beschrieben. Die folgende Offenbarung ist lediglich ein Beispiel. Eine Konfiguration, die sich ein Fachmann leicht vorstellen kann, indem er die Konfiguration der Ausführungsform entsprechend ändert und dabei den Kern der Erfindung beibehält, ist selbstverständlich im Umfang der vorliegenden Erfindung enthalten. Aus Gründen der Klarheit der Beschreibung können die Zeichnungen im Hinblick auf Breiten, Dicken, Formen und dergleichen der jeweiligen Abschnitte im Vergleich zu tatsächlichen Ausführungsformen schematisch dargestellt werden. Die gezeigte Form ist jedoch lediglich ein Beispiel und schränkt die Interpretation der vorliegenden Erfindung nicht ein. In dieser Spezifikation und jeder der Zeichnungen werden die gleichen Symbole den gleichen Komponenten zugewiesen, wie sie zuvor unter Bezugnahme auf die vorangegangenen Zeichnungen beschrieben wurden, und eine detaillierte Beschreibung davon kann gegebenenfalls weggelassen werden.
In der Beschreibung wird eine Richtung von einem Substrat zu einer Oxidhalbleiterschicht als „auf“ oder „über“ bezeichnet. Umgekehrt wird eine Richtung von der Oxidhalbleiterschicht zum Substrat als „unter“ oder „unten“ bezeichnet. Wie oben beschrieben, kann der Einfachheit halber zwar der Ausdruck „über (auf)“ oder „unter (unter)“ zur Erläuterung verwendet werden, doch kann beispielsweise eine vertikale Beziehung zwischen dem Substrat und der Oxidhalbleiterschicht anders angeordnet sein Richtung von der in der Zeichnung dargestellten Richtung. In der folgenden Beschreibung beschreibt beispielsweise der Ausdruck „die Oxidhalbleiterschicht auf dem Substrat“ lediglich die vertikale Beziehung zwischen dem Substrat und der Oxidhalbleiterschicht wie oben beschrieben, und andere Elemente können zwischen dem Substrat und der Oxidhalbleiterschicht angeordnet sein. „Über“ oder „darunter“ bedeutet eine Stapelreihenfolge in einer Struktur, in der mehrere Schichten gestapelt sind, und wenn es als Pixelelektrode über einem Halbleiterbauelement ausgedrückt wird, kann es sich um eine Positionsbeziehung handeln, bei der das Halbleiterbauelement und die Pixelelektrode einander nicht überlappen in einer Draufsicht. Wenn es andererseits als Pixelelektrode vertikal über einem Halbleiterbauelement ausgedrückt wird, bedeutet es eine Positionsbeziehung, bei der das Halbleiterbauelement und die Pixelelektrode einander in einer Draufsicht überlappen.
In der Beschreibung können die Begriffe „Film“ und „Schicht“ austauschbar verwendet werden.
In der Spezifikation bezieht sich „Anzeigevorrichtung“ auf eine Struktur, die dazu konfiguriert ist, ein Bild unter Verwendung einer elektrooptischen Schicht anzuzeigen. Beispielsweise kann sich der Begriff „Anzeigevorrichtung“ auf ein Anzeigefeld beziehen, das die elektrooptische Schicht enthält, oder er kann sich auf eine Struktur beziehen, in der andere optische Elemente (z. B. ein Polarisationselement, eine Hintergrundbeleuchtung oder ein Touchpanel usw.) an eine Anzeigezelle angeschlossen sind. Die „elektrooptische Schicht“ kann eine Flüssigkristallschicht, eine elektrolumineszierende (EL) Schicht, eine elektrochrome (EC) Schicht oder eine elektrophoretische Schicht umfassen, sofern kein technischer Widerspruch besteht. Obwohl in den folgenden Ausführungsformen Beispiele einer Flüssigkristall-Anzeigevorrichtung mit einer Flüssigkristallschicht und einer organischen EL-Anzeigevorrichtung mit einer organischen EL-Schicht als Anzeigevorrichtung beschrieben werden, kann die Struktur der vorliegenden Ausführungsform auf die obige Anzeigevorrichtung Gerät einschließlich jeglicher elektrooptischer Schicht angewendet werden.
Die Ausdrücke „α umfasst A, B oder C“, „α umfasst eines von A, B und C“ und „α umfasst eines, das aus einer Gruppe ausgewählt wird, die aus A, B und C besteht“ schließen den Fall nicht aus, dass α umfasst mehrere Kombinationen von A bis C, sofern nicht anders angegeben. Darüber hinaus schließen diese Ausdrücke den Fall nicht aus, dass α andere Komponenten enthält.
Eine Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die 1 bis 12 beschrieben. Die Halbleitervorrichtung 10 kann beispielsweise in einer Anzeigevorrichtung, einem integrierten Schaltkreis (IC) wie einer Mikroprozessoreinheit (MPU) oder einem Speicherschaltkreis verwendet werden.
[1. Konfiguration der Halbleitervorrichtung 10]
Eine Konfiguration der Halbleitervorrichtung10 gemäß einer Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die 1 und 2 beschrieben. 1 ist eine schematische Querschnittsansicht, die eine Konfiguration der Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. 2 ist eine schematische Draufsicht, die eine Konfiguration einer Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Insbesondere zeigt 1 eine Querschnittsansicht, geschnitten entlang einer Linie A-A' in 2.
Wie in 1 gezeigt, umfasst die Halbleitervorrichtung 10 ein Substrat 100, eine Lichtabschirmschicht 105, eine Nitrid-Isolierschicht 110, eine erste Oxid-Isolierschicht 120, eine zweite Oxid-Isolierschicht 130, eine Oxidhalbleiterschicht 140, eine Gate-Isolierschicht 150, eine Gate-Elektrode 160, eine Source-Elektrode 201 und eine Drain-Elektrode 203. Die Lichtabschirmungsschicht 105 ist auf dem Substrat 100 vorgesehen. Die Nitrid-Isolierschicht 110 bedeckt eine obere Oberfläche und eine Endoberfläche der Lichtabschirmungsschicht 105 und ist auf dem Substrat 100 vorgesehen. Die erste Oxid-Isolierschicht 120 ist auf der Nitrid-Isolierschicht 110 vorgesehen. Die zweite Oxid-Isolierschicht 130 weist ein vorgegebenes Muster auf und ist auf der ersten Oxid-Isolierschicht 120 vorgesehen. Die Oxidhalbleiterschicht 140 weist ein ähnliches Muster wie die zweite Oxid-Isolierschicht 130 auf und ist auf der zweiten Oxid-Isolierschicht 130 vorgesehen. Die Gate-Isolierschicht 150 bedeckt eine obere Oberfläche der Oxidhalbleiterschicht 140 und eine Endoberfläche sowohl der zweiten Oxid-Isolierschicht 130 als auch der Oxid-Halbleiterschicht 140 und ist auf der ersten Oxid-Isolierschicht 120 vorgesehen. Die Gate-Elektrode 160 überlappt die Oxidhalbleiterschicht 140 und ist auf der Gate-Isolierschicht 150 vorgesehen. Die Gate-Isolierschicht 150 ist mit Öffnungen 171 und 173 versehen, durch die Teile der oberen Oberfläche der Oxidhalbleiterschicht 140 freiliegen. Die Source-Elektrode 201 ist auf der Gate-Isolierschicht 150 und innerhalb der Öffnung 171 vorgesehen und steht in Kontakt mit der Oxidhalbleiterschicht 140. In ähnlicher Weise ist die Drain-Elektrode 203 auf der Gate-Isolierschicht 150 und innerhalb der Öffnung 173 vorgesehen und steht in Kontakt mit der Oxidhalbleiterschicht 140. Die Source-Elektrode 201 und die Drain-Elektrode 203 stehen in Kontakt mit einer Oberfläche der Gate-Isolierschicht 150, die mit der Gate-Elektrode 160 in Kontakt steht. Darüber hinaus können im Folgenden, wenn die Source-Elektrode 201 und die Drain-Elektrode 203 nicht besonders unterschieden werden, gemeinsam als Source-/Drain-Elektrode 200 bezeichnet werden.
Die Oxidhalbleiterschicht 140 ist basierend auf der Gate-Elektrode 160 in einen Source-Bereich S, einen Drain-Bereich D und einen Kanalbereich CH unterteilt. Das heißt, die Oxidhalbleiterschicht 140 umfasst den Kanalbereich CH, der die Gate-Elektrode 160 überlappt, und den Source-Bereich S und den Drain-Bereich D, die die Gate-Elektrode 160 nicht überlappen. In der Dickenrichtung der Oxidhalbleiterschicht 140 fällt ein Randabschnitt des Kanalbereichs CH im Wesentlichen mit einem Randabschnitt der Gate-Elektrode 160 zusammen. Der Kanalbereich CH weist Eigenschaften eines Halbleiters auf. Sowohl der Source-Bereich S als auch der Drain-Bereich D haben Eigenschaften eines Leiters. Daher sind die elektrischen Leitfähigkeiten des Source-Bereichs S und des Drain-Bereichs D größer als die elektrische Leitfähigkeit des Kanalbereichs CH. Die Source-Elektrode 201 und die Drain-Elektrode 203 stehen in Kontakt mit dem Source-Bereich S bzw. dem Drain-Bereich D und sind elektrisch mit der Oxidhalbleiterschicht 140 verbunden. Darüber hinaus kann die Oxidhalbleiterschicht 140 eine Einzelschichtstruktur oder eine laminierte Struktur aufweisen.
Wie in 2 gezeigt, haben sowohl die Lichtabschirmungsschicht 105 als auch die Gate-Elektrode 160 eine vorbestimmte Breite in einer Richtung D1 und erstrecken sich in einer Richtung D2 orthogonal zur Richtung D1. Eine Breite der Lichtabschirmungsschicht 105 ist größer als eine Breite der Gate-Elektrode 160 in der Richtung D1. Der Kanalbereich CH überlappt die Lichtabschirmungsschicht 105 vollständig. In der Halbleitervorrichtung 10 entspricht die Richtung D1 der Richtung, in der ein Strom von der Source-Elektrode 201 zur Drain-Elektrode 203 durch die Oxidhalbleiterschicht 140 fließt. Daher ist eine Länge des Kanalbereichs CH in Richtung D1 eine Kanallänge L, und eine Breite des Kanalbereichs CH in Richtung D2 ist eine Kanalbreite W
Das Substrat 100 kann jede Schicht in der Halbleitervorrichtung 10 tragen. Als Substrat 100 kann beispielsweise ein starres Substrat mit Lichtdurchlässigkeit wie etwa ein Glassubstrat, ein Quarzsubstrat oder ein Saphirsubstrat verwendet werden. Darüber hinaus kann als Substrat 100 ein starres Substrat ohne Lichtdurchlässigkeit verwendet werden, beispielsweise ein Siliziumsubstrat. Darüber hinaus kann als Substrat 100 ein flexibles Substrat mit Lichtdurchlässigkeit verwendet werden, beispielsweise ein Polyimidharzsubstrat, ein Acrylharzsubstrat, ein Siloxanharzsubstrat oder ein Fluorharzsubstrat. Um die Hitzebeständigkeit des Substrats 100 zu verbessern, können Verunreinigungen in das Harzsubstrat eingebracht werden. Darüber hinaus kann als Substrat 100 ein Substrat verwendet werden, bei dem ein Siliziumoxidfilm oder ein Siliziumnitridfilm über dem oben beschriebenen starren Substrat oder dem flexiblen Substrat gebildet ist.
Die Lichtabschirmungsschicht 105 kann externes Licht reflektieren oder absorbieren. Da die Lichtabschirmungsschicht 105 wie oben beschrieben eine größere Fläche aufweist als der Kanalbereich CH der Oxidhalbleiterschicht 140, kann die Lichtabschirmungsschicht 105 das Eindringen von externem Licht in den Kanalbereich CH blockieren. Für die Lichtabschirmschicht 105 können beispielsweise Aluminium (Al), Kupfer (Cu), Titan (Ti), Molybdän (Mo), Wolfram (W) oder Legierungen oder Verbindungen davon verwendet werden. Darüber hinaus muss die Lichtabschirmungsschicht 105 nicht unbedingt ein Metall enthalten, wenn keine Leitfähigkeit der Lichtabschirmungsschicht 105 erforderlich ist. Für die Lichtabschirmungsschicht 105 kann beispielsweise eine schwarze Matrix aus schwarzem Harz verwendet werden. Darüber hinaus kann die Lichtabschirmungsschicht 105 eine Einzelschichtstruktur oder eine laminierte Struktur aufweisen. Beispielsweise kann die Lichtabschirmungsschicht 105 eine laminierte Struktur aus einem roten Farbfilter, einem grünen Farbfilter und einem blauen Farbfilter aufweisen.
Die Nitrid-Isolierschicht 110 kann die Diffusion von im Substrat 100 enthaltenen Verunreinigungen (z. B. Natrium usw.) oder von außen in die Oxidhalbleiterschicht 140 eindringenden Verunreinigungen (z. B. Wasser usw.) verhindern. Für die Nitrid-Isolierschicht 110 kann beispielsweise ein Nitrid verwendet werden, das Silizium oder Aluminium enthält. Insbesondere können Siliziumnitrid (SiN_x), Siliziumnitridoxid (SiN_xO_y), Aluminiumnitrid (AlN_x) oder Aluminiumnitridoxid (AlN_xO_y) und dergleichen für die Nitridisolierschicht 110 verwendet werden. Darüber hinaus kann die Nitrid-Isolierschicht 110 eine Einzelschichtstruktur oder eine laminierte Struktur aufweisen.
Sowohl die erste Oxid-Isolierschicht 120 als auch die zweite Oxid-Isolierschicht 130 und die Gate-Isolierschicht 150 können die Diffusion von Wasserstoff in den Kanalbereich CH unterdrücken. Insbesondere wenn ein Wasserstofffallenbereich, der später beschrieben wird, in mindestens einer der ersten Oxid-Isolierschicht 120, der zweiten Oxid-Isolierschicht 130 oder der Gate-Isolierschicht 150 gebildet wird, ist der Effekt der Diffusionsunterdrückung von Wasserstoff hoch. Beispielsweise kann für die erste Oxid-Isolierschicht 120, die zweite Oxid-Isolierschicht 130 und die Gate-Isolierschicht 150 jeweils ein Oxid verwendet werden, das Silizium oder Aluminium enthält. Insbesondere können Siliziumnitrid (SiN_x), Siliziumnitridoxid (SiN_xO_y), Aluminiumnitrid (AlN_x) oder Aluminiumnitridoxid (AlN_xO_y) und dergleichen für die erste Oxid-Isolierschicht 120 und die zweite Oxid-Isolierschicht 130 verwendet werden und die Gate-Isolierschicht 150. Das in der zweiten Oxid-Isolierschicht 130 enthaltene Oxid unterscheidet sich von dem in der ersten Oxid-Isolierschicht 120 enthaltenen Oxid. Da das vorgegebene Muster der zweiten Oxid-Isolierschicht 130 durch Ätzen gebildet wird, bestehen die erste Oxid-Isolierschicht 120 und die zweite Oxid-Isolierschicht 130 vorzugsweise aus Oxiden mit unterschiedlichen Ätzraten. Für die zweite Oxid-Isolierschicht 130 wird vorzugsweise Aluminiumoxid verwendet. Die erste Oxid-Isolierschicht 120, die zweite Oxid-Isolierschicht 130 und die Gate-Isolierschicht 150 können jeweils eine Einzelschichtstruktur oder eine laminierte Struktur aufweisen.
Darüber hinaus ist es in der Ausführungsform auch möglich, eine Konfiguration anzuwenden, bei der die zweite Oxid-Isolierschicht 130 nicht vorgesehen ist.
Dabei handelt es sich bei Siliziumoxinitrid (SiO_xN_y) und Aluminiumoxinitrid (AlO_xN_y) um Oxide, die einen geringeren Anteil (x > y) an Stickstoff (N) als Sauerstoff (O) enthalten. Siliziumnitridoxid (SiN_xO_y) und Aluminiumnitridoxid (AlN_xO_y) sind Nitride, die einen geringeren Anteil (x > y) an Sauerstoff als Stickstoff enthalten.
Die Gate-Elektrode 160, die Source-Elektrode 201 und die Drain-Elektrode 203 sind leitend. Zum Beispiel Kupfer (Cu), Aluminium (Al), Titan (Ti), Chrom (Cr), Kobalt (Co), Nickel (Ni), Molybdän (Mo), Hafnium (Hf), Tantal (Ta), Wolfram (W) oder Wismut (Bi) oder Legierungen oder Verbindungen davon können für die Gate-Elektrode 160, die Source-Elektrode 201 und die Drain-Elektrode 203 verwendet werden. Die Gate-Elektrode 160, die Source-Elektrode 201 und die Drain-Elektrode 203 können jeweils eine Einzelschichtstruktur oder eine laminierte Struktur aufweisen.
Es wird ein Oxidhalbleiter verwendet, der zwei oder mehr Metallelemente enthält, darunter Indium (In), Gallium (Ga), Zink (Zn), Aluminium (Al), Hafnium (Hf), Yttrium (Y), Zirkonium (Zr) und Lanthanoide die Oxidhalbleiterschicht 140. Die Oxidhalbleiterschicht 140 kann eine amorphe Struktur oder eine polykristalline Struktur aufweisen. Die Oxidhalbleiterschicht 140 weist jedoch vorzugsweise eine polykristalline Struktur auf, um die elektrischen Eigenschaften zu verbessern. Insbesondere sind die Kristallstrukturen des Source-Bereichs S und des Drain-Bereichs D vorzugsweise dieselben wie die Kristallstruktur des Kanalbereichs CH.
Wenn die Oxidhalbleiterschicht 140 eine polykristalline Struktur aufweist, wird für die Oxidhalbleiterschicht 140 vorzugsweise ein Oxidhalbleiter verwendet, bei dem das Atomverhältnis von Indium zu allen Metallelementen größer oder gleich 50 % ist. Wenn der Indiumanteil erhöht wird, kristallisiert die Oxidhalbleiterschicht 140 leicht. Darüber hinaus ist es bevorzugt, dass Gallium als anderes Metallelement als Indium enthalten ist. Gallium gehört zu den gleichen Elementen der Gruppe 13 wie Indium. Daher weist die Oxidhalbleiterschicht 140 eine polykristalline Struktur auf, ohne dass Gallium die Kristallinität der Oxidhalbleiterschicht 140 hemmt.
Obwohl ein detailliertes Verfahren zur Herstellung der Oxidhalbleiterschicht 140 in einem Verfahren zur Herstellung der Halbleitervorrichtung beschrieben wird, das später beschrieben wird, kann die Oxidhalbleiterschicht 140 unter Verwendung eines Sputterverfahrens gebildet werden. Die Zusammensetzung der durch Sputtern gebildeten Oxidhalbleiterschicht 140 hängt von der Zusammensetzung des Sputtertargets ab. Wenn die Oxidhalbleiterschicht 140 eine polykristalline Struktur aufweist, ist die Zusammensetzung der Oxidhalbleiterschicht 140 im Wesentlichen identisch mit der Zusammensetzung des Sputtertargets. In diesem Fall kann die Zusammensetzung der Metallelemente in der Oxidhalbleiterschicht 140 basierend auf der Zusammensetzung der Metallelemente im Sputtertarget spezifiziert werden. Wenn die Oxidhalbleiterschicht 140 außerdem eine polykristalline Struktur aufweist, kann die Zusammensetzung der Oxidhalbleiterschicht 140 durch ein Röntgenbeugungsverfahren (XRD) spezifiziert werden. Insbesondere kann die Zusammensetzung der Metallelemente in der Oxidhalbleiterschicht 140 basierend auf der Kristallstruktur und der Gitterkonstante der Oxidhalbleiterschicht 140, die durch das XRD-Verfahren erhalten wurden, spezifiziert werden. Darüber hinaus kann die Zusammensetzung der Metallelemente der Oxidhalbleiterschicht 140 auch mithilfe einer Fluoreszenzröntgenanalyse, einer EPMA-Analyse (Electron Probe Microanalyzer) oder dergleichen identifiziert werden. Darüber hinaus ist der in der Oxidhalbleiterschicht 140 enthaltene Sauerstoff nicht darauf beschränkt, da sich der Sauerstoff in Abhängigkeit von den Bedingungen des Sputterprozesses und dergleichen ändert.
Wie oben beschrieben kann die Oxidhalbleiterschicht 140 eine amorphe Struktur oder eine polykristalline Struktur aufweisen. Ein Oxidhalbleiter mit einer polykristallinen Struktur kann mithilfe einer polykristallinen Oxidhalbleitertechnologie (Poly-OS) hergestellt werden. Im Folgenden kann der Oxidhalbleiter mit einer polykristallinen Struktur als Poly-OS beschrieben werden, wenn er von einem Oxidhalbleiter mit einer amorphen Struktur unterschieden wird.
[2. Konfiguration der Wasserstofffallenregion]
3 ist eine schematische, teilweise vergrößerte Schnittansicht, die eine Konfiguration der Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Insbesondere zeigt 3 eine vergrößerte Querschnittsansicht eines Bereichs P in 1. Obwohl außerdem der in 3 ein Bereich in der Nähe des Drain-Bereichs D dargestellt ist, weist ein Bereich in der Nähe des Source-Bereichs S ebenfalls die gleiche Konfiguration wie der Bereich P auf.
Obwohl Einzelheiten später beschrieben werden, werden der Source-Bereich S und der Drain-Bereich D der Oxidhalbleiterschicht 140 durch Ionenimplantation einer Verunreinigung unter Verwendung der Gate-Elektrode 160 als Maske gebildet. Als Verunreinigung werden beispielsweise Bor (B), Phosphor (P), Argon (Ar), Stickstoff (N) oder dergleichen verwendet. Durch die Ionenimplantation werden Sauerstoffdefizite im Source-Bereich S und im Drain-Bereich D der Oxidhalbleiterschicht 140 gebildet. Wenn dann Wasserstoff in den gebildeten Sauerstoffdefiziten eingeschlossen wird, werden die Widerstände des Source-Bereichs S und des Drain-Bereichs D verringert.
Die Ionenimplantation wird durch die Gate-Isolierschicht 150 durchgeführt. Zu diesem Zeitpunkt werden durch die Ionenimplantation freie Bindungsdefekte DB (in 3 mit einem x markiert) in der Gate-Isolierschicht 150 gebildet. Darüber hinaus werden bei der Ionenimplantation die Verunreinigungen in der Tiefenrichtung verteilt und die Verunreinigungen werden nicht nur in die Gate-Isolierschicht 150, sondern auch in die erste Oxid-Isolierschicht 120 und die zweite Oxid-Isolierschicht 130 implantiert. Daher werden die Dangling-Bond-Defekte DB auch in der ersten Oxid-Isolierschicht 120 und der zweiten Oxid-Isolierschicht 130 gebildet. Da außerdem, wie oben beschrieben, die Ionenimplantation der Verunreinigung unter Verwendung der Gate-Elektrode 160 als Maske durchgeführt wird, wird keine Verunreinigung in den Bereich implantiert, der die Gate-Elektrode 160 überlappt, und es wird kein Dangling-Bond-Defekt DB gebildet.
Wenn die Menge der Dangling-Bond-Defekte DB in einem bestimmten Bereich einen vorgegebenen Wert überschreitet, fungiert dieser Bereich als Wasserstofffallenbereich, der Wasserstoff einfängt. Das heißt, wenn in der Gate-Isolierschicht 150 Dangling-Bond-Defekte DB gebildet werden, die eine vorgegebene Anzahl an Defekten überschreiten, wird der Wasserstofffallenbereich in der Gate-Isolierschicht 150 gebildet. Da der Wasserstofffallenbereich durch die Ionenimplantation gebildet wird, überlappt der Wasserstoffbereich nicht die Gate-Elektrode 160. Obwohl Einzelheiten später beschrieben werden, ist an der Grenzfläche zwischen der Gate-Isolierschicht 150 und der Oxidhalbleiterschicht 140 (insbesondere dem Source-Bereich S und dem Drain-Bereich D der Halbleiterschicht 140) die Verunreinigungskonzentration der Oberflächen des Source-Bereichs S und der Drain-Bereich D größer oder gleich 2×10¹⁷ cm^-3 und der Wasserstofffallenbereich ist in der Gate-Isolierschicht 150 gebildet. Darüber hinaus ist es vorzuziehen, dass die Verunreinigungskonzentration der Oberflächen des Source-Bereichs S und des Drain-Bereichs D größer oder gleich 2×10¹⁹ cm^-3 ist, um gute elektrische Eigenschaften für die Halbleitervorrichtung 10 zu erhalten.
Hier bezieht sich „Verunreinigungskonzentration an der Oberfläche“ auf die Konzentration von Verunreinigungen in der Nähe der Oberfläche. Darüber hinaus bezieht sich „nahe der Oberfläche“ auf einen Bereich, der von der Grenzfläche zwischen der Gate-Isolierschicht 150 und der Oxidhalbleiterschicht 140 (oder der oberen Oberfläche der Oxidhalbleiterschicht 140) bis zu einer Tiefe von 4 nm in Dickenrichtung der Oxidhalbleiterschicht 140 umfasst. Allerdings ist die Tiefe nahe der Oberfläche nicht auf 4 nm begrenzt. Beispielsweise kann die Tiefe nahe der Oberfläche 1/5 der Dicke der Oxidhalbleiterschicht 140 betragen, basierend auf der Dicke der Oxidhalbleiterschicht 140. Darüber hinaus kann es sich bei der Verunreinigungskonzentration um einen aus der Dosismenge der Ionenimplantation umgerechneten Wert oder um einen durch Analyse wie Sekundärionenmassenspektroskopie (SIMS) gemessenen Wert handeln.
Wie oben beschrieben werden die Dangling-Bond-Defekte DB nicht nur in der Gate-Isolierschicht 150, sondern auch in der ersten Oxid-Isolierschicht 120 und der zweiten Oxid-Isolierschicht 130 gebildet. Daher kann auch in der ersten Oxid-Isolierschicht 120 und der zweiten Oxid-Isolierschicht 130 ein Wasserstofffallenbereich gebildet werden, der die Gate-Elektrode 160 nicht überlappt. Der Wasserstofffallenbereich der ersten Oxid-Isolierschicht 120, der zweiten Oxid-Isolierschicht 130 und der Gate-Isolierschicht kann die Wasserstoffdiffusion in den Kanalbereich CH deutlich unterdrücken.
Wenn Siliziumoxid für die erste Oxid-Isolierschicht 120 verwendet wird, werden Silizium-Dangling-Bond-Defekte DB in der ersten Oxid-Isolierschicht 120 gebildet. Wenn Aluminiumoxid für die zweite Oxid-Isolierschicht 130 verwendet wird, werden Aluminium-Dangling-Bond-Defekte DB in der zweiten Oxid-Isolierschicht 130 gebildet. Auf diese Weise können unterschiedliche Arten von Dangling-Bond-Defekten DB in der ersten Oxid-Isolierschicht 120 und der zweiten Oxid-Isolierschicht 130 gebildet werden, um die Wasserstoffeinfangleistung im Wasserstofffallenbereich zu unterscheiden..
Da außerdem Wasserstoff im Wasserstofffallenbereich eingefangen wird, weist der Wasserstofffallenbereich, der die Gate-Elektrode 160 nicht überlappt, eine höhere Wasserstoffkonzentration auf als der Bereich, der die Gate-Elektrode 160 überlappt.
Die Konfiguration der Halbleitervorrichtung 10 ist oben beschrieben, und die oben beschriebene Halbleitervorrichtung 10 ist ein sogenannter Top-Gate-Transistor. An der Halbleitervorrichtung 10 können verschiedene Modifikationen vorgenommen werden. Wenn beispielsweise die Lichtabschirmungsschicht 105 Leitfähigkeit aufweist, kann die Halbleitervorrichtung 10 eine Konfiguration haben, bei der die Lichtabschirmungsschicht 105 als Gate-Elektrode fungiert und die Nitrid-Isolierschicht 110, die erste Oxid-Isolierschicht 120 und die zweite Oxid-Isolierschicht 130 als Gate-Isolierschicht dient. In diesem Fall handelt es sich bei der Halbleitervorrichtung 10 um einen sogenannten Dual-Gate-Transistor. Wenn die Lichtabschirmungsschicht 105 außerdem Leitfähigkeit aufweist, kann die Lichtabschirmungsschicht 105 eine schwebende Elektrode sein und kann mit der Source-Elektrode 201 verbunden sein. Darüber hinaus kann die Halbleitervorrichtung 10 ein sogenannter Bottom-Gate-Transistor sein, bei dem die Lichtabschirmungsschicht 105 als Hauptgateelektrode fungiert.
[3. Herstellungsverfahren für Halbleitervorrichtung 10]
Ein Verfahren zur Herstellung der Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die 4 bis 12 beschrieben. 4 ist ein Flussdiagramm, das ein Verfahren zur Herstellung der Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. 5 bis 12 sind schematische Querschnittsansichten, die ein Verfahren zur Herstellung der Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
Wie in 4 gezeigt, umfasst das Verfahren zur Herstellung der Halbleitervorrichtung 10 die Schritte S1010 bis S1110. Obwohl in der folgenden Beschreibung die Schritte S1010 bis S1110 in der Reihenfolge beschrieben werden, kann die Reihenfolge der Schritte im Verfahren zur Herstellung der Halbleitervorrichtung 10 vertauscht werden. Darüber hinaus kann das Verfahren zur Herstellung der Halbleitervorrichtung 10 zusätzliche Schritte umfassen.
In Schritt S1010 wird die Lichtabschirmungsschicht 105 mit einem vorbestimmten Muster auf dem Substrat 100 gebildet (siehe 5). Die Strukturierung der Lichtabschirmungsschicht 105 erfolgt unter Verwendung eines fotolithografischen Verfahrens.
In Schritt S1020 werden die Nitrid-Isolierschicht 110 und die erste Oxid-Isolierschicht 120 nacheinander auf der Lichtabschirmungsschicht 105 gebildet (siehe 6). Die Nitrid-Isolierschicht 110 und die erste Oxid-Isolierschicht 120 werden unter Verwendung eines CVD-Verfahrens abgeschieden. Beispielsweise werden ein Siliziumnitridfilm und ein Siliziumoxidfilm als Nitrid-Isolierschicht 110 bzw. erste Oxid-Isolierschicht 120 abgeschieden. Der Siliziumnitridfilm und der Siliziumoxidfilm können durch Wechsel des Reaktivgases auch kontinuierlich in derselben Kammer gebildet werden.
In einem später beschriebenen Schritt werden in einem vorbestimmten Bereich der ersten Oxid-Isolierschicht 120 Dangling-Bond-Defekte mit einer Wasserstoffeinfangfunktion gebildet. Daher muss die erste Oxid-Isolierschicht 120 kein Film sein, der überschüssigen Sauerstoff enthält, der Wasserstoff einfängt, und ist vorzugsweise ein dichter Film mit wenigen Defekten, der bei einer Temperatur von mehr als oder gleich 350 °C gebildet wird. Wenn die erste Oxid-Isolierschicht 120 ein Film ist, der überschüssigen Sauerstoff enthält, wird die Zuverlässigkeit der Halbleitervorrichtung 10 verringert. Andererseits kann die Zuverlässigkeit der Halbleitervorrichtung 10 verbessert werden, indem der dichte Film als erste Oxid-Isolierschicht 120 ausgebildet wird.
Beispielsweise ist die Dicke der Nitrid-Isolierschicht 110 größer oder gleich 50 nm und kleiner oder gleich 500 nm und vorzugsweise größer oder gleich 150 nm und kleiner oder gleich 300 nm. Darüber hinaus ist beispielsweise die Dicke der Oxid-Isolierschicht 120 größer oder gleich 50 nm und kleiner oder gleich 500 nm und vorzugsweise größer oder gleich 150 nm und kleiner oder gleich 300 nm.
In Schritt S1030 werden ein zweiter Oxid-Isolierfilm 135 und ein Oxidhalbleiterfilm 145 auf der ersten Oxidisolierschicht 120 abgeschieden (siehe 7). Der zweite Oxid-Isolierfilm 135 und der Oxidhalbleiterfilm 145 werden durch ein Sputterverfahren abgeschieden. Als zweiter Oxid-Isolierfilm wird ein Aluminiumoxidfilm abgeschieden. Beispielsweise ist die Dicke des zweiten Oxid-Isolierfilm 135 größer oder gleich 1 nm und kleiner oder gleich 30 nm, vorzugsweise größer oder gleich 1 nm und kleiner oder gleich 20 nm und noch bevorzugter größer als oder gleich 1 nm und kleiner oder gleich 10 nm. Beispielsweise ist die Dicke des Oxidhalbleiterfilms 145 größer oder gleich 10 nm und kleiner oder gleich 100 nm, vorzugsweise größer oder gleich 15 nm und kleiner oder gleich 70 nm und noch bevorzugter größer als oder gleich 15 nm und kleiner oder gleich 40 nm.
Der Oxidhalbleiterfilm 145 in Schritt S1030 ist amorph. Bei der Poly-OS-Technologie ist der Oxidhalbleiterfilm 145 nach der Abscheidung und vor der Wärmebehandlung vorzugsweise amorph, so dass die Oxidhalbleiterschicht 140 in der Substratebene eine gleichmäßige polykristalline Struktur aufweist. Daher sind die Abscheidungsbedingungen des Oxidhalbleiterfilms 145 vorzugsweise Bedingungen, unter denen die Oxidhalbleiterschicht 140 unmittelbar nach der Abscheidung möglichst nicht kristallisiert. Wenn der Oxidhalbleiterfilm 145 durch das Sputterverfahren gebildet wird, wird der Oxidhalbleiterfilm 145 abgeschieden, während die Temperatur des abzuscheidenden Objekts (des Substrats 100 und der darauf gebildeten Schichten) auf weniger als oder gleich 100 °C gesteuert wird. vorzugsweise weniger als oder gleich 80 °C und vorzugsweise weniger als oder gleich 50 °C. Darüber hinaus wird der Oxidhalbleiterfilm 145 unter der Bedingung eines niedrigen Sauerstoffpartialdrucks abgeschieden. Der Sauerstoffpartialdruck ist größer oder gleich 2 % und kleiner oder gleich 20 %, vorzugsweise größer oder gleich 3 % und kleiner oder gleich 15 % und besonders bevorzugt größer oder gleich 3 % und kleiner als oder gleich 10 %.
In Schritt S1040 werden der zweite Oxid-Isolierfilm 135 und der Oxidhalbleiterfilm 145 strukturiert (siehe 8). Die Strukturierung des zweiten Oxid-Isolierfilm 135 und des Oxidhalbleiterfilms 145 wird unter Verwendung eines Fotolithographieverfahrens durchgeführt. Zum Ätzen des zweiten Oxid-Isolierfilm 135 und des Oxidhalbleiterfilms 145 kann Nassätzen oder Trockenätzen verwendet werden. Das Nassätzen kann mit einem sauren Ätzmittel durchgeführt werden. Als Ätzmittel können beispielsweise Oxalsäure, PAN, Schwefelsäure, Wasserstoffperoxidlösung, Flusssäure oder dergleichen verwendet werden. Da der Oxidhalbleiterfilm 145 in Schritt S1040 amorph ist, kann der Oxidhalbleiterfilm 145 durch Nassätzen leicht in eine vorbestimmte Form strukturiert werden. Darüber hinaus kann der zweite Oxid-Isolierfilm 135 unter Verwendung des Oxidhalbleiterfilms 145 als Maske auch in eine vorgegebene Form strukturiert werden. Dadurch wird die zweite Oxid-Isolierschicht 130 gebildet.
In Schritt S1050 wird eine Wärmebehandlung an der Oxidhalbleiterschicht 145 durchgeführt. Im Folgenden wird die in Schritt S1050 durchgeführte Wärmebehandlung als „OS-Glühen“ bezeichnet. Bei diesem OS-Tempern wird der Oxidhalbleiterfilm 145 für eine vorgegebene Zeit auf einer vorgegebenen Erreichenstemperatur gehalten. Die vorgegebene Erreichenstemperatur ist höher als oder gleich 300 °C und niedriger als oder gleich 500 °C und vorzugsweise höher als oder gleich 350 °C und niedriger als oder gleich 450 °C. Darüber hinaus beträgt die Haltezeit bei der erreichten Temperatur mehr als oder gleich 15 Minuten und weniger als oder gleich 120 Minuten und vorzugsweise mehr als oder gleich 30 Minuten und weniger als oder gleich 60 Minuten. Der Oxidhalbleiterfilm 145 wird durch das OS-Tempern kristallisiert, um die Oxidhalbleiterschicht 140 mit einer polykristallinen Struktur zu bilden (das heißt, die Oxidhalbleiterschicht 140 enthält ein Poly-OS).
In Schritt S1060 wird die Gate-Isolierschicht 150 auf der zweiten Oxid-Isolierschicht 130 und der Oxidhalbleiterschicht 140 abgeschieden (siehe 9). Die Gate-Isolierschicht 150 wird unter Verwendung des CVD-Verfahrens abgeschieden. Beispielsweise wird Siliziumoxid für die Gate-Isolierschicht 150 abgeschieden. Um Defekte in der Gate-Isolierschicht 150 zu reduzieren, kann die Gate-Isolierschicht 150 bei einer Abscheidungstemperatur von mehr als oder gleich 350 °C abgeschieden werden. Die Dicke der Gate-Isolierschicht 150 ist größer oder gleich 50 nm und kleiner oder gleich 300 nm, vorzugsweise größer oder gleich 60 nm und kleiner oder gleich 200 nm und noch bevorzugter größer oder gleich 70 nm und kleiner oder gleich 150 nm.
In Schritt S1070 wird eine Wärmebehandlung an der Oxidhalbleiterschicht 140 durchgeführt. Nachfolgend wird die in Schritt S1070 durchgeführte Wärmebehandlung als „Oxidationsglühen“ bezeichnet. Wenn die Gate-Isolierschicht 150 auf der Oxidhalbleiterschicht 140 gebildet wird, werden viele Sauerstoffdefizite auf der oberen Oberfläche und den Seitenoberflächen der Oxidhalbleiterschicht 140 erzeugt. Wenn ein Oxidationsglühen durchgeführt wird, wird der Oxidhalbleiterschicht 140 durch die zweite Oxid-Isolierschicht 130 und die Gate-Isolierschicht 150 Sauerstoff zugeführt, und der Sauerstoffmangel in der Oxidhalbleiterschicht 140 wird repariert.
In Schritt S1080 wird die Gate-Elektrode 160 mit einem vorbestimmten Muster auf der Gate-Isolierschicht 150 gebildet (siehe 10). Die Gate-Elektrode 160 wird durch das Sputterverfahren oder ein Atomschichtabscheidungsverfahren abgeschieden und die Strukturierung der Gate-Elektrode 160 wird unter Verwendung des fotolithografischen Verfahrens durchgeführt.
In Schritt S1090 werden der Source-Bereich S und der Drain-Bereich D in der Oxidhalbleiterschicht 140 gebildet (siehe 11). Der Source-Bereich S und der Drain-Bereich D werden durch Ionenimplantation gebildet. Die Ionenimplantation kann unter Verwendung eines lonendotiergeräts oder eines Ionenimplantationsgeräts durchgeführt werden. Insbesondere wird eine Verunreinigung durch die Gate-Isolierschicht 150 unter Verwendung der Gate-Elektrode 160 als Maske in die Oxidhalbleiterschicht 140 implantiert. Als implantierte Verunreinigung werden beispielsweise Bor (B), Phosphor (P), Argon (Ar), Stickstoff (N) oder dergleichen verwendet. Durch die Ionenimplantation im Source-Bereich S und im Drain-Bereich D werden Sauerstoff-Leerstellen erzeugt, die die Gate-Elektrode 160 nicht überlappen, so dass Wasserstoff in den erzeugten Sauerstoff-Leerstellen eingefangen wird. Dadurch wird der Widerstand des Source-Bereichs S und des Drain-Bereichs D verringert. Andererseits wird in der Kanalregion CH, die die Gate-Elektrode 160 überlappt, keine Verunreinigung implantiert, so dass keine Sauerstofffehlstellen erzeugt werden und der Widerstand der Kanalregion CH nicht abnimmt.
Darüber hinaus wird in Schritt S1090 die Verunreinigung auch in die Gate-Isolierschicht 150, die zweite Oxid-Isolierschicht 130 und die erste Oxid-Isolierschicht 120 implantiert. Die Dangling-Bond-Defekte DB werden in der Gate-Isolierschicht 150, der zweiten Oxid-Isolierschicht 130 und der ersten Oxid-Isolierschicht 120 durch die Ionenimplantation erzeugt. Das heißt, der Wasserstofffallenbereich aufgrund der Dangling-Bond-Defekte DB wird jeweils in der Gate-Isolierschicht 150, der zweiten Oxid-Isolierschicht 130 und der ersten Oxid-Isolierschicht 120 gebildet. Da der Wasserstofffallenbereich durch die Ionenimplantation gebildet wird, enthält der Wasserstofffallenbereich Verunreinigungen wie Bor (B), Phosphor (P), Argon (Ar) oder Stickstoff (N).
Bei der Ionenimplantation in Schritt S1090 wird an der Grenzfläche zwischen der Gate-Isolierschicht 150 und der Oxidhalbleiterschicht 140 (insbesondere dem Source-Bereich S und dem Drain-Bereich D der Oxidhalbleiterschicht 140) die Verunreinigungskonzentration der Oberflächen der Source-Bereich S und Drain-Bereich D verkleinert. Die Parameter des Ionenimplantationsprozesses (z. B. Dosismenge, Beschleunigungsspannung, Plasmaleistung usw.) werden so gesteuert, dass die Ionenimplantationsdichte größer oder gleich 1×10¹⁹ cm^-3 ist. Obwohl beispielsweise die Dosismenge größer oder gleich 1×10¹⁹ 1×10¹⁴ cm^-2 ist und die Beschleunigungsspannung größer oder gleich 20 keV ist, sind die Prozessparameter nicht darauf beschränkt.
Wenn die Verunreinigungskonzentration der Oberfläche der Oxidhalbleiterschicht 140 größer oder gleich 1×10¹⁹ cm^-3 ist, werden ausreichende Sauerstoffdefizite im Source-Bereich S und im Drain-Bereich D gebildet. Darüber hinaus sind die Dangling-Bond-Defekte DB in der ersten Oxid-Isolierschicht 120, der zweiten Oxid-Isolierschicht 130 und der Gate-Isolierschicht 150 vorhanden und Wasserstoff wird erzeugt. Selbst wenn in diesem Fall keine schützende Isolierschicht mit Siliziumnitrid auf der Gate-Isolierschicht 150 vorgesehen ist, wird in der ersten Oxid-Isolierschicht 120, der zweiten Oxid-Isolierschicht 130 und der Gate-Isolierschicht 150 erzeugter Wasserstoff den Sauerstoffdefiziten im Source-Bereich S und im Drain-Bereich D zugeführt. Daher werden die Widerstände des Source-Bereichs S und des Drain-Bereichs D ausreichend verringert.
In Schritt S1100 werden die Öffnungsabschnitte 171 und 173 in der Gate-Isolierschicht 150 gebildet (siehe 12). Der Source-Bereich S und der Drain-Bereich D der Oxidhalbleiterschicht 140 werden durch Bildung der Öffnungsabschnitte 171 und 173 freigelegt.
In Schritt S1110 wird die Source-Elektrode 201 auf der Gate-Isolierschicht 170 und innerhalb der Öffnung 171 gebildet, und die Drain-Elektrode 203 wird auf der Gate-Isolierschicht 170 und innerhalb der Öffnung 173 gebildet. Die Source-Elektrode 201 und die Drain-Elektrode 203 sind als dieselbe Schicht ausgebildet. Insbesondere werden die Source-Elektrode 201 und die Drain-Elektrode 203 durch Strukturieren eines abgeschiedenen leitenden Films gebildet. Durch die obigen Schritte wird die in 1 gezeigte Halbleitervorrichtung 10 hergestellt.
Das Verfahren zur Herstellung der Halbleitervorrichtung 10 ist nicht auf die oben beschriebenen Schritte beschränkt. Beispielsweise kann nach Schritt S1110 ein Schritt zum Ausbilden einer schützenden Isolierschicht enthalten sein. Da in der Ausführungsform die Widerstände des Source-Bereichs S und des Drain-Bereichs D in Schritt S1090 ausreichend verringert werden, ist auch eine Konfiguration möglich, bei der die schützende Isolierschicht kein Siliziumnitrid enthält. Als schützende Isolierschicht kann beispielsweise ein Planarisierungsfilm wie Polyimidharz oder dergleichen verwendet werden.
Wie oben beschrieben, ist in der Halbleitervorrichtung 10 gemäß der Ausführungsform der vorliegenden Erfindung der Wasserstofffallenbereich in der Gate-Isolierschicht 150 ausgebildet, und die Sauerstoffdefekte sind im Source-Bereich S und im Drain-Bereich D ausgebildet. Aufgrund der Ionenimplantation wird in der ersten Oxid-Isolierschicht 120, der zweiten Oxid-Isolierschicht 130 und der Gate-Isolierschicht 150 Wasserstoff erzeugt. Wenn die Verunreinigungskonzentration der Oberflächen des Source-Bereichs S und des Drain-Bereichs D größer oder gleich 1×10¹⁹ 1×10¹⁹ cm^-3 ist, werden in dem Source-Bereich S und dem Drain-Bereich D ausreichend Sauerstoffdefekte gebildet. Wasserstoff, der in der ersten Oxid-Isolierschicht 120, der zweiten Oxid-Isolierschicht 130 und der Gate-Isolierschicht 150 erzeugt wird, wird den Sauerstoffdefekten zugeführt, die im Source-Bereich S und im Drain-Bereich D gebildet werden. Daher umfasst die Halbleitervorrichtung 10 den Source-Bereich S und den Drain-Bereich D mit niedrigem Widerstand und weist elektrische Eigenschaften auf, bei denen eine Verarmung unterdrückt wird, unabhängig davon, ob eine schützende Isolierschicht einschließlich Siliziumnitrid gebildet wird.
[Beispiel]
Die Halbleitervorrichtung 10 wird anhand der hergestellten Probe detaillierter beschrieben.
[1. Herstellung einer Beispielprobe]
Als Beispiel 1 wurden vier Halbleitervorrichtungen (Beispielproben 1-1 bis 1-4) verwendet, bei denen die Verunreinigungskonzentration (Bor) der Oberflächen des Source-Bereichs und des Drain-Bereichs größer oder gleich 1×10¹⁹ cm^-3 war; hergestellt unter Verwendung des oben beschriebenen Herstellungsverfahrens unter Steuerung der Beschleunigungsspannung und der Dosismenge. Als Beispiel 2 wurden außerdem vier Halbleitervorrichtungen (Beispielproben 2-1 bis 2-4) verwendet, bei denen die schützende Isolierschicht einschließlich Siliziumnitrid vorgesehen war und die Verunreinigungskonzentration (Bor) der Oberflächen des Source-Bereichs und des Drain-Bereichs mit größer oder gleich 1×10¹⁹ cm^-3 hergestellt wurden. Insbesondere wurde in Beispiel 2 die schützende Isolierschicht, die Siliziumnitrid enthielt, nach Schritt S1090 gebildet. Anschließend wurden, ähnlich wie in den Schritten S1100 und S1110, Öffnungen in der schützenden Isolier-Schicht und der Gate-Isolierschicht gebildet, und die Source-Elektrode und die Drain-Elektrode wurden durch die Öffnungen gebildet, um so elektrisch mit dem Source-Bereich und dem Drain-Bereich verbunden zu werden, jeweils.
[2. Herstellung einer Vergleichsbeispielprobe]
Als Vergleichsbeispiel 1 wurden neun Halbleitervorrichtungen (Vergleichsbeispielproben 1-1 bis 1-9) hergestellt, bei denen die Verunreinigungskonzentration (Bor) der Oberflächen des Source-Bereichs und des Drain-Bereichs weniger als 1×10¹⁹ cm^-3 betrug unter Verwendung der gleichen Herstellungsmethode wie in Beispiel 1, während einer Steuerung der Beschleunigungsspannung und der Dosismenge. Als Vergleichsbeispiel 2 wurden außerdem neun Halbleitervorrichtungen (Vergleichsbeispielproben 2-1 bis 2-9) verwendet, bei denen die schützende Isolierschicht einschließlich Siliziumnitrid vorgesehen war und die Verunreinigungskonzentration (Bor) der Oberflächen des Source-Bereichs und des Drain-Bereichs wurde auf kleiner als 1×10¹⁹ cm^-3 bestimmt, wobei die gleiche Herstellungsmethode wie in Beispiel 2 herangezogen wurde.
Darüber hinaus enthielt die Oxidhalbleiterschicht in allen Beispielproben und Vergleichsbeispielproben Indium und das Atomverhältnis von Indium zu allen Metallelementen war größer oder gleich 50 %. Obwohl die Oxidhalbleiterschicht vor dem OS-Glühen eine amorphe Struktur aufwies, hatte die Oxidhalbleiterschicht außerdem eine polykristalline Struktur, als die Oxidhalbleiterschicht durch das OS-Glühen kristallisiert wurde. Das heißt, alle Oxidhalbleiterschichten der Beispielprobe und der Vergleichsbeispielprobe enthielten Poly-OS.

Tabelle 1 zeigt die Borkonzentrationen der Oberflächen des Source-Bereichs und des Drain-Bereichs in den Beispielproben. Darüber hinaus zeigt Tabelle 2 die Borkonzentrationen der Oberflächen des Source-Bereichs und des Drain-Bereichs in den Vergleichsbeispielproben. Die Borkonzentration wurde aus der Dosismenge bei der Ionenimplantation berechnet.
[Tabelle 1]

Probenname	Bor Konzentration (cm^-3)	Probenname	Bor Konzentration (cm^-3)
Beispielprobe1-1	1.1×10¹⁹	Beispielprobe 2-1	1.1×10¹⁹
Beispielprobe 1-2	1.4×10¹⁹	Beispielprobe 2-2	1.4×10¹⁹
Beispielprobe 1-3	1.1×10²⁰	Beispielprobe 2-3	1.1×10²⁰
Beispielprobe 1-4	1.4×10²⁰	Beispielprobe 2-4	1.4×10²⁰

[Tabelle 2]

Probenname	Bor Konzentration (cm^-3)	Probenname	Bor Konzentration (cm^-3)
Vergleichsbeispiel Probe 1-1	0	Vergleichsbeispiel Probe 2-1	0
Vergleichsbeispiel Probe 1-2	9.0×10¹⁵	Vergleichsbeispiel Probe 2-2	9.0×10¹⁵
Vergleichsbeispiel Probe 1-3	9.0×10¹⁵	Vergleichsbeispiel Probe 2-3	9.0×10¹⁵
Vergleichsbeispiel Probe 1-4	9.0×10¹⁵	Vergleichsbeispiel Probe 2-4	9.0×10¹⁵
Vergleichsbeispiel Probe 1-5	9.0×10¹⁵	Vergleichsbeispiel Probe 2-5	9.0×10¹⁵
Vergleichsbeispiel Probe 1-6	3.3×10¹⁶	Vergleichsbeispiel Probe 2-6	3.3×10¹⁶
Vergleichsbeispiel Probe 1-7	3.3×10¹⁷	Vergleichsbeispiel Probe 2-7	3.3×10¹⁷
Vergleichsbeispiel Probe 1-8	1.1×10¹⁸	Vergleichsbeispiel Probe 2-8	1.1×10¹⁸
Vergleichsbeispiel Probe 1-9	1.4×10¹⁸	Vergleichsbeispiel Probe 2-9	1.4×10¹⁸

[3. Messung des Schichtwiderstands]
13 ist ein Diagramm, das die Korrelation zwischen der Borkonzentration und dem Schichtwiderstand der Oberflächen des Source-Bereichs und des Drain-Bereichs in den Beispielproben und den Vergleichsbeispielproben zeigt. In der Grafik von FIG. In 13 sind zur Vereinfachung der Erläuterung die Borkonzentrationen der Vergleichsbeispielproben 1-1 und 2-1 als 2×10¹⁵ cm^-3 aufgetragen.
Der Graph in 13 ist basierend auf der Borkonzentration der Oberflächen des Source-Bereichs und des Drain-Bereichs in drei Bereiche unterteilt. Der erste Bereich ist kleiner als 2×10¹⁷ cm^-3, der zweite Bereich ist größer oder gleich 2×10¹⁷ cm^-3 und kleiner als 1×10¹⁹ 1×10¹⁹ cm^-3 und der dritte Bereich ist größer oder gleich 1×10¹⁹ 1×10¹⁹ cm^-3. Die Vergleichsbeispielproben 1-1 bis 1-6 und die Vergleichsbeispielproben 2-1 bis 2-6 gehören zum ersten Bereich. Die Vergleichsbeispielproben 1-7 bis 1-9 und die Vergleichsbeispielproben 2-7 bis 2-9 gehören zum zweiten Bereich. Die Beispielproben 1-1 bis 1-4 und die Beispielproben 2-1 bis 2-4 gehören zum dritten Bereich.
Im ersten Bereich sind die Schichtwiderstände des Source-Bereichs und des Drain-Bereichs der Vergleichsbeispielproben 1-1 bis 1-6 größer als die Schichtwiderstände des Source-Bereichs und des Drain-Bereichs der Vergleichsbeispielproben 2-1 bis 2-6. Die Vergleichsbeispielproben 2-1 bis 2-6 sind mit der schützenden Isolierschicht einschließlich Siliziumnitrid versehen, so dass ausreichend Wasserstoff von der schützenden Isolierschicht dem Source-Bereich und dem Drain-Bereich zugeführt wird. Daher werden die Widerstände des Source-Bereichs und des Drain-Bereichs der Vergleichsbeispielproben 2-1 bis 2-5 verringert. Andererseits ist in den Vergleichsbeispielproben 1-1 bis 1-6 die schützende Isolierschicht einschließlich Siliziumnitrid nicht vorgesehen. Daher wird dem Source-Bereich und dem Drain-Bereich der Vergleichsbeispielproben 1-1 bis 1-6 kein Wasserstoff zugeführt und die Widerstände des Source-Bereichs und des Drain-Bereichs werden nicht verringert.
Der erste Bereich ist ein Bereich, in dem die Widerstände des Source-Bereichs und des Drain-Bereichs durch Zufuhr von Wasserstoff aus der schützenden Isolierschicht einschließlich Siliziumnitrid verringert werden. Im ersten Bereich werden jedoch nicht genügend Sauerstoffdefekte im Source-Bereich und im Drain-Bereich gebildet. Daher diffundiert der dem Source-Bereich und dem Drain-Bereich zugeführte Wasserstoff in den Kanalbereich, ohne im Source-Bereich und im Drain-Bereich eingefangen zu werden. Daher ist es im ersten Bereich schwierig, elektrische Kennwerte zu erhalten, die Aufschluss über die Schaltleistung geben.
Wie aus den Trends der Vergleichsbeispielproben 2-7 bis 2-9 hervorgeht, nehmen im zweiten Bereich die Schichtwiderstände des Source-Bereichs und der Drain-Bereiche zu. In ähnlicher Weise nehmen in den Vergleichsbeispielproben 1-7 bis 1-9 die Schichtwiderstände des Source-Bereichs und des Drain-Bereichs zu, obwohl die Schichtwiderstände des Source-Bereichs und des Drain-Bereichs insgesamt dazu neigen, abzunehmen. Hier wird der Grund, warum die Schichtwiderstände des Source-Bereichs und des Drain-Bereichs zunehmen, unter Bezugnahme auf 14 beschrieben.
14 ist eine schematische Querschnittsansicht, die einen Wasserstofffallenbereich darstellt, der von der schützenden Isolierschicht 170 zugeführten Wasserstoff einfängt.
Wie in 14 dargestellt, wird, wenn genügend Dangling-Bond-Defekte DB in der Gate-Isolierschicht 150 gebildet werden, um den Wasserstofffallenbereich zu bilden, Wasserstoff, der von der schützenden Isolierschicht 170 einschließlich Siliziumnitrid dem Source-Bereich S und dem Drain-Bereich D zugeführt wird, durch den Wasserstofffallenbereich unterdrückt. Obwohl der Source-Bereich S und der Drain-Bereich D Sauerstoffdefizite aufweisen, wird den Sauerstoffdefiziten daher kein Wasserstoff zugeführt, so dass die Schichtwiderstände des Source-Bereichs S und des Drain-Bereichs D zunehmen.
Der zweite Bereich ist ein Bereich, in dem der Wasserstofffallenbereich durch die Ionenimplantation in der Gate-Isolierschicht gebildet wird. Im zweiten Bereich wird Wasserstoff vorzugsweise im Wasserstofffallenbereich eingefangen, so dass die Zufuhr von Wasserstoff zum Source-Bereich und zum Drain-Bereich unterdrückt wird. Daher werden im zweiten Bereich die Kontaktwiderstände zwischen dem Source-Bereich und der Source-Elektrode sowie zwischen dem Drain-Bereich und der Drain-Elektrode groß und der durch den Kanalbereich fließende Strom wird unterdrückt. Dadurch können elektrische Eigenschaften mit reduziertem Durchlassstrom erreicht werden.
Im dritten Bereich sind die Schichtwiderstände des Source-Bereichs und des Drain-Bereichs der Beispielproben 1-1 bis 1-4 kleiner oder gleich 1 ×10² kΩ/sq. was ungefähr den gleichen Schichtwiderständen des Source-Bereichs und Drain-Bereichs der Beispielproben 2-1 bis 2-4 entspricht. Das heißt, in den Beispielproben 1-1 bis 1-4 sind die Widerstände des Source-Bereichs und des Drain-Bereichs auch ohne die Zufuhr von Wasserstoff aus der schützenden Isolierschicht ausreichend verringert.
Da im dritten Bereich durch die Ionenimplantation ausreichend Sauerstoffdefekte im Source-Bereich und im Drain-Bereich gebildet werden, wird Wasserstoff von der ersten Oxid-Isolierschicht und der zweiten Oxid-Isolierschicht zu den Sauerstoffdefiziten des Source-Bereichs und des Drains-Bereichs zugeführt. Das heißt, da die Menge an Wasserstoff, die dem Source-Bereich und dem Drain-Bereich zugeführt wird, entsprechend den Sauerstoffdefiziten gesteuert wird, wird die Diffusion von Wasserstoff in den Kanalbereich unterdrückt. Daher können elektrische Eigenschaften erhalten werden, die eine Schaltleistung aufweisen und eine Erschöpfung unterdrücken.
[4. Messung elektrischer Eigenschaften]
15A bis 15D sind Diagramme, die jeweils die elektrischen Eigenschaften der Beispielproben 1-1 bis 1-4 zeigen. 16A bis 16D sind Diagramme, die jeweils die elektrischen Eigenschaften der Beispielproben 2-1 bis 2-4 zeigen. Jeder Graph der in den 15A bis 15D und 16A bis 16D zeigt die elektrischen Eigenschaften von 26 Proben mit einer Kanalbreite W/Kanallänge L = 4,5 µm/3,0 µm. Die vertikale Achse des Diagramms, das die elektrischen Eigenschaften zeigt, zeigt einen Drain-Strom Id und die horizontale Achse zeigt eine Gate-Spannung Vg. Tabelle 3 zeigt die Bedingungen für die Messung der elektrischen Eigenschaften jeder Probe.
[Tabelle 3]

Source-Drain-Spannung 0,1 V

Gate-Spannung -15 V bis +15 V

Messumgebung Raumtemperatur, dunkler Raum
Wie in den 15A bis 15D und 16A bis 16D gezeigt, wurde bei allen Beispielproben 1-1 bis 1-4, bei denen keine schützende Isolierschicht mit Siliziumnitrid vorgesehen ist, und bei den Beispielproben 2-1 bis 2-4, bei denen eine schützende Isolierschicht mit Siliziumnitrid vorhanden ist, die elektrischen Eigenschaften erhalten, in denen sich die Schaltleistung zeigt und eine Verarmung unterdrückt wird.
Jede der oben als Ausführungsform der vorliegenden Erfindung beschriebenen Ausführungsformen kann angemessen kombiniert und implementiert werden, solange kein Widerspruch entsteht. Darüber hinaus sind das Hinzufügen, Entfernen oder Design-Ändern von Komponenten oder das Hinzufügen, Entfernen oder Zustands-Ändern von Prozessen, wie sie von Fachleuten auf der Grundlage jeder der Ausführungsformen angemessen sind, im Umfang der vorliegenden Erfindung enthalten, solange Sie von dem Kerngedanken der vorliegenden Erfindung umfasst sind.
Es versteht sich, dass selbst wenn sich die Wirkung von der Wirkung der oben beschriebenen Ausführungsformen unterscheidet, die Wirkung, die sich aus der Beschreibung in der Beschreibung ergibt oder von Fachleuten auf dem Gebiet leicht vorhergesagt werden kann, offensichtlich von der vorliegenden Erfindung herrührt.
BEZUGSZEICHENLISTE
10: Halbleitervorrichtung, 100: Substrat, 105: Lichtabschirmungsschicht, 110: Nitrid-Isolierschicht, 120: erste Oxid-Isolierschicht, 130: zweite Oxid-Isolierschicht, 135: zweiter Oxid-Isolierfilm, 140: Oxidhalbleiterschicht, 145: Oxidhalbleiterfilm, 150: Gate-Isolierschicht, 160: Gate-Elektrode, 171: Öffnung, 173: Öffnung, 200: Source/Drain-Elektrode, 201: Source-Elektrode, 203: Drain-Elektrode
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2021141338 [0002]
JP 2014099601 [0002]
JP 2021153196 [0002]
JP 2018006730 [0002]
JP 2016184771 [0002]
JP 2021108405 [0002]

Claims

Eine Halbleitervorrichtung, umfassend: eine Oxid-Isolierschicht; eine Oxidhalbleiterschicht auf der Oxid-Isolierschicht; eine Gate-Isolierschicht auf und in Kontakt mit der Oxidhalbleiterschicht; und eine Gate-Elektrode auf der Gate-Isolierschicht, wobei die Oxidhalbleiterschicht umfasst: einen Kanalbereich, der die Gate-Elektrode überlappt; und Source- und Drain-Bereiche, die die Gate-Elektrode nicht überlappen, wobei an einer Grenzfläche zwischen den Source- und Drain-Bereichen und der Gate-Isolierschicht eine Konzentration einer Verunreinigung auf einer Oberfläche von mindestens einem der Source- und Drain-Bereiche größer als oder gleich 1×10¹⁹ 1×10¹⁹ cm^-3 ist.
Halbleitervorrichtung nach Anspruch 1, wobei die Verunreinigung aus der Gruppe bestehend aus Bor, Phosphor, Argon und Stickstoff ausgewählt ist.
Halbleitervorrichtung nach Anspruch 1, wobei die Oxidhalbleiterschicht mehrere Metallelemente umfasst, eines der mehreren Metallelemente Indium ist und ein Atomverhältnis von Indium zu den mehreren Metallelementen größer oder gleich 50 % ist.
Halbleitervorrichtung nach Anspruch 1, wobei die Oxidhalbleiterschicht eine polykristalline Struktur aufweist.
Halbleitervorrichtung nach Anspruch 4, wobei eine Kristallstruktur von mindestens einem der Source- und Drain-Bereiche mit einer Kristallstruktur der Oxidhalbleiterschicht übereinstimmt.
Halbleitervorrichtung nach Anspruch 1, wobei ein Schichtwiderstand von mindestens einem der Source- und Drain-Bereiche kleiner oder gleich 1×10² kΩ/sq. ist.
Halbleitervorrichtung nach Anspruch 1, wobei die Oxid-Isolierschicht Aluminiumoxid umfasst.
Halbleitervorrichtung nach Anspruch 1, weiterhin umfassend Source- und Drain-Elektroden, die jeweils elektrisch mit den Source- und Drain-Bereichen verbunden sind, wobei die Source- und Drain-Elektroden in Kontakt mit einer Oberfläche der Gate-Isolierschicht stehen, die Kontakt mit der Gate-Elektrode hat.
Halbleitervorrichtung nach Anspruch 1, wobei die Gate-Isolierschicht einen Wasserstofffallenbereich umfasst, der Wasserstoff einfängt.
Halbleitervorrichtung nach Anspruch 9, wobei der Wasserstofffallenbereich durch die implantierte Verunreinigung unter Verwendung der Gate-Elektrode als Maske gebildet wird.
Halbleitervorrichtung nach Anspruch 10, wobei die Verunreinigung aus der Gruppe bestehend aus Bor, Phosphor, Argon und Stickstoff ausgewählt ist.