DE102023111703A1 - Ätzstoppstruktur für ic zum erhöhen von stabilität und belastbarkeit - Google Patents

Ätzstoppstruktur für ic zum erhöhen von stabilität und belastbarkeit Download PDF

Info

Publication number
DE102023111703A1
DE102023111703A1 DE102023111703.3A DE102023111703A DE102023111703A1 DE 102023111703 A1 DE102023111703 A1 DE 102023111703A1 DE 102023111703 A DE102023111703 A DE 102023111703A DE 102023111703 A1 DE102023111703 A1 DE 102023111703A1
Authority
DE
Germany
Prior art keywords
etch stop
layer
conductive wires
etch
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023111703.3A
Other languages
English (en)
Inventor
Yung-Chang Chang
Lee-Chuan Tseng
Chia-Hua Lin
Shu-Hui SU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102023111703A1 publication Critical patent/DE102023111703A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen einen integrierten Schaltkreis (IC), der mehrere leitfähige Kontakte aufweist, die über einem Halbleitersubstrat liegen. Mehrere erste leitfähige Drähte sind auf den mehreren leitfähigen Kontakten angeordnet. Mehrere leitfähige Durchkontaktierungen liegen über den ersten leitfähigen Drähten. Eine Ätzstoppstruktur ist auf den ersten leitfähigen Drähten angeordnet. Die mehreren leitfähigen Durchkontaktierungen erstrecken sich durch die Ätzstoppstruktur hindurch. Die Ätzstoppstruktur weist eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht auf. Die erste Isolatorschicht ist zwischen der ersten Ätzstoppschicht und der zweiten Ätzstoppschicht angeordnet.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nummer 63/390,082 , eingereicht am 18. Juli 2022, und der vorläufigen US-Anmeldung Nummer 63/408,219 , eingereicht am 20. September 2022. Der Inhalt der oben genannten Patentanmeldungen wird hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Integrierte Schaltkreise (ICs) werden auf Halbleiter-Dies gebildet, die Millionen oder Milliarden von Transistoren umfassen. Die Transistoren sind dafür konfiguriert, als Schalter zu fungieren und/oder Leistungsverstärkungen zu erzeugen, um eine logische Funktionalität zu ermöglichen. ICs umfassen außerdem passive Vorrichtungen, die zum Steuern von Verstärkungen, Zeitkonstanten und anderen IC-Eigenschaften verwendet werden. Eine Art von passiver Vorrichtung ist ein Metall-Isolator-Metall (MIM)-Kondensator.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können vielmehr im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Schaltkreises (Integrated Circuit, IC), der eine Ätzstoppstruktur aufweist, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst.
    • 2A und 2B veranschaulichen Querschnittansichten einiger anderer Ausführungsformen des IC von 1.
    • 3A und 3B veranschaulichen Querschnittansichten weiterer Ausführungsformen des IC von 1.
    • 4A-4C veranschaulichen Querschnittsansichten verschiedener Ausführungsformen eines IC, der eine Ätzstoppstruktur aufweist, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht, eine zweite Ätzstoppschicht, eine zweite Isolatorschicht und eine dritte Ätzstoppschicht umfasst.
    • 5 bis 14 veranschaulichen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst.
    • 15-21 veranschaulichen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht, eine zweite Ätzstoppschicht, eine zweite Isolatorschicht und eine dritte Ätzstoppschicht umfasst.
    • 22 bis 24 veranschaulichen Querschnittsansichten einiger anderer Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst.
    • 25 bis 29 veranschaulichen Querschnittsansichten weiterer Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst.
    • 30 veranschaulicht ein Flussdiagramm einiger Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Offenbarung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Einrichtungen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Integrierte Schaltkreise (ICs) können eine Anzahl von Halbleitervorrichtungen aufweisen, wie zum Beispiel einen Kondensator, der in und/oder über einem Halbleitersubstrat angeordnet ist. Ein Kondensator kann eine dielektrische Schicht umfassen, die zwischen einer ersten leitfähigen Schicht und einer zweiten leitfähigen Schicht angeordnet ist. Eine Interconnect-Struktur liegt über dem Halbleitersubstrat und ist dazu eingerichtet, elektrische Verbindungen zu dem Kondensator bereitzustellen. Die Interconnect-Struktur umfasst Metallisierungsschichten, die innerhalb einer dielektrischen Struktur angeordnet sind. Die Metallisierungsschichten können mehrere leitfähige Kontakte (zum Beispiel eine vertikale Routung), mehrere leitfähige Drähte (zum Beispiel eine horizontale Routung) und mehrere leitfähige Durchkontaktierungen (zum Beispiel eine vertikale Routung) aufweisen. Die Interconnect-Struktur liegt über dem Kondensator und hat einen oder mehrere leitfähige Kontakte, eine oder mehrere Durchkontaktierungen und einen oder mehrere Drähte, die elektrisch mit der ersten leitfähigen Schicht und der zweiten leitfähigen Schicht gekoppelt sind. Mittels der Metallisierungsschichten können Vorspannungen an den Kondensator angelegt werden.
  • Eine Herausforderung bei dem IC ist eine Verbindung zwischen dem Kondensator und unteren leitfähigen Drähten innerhalb der Interconnect-Struktur. Zum Beispiel umfasst die Interconnect-Struktur mehrere leitfähige Kontakte, die mit dem Kondensator verbunden sind, und mehrere erste leitfähige Drähte, die auf den leitfähigen Kontakten angeordnet sind. Untere leitfähige Durchkontaktierungen liegen über den ersten leitfähigen Drähten, dergestalt, dass ein elektrischer Pfad zwischen den unteren leitfähigen Durchkontaktierungen und dem Kondensator besteht (zum Beispiel mittels der ersten leitfähigen Drähte und der leitfähigen Kontakte). Während der Fertigung wird eine Ätzstoppschicht auf den mehreren ersten leitfähigen Drähten gebildet, und eine obere dielektrische Schicht wird entlang der Ätzstoppschicht gebildet. In einigen Fällen wird die Ätzstoppschicht (zum Beispiel Siliziumnitrid) bei relativ hohen Temperaturen (zum Beispiel etwa 400 Grad Celsius oder mehr) abgeschieden und/oder auf eine relativ große Dicke (zum Beispiel mehr als etwa 750 Ångström) gebildet, was zur Bildung von Hügeln entlang von Oberseiten der ersten leitfähigen Drähte führen kann. Anschließend kann auf der oberen dielektrischen Schicht und/oder der Ätzstoppschicht ein Plasmaätzen durchgeführt werden, um Öffnungen für die unteren leitfähigen Durchkontaktierungen zu bilden. Die Hügel entlang der ersten leitfähigen Drähte können während des Plasmaätzens zur Bildung von Lochdefekten in der Ätzstoppschicht führen, wo das beim Plasmaätzen verwendete Plasma Ladungsträger (zum Beispiel Elektronen) zu den ersten leitfähigen Drähten hinzufügen kann.
  • Aufgrund des Leistungspegels und/oder der Dauer des Plasmaätzens kann sich eine große Menge an Ladungsträgern in den ersten leitfähigen Drähten ansammeln und kann den Kondensator aufladen. Nach dem Plasmaätzen kann ein Nassätzen (zum Beispiel ein Reinigungsprozess) durchgeführt werden, wobei ein oder mehrere Nassätzmittel, die während des Nassätzens verwendet werden, mit den ersten leitfähigen Drähten durch die Lochdefekte in der Ätzstoppschicht hindurch interagieren können. Wenn die ersten leitfähigen Drähte mit dem einen oder den mehreren Nassätzmitteln in Kontakt kommen, so kann es zu galvanischer Korrosion kommen, und/oder eine Diffusion eines leitfähigen Materials (zum Beispiel Kupfer) der ersten leitfähigen Drähte kann beschleunigt werden, wenn sich der Kondensator während des Nassätzens entlädt. Dies kann zu Defekten (zum Beispiel durchkontaktierungsinduzierter Metallinselkorrosion (Via-Induced Metal-Island Corrosion, VIMIC)) in den anschließend gebildeten leitfähigen Durchkontaktierungen führen, was eine Integrität des elektrischen Pfades (zum Beispiel aufgrund von Korrosion und/oder Leerstellen in den leitfähigen Drähten und/oder Durchkontaktierungen) zwischen dem Kondensator und der Interconnect-Struktur verringert. Infolgedessen kann eine Leistung des IC negativ beeinflusst werden (zum Beispiel geringere Produktionsausbeute, Interconnect-Ausfall, geringere Belastbarkeit und/oder Zuverlässigkeit usw.).
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen einen IC, der eine Ätzstoppstruktur aufweist, die über mehreren ersten leitfähigen Drähten angeordnet ist, die mit einem Kondensator gekoppelt sind. In einigen Ausführungsformen ist der Kondensator in oder auf einem Substrat angeordnet, und eine Interconnect-Struktur liegt über dem Kondensator. Die Interconnect-Struktur umfasst mehrere leitfähige Kontakte über dem Kondensator und mehrere erste leitfähige Drähte, die auf den leitfähigen Kontakten angeordnet sind. Mehrere leitfähige Durchkontaktierungen liegen über den ersten leitfähigen Drähten. Die Ätzstoppstruktur ist entlang einer Oberseite der mehreren ersten leitfähigen Drähte angeordnet, und die leitfähigen Durchkontaktierungen erstrecken sich durch die Ätzstoppstruktur hindurch. Die Ätzstoppstruktur umfasst eine erste Ätzstoppschicht, eine zweite Ätzstoppschicht und eine erste Isolatorschicht, die zwischen der ersten und der zweiten Ätzstoppschicht angeordnet ist. Aufgrund von Materialien, Dicken und eines Layouts der Schichten in der Ätzstoppstruktur wird die Bildung von Hügeln entlang der ersten leitfähigen Drähte reduziert, und die Bildung von Lochdefekten in der Ätzstoppstruktur während eines Ätzprozesses (zum Beispiel einer Plasmaätzens) wird verringert. Darüber hinaus wird eine Diffusion eines leitfähigen Materials (zum Beispiel Kupfer) aus den leitfähigen Drähten während eines Nassätzprozesses, der nach dem Plasmaätzen durchgeführt wird, reduziert. Infolge dessen werden Defekte (zum Beispiel VIMIC) in der Interconnect-Struktur reduziert, wodurch die Zuverlässigkeit und/oder Leistung einer elektrischen Verbindung zwischen Metallisierungsschichten in der Interconnect-Struktur und dem Kondensator erhöht wird. Dementsprechend werden eine Produktionsausbeute und eine Zuverlässigkeit des IC erhöht.
  • 1 veranschaulicht eine Querschnittsansicht 100 einiger Ausführungsformen eines integrierten Schaltkreises (Integrated Circuit, IC), der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst.
  • Der IC von 1 weist eine Interconnect-Struktur 122 auf, die über einem Halbleitersubstrat 102 angeordnet ist. Ein Kondensator 104 ist auf einer Vorderfläche 102f des Halbleitersubstrats 102 angeordnet. In einigen Ausführungsformen umfasst der Kondensator 104 mehrere leitfähige Schichten 106-112 und mehrere Kondensator-Dielektrikumschichten 114-120, die abwechselnd zwischen den leitfähigen Schichten 106-112 angeordnet sind. In verschiedenen Ausführungsformen können die leitfähigen Schichten 106-112 als Kondensatorelektrodenschichten bezeichnet werden. Die mehreren leitfähigen Schichten 106-112 umfassen eine erste leitfähige Schicht 106, eine zweite leitfähige Schicht 108, eine dritte leitfähige Schicht 110 und eine vierte leitfähige Schicht 112. In einigen Ausführungsformen können die erste und die dritte leitfähige Schicht 106, 110 mittels der Interconnect-Struktur 122 elektrisch miteinander gekoppelt sein, um eine erste Platte des Kondensators 104 zu bilden, und die zweite und die vierte leitfähige Schicht 108, 112 können mittels der Interconnect-Struktur 122 elektrisch miteinander gekoppelt sein, um eine zweite Platte des Kondensators 104 zu bilden. In einigen Ausführungsformen kann der Kondensator 104 als ein Grabenkondensator, ein Plattenkondensator, ein Zylinderkondensator, ein Balkenkondensator, ein Dual-Damaszen-Kondensator oder dergleichen eingerichtet sein. In verschiedenen Ausführungsformen sind, wenn der Kondensator 104 als ein Grabenkondensator eingerichtet ist, die mehreren leitfähigen Schichten 106-112 und die mehreren Kondensator-Dielektrikumschichten 114-120 in einem Graben des Halbleitersubstrats 102 angeordnet, der sich unter der Vorderfläche 102f (nicht gezeigt) erstreckt.
  • Die Interconnect-Struktur 122 liegt über dem Halbleitersubstrat 102 und ist dazu eingerichtet, Vorrichtungen (zum Beispiel Transistoren, den Kondensator 104 usw.) in einer vordefinierten Weise elektrisch zu koppeln. Die Interconnect-Struktur 122 umfasst mehrere Metallisierungsschichten, die in einer dielektrischen Struktur angeordnet sind. Die Metallisierungsschichten umfassen mehrere leitfähige Kontakte 136, mehrere leitfähige Drähte 138, 142 und mehrere leitfähige Durchkontaktierungen 140. Die dielektrische Struktur umfasst eine untere dielektrische Struktur 124, eine Ätzstoppstruktur 126 und eine obere dielektrische Struktur 128. Die mehreren leitfähigen Drähte 138, 142 umfassen mehrere erste leitfähige Drähte 138 vertikal unter mehreren zweiten leitfähigen Drähten 142. In einigen Ausführungsformen sind die ersten leitfähigen Drähte 138 Teil einer ersten Schicht von leitfähigen Drähten (zum Beispiel einer untersten Schicht von leitfähigen Drähten), wobei die ersten leitfähigen Drähte 138 relativ zu anderen leitfähigen Drähten, die in der Interconnect-Struktur 122 angeordnet sind (zum Beispiel relativ zu den zweiten leitfähigen Drähten 142), eine kürzeste Distanz zu der Vorderfläche 102f des Halbleitersubstrats 102 haben. Die Ätzstoppstruktur 126 ist entlang von Oberseiten der ersten leitfähigen Drähte 138 angeordnet.
  • In einigen Ausführungsformen umfasst die Ätzstoppstruktur 126 eine erste Ätzstoppschicht 130, eine erste Isolatorschicht 132 und eine zweite Ätzstoppschicht 134. Die erste Isolatorschicht 132 ist zwischen der ersten Ätzstoppschicht 130 und der zweiten Ätzstoppschicht 134 angeordnet. Die erste Ätzstoppschicht 130 hat eine erste Dicke t1, die erste Isolatorschicht 132 hat eine zweite Dicke t2, und die zweite Ätzstoppschicht 134 hat eine dritte Dicke t3. In einigen Ausführungsformen ist die erste Dicke t1 größer als die dritte Dicke t3, und die zweite Dicke t2 ist kleiner als die dritte Dicke t3. In weiteren Ausführungsformen umfassen die erste und die zweite Ätzstoppschicht 130, 134 ein erstes dielektrisches Material (zum Beispiel Siliziumnitrid), und die erste Isolatorschicht 132 umfasst ein zweites dielektrisches Material (zum Beispiel Siliziumdioxid), das sich von dem ersten dielektrischen Material unterscheidet.
  • Während der Fertigung des IC wird ein erster Ätzprozess auf der oberen dielektrischen Struktur 128 durchgeführt, um mehrere Öffnungen für die leitfähigen Durchkontaktierungen 140 zu bilden, und ein zweiter Ätzprozess wird auf der oberen dielektrischen Struktur 128 und der Ätzstoppstruktur 126 durchgeführt, um die Öffnungen zu erweitern und die Oberseiten der ersten leitfähigen Drähte 138 freizulegen. Der erste Ätzprozess kann mindestens ein Plasmaätzen umfassen, das mit einer hohen Leistung durchgeführt wird, um durch die obere dielektrische Struktur 128 hindurch zu ätzen. Aufgrund von Materialien, Dicken und einem Layout von Schichten in der Ätzstoppstruktur 126 werden Schäden (zum Beispiel die Bildung von Lochdefekten) an der Ätzstoppstruktur 126 reduziert, und die Injektion von Ladungsträgern (zum Beispiel Elektronen) in die ersten leitfähigen Drähte 138 während des ersten Ätzprozesses wird abgeschwächt. Anschließend kann auf der oberen dielektrischen Struktur 128 und/oder der Ätzstoppstruktur 126 ein Reinigungsprozess (zum Beispiel ein Nassätzen) durchgeführt werden. Da eine Beschädigung der Ätzstoppstruktur 126 während des ersten Ätzprozesses abgemildert wird, kann es sein, dass eine oder mehrere Bearbeitungsflüssigkeiten (zum Beispiel Nassätzmittel), die während des Reinigungsprozesses verwendet werden, die ersten leitfähigen Drähte 138 nicht erreichen. Infolge dessen werden eine galvanische Korrosion und/oder eine Diffusion von leitfähigem Material (zum Beispiel Kupfer) aus den Metallisierungsschichten der Interconnect-Struktur 122 reduziert, dergestalt, dass Defekte (zum Beispiel VIMIC) in den Metallisierungsschichten (zum Beispiel den ersten leitfähigen Drähten 138 und/oder den leitfähigen Durchkontaktierungen 140) der Interconnect-Struktur 122 abgemildert werden. Dementsprechend erhöht das Anordnen der Ätzstoppstruktur 126 entlang der ersten leitfähigen Drähte 138 die Zuverlässigkeit und/oder die Leistung elektrischer Verbindungen zwischen dem Kondensator 104 und Metallisierungsschichten der Interconnect-Struktur 122, wodurch die Gesamtleistung (zum Beispiel die Zuverlässigkeit und/oder die Produktionsausbeute) des IC erhöht wird.
  • Die erste Ätzstoppschicht 130 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumkohlenstoffnitrid, Siliziumoxycarbid, Siliziumoxynitrid, ein dielektrisches Material mit hohem k-Wert, ein anderes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Im Sinne des vorliegenden Textes ist ein dielektrisches Material mit hohem k-Wert ein dielektrisches Material mit einer Dielektrizitätskonstante von mehr als 3,9. Die erste Isolatorschicht 132 kann zum Beispiel ein dielektrisches Material mit niedrigem k-Wert, Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), ein Oxid wie zum Beispiel Siliziumdioxid, ein anderes geeignetes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Im Sinne des vorliegenden Textes ist ein dielektrisches Material mit niedrigem k-Wert ein dielektrisches Material mit einer Dielektrizitätskonstante von weniger als 3,9. Die zweite Ätzstoppschicht 134 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumkohlenstoffnitrid, Siliziumoxycarbid, Siliziumoxynitrid, ein dielektrisches Material mit hohem k-Wert, ein anderes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. In einigen Ausführungsformen können die erste Ätzstoppschicht 130 und die zweite Ätzstoppschicht 134 beide das gleiche dielektrische Material umfassen (zum Beispiel Siliziumnitrid). In weiteren Ausführungsformen kann die erste Ätzstoppschicht 130 ein erstes Material (zum Beispiel Siliziumnitrid) umfassen, und die zweite Ätzstoppschicht 134 kann ein zweites Material (zum Beispiel Siliziumcarbid) umfassen, das sich von dem ersten Material unterscheidet.
  • In einigen Ausführungsformen kann die erste Dicke t1 der ersten Ätzstoppschicht 130 innerhalb eines Bereichs von etwa 50 bis 350 Ångström, innerhalb eines Bereichs von etwa 350 bis 750 Ångström oder innerhalb eines Bereichs von etwa 50 bis 750 Ångström liegen oder einen anderen geeigneten Wert haben. In verschiedenen Ausführungsformen ist, falls die erste Dicke t1 relativ groß ist (zum Beispiel mindestens 50 Ångström), die erste Ätzstoppschicht 130 ausreichend dick, um eine Beschädigung der ersten leitfähigen Drähte 138 - zum Beispiel durch einen Ätzprozess - zu verhindern. In weiteren Ausführungsformen ist die erste Ätzstoppschicht 130 aufgrund der Tatsache, dass die erste Dicke 11 weniger als etwa 750 Ångström beträgt, ausreichend dick, um die ersten leitfähigen Drähte 138 zu schützen und gleichzeitig eine Dauer zu verringern, die die ersten leitfähigen Drähte 138 während der Abscheidung der ersten Ätzstoppschicht 130 hohen Temperaturen ausgesetzt sind. Dadurch wird zum Teil die Bildung von Hügeln entlang von Oberseiten der ersten leitfähigen Drähte 138 abgemildert. In verschiedenen Ausführungsformen kann die zweite Dicke t2 der ersten Isolatorschicht 132 innerhalb eines Bereichs von etwa 50 bis 175 Ångström, innerhalb eines Bereichs von etwa 175 bis 300 Ängström oder innerhalb eines Bereichs von etwa 50 bis 300 Ångström liegen oder einen anderen geeigneten Wert haben. In weiteren Ausführungsformen ist, falls die zweite Dicke t2 relativ groß ist (zum Beispiel mindestens 50 Ångström), die erste Isolatorschicht 132 ausreichend dick, um eine Beschädigung der ersten leitfähigen Drähte 138 zu verhindern und/oder eine Beschädigung (zum Beispiel die Bildung von Lochdefekten) der ersten Ätzstoppschicht 130 zu verhindern. In einigen Ausführungsformen wird aufgrund der Tatsache, dass die zweite Dicke t2 weniger als etwa 300 Ångström beträgt, eine Zeit und/oder ein Leistungspegel eines Ätzprozesses, der zum Bilden von Öffnungen für die leitfähigen Durchkontaktierungen 140 verwendet wird, reduziert, wodurch die Fertigungskosten gesenkt und eine Beschädigung der ersten leitfähigen Drähte 138 abgemildert werden. In weiteren Ausführungsformen kann die dritte Dicke t3 der zweiten Ätzstoppschicht 134 innerhalb eines Bereichs von etwa 50 bis 275 Ångström, innerhalb eines Bereichs von etwa 275 bis 500 Ängström oder innerhalb eines Bereichs von etwa 50 bis 500 Ångström liegen oder kann einen anderen geeigneten Wert haben. In verschiedenen Ausführungsformen ist, falls die Dicke t3 relativ groß ist (zum Beispiel mindestens 50 Ångström), die zweite Ätzstoppschicht 134 ausreichend dick, um eine Beschädigung der ersten leitfähigen Drähte 138 und/oder der ersten Isolatorschicht 132 zu verhindern. In weiteren Ausführungsformen wird aufgrund der Tatsache, dass die dritte Dicke t3 weniger als etwa 500 Ångström beträgt, eine Zeit und/oder ein Leistungspegel eines Ätzprozesses, der zum Bilden von Öffnungen für die leitfähigen Durchkontaktierungen 140 verwendet wird, reduziert, wodurch die Fertigungskosten gesenkt und eine Beschädigung der ersten leitfähigen Drähte 138 abgemildert werden.
  • 2A veranschaulicht eine Querschnittsansicht 200a einiger anderer Ausführungsformen eines ICs, der eine Ätzstoppstruktur aufweist, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst.
  • Der IC von 2A umfasst eine erste Region 202 neben einer zweiten Region 204. Die erste Region 202 kann als eine Kondensatorregion eingerichtet sein, wo der IC einen oder mehrere Kondensatoren, wie zum Beispiel einen Kondensator 104, umfasst. Der Kondensator 104 ist in und/oder auf einem Halbleitersubstrat 102 angeordnet. Das Halbleitersubstrat 102 kann zum Beispiel Silizium, monokristallines Silizium, CMOS-Volumenmaterial, Silizium-Germanium, ein Silizium-auf-Isolator (Silicon-On-Insulator, SOI), ein anderes geeignetes Substratmaterial oder dergleichen sein oder umfassen. Die zweite Region 204 kann als eine Nicht-Kondensatorregion, eine Logikregion oder eine andere geeignete Vorrichtungsregion eingerichtet sein. In einigen Ausführungsformen ist die zweite Region 204 frei von Kondensatoren. In einigen Ausführungsformen umfasst der Kondensator 104 mehrere leitfähige Schichten 106-112 und mehrere Kondensator-Dielektrikumschichten 114-120, die abwechselnd zwischen den leitfähigen Schichten 106-112 angeordnet sind. In verschiedenen Ausführungsformen können die mehreren leitfähigen Schichten 106-112 zum Beispiel Titan, Tantal, Titannitrid, Tantalnitrid, ein anderes leitfähiges Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. In weiteren Ausführungsformen können die mehreren Kondensator-Dielektrikumschichten 114-120 zum Beispiel ein dielektrisches Material mit hohem k-Wert, Aluminiumoxid, Hafniumoxid, Zirkoniumoxid, Titanoxid, ein anderes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen.
  • Die Interconnect-Struktur 122 liegt über dem Halbleitersubstrat 102 und ist dazu eingerichtet, Halbleitervorrichtungen, die auf und/oder über dem Halbleitersubstrat 102 angeordnet sind, elektrisch miteinander zu koppeln. Die Interconnect-Struktur umfasst mehrere Metallisierungsschichten, die in einer dielektrischen Struktur angeordnet sind. Die Metallisierungsschichten umfassen mehrere leitfähige Kontakte 136, mehrere leitfähige Drähte 138, 142 und mehrere leitfähige Durchkontaktierungen 140. Die dielektrische Struktur umfasst eine untere dielektrische Struktur 124, eine Ätzstoppstruktur 126 und eine obere dielektrische Struktur 128. Die mehreren leitfähigen Drähte 138, 142 umfassen mehrere erste leitfähige Drähte 138, die unter mehreren zweiten leitfähigen Drähten 142 liegen. In einigen Ausführungsformen können die mehreren leitfähigen Kontakte 136, die mehreren leitfähigen Drähte 138, 142 und die mehreren leitfähigen Durchkontaktierungen 140 zum Beispiel Aluminium, Kupfer, Wolfram, Ruthenium, Titannitrid, Tantalnitrid, ein anderes geeignetes leitfähiges Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. In verschiedenen Ausführungsformen können die mehreren leitfähigen Kontakte 136, die mehreren leitfähigen Drähte 138, 142 und die mehreren leitfähigen Durchkontaktierungen 140 jeweils einen leitfähigen Körper umfassen, der ein erstes leitfähiges Material (zum Beispiel Kupfer, Aluminium, Wolfram, Ruthenium usw.) umfasst und eine leitfähige Auskleidung umfasst, die ein zweites leitfähiges Material (zum Beispiel Titannitrid, Tantalnitrid usw.) umfasst, das sich von dem ersten leitfähigen Material unterscheidet, wobei sich die leitfähige Auskleidung entlang von Seitenwänden und einer Unterseite des leitfähigen Körpers (nicht gezeigt) erstreckt.
  • In einigen Ausführungsformen kann eine Teilmenge der leitfähigen Kontakte 136, die innerhalb der ersten Region 202 angeordnet sind, die mehreren leitfähigen Schichten 106-112 des Kondensators 104 kontaktieren. In weiteren Ausführungsformen kann ein leitfähiger Kontakt 136, der innerhalb der zweiten Region 204 angeordnet ist, das Halbleitersubstrat 102 direkt kontaktieren. In verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 eine oder mehrere dotierte Regionen umfassen, wobei der innerhalb der zweiten Region 204 angeordnete leitfähige Kontakt 136 dazu eingerichtet ist, die eine oder die mehreren dotierten Regionen auf eine Referenzspannung (zum Beispiel Erde) vorzuspannen.
  • Die untere dielektrische Struktur 124 kann eine Zwischenschichtdielektrikum-Schicht (Inter-Level Dielectric, ILD-Schicht) 206, eine erste dielektrische Schutzschicht 208 und eine erste Zwischenmetalldielektrikum-Schicht (Inter-Metal Dielectric, IMD-Schicht) 210 umfassen. Die ILD-Schicht 206 ist entlang der Vorderfläche 102f des Halbleitersubstrats 102 angeordnet und legt sich seitlich um die mehreren leitfähigen Kontakte 136 herum. In einigen Ausführungsformen legt sich die erste dielektrische Schutzschicht 208 um Seitenwände erster leitfähiger Drähte 138 herum und hat eine Unterseite, die auf eine Unterseite der ersten leitfähigen Drähte 138 ausgerichtet ist. Die erste IMD-Schicht 210 liegt über der ersten dielektrischen Schutzschicht 208. Die ILD-Schicht 206 und die erste IMD-Schicht 210 können zum Beispiel ein Oxid, wie zum Beispiel Siliziumdioxid, ein dielektrisches Material mit niedrigem k-Wert, Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), ein dielektrisches Material mit extrem niedrigem k-Wert (ELK), ein anderes geeignetes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Die erste dielektrische Schutzschicht 208 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid, Siliziumoxycarbid oder dergleichen sein oder umfassen.
  • Die Ätzstoppstruktur 126 ist entlang von Oberseiten der ersten leitfähigen Drähte 138 und einer Oberseite der ersten IMD-Schicht 210 angeordnet. In einigen Ausführungsformen umfasst die Ätzstoppstruktur 126 eine erste Ätzstoppschicht 130, eine erste Isolatorschicht 132 und eine zweite Ätzstoppschicht 134. Die erste Ätzstoppschicht 130 kontaktiert direkt die Oberseiten der ersten leitfähigen Drähte 138 und die Oberseite der ersten IMD-Schicht 210. Die erste Isolatorschicht 132 liegt über der ersten Ätzstoppschicht 130, und die zweite Ätzstoppschicht 134 liegt über der ersten Isolatorschicht 132. Die erste Ätzstoppschicht 130 hat eine erste Dicke 11, die erste Isolatorschicht 132 hat eine zweite Dicke t2, und die zweite Ätzstoppschicht 134 hat eine dritte Dicke t3. In einigen Ausführungsformen ist die erste Dicke t1 größer als die dritte Dicke t3, und die zweite Dicke t2 ist kleiner als die dritte Dicke t3.
  • Die obere dielektrische Struktur 128 kann eine zweite IMD-Schicht 212, eine zweite dielektrische Schutzschicht 214 und eine dritte IMD-Schicht 216 umfassen. Die zweite IMD-Schicht 212 ist entlang einer Oberseite der Ätzstoppstruktur 126 angeordnet. Die zweite dielektrische Schutzschicht 214 liegt über der zweiten IMD-Schicht 212, und die dritte IMD-Schicht 216 liegt über der zweiten dielektrischen Schutzschicht 214. Die leitfähigen Durchkontaktierungen 140 erstrecken sich durch die zweite IMD-Schicht 212 und die Ätzstoppstruktur 126 hindurch, um die mehreren ersten leitfähigen Drähte 138 zu kontaktieren. Des Weiteren erstrecken sich die zweiten leitfähigen Drähte 142 durch die dritte IMD-Schicht 216, die zweite dielektrische Schutzschicht 214 und mindestens einen Abschnitt der zweiten IMD-Schicht 212 hindurch, um die mehreren leitfähigen Durchkontaktierungen 140 zu kontaktieren.
  • In verschiedenen Ausführungsformen wird während der Fertigung des IC von 2A ein Ätzprozess an Schichten der oberen dielektrischen Struktur 128 und Schichten der Ätzstoppstruktur 126 durchgeführt, um Öffnungen für die leitfähigen Durchkontaktierungen 140 und die zweiten leitfähigen Drähte 142 zu definieren. Aufgrund von Materialien, Dicken und einem Layout der Schichten in der Ätzstoppstruktur 126 wird eine Beschädigung der ersten leitfähigen Drähte 138 (zum Beispiel aufgrund einer Injektion von Ladungsträgern und/oder aufgrund einer Beschädigung durch eine oder mehrere Bearbeitungsflüssigkeiten) abgemildert. Dies mindert Defekte in der Interconnect-Struktur 122 und reduziert Schäden an dem Kondensator 104, wodurch die Gesamtleistung und die Stabilität des IC erhöht werden.
  • Die zweite IMD-Schicht 212 kann zum Beispiel ein Oxid, wie zum Beispiel Siliziumdioxid, ein dielektrisches Material mit niedrigem k-Wert, Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), ein dielektrisches ELK-Material, ein anderes geeignetes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Die zweite dielektrische Schutzschicht 214 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid, Siliziumoxycarbid oder dergleichen sein oder umfassen. Des Weiteren kann die dritte IMD-Schicht 216 zum Beispiel ein Oxid, wie zum Beispiel Siliziumdioxid, ein dielektrisches Material mit niedrigem k-Wert, ein dielektrisches ELK-Material, ein anderes geeignetes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. In einigen Ausführungsformen ist eine Dicke der dritten IMD-Schicht 216 größer als eine Dicke der ersten und der zweiten IMD-Schicht 210, 212.
  • Zwischen einer Oberseite der unteren dielektrischen Struktur 124 und einer Unterseite der zweiten dielektrischen Schutzschicht 214 ist eine Distanz d1 definiert. In einigen Ausführungsformen ist die Oberseite der unteren dielektrischen Struktur 124 auf die Oberseiten der ersten leitfähigen Drähte 138 ausgerichtet oder mit ihnen koplanar. In einigen Ausführungsformen kann die Distanz d1 zum Beispiel innerhalb eines Bereichs von etwa 4.000 bis 6.500 Ångström, innerhalb eines Bereichs von etwa 6.500 bis 9.000 Ångström oder innerhalb eines Bereichs von etwa 4.000 bis 9.000 Ångström liegen oder einen anderen geeigneten Wert haben. In verschiedenen Ausführungsformen liegt ein Verhältnis zwischen der dritten Dicke t3 der zweiten Ätzstoppschicht 134 und der Distanz d1 (zum Beispiel t3:d1) innerhalb eines Bereichs von etwa 1:20 bis 1:33 oder hat einen anderen geeigneten Wert. In weiteren Ausführungsformen liegt ein Verhältnis zwischen der zweiten Dicke t2 der ersten Isolatorschicht 132 und der Distanz d1 (zum Beispiel t2:d1) innerhalb eines Bereichs von etwa 1:25 bis 1:35 oder hat einen anderen geeigneten Wert. In weiteren Ausführungsformen ist eine Summe aus der zweiten Dicke t2 und der dritten Dicke t3 (zum Beispiel t2 + t3) größer als etwa 300 Ängström.
  • 2B veranschaulicht eine Querschnittsansicht 200b einiger alternativer Ausführungsformen des IC von 2A, bei denen eine Halbleitervorrichtung 218 innerhalb des zweiten Bereichs 204 angeordnet ist. In einigen Ausführungsformen ist die erste Region 202 als eine Kondensatorregion eingerichtet, und die zweite Region 204 ist als eine Logikregion eingerichtet. In verschiedenen Ausführungsformen ist die Halbleitervorrichtung 218 als ein Transistor eingerichtet und kann Source/Drain-Regionen 220, eine Gate-Dielektrikumschicht 222 und eine Gate-Elektrode 224 umfassen. Die Source/Drain-Regionen 220 können innerhalb des Halbleitersubstrats 102 auf gegenüberliegenden Seiten der Gate-Elektrode 224 angeordnet sein. Des Weiteren ist ein Seitenwand-Abstandshalter entlang von Seitenwänden der Gate-Dielektrikumschicht 222 und von Seitenwänden der Gate-Elektrode 224 angeordnet.
  • 3A veranschaulicht eine Querschnittsansicht 300a einiger anderer Ausführungsformen des IC von 2A, bei denen die zweite Ätzstoppschicht 134 eine U-Form direkt über einem ersten leitfähigen Draht 138a innerhalb der zweiten Region 204 aufweist. In weiteren Ausführungsformen ist die erste Isolatorschicht 132 innerhalb der zweiten Region 204, wo die zweite Ätzstoppschicht 134 die U-Form aufweist, nicht durchgehend. In solchen Ausführungsformen kontaktiert die erste Isolatorschicht 132 Seitenwände der zweiten Ätzstoppschicht 134, die mindestens teilweise die U-Form definieren. Außerdem umfasst die zweite IMD-Schicht 212 einen Vorsprung innerhalb der zweiten Region 204, der sich unter einer Oberseite der Ätzstoppstruktur 126 erstreckt. In verschiedenen Ausführungsformen kontaktiert die zweite Ätzstoppschicht 134 direkt eine Oberseite der ersten Ätzstoppschicht 130.
  • 3B veranschaulicht eine Querschnittsansicht 300b einiger anderer Ausführungsformen des IC von 3A, bei denen die erste Isolatorschicht 132 und die zweite Ätzstoppschicht 134 seitlich von der zweiten Region 204 versetzt sind. In einigen Ausführungsformen erstreckt sich die zweite IMD-Schicht 212 durchgehend von der Oberseite der zweiten Ätzstoppschicht 134 entlang einer Seitenwand der zweiten Ätzstoppschicht 134 und einer Seitenwand der ersten Isolatorschicht 132 bis zur Oberseite der ersten Ätzstoppschicht 130. In verschiedenen Ausführungsformen sind die erste Isolatorschicht 132 und die zweite Ätzstoppschicht 134 in einer Region direkt über einem ersten leitfähigen Draht 138a innerhalb der zweiten Region 204 nicht durchgehend. In weiteren Ausführungsformen umfasst die zweite IMD-Schicht 212 einen Vorsprung in der zweiten Region 204, der sich unter der Oberseite der Ätzstoppstruktur 126 erstreckt.
  • 4A veranschaulicht eine Querschnittsansicht 400a einiger alternativer Ausführungsformen eines IC, der eine Ätzstoppstruktur aufweist, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht, eine zweite Ätzstoppschicht, eine zweite Isolatorschicht und eine dritte Ätzstoppschicht umfasst.
  • In einigen Ausführungsformen umfasst die Ätzstoppstruktur 126 die erste Ätzstoppschicht 130, die erste Isolatorschicht 132, die zweite Ätzstoppschicht 134, eine zweite Isolatorschicht 402 und eine dritte Ätzstoppschicht 404. Die erste Ätzstoppschicht 130 erstreckt sich durchgehend entlang von Oberseiten der ersten leitfähigen Drähte 138 und einer Oberseite der ersten IMD-Schicht 210. Die erste Isolatorschicht 132 liegt über der ersten Ätzstoppschicht 130, und die zweite Ätzstoppschicht 134 liegt über der ersten Isolatorschicht 132. Die zweite Isolatorschicht 402 liegt über der zweiten Ätzstoppschicht 134, und die dritte Ätzstoppschicht 404 liegt über der zweiten Isolatorschicht 402.
  • Die erste Ätzstoppschicht 130 hat eine erste Dicke t1, die erste Isolatorschicht 132 hat eine zweite Dicke t2, die zweite Ätzstoppschicht 134 hat eine dritte Dicke t3, die zweite Isolatorschicht 402 hat eine vierte Dicke t4, und die dritte Ätzstoppschicht 404 hat eine fünfte Dicke t5. In einigen Ausführungsformen ist die erste Dicke t1 größer als die dritte und die fünfte Dicke t3, t5, und die dritte und die fünfte Dicke t3, t5 sind größer als die zweite und die vierte Dicke t2, t4. In einigen Ausführungsformen kann die erste Dicke t1 innerhalb eines Bereichs von etwa 50 bis 350 |ngström, innerhalb eines Bereichs von etwa 350 bis 750 Ångström oder innerhalb eines Bereichs von etwa 50 bis 750 Ångström liegen oder einen anderen geeigneten Wert haben. In verschiedenen Ausführungsformen können die zweite und die vierte Dicke t2, t4 innerhalb eines Bereichs von etwa 50 bis 175 Ängström, innerhalb eines Bereichs von etwa 175 bis 300 Ångström oder innerhalb eines Bereichs von etwa 50 bis 300 Ångström liegen oder einen anderen geeigneten Wert haben. In weiteren Ausführungsformen können die dritte und die fünfte Dicke t3, t5 innerhalb eines Bereichs von etwa 50 bis 275 Ångström, innerhalb eines Bereichs von etwa 275 bis 500 Ångström oder innerhalb eines Bereichs von etwa 50 bis 500 Ängström liegen oder einen anderen geeigneten Wert haben.
  • Die erste, die zweite und die dritte Ätzstoppschicht 130, 134, 404 können zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumkohlenstoffnitrid, Siliziumoxycarbid, Siliziumoxynitrid, ein dielektrisches Material mit hohem k-Wert, ein anderes dielektrischen Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Die erste und die zweite Isolatorschicht 132, 402 können zum Beispiel ein dielektrisches Material mit niedrigem k-Wert, PSG, BPSG, ein Oxid, wie zum Beispiel Siliziumdioxid, ein anderes geeignetes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. In verschiedenen Ausführungsformen umfassen die erste, die zweite und die dritte Ätzstoppschicht 130, 134, 404 ein erstes dielektrisches Material (zum Beispiel Siliziumnitrid), und die erste und die zweite Isolatorschicht 132, 402 umfassen ein zweites dielektrisches Material (zum Beispiel Siliziumdioxid), das sich von dem ersten dielektrischen Material unterscheidet. In weiteren Ausführungsformen umfassen die erste, die zweite und die dritte Ätzstoppschicht 130, 134, 404 voneinander verschiedene Materialien. Zum Beispiel kann die erste Ätzstoppschicht 130 Siliziumnitrid umfassen, die zweite Ätzstoppschicht 134 kann Siliziumcarbid umfassen, und die dritte Ätzstoppschicht 404 kann Siliziumkohlenstoffnitrid umfassen. In verschiedenen Ausführungsformen können die erste und die zweite Isolatorschicht 132, 402 voneinander verschiedene Materialien umfassen. Zum Beispiel kann die erste Isolatorschicht 132 Siliziumdioxid umfassen, und die zweite Isolatorschicht 402 kann PSG umfassen.
  • In einigen Ausführungsformen kann dank der Tatsache, dass die Ätzstoppstruktur 126 des Weiteren die zweite Isolatorschicht 402 und die dritte Ätzstoppschicht 404 umfasst, eine Beschädigung der ersten leitfähigen Drähte 138 während der Fertigung des IC von 4A (zum Beispiel während des Ätzprozesses, der zum Bilden der leitfähigen Durchkontaktierungen 140 und/oder der zweiten leitfähigen Drähte 142 verwendet wird) weiter reduziert werden. Dies mindert Defekte in der Interconnect-Struktur 122 und reduziert Schäden an dem Kondensator 104 noch weiter, wodurch die Gesamtleistung und die Stabilität des IC erhöht werden.
  • 4B veranschaulicht eine Querschnittsansicht 400b einiger alternativer Ausführungsformen des IC von 4A, bei denen die dritte Ätzstoppschicht 404 eine U-Form direkt über einem ersten leitfähigen Draht 138a innerhalb der zweiten Region 204 aufweist. In weiteren Ausführungsformen sind die erste Isolatorschicht 132, die zweite Ätzstoppschicht 134 und die zweite Isolatorschicht 402 innerhalb der zweiten Region 204, wo die dritte Ätzstoppschicht 404 die U-Form aufweist, nicht durchgehend. In solchen Ausführungsformen kontaktieren die erste Isolatorschicht 132, die zweite Ätzstoppschicht 134 und die zweite Isolatorschicht 402 Seitenwände der dritten Ätzstoppschicht 404, die mindestens teilweise die U-Form definieren. Außerdem umfasst die zweite IMD-Schicht 212 einen Vorsprung innerhalb der zweiten Region 204, der sich unter einer Oberseite der Ätzstoppstruktur 126 erstreckt. In einigen Ausführungsformen kontaktiert die dritte Ätzstoppschicht 404 direkt eine Oberseite der ersten Ätzstoppschicht 130.
  • 4C veranschaulicht eine Querschnittsansicht 400c einiger alternativer Ausführungsformen des IC von 4A, bei denen die erste Isolatorschicht 132, die zweite Ätzstoppschicht 134, die zweite Isolatorschicht 402 und die dritte Ätzstoppschicht 404 seitlich von der zweiten Region 204 versetzt sind. In einigen Ausführungsformen erstreckt sich die zweite IMD-Schicht 212 durchgehend von einer Oberseite der dritten Ätzstoppschicht 404 entlang von Seitenwänden der dritten Ätzstoppschicht 404, der zweiten Isolatorschicht 402, der zweiten Ätzstoppschicht 134 und der ersten Isolatorschicht 132 bis zur Oberseite der ersten Ätzstoppschicht 130. In verschiedenen Ausführungsformen sind die erste Isolatorschicht 132, die zweite Ätzstoppschicht 134, die zweite Isolatorschicht 402 und die dritte Ätzstoppschicht 404 in einer Region direkt über einem ersten leitfähigen Draht 138a innerhalb der zweiten Region 204 nicht durchgehend. In weiteren Ausführungsformen umfasst die zweite IMD-Schicht 212 einen Vorsprung in der zweiten Region 204, der sich unter der Oberseite der Ätzstoppstruktur 126 erstreckt.
  • 5 bis 14 veranschaulichen Querschnittsansichten 500-1400 einiger Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst. Obgleich die in 5-14 gezeigten Querschnittsansichten 500-1400 mit Bezug auf ein Verfahren beschrieben werden, versteht es sich, dass die in den 5-14 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig und getrennt von dem Verfahren stehen können. Obgleich die 5-14 als eine Reihe von Aktionen beschrieben sind, versteht es sich des Weiteren, dass diese Aktionen nicht einschränkend sind, da die Reihenfolge der Aktionen in anderen Ausführungsformen geändert werden kann und die offenbarten Verfahren auch auf andere Strukturen anwendbar sind. In anderen Ausführungsformen können einige Aktionen, die veranschaulicht und/oder beschrieben sind, ganz oder teilweise weggelassen werden.
  • Wie in der Querschnittsansicht 500 von 5 gezeigt, wird ein Kondensator 104 innerhalb einer ersten Region 202 eines Halbleitersubstrats 102 ausgebildet, und eine Halbleitervorrichtung 218 wird innerhalb einer zweiten Region des Halbleitersubstrats 102 ausgebildet. Das Halbleitersubstrat 102 kann zum Beispiel ein Volumensiliziumsubstrat, ein SOI-Substrat oder ein anderes geeignetes Substrat sein oder umfassen. Der Kondensator 104 und die Halbleitervorrichtung 218 können jeweils durch einen oder mehrere Abscheidungsprozesse, einen oder mehrere Fotolithografieprozesse, einen oder mehrere Ionenimplantationsprozesse, andere geeignete Fertigungsprozesse oder dergleichen gebildet werden.
  • Außerdem werden, wie in 5 gezeigt, mehrere leitfähige Kontakte 136 und eine untere dielektrische Struktur 124 über dem Halbleitersubstrat 102 gebildet. Die untere dielektrische Struktur 124 umfasst eine ILD-Schicht 206, eine erste dielektrische Schutzschicht 208 und eine erste IMD-Schicht 210. Die untere ILD-Schicht 206, die erste dielektrische Schutzschicht 208 und die erste IMD-Schicht 210 können zum Beispiel durch chemische Aufdampfung (Chemical Vapor Deposition, CVD), physikalische Aufdampfung (Physical Vapor Deposition, PVD), Atomschichtabscheidung (Atomic Layer Deposition, ALD) oder einen anderen geeigneten Wachstums- oder Abscheidungsprozess abgeschieden werden. Die ILD-Schicht 206 und die erste IMD-Schicht 210 können zum Beispiel ein Oxid, wie zum Beispiel Siliziumdioxid, ein dielektrisches Material mit niedrigem k-Wert, Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), ein dielektrisches Material mit extrem niedrigem k-Wert (ELK), ein anderes geeignetes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Die erste dielektrische Schutzschicht 208 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid, Siliziumoxycarbid oder dergleichen sein oder umfassen. Des Weiteren können die leitfähigen Kontakte 136 innerhalb der ILD-Schicht 206 gebildet werden. In einigen Ausführungsformen können die leitfähigen Kontakte 136 durch einen einzelnen Damaszenprozess oder einen anderen geeigneten Fertigungsprozess gebildet werden. Die leitfähigen Kontakte 136 können zum Beispiel Aluminium, Kupfer, Wolfram, Ruthenium, Titannitrid, Tantalnitrid, ein anderes geeignetes leitfähiges Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen.
  • Wie in der Querschnittsansicht 600 von 6 gezeigt, werden mehrere erste leitfähige Drähte 138 innerhalb der unteren dielektrischen Struktur 124 gebildet. In einigen Ausführungsformen kann ein Prozess zum Bilden der ersten leitfähigen Drähte 138 umfassen: Bilden einer Maskierungsschicht (nicht gezeigt) über der ersten IMD-Schicht 210; Durchführen eines Ätzprozesses auf der ersten IMD-Schicht 210 und der ersten dielektrischen Schutzschicht 208 mit der Maskierungsschicht an ihrem Platz, um mehrere Öffnungen zu bilden; Abscheiden (zum Beispiel durch CVD, PVD, Sputtern, Elektroplattieren, stromloses Plattieren usw.) eines leitfähigen Materials (zum Beispiel Aluminium, Kupfer, Ruthenium, Titannitrid, Tantalnitrid usw.) in den mehreren Öffnungen; und Durchführen eines Planarisierungsprozesses (zum Beispiel eines chemisch-mechanischen Planarisierungsprozesses (CMP-Prozesses)) auf dem leitfähigen Material. In einigen Ausführungsformen sind die ersten leitfähigen Drähte 138 Teil einer ersten Schicht von leitfähigen Drähten (zum Beispiel einer untersten Schicht von leitfähigen Drähten), wobei die ersten leitfähigen Drähte 138 relativ zu anderen leitfähigen Drähten (zum Beispiel 142 von 14), die über dem Halbleitersubstrat 102 ausgebildet sind, eine kürzeste Distanz zu einer Vorderfläche 102f des Halbleitersubstrats 102 haben.
  • Wie in der Querschnittsansicht 700 von 7 gezeigt, wird eine Ätzstoppstruktur 126 auf den mehreren ersten leitfähigen Drähten 138 und der unteren dielektrischen Struktur 124 gebildet. In einigen Ausführungsformen umfasst die Ätzstoppstruktur 126 eine erste Ätzstoppschicht 130, eine erste Isolatorschicht 132, die auf der ersten Ätzstoppschicht 130 angeordnet ist, und eine zweite Ätzstoppschicht 134, die auf der ersten Isolatorschicht 132 angeordnet ist. In verschiedenen Ausführungsformen umfasst ein Prozess zum Bilden einer Ätzstoppstruktur 126: Durchführen eines ersten Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die erste Ätzstoppschicht 130 über den ersten leitfähigen Drähten 138 abzuscheiden; Durchführen eines zweiten Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die erste Isolatorschicht 132 auf der ersten Ätzstoppschicht 130 abzuscheiden; und Durchführen eines dritten Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die zweite Ätzstoppschicht 134 auf der ersten Isolatorschicht 132 abzuscheiden.
  • In einigen Ausführungsformen kann die erste Ätzstoppschicht 130 zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumkohlenstoffnitrid, Siliziumoxycarbid, Siliziumoxynitrid, ein dielektrisches Material mit hohem k-Wert oder dergleichen sein oder umfassen und kann auf eine erste Dicke 11 ausgebildet werden, die innerhalb eines Bereichs von etwa 50 bis 350 Ångström, innerhalb eines Bereichs von etwa 350 bis 750 Ångström oder innerhalb eines Bereichs von etwa 50 bis 750 Ångström liegt oder einen anderen geeigneten Wert hat. Die erste Isolatorschicht 132 kann zum Beispiel ein dielektrisches Material mit niedrigem k-Wert, PSG, BPSG, ein Oxid, wie zum Beispiel Siliziumdioxid oder dergleichen sein oder umfassen und kann auf eine zweite Dicke t2 ausgebildet werden, die innerhalb eines Bereichs von etwa 50 bis 175 Ångström, innerhalb eines Bereichs von etwa 175 bis 300 Ångström oder innerhalb eines Bereichs von etwa 50 bis 300 Ångström liegt oder einen anderen geeigneten Wert hat. Die zweite Ätzstoppschicht 134 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumkohlenstoffnitrid, Siliziumoxycarbid, Siliziumoxynitrid, ein dielektrisches Material mit hohem k-Wert oder dergleichen sein oder umfassen und kann auf eine dritte Dicke t3 ausgebildet werden, die innerhalb eines Bereichs von etwa 50 bis 275 Ångström, innerhalb eines Bereichs von etwa 275 bis 500 Ångström oder innerhalb eines Bereichs von etwa 50 bis 500 Ångström liegt oder einen anderen geeigneten Wert hat.
  • Wie in der Querschnittsansicht 800 von 8 gezeigt, wird eine obere dielektrische Struktur 128 über der Ätzstoppstruktur 126 gebildet. In einigen Ausführungsformen umfasst die obere dielektrische Struktur 128 eine zweite IMD-Schicht 212, eine zweite dielektrische Schutzschicht 214 und eine dritte IMD-Schicht 216. In verschiedenen Ausführungsformen können die zweite IMD-Schicht 212, die zweite dielektrische Schutzschicht 214 und die dritte IMD-Schicht 216 jeweils zum Beispiel durch einen individuellen Abscheidungsprozess wie zum Beispiel einen CVD-Prozess, einen PVD-Prozess, einen ALD-Prozess oder einen anderen geeigneten Wachstums- oder Abscheidungsprozess abgeschieden werden. Die zweite und die dritte IMD-Schicht 212, 216 können zum Beispiel ein Oxid, wie zum Beispiel Siliziumdioxid, ein dielektrisches Material mit niedrigem k-Wert, PSG, BPSG, ein dielektrisches ELK-Material oder dergleichen sein oder umfassen. Die zweite dielektrische Schutzschicht 214 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid, Siliziumoxycarbid oder dergleichen sein oder umfassen.
  • In verschiedenen Ausführungsformen wird die obere dielektrische Struktur 128 so gebildet, dass eine Distanz d1 zwischen einer Oberseite der unteren dielektrischen Struktur 124 und einer Unterseite der zweiten dielektrischen Schutzschicht 214 definiert wird. In einigen Ausführungsformen ist die Oberseite der unteren dielektrischen Struktur 124 auf die Oberseiten der ersten leitfähigen Drähte 138 ausgerichtet oder mit ihnen koplanar. In einigen Ausführungsformen kann die Distanz d1 zum Beispiel innerhalb eines Bereichs von etwa 4.000 bis 6.500 Ångström, innerhalb eines Bereichs von etwa 6.500 bis 9.000 Ångström oder innerhalb eines Bereichs von etwa 4.000 bis 9.000 Ångström liegen oder einen anderen geeigneten Wert haben. In verschiedenen Ausführungsformen liegt ein Verhältnis zwischen der dritten Dicke t3 der zweiten Ätzstoppschicht 134 und der Distanz d1 (zum Beispiel t3:d1) innerhalb eines Bereichs von etwa 1:20 bis 1:33 oder hat einen anderen geeigneten Wert. In weiteren Ausführungsformen liegt ein Verhältnis zwischen der zweiten Dicke t2 der ersten Isolatorschicht 132 und der Distanz d1 (zum Beispiel t2:d1) innerhalb eines Bereichs von etwa 1:25 bis 1:35 oder hat einen anderen geeigneten Wert. In weiteren Ausführungsformen ist eine Summe aus der zweiten Dicke t2 und der dritten Dicke t3 (zum Beispiel t2 + t3) größer als etwa 300 Ängström.
  • Wie in der Querschnittsansicht 900 von 9 gezeigt, werden eine obere dielektrische Schicht 902 und eine erste Maskierungsschicht 904 über der oberen dielektrischen Struktur 128 gebildet. Die erste Maskierungsschicht 904 umfasst mehrere Seitenwände, die Öffnungen 906 definieren.
  • Wie in der Querschnittsansicht 1000 von 10 gezeigt, wird ein erster Ätzprozess auf der oberen dielektrischen Struktur 128 durchgeführt, um Öffnungen 1002 in der oberen dielektrischen Struktur 128 zu bilden. In einigen Ausführungsformen kann der erste Ätzprozess ein induktiv gekoppelter Plasmaprozess (Inductively Coupled Plasma, ICP-Prozess), ein kapazitiv gekoppelter Plasmaprozess (Capacitively Coupled Plasma, CCP-Prozess), ein Ionenstrahlätzprozess (Ion Beam Etching, IBE-Prozess) oder dergleichen sein oder einen solchen umfassen, der ein oder mehrere Ätzgase verwendet, die durch eine Plasmaquelle gebildet werden. Das eine oder die mehreren Ätzgase können zum Beispiel Argon, Methan (zum Beispiel CH4), ein anderes geeignetes Ätzmittel oder eine beliebige Kombination des Vorgenannten sein oder umfassen. In verschiedenen Ausführungsformen kann der erste Ätzprozess in einer Verarbeitungskammer durchgeführt werden, wobei das eine oder die mehreren Ätzgase und Sauerstoff und/oder Kohlenmonoxid in die Prozesskammer, die das Halbleitersubstrat 102 umfasst, eingeleitet werden. Der erste Ätzprozess kann das Durchführen eines anfänglichen Ätzens, gefolgt von einem abschließenden Ätzen, umfassen. In einigen Ausführungsformen wird das anfängliche Ätzen mit hoher Leistung ausgeführt und umfasst das Bilden des einen oder der mehreren Ätzgase durch die Plasmaquelle bei einer Leistung in einem Bereich von etwa 2.000 bis 3.500 Watt oder einem anderen geeigneten Wert. In weiteren Ausführungsformen wird das abschließende Ätzen mit niedriger Leistung ausgeführt und umfasst das Bilden des einen oder der mehreren Ätzgase durch die Plasmaquelle bei einer Leistung von etwa 500 Watt, in einem Bereich von etwa 450 bis 550 Watt, oder einem anderen geeigneten Wert. Das anfängliche Ätzen kann durch die dritte IMD-Schicht 216, die zweite dielektrische Schutzschicht 214 und mindestens einen Abschnitt der zweiten IMD-Schicht 212 hindurch ätzen. In verschiedenen Ausführungsformen kann das abschließende Ätzen durch mindestens einen unteren Abschnitt der zweiten IMD-Schicht 212 hindurch ätzen und legt eine Oberseite der Ätzstoppstruktur 126 frei. In weiteren Ausführungsformen wird nach dem ersten Ätzprozess ein Abtragsprozess durchgeführt, um die erste Maskierungsschicht (904 von 9) zu entfernen. Des Weiteren kann nach dem ersten Ätzprozess ein Reinigungsprozess (zum Beispiel ein Nassätzen) auf der Struktur von 10 durchgeführt werden.
  • In verschiedenen Ausführungsformen werden aufgrund von Materialien, Dicken und einem Layout der Schichten in der Ätzstoppstruktur 126 Schäden (zum Beispiel die Bildung von Lochdefekten) an der Ätzstoppstruktur 126 reduziert, und die Injektion von Ladungsträgern (zum Beispiel Elektronen) in die ersten leitfähigen Drähte 138 während des ersten Ätzprozesses wird abgeschwächt. Da eine Beschädigung der Ätzstoppstruktur 126 während des ersten Ätzprozesses abgemildert wird, kann es sein, dass eine oder mehrere Bearbeitungsflüssigkeiten (zum Beispiel Nassätzmittel), die während des Reinigungsprozesses verwendet werden, die ersten leitfähigen Drähte 138 nicht erreichen. Infolge dessen werden eine galvanische Korrosion und/oder eine Diffusion von leitfähigem Material (zum Beispiel Kupfer) aus den ersten leitfähigen Drähten 138 reduziert, dergestalt, dass Defekte (zum Beispiel VIMIC) in den leitfähigen Kontakten 136, den ersten leitfähigen Drähten 138 und anderen Metallisierungsschichten (zum Beispiel den leitfähigen Durchkontaktierungen 140 und den zweiten leitfähigen Drähten 142 von 14) abgemildert werden. Dementsprechend erhöht das Ausbilden der Ätzstoppstruktur 126 auf den ersten leitfähigen Drähten 138 die Zuverlässigkeit und/oder die Leistung elektrischer Verbindungen zwischen dem Kondensator 104 und den darüber liegenden Metallisierungsschichten (zum Beispiel den leitfähigen Kontakten 136, den ersten leitfähigen Drähten 138 usw.), wodurch die Gesamtleistung des IC erhöht wird.
  • Wie in der Querschnittsansicht 1100 von 11 gezeigt, werden mehrere Stopfen 1102 innerhalb der mehreren Öffnungen 1002 gebildet. Eine Oberseite der mehreren Stopfen 1102 ist unterhalb einer Oberseite der oberen dielektrischen Struktur 128 angeordnet.
  • Wie in der Querschnittsansicht 1200 von 12 gezeigt, wird eine zweite Maskierungsschicht 1202 über der oberen dielektrischen Schicht 902 gebildet. Die zweite Maskierungsschicht 1202 umfasst Seitenwände, die seitlich von der mehreren Öffnungen 1002 versetzt sind.
  • Wie in der Querschnittsansicht 1300 von 13 gezeigt, wird ein zweiter Ätzprozess auf der oberen dielektrischen Struktur 128 und der Ätzstoppstruktur 126 durchgeführt, um die Öffnungen 1002 zu erweitern. In verschiedenen Ausführungsformen umfassen die Öffnungen 1002 jeweils eine Drahtöffnung direkt über einer oder mehreren Durchkontaktierungen. In einigen Ausführungsformen umfasst der zweite Ätzprozess: Durchführen eines Hauptätzens bei einem ersten Leistungspegel; Durchführen eines Zwischenätzens bei einem zweiten Leistungspegel; und Durchführen einer Ätzen mit einer geringen Leistung bei einem dritten Leistungspegel. Des Weiteren kann nach dem zweiten Ätzprozess ein Reinigungsprozess (zum Beispiel ein Nassätzen) auf der Struktur von 13 durchgeführt werden.
  • In verschiedenen Ausführungsformen wird das Zwischenätzen unmittelbar nach dem Hauptätzen durchgeführt, und das Ätzen mit niedriger Leistung erfolgt unmittelbar nach der Zwischenätzen. In weiteren Ausführungsformen können das Hauptätzen, das Zwischenätzen und das Ätzen mit niedriger Leistung zum Beispiel ein ICP-Ätzen, ein CCP-Ätzen, ein IBE-Ätzen oder dergleichen sein oder umfassen, das ein oder mehrere Ätzgase verwendet, die durch eine Plasmaquelle gebildet werden. In einigen Ausführungsformen umfasst das Hauptätzen das Bilden des einen oder der mehreren Ätzgase durch die Plasmaquelle bei dem ersten Leistungspegel, der in einem Bereich von etwa 2.500 bis 3.500 Watt liegt oder einen anderen geeigneten Wert hat. In weiteren Ausführungsformen umfasst das Zwischenätzen das Bilden des einen oder der mehreren Ätzgase durch die Plasmaquelle bei dem zweiten Leistungspegel, der in einem Bereich von etwa 1.100 bis 1.300 Watt liegt oder einen anderen geeigneten Wert hat. In weiteren Ausführungsformen umfasst das Ätzen mit niedriger Leistung das Bilden des einen oder der mehreren Ätzgase durch die Plasmaquelle bei dem dritten Leistungspegel, der in einem Bereich von etwa 300 bis 400 Watt liegt oder einen anderen geeigneten Wert hat. Somit ist in einigen Ausführungsformen der erste Leistungspegel größer als der zweite Leistungspegel, und der zweite Leistungspegel ist größer als der dritte Leistungspegel. Das eine oder die mehreren Ätzgase können zum Beispiel Argon, Methan (zum Beispiel CH4), ein anderes geeignetes Ätzmittel oder eine beliebige Kombination des Vorgenannten sein oder umfassen. In verschiedenen Ausführungsformen kann der zweite Ätzprozess in einer Verarbeitungskammer durchgeführt werden, wobei das eine oder die mehreren Ätzgase und Sauerstoff und/oder Kohlenmonoxid in die Prozesskammer, die das Halbleitersubstrat 102 umfasst, eingeleitet werden.
  • In einigen Ausführungsformen entfernt das Hauptätzen Material von den Stopfen (1102 von 12), der dritten IMD-Schicht 216 und/oder der zweiten dielektrischen Schutzschicht 214 und stoppt auf der zweiten dielektrischen Schutzschicht 214. In weiteren Ausführungsformen entfernt das Zwischenätzen Material von der zweiten dielektrischen Schutzschicht 214, der zweiten IMD-Schicht 212 und den Stopfen (1102 in 12) und stoppt auf der Ätzstoppstruktur 126. In verschiedenen Ausführungsformen definiert das Zwischenätzen eine Oberseite 212us der zweiten IMD-Schicht 212 und entfernt die Stopfen (1102 von 12) aus den Öffnungen 1002. In weiteren Ausführungsformen entfernt das Ätzen mit niedriger Leistung Material von der Ätzstoppstruktur 126 und legt Oberseiten der ersten leitfähigen Drähte 138 frei. Aufgrund der Tatsache, dass der zweite Leistungspegel niedriger ist als der erste Leistungspegel und der dritte Leistungspegel niedriger ist als der zweite Leistungspegel, wird eine Beschädigung der ersten leitfähigen Drähte 138 reduziert.
  • Wie in der Querschnittsansicht 1400 von 14 gezeigt, werden mehrere leitfähige Durchkontaktierungen 140 und mehrere zweite leitfähige Drähte 142 innerhalb der mehreren Öffnungen (1002 von 13) gebildet. In verschiedenen Ausführungsformen werden die mehreren leitfähigen Durchkontaktierungen 140 und die mehreren zweiten leitfähigen Drähte 142 gleichzeitig gebildet. In einigen Ausführungsformen umfasst ein Prozess zum Bilden der mehreren leitfähigen Durchkontaktierungen 140 und der mehreren zweiten leitfähigen Drähte 142: Abscheiden (zum Beispiel durch CVD, PVD, Sputtern, Elektroplattieren, stromloses Plattieren usw.) eines leitfähigen Materials innerhalb der Öffnungen (1002 von 13), und Durchführen eines Planarisierungsprozesses (zum Beispiel eines CMP-Prozesses) in das leitfähige Material. In verschiedenen Ausführungsformen kann der Planarisierungsprozess die obere dielektrische Schicht (902 von 13) entfernen. In weiteren Ausführungsformen kann nach dem Bilden der mehreren zweiten leitfähigen Drähte 142 ein Abtragsprozess durchgeführt werden, um die obere dielektrische Schicht (902 von 13) zu entfernen. Die mehreren leitfähigen Durchkontaktierungen 140 und die mehreren zweiten leitfähigen Drähte 142 können zum Beispiel Aluminium, Kupfer, Wolfram, Ruthenium, Titannitrid, Tantalnitrid, ein anderes geeignetes leitfähiges Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen.
  • 15-21 veranschaulichen Querschnittsansichten 1500-2100 einiger Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht, eine zweite Ätzstoppschicht, eine zweite Isolatorschicht und eine dritte Ätzstoppschicht umfasst. Obgleich die in 15-21 gezeigten Querschnittsansichten 1500-2100 mit Bezug auf ein Verfahren beschrieben werden, versteht es sich, dass die in den 15-21 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig und getrennt von dem Verfahren stehen können. Obgleich die 15-21 als eine Reihe von Aktionen beschrieben sind, versteht es sich des Weiteren, dass diese Aktionen nicht einschränkend sind, da die Reihenfolge der Aktionen in anderen Ausführungsformen geändert werden kann und die offenbarten Verfahren auch auf andere Strukturen anwendbar sind. In anderen Ausführungsformen können einige Aktionen, die veranschaulicht und/oder beschrieben sind, ganz oder teilweise weggelassen werden.
  • Wie in der Querschnittsansicht 1500 von 15 gezeigt, wird ein Kondensator 104 innerhalb einer ersten Region 202 eines Halbleitersubstrats 102 ausgebildet, und eine Halbleitervorrichtung 218 wird innerhalb einer zweiten Region des Halbleitersubstrats 102 ausgebildet. Des Weiteren werden eine untere dielektrische Struktur 124, mehrere leitfähige Kontakte 136 und mehrere erste leitfähige Drähte 138 über dem Halbleitersubstrat 102 gebildet. Die Struktur von 15 kann zum Beispiel so gebildet werden, wie es in 5 und 6 veranschaulicht und/oder beschrieben ist.
  • Wie in der Querschnittsansicht 1600 von 16 gezeigt, wird eine Ätzstoppstruktur 126 auf den mehreren ersten leitfähigen Drähten 138 und der unteren dielektrischen Struktur 124 gebildet. In einigen Ausführungsformen umfasst die Ätzstoppstruktur 126 eine erste Ätzstoppschicht 130, eine erste Isolatorschicht 132, eine zweite Ätzstoppschicht 134, eine zweite Isolatorschicht 402 und eine dritte Ätzstoppschicht 404. In verschiedenen Ausführungsformen umfasst ein Prozess zum Bilden der Ätzstoppstruktur 126: Durchführen eines ersten Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die erste Ätzstoppschicht 130 über den ersten leitfähigen Drähten 138 abzuscheiden; Durchführen eines zweiten Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die erste Isolatorschicht 132 auf der ersten Ätzstoppschicht 130 abzuscheiden; Durchführen eines dritten Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die zweite Ätzstoppschicht 134 auf der ersten Isolatorschicht 132 abzuscheiden; Durchführen eines vierten Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die zweite Isolatorschicht 402 auf der zweiten Ätzstoppschicht 134 abzuscheiden; und Durchführen eines fünften Abscheidungsprozesses (zum Beispiel eines CVD-Prozesses, eines PVD-Prozesses, eines ALD-Prozesses usw.), um die dritte Ätzstoppschicht 404 auf der zweiten Isolatorschicht 402 abzuscheiden.
  • Die erste, die zweite und die dritte Ätzstoppschicht 130, 134, 404 können zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumkohlenstoffnitrid, Siliziumoxycarbid, Siliziumoxynitrid, ein dielektrisches Material mit hohem k-Wert, ein anderes dielektrischen Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Die erste und die zweite Isolatorschicht 132, 402 können zum Beispiel ein dielektrisches Material mit niedrigem k-Wert, PSG, BPSG, ein Oxid, wie zum Beispiel Siliziumdioxid, ein anderes geeignetes dielektrisches Material oder eine beliebige Kombination des Vorgenannten sein oder umfassen. Die erste Ätzstoppschicht 130 wird auf eine erste Dicke 11 ausgebildet, die erste Isolatorschicht 132 wird auf eine zweite Dicke t2 ausgebildet, die zweite Ätzstoppschicht 134 wird auf eine dritte Dicke t3 ausgebildet, die zweite Isolatorschicht 402 wird auf eine vierte Dicke t4 ausgebildet, und die dritte Ätzstoppschicht 404 wird auf eine fünfte Dicke t5 ausgebildet. In einigen Ausführungsformen kann die erste Dicke 11 innerhalb eines Bereichs von etwa 50 bis 350 Ångström, innerhalb eines Bereichs von etwa 350 bis 750 Ångström oder innerhalb eines Bereichs von etwa 50 bis 750 Ångström liegen oder einen anderen geeigneten Wert haben. In verschiedenen Ausführungsformen können die zweite und die vierte Dicke t2, t4 innerhalb eines Bereichs von etwa 50 bis 175 Ängström, innerhalb eines Bereichs von etwa 175 bis 300 Ångström oder innerhalb eines Bereichs von etwa 50 bis 300 Ångström liegen oder einen anderen geeigneten Wert haben. In weiteren Ausführungsformen können die dritte und die fünfte Dicke t3, t5 innerhalb eines Bereichs von etwa 50 bis 275 Ångström, innerhalb eines Bereichs von etwa 275 bis 500 Ångström oder innerhalb eines Bereichs von etwa 50 bis 500 Ängström liegen oder einen anderen geeigneten Wert haben.
  • Wie in der Querschnittsansicht 1700 von 17 gezeigt, wird eine obere dielektrische Struktur 128 über der Ätzstoppstruktur 126 gebildet. In einigen Ausführungsformen umfasst die obere dielektrische Struktur 128 eine zweite IMD-Schicht 212, eine zweite dielektrische Schutzschicht 214 und eine dritte IMD-Schicht 216. In verschiedenen Ausführungsformen können die zweite IMD-Schicht 212, die zweite dielektrische Schutzschicht 214 und die dritte IMD-Schicht 216 jeweils zum Beispiel durch einen individuellen Abscheidungsprozess wie zum Beispiel einen CVD-Prozess, einen PVD-Prozess, einen ALD-Prozess oder einen anderen geeigneten Wachstums- oder Abscheidungsprozess abgeschieden werden.
  • Wie in der Querschnittsansicht 1800 von 18 gezeigt, werden eine obere dielektrische Schicht 1802 und eine erste Maskierungsschicht 1804 über der oberen dielektrischen Struktur 128 gebildet. Des Weiteren wird ein erster Ätzprozess auf der oberen dielektrischen Struktur durchgeführt, um Öffnungen 1806 in der oberen dielektrischen Struktur 128 zu bilden. In einigen Ausführungsformen kann der erste Ätzprozess von 18 zum Beispiel so durchgeführt werden, wie es für den ersten Ätzprozess von 10 veranschaulicht und/oder beschrieben ist. In solchen Ausführungsformen umfasst der erste Ätzprozess das Durchführen eines anfänglichen Ätzens (zum Beispiel eines Ätzens mit hoher Leistung, wobei ein oder mehrere Ätzgase durch eine Plasmaquelle bei einer Leistung in einem Bereich von etwa 2.000 bis 3.500 Watt gebildet werden), gefolgt von einem abschließenden Ätzen (zum Beispiel einem Ätzen mit niedriger Leistung, wobei ein oder mehrere Ätzgase durch eine Plasmaquelle bei einer Leistung von etwa 500 Watt oder in einem Bereich von etwa 450 bis 550 Watt gebildet werden). Des Weiteren kann nach dem ersten Ätzprozess ein Reinigungsprozess (zum Beispiel ein Nassätzen) auf der Struktur von 18 durchgeführt werden.
  • Wie in der Querschnittsansicht 1900 von 19 gezeigt, werden mehrere Stopfen 1902 innerhalb der mehreren Öffnungen 1806 gebildet, und eine zweite Maskierungsschicht 1904 wird über der oberen dielektrischen Schicht 1802 gebildet.
  • Wie in der Querschnittsansicht 2000 von 20 gezeigt, wird ein zweiter Ätzprozess auf der oberen dielektrischen Struktur 128 und der Ätzstoppstruktur 126 durchgeführt, um die Öffnungen 1806 zu erweitern. In verschiedenen Ausführungsformen umfassen die Öffnungen 1806 jeweils eine Drahtöffnung direkt über einer oder mehreren Durchkontaktierungen. In einigen Ausführungsformen kann der zweite Ätzprozess von 20 zum Beispiel so durchgeführt werden, wie es für den zweiten Ätzprozess von 13 veranschaulicht und/oder beschrieben ist. In solchen Ausführungsformen umfasst der zweite Ätzprozess: Durchführen eines Hauptätzens, wobei ein oder mehrere Ätzgase durch eine Plasmaquelle bei einem ersten Leistungspegel gebildet werden, der innerhalb eines Bereichs von etwa 2.500 bis 3.500 Watt liegt; Durchführen eines Zwischenätzens, wobei das eine oder die mehreren Ätzgase durch die Plasmaquelle bei einem zweiten Leistungspegel gebildet werden, der innerhalb eines Bereichs von etwa 1.100 bis 1.300 Watt liegt; und Durchführen eines Ätzens mit niedriger Leistung, wobei das eine oder die mehreren Ätzgase durch die Plasmaquelle bei einem dritten Leistungspegel gebildet werden, der innerhalb eines Bereichs von etwa 300 bis 400 Watt liegt. Des Weiteren kann nach dem zweiten Ätzprozess ein Reinigungsprozess (zum Beispiel ein Nassätzen) auf der Struktur von 20 durchgeführt werden.
  • Wie in der Querschnittsansicht 2100 von 21 gezeigt, werden mehrere leitfähige Durchkontaktierungen 140 und mehrere zweite leitfähige Drähte 142 innerhalb der mehreren Öffnungen (1806 von 20) gebildet. In verschiedenen Ausführungsformen werden die mehreren leitfähigen Durchkontaktierungen 140 und die mehreren zweiten leitfähigen Drähte 142 gleichzeitig gebildet. In einigen Ausführungsformen umfasst ein Prozess zum Bilden der mehreren leitfähigen Durchkontaktierungen 140 und der mehreren zweiten leitfähigen Drähte 142: Abscheiden (zum Beispiel durch CVD, PVD, Sputtern, Elektroplattieren, stromloses Plattieren usw.) eines leitfähigen Materials innerhalb der Öffnungen (1806 von 20), und Durchführen eines Planarisierungsprozesses (zum Beispiel eines CMP-Prozesses) in das leitfähige Material. In verschiedenen Ausführungsformen kann der Planarisierungsprozess die obere dielektrische Schicht (1802 von 20) entfernen. In weiteren Ausführungsformen kann nach dem Bilden der mehreren zweiten leitfähigen Drähte 142 ein Abtragsprozess durchgeführt werden, um die obere dielektrische Schicht (1802 von 20) zu entfernen.
  • 22-24 veranschaulichen Querschnittsansichten 2200-2400 einiger Ausführungsformen von Aktionen, die anstelle der einen oder der mehreren Aktionen in 8 durchgeführt werden können, dergestalt, dass das Verfahren von 5-14 alternativ von 5-7 zu 22-24 und dann von 24 zu 9-14 voranschreiten kann (das heißt, 8 wird übersprungen). Obgleich die in 22-24 gezeigten Querschnittsansichten 2200-2400 mit Bezug auf ein Verfahren beschrieben werden, versteht es sich, dass die in den 22-24 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig und getrennt von dem Verfahren stehen können. Obgleich die 22-24 als eine Reihe von Aktionen beschrieben sind, versteht es sich des Weiteren, dass diese Aktionen nicht einschränkend sind, da die Reihenfolge der Aktionen in anderen Ausführungsformen geändert werden kann und die offenbarten Verfahren auch auf andere Strukturen anwendbar sind. In anderen Ausführungsformen können einige Aktionen, die veranschaulicht und/oder beschrieben sind, ganz oder teilweise weggelassen werden.
  • Wie in der Querschnittsansicht 2200 von 22 gezeigt, wird eine Maskierungsschicht 2202 über der Ätzstoppstruktur 126 gebildet. Die Maskierungsschicht 2202 umfasst Seitenwände, die eine Öffnung 2204 über einem ersten leitfähigen Draht 138a innerhalb der zweiten Region 204 definieren. Die Öffnung 2204 legt eine Oberseite der Ätzstoppstruktur 126 in der zweiten Region 204 frei.
  • Wie in der Querschnittsansicht 2300 von 23 gezeigt, wird ein Ätzprozess auf der Ätzstoppstruktur 126 durchgeführt, um mindestens einen Abschnitt der ersten Isolatorschicht 132 und der zweiten Ätzstoppschicht 134 von oberhalb des ersten leitfähigen Drahtes 138a, der innerhalb der zweiten Region 204 angeordnet ist, zu entfernen. In verschiedenen Ausführungsformen umfasst der Ätzprozess das Durchführen eines Plasmaätzprozesses, eines Trockenätzprozesses, gefolgt von einem Nassätzprozess, oder eines anderen geeigneten Ätzprozesses. Nach dem Ätzprozess liegt eine Oberseite der ersten Ätzstoppschicht 130 innerhalb der zweiten Region 204 frei. In einigen Ausführungsformen sind die erste Isolatorschicht 132 und die zweite Ätzstoppschicht 134 nach dem Ätzprozess innerhalb der zweiten Region 204 nicht durchgehend.
  • Wie in der Querschnittsansicht 2400 von 24 gezeigt, wird eine obere dielektrische Struktur 128 über der Ätzstoppstruktur 126 gebildet. In einigen Ausführungsformen umfasst die obere dielektrische Struktur 128 eine zweite IMD-Schicht 212, eine zweite dielektrische Schutzschicht 214 und eine dritte IMD-Schicht 216. In verschiedenen Ausführungsformen können die zweite IMD-Schicht 212, die zweite dielektrische Schutzschicht 214 und die dritte IMD-Schicht 216 jeweils zum Beispiel durch einen individuellen Abscheidungsprozess wie zum Beispiel einen CVD-Prozess, einen PVD-Prozess, einen ALD-Prozess oder einen anderen geeigneten Wachstums- oder Abscheidungsprozess abgeschieden werden. In verschiedenen Ausführungsformen wird die zweite IMD-Schicht 212 so ausgebildet, dass die zweite IMD-Schicht 212 einen Vorsprung innerhalb der zweiten Region 204 umfasst, der sich unter einer Oberseite der Ätzstoppstruktur 126 erstreckt und Seitenwände der ersten Isolatorschicht 132 und Seitenwände der zweiten Ätzstoppschicht 134 kontaktiert.
  • 22-24 veranschaulichen Querschnittsansichten 2500-2900 einiger Ausführungsformen von Aktionen, die anstelle der Aktionen in den 7 und 8 ausgeführt werden können, dergestalt, dass das Verfahren von 5-14 alternativ von 5 und 6 zu 25-29 und dann von 29 zu 9-14 voranschreiten kann (das heißt, 7 und 8 werden übersprungen). Obgleich die in 25-29 gezeigten Querschnittsansichten 2500-2900 mit Bezug auf ein Verfahren beschrieben werden, versteht es sich, dass die in den 25-29 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig und getrennt von dem Verfahren stehen können. Obgleich die 25-29 als eine Reihe von Aktionen beschrieben sind, versteht es sich des Weiteren, dass diese Aktionen nicht einschränkend sind, da die Reihenfolge der Aktionen in anderen Ausführungsformen geändert werden kann und die offenbarten Verfahren auch auf andere Strukturen anwendbar sind. In anderen Ausführungsformen können einige Aktionen, die veranschaulicht und/oder beschrieben sind, ganz oder teilweise weggelassen werden.
  • Wie in der Querschnittsansicht 2500 von 25 gezeigt, wird eine erste Ätzstoppschicht 130 über den ersten leitfähigen Drähten 138 gebildet, und eine erste Isolatorschicht 132 wird auf der ersten Ätzstoppschicht 130 gebildet. In einigen Ausführungsformen können die erste Ätzstoppschicht 130 und die erste Isolatorschicht 132 zum Beispiel jeweils durch einen individuellen Abscheidungsprozess wie zum Beispiel einen CVD-Prozess, einen PVD-Prozess, einen ALD-Prozess oder einen anderen geeigneten Wachstums- oder Abscheidungsprozess abgeschieden werden. In verschiedenen Ausführungsformen wird die erste Ätzstoppschicht 130 auf eine erste Dicke t1 ausgebildet, und die erste Isolatorschicht 132 wird auf eine zweite Dicke t2 ausgebildet, die geringer als die erste Dicke t1 ist.
  • Wie in der Querschnittsansicht 2600 von 26 gezeigt, wird eine Maskierungsschicht 2602 über der ersten Isolatorschicht 132 gebildet. Die Maskierungsschicht 2602 umfasst Seitenwände, die eine Öffnung 2604 über einem ersten leitfähigen Draht 138a innerhalb der zweiten Region 204 definieren. Die Öffnung 2604 legt eine Oberseite der ersten Isolatorschicht 132 in der zweiten Region 204 frei.
  • Wie in der Querschnittsansicht 2700 von 27 gezeigt, wird ein Ätzprozess auf der ersten Isolatorschicht 132 durchgeführt, um mindestens einen Abschnitt der ersten Isolatorschicht 132 von oberhalb des ersten leitfähigen Drahtes 138a, der innerhalb der zweiten Region 204 angeordnet ist, zu entfernen. In einigen Ausführungsformen umfasst der Ätzprozess das Durchführen eines Trockenätzprozesses, eines Nassätzprozesses oder einer Kombination des Vorgenannten. Nach dem Ätzprozess liegt eine Oberseite der ersten Ätzstoppschicht 130 innerhalb der zweiten Region 204 frei. In verschiedenen Ausführungsformen ist die erste Isolatorschicht 132 nach dem Ätzprozess innerhalb der zweiten Region 204 nicht durchgehend.
  • Wie in der Querschnittsansicht 2800 von 28 gezeigt, wird eine zweite Ätzstoppschicht 134 über der ersten Isolatorschicht 132 gebildet, wodurch eine Ätzstoppstruktur 126 definiert wird. In einigen Ausführungsformen umfasst die Ätzstoppstruktur 126 die erste Ätzstoppschicht 130, die erste Isolatorschicht 132 und die zweite Ätzstoppschicht 134. In verschiedenen Ausführungsformen kann die zweite Ätzstoppschicht 134 durch einen Abscheidungsprozess gebildet werden, wie zum Beispiel einen CVD-Prozess, einen PVD-Prozess, einen ALD-Prozess oder einen anderen geeigneten Wachstums- oder Abscheidungsprozess. In weiteren Ausführungsformen umfasst die zweite Ätzstoppschicht 134 eine U-Form innerhalb der zweiten Region 204 direkt über dem ersten leitfähigen Draht 138a. In einigen Ausführungsformen kontaktiert die zweite Ätzstoppschicht 134 direkt die Oberseite der ersten Ätzstoppschicht 130 und wird auf eine dritte Dicke t3 ausgebildet, die größer ist als die zweite Dicke t2.
  • Wie in der Querschnittsansicht 2900 von 29 gezeigt, wird eine obere dielektrische Struktur 128 über der Ätzstoppstruktur 126 gebildet. In einigen Ausführungsformen umfasst die obere dielektrische Struktur 128 eine zweite IMD-Schicht 212, eine zweite dielektrische Schutzschicht 214 und eine dritte IMD-Schicht 216. In verschiedenen Ausführungsformen können die zweite IMD-Schicht 212, die zweite dielektrische Schutzschicht 214 und die dritte IMD-Schicht 216 jeweils zum Beispiel durch einen individuellen Abscheidungsprozess wie zum Beispiel einen CVD-Prozess, einen PVD-Prozess, einen ALD-Prozess oder einen anderen geeigneten Wachstums- oder Abscheidungsprozess abgeschieden werden. In verschiedenen Ausführungsformen wird die zweite IMD-Schicht 212 so ausgebildet, dass die zweite IMD-Schicht 212 einen Vorsprung innerhalb der zweiten Region 204 umfasst, der sich unter einer Oberseite der Ätzstoppstruktur 126 erstreckt und innere Seitenwände der zweiten Ätzstoppschicht 134 kontaktiert.
  • 30 veranschaulicht ein Verfahren 3000 zum Bilden eines integrierten Schaltkreises (Integrated Circuit, IC), der eine Ätzstoppstruktur umfasst, die entlang erster leitfähiger Drähte angeordnet ist, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst. Obgleich das Verfahren 3000 als eine Reihe von Aktionen oder Ereignissen veranschaulicht und/oder beschrieben wird, versteht es sich, dass das Verfahren nicht auf die veranschaulichte Reihenfolge oder die veranschaulichten Aktionen beschränkt ist. Somit können - in einigen Ausführungsformen - die Aktionen in anderen als den abgebildeten Reihenfolgen und/oder gleichzeitig ausgeführt werden. Des Weiteren können die veranschaulichten Aktionen oder Ereignisse - in einigen Ausführungsformen - in mehrere Aktionen oder Ereignisse unterteilt werden, die zu verschiedenen Zeiten oder gleichzeitig mit anderen Aktionen oder Teilaktionen ausgeführt werden können. In einigen Ausführungsformen können einige veranschaulichte Aktionen oder Ereignisse weggelassen werden, und andere nicht-veranschaulichte Aktionen oder Ereignisse können aufgenommen werden.
  • In Aktion 3002 wird ein Kondensator über einem Halbleitersubstrat gebildet. 5 veranschaulicht eine Querschnittsansicht 500, die verschiedenen Ausführungsformen von Aktion 3002 entspricht.
  • Im Aktion 3004 wird eine untere dielektrische Struktur über dem Kondensator gebildet. 5 veranschaulicht eine Querschnittsansicht 500, die verschiedenen Ausführungsformen von Aktion 3004 entspricht.
  • Im Aktion 3006 werden mehrere leitfähige Kontakte und mehrere erste leitfähige Drähte innerhalb der unteren dielektrischen Struktur gebildet. Die leitfähigen Kontakte werden zwischen dem Kondensator und den ersten leitfähigen Drähten angeordnet. 5 und 6 veranschaulichen Querschnittsansichten 500 und 600, die verschiedenen Ausführungsformen der Aktion 3006 entsprechen.
  • In Aktion 3008 wird eine Ätzstoppstruktur über den mehreren ersten leitfähigen Drähten gebildet. Die Ätzstoppstruktur umfasst eine erste Ätzstoppschicht, eine erste Isolatorschicht über der ersten Ätzstoppschicht und eine zweite Ätzstoppschicht über der ersten Isolatorschicht. 7 veranschaulicht eine Querschnittsansicht 700, die verschiedenen Ausführungsformen von Aktion 3008 entspricht. 16 veranschaulicht eine Querschnittsansicht 1600, die einigen Ausführungsformen der Aktion 3008 entspricht. 22 und 23 veranschaulichen Querschnittsansichten 2200 und 2300, die einigen anderen Ausführungsformen der Aktion 3008 entsprechen. 25-28 veranschaulichen Querschnittsansichten 2500-2800, die weiteren Ausführungsformen der Aktion 3008 entsprechen.
  • In Aktion 3010 wird eine obere dielektrische Struktur über der Ätzstoppstruktur gebildet. 8 veranschaulicht eine Querschnittsansicht 800, die verschiedenen Ausführungsformen von Aktion 3010 entspricht. 17 veranschaulicht eine Querschnittsansicht 1700, die einigen Ausführungsformen der Aktion 3010 entspricht. 24 veranschaulicht eine Querschnittsansicht 2400, die einigen anderen Ausführungsformen der Aktion 3010 entspricht. 29 veranschaulicht eine Querschnittsansicht 2900, die weiteren Ausführungsformen von Aktion 3010 entspricht.
  • In Aktion 3012 wird ein erster Ätzprozess auf der oberen dielektrischen Struktur durchgeführt, um mehrere Öffnungen in der oberen dielektrischen Struktur zu bilden und eine Oberseite der Ätzstoppstruktur freizulegen. 9 und 10 veranschaulichen Querschnittsansichten 900 und 1000, die einigen Ausführungsformen der Aktion 3012 entsprechen. 18 veranschaulicht eine Querschnittsansicht 1800, die einigen anderen Ausführungsformen der Aktion 3012 entspricht.
  • In Aktion 3014 werden mehrere Stopfen innerhalb der mehreren Öffnungen gebildet. 11 veranschaulicht eine Querschnittsansicht 1100, die einigen Ausführungsformen der Aktion 3014 entspricht. 19 veranschaulicht eine Querschnittsansicht 1900, die einigen anderen Ausführungsformen der Aktion 3014 entspricht.
  • In Aktion 3016 wird ein zweiter Ätzprozess auf der oberen dielektrischen Struktur und der Ätzstoppstruktur durchgeführt, um die mehreren Öffnungen zu erweitern und eine Oberseite der mehreren ersten leitfähigen Drähte freizulegen. 12 und 13 veranschaulichen Querschnittsansichten 1200 und 1300, die einigen Ausführungsformen der Aktion 3016 entsprechen. 20 veranschaulicht eine Querschnittsansicht 2000, die einigen anderen Ausführungsformen der Aktion 3016 entspricht.
  • In Aktion 3018 werden mehrere leitfähige Durchkontaktierungen und mehrere zweite leitfähige Drähte innerhalb der mehreren Öffnungen gebildet. Die zweiten leitfähigen Drähte liegen über den leitfähigen Durchkontaktierungen. 14 veranschaulicht eine Querschnittsansicht 1400, die einigen Ausführungsformen der Aktion 3018 entspricht. 21 veranschaulicht eine Querschnittsansicht 2100, die einigen anderen Ausführungsformen der Aktion 3018 entspricht.
  • Dementsprechend betrifft die vorliegende Offenbarung in einigen Ausführungsformen einen IC, der mehrere erste leitfähige Drähte umfasst, die mit einem darunter liegenden Kondensator gekoppelt sind, und eine Ätzstoppstruktur umfasst, die auf einer Oberseite der mehreren ersten leitfähigen Drähte angeordnet ist. Die Ätzstoppstruktur umfasst eine erste Ätzstoppschicht über den ersten leitfähigen Drähten, eine erste Isolatorschicht über der ersten Ätzstoppschicht und eine zweite Ätzstoppschicht über der ersten Isolatorschicht.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung einen integrierten Schaltkreis (Integrated Circuit, IC) bereit, der aufweist: mehrere leitfähige Kontakte, die über einem Halbleitersubstrat liegen; mehrere erste leitfähige Drähte, die auf den mehreren leitfähigen Kontakten angeordnet sind; mehrere leitfähige Durchkontaktierungen, die über den ersten leitfähigen Drähten liegen; und eine Ätzstoppstruktur, die auf den ersten leitfähigen Drähten angeordnet ist, wobei sich die mehreren leitfähigen Durchkontaktierungen durch die Ätzstoppstruktur hindurch erstrecken, und wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht aufweist, wobei die erste Isolatorschicht zwischen der ersten Ätzstoppschicht und der zweiten Ätzstoppschicht angeordnet ist. In einer Ausführungsform hat die erste Ätzstoppschicht eine erste Dicke, und die erste Isolatorschicht hat eine zweite Dicke, die geringer als die erste Dicke ist. In einer Ausführungsform weist die zweite Ätzstoppschicht eine dritte Dicke auf, die größer als die zweite Dicke und kleiner als die erste Dicke ist. In einer Ausführungsform liegt die erste Dicke innerhalb eines Bereichs von etwa 50 bis 750 Ängström, die zweite Dicke liegt innerhalb eines Bereichs von etwa 50 bis 300 Ängström, und die dritte Dicke liegt innerhalb eines Bereichs von etwa 50 bis 500 Ängström. In einer Ausführungsform sind die mehreren ersten leitfähigen Drähte Teil einer untersten Schicht leitfähiger Drähte, die über dem Halbleitersubstrat liegen, wobei die erste Ätzstoppschicht Oberseiten der ersten leitfähigen Drähte direkt kontaktiert. In einer Ausführungsform weist der IC des Weiteren eine erste Zwischenmetalldielektrikum-Schicht (Inter-Metal Dielectric, IMD-Schicht) auf, die über den mehreren leitfähigen Kontakten liegt und um Seitenwände der ersten leitfähigen Drähte herum angeordnet ist, wobei sich die erste Ätzstoppschicht durchgehend von einer Oberseite der ersten IMD-Schicht zu Oberseiten der ersten leitfähigen Drähte erstreckt. In einer Ausführungsform weist der IC des Weiteren eine zweite IMD-Schicht auf, die über der Ätzstoppstruktur liegt und um Seitenwände der leitfähigen Durchkontaktierungen herum angeordnet ist, wobei die Ätzstoppstruktur zwischen der ersten IMD-Schicht und der zweiten IMD-Schicht aufgenommen ist, und wobei eine Dicke der zweiten IMD-Schicht größer als eine Dicke der Ätzstoppstruktur ist. In einer Ausführungsform weist der IC des Weiteren mehrere zweite leitfähige Drähte auf, die auf den mehreren leitfähigen Durchkontaktierungen angeordnet sind, wobei die zweiten leitfähigen Drähte eine Oberseite der zweiten IMD-Schicht kontaktieren. In einer Ausführungsform weist der IC des Weiteren einen Kondensator auf, der zwischen dem Halbleitersubstrat und den mehreren leitfähigen Kontakten angeordnet ist, wobei der Kondensator mehrere leitfähige Schichten umfasst, wobei die leitfähigen Durchkontaktierungen mittels der leitfähigen Kontakte und der ersten leitfähigen Drähte elektrisch mit den mehreren leitfähigen Schichten gekoppelt sind.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung einen integrierten Chip bereit, der aufweist: einen Kondensator, der über einem Halbleitersubstrat angeordnet ist; eine untere dielektrische Struktur, die über dem Halbleitersubstrat liegt; mehrere erste leitfähige Drähte, die innerhalb der unteren dielektrischen Struktur angeordnet sind, wobei die ersten leitfähigen Drähte elektrisch mit dem Kondensator gekoppelt sind, und eine Ätzstoppstruktur, die die ersten leitfähigen Drähte direkt kontaktiert, wobei sich die Ätzstoppstruktur durchgehend von Oberseiten der ersten leitfähigen Drähte zu einer Oberseite der unteren dielektrischen Struktur erstreckt, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht über der ersten Ätzstoppschicht und eine zweite Ätzstoppschicht über der ersten Isolatorschicht aufweist, wobei die erste Isolatorschicht die erste Ätzstoppschicht und die zweite Ätzstoppschicht direkt kontaktiert. In einer Ausführungsform umfasst die untere dielektrische Struktur eine Zwischenschichtdielektrikum-Schicht (Inter-Level Dielectric, ILD-Schicht), die unter den ersten leitfähigen Drähten liegt, eine erste dielektrische Schutzschicht über der ILD-Schicht, und eine erste Zwischenmetalldielektrikum-Schicht (Inter-Metal Dielectric, IMD-Schicht) über der ersten dielektrischen Schutzschicht, wobei die erste dielektrische Schutzschicht Seitenwände der ersten leitfähigen Drähte kontaktiert, und wobei eine Dicke der Ätzstoppstruktur größer ist als eine Dicke der ersten dielektrischen Schutzschicht. In einer Ausführungsform umfassen die erste dielektrische Schutzschicht, die erste Ätzstoppschicht und die zweite Ätzstoppschicht jeweils ein erstes dielektrisches Material, wobei die erste Isolatorschicht ein zweites dielektrisches Material umfasst, das sich von dem ersten dielektrischen Material unterscheidet. In einer Ausführungsform umfasst die erste IMD-Schicht das zweite dielektrische Material. In einer Ausführungsform weist die Ätzstoppstruktur des Weiteren eine zweite Isolatorschicht über der zweiten Ätzstoppschicht und eine dritte Ätzstoppschicht über der zweiten Isolatorschicht auf. In einer Ausführungsform hat die erste Ätzstoppschicht eine Dicke, die größer ist als eine Dicke der zweiten Ätzstoppschicht und eine Dicke der dritten Ätzstoppschicht, wobei die Dicke der ersten Ätzstoppschicht größer ist als eine Dicke der ersten Isolatorschicht und eine Dicke der zweiten Isolatorschicht.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Bilden einer Halbleitervorrichtung bereit, wobei das Verfahren umfasst: Bilden einer unteren dielektrischen Struktur über einem Halbleitersubstrat; Bilden mehrerer erster leitfähiger Drähte innerhalb der unteren dielektrischen Struktur; Bilden einer Ätzstoppstruktur über den mehreren ersten leitfähigen Drähten, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht aufweist; Bilden einer oberen dielektrischen Struktur über der Ätzstoppstruktur; Durchführen eines ersten Ätzprozesses auf der oberen dielektrischen Struktur, um mehrere Öffnungen in der oberen dielektrischen Struktur zu bilden, wobei der erste Ätzstoppprozess eine Oberseite der Ätzstoppstruktur freilegt; und Durchführen eines zweiten Ätzprozesses auf der oberen dielektrischen Struktur und der Ätzstoppstruktur, um die mehreren Öffnungen zu erweitern, wobei der zweite Ätzprozess durch die Ätzstoppstruktur hindurch ätzt und Oberseiten der ersten leitfähigen Drähte freilegt, wobei der zweite Ätzprozess das Durchführen von zwei oder mehr Ätzprozessen umfasst, die voneinander verschiedene Leistungspegel aufweisen. In einer Ausführungsform umfasst der erste Ätzprozess das Durchführen eines anfänglichen Ätzens mit hoher Leistung, gefolgt von einem abschließenden Ätzen mit niedriger Leistung, wobei das anfängliche Ätzen mit hoher Leistung das Bilden eines oder mehrerer Ätzgase bei einer ersten Leistung umfasst und das abschließende Ätzen mit niedriger Leistung das Bilden des einen oder der mehreren Ätzgase bei einer zweiten Leistung umfasst, die niedriger ist als die erste Leistung. In einer Ausführungsform umfassen die zwei oder mehr Ätzprozesse das Durchführen eines ersten Plasmaätzens bei einem ersten Leistungspegel, das Durchführen eines zweiten Plasmaätzens bei einem zweiten Leistungspegel, und das Durchführen eines dritten Plasmaätzens bei einem dritten Leistungspegel, wobei der erste Leistungspegel größer ist als der zweite Leistungspegel und der zweite Leistungspegel größer ist als der dritte Leistungspegel. In einer Ausführungsform wird das zweite Plasmaätzen unmittelbar nach der ersten Plasmaätzen durchgeführt, und das dritte Plasmaätzen wird unmittelbar nach der zweiten Plasmaätzen durchgeführt. In einer Ausführungsform umfasst das Verfahren des Weiteren das Bilden eines Kondensators auf dem Halbleitersubstrat, wobei die mehreren ersten leitfähigen Drähte elektrisch direkt mit dem Kondensator gekoppelt sind.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63390082 [0001]
    • US 63408219 [0001]

Claims (20)

  1. Integrierter Schaltkreis (IC), der umfasst: mehrere leitfähige Kontakte, die über einem Halbleitersubstrat liegen; mehrere erste leitfähige Drähte, die auf den mehreren leitfähigen Kontakten angeordnet sind; mehrere leitfähige Durchkontaktierungen, die über den ersten leitfähigen Drähten liegen; und eine Ätzstoppstruktur, die auf den ersten leitfähigen Drähten angeordnet ist, wobei sich die mehreren leitfähigen Durchkontaktierungen durch die Ätzstoppstruktur hindurch erstrecken, und wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst, wobei die erste Isolatorschicht zwischen der ersten Ätzstoppschicht und der zweiten Ätzstoppschicht angeordnet ist.
  2. IC nach Anspruch 1, wobei hat die erste Ätzstoppschicht eine erste Dicke hat, und die erste Isolatorschicht eine zweite Dicke hat, die geringer als die erste Dicke ist.
  3. IC nach Anspruch 2, wobei die zweite Ätzstoppschicht eine dritte Dicke hat, die größer als die zweite Dicke und kleiner als die erste Dicke ist.
  4. IC nach Anspruch 3, wobei die erste Dicke innerhalb eines Bereichs von etwa 50 bis 750 Ängström liegt, die zweite Dicke innerhalb eines Bereichs von etwa 50 bis 300 Angström liegt, und die dritte Dicke innerhalb eines Bereichs von etwa 50 bis 500 Ängström liegt.
  5. IC nach einem der vorangehenden Ansprüche, wobei die mehreren ersten leitfähigen Drähte Teil einer untersten Schicht leitfähiger Drähte sind, die über dem Halbleitersubstrat liegen, wobei die erste Ätzstoppschicht Oberseiten der ersten leitfähigen Drähte direkt kontaktiert.
  6. IC nach einem der vorangehenden Ansprüche, der des Weiteren umfasst: eine erste Zwischenmetalldielektrikum-Schicht (Inter-Metal Dielectric, IMD-Schicht), die über den mehreren leitfähigen Kontakten liegt und um Seitenwände der ersten leitfähigen Drähte herum angeordnet ist, wobei sich die erste Ätzstoppschicht durchgehend von einer Oberseite der ersten IMD-Schicht zu Oberseiten der ersten leitfähigen Drähte erstreckt.
  7. IC nach Anspruch 6, der des Weiteren umfasst: eine zweite IMD-Schicht, die über der Ätzstoppstruktur liegt und um Seitenwände der leitfähigen Durchkontaktierungen herum angeordnet ist, wobei die Ätzstoppstruktur zwischen der ersten IMD-Schicht und der zweiten IMD-Schicht aufgenommen ist, und wobei eine Dicke der zweiten IMD-Schicht größer als eine Dicke der Ätzstoppstruktur ist.
  8. IC nach Anspruch 7, der des Weiteren umfasst: mehrere zweite leitfähige Drähte, die auf den mehreren leitfähigen Durchkontaktierungen angeordnet sind, wobei die zweiten leitfähigen Drähte eine Oberseite der zweiten IMD-Schicht kontaktieren.
  9. IC nach einem der vorangehenden Ansprüche, der des Weiteren umfasst: einen Kondensator, der zwischen dem Halbleitersubstrat und den mehreren leitfähigen Kontakten angeordnet ist, wobei der Kondensator mehrere leitfähige Schichten umfasst, wobei die leitfähigen Durchkontaktierungen mittels der leitfähigen Kontakte und der ersten leitfähigen Drähte elektrisch mit den mehreren leitfähigen Schichten gekoppelt sind.
  10. Integrierter Chip, der umfasst: einen Kondensator, der über einem Halbleitersubstrat angeordnet ist; eine untere dielektrische Struktur, die über dem Halbleitersubstrat liegt; mehrere erste leitfähige Drähte, die innerhalb der unteren dielektrischen Struktur angeordnet sind, wobei die ersten leitfähigen Drähte elektrisch mit dem Kondensator gekoppelt sind, und eine Ätzstoppstruktur, die die ersten leitfähigen Drähte direkt kontaktiert, wobei sich die Ätzstoppstruktur durchgehend von Oberseiten der ersten leitfähigen Drähte zu einer Oberseite der unteren dielektrischen Struktur erstreckt, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht über der ersten Ätzstoppschicht und eine zweite Ätzstoppschicht über der ersten Isolatorschicht umfasst, wobei die erste Isolatorschicht die erste Ätzstoppschicht und die zweite Ätzstoppschicht direkt kontaktiert.
  11. Integrierter Chip nach Anspruch 10, wobei die untere dielektrische Struktur eine Zwischenschichtdielektrikum-Schicht (Inter-Level Dielectric, ILD-Schicht), die unter den ersten leitfähigen Drähten liegt, eine erste dielektrische Schutzschicht über der ILD-Schicht, und eine erste Zwischenmetalldielektrikum-Schicht (Inter-Metal Dielectric, IMD-Schicht) über der ersten dielektrischen Schutzschicht umfasst, wobei die erste dielektrische Schutzschicht Seitenwände der ersten leitfähigen Drähte kontaktiert, und wobei eine Dicke der Ätzstoppstruktur größer ist als eine Dicke der ersten dielektrischen Schutzschicht.
  12. Integrierter Chip nach Anspruch 11, wobei die erste dielektrische Schutzschicht, die erste Ätzstoppschicht und die zweite Ätzstoppschicht jeweils ein erstes dielektrisches Material umfassen, wobei die erste Isolatorschicht ein zweites dielektrisches Material umfasst, das sich von dem ersten dielektrischen Material unterscheidet.
  13. Integrierter Chip nach Anspruch 12, wobei die erste IMD-Schicht das zweite dielektrische Material umfasst.
  14. Integrierter Chip nach einem der Ansprüche 10 bis 13, wobei die Ätzstoppstruktur des Weiteren eine zweite Isolatorschicht über der zweiten Ätzstoppschicht und eine dritte Ätzstoppschicht über der zweiten Isolatorschicht umfasst.
  15. Integrierter Chip nach Anspruch 14, wobei die erste Ätzstoppschicht eine Dicke hat, die größer ist als eine Dicke der zweiten Ätzstoppschicht und eine Dicke der dritten Ätzstoppschicht, wobei die Dicke der ersten Ätzstoppschicht größer ist als eine Dicke der ersten Isolatorschicht und eine Dicke der zweiten Isolatorschicht.
  16. Verfahren zum Bilden einer Halbleitervorrichtung, das umfasst: Bilden einer unteren dielektrischen Struktur über einem Halbleitersubstrat; Bilden mehrerer erster leitfähiger Drähte innerhalb der unteren dielektrischen Struktur; Bilden einer Ätzstoppstruktur über den mehreren ersten leitfähigen Drähten, wobei die Ätzstoppstruktur eine erste Ätzstoppschicht, eine erste Isolatorschicht und eine zweite Ätzstoppschicht umfasst; Bilden einer oberen dielektrischen Struktur über der Ätzstoppstruktur; Durchführen eines ersten Ätzprozesses auf der oberen dielektrischen Struktur, um mehrere Öffnungen in der oberen dielektrischen Struktur zu bilden, wobei der erste Ätzstoppprozess eine Oberseite der Ätzstoppstruktur freilegt; und Durchführen eines zweiten Ätzprozesses auf der oberen dielektrischen Struktur und der Ätzstoppstruktur, um die mehreren Öffnungen zu erweitern, wobei der zweite Ätzprozess durch die Ätzstoppstruktur hindurch ätzt und Oberseiten der ersten leitfähigen Drähte freilegt, wobei der zweite Ätzprozess das Durchführen von zwei oder mehr Ätzprozessen umfasst, die voneinander verschiedene Leistungspegel aufweisen.
  17. Verfahren nach Anspruch 16, wobei der erste Ätzprozess das Durchführen eines anfänglichen Ätzens mit hoher Leistung umfasst, gefolgt von einem abschließenden Ätzen mit niedriger Leistung, wobei das anfängliche Ätzen mit hoher Leistung das Bilden eines oder mehrerer Ätzgase bei einer ersten Leistung umfasst und das abschließende Ätzen mit niedriger Leistung das Bilden des einen oder der mehreren Ätzgase bei einer zweiten Leistung umfasst, die niedriger ist als die erste Leistung.
  18. Verfahren nach Anspruch 16 oder 17, wobei die zwei oder mehr Ätzprozesse das Durchführen eines ersten Plasmaätzens bei einem ersten Leistungspegel, das Durchführen eines zweiten Plasmaätzens bei einem zweiten Leistungspegel, und das Durchführen eines dritten Plasmaätzens bei einem dritten Leistungspegel umfassen, wobei der erste Leistungspegel größer ist als der zweite Leistungspegel und der zweite Leistungspegel größer ist als der dritte Leistungspegel.
  19. Verfahren nach Anspruch 18, wobei das zweite Plasmaätzen unmittelbar nach der ersten Plasmaätzen durchgeführt wird, und das dritte Plasmaätzen unmittelbar nach der zweiten Plasmaätzen durchgeführt wird.
  20. Verfahren nach einem der Ansprüche 16 bis 19, das des Weiteren umfasst: Bilden eines Kondensators auf dem Halbleitersubstrat, wobei die mehreren ersten leitfähigen Drähte elektrisch direkt mit dem Kondensator gekoppelt sind.
DE102023111703.3A 2022-07-18 2023-05-05 Ätzstoppstruktur für ic zum erhöhen von stabilität und belastbarkeit Pending DE102023111703A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263390082P 2022-07-18 2022-07-18
US63/390,082 2022-07-18
US202263408219P 2022-09-20 2022-09-20
US63/408,219 2022-09-20
US18/149,783 2023-01-04
US18/149,783 US20240021513A1 (en) 2022-07-18 2023-01-04 Etch stop structure for ic to increase stability and endurance

Publications (1)

Publication Number Publication Date
DE102023111703A1 true DE102023111703A1 (de) 2024-01-18

Family

ID=89387636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023111703.3A Pending DE102023111703A1 (de) 2022-07-18 2023-05-05 Ätzstoppstruktur für ic zum erhöhen von stabilität und belastbarkeit

Country Status (4)

Country Link
US (1) US20240021513A1 (de)
KR (1) KR20240011106A (de)
DE (1) DE102023111703A1 (de)
TW (1) TW202405939A (de)

Also Published As

Publication number Publication date
US20240021513A1 (en) 2024-01-18
TW202405939A (zh) 2024-02-01
KR20240011106A (ko) 2024-01-25

Similar Documents

Publication Publication Date Title
DE102017104622B4 (de) Integrierter Chip und Verfahren zu seiner Herstellung
DE102018108798B4 (de) Elektrodenstruktur und Verfahren zum Verbessern von RRAM-Leistung
DE102017123365B4 (de) Verfahren zur herstellung einer homogenen oberen fläche einer unteren elektroden-durchkonraktierung (beva) für speicher
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE102014110645B4 (de) Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE102010017109B4 (de) Halbleiterchip und Verfahren zur Herstellung einer Halbleiterstruktur
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE102019114226A1 (de) Techniken zur verbindung von oberseiteneletrodendurchkontaktierungen von mram
DE102019128268A1 (de) Verfahren zum reduzieren von durchschlagausfällen in einem mim-kondensator
EP0740347A1 (de) Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
DE102019113486B4 (de) Neuartige hartmaske für mtj-strukturierung
DE4126046A1 (de) Herstellungsverfahren und struktur eines dram-speicherzellenkondensators
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE102019100488A1 (de) Rram-struktur
DE102019108665B4 (de) Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE102020101253B4 (de) Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators
DE102018126993B4 (de) Oberflächenänderungsschicht zum bilden eines leitenden merkmals
DE102019129239A1 (de) Rram-struktur
DE102004033825A1 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE102021114956A1 (de) Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern
DE102020119950A1 (de) Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden
DE102004029355A1 (de) Selbstausgerichtete Maske zum Verringern der Zellenlayoutfläche

Legal Events

Date Code Title Description
R012 Request for examination validly filed