DE102022130613A1 - Gestapelte magnetische induktivität und verfahren - Google Patents

Gestapelte magnetische induktivität und verfahren Download PDF

Info

Publication number
DE102022130613A1
DE102022130613A1 DE102022130613.5A DE102022130613A DE102022130613A1 DE 102022130613 A1 DE102022130613 A1 DE 102022130613A1 DE 102022130613 A DE102022130613 A DE 102022130613A DE 102022130613 A1 DE102022130613 A1 DE 102022130613A1
Authority
DE
Germany
Prior art keywords
layer
core
structures
holes
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022130613.5A
Other languages
English (en)
Inventor
Numair AHMED
Kyu Oh Lee
Sri Chaitra Jyotsna Chavali
Vijaya BODDU
Krishna Bharath
Robert L. Sankman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102022130613A1 publication Critical patent/DE102022130613A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/067—Core with two or more holes to lead through conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Eine elektronische Vorrichtung und assoziierte Verfahren werden offenbart. Bei einem Beispiel beinhaltet die elektronische Vorrichtung ein Gehäuse mit integrierten Induktivitäten. Bei ausgewählten Beispielen beinhaltet das Gehäuse eine Kernschicht mit einer Kerndicke und Durchgangslöchern. Das Gehäuse beinhaltet ferner Induktivitätsstrukturen innerhalb der Durchgangslöcher, so dass eine Induktivitätsstruktur eine Länge aufweist, die die Kerndicke überschreitet.

Description

  • Technisches Gebiet
  • Hier beschriebene Ausführungsformen betreffen allgemein eingebettete Induktivitätsstrukturen zur Verwendung in elektronischen Vorrichtungen, wie etwa Rechensystemen.
  • Hintergrund
  • Mit zunehmender Komplexität elektronischer Vorrichtungen hat die Anzahl von Substratschichten, die zum Aufbau von Leiterplatten verwendet werden, stetig zugenommen. Dies führt zu erhöhtem Investitionsaufwand zur Aufrechterhaltung von Produktvolumina. Es fehlt ein Verfahren zur Verwendung von Substratmaterialien auf eine solche Weise, dass Kosten reduziert, während andere mechanische Eigenschaften von Leiterplatten beibehalten oder verbessert werden.
  • Figurenliste
    • 1 zeigt eine Querschnittsansicht einer Hybridkerninduktivitätsstruktur gemäß manchen Ausführungsbeispielen.
    • 2 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer Hybridkerninduktivitätsstruktur gemäß manchen Ausführungsbeispielen.
    • 3A bis 3G zeigen Zwischenschritte eines Verfahrens zur Herstellung eines Induktivitätsgehäuses, das integrierte Induktivitäten beinhaltet, gemäß manchen Ausführungsbeispielen.
    • 4A bis 4D zeigen Zwischenschritte zum Montieren einer Architektur einschließlich eines Halbleitergehäuse gemäß einigen Ausführungsbeispielen.
    • 5 zeigt ein System, das eine elektronische Vorrichtung mit einer Hybridkerninduktivitätsstruktur integrieren kann, gemäß manchen Ausführungsbeispielen.
  • Beschreibung von Ausführungsformen
  • Die folgende Beschreibung und die Zeichnungen veranschaulichen spezifische Ausführungsformen hinreichend, um Fachleuten zu ermöglichen, sie umzusetzen. Andere Ausführungsformen können strukturelle, logische, elektrische, verfahrenstechnische und andere Änderungen beinhalten. Teile und Merkmale von einigen Ausführungsformen können in anderen Ausführungsformen enthalten sein oder diese ersetzen. In den Ansprüchen dargelegte Ausführungsformen schließen alle verfügbaren Äquivalente dieser Ansprüche ein.
  • Mit zunehmender Komplexität elektronischer Vorrichtungen hat die Anzahl von Substratschichten, die zum Erzeugen von Leiterplatten benötigt werden, zugenommen, was zur Verringerung der Substraterträge führt. Dies hat zu erhöhten Investitionsaufwandsanforderungen für die gleichen Produktvolumina geführt. Induktivitätsstrukturen und Halbleitergehäuse, die gemäß hier beschriebenen Verfahren hergestellt werden, können dabei helfen, Kosten zu reduzieren, indem manche der Aufbauschichten eines Substrats mit kostengünstigeren Laminatschichten ersetzt werden.
  • Hier beschriebene Ausführungsformen verwenden eine disaggregierte Substratarchitektur, bei der ein zentraler monolithischer Kern, der aus einem Material mit niedrigem Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) besteht, für eine verbesserte Festigkeit und andere vorteilhafte mechanische Eigenschaften relativ zu verfügbaren Substraten verwendet wird. Zum Beispiel können Strukturen, wie hier gemäß Ausführungsformen beschrieben, eine reduzierte Wölbung und eine verbesserte Stärke relativ zu verfügbaren Substraten bereitstellen. Des Weiteren wird durch Bereitstellen von Induktivitätsstrukturen, die sich über den Kern mit niedrigem CTE hinaus und durch zumindest einige der anderen Laminatschichten erstrecken, die Leistungszufuhr nicht beeinträchtigt. Induktivitätsstrukturen, die gemäß verschiedenen Ausführungsformen bereitgestellt werden, können Einfügedämpfung für derzeit verwendete Hochgeschwindigkeits-Eingabe/Ausgabe-Technologien, darunter Peripheral Component Interconnect (PCI) Express, Ethernet usw., die hohe Datenraten von 32 Gigabit/Sekunde, 64 Gigabits/Sekunde und höher verwenden, reduzieren.
  • 1 zeigt eine Querschnittsansicht einer Hybridkerninduktivitätsstruktur 100 gemäß manchen Ausführungsbeispielen. Die Hybridkerninduktivitätsstruktur 100 weist Laminatsubstratschichten 102 und einen Kern 104 auf. Der Kern 104 kann aus einer Substanz mit niedrigem CTE, zum Beispiel einem Keramikmaterial, bestehen und kann eine Kerndicke 105 aufweisen. Gestapelte Vias 106, Leiterbahnen usw. können durch die elektrisch isolierenden Schichten hindurch gebildet sein, um die elektrischen Signale der Dies (die hier später mit Bezug auf 4A-4D ausführlicher beschrieben werden) durch die Laminatsubstratschichten 102 hindurch zu führen. Die Vias 106 können wie hier später mit Bezug auf 3B beschrieben gebildet werden.
  • Durchgangslöcher, zum Beispiel plattierte Durchgangslöcher 108, können durch den Kern 104 gebohrt sein. Ausführungsformen sind jedoch nicht auf plattierte Durchgangslöcher beschränkt und können nichtplattierte Durchgangslöcher beinhalten. Die Induktivitätsstrukturen 110 können in dem Stapel gebildet sein und können höher als die Kerndicke 105 sein. Zum Beispiel können die Induktivitätsstrukturen 110 eine Länge 109 aufweisen. Die Induktivitätsstrukturen 110 können koaxiale magnetische Induktivitätsstrukturen beinhalten, obwohl Ausführungsformen nicht darauf beschränkt sind. Jede Induktivitätsstruktur 110 kann ein magnetisches Material umfassen, das ein leitfähiges Material umgibt, wobei das leitfähige Material in Zylindern 114 geformt ist. Lötkugeln 116 oder andere Arten von Kontakten können zur Verbindung mit anderen Dies, Brücken usw. (z. B. Teilen eines Patches) bereitgestellt sein, einschließlich eingebetteter Mehrfach-Die-Zwischenverbindungsbrücken, wie hier später mit Bezug auf 4A bis 4D beschrieben. Lötstopplack(SR)-Verarbeitung und Oberflächenfinish(SF)-Plattierung 118 können angewendet werden.
  • Die gewünschten mechanischen Eigenschaften eines Kernsubstrats, wie etwa ein niedriger CTE und eine hohen Festigkeit, werden beibehalten, indem der Kern 104 in der Hybridkernstruktur 100 aufgenommen wird. Die Hybridkernstruktur beinhaltet ferner die Induktivitätsstruktur 110, aber anstatt auf eine Höhe innerhalb des Kerns 104 beschränkt zu sein, erstreckt sich die Induktivitätsstruktur 110 über eine größere Länge als die Höhe des inneren Kerns bis zu einer Höhe des Gehäusesubstrats, um Leistungslieferungsvorteile zu erhalten. Da der Kern 104 dünner gehalten wird als in vorherigen Strukturen, wird außerdem das Kernbohren relativ zu Strukturen, die einen dickeren Kern beinhalten, minimiert oder reduziert.
  • 2 zeigt ein Flussdiagramm eines Verfahrens 200 zur Herstellung einer Hybridkerninduktivitätsstruktur gemäß manchen Ausführungsbeispielen. Das resultierende Induktivitätsgehäuse kann in einem beliebigen wie oben beschriebenen Gehäuse integriert sein. Bei Vorgang 202 werden mehrere Durchgangslöcher 112 in einer Kernschicht 104 mit einer Kerndicke 105 strukturiert. Die Kernschicht 104 kann aus einem Material mit einem niedrigen Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion), zum Beispiel einem in ein Epoxidharz eingebetteten Glasgewebe, bestehen. Der CTE ist so angepasst, dass er den CTE zwischen dem Gehäusesubstrat und jenem des an ihm angebrachten Siliziumchips am besten ausgleicht. Bei Beispielen kann der CTE etwa 2-15 ppm pro Grad Celsius betragen. Bei Vorgang 204 ist eine Mehrzahl von Induktivitätsstrukturen 110 innerhalb der Durchgangslöcher 112 bereitgestellt, so dass eine Induktivitätsstruktur 110 der Mehrzahl von Induktivitätsstrukturen eine Länge 109 aufweist, die die Kerndicke 105 überschreitet.
  • Das Verfahren 200 fährt mit Vorgang 206 mit dem Verstopfen der Durchgangslöcher 112 mit einem magnetischen Material fort. Das Verfahren 200 fährt mit Vorgang 208 mit dem Bohren des magnetischen Materials fort, um Löcher in dem magnetischen Material bereitzustellen. Eine beliebige geeignete Bohrtechnik, z. B. Laserbohren, kann verwendet werden, um die Löcher in dem magnetischen Material zu bilden. Das Verfahren 200 fährt mit Vorgang 210 mit dem Füllen der Löcher in dem magnetischen Material mit einem leitfähigen Material fort, um einen leitfähigen Zylinder 114 innerhalb jedes der Durchgangslöcher 112 bereitzustellen. Das leitfähige Material kann Kupfer beinhalten.
  • Das Verfahren 200 kann ferner Strukturieren einer zweiten Mehrzahl von Durchgangslöchern in der Kernschicht und Anordnen eines leitfähigen Materials in der zweiten Mehrzahl von Durchgangslöchern beinhalten, um mehrere plattierte Durchgangslöcher 108 zu bilden. Das Verfahren 200 kann ferner Anordnen einer ersten leitfähigen Schicht über den mehreren plattierten Durchgangslöchern 108 und Anordnen einer zweiten leitfähigen Schicht unterhalb der mehreren plattierten Durchgangslöcher 108 beinhalten.
  • Das Verfahren 200 kann ferner Bereitstellen mindestens einer ersten Laminatschicht 102 über der ersten leitfähigen Schicht und mindestens einer zweiten Laminatschicht 102 unter der zweiten leitfähigen Schicht beinhalten. Die erste Laminatschicht 102 und die zweite Laminatschicht 102 können einen CTE aufweisen, der höher als ein CTE der Kernschicht 104 ist. Das Bereitstellen mindestens der ersten Laminatschicht 102 kann Bereitstellen mindestens einer Prepreg-Laminierungsschicht über der ersten leitfähigen Schicht oder unter der zweiten leitfähigen Schicht umfassen. Die Prepreg-Laminierungsschicht 102 kann einen CTE aufweisen, der höher als der CTE der Kernschicht ist. Das Verfahren 200 kann ferner Bereitstellen von Lötkugeln 116 über wenigstens einer der Mehrzahl von Induktivitätsstrukturen 110 umfassen. Das Verfahren 200 kann ferner Kurzschließen von zwei benachbarten Induktivitätsstrukturen 110 umfassen, um eine Induktivitätsstruktur mit höherer Induktivität bereitzustellen.
  • 3A bis 3G zeigen Zwischenschritte eines Verfahrens zur Herstellung eines Induktivitätsgehäuses, das integrierte Induktivitäten beinhaltet, gemäß manchen Ausführungsbeispielen. 3A zeigt, dass Durchgangslöcher 108 in einem Kern 104 mit niedrigem CTE unter Verwendung eines mechanischen Bohrprozesses oder eines Laserbohrens gebildet werden.
  • 3B zeigt Schichten 102, die gebildet werden. Die Schichten 102 können auf einer strukturierten Metallschicht, z. B. einer leitfähigen Schicht (in 3B nicht gezeigt), gebildet sein und können aus einem Laminatsubstrat bestehen. Die Schichten 102 können aus einem Prepreg-Laminierungsmaterial bestehen. Zum Beispiel können die Laminatsubstratschichten 102 aus Materialien wie zum Beispiel Polytetrafluroethylen, Phenol-Baumwollpapier-Materialien, wie etwa FR4- (Flame Retardant (flammwidrig) 4), FR-1-Baumwollpapier und Epoxidmaterialien, wie etwa CEM-1 oder CEM-3, oder Glasgewebematerialien, die unter Verwendung eines Epoxidharz-Prepreg-Materials miteinander laminiert sind, bestehen. Die Laminatsubstratschichten 102 können bei anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. Die Schichten 102 können vor dem Aufbringen nachfolgender Schichten 102 jeweils ausgehärtet werden. Bei Ausführungsformen kann die strukturierte Metallschicht auf eine beliebige in der Technik bekannte Weise gebildet werden Beispielsweise kann die strukturierte Metallschicht eine mittels eines halbadditiven Prozesses (SAP) gebildete Aufbauschicht sein.
  • Die Vias 106 können erzeugt werden und eine Plattierung kann aufgebracht werden. Die Plattierung kann in einem stromlosen Plattierungsprozess gebildet werden, zum Beispiel in einem stromlosen Kupfer(Cu)-Plattierungsprozess. Die Vias 106 können durch Bereitstellen einer lasergebohrten Öffnung in einer jeweiligen Substratschicht 102 gebildet werden. Ein leitfähiges Material, wie etwa ein Metall, wird in der Öffnung abgeschieden, um einen Via 106 zu bilden. Das leitfähige Material des Vias 106 kann ein Metall beinhalten, wie zum Beispiel Kupfer (Cu), Nickel (Ni), Palladium (Pd), Gold (Au), Silber (AG) oder Kombinationen davon. Bei manchen Ausführungsformen kann eine (in 3B nicht gezeigte) fotoempfindliche Schicht aufgebracht werden, die für Maskieren, Strukturieren und Ätzen geeignet ist, und Vias können durch diese fotoempfindliche Schicht gebohrt werden.
  • Außerdem kann in diesem und anschließenden Schritten Ätzen zur Herstellung eines Induktivitätsgehäuses gemäß manchen Ausführungsbeispielen durchgeführt werden. Zum Beispiel kann eine metallische Keimschicht (in 3B nicht gezeigt) auf einer jeweiligen Substratschicht 102 aufgebracht werden. Ein Ätzprozess kann freigelegte Teile der metallischen Keimschicht entfernen, um eine darunterliegende dielektrische Schicht der jeweiligen Substratschicht 102 freizulegen.
  • 3C zeigt zusätzliche Schichten 102, die gebildet werden. Die zusätzlichen Schichten 102 können unter Verwendung eines gleichen oder ähnlichen Prozesses, wie mit Bezug auf 3B beschrieben, hinzugefügt werden. Die Vias 106 können zu jeder Schicht 102, zum Beispiel zu einer kupferplattierten Schicht 107, hinzugefügt werden. 3D zeigt Durchgangslöcher 112, die gebohrt werden. Die Löcher 112 können gebohrt und mit einem magnetischen Material, zum Beispiel einer magnetischen Paste, gefüllt werden. Die magnetische Paste kann ein Polymerharz beinhalten, das mit Teilchen des magnetischen Materials imprägniert ist. Das magnetische Material kann eine Legierung aus Eisen und/oder Nickel und/oder Kobalt umfassen.
  • 3E zeigt weiteres Bohren und Plattieren innerhalb der Durchgangslöcher 112. 3F zeigt die Leiter, die in den Durchgangslöchern 112 bereitgestellt sind, um Induktivitätsstrukturen bereitzustellen. Die Schichten 102 sind in N Schichten, z. B. N bis N-13, aufgebaut. Obwohl vierzehn Schichten gezeigt sind, versteht es sich jedoch, dass Gehäuse gemäß manchen Ausführungsformen eine beliebige Anzahl von Schichten beinhalten können.
  • 3G zeigt eine Befestigung einer Lötkugel 116, wie unter Verwendung eines Lötstopplackprozesses (Solder Resist - SR-Prozesses) durchgeführt werden kann. Bei mindestens diesem Vorgang kann eine Oberflächenfinish(SF)-Plattierung 118 hinzugefügt werden. [Sicherstellen, dass 118 korrekt gekennzeichnet ist. Ferner Überprüfen anderer Apps auf eine Beschreibung ähnlicher Schritte der Lötkugelbefestigung und des Lötstopplacks].
  • 4A bis 4D zeigen Zwischenschritte zum Montieren einer Architektur einschließlich eines Halbleitergehäuse gemäß einigen Ausführungsbeispielen. Die Architektur kann in einer Baugruppe auf Einheitsebene oder Panel-Ebene montiert werden, indem eine Patch-Baugruppe an einer Hybridkerninduktivitätsstruktur montiert wird, z. B. einer Hybridkerninduktivitätsstruktur, wie oben mit Bezug auf 2 und 3A BIS 3G beschrieben.
  • 4A stellt ein Patch 400 dar. Bei manchen Ausführungsformen beinhaltet das Patch 400 keinen Kernteil, z. B. beinhaltet das Patch 400 keinen Kernteil ähnlich dem hier zuvor beschriebenen Kern 104, während das Patch bei anderen Ausführungsformen (z. B. das in 4D veranschaulichte Patch 402) einen Kernabschnitt 404 aufweist. Bei diesen und anderen Ausführungsformen beinhaltet das Patch 400 ein Patch-Substrat 406, das aus Schichten aus anderem Material als einem Laminatmaterial, wie etwa jenem, das in den zuvor hier beschriebenen Schichten 102 verwendet wird, besteht. Zum Beispiel kann das Patch-Substrat 406 bei manchen Ausführungsformen aus Schichten eines epoxidbasierten Laminatsubstrats, wie zum Beispiel Ajinomoto Build-up Film (ABF), bestehen. Das elektrisch isolierende Material kann bei anderen Ausführungsformen andere geeignete Materialien beinhalten.
  • Eine Brückenzwischenverbindungsstruktur (im Folgenden „Brücke 414“) kann in dem Patch-Substrat 406 eingebettet sein. Die Brücke 414 kann dazu ausgelegt sein, elektrische Signale zwischen einem Die 408 (4B) und anderen Dies (in 4B nicht gezeigt) über Die-Zwischenverbindungen 416 zu leiten, die mit Kontakten der Brücke 414 gekoppelt sind. Die Brücke 414 kann auch elektrische Leitungsführungsmerkmale hoher Dichte beinhalten, wie etwa zum Beispiel (nicht gezeigte) Leiterbahnen oder andere geeignete Merkmale, die einen elektrischen Pfad für elektrische Signale zwischen dem Die 408 und anderen Dies (in 4B nicht gezeigt) über die Brücke 414 bereitstellen. Die Brücke 414 kann Routing für elektrische Signale, wie zum Beispiel Eingabe/Ausgabe(E/A)-Signale und/oder Leistung/Masse, die mit dem Betrieb des Die 408 und anderer Dies assoziiert sind, bereitstellen. Bei manchen Ausführungsformen kann der Die 408 ein Prozessor, wie etwa eine Zentralverarbeitungseinheit (CPU), oder ein Speicher sein. Bei anderen Ausführungsformen kann der Die 408 einen Prozessor, einen Speicher, ein System-on-Chip (SoC), eine ASIC beinhalten oder ein Teil davon sein oder kann dazu konfiguriert sein, eine andere geeignete Funktion durchzuführen. Die Brücke 414 kann aus einer Mehrzahl geeigneter Materialien bestehen, einschließlich zum Beispiel Halbleitermaterialien oder Glas. Bei einer Ausführungsform kann die Brücke 414 aus Silizium bestehen und kann in Form eines Die vorliegen.
  • Die Brücke 414 kann innerhalb eines Brückenhohlraums platziert sein, der innerhalb des Patch-Substrats 406 gebildet ist. Bei Ausführungsformen kann der Brückenhohlraum durch thermische, mechanische, Laserablations- oder Ätzprozesse gebildet werden. Bei manchen Ausführungsformen kann ein Dielektrikum innerhalb einer oder mehrerer Schichten des Patch-Substrats 406 in dem Gebiet des Brückenhohlraums entfernt werden, um leitfähige Schichten des Patch-Substrats 406 freizulegen. Bei anderen Ausführungsformen kann der Brückenhohlraum während der Fertigung der Aufbauschichten des Patch-Substrats 406 offen gelassen werden. Bei manchen Ausführungsformen kann der Brückenhohlraum unter Verwendung eines Strukturierungsprozesses durch das Dielektrikum des Patch-Substrats 406 hindurch gebildet werden. Zum Beispiel kann das Dielektrikum aus einem fotoempfindlichen Material bestehen, das für Maskieren, Strukturieren und Ätzen geeignet ist und/oder Prozesse entwickeln kann.
  • Bei Ausführungsformen kann die Brücke 414 ein Brückensubstrat beinhalten, das aus Glas oder einem Halbleitermaterial besteht, wie etwa Silizium (Si) mit hohem spezifischen Widerstand mit darauf gebildeten elektrischen Leitungsführungszwischenverbindungsmerkmalen, um eine Chipzu-Chip-Verbindung zwischen Dies bereitzustellen. Die Brücke 414 kann bei manchen Ausführungsformen unter Verwendung eines Klebstoffs auf einer leitfähigen Schicht 415 montiert werden. Das Material des Klebstoffs kann einen beliebigen geeigneten Klebstoff beinhalten, der dazu konfiguriert ist, Prozessen standzuhalten, die mit der Fertigung des Patch-Substrats 406 assoziiert sind. Bei Ausführungsformen können chemische Behandlungen, wie etwa zum Beispiel eine Kupferaufrauen-Technik, aufgebracht werden, um eine Haftung zwischen der Brücke 414 und der leitfähigen Schicht 415 zu verbessern. Bei Ausführungsformen kann die Brücke 414 die-Kontakte, wie etwa Pads, beinhalten, die oberhalb der Oberfläche des Brückensubstrats hervorstehen und dazu konfiguriert sind, als Verbindungspunkte zum Leiten elektrischer Signale zu und von der Brücke 414 zu dienen.
  • 4B veranschaulicht das Hinzufügen eines die 408, der mit dem Patch-Substrat 406 unter Verwendung von Erstebenenzwischenverbindung(FLI)-Strukturen (z. B. Säulen 410 und lötbares Material 412) gekoppelt ist. Zusammen können die Säulen 410 und das lötbare Material 412 nachfolgend als „die-Zwischenverbindungen“ bezeichnet werden.
  • Die die-Zwischenverbindungen 416 können zum Beispiel Säulen und/oder lötbares Material beinhalten. Die Säulen und/oder das lötbare Material können hochdichte Zwischenverbindungen bilden, wie etwa zum Beispiel Kontakthügel oder Säulen, die einen Pfad zur Kommunikation zwischen dem die 408 und anderen Dies (in den FIG. nicht gezeigt) durch die Brücke 414 bereitstellen. Die die-Zwischenverbindungen 416 einschließlich der Säulen können auch als „Brücken-zu-die-Zwischenverbindungen“ bezeichnet werden.
  • Bei manchen Ausführungsformen erstrecken sich die die-Zwischenverbindungen 416 durch ein elektrisch isolierendes Material des Patch-Substrats 406. Bei manchen Ausführungsformen kann das elektrisch isolierende Material ein Material (z. B. ein epoxidbasiertes Material) einer oder mehrerer Aufbauschichten beinhalten, die die Brücke 414 wenigstens teilweise einkapseln. Bei manchen Ausführungsformen ist das zwischen der Brücke 414 und dem Patch-Substrat 406 angeordnete elektrisch isolierende Material eine elektrisch isolierende Schicht (z. B. Aufbauschicht) des Patch-Substrats 406. Bei manchen Ausführungsformen können einzelne Kontakte 417 auf der Brücke 414 mit entsprechenden die-Zwischenverbindungen 416 des die 408 gekoppelt sein. Die Kontakte 417 können zum Beispiel einzelne Pads beinhalten, die einzelnen die-Zwischenverbindungen 416 entsprechen. Elektrisch leitfähiges Material kann auf freiliegenden Oberflächen des Patch-Substrats 406 abgeschieden werden, um Zwischenverbindungen einer äußersten Schicht des Patch-Substrats 406 zu bilden.
  • 4C veranschaulicht eine Patch-400-Baugruppe auf der Hybridkerninduktivitätsstruktur 100. Die Hybridkerninduktivitätsstruktur 100 kann Strukturen beinhalten, wie oben mit Bezug auf FIG. beschrieben. 1 und 3A BIS 3G BESCHRIEBEN SIND. Das Patch 400 kann unter Verwendung von Zweitebenenzwischenverbindung(SLI)-Strukturen (z. B. Lötkugeln 418) mit der Hybridkerninduktivitätsstruktur 100 gekoppelt werden. Die FLI-Strukturen und/oder die SLI-Strukturen können bei anderen Ausführungsformen andere geeignete Strukturen einschließlich zusätzlicher oder alternativer Strukturen als dargestellt beinhalten. Nachfolgend können die SLI-Strukturen als „Gehäusezwischenverbindungen“ bezeichnet werden. Die Lötkugeln 418 können in einer Kugelgitteranordnung(BGA: Ball Grid Array)-Konfiguration angeordnet sein und können mit einem oder mehreren Pads auf dem Patch-Substrat 406 und mit einem oder mehreren Pads auf der Hybridkerninduktivitätsstruktur 100 gekoppelt sein, um entsprechende Lötverbindungen zu bilden, die dazu konfiguriert sind, die elektrischen Signale des Die 408 weiter zwischen dem Patch-Substrat 406 und der Hybridkerninduktivitätsstruktur 100 zu leiten. Die Pads können aus einem beliebigen geeigneten Material, wie etwa einem Metall einschließlich Nickel (Ni), Palladium (Pd), Gold (Au), Silber (Ag), Kupfer (Cu) oder Verbindungen davon, bestehen. Andere geeignete Techniken zum physischen und/oder elektrischen Koppeln des Patch-Substrats 406 mit der Hybridkerninduktivitätsstruktur 100 können bei anderen Ausführungsformen verwendet werden. Zum Beispiel können Gehäusezwischenverbindungen bei manchen Ausführungsformen Kontaktfleckgitteranordnung(LGA: Land-Grid Array)-Strukturen oder andere geeignete Strukturen beinhalten.
  • Manche Die-Zwischenverbindungen 420 beinhalten Säulen, die dazu konfiguriert sind, elektrische Signale zwischen dem Die 408 und der Hybridkerninduktivitätsstruktur 100 zu leiten. Zum Beispiel können die Säulen elektrisch mit anderen elektrischen Leitungsführungsmerkmalen oder durch das Patch-Substrat 406 gekoppelt sein. Die Die-Zwischenverbindungen 420 können aus einem beliebigen geeigneten elektrisch leitfähigen Material bestehen, darunter zum Beispiel ein Metall, wie etwa Kupfer. Die Säulen der Die-Zwischenverbindungen 420 können bei manchen Ausführungsformen zum Beispiel durch eine Laserbohrtechnik gebildet werden. Ferner liegt bei manchen Ausführungsformen keine Pad-Struktur zwischen den Die-Zwischenverbindungen 420 und dem Die 408, die eine Die-Zwischenverbindung bereitstellen kann, was als eine „Pad-lose Säule“ bezeichnet wird. Bei einer Ausführungsform, bei der lötbares Material 412 auf den Die-Zwischenverbindungen 420 aufgebracht ist, liegt keine Pad-Struktur zwischen der Säule der Die-Zwischenverbindung 420 und dem lötbaren Material 412.
  • 4D beinhaltet eine alternative Baugruppe eines Patch 402 gemäß manchen Ausführungsformen. Das Patch 402 beinhaltet einen Kern 404, der ein festes Material ähnlich dem hier zuvor beschriebenen Kern 104 umfassen kann. Ansonsten beinhaltet das Patch 402 ähnliche Komponenten wie das Patch 400, das hier zuvor beschrieben wurde.
  • Durch Bereitstellen von Induktivitätsstrukturen gemäß oben beschriebenen Ausführungsformen können Herstellungskosten reduziert werden, indem manche der Aufbauschichten eines Substrats durch kostengünstigere Laminatschichten ersetzt werden. Strukturen können auch gute mechanische Eigenschaften beibehalten, was zu einer verbesserten Stärke und reduzierten Wölbung führt.
  • 5 veranschaulicht ein Diagramm auf Systemebene, das ein Beispiel für eine elektronische Vorrichtung (z. B. ein System) darstellt, die eine Hybridkerninduktivitätsstruktur und/oder oben beschriebene Verfahren beinhalten kann. Bei einer Ausführungsform beinhaltet das System 500 unter anderem einen Desktop-Computer, einen Laptop-Computer, ein Netbook, ein Tablet, einen Notebook-Computer, einen persönlichen digitalen Assistenten (PDA), einen Server, eine Workstation, ein Mobiltelefon, eine mobile Rechenvorrichtung, ein Smartphone, ein Internetgerät oder einen beliebigen anderen Typ von Rechenvorrichtung. Bei einigen Ausführungsformen beinhaltet das System 500 ein System On Chip (SOC).
  • Bei einer Ausführungsform weist der Prozessor 510 einen oder mehrere Prozessorkerne 512 und 512N auf, wobei 512N den N-ten Prozessorkern innerhalb des Prozessors 510 repräsentiert, wobei N eine positive ganze Zahl ist. Bei einer Ausführungsform beinhaltet das System 500 mehrere Prozessoren einschließlich 510 und 505, wobei der Prozessor 505 eine Logik aufweist, die der Logik des Prozessors 510 ähnlich oder mit ihr identisch ist. Bei manchen Ausführungsformen beinhaltet der Verarbeitungskern 512 unter anderem eine Pre-Fetch-Logik zum Abrufen von Anweisungen, eine Decodierungslogik zum Decodieren der Anweisungen, eine Ausführungslogik zum Ausführen von Anweisungen und dergleichen. Bei manchen Ausführungsformen weist der Prozessor 516 einen Cache-Speicher 510 zum Zwischenspeichern von Anweisungen und/oder Daten für das System 500 auf. Der Cache-Speicher 516 kann in einer hierarchischen Struktur einschließlich einer oder mehrerer Ebenen von Cache-Speicher organisiert sein.
  • Bei manchen Ausführungsformen beinhaltet der Prozessor 510 eine Speichersteuerung 514, die dazu konfiguriert ist, Funktionen durchzuführen, die ermöglichen, dass der Prozessor 510 auf den Speicher 530, der einen flüchtigen Speicher 532 und/oder einen nichtflüchtigen Speicher 534 beinhaltet, zugreift und mit diesem kommuniziert. Bei manchen Ausführungsformen ist der Prozessor 510 mit dem Speicher 530 und einem Chipsatz 520 gekoppelt. Der Prozessor 510 kann auch mit einer Drahtlosantenne 578 gekoppelt sein, um mit einer beliebigen Vorrichtung zu kommunizieren, die dazu konfiguriert ist, Drahtlossignale zu übertragen und/oder zu empfangen. Bei einer Ausführungsform arbeitet eine Schnittstelle für eine Drahtlosantenne 578 gemäß unter anderem dem IEEE-802,11-Standard und seiner zugehörigen Familie, Home Plug AV (HPAV), Ultra Wide Band (UWB), Bluetooth, WiMax oder einer beliebigen Form von Drahtloskommunikationsprotokoll.
  • Bei manchen Ausführungsformen beinhaltet der flüchtige Speicher 532 unter anderem synchronen dynamischen Direktzugriffsspeicher (SDRAM: Synchronous Dynamic Random Access Memory), dynamischen Direktzugriffsspeicher (DRMA: Dynamic Random Access Memory), RAMBUS-dynamischer-Direktzugriffsspeicher (RDRAM: RAMBUS Dynamic Random Access Memory) und/oder einen beliebigen anderen Typ von Direktzugriffsspeichervorrichtung. Der nichtflüchtige Speicher 534 beinhaltet unter anderem Flash-Speicher, Phasenwechselspeicher (PCM: Phase Change Memory), Nurlesespeicher (ROM: Read-Only Memory), elektrisch löschbaren programmierbaren Nurlesespeicher (EEPROM: Electrically Erasable Programmable Read-Only Memory) oder einen beliebigen anderen Typ von nichtflüchtiger Speichervorrichtung.
  • Der Speicher 530 speichert Informationen und Anweisungen, die durch den Prozessor 510 auszuführen sind. Bei einer Ausführungsform kann der Speicher 530 auch temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 510 Anweisungen ausführt. Bei der veranschaulichten Ausführungsform ist der Chipsatz 520 über Punkt-zu-Punkt-Schnittstellen (PtP- oder P-P-Schnittstellen) 517 und 522 mit dem Prozessor 510 gekoppelt. Der Chipsatz 520 ermöglicht, dass der Prozessor 510 mit anderen Elementen in dem System 500 verbunden wird. Bei einigen Ausführungsformen des Beispielsystems werden die Schnittstellen 517 und 522 gemäß einem PtP-Kommunikationsprotokoll, wie zum Beispiel dem Intel® QuickPath Interconnect (QPI) oder dergleichen, betrieben. Bei anderen Ausführungsformen kann eine andere Zwischenverbindung verwendet werden.
  • Bei einigen Ausführungsformen ist der Chipsatz 520 betreibbar zum Kommunizieren mit dem Prozessor 510, 505, der Anzeigevorrichtung 540 und anderen Vorrichtungen, darunter eine Busbrücke 572, ein Smart-Fernseher 576, E/A-Vorrichtungen 574, ein nichtflüchtiger Speichers 560, ein Speicherungsmedium (wie etwa eine oder mehrere Massenspeichervorrichtungen) 562, eine Tastatur/Maus 564, eine Netzwerkschnittstelle 566 und verschiedene Formen von Verbraucherelektronik 577 (wie etwa ein PDA, Smartphone, Tablet usw.) usw. Bei einer Ausführungsform wird der Chipsatz 520 durch eine Schnittstelle 524 mit diesen Vorrichtungen gekoppelt. Der Chipsatz 520 kann auch mit einer Drahtlosantenne 578 gekoppelt sein, um mit einer beliebigen Vorrichtung zu kommunizieren, die dazu konfiguriert ist, Drahtlossignale zu übertragen und/oder zu empfangen. Bei einem Beispiel kann eine beliebige Kombination von Komponenten in einem Chipsatz durch eine zusammenhängende flexible Abschirmung separiert sein, wie in der vorliegenden Offenbarung beschrieben wird.
  • Der Chipsatz 520 wird über die Schnittstelle 526 mit der Anzeigevorrichtung 540 verbunden. Die Anzeigevorrichtung 540 kann zum Beispiel eine Flüssigkristallanzeige (LCD), ein Leuchtdioden(LED)-Array, ein Organische-Leuchtdiode(OLED)-Array oder eine beliebige andere Form von visueller Anzeigevorrichtung sein. Bei einigen Ausführungsformen des Beispielsystems sind der Prozessor 510 und der Chipsatz 520 in einem einzigen SOC zusammengefasst. Außerdem wird der Chipsatz 520 mit einem oder mehreren Bussen 550 und 555 verbunden, die verschiedene Systemelemente, wie zum Beispiel die E/A-Vorrichtungen 574, den nichtflüchtigen Speicher 560, das Speichermedium 562, eine Tastatur/Maus 564 und eine Netzwerkschnittstelle 566, miteinander verbinden. Die Busse 550 und 555 können über eine Busbrücke 572 miteinander verbunden sein.
  • Bei einer Ausführungsform beinhaltet das Speichermedium 562 unter anderem ein Solid-State-Laufwerk, ein Festplattenlaufwerk, eine Universal-Serial-Bus-Flash-Speichervorrichtung oder eine beliebige andere Form von Computerdatenspeichermedium. Bei einer Ausführungsform ist die Netzwerkschnittstelle 566 durch einen beliebigen Typ eines bekannten Netzwerkschnittstellenstandards einschließlich unter anderem einer Ethernet-Schnittstelle, einer Universal-Serial-Bus(USB)-Schnittstelle, einer PCI-Express-Schnittstelle, einer Drahtlosschnittstelle und/oder eines beliebigen anderen Typs von Schnittstelle implementiert. Bei einer Ausführungsform wird die Drahtlosschnittstelle in Übereinstimmung, ohne auf diese beschränkt zu sein, mit dem IEEE-802.11-Standard und seiner zugehörigen Familie, HPAV (Home Plug AV), UWB (Ultra Wide Band), Bluetooth, WiMax oder einer beliebigen Form eines Drahtloskommunikationsprotokolls betrieben.
  • Obwohl die in 5 gezeigten Module als getrennte Blöcke innerhalb des Systems 500 dargestellt sind, können die Funktionen, die durch manche dieser Blöcke durchgeführt werden, innerhalb eines einzigen Halbleiterschaltkreises integriert werden oder können unter Verwendung von zwei oder mehr getrennten integrierten Schaltkreisen implementiert werden. Zum Beispiel kann, obwohl der Cache-Speicher 516 als ein getrennter Block innerhalb des Prozessors 510 dargestellt ist, der Cache-Speicher 516 (oder ausgewählte Elemente von 516) in den Prozessorkern 512 integriert werden.
  • Um das hier offenbarte Verfahren und die hier offenbarten Vorrichtungen besser zu veranschaulichen, wird hier eine nicht einschränkende Liste von Ausführungsformen bereitgestellt:
  • Beispiel 1 beinhaltet ein Gehäuse mit integrierten Induktivitäten. Das Gehäuse umfasst eine Kernschicht mit einer Kerndicke und mehreren Durchgangslöchern; und mehrere Induktivitätsstrukturen innerhalb der mehreren Durchgangslöcher, so dass eine Induktivitätsstruktur der mehreren Induktivitätsstrukturen eine Länge aufweist, die die Kerndicke überschreitet.
  • Beispiel 2 beinhaltet das Gehäuse nach Beispiel 1, wobei die Kernschicht ein in einem Epoxidharz eingebettetes Glasgewebe umfasst.
  • Beispiel 3 beinhaltet das Gehäuse nach einem der Beispiele 1-2, wobei die Kernschicht ein Keramikmaterial umfasst.
  • Beispiel 4 beinhaltet das Gehäuse nach einem der Beispiele 1-3, das ferner mindestens eine zusätzliche Schicht auf der Kernschicht umfasst, wobei die mindestens eine zusätzliche Schicht ein anderes Material als ein Material der Kernschicht umfasst.
  • Beispiel 5 beinhaltet das Gehäuse nach Beispiel 4, wobei sich die mehreren Induktivitätsstrukturen durch die mindestens eine zusätzliche Schicht hindurch erstreckt.
  • Beispiel 6 beinhaltet das Gehäuse nach Beispiel 5, das ferner mehrere Durchgangsloch-Vias in der Kernschicht; eine erste leitfähige Schicht über den mehreren Durchgangsloch-Vias; und eine zweite leitfähige Schicht unterhalb den mehreren Durchgangsloch-Vias umfasst.
  • Beispiel 7 beinhaltet das Gehäuse nach einem der Beispiele 1-6, wobei die mehreren Induktivitätsstrukturen koaxiale magnetische Induktivitätsstrukturen umfassen.
  • Beispiel 8 beinhaltet das Gehäuse nach einem der Beispiele 1-7, wobei die mehreren Induktivitätsstrukturen ein magnetisches Material umfassen, das ein leitfähiges Material umgibt, wobei das leitfähige Material in Zylindern geformt ist.
  • Beispiel 9 beinhaltet das Gehäuse nach Beispiel 8, wobei das magnetische Material eine magnetische Paste umfasst.
  • Beispiel 10 beinhaltet das Gehäuse nach Beispiel 9, wobei die magnetische Paste ein Polymerharz beinhaltet, das mit Teilchen des magnetischen Materials imprägniert ist, wobei das magnetische Material Eisen und/oder Nickel und/oder Kobalt umfasst.
  • Beispiel 11 beinhaltet ein Verfahren zum Bilden eines Gehäuses mit integrierten Leitern. Das Verfahren umfasst Strukturieren mehrerer Durchgangslöcher in einer Kernschicht mit einer Kerndicke, wobei die Kernschicht aus einem in einem Epoxidharz eingebetteten Glasgewebe besteht; und Bereitstellen mehrerer Induktivitätsstrukturen innerhalb der mehreren Durchgangslöcher, so dass eine Induktivitätsstruktur der mehreren Induktivitätsstrukturen eine Länge aufweist, die die Kerndicke überschreitet.
  • Beispiel 12 beinhaltet das Gehäuse von Beispiel 11, ferner umfassend Verstopfen der mehreren Durchgangslöcher mit einem magnetischen Material; und Bohren des magnetischen Materials, um Löcher in dem magnetischen Material bereitzustellen.
  • Beispiel 13 beinhaltet den Gegenstand nach Beispiel 12, ferner umfassend Füllen der Löcher in dem magnetischen Material mit einem leitfähigen Material, um einen leitfähigen Zylinder innerhalb jedes der mehreren Durchgangslöcher bereitzustellen.
  • Beispiel 14 beinhaltet den Gegenstand nach Beispiel 13, wobei das leitfähige Material Kupfer beinhaltet.
  • Beispiel 15 beinhaltet den Gegenstand nach einem der Beispiele 11-14, ferner umfassend Strukturieren zweiter mehrerer Durchgangslöcher in der Kernschicht; und Anordnen eines leitfähigen Materials in den zweiten mehreren Durchgangslöchern, um mehrere Durchgangsloch-Vias zu bilden.
  • Beispiel 16 beinhaltet den Gegenstand nach Beispiel 15 und umfasst ferner Anordnen einer ersten leitfähigen Schicht über den mehreren Durchgangsloch-Vias; und Anordnen einer zweiten leitfähigen Schicht unterhalb der mehreren Durchgangsloch-Vias.
  • Beispiel 17 beinhaltet den Gegenstand nach Beispiel 16, ferner umfassend Bereitstellen mindestens einer ersten Laminatschicht über der ersten leitfähigen Schicht und mindestens einer zweiten Laminatschicht unter der zweiten leitfähigen Schicht, wobei die erste Laminatschicht und die zweite Laminatschicht einen CTE aufweisen, der höher als ein CTE der Kernschicht ist.
  • Beispiel 18 beinhaltet den Gegenstand nach Beispiel 17, wobei das Bereitstellen mindestens der ersten Laminatschicht Bereitstellen mindestens einer Prepreg-Laminierungsschicht über der ersten leitfähigen Schicht oder unter der zweiten leitfähigen Schicht umfasst, wobei die mindestens eine Prepreg-Laminierungsschicht einen CTE aufweist, der höher als der CTE der Kernschicht ist.
  • Beispiel 19 beinhaltet den Gegenstand nach Beispiel 17, ferner umfassend Bereitstellen von Lötkugeln über mindestens einer der mehreren Induktivitätsstrukturen.
  • Beispiel 20 beinhaltet den Gegenstand nach einem der Beispiele 11-19, ferner umfassend Kurzschließen von zwei benachbarten Induktivitätsstrukturen, um eine Induktivitätsstruktur mit höherer Induktivität bereitzustellen.
  • Beispiel 21 ist ein Halbleitergehäuse. Das Halbleitergehäuse umfasst ein Gehäusesubstrat; und ein Induktivitätsgehäuse, das mit dem Gehäusesubstrat gekoppelt ist, wobei das Induktivitätsgehäuse eine Kernschicht mit einer Kerndicke und mehreren Durchgangslöchern, die Kernschicht, und mehrere Induktivitätsstrukturen innerhalb der mehreren Durchgangslöcher beinhaltet, so dass eine Induktivitätsstruktur der mehreren Induktivitätsstrukturen eine Länge aufweist, die die Kerndicke überschreitet.
  • Beispiel 22 beinhaltet den Gegenstand nach Beispiel 21, wobei das Induktivitätsgehäuse mindestens eine Laminatschicht beinhaltet, wobei die Kernschicht eine Festigkeit aufweist, die höher als eine Festigkeit der mindestens einen Laminatschicht ist.
  • Beispiel 23 beinhaltet den Gegenstand nach einem der Beispiele 21-22, wobei die Kernschicht ein in ein Epoxidharz eingebettetes Glasgewebe umfasst.
  • Beispiel 24 beinhaltet den Gegenstand nach einem der Beispiele 21-23, wobei die mehreren Induktivitätsstrukturen koaxiale magnetische Induktivitätsstrukturen umfassen.
  • In der gesamten Beschreibung können mehrere Instanzen Komponenten, Operationen oder Strukturen implementieren, die als eine einzige Instanz beschrieben sind. Obwohl einzelne Operationen eines oder mehrerer Verfahren als getrennte Vorgänge veranschaulicht und beschrieben werden, können eine oder mehrere einzelne Operationen gleichzeitig durchgeführt werden und es ist durch nichts erforderlich, dass die Operationen in der veranschaulichten Reihenfolge durchgeführt werden. Strukturen und Funktionalität, die in beispielhaften Konfigurationen als getrennte Komponenten präsentiert werden, können als eine kombinierte Struktur oder Komponente implementiert werden. Gleichermaßen können Strukturen und Funktionalität, die als eine einzige Komponente präsentiert sind, als getrennte Komponenten implementiert werden. Diese und andere Variationen, Modifikationen, Ergänzungen und Verbesserungen fallen in den Schutzumfang des vorliegenden Gegenstands der Erfindung.
  • Obwohl eine Übersicht des erfinderischen Gegenstands unter Bezugnahme auf spezielle beispielhafte Ausführungsformen beschrieben wurde, können verschiedene Modifikationen und Änderungen an diesen Ausführungsformen vorgenommen werden, ohne von dem breiter gefassten Schutzumfang der vorliegenden Offenbarung abzuweichen. Solche Ausführungsformen des erfinderischen Gegenstands können hier, einzeln oder gemeinsam, durch den Ausdruck „Erfindung“ lediglich der Einfachheit halber und ohne die Absicht bezeichnet werden, den Schutzumfang dieser Anmeldung auf irgendeine einzige Offenbarung oder irgendein einziges erfinderisches Konzept zu beschränken, falls tatsächlich mehr als eine(s) offenbart ist.
  • Die hier veranschaulichten Ausführungsformen sind hinreichend ausführlich beschrieben, um Fachleute in die Lage zu versetzen, die hier offenbarten Lehren in die Praxis umzusetzen. Andere Ausführungsformen können verwendet und aus diesen abgeleitet werden, sodass strukturelle und logische Substitutionen und Änderungen vorgenommen werden können, ohne von dem Schutzumfang dieser Offenbarung abzuweichen. Die ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang von verschiedenen Ausführungsformen wird nur durch die angehängten Ansprüche, zusammen mit der gesamten Reichweite von Äquivalenzen definiert, zu denen diese Ansprüche berechtigen.
  • Wie hier verwendet, kann der Ausdruck „oder“ in entweder einem einschließenden oder ausschließenden Sinn ausgelegt werden. Zudem können mehrere Instanzen für hier beschriebene Ressourcen, Operationen oder Strukturen als eine einzige Instanz bereitgestellt werden. Außerdem sind Grenzen zwischen verschiedenen Ressourcen, Operationen, Modulen, Engines und Datenspeichern gewissermaßen willkürlich und Operationen werden in einem Kontext von speziellen veranschaulichenden Konfigurationen veranschaulicht. Andere Zuordnungen von Funktionalitäten sind vorgesehen und können in einen Schutzumfang von verschiedenen Ausführungsformen der vorliegenden Offenbarung fallen. Im Allgemeinen können Strukturen und Funktionalitäten, die in den beispielhaften Konfigurationen als getrennte Ressourcen präsentiert werden, als eine kombinierte Struktur oder Ressource implementiert werden. Auf ähnliche Weise können Strukturen und Funktionalitäten, die als eine einzige Ressource präsentiert werden, als getrennte Ressourcen implementiert werden. Diese und andere Variationen, Modifikationen, Ergänzungen und Verbesserungen fallen in einen Schutzumfang von Ausführungsformen der vorliegenden Offenbarung, wie er durch die angehängten Ansprüche repräsentiert wird. Die Beschreibung und Zeichnungen sind entsprechend als veranschaulichend und nicht in einem beschränkenden Sinne zu betrachten.
  • Die vorangehende Beschreibung wurde zu Erklärungszwecken unter Bezugnahme auf spezifische beispielhafte Ausführungsformen beschrieben. Jedoch sind die obigen veranschaulichenden Erörterungen nicht so zu verstehen, dass sie erschöpfend sind oder dass sie die möglichen beispielhaften Ausführungsformen genau auf die offenbarten Ausformungen beschränken. Viele Modifikationen und Variationen sind in Anbetracht der vorstehenden Lehren möglich. Die beispielhaften Ausführungsformen wurden gewählt und beschrieben, um die eingebrachten Prinzipien und ihre praktischen Anwendungen am besten zu erläutern, um dadurch einem anderen Fachmann zu ermöglichen, die verschiedenen beispielhafte Ausführungsformen mit verschiedenen Modifikationen so zu verwenden, wie sie für die spezifische in Erwägung gezogene Verwendung am besten geeignet sind.
  • Es versteht sich, dass, obwohl die Ausdrücke „erster“, „zweiter“ und so weiter hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Ausdrücke beschränkt werden sollen. Diese Ausdrücke werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Beispielsweise könnte ein erster Kontakt als ein zweiter Kontakt bezeichnet werden, und gleichermaßen könnte ein zweiter Kontakt als ein erster Kontakt bezeichnet werden, ohne vom Schutzumfang der vorliegenden Ausführungsbeispiele abzuweichen. Der erste Kontakt und der zweite Kontakt sind beide Kontakte, aber sie sind nicht derselbe Kontakt.
  • Die hier in der Beschreibung der beispielhaften Ausführungsformen verwendete Terminologie dient nur dem Zweck eines Beschreibens von beispielhaften Ausführungsformen und ist nicht als beschränkend zu verstehen. So, wie sie in der Beschreibung der Ausführungsbeispiele und in den angehängten Beispielen verwendet werden, sollen die Singularformen „ein“, „eine“ und „der/die/das“ auch die Pluralformen einschließen, es sei denn, dass der Zusammenhang eindeutig etwas anderes angibt. Es versteht sich auch, dass sich der Ausdruck „und/oder“, wie hier verwendet, auf beliebige und alle möglichen Kombinationen von einem oder mehreren der assoziierten aufgelisteten Elemente bezieht und diese einschließt. Es versteht sich ferner, dass die Ausdrücke „umfasst“ und/oder „umfassend“, wenn sie in dieser Patentschrift verwendet werden, das Vorhandensein aufgeführter Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten spezifizieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon ausschließen.
  • Wie hierin verwendet, kann der Begriff „falls“ in Abhängigkeit vom Kontext so ausgelegt werden, dass er „wenn“ oder „bei“ oder „als Reaktion auf das Bestimmen“ oder „als Reaktion auf das Detektieren“ bedeutet. In ähnlicher Weise kann der Ausdruck „falls bestimmt wird“ oder „falls [eine angegebene Bedingung oder ein angegebenes Ereignis] detektiert wird“ in Abhängigkeit vom Kontext so ausgelegt werden, dass es „bei Bestimmung“ oder „als Reaktion auf eine Bestimmung“ oder „bei Detektion [der angegebenen Bedingung oder des angegebenen Ereignisses]“ oder „als Reaktion auf das Detektieren [der angegebenen Bedingung oder des angegebenen Ereignisses].

Claims (25)

  1. Gehäuse mit integrierten Induktivitäten, das Folgendes umfasst: eine Kernschicht mit einer Kerndicke und mehreren Durchgangslöchern; und mehrere Induktivitätsstrukturen innerhalb der mehreren Durchgangslöcher, so dass eine Induktivitätsstruktur der mehreren Induktivitätsstrukturen eine Länge aufweist, die die Kerndicke überschreitet.
  2. Gehäuse nach Anspruch 1, wobei die Kernschicht ein in einem Epoxidharz eingebettetes Glasgewebe umfasst.
  3. Gehäuse nach einem der Ansprüche 1-2, wobei die Kernschicht ein Keramikmaterial umfasst.
  4. Gehäuse nach Anspruch 1, das ferner mindestens eine zusätzliche Schicht auf der Kernschicht umfasst, wobei die mindestens eine zusätzliche Schicht ein anderes Material als ein Material der Kernschicht umfasst.
  5. Gehäuse nach Anspruch 4, wobei sich die mehreren Induktivitätsstrukturen durch die mindestens eine zusätzliche Schicht hindurch erstreckt.
  6. Gehäuse nach Anspruch 5, das ferner Folgendes umfasst: mehrere Durchgangsloch-Vias in der Kernschicht; eine erste leitfähige Schicht oberhalb der mehreren Durchgangsloch-Vias; und eine zweite leitfähige Schicht unterhalb der mehreren Durchgangsloch-Vias.
  7. Gehäuse nach einem der Ansprüche 1-4, wobei die mehreren Induktivitätsstrukturen koaxiale magnetische Induktivitätsstrukturen umfassen.
  8. Gehäuse nach einem der Ansprüche 1-4, wobei die mehreren Induktivitätsstrukturen ein magnetisches Material umfassen, das ein leitfähiges Material umgibt, wobei das leitfähige Material in Zylindern geformt ist.
  9. Gehäuse nach Anspruch 8, wobei das magnetische Material eine magnetische Paste umfasst.
  10. Gehäuse nach Anspruch 9, wobei die magnetische Paste ein Polymerharz beinhaltet, das mit Teilchen des magnetischen Materials imprägniert ist, wobei das magnetische Material Eisen und/oder Nickel und/oder Kobalt umfasst.
  11. Halbleitergehäuse, das Folgendes umfasst: ein Gehäusesubstrat und ein Induktivitätsgehäuse, das mit dem Gehäusesubstrat gekoppelt ist, wobei das Induktivitätsgehäuse eine Kernschicht mit einer Kerndicke und mehreren Durchgangslöchern, die Kernschicht, und mehrere Induktivitätsstrukturen innerhalb der mehreren Durchgangslöcher beinhaltet, so dass eine Induktivitätsstruktur der mehreren Induktivitätsstrukturen eine Länge aufweist, die die Kerndicke überschreitet.
  12. Halbleitergehäuse nach Anspruch 11, wobei das Induktivitätsgehäuse mindestens eine Laminatschicht beinhaltet, wobei die Kernschicht eine Festigkeit aufweist, die höher als eine Festigkeit der mindestens einen Laminatschicht ist.
  13. Halbleitergehäuse nach einem der Ansprüche 11-12, wobei die Kernschicht ein in einem Epoxidharz eingebettetes Glasgewebe umfasst.
  14. Halbleitergehäuse nach einem der Ansprüche 11-13, wobei die mehreren Induktivitätsstrukturen koaxiale magnetische Induktivitätsstrukturen umfassen.
  15. Verfahren zum Bilden eines Gehäuses mit integrierten Leitern, wobei das Verfahren Folgendes umfasst: Strukturieren mehrerer Durchgangslöcher in einer Kernschicht mit einer Kerndicke, wobei die Kernschicht aus einem in einem Epoxidharz eingebetteten Glasgewebe besteht; und Bereitstellen mehrerer Induktivitätsstrukturen innerhalb der mehreren Durchgangslöcher, so dass eine Induktivitätsstruktur der mehreren Induktivitätsstrukturen eine Länge aufweist, die die Kerndicke überschreitet.
  16. Verfahren nach Anspruch 15, das ferner Folgendes umfasst: Verstopfen der mehreren Durchgangslöcher mit einem magnetischen Material; und Bohren des magnetischen Materials, um Löcher in dem magnetischen Material bereitzustellen.
  17. Verfahren nach Anspruch 16, das ferner Folgendes umfasst: Füllen der Löcher in dem magnetischen Material mit einem leitfähigen Material, um einen leitfähigen Zylinder innerhalb jedes der mehreren Durchgangslöcher bereitzustellen.
  18. Verfahren nach Anspruch 17, wobei das leitfähige Material Kupfer beinhaltet.
  19. Verfahren nach Anspruch 16, das ferner Folgendes umfasst: Strukturieren zweiter mehrerer Durchgangslöcher in der Kernschicht; und Anordnen eines leitfähigen Materials in den zweiten mehreren Durchgangslöchern, um mehrere Durchgangsloch-Vias zu bilden.
  20. Verfahren nach Anspruch 19, das ferner Folgendes umfasst: Anordnen einer ersten leitfähigen Schicht oberhalb der mehreren Durchgangsloch-Vias; und Anordnen einer zweiten leitfähigen Schicht unterhalb der mehreren Durchgangsloch-Vias.
  21. Verfahren nach Anspruch 20, das ferner Folgendes umfasst: Bereitstellen mindestens einer ersten Laminatschicht über der ersten leitfähigen Schicht und mindestens einer zweiten Laminatschicht unter der zweiten leitfähigen Schicht, wobei die erste Laminatschicht und die zweite Laminatschicht einen CTE aufweisen, der höher als ein CTE der Kernschicht ist.
  22. Verfahren nach Anspruch 21, wobei das Bereitstellen mindestens der ersten Laminatschicht Bereitstellen mindestens einer Prepreg-Laminierungsschicht über der ersten leitfähigen Schicht oder unter der zweiten leitfähigen Schicht umfasst, wobei die mindestens eine Prepreg-Laminierungsschicht einen CTE aufweist, der höher als der CTE der Kernschicht ist.
  23. Verfahren nach Anspruch 21, ferner umfassend Bereitstellen von Lötkugeln über mindestens einer der mehreren Induktivitätsstrukturen umfasst.
  24. System, das Folgendes umfasst: ein Mittel zum Strukturieren mehrerer Durchgangslöcher in einer Kernschicht mit einer Kerndicke, wobei die Kernschicht aus einem in einem Epoxidharz eingebetteten Glasgewebe besteht; und ein Mittel zum Bereitstellen mehrerer Induktivitätsstrukturen innerhalb der mehreren Durchgangslöcher, so dass eine Induktivitätsstruktur der mehreren Induktivitätsstrukturen eine Länge aufweist, die die Kerndicke überschreitet.
  25. System nach Anspruch 24, das ferner Folgendes umfasst: ein Mittel zum Verstopfen der mehreren Durchgangslöcher mit einem magnetischen Material; und ein Mittel zum Bohren des magnetischen Materials, um Löcher in dem magnetischen Material bereitzustellen.
DE102022130613.5A 2021-11-22 2022-11-18 Gestapelte magnetische induktivität und verfahren Pending DE102022130613A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/531,954 2021-11-22
US17/531,954 US20230162902A1 (en) 2021-11-22 2021-11-22 Stacked magnetic inductor and method

Publications (1)

Publication Number Publication Date
DE102022130613A1 true DE102022130613A1 (de) 2023-05-25

Family

ID=86227374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022130613.5A Pending DE102022130613A1 (de) 2021-11-22 2022-11-18 Gestapelte magnetische induktivität und verfahren

Country Status (3)

Country Link
US (1) US20230162902A1 (de)
CN (1) CN116153912A (de)
DE (1) DE102022130613A1 (de)

Also Published As

Publication number Publication date
US20230162902A1 (en) 2023-05-25
CN116153912A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
DE69605286T2 (de) Organischer chipträger für chips des drahtbondtpys
DE102014019978B3 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE112011104211B4 (de) Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE112009002197T5 (de) Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE112016007062T5 (de) Halbleitergehäuse mit eingebettetem optischem Die
DE112010004888T5 (de) Substrat für IC-Bausteine mit Mehrschichtglaskern und Verfahren zu seiner Herstellung
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
DE112013000405T5 (de) Film-Interposer für integrierte Schaltkreise
DE102018129433B4 (de) Fan-Out-Gehäuse und Verfahren
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE112015007233T5 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102018129645A1 (de) Verfahren zum Einbetten magnetischer Strukturen in Substrate
DE112021003770T5 (de) Verfahren zur Herstellung eines Verpackungssubstrats
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102020132374A1 (de) Planare induktoren in ic-gehäusen
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102015117929A1 (de) Hybridantenne, Antennenanordnung und Verfahren zur Herstellung einer Antennenanordnung
DE102020113774A1 (de) Lithographisch definierter vertikaler verbindungszugang (via) für eine brücken-die-erste-ebene-verbindung (fli)
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon