DE102022127670A1 - Halbleiter-Wafer und Verfahren zum Herstellen eines Halbleiter-Wafers - Google Patents

Halbleiter-Wafer und Verfahren zum Herstellen eines Halbleiter-Wafers Download PDF

Info

Publication number
DE102022127670A1
DE102022127670A1 DE102022127670.8A DE102022127670A DE102022127670A1 DE 102022127670 A1 DE102022127670 A1 DE 102022127670A1 DE 102022127670 A DE102022127670 A DE 102022127670A DE 102022127670 A1 DE102022127670 A1 DE 102022127670A1
Authority
DE
Germany
Prior art keywords
pattern
film formation
semiconductor wafer
dicing
dicing line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022127670.8A
Other languages
English (en)
Inventor
Masao TAKATA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022127670A1 publication Critical patent/DE102022127670A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)

Abstract

Ein Halbleiter-Wafer (101) wird entlang einer Vielzahl von Zerteilungslinien (41, 42) in einer ersten Richtung und einer sich von der ersten Richtung unterscheidenden zweiten Richtung so zerteilt, dass aus einem effektiven Bereich (10) ein Chip (12) ausgeschnitten wird. Der Halbleiter-Wafer (101) weist eine Filmausbildungsstruktur (3) auf. Zumindest eine in der Vielzahl von Zerteilungslinien (41, 42) enthaltene Zerteilungslinie ist eine On-Pattern-Zerteilungslinie (43), die die Filmausbildungsstruktur (3) in deren Gesamt- oder Teillänge überlappt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf einen Halbleiter-Wafer und ein Verfahren zum Herstellen des Halbleiter-Wafers.
  • Beschreibung der Hintergrundtechnik
  • In einem Dicing- bzw. Zerteilungsprozess wird ein Wafer an einem Chuck- bzw. Aufspanntisch (CT) mittels eines UV-Bandes fixiert und mittels eines Messers bzw. einer Klinge in eine ChipForm geschnitten. Falls der Wafer verzogen oder verformt ist, wird zum Zeitpunkt des Zerteilens die dem Wafer innenwohnende bzw. inhärente Spannung freigesetzt, was dabei zu einem Absplittern oder Riss im Chip führt.
  • Man beachte, dass auch in der offengelegten japanischen Patentanmeldung Nr. 2016-105463 auf ein Absplittern oder einen Riss während des Zerteilens hingewiesen wird.
  • Da es bei der herkömmlichen Technik unvermeidlich ist, einen verzogenen oder verformten Wafer auf eine flache Oberfläche eines Aufspanntisches zu drücken oder auf ihr zu fixieren, wird zum Zeitpunkt des Zerteilens die im Wafer bestehende Spannung innerhalb eines effektiven Bereichs freigesetzt. Infolgedessen besteht das Problem, dass an einer seitlichen Oberfläche oder der unteren Oberfläche der Vorrichtung ein Absplittern oder ein Riss auftritt, was zu einem möglichen Defekt führt.
  • Falls ein Wafer mit einer Klinge zerteilt wird, ist außerdem die Einwirkung auf den Wafer groß. Aufgrund von Schwankungen der Bedingungen wie etwa des Umfangs eines Verzugs oder einer Verformung des Wafers, der Haftkraft des UV-Bandes auf dem Aufspanntisch oder der Schleifleistung der Klinge läuft daher das Zerteilen oft in einem instabilen Zustand ab und bestehen Bedenken, dass ein Absplittern oder ein Riss einer Vorrichtung gefördert wird und häufig auftritt.
  • ZUSAMMENFASSUNG
  • Ein Ziel der vorliegenden Offenbarung besteht darin, ein Absplittern oder einen Riss während eines Zerteilens eines Wafers zu unterdrücken.
  • Der Halbleiter-Wafer der vorliegenden Offenbarung ist ein Halbleiter-Wafer, der entlang einer Vielzahl von Zerteilungslinien in einer ersten Richtung und einer sich von der ersten Richtung unterscheidenden zweiten Richtung so zerteilt wird, dass aus einem effektiven Bereich ein Chip ausgeschnitten wird. Der Halbleiter-Wafer weist eine Filmausbildungsstruktur auf. Zumindest eine der in der Vielzahl von Zerteilungslinien enthaltene Zerteilungslinie ist eine On-Pattern-Zerteilungslinie, die die Filmausbildungsstruktur in deren Gesamt- oder Teillänge überlappt.
  • Gemäß dem Halbleiter-Wafer der vorliegenden Offenbarung überlappt zumindest ein Teil der Zerteilungslinie die Filmausbildungsstruktur. Daher kann ein Absplittern oder ein Riss während eines Zerteilens des Halbleiter-Wafers unterdrückt werden.
  • Diese und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 bis 12 sind Draufsichten von Halbleiter-Wafern, die jeweils ein Anordnungsbeispiel von On-Pattern-DLs und On-Pattern-DL-Teilbereichen veranschaulichen;
    • 13 ist eine Draufsicht, die eine Einheitsstruktur einer ersten Fotomaske veranschaulicht;
    • 14 ist eine Draufsicht, die die erste Fotomaske veranschaulicht, in der Einheitsstrukturen in zwei Reihen und zwei Spalten angeordnet sind;
    • 15 ist eine Draufsicht, die eine Einheitsstruktur einer zweiten Fotomaske veranschaulicht;
    • 16 ist eine Draufsicht, die die zweite Fotomaske veranschaulicht, in der Einheitsstrukturen in zwei Reihen und zwei Spalten angeordnet sind;
    • 17 ist eine Draufsicht, die eine Einheitsstruktur einer dritten Fotomaske veranschaulicht;
    • 18 ist eine Draufsicht, die die dritte Fotomaske veranschaulicht, in der Einheitsstrukturen in zwei Reihen und zwei Spalten angeordnet sind;
    • 19 ist eine Ansicht, die eine Anordnung der Fotomasken in Bezug auf einen Basis-Wafer mit einem geringen Verzug veranschaulicht;
    • 20 ist eine Ansicht, die eine Anordnung der Fotomasken in Bezug auf einen Basis-Wafer mit einem großen Verzug veranschaulicht;
    • 21 ist eine Draufsicht des Halbleiter-Wafers, worin eine Filmausbildungsstruktur ausgebildet ist;
    • 22 ist eine Querschnittsansicht des Halbleiter-Wafers, worin die Filmausbildungsstruktur ausgebildet ist;
    • 23 bis 29 sind Ansichten, die jeweils eine Konfiguration der Filmausbildungsstruktur veranschaulichen;
    • 30 ist eine Ansicht, die eine Filmausbildungsstruktur aus einer einzigen Schicht veranschaulicht, bei der die gesamte obere Oberfläche flach ist;
    • 31 ist eine Ansicht, die eine Filmausbildungsstruktur aus zwei Schichten veranschaulicht, bei der die gesamte obere Oberfläche flach ist;
    • 32 und 33 sind Ansichten, die jeweils eine Filmausbildungsstruktur aus einer einzigen Schicht veranschaulichen, bei der die gesamte obere Oberfläche geneigt ist;
    • 34 und 35 sind Ansichten, die jeweils eine Filmausbildungsstruktur aus zwei Schichten veranschaulichen, bei der die gesamte obere Oberfläche geneigt ist;
    • 36 ist eine Ansicht, die eine Filmausbildungsstruktur aus einer einzigen Schicht veranschaulicht, bei der ein Teil der oberen Oberfläche geneigt ist;
    • 37 ist eine Ansicht, die eine Filmausbildungsstruktur aus zwei Schichten veranschaulicht, bei der ein Teil der oberen Oberfläche geneigt ist;
    • 38 ist eine Ansicht, die eine Filmausbildungsstruktur aus einer einzigen Schicht veranschaulicht, bei der ein Teil der oberen Oberfläche geneigt ist;
    • 39 ist eine Ansicht, die eine Filmausbildungsstruktur aus zwei Schichten veranschaulicht, bei der ein Teil der oberen Oberfläche geneigt ist;
    • 40 ist eine Querschnittsansicht eines Halbleiter-Wafers, die die Filmausbildungsstruktur veranschaulicht, die getrennt von einem Chip-Abschlussteilbereich angeordnet ist;
    • 41 ist eine Querschnittsansicht eines Halbleiter-Wafers, worin die gesamte DL mit der Filmausbildungsstruktur bedeckt ist;
    • 42 ist eine Querschnittsansicht eines Halbleiter-Wafers, worin ein Teil des Chip-Abschlussteilbereichs mit der Filmausbildungsstruktur bedeckt ist;
    • 43 ist eine Querschnittsansicht eines Halbleiter-Wafers, worin die gesamte Oberfläche des Chips mit der Filmausbildungsstruktur bedeckt ist;
    • 44 ist eine Draufsicht, die die Filmausbildungsstruktur veranschaulicht, die in der longitudinalen Richtung der DL kontinuierlich bzw. durchgehend ausgebildet ist;
    • 45 ist eine Draufsicht, die die Filmausbildungsstrukturen veranschaulicht, die in der longitudinalen Richtung der DL in gleichen Abständen unterteilt angeordnet sind;
    • 46 ist eine Draufsicht, die Filmausbildungsstrukturen veranschaulicht, die in der longitudinalen Richtung der DL fein unterteilt angeordnet sind;
    • 47 ist ein Schaubild, das Kombinationen einer Querschnittsform und einer planaren Form der Filmausbildungsstruktur veranschaulicht;
    • 48 ist eine Draufsicht, die die Filmausbildungsstruktur veranschaulicht, die in Bezug auf die Chip-Struktur schräg angeordnet ist;
    • 49 ist eine Draufsicht, die eine eine TEG bildende Filmausbildungsstruktur veranschaulicht;
    • 50 ist eine Querschnittsansicht, die die Filmausbildungsstruktur veranschaulicht, die die TEG bildet;
    • 51 bis 54 sind Draufsichten, die jeweils eine eine TEG bildende Filmausbildungsstruktur veranschaulichen;
    • 55 bis 57 sind Draufsichten, die jeweils eine eine Ausrichtungsmarkierung bildende Filmausbildungsstruktur veranschaulichen;
    • 58 ist eine Draufsicht, die eine ein Ziel bildende Filmausbildungsstruktur veranschaulicht;
    • 59 ist eine Draufsicht, die eine eine Referenzmarkierung bildende Filmausbildungsstruktur veranschaulicht;
    • 60 bis 71 sind Draufsichten, die jeweils eine eine Monitor- bzw. Überwachungsstruktur bildende Filmausbildungsstruktur veranschaulichen;
    • 72 ist eine Draufsicht, die eine Filmausbildungsstruktur veranschaulicht, in der eine Name bzw. eine Bezeichnung eingezeichnet ist;
    • 73 bis 75 sind Draufsichten, die jeweils eine Filmausbildungsstruktur veranschaulichen, in der ein Design oder ein Logo eingezeichnet ist; und
    • 76 ist eine Draufsicht, die eine Filmausbildungsstruktur veranschaulicht, in der eine Verwaltungsnummer eingezeichnet ist.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <A. Erste bevorzugte Ausführungsform>
  • 1 ist eine Draufsicht eines Halbleiter-Wafers 101 gemäß einer ersten bevorzugten Ausführungsform. In 1 ist eine Aufwärts-Abwärts-Richtung einer Papieroberfläche eine x-Achse und ist eine Rechts-Links-Richtung der Papieroberfläche eine y-Achse. Die Richtungen dieser Achsen sind in später beschriebenen anderen Draufsichten ähnlich.
  • Der Halbleiter-Wafer 101 wird in der x-Richtung und der y-Richtung entlang einer Vielzahl von Dicing- bzw. Zerteilungslinien (worauf hier im Folgenden auch als DLs verwiesen wird) geschnitten. In 1 sind DLs 41 in der x-Richtung durch Pfeile in gestrichelter Linie angegeben und ist eine Veranschaulichung der DLs in der y-Richtung weggelassen. Man beachte, dass, obgleich die DLs tatsächlich in einem Bereich auf dem Halbleiter-Wafer 101 liegen, Pfeile in gestrichelter Linie, die die DLs 41 und dergleichen repräsentieren, außerhalb des Halbleiter-Wafers 101 verlängert sind, um die Richtungen der DLs in 1 und den folgenden Zeichnungen deutlich zu veranschaulichen.
  • Der Halbleiter-Wafer 101 umfasst einen effektiven Bereich 10, in dem ein Chip 12 vorhanden ist, der durch Zerteilen ausgeschnitten wird, und einen vom effektiven Bereich 10 verschiedenen ineffektiven Bereich 11.
  • In dem Halbleiter-Wafer 101 der ersten bevorzugten Ausführungsform ist ein Filmausbildungs-Pattern bzw. eine Filmausbildungsstruktur (engl.: film formation pattern) ausgebildet. Zumindest eine der Vielzahl von DLs zum Schneiden des Halbleiter-Wafers 101 ist eine DL 43 auf der Struktur bzw. eine On-Pattern-DL (engl.: on-pattern DL) 43, die die Filmausbildungsstruktur in ihrer Gesamt- oder Teillänge überlappt. Auf einen Teilbereich der On-Pattern-DL 43, der die Filmausbildungsstruktur überlappt, wird als On-Pattern-DL-Teilbereich 44 verwiesen.
  • Im Beispiel von 1 sind drei der Vielzahl von DLs 41 in der x-Richtung On-Pattern-DLs 43 und die ganzen On-Pattern-DLs 43 On-Pattern-DL-Teilbereiche 44.
  • Im Folgenden werden hierin Layouts der On-Pattern-DLs 43 und der On-Pattern-DL-Teilbereiche 44 im Halbleiter-Wafer 101 beschrieben.
  • <A-1-1. Anordnung eines On-Pattern-DL-Teilbereichs 44>
  • Die Anordnung der On-Pattern-DL-Teilbereiche 44 wird wie folgt angenommen.
    1. (1) Wie in 1 veranschaulicht ist, können die On-Pattern-DL-Teilbereiche 44 in dem effektiven Bereich 10 und dem ineffektiven Bereich 11 in den DLs 41 in der x-Richtung angeordnet sein.
    2. (2) Wie in 2 veranschaulicht ist, können die On-Pattern-DL-Teilbereiche 44 nur in den Chips 12 in der äußersten Peripherie des effektiven Bereichs 10 des Halbleiter-Wafers 101 angeordnet sein.
  • <A-1-2. Anzahl an On-Pattern-DLs 43>
  • Die Anzahl an On-Pattern-DLs 43 wird wie folgt angenommen.
    1. (1) Die On-Pattern-DL 43 kann die erste DL oder die erste und zweite DL in der x-Richtung sein. Hier bezieht sich die erste DL auf eine in einem Zerteilungsprozess als erste in den Halbleiter-Wafer 101 geschnittene DL und bezieht sich die zweite DL auf eine im Zerteilungsprozess als zweite in den Halbleiter-Wafer 101 geschnittene DL. Im Folgenden wird hierin die Anzahl an DLs in der Reihenfolge eines Schneidvorgangs in den Halbleiter-Wafer 101 im Zerteilungsprozess gezählt. 3 veranschaulicht einen Zustand, in dem die erste DL 41 in der x-Richtung die On-Pattern-DL 43 ist. 4 veranschaulicht einen Zustand, in dem die ersten und zweiten DLs 41 in der x-Richtung die On-Pattern-DLs 43 sind.
    2. (2) Die On-Pattern-DLs 43 können die ersten bis dritten DLs, die ersten bis vierten DLs oder die ersten bis fünften DLs 41 in der x-Richtung sein. 5 veranschaulicht einen Zustand, in dem die ersten bis dritten DLs 41 in der x-Richtung die On-Pattern-DLs 43 sind. 6 veranschaulicht einen Zustand, in dem die ersten bis fünften DLs 41 in der x-Richtung die On-Pattern-DLs 43 sind.
    3. (3) Die On-Pattern-DLs 43 können die ersten bis dritten, ersten bis vierten oder ersten bis fünften DLs 41 in der x-Richtung und die ersten bis dritten, ersten bis vierten oder ersten bis fünften DLs 42 in der y-Richtung sein. 7 veranschaulicht einen Zustand, in dem die ersten bis dritten DLs 41 in der x-Richtung und die ersten bis dritten DLs 42 in der y-Richtung die On-Pattern-DLs 43 sind. In 7 sind die DLs 42 in der y-Richtung durch Pfeile in gestrichelter Linie angegeben.
  • <A-1-3. Länge eines On-Pattern-DL-Teilbereichs>
  • Die Länge des On-Pattern-DL-Teilbereichs 44 wird wie folgt angenommen.
  • Bei dem On-Pattern-DL-Teilbereich 44 handelt es sich um einen Teil der oder die ganze On-Pattern-DL 43. Das heißt, bei der Länge des On-Pattern-DL-Teilbereichs 44 handelt es sich um einen Teil der oder die ganze Gesamtlänge der On-Pattern-DL 43.
  • 8 veranschaulicht einen Zustand, in dem die ganzen zwei On-Pattern-DLs 43 in der x-Richtung die On-Pattern-DL-Teilbereiche 44 sind. Das heißt, in 8 ist die Länge des On-Pattern-DL-Teilbereichs 44 die Gesamtlänge der On-Pattern-DL 43 in der x-Richtung.
  • 9 veranschaulicht einen Zustand, in dem die ganzen ersten On-Pattern-DL 43 in der x-Richtung und ein Teil der zweiten On-Pattern-DL 43 in der x-Richtung die On-Pattern-DL-Teilbereiche 44 sind. In der zweiten On-Pattern-DL 43 ist nur der Abschnitt bzw. Teilbereich mit der gleichen Länge wie jener der ersten On-Pattern-DL 43 der On-Pattern-DL-Teilbereich 44. Das heißt, in 9 handelt es sich bei der Länge des On-Pattern-DL-Teilbereichs 44 um einen Teil der oder die ganze Gesamtlänge der On-Pattern-DL 43 in der x-Richtung.
  • 10 veranschaulicht einen Zustand, in dem 1/2 der Gesamtlänge jeder On-Pattern-DL 43 der zwei On-Pattern-DLs 43 in der x-Richtung der On-Pattern-DL-Teilbereich 44 ist. Das heißt, in 10 ist die Länge der On-Pattern-DL-Teilbereiche 44 1/2 der Gesamtlänge der beiden On-Pattern-DLs 43 in der x-Richtung.
  • In den Beispielen der 8 bis 10 ist der On-Pattern-DL-Teilbereich 44 ungeachtet des effektiven Bereichs 10 und des ineffektiven Bereichs 11 angeordnet. Im Gegensatz dazu ist in den folgenden Beispielen der On-Pattern-DL-Teilbereich 44 nur im ineffektiven Bereich 11 angeordnet.
  • Im Beispiel von 11 ist ein Zustand veranschaulicht, in dem nur Teilbereiche der beiden On-Pattern-DLs 43 in der x-Richtung im ineffektiven Bereich 11 die On-Pattern-DL-Teilbereiche 44 sind. Das heißt, in 11 ist die Länge der On-Pattern-DL-Teilbereiche 44 die Länge der Teilbereiche der beiden On-Pattern-DLs 43 in der x-Richtung, die im ineffektiven Bereich 11 angeordnet sind.
  • Im Beispiel von 12 ist ein Zustand veranschaulicht, in dem nur Teilbereiche der beiden On-Pattern-DLs 43 in der x-Richtung und der beiden On-Pattern-DLs 43 in der y-Richtung im ineffektiven Bereich 11 die On-Pattern-DL-Teilbereiche 44 sind. Das heißt, in 12 ist die Länge der On-Pattern-DL-Teilbereiche 44 die Länge der Teilbereiche der beiden On-Pattern-DLs 43 in der x-Richtung und der beiden On-Pattern-DLs 43 in der y-Richtung, die im ineffektiven Bereich 11 angeordnet sind.
  • <A-2. Effekt>
  • Der Halbleiter-Wafer 101 gemäß der ersten bevorzugten Ausführungsform wird entlang der Vielzahl von Zerteilungslinien 41, 42 in der x-Richtung und der y-Richtung so geschnitten, dass aus dem effektiven Bereich 10 der Chip 12 ausgeschnitten wird. Der Halbleiter-Wafer 101 weist die Filmausbildungsstruktur 3 auf. Zumindest eine in der Vielzahl von Zerteilungslinien 41, 42 enthaltene Zerteilungslinie ist die On-Pattern-Zerteilungslinie 43, die die Filmausbildungsstruktur 3 in ihrer Gesamt- oder Teillänge überlappt. Infolgedessen ist es möglich, während eines Zerteilens ein Absplittern oder Risse aufgrund einer inhärenten Verzugs- oder Verformungsspannung des Halbleiter-Wafers 101 zu reduzieren.
  • Durch Ausbilden der Filmausbildungsstruktur 3 auf der On-Pattern-DL 43 werden die folgenden Effekte erzielt.
    1. (A) Der Umfang einer Absplitterung oder von Rissen, die sich von der seitlichen Oberfläche zur unteren Oberfläche des Halbleiter-Wafers 101 ausbreiten, kann reduziert werden.
    2. (B) Herkömmlicherweise macht die Größe einer Absplitterung oder eines Risses in der unteren Oberfläche des Halbleiter-Wafers 101 etwa die Hälfte der Größe einer Absplitterung oder eines Risses in der seitlichen Oberfläche des Halbleiter-Wafers 101 aus; jedoch kann diese Größe weiter reduziert werden.
    3. (C) Der Umfang an Absplitterungen in der oberen Oberfläche des Halbleiter-Wafers 101 kann reduziert werden.
  • Außerdem kann die im Halbleiter-Wafer 101 inhärente Verzugsspannung nur einmal an einem der verzogenen oder verformten Teilbereiche (hauptsächlich der äußeren Peripherie des Wafers) im Halbleiter-Wafer 101 freigesetzt werden. Der Teilbereich, wo die im Halbleiter-Wafer 101 inhärente Verzugsspannung freigesetzt wird, kann durch die Anzahl und Richtung der On-Pattern-DL 43 und die Länge des On-Pattern-DL-Teilbereichs 44 bestimmt werden.
  • Das heißt, in dem ineffektiven Bereich 11 oder dem effektiven Bereich 10 auf der äußeren Peripherie des Halbleiter-Wafers 101 kann, indem man eine Filmausbildungsstruktur in der Nähe eines fehlerhaften Produkts bei der Überprüfung elektrischer Eigenschaften oder des äußeren Erscheinungsbilds auch für mehrere, zuerst in den Halbleiter-Wafer 101 geschnittene DLs 41, 42 anordnet, der Umfang einer Absplitterung oder von Rissen reduziert werden, ohne die Chips 12 als Produkte zu beeinträchtigen.
  • Wenn der Halbleiter-Wafer 101 unter Verwendung von zwei Schneid- bzw. Zerteilungsklingen zerteilt wird, kann der Umfang einer Absplitterung (von Rissen) reduziert werden, indem eine Filmausbildungsstruktur auf einer der DLs 41, 42 im Halbleiter-Wafer 101 vorgesehen wird.
  • In der zuerst in den Halbleiter-Wafer 101 geschnittenen DL nimmt, falls 1/2 oder mehr der DL-Länge geschnitten ist, die Größe einer Absplitterung (eines Risses) danach stark ab. Daher kann (können) in den äußersten DLs 41, 42 des Halbleiter-Wafers 101, falls etwa 1/2 bis 2/3 der Gesamtlänge der DL als der On-Pattern-DL-Teilbereich 44 festgelegt wird, eine Absplitterung (Risse) halbiert werden.
  • Die Länge einer Absplitterung (eines Risses), die dem Umfang eines Verzugs des Halbleiter-Wafers 101 entspricht, ist ungefähr bekannt. Wenn maximal fünf DLs als die On-Pattern-DL-Teilbereiche 44 festgelegt werden, kann der Absplitterungs-(Riss-)Umfang reduziert werden.
  • Gemäß dem Halbleiter-Wafer 101 der ersten bevorzugten Ausführungsform kann eine hohe Ausbeute nach einem Zerteilen erzielt werden, indem der On-Pattern-DL-Teilbereich 44 in dem ineffektiven Bereich 11 oder einem Bereich, in dem sich ein fehlerhaftes Produkt im effektiven Bereich 10 befindet, angeordnet wird.
  • <B. Zweite bevorzugte Ausführungsform>
  • <B-1. Fotomaske>
  • In einer zweiten bevorzugten Ausführungsform wird ein Herstellungsprozess des Halbleiter-Wafers 101 gemäß der ersten bevorzugten Ausführungsform beschrieben. In einem Front-End-Prozess der Halbleiterherstellung wird eine Filmausbildungsstruktur auf der On-Pattern-DL 43 des Halbleiter-Wafers 101 ausgebildet. Im Folgenden wird auf einen Zustand des Halbleiter-Wafers 101, bevor die Struktur der Chips 12 oder die Filmausbildungsstruktur ausgebildet wird, als Basis-Wafer BW verwiesen. Im Folgenden wird eine Fotomaske beschrieben, die in einem Fotolithografie-Prozess zum Ausbilden einer Filmausbildungsstruktur auf dem Basis-Wafer BW genutzt wird.
  • 13 veranschaulicht eine Einheitsstruktur einer ersten Fotomaske FM1. 14 veranschaulicht die erste Fotomaske FM1, in der Einheitsstrukturen in zwei Reihen und zwei Spalten kombiniert sind. Die erste Fotomaske FM1 umfasst einen Chip-Strukturbereich 51 zum Zeichnen einer Struktur des Chips 12 auf dem Halbleiter-Wafer 101 und einen DL-Strukturbereich 52 zum Ausbilden der DLs 41, 42 auf dem Halbleiter-Wafer 101. Der DL-Strukturbereich 52 erstreckt sich in der x-Richtung und der y-Richtung. Auf einen Teilbereich, der sich in der x-Richtung des DL-Strukturbereichs 52 erstreckt, wird auch als erster Teilbereich verwiesen, und auf einen Teilbereich, der sich in der y-Richtung erstreckt, wird auch als zweiter Teilbereich verwiesen. In der ersten Fotomaske FM1 gibt es im DL-Strukturbereich 52 keine Struktur 53 für eine Filmausbildungsstruktur zum Zeichnen einer Filmausbildungsstruktur auf dem Halbleiter-Wafer 101.
  • 15 veranschaulicht eine Einheitsstruktur einer zweiten Fotomaske FM2. 16 veranschaulicht die zweite Fotomaske FM2, in der Einheitsstrukturen in zwei Reihen und zwei Spalten kombiniert sind. Die zweite Fotomaske FM2 wird erhalten, indem die Struktur 53 für eine Filmausbildungsstruktur in jedem von all den DL-Strukturbereichen 52 in der ersten Fotomaske FM 1 vorgesehen wird.
  • 17 veranschaulicht eine Einheitsstruktur einer dritten Fotomaske FM3. 18 veranschaulicht die dritte Fotomaske FM3, in der Einheitsstrukturen in zwei Reihen und zwei Spalten kombiniert sind. Die dritte Fotomaske FM3 wird erhalten, indem die Struktur 53 für eine Filmausbildungsstruktur in entweder den sich in der x-Richtung erstreckenden DL-Strukturbereichen 52 oder den sich in der y-Richtung erstreckenden DL-Strukturbereichen 52 in der ersten Fotomaske FM1 vorgesehen wird.
  • <B-2. Fotolithografie-Prozess>
  • Im Fotolithografie-Prozess werden die ersten bis dritten Fotomasken FM1 bis FM3 entsprechend der Größenordnung eines Verzugs oder einer Verformung des Basis-Wafers BW in Kombination genutzt.
  • Falls ein Verzug oder eine Verformung des Basis-Wafers BW gering ist, wird wie in 19 veranschaulicht die zweite Fotomaske FM2 oder die dritte Fotomaske FM3 in einer Spalte bzw. Reihe von der äußeren Peripherie des Basis-Wafers BW gezeichnet. Danach wird die erste Fotomaske FM1 im verbleibenden zentralen Teilbereich gezeichnet. Infolgedessen wird auf dem äußeren peripheren Teilbereich des Basis-Wafers BW eine Filmausbildungsstruktur ausgebildet und wird auf dem zentralen Teilbereich keine Filmausbildungsstruktur ausgebildet.
  • Falls ein Verzug oder eine Verformung des Basis-Wafers BW groß ist, wird der Bereich, in dem die zweite Fotomaske FM2 oder die dritte Fotomaske FM3 gezeichnet wird, entsprechend dem Grad des Verzugs oder der Verformung vergrößert. Im Beispiel von 20 sind als der äußere periphere Teilbereich zwei Reihen von der äußeren Peripherie des Basis-Wafers BW festgelegt, ist die zweite Fotomaske FM2 oder die dritte Fotomaske FM3 in dem äußeren peripheren Teilbereich gezeichnet und ist die erste Fotomaske FM1 im verbleibenden zentralen Teilbereich gezeichnet. Das heißt, mit zunehmendem Verzug des Basis-Wafers BW nimmt die Breite des äußeren peripheren Teilbereichs des Basis-Wafers BW zu, in dem die zweite Fotomaske FM2 oder die dritte Fotomaske FM3 gezeichnet wird.
  • <B-3. Effekt>
  • Das Verfahren zum Herstellen des Halbleiter-Wafers gemäß der zweiten bevorzugten Ausführungsform umfasst: (a) einen Schritt zum Ziehen bzw. Zeichnen der ersten Fotomaske FM1 auf dem zentralen Teilbereich eines Halbleitersubstrats 17; und (b) einen Schritt zum Zeichnen der zweiten Fotomaske FM2 oder der dritten Fotomaske FM3 auf dem den zentralen Teilbereich des Halbleitersubstrats 17 umgebenden äußeren peripheren Teilbereich. Jede der ersten, zweiten und dritten Fotomasken FM1, FM2 und FM3 umfasst einen Chip-Strukturbereich 51, in dem eine Chip-Struktur ausgebildet wird, und den DL-Strukturbereich 52, in dem eine Struktur der Vielzahl von Zerteilungslinien 41, 42 ausgebildet wird. Der DL-Strukturbereich 52 umgibt den Chip-Strukturbereich 51 und weist den sich in der ersten Richtung erstreckenden ersten Teilbereich und den sich in der zweiten Richtung erstreckenden zweiten Teilbereich auf. Im DL-Strukturbereich 52 der zweiten Fotomaske FM2 wird die Struktur 53 für eine Filmausbildungsstruktur, um eine Filmausbildungsstruktur in dem ersten Teilbereich und dem zweiten Teilbereich zu zeichnen, ausgebildet. Im DL-Strukturbereich 52 der dritten Fotomaske FM3 ist die Struktur 53 für eine Filmausbildungsstruktur in einem des ersten Teilbereichs und des zweiten Teilbereichs ausgebildet. Je größer der Verzug des Halbleitersubstrats 17 ist, desto größer ist die Breite des äußeren peripheren Teilbereichs.
  • Gemäß dem Verfahren zum Herstellen eines Halbleiter-Wafers der zweiten bevorzugten Ausführungsform ist es daher, indem man die ersten bis dritten Fotomasken FM1 bis FM3 entsprechend der Lage im Halbleiter-Wafer 101 selektiv nutzt, möglich, den Teilbereich zu bestimmen, in dem die Filmausbildungsstruktur 3 im Halbleiter-Wafer 101 ausgebildet wird. Daher ist es möglich, eine Filmausbildungsstruktur in einem verzogenen oder verformten Teilbereich auf dem Halbleiter-Wafer 101 frei auszubilden. Außerdem kann durch Minimieren der Anzahl an Filmausbildungsstrukturen ein Blockieren des Zerteilungsmessers bzw. der Zerteilungsklinge aufgrund der Filmausbildungsstrukturen minimiert werden.
  • <C. Dritte bevorzugte Ausführungsform>
  • In einer dritten bevorzugten Ausführungsform wird eine detaillierte Konfiguration der Filmausbildungsstruktur im Halbleiter-Wafer 101 gemäß der ersten bevorzugten Ausführungsform beschrieben.
  • <C-1. Konfiguration>
  • 21 ist eine Draufsicht des Halbleiter-Wafers 101, in dem die Filmausbildungsstruktur 3 ausgebildet ist. 22 ist eine entlang einer Linie A-A' von 21 genommene Querschnittsansicht des Halbleiter-Wafers 101. In 21 ist die Filmausbildungsstruktur 3 entlang der On-Pattern-DL 43 in der x-Richtung durchgehend ausgebildet; sie kann aber intermittierend bzw. unterbrochen ausgebildet sein. Man beachte, dass der Halbleiter-Wafer 101 die Filmausbildungsstruktur 3 in der y-Richtung aufweisen kann; da jedoch die Filmausbildungsstrukturen 3 in der x-Richtung und der y-Richtung die gleiche Konfiguration aufweisen, wird im Folgenden nur die Filmausbildungsstruktur 3 in der x-Richtung beschrieben.
  • Eine Breite W1 der Filmausbildungsstruktur 3 ist kleiner als eine Breite W2 der On-Pattern-DL 43 und größer als eine Breite W3 der Zerteilungsklinge.
  • Das Filmmerkmal der Filmausbildungsstruktur 3 ist eine Art, die in einem Front-End-Prozess für einen Wafer hergestellt werden kann und den Chip 12 bildet, der ein Produkt darstellt. Die Filmausbildungsstruktur 3 umfasst eine einzige Schicht oder eine Vielzahl von Schichten.
  • Wenn der Halbleiter-Wafer 101 zerteilt wird, ist der Halbleiter-Wafer 101 wie in 22 veranschaulicht auf einem UV-Band 14 fixiert. Der Halbleiter-Wafer 101 umfasst das Halbleitersubstrat 17 und verschiedene, auf dem Halbleitersubstrat 17 im Front-End-Prozess für einen Wafer ausgebildete Schichten. Auf das Halbleitersubstrat 17 wird auch als Basis-Wafer BW verwiesen. Das Halbleitersubstrat 17 besteht aus Si, SiC oder GaN. Man beachte, dass in 22 Bezugsziffer 15 einen sich von der seitlichen Oberfläche zur rückseitigen Oberfläche des Chips 12 ausbreitenden Riss bezeichnet.
  • Ein weiterer Film 166, ein Feldfilm 165, ein Zwischenschichtfilm 164, eine Elektrode 163, eine Glasbeschichtung 162 und ein Polyimidfilm 161 werden im Front-End-Prozess für einen Wafer aus dem Halbleitersubstrat 17 ausgebildet. Die Glasbeschichtung 162 besteht aus einem Oxidfilm, einem Nitridfilm oder dergleichen. Die Elektrode 163 ist aus Al, AlSi, Poly-Si oder dergleichen geschaffen. Der Feldfilm 165 und der andere Film 166 sind Oxidfilme.
  • Daher kann die Filmausbildungsstruktur 3 irgendeine der folgenden Konfigurationen (1) bis (9) aufweisen.
    1. (1) Laminierung eines Polyimidfilms, einer Glasbeschichtung, einer Elektrode und eines Zwischenschichtfilms
    2. (2) Laminierung eines Polyimidfilms, einer Glasbeschichtung und einer Elektrode
    3. (3) Laminierung eines Polyimidfilms und einer Glasbeschichtung
    4. (4) Laminierung einer Glasbeschichtung und einer Elektrode
    5. (5) Laminierung einer Elektrode und eines Zwischenschichtfilms
    6. (6) Nur eine Elektrode
    7. (7) Nur ein Zwischenschichtfilm
    8. (8) Laminierung eines Polyimidfilms, einer Glasbeschichtung und eines Zwischenschichtfilms
    9. (9) Nur ein Polyimidfilm
  • 23 bis 29 veranschaulichen die Dicke der Filmausbildungsstruktur 3 in den Konfigurationen (1) bis (9). Die Filmausbildungsstruktur 3 ist ein ein Produkt (eine Vorrichtung) bildender Film mit einer Dicke, der mittels einer Bearbeitung des Front-End-Prozesses für einen Wafer hergestellt werden kann. 23 veranschaulicht einen Fall, in dem die Filmausbildungsstruktur 3 eine einzige Schicht des Polyimidfilms 161 aufweist. 24 veranschaulicht einen Fall, in dem die Filmausbildungsstruktur 3 eine einzige Schicht des Polyimidfilms 161 oder der Elektrode 163 aufweist. 25 veranschaulicht einen Fall, in dem die Filmausbildungsstruktur 3 zwei, die Elektrode 163 und den Zwischenschichtfilm 164 umfassende Schichten aufweist. 26 veranschaulicht einen Fall, in dem die Filmausbildungsstruktur 3 zwei, die Glasbeschichtung 162 und die Elektrode 163 umfassende Schichten aufweist. 27 veranschaulicht einen Fall, in dem die Filmausbildungsstruktur 3 zwei, den Polyimidfilm 161 und die Glasbeschichtung 162 umfassende Schichten aufweist. 28 veranschaulicht einen Fall, in dem die Filmausbildungsstruktur 3 drei, den Polyimidfilm 161, die Glasbeschichtung 162 und den Zwischenschichtfilm 164 umfassende Schichten oder drei, den Polyimidfilm 161, die Glasbeschichtung 162 und die Elektrode 163 umfassende Schichten aufweist. 29 veranschaulicht einen Fall, in dem die Filmausbildungsstruktur 3 vier, den Polyimidfilm 161, die Glasbeschichtung 162, die Elektrode 163 und den Zwischenschichtfilm 164 umfassende Schichten aufweist
  • 30 bis 39 veranschaulichen die Formen der oberen Oberfläche der Filmausbildungsstruktur 3. 30 und 31 veranschaulichen jeweils ein Beispiel, bei dem die obere Oberfläche der Filmausbildungsstruktur 3 flach wie der den Chip 12 bildende Film ist.
  • Die Filmausbildungsstruktur 3 von 30 weist eine einzige Schicht auf, und die Filmausbildungsstruktur 3 von 31 weist zwei Schichten auf.
  • 32 bis 35 veranschaulichen jeweils ein Beispiel, bei dem die gesamte obere Oberfläche der Filmausbildungsstruktur 3 geneigt ist. Jede der Filmausbildungsstrukturen 3 in 32 und 33 weist eine einzige Schicht auf, und jede der Filmausbildungsstrukturen 3 in 34 und 35 weist zwei Schichten auf. 32 und 34 veranschaulichen jeweils die Filmausbildungsstruktur 3 mit einem kleinen Neigungswinkel der oberen Oberfläche, und 33 und 35 veranschaulichen jeweils die Filmausbildungsstruktur 3 mit einem großen Neigungswinkel der oberen Oberfläche.
  • 36 bis 39 veranschaulichen jeweils ein Beispiel, bei dem ein Teil der oberen Oberfläche der Filmausbildungsstruktur 3 geneigt ist. Jede der Filmausbildungsstrukturen 3 in 36 und 37 weist eine geneigte Oberfläche auf, und jede der Filmausbildungsstrukturen 3 in 38 und 39 weist zwei geneigte Oberflächen auf. Jede der Filmausbildungsstrukturen 3 in 36 und 38 weist eine einzige Schicht auf, und jede der Filmausbildungsstrukturen 3 in 37 und 39 weist zwei Schichten auf.
  • 40 bis 43 sind Querschnittsansichten des Halbleiter-Wafers 101, die jeweils eine Beziehung zwischen der Filmausbildungsstruktur 3 und einem Chip-Abschlussteilbereich 121 als Querschnittsform der Filmausbildungsstruktur 3 veranschaulichen. Als die Beziehung zwischen der Filmausbildungsstruktur 3 und dem Chip-Abschlussteilbereich 121 werden die folgenden vier Strukturen angenommen.
    1. (1) Wie in 40 veranschaulicht ist, ist die Filmausbildungsstruktur 3 in einem geeigneten Abstand so angeordnet, dass sie den Film, der den der On-Pattern-DL 43 benachbarten Chip-Abschlussteilbereich 121 bildet, nicht berührt. Auf diese planare Form wird in 47 als „Inselform“ verwiesen. Die Breite W1 der Filmausbildungsstruktur 3 ist kleiner als die Breite W2 der On-Pattern-DL 43, und die Filmausbildungsstruktur 3 ist nicht mit dem der On-Pattern-DL 43 benachbarten Chip 12 in Kontakt.
    2. (2) Die Filmausbildungsstruktur 3 bedeckt, wie in 41 veranschaulicht ist, die gesamte On-Pattern-DL 43 und ist mit der seitlichen Oberfläche des Zwischenschichtfilms 164, der den Chip-Abschlussteilbereich 121 bildet, das heißt der seitlichen Oberfläche des Chips 12, in Kontakt. Das heißt, die Breite W1 der Filmausbildungsstruktur 3 ist gleich der Breite W2 der On-Pattern-DL 43. Auf diese planare Form wird in 47 als „DL vollständig bedeckt“ verwiesen.
    3. (3) Die Filmausbildungsstruktur 3 bedeckt, wie in 42 veranschaulicht ist, die gesamte On-Pattern-DL 43 und bedeckt die seitliche Oberfläche und einen Teil der oberen Oberfläche sowohl des Zwischenschichtfilms 164 als auch des Polyimidfilms 161, die den Chip-Abschlussteilbereich 121 bilden. Das heißt, die Breite W1 der Filmausbildungsstruktur 3 ist größer als die Breite W2 der On-Pattern-DL 43. Auf diese planare Form wird in 47 als „Chip-Abschlussteilbereich bedeckt“ verwiesen.
    4. (4) Die Filmausbildungsstruktur 3 bedeckt, wie in 43 veranschaulicht ist, die gesamte On-Pattern-DL 43 und bedeckt die gesamte Oberfläche des der On-Pattern-DL 43 benachbarten Chips 12 mit Ausnahme einer Öffnung 18. Das heißt, die Breite W1 der Filmausbildungsstruktur 3 ist größer als die Breite W2 der On-Pattern-DL 43. In der Öffnung 18 sind die Filmausbildungsstruktur 3, der Polyimidfilm 161 und die Glasbeschichtung 162 lokal entfernt und liegt die Elektrode 163 frei. Die Öffnung 18 ist vorgesehen, um die Elektrode 163 durch Draht-Bonding oder dergleichen mit der äußeren Umgebung des Chips 12 elektrisch zu verbinden. Auf diese planare Form wird in 47 als „gesamter Chip bedeckt“ verwiesen.
  • In jeder der obigen Strukturen ist, um eine Absplitterung oder Risse im Halbleiter-Wafer 101 beim Zerteilen zu reduzieren, die Breite W1 der Filmausbildungsstruktur 3 wünschenswerterweise größer als die Breite W3 der Zerteilungsklinge 8.
  • Konkret ist das Verhältnis W1/W3 der Breite W1 der Filmausbildungsstruktur 3 zur Breite W3 der Zerteilungsklinge 8 in den Strukturen (1) und (2) vorzugsweise größer als 1,0 und geringer als 2,4 und beträgt in den Strukturen (3) und (4) vorzugsweise 2,4 oder mehr.
  • Indem man die Beziehung zwischen der Breite W1 der Filmausbildungsstruktur 3 und der Breite W3 der Zerteilungsklinge 8 wie oben beschrieben definiert, bleiben nach dem Zerteilen die Reste der Filmausbildungsstruktur 3 in einem Teil der DL auf dem Chip erhalten. Daher ist es einfacher, in der Anfangsphase einer Produktanalyse anhand des äußeren Erscheinungsbilds oder dergleichen festzustellen, dass die vorliegende Konfiguration übernommen wird.
  • In der Struktur (1), in der die Filmausbildungsstruktur 3 in der Inselform in der On-Pattern-DL 43 angeordnet ist, kann, da die Filmausbildungsstruktur 3 mit dem Chip-Abschlussteilbereich 121 nicht in Kontakt ist, die Filmausbildungsstruktur 3 ein leitfähiger Film sein. Bei den anderen Strukturen (2), (3) und (4) muss, da die Filmausbildungsstruktur 3 mit dem Chip-Abschlussteilbereich 121 in Kontakt ist, die Filmausbildungsstruktur 3 ein nicht-leitfähiger Film sein.
  • Bei den Strukturen (3) und (4) kann im Front-End-Prozess für einen Wafer die Filmausbildungsstruktur 3 unter Ausnutzung eines bestehenden Schutzfilms gebildet werden, statt zusätzlich einen Film auf der On-Pattern-DL 43 auszubilden. Das heißt, die Filmausbildungsstruktur 3 kann gebildet werden, indem ein bestehender Schutzfilm wie etwa der Polyimidfilm 163 oder die Glasbeschichtung 162, der oder die sich herkömmlicherweise nur bis zum Chip-Abschlussteilbereich 121 erstreckt, in die On-Pattern-DL 43 verlängert wird.
  • Die folgenden Strukturen werden als planare Formen der Filmausbildungsstruktur 3 angenommen.
    1. (1) Wie in 44 veranschaulicht ist, bedeckt die Filmausbildungsstruktur 3 die gesamte On-Pattern-DL 43 in der longitudinalen Richtung. Auf diese planare Form wird in 47 als „gesamte Oberfläche bedeckt“ verwiesen. Gemäß „gesamte Oberfläche bedeckt“ wird der Bereich der Filmausbildungsstruktur 3 vergrößert und wird der Effekt einer Reduzierung einer Absplitterung verstärkt.
    2. (2) Wie in 45 veranschaulicht ist, sind die Filmausbildungsstrukturen 3 in der longitudinalen Richtung der On-Pattern-DL 43 intermittierend bzw. unterbrochen angeordnet. Ein Abstand L2 zwischen zwei, in der longitudinalen Richtung der On-Pattern-DL 43 einander benachbarten Filmausbildungsstrukturen 3 ist gleich einer Länge L1 der Filmausbildungsstruktur 3. Die Anzahl an in der longitudinalen Richtung einer On-Pattern-DL 43 angeordneten Filmausbildungsstrukturen 3 beträgt zwei oder drei. Auf diese planare Form wird in 47 als „in gleichen Abständen unterteilt“ verwiesen.
    3. (3) Wie in 46 veranschaulicht ist, sind die Filmausbildungsstrukturen 3 in der longitudinalen Richtung der On-Pattern-DL 43 intermittierend angeordnet. Die Anzahl an in der longitudinalen Richtung einer On-Pattern-DL 43 angeordneten Filmausbildungsstrukturen 3 beträgt vier oder mehr. Der Abstand L2 zwischen den zwei, in der longitudinalen Richtung der On-Pattern-DL 43 einander benachbarten Filmausbildungsstrukturen 3 ist beliebig. Auf diese planare Form wird in 47 als „fein unterteilt“ verwiesen.
  • 47 ist ein Schaubild, das mögliche Kombinationen der Querschnittsform und der planaren Form der Filmausbildungsstruktur 3 veranschaulicht. Falls die planare Form der Filmausbildungsstruktur 3 „gesamte Oberfläche bedeckt“ ist, ist die mögliche Querschnittsform der Filmausbildungsstruktur 3 irgendeine von „Inselform“, „DL vollständig bedeckt“, „Chip-Abschlussteilbereich bedeckt“ oder „gesamter Chip bedeckt“. Falls die planare Form der Filmausbildungsstruktur 3 „in gleichen Abständen unterteilt“ oder „fein unterteilt“ ist, ist die mögliche Querschnittsform der Filmausbildungsstruktur 3 „Inselform“ oder „DL vollständig bedeckt“.
  • Wie in 48 veranschaulicht ist, kann die longitudinale Richtung der Filmausbildungsstruktur 3 einen Winkel θ in Bezug auf die longitudinale Richtung der On-Pattern-DL 43 aufweisen. Jedoch wird der Winkel θ innerhalb eines Bereichs bestimmt, in dem die Filmausbildungsstruktur 3 nicht von der On-Pattern-DL 43 abkommt.
  • 48 veranschaulicht die Filmausbildungsstruktur 3 mit einer planaren Form „gesamte Oberfläche bedeckt“; jedoch gilt das Gleiche für die Filmausbildungsstruktur 3 mit einer planaren Form „in gleichen Abständen unterteilt“ oder „fein unterteilt“. Das heißt, im Fall der Filmausbildungsstruktur 3 mit einer planaren Form „in gleichen Abständen unterteilt“ oder „fein unterteilt“ ist die Anordnungsrichtung der Filmausbildungsstruktur 3 auf der On-Pattern-DL 43 so festgelegt, dass sie den Winkel θ bezüglich der longitudinalen Richtung der On-Pattern-DL 43 aufweist.
  • <C-2. Effekt>
  • In dem Halbleiter-Wafer 101 gemäß der dritten bevorzugten Ausführungsform umfasst der Chip 12 das Halbleitersubstrat 17 und den Zwischenschichtfilm 164, die Elektrode 163 und einen Oberflächenschutzfilm, die auf dem Halbleitersubstrat 17 ausgebildet sind, und die Filmausbildungsstruktur 3 besteht aus dem gleichen Material wie jenem des Zwischenschichtfilms 164, der Elektrode 163 und/oder des Oberflächenschutzfilms. Wie oben beschrieben wurde, kann gemäß dem Halbleiter-Wafer 101 die Filmausbildungsstruktur 3 aus einem den Chip 12 bildenden Film bestehen. Daher ist es nicht notwendig, einen speziellen Fotolithografie-Prozess zum Ausbilden der Filmausbildungsstruktur 3 in der On-Pattern-DL 43 hinzuzufügen, und kann eine Zunahme an Arbeitsstunden vermieden werden. Außerdem kann, indem man einen Film aus der Vielzahl von den Chip 12 bildenden Filmen auswählt oder eine Vielzahl von den Chip 12 bildenden Filmen kombiniert und die kombinierten Filme als die Filmausbildungsstruktur 3 übernimmt, ein geeigneter Effekt der Reduzierung einer Absplitterung entsprechend dem Grad eines Verzugs oder einer Verformung des Halbleiter-Wafers 101 erhalten werden.
  • <D. Vierte bevorzugte Ausführungsform>
  • In einer vierten bevorzugten Ausführungsform werden Funktionen der Filmausbildungsstruktur 3 des Halbleiter-Wafers 101 beschrieben.
  • <D-1. TEG>
  • 49 ist eine Draufsicht, die eine Filmausbildungsstruktur 3 mit der Funktion einer Testelementgruppe (TEG) veranschaulicht. 50 ist eine Querschnittsansicht der Filmausbildungsstruktur 3 entsprechend 49. Die Filmausbildungsstruktur 3 mit der Funktion der TEG umfasst ein Messobjekt- bzw. Messzielelement 20, eine Leiterbahn bzw. Verdrahtung 21, ein Pad 22 und einen Schutzfilm 23. Die Verdrahtung 21 ist eine Trassenverdrahtung, die erhalten wird, indem eine leitfähige Schicht aus Al, AlSi, Poly-Si oder dergleichen gebildet wird. Das Pad 22 ist eine Stelle, an der eine Messfühlernadel zum Messen einer elektrischen Eigenschaft auftrifft. Der Schutzfilm besteht aus Polyimid, einer Glasbeschichtung oder dergleichen.
  • Die Vielzahl von Pads 22 ist auf dem Halbleitersubstrat 17 in regelmäßigen Abständen auf der On-Pattern-DL 43 angeordnet. Das Messzielelement 20 ist zwischen den benachbarten Pads 22 angeordnet. Die Verdrahtung 21 verbindet das Pad 22 und das Messzielelement 20. Obgleich in 49 nicht veranschaulicht, bedeckt der Schutzfilm 23 die Gesamtheit des Pads 22, der Verdrahtung 21 und des Messzielelements 20 mit Ausnahme der Öffnung 18 des Pads 22, wie in 50 veranschaulicht ist.
  • Wie in 51 veranschaulicht ist, kann eine Vielzahl von Pads 22 durch die Verdrahtung 21 verbunden werden, um eine Elektrode auszubilden.
  • Die Größe des Pads 22 ist beliebig. 52 veranschaulicht ein Beispiel, bei dem das Pad 22 länger als jenes in 49 gestaltet ist. Die Form, Größe und Anzahl der Öffnungen 18 des Pads 22 sind beliebig.
  • Wie in 53 und 54 veranschaulicht ist, kann die das Pad 22 und das Messzielelement 20 verbindende Verdrahtung 21 verlängert und mit der gleichen Breite wie jene des Pads 22 gefaltet sein. Die gefaltete Breite bzw. Faltungsbreite der Verdrahtung 21 kann wie in 53 veranschaulicht größer als die Breite W3 der Zerteilungsklinge sein oder kann wie in 54 veranschaulicht gleich der Breite W3 der Zerteilungsklinge sein.
  • <D-2. Markierung oder dergleichen>
  • Im Folgenden werden hierin Filmausbildungsstrukturen beschrieben, die jeweils eine Funktion als Markierung oder dergleichen haben.
  • 55 bis 57 veranschaulichen jeweils eine Filmausbildungsstruktur 3, die als Justierungs- bzw. Ausrichtungsmarkierung fungiert.
  • 58 veranschaulicht eine Filmausbildungsstruktur 3, die als Ziel fungiert.
  • 59 veranschaulicht eine Filmausbildungsstruktur 3, die als Referenzmarkierung fungiert.
  • Die in jeder der 55 bis 59 veranschaulichte Filmausbildungsstruktur 3 ist eine Filmausbildungsstruktur, um eine Überlagerungsgenauigkeit eines Films und einer Fotomaske, die in einer vorherigen Stufe gebildet und hauptsächlich im Fotolithografie-Prozess des Front-End-Prozesses für einen Wafer verwendet werden, zu verbessern.
  • <D-3. Monitor- bzw. Überwachungsstruktur>
  • Im Folgenden werden hierin Filmausbildungsstrukturen beschrieben, die jeweils eine Funktion als Überwachungsstruktur haben.
  • 60 veranschaulicht eine Filmausbildungsstruktur 3 als Überwachungsstruktur, um eine Filmdicke, eine Konzentration, ein Reflexionsvermögen, einen Brechungsindex oder dergleichen zu messen.
  • 61 und 62 veranschaulichen Filmausbildungsstrukturen 3 als Überwachungsstrukturen für eine Überlagerungsüberprüfung.
  • 63 bis 65 veranschaulichen jeweils eine Filmausbildungsstruktur 3 als Überwachungsstruktur für eine Form wie etwa ein Kontaktloch.
  • 66 und 67 veranschaulichen jeweils eine Filmausbildungsstruktur 3 als Überwachungsstruktur zum Messen von Abmessungen einer Fotolithografie-Struktur.
  • 68 und 69 veranschaulichen jeweils eine Filmausbildungsstruktur 3 als Überwachungsstruktur, um die Länge eines Ausschnitts oder eines verbleibenden Teilbereichs einer Fotolithografie-Struktur zu messen.
  • 70 veranschaulicht eine Filmausbildungsstruktur 3 als Überwachungsstruktur für eine Korngröße in einem aus Aluminium oder dergleichen bestehenden Metallfilm.
  • 71 veranschaulicht eine Filmausbildungsstruktur 3 als Überwachungsstruktur, um eine Endbearbeitung wie etwa Farbton oder Glanz zu beobachten.
  • Die Filmausbildungsstrukturen 3 als die oben beschriebenen Überwachungsstrukturen sind Filmausbildungsstrukturen zum Zwecke verschiedener Messungen, Prüfungen und einer Endbetrachtung, wenn ein Produkt-Chip gebildet wird, indem eine Filmausbildung, eine Störstellendiffusion, der Fotolithografie-Prozess und dergleichen vorwiegend in dem Front-End-Prozess für einen Wafer wiederholt werden.
  • <D-4. Bezeichnung oder dergleichen >
  • Im Folgenden werden Filmausbildungsstrukturen beschrieben, in denen ein Name bzw. eine Bezeichnung oder dergleichen eingezeichnet ist.
  • 72 veranschaulicht eine Filmausbildungsstruktur 3, in der eine Bezeichnung wie etwa ein Firmenname oder ein Herstellername eingezeichnet ist.
  • 73 bis 75 veranschaulichen jeweils eine Filmausbildungsstruktur 3, in der ein Design oder ein Logo gezeichnet ist.
  • 76 veranschaulicht eine Filmausbildungsstruktur 3, in der eine Verwaltungsnummer wie etwa eine ID, ein S/N oder andere alphanumerische Zeichen eingezeichnet sind.
  • Außerdem kann es sich bei der Filmausbildungsstruktur 3 um eine handeln, auf der ein eingetragenes Warenzeichen eingezeichnet ist.
  • In der vorliegenden bevorzugten Ausführungsform wurden Filmausbildungsstrukturen 3 beschrieben, die verschiedene Funktionen haben oder in denen Bezeichnungen und dergleichen eingezeichnet sind. Jedoch muss die Filmausbildungsstruktur 3 diese Funktionen nicht aufweisen und muss kein Name in der Filmausbildungsstruktur 3 eingezeichnet sein.
  • Außerdem wurde in der dritten bevorzugten Ausführungsform beschrieben, dass ein Film einer Art, die durch eine Bearbeitung des Front-End-Prozesses für einen Wafer hergestellt werden kann und den Chip 12 bildet, als die Filmausbildungsstruktur 3 übernommen wird. Jedoch ist die Filmausbildungsstruktur 3 für die Konfiguration des Chips 12 nicht unverzichtbar und kann neu hinzugefügt werden.
  • <D-5. Effekt>
  • Gemäß dem Halbleiter-Wafer 101 der vierten bevorzugten Ausführungsform kann die Filmausbildungsstruktur 3 nicht nur zu dem Zweck, eine Absplitterung zu reduzieren, sondern auch für andere Funktionen wie etwa eine TEG verwendet werden.
  • Man beachte, dass die bevorzugten Ausführungsformen frei kombiniert werden können und die bevorzugten Ausführungsformen geeignet modifiziert oder weggelassen werden können.
  • Obgleich die Offenbarung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Varianten konzipiert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016105463 [0003]

Claims (19)

  1. Halbleiter-Wafer (101), der entlang einer Vielzahl von Zerteilungslinien (41, 42) in einer ersten Richtung und einer sich von der ersten Richtung unterscheidenden zweiten Richtung so zerteilt wird, dass aus einem effektiven Bereich (10) ein Chip (12) ausgeschnitten wird, wobei der Halbleiter-Wafer (101) umfasst eine Filmausbildungsstruktur (3) und zumindest eine, in der Vielzahl von Zerteilungslinien (41, 42) enthaltene Zerteilungslinie, die eine On-Pattern-Zerteilungslinie (43) ist, die die Filmausbildungsstruktur in einer Gesamt- oder einer Teillänge der On-Pattern-Zerteilungslinie (43) überlappt.
  2. Halbleiter-Wafer nach Anspruch 1, wobei es sich bei der On-Pattern-Zerteilungslinie (43) um die ersten fünf oder weniger Zerteilungslinien in der Reihenfolge eines Schneidvorgangs in einem Zerteilungsprozess unter der Vielzahl von Zerteilungslinien (41) in der ersten Richtung handelt.
  3. Halbleiter-Wafer nach Anspruch 1, wobei es sich bei der On-Pattern-Zerteilungslinie (43) um die ersten drei oder mehr und fünf oder weniger Zerteilungslinien in der Reihenfolge eines Schneidvorgangs in einem Zerteilungsprozess unter der Vielzahl von Zerteilungslinien (41) in der ersten Richtung und um die ersten drei oder mehr und fünf oder weniger Zerteilungslinien in der Reihenfolge eines Schneidvorgangs im Zerteilungsprozess unter der Vielzahl von Zerteilungslinien (42) in der zweiten Richtung handelt.
  4. Halbleiter-Wafer nach einem der Ansprüche 1 bis 3, wobei ein Teilbereich (44) einer On-Pattern-Zerteilungslinie, der ein Teilbereich der On-Pattern-Zerteilungslinie (43) ist, der die Filmausbildungsstruktur (3) überlappt, ein Teilbereich mit einer Länge von 1/2 einer Gesamtlänge der On-Pattern-Zerteilungslinie (43) ist.
  5. Halbleiter-Wafer nach einem der Ansprüche 1 bis 4, wobei der Teilbereich (44) einer On-Pattern-Zerteilungslinie, der der Teilbereich der On-Pattern-Zerteilungslinie (43) ist, der die Filmausbildungsstruktur (3) überlappt, nur in einem ineffektiven Bereich (11) vorhanden ist, der ein vom effektiven Bereich (10) des Halbleiter-Wafers (101) verschiedener Bereich ist.
  6. Halbleiter-Wafer nach einem der Ansprüche 1 bis 5, wobei der Chip (12) umfasst: ein Halbleitersubstrat (17); und einen Zwischenschichtfilm (164), eine Elektrode (163) und einen Oberflächenschutzfilm (161, 162), die auf dem Halbleitersubstrat (17) ausgebildet sind, und die Filmausbildungsstruktur (3) aus einem Material besteht, das dasselbe wie ein Material des Zwischenschichtfilms (164), der Elektrode (163) und/oder des Oberflächenschutzfilms (161, 162) ist.
  7. Halbleiter-Wafer nach einem der Ansprüche 1 bis 6, wobei eine Breite der Filmausbildungsstruktur (3) kleiner ist als eine Breite der On-Pattern-Zerteilungslinie (43) und die Filmausbildungsstruktur (3) mit dem der On-Pattern-Zerteilungslinie (43) benachbarten Chip (12) nicht in Kontakt ist.
  8. Halbleiter-Wafer nach einem der Ansprüche 1 bis 6, wobei eine Breite der Filmausbildungsstruktur (3) gleich einer Breite der On-Pattern-Zerteilungslinie (43) ist und die Filmausbildungsstruktur (3) mit einer seitlichen Oberfläche des der On-Pattern-Zerteilungslinie (43) benachbarten Chips (12) in Kontakt ist.
  9. Halbleiter-Wafer nach einem der Ansprüche 1 bis 6, wobei eine Breite der Filmausbildungsstruktur (3) größer ist als eine Breite der On-Pattern-Zerteilungslinie (43) und die Filmausbildungsstruktur (3) einen Abschlussteilbereich des Chips (12) bedeckt, der der On-Pattern-Zerteilungslinie (43) benachbart ist.
  10. Halbleiter-Wafer nach Anspruch 6, wobei eine Breite der Filmausbildungsstruktur (3) größer ist als eine Breite der On-Pattern-Zerteilungslinie (43) und die Filmausbildungsstruktur (3) eine obere Oberfläche des Chips (12) mit Ausnahme einer Öffnung bedeckt, die in dem Chip (12) angeordnet ist, um die Elektrode (163) mit einer äußeren Umgebung des Chips (12) elektrisch zu verbinden.
  11. Halbleiter-Wafer nach einem der Ansprüche 1 bis 10, wobei die Breite der Filmausbildungsstruktur (3) größer ist als eine Breite einer Zerteilungsklinge (8), die den Halbleiter-Wafer (101) zerteilt.
  12. Halbleiter-Wafer nach einem der Ansprüche 1 bis 11, wobei die Filmausbildungsstruktur (3) die gesamte On-Pattern-Zerteilungslinie (43) in einer longitudinalen Richtung bedeckt.
  13. Halbleiter-Wafer nach einem der Ansprüche 1 bis 8, wobei eine Vielzahl der Filmausbildungsstrukturen (3) in einer longitudinalen Richtung der On-Pattern-Zerteilungslinie (43) intermittierend angeordnet ist.
  14. Halbleiter-Wafer nach einem der Ansprüche 1 bis 13, wobei eine longitudinale Richtung oder eine Anordnungsrichtung der Filmausbildungsstruktur (3) einen Winkel in Bezug auf die longitudinale Richtung der On-Pattern-Zerteilungslinie (43) innerhalb eines Bereichs aufweist, in dem die Filmausbildungsstruktur (3) nicht von der On-Pattern-Zerteilungslinie (43) abkommt.
  15. Halbleiter-Wafer nach einem der Ansprüche 1 bis 14, wobei die Filmausbildungsstruktur (3) eine Funktion als Ausrichtungsmarkierung, Ziel oder Referenzmarkierung hat.
  16. Halbleiter-Wafer nach einem der Ansprüche 1 bis 14, wobei die Filmausbildungsstruktur (3) eine Funktion als Überwachungsstruktur hat.
  17. Halbleiter-Wafer nach einem der Ansprüche 1 bis 14, wobei die Filmausbildungsstruktur (3) eine Struktur ist, in der eine Bezeichnung, ein Logo oder eine Verwaltungsnummer eingezeichnet ist.
  18. Halbleiter-Wafer nach einem der Ansprüche 1 bis 17, wobei ein Halbleitermaterial des Halbleiter-Wafers (101) Si, SiC oder GaN ist.
  19. Verfahren zum Herstellen des Halbleiter-Wafers nach einem der Ansprüche 1 bis 18, wobei das Verfahren umfasst: (a) einen Schritt zum Zeichnen einer ersten Fotomaske (FM1) in einem zentralen Teilbereich eines Halbleitersubstrats (17); und (b) einen Schritt zum Zeichnen einer zweiten Fotomaske (FM2) oder einer dritten Fotomaske (FM3) auf einem den zentralen Teilbereich des Halbleitersubstrats (17) umgebenden äußeren peripheren Teilbereich, wobei die ersten, zweiten und dritten Fotomasken (FM1, FM2, FM3) einen Chip-Strukturbereich (51), in dem eine Struktur des Chips (12) ausgebildet wird, und einen Zerteilungslinie-Strukturbereich (52), in dem eine Struktur der Vielzahl von Zerteilungslinien (41, 42) ausgebildet wird, aufweisen, der Zerteilungslinie-Strukturbereich (52) den Chip-Strukturbereich (51) umgibt und einen ersten Teilbereich, der sich in der ersten Richtung erstreckt, und einen zweiten Teilbereich, der sich in der zweiten Richtung erstreckt, aufweist, eine Struktur (53) für eine Filmausbildungsstruktur zum Zeichnen der Filmausbildungsstruktur (3) in dem ersten Teilbereich und dem zweiten Teilbereich in den Zerteilungslinie-Strukturbereich (52) der zweiten Fotomaske (FM2) ausgebildet wird, die Struktur (53) für die Filmausbildungsstruktur in einem des ersten Teilbereichs und des zweiten Teilbereichs im Zerteilungslinie-Strukturbereich (52) der dritten Fotomaske (FM3) ausgebildet wird und, je größer der Verzug des Halbleitersubstrats (17) ist, umso größer die Breite des äußeren peripheren Teilbereichs ist.
DE102022127670.8A 2021-11-19 2022-10-20 Halbleiter-Wafer und Verfahren zum Herstellen eines Halbleiter-Wafers Pending DE102022127670A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-188553 2021-11-19
JP2021188553A JP2023075570A (ja) 2021-11-19 2021-11-19 半導体ウエハおよび半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
DE102022127670A1 true DE102022127670A1 (de) 2023-05-25

Family

ID=86227369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022127670.8A Pending DE102022127670A1 (de) 2021-11-19 2022-10-20 Halbleiter-Wafer und Verfahren zum Herstellen eines Halbleiter-Wafers

Country Status (4)

Country Link
US (1) US20230163015A1 (de)
JP (1) JP2023075570A (de)
CN (1) CN116153910A (de)
DE (1) DE102022127670A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016105463A (ja) 2014-11-19 2016-06-09 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016105463A (ja) 2014-11-19 2016-06-09 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法

Also Published As

Publication number Publication date
JP2023075570A (ja) 2023-05-31
CN116153910A (zh) 2023-05-23
US20230163015A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
DE4223455C2 (de) Halbleiterdrucksensor und Herstellungsverfahren
DE19837138B4 (de) Prüfkarte zum Prüfen von Chips mit integrierten Schaltungen
DE112018003756B4 (de) Prüfung und initialisierung von klein-chips auf wafer-niveau
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
DE19835840A1 (de) Struktur eines Halbleiter-Wafers und Herstellungsverfahren für einen Halbleiterchip
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
EP1987367B1 (de) Sensorelement, vorrichtung und verfahren zur inspektion einer leiterbahnstruktur, herstellungsverfahren für sensorelement
DE102011004921A1 (de) Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
DE102018210393A1 (de) Bearbeitungsverfahren für ein Substrat
DE112014000506T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009039128B4 (de) Ausrichtungsmarkierungs-Anordnung und Ausrichtungsmarkierungs-Aufbau
DE102018215249A1 (de) Bearbeitungsverfahren für einen Wafer
DE102011076109A1 (de) Halbleitertestverfahren und -gerät und Halbleitervorrichtung
DE68914005T2 (de) Leitende Muster für den elektrischen Test von Halbleiterbausteinen.
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
DE102022127670A1 (de) Halbleiter-Wafer und Verfahren zum Herstellen eines Halbleiter-Wafers
EP0213409B1 (de) Struktur zur Qualitätsprüfung einer Substratscheibe aus Halbleitermaterial
DE102005043914B4 (de) Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung
DE102005002678A1 (de) Ritzrahmen mit verbesserter Füllroutine
DE202011052204U1 (de) WLCSP für kleine, hochvolumige Chips
DE102014008840B4 (de) Anordnung zum Testen von integrierten Schaltkreisen
DE102014219908B4 (de) Herstellungsverfahren für eine Fotomaske
DE112018005785T5 (de) Optische maskenprüfung
DE102019121751A1 (de) A Semiconductor Structure
DE102004001956B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen

Legal Events

Date Code Title Description
R012 Request for examination validly filed