DE102022102284A1 - Halbleitervorrichtungen und verfahren zu deren herstellung - Google Patents

Halbleitervorrichtungen und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102022102284A1
DE102022102284A1 DE102022102284.6A DE102022102284A DE102022102284A1 DE 102022102284 A1 DE102022102284 A1 DE 102022102284A1 DE 102022102284 A DE102022102284 A DE 102022102284A DE 102022102284 A1 DE102022102284 A1 DE 102022102284A1
Authority
DE
Germany
Prior art keywords
power
semiconductor die
semiconductor device
conductive
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022102284.6A
Other languages
English (en)
Inventor
Hung-Jen Hsu
Fong-Yuan Chang
Shuo-Mao Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022102284A1 publication Critical patent/DE102022102284A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung weist einen ersten Halbleiter-Die auf. Die Halbleitervorrichtung weist eine Umverteilungsstruktur auf, welche über einer ersten Seite des ersten Halbleiter-Dies angeordnet ist und eine Mehrzahl von Schichten aufweist. Mindestens eine erste der Mehrzahl von Schichten weist eine erste Strom-/Masse-Ebene auf, welche in einem dielektrischen Material eingebettet und dafür eingerichtet ist, eine erste Versorgungsspannung für den ersten Halbleiter-Die bereitzustellen. Die erste Strom-/MasseEbene umschließt eine Mehrzahl erster leitfähiger Strukturen, welche jeweils funktionell mit dem ersten Halbleiter-Die gekoppelt sind, und eine Mehrzahl zweiter leitfähiger Strukturen, welche rund um die Mehrzahl erster leitfähiger Strukturen verstreut sind.

Description

  • QUERVERWEIS ZU VERBUNDENER ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/275,236 , eingereicht am 3. November 2021, mit dem Titel „HALBLEITERSTRUKTUR UND VERFAHREN ZU DEREN HERSTELLUNG“, welche durch Bezugnahme für sämtliche Zwecke vollumfänglich in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die Halbleiterindustrie hat aufgrund laufender Verbesserung der Integrationsdichte einer Vielzahl elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren, etc.) ein rasches Wachstum erfahren. Größtenteils entsprang diese Verbesserung der Integrationsdichte wiederholten Verringerungen der minimalen Elementgröße (z.B. Schrumpfung des Halbleiterprozessknotens in Richtung eines Subnanometerknotens), welche es ermöglichen, mehr Komponenten in eine vorgegebene Fläche zu integrieren. Da in letzter Zeit der Bedarf an Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie niedrigerem Energieverbrauch und geringerer Latenz zugenommen hat, besteht eine zunehmende Notwendigkeit für kleinere und kreativere Packungstechniken für Halbleiter-Dies.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale/Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale/Elemente zugunsten einer klaren Erörterung willkürlich vergrößert oder verkleinert sein.
    • 1 stellt ein schematisches Diagramm einer Beispielumverteilungsstruktur im Einklang mit einigen Ausführungsformen dar.
    • 2 und 3 stellen Draufsichten jeweils einer der Umverteilungsschichten der Umverteilungsstruktur von 1 im Einklang mit einigen Ausführungsformen dar.
    • 4, 5, 6, 7, 8, 9, 10, 11, 12 beziehungsweise 13 stellen Draufsichten jeweils einer der Umverteilungsschichten der Umverteilungsstruktur von 1 im Einklang mit einigen Ausführungsformen dar.
    • 14 stellt ein Flussdiagramm eines Beispielverfahrens zum Bilden mindestens eines Abschnitts einer Umverteilungsstruktur gemäß der vorliegenden Offenbarung im Einklang mit einigen Ausführungsformen dar.
    • 15, 16, 17, 18, 19, 20, 21, 22, 23 beziehungsweise 24 stellen Querschnittsansichten eines Abschnitts einer Beispielumverteilungsstruktur, welche durch das Verfahren von 14 gebildet worden ist, in verschiedenen Fertigungsstufen im Einklang mit einigen Ausführungsformen dar.
    • 25 stellt eine Querschnittsansicht eines Abschnitts einer Umverteilungsstruktur, welche durch das Verfahren von 14 gebildet worden ist, welcher eine Anzahl der offenbarten Umverteilungsschichten aufweist, im Einklang mit einigen Ausführungsformen dar.
    • 26, 27, 28 und 29 stellen jeweils verschiedene gepackte Beispielhalbleiterbauelemente, welche die offenbarte Umverteilungsstruktur aufweisen, im Einklang mit einigen Ausführungsformen dar.
    • 30 stellt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen dar.
    • 31 stellt ein Blockdiagramm eines Systems zum Erzeugen eines IC-Layoutdesigns im Einklang mit einigen Ausführungsformen dar.
    • 32 stellt ein Blockdiagramm eines IC-Herstellungssystems und eines IC-Herstellungsablaufs in Zusammenhang mit diesem im Einklang mit einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt verschiedene Ausführungsformen oder Beispiele zum Umsetzen verschiedener Merkmale/Elemente des bereitgestellten Gegenstands bereit. Nachfolgend werden spezifische Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich nur um Beispiele, welche keineswegs als Einschränkung zu betrachten sind. Zum Beispiel kann das Bilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Element in direktem Kontakt miteinander gebildet sind, kann jedoch ebenso Ausführungsformen umfassen, in welchen zusätzliche Elemente derart zwischen dem ersten Element und dem zweiten Element gebildet sein können, dass das erste Element und das zweite Element nicht in direktem Kontakt miteinander angeordnet sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „unter“, „darunter“, „tiefer“, „über“, „obere/r/s“, „oberste“, „untere/r/s“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung dazu verwendet werden, die Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) angeordnet sein, und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Mit dem weiteren Fortschritt der Halbleitertechnologien sind gepackte Halbleiterbauelemente, zum Beispiel dreidimensionale integrierte Schaltungen (3DICs), als eine wirkungsvolle Alternative zur weiteren Verringerung der physikalischen Größe von Halbleiterbauelementen entstanden. In einem gepackten (zum Beispiel gestapelten) Halbleiterbauelement werden aktive Schaltungen, wie zum Beispiel Logik-, Speicher-, Prozessorschaltungen und dergleichen, auf verschiedenen Halbleiter-Wafern oder -Dies hergestellt. Zwei oder mehr dieser Halbleiter-Dies können nebeneinander oder übereinander gestapelt installiert sein, um den Formfaktor des Halbleiterbauelements weiter zu reduzieren.
  • Um ein gepacktes Halbleiterbauelement zu bilden, welches eine Anzahl von Halbleiter-Dies aufweist, wird üblicherweise eine Umverteilungsstruktur verwendet, welche mit diesen Halbleiter-Dies elektrisch gekoppelt ist. In der Regel ist die Umverteilungsstruktur eines gepackten Halbleiterbauelements derart eingerichtet, dass sie Verbinder (zum Beispiel Eingabe-/Ausgabe-Pads) eines Halbleiter-Dies an anderen Positionen des gepackten Halbleiterbauelements, erforderlichenfalls zum Beispiel für besseren Zugriff auf die Verbinder, verfügbar macht. Eine solche Umverteilungsstruktur weist typischerweise eine Anzahl von übereinander gestapelten Umverteilungsschichten auf. Jede der in einem dielektrischen Material eingebetteten Umverteilungsschichten weist eine Anzahl von leitfähigen Strukturen auf, welche mit (einer) benachbarten Umverteilungsschicht(en) elektrisch gekoppelt sind. Eine oder mehrere der leitfähigen Strukturen sind dafür eingerichtet, einem oder mehreren entsprechenden Halbleiter-Die(s) eine Versorgungsspannung bereitzustellen, und werden manchmal als eine Strom-/Masse-Ebene bezeichnet, und einige der leitfähigen Strukturen sind dafür eingerichtet, Signale zu und/oder von dem/den entsprechenden Halbleiter-Die(s) zu übertragen, und werden manchmal als Signalführungspfade bezeichnet.
  • Bei den bestehenden Technologien ist die Strom-/Masse-Ebene typischerweise als eine Ebene gebildet, welche einen relativ großen Abschnitt der Fläche einer entsprechenden Umverteilungsschicht einnimmt, wobei die Signalführungspfade j eweils innerhalb relativ enger Abstände (zum Beispiel ungefähr 10 Mikrometer (µm)) innerhalb der großen Ebene angeordnet sind. Auf diese Weise können ein Gesamtwiderstand und eine Gesamtfläche des gepackten Halbleiterbauelements verringert werden. Jedoch können derart enge Abstände zu unerwünschten (zum Beispiel parasitären) Kapazitäten und/oder Induktivitäten führen. Diese unerwünschten Kapazitäten und/oder Induktivitäten können verschiedene Übertragungsleistungen (zum Beispiel Streuparameter) der Umverteilungsstruktur, und somit auch das gepackte Halbleiterbauelement als Ganzes, nachteilig beeinflussen, zum Beispiel wenn die Signale, welche über jene Signalführungspfade übertragen werden, eine relativ hohe Frequenz aufweisen. Somit sind die bestehenden gepackten Halbleiterbauelemente in vielen Aspekten bisher nicht gänzlich zufriedenstellend.
  • Die vorliegende Offenbarung stellt verschiedene Ausführungsformen einer Umverteilungsstruktur bereit, welche die oben dargelegten Punkte löst. In verschiedenen Ausführungsformen ermöglicht es jede der Umverteilungsschichten der Umverteilungsstruktur, gemäß der vorliegenden Offenbarung, dass ihre entsprechenden Signalführungspfade in einem relativ großen Abstand voneinander entfernt sind, während eine Gesamtfläche der Umverteilungsschicht trotzdem klein gehalten wird. Zum Beispiel weist die Umverteilungsschicht eine Anzahl von punktförmigen Strukturen auf, welche rund um jeden der Signalführungspfade verstreut sind. Diese punktförmigen Strukturen sind elektrisch potentialfrei (das heißt, elektrisch von jeglicher Versorgungsspannung getrennt). Durch das Bilden solcher potentialfreien Punktstrukturen rund um die Signalführungspfade ist es möglich, die Signalführungspfade in relativ großen Abständen (zum Beispiel ungefähr 20 µm oder mehr) voneinander anzuordnen, und zugleich verschiedene Design-Regeln (zum Beispiel elektrische Regelprüfung (ERC), Design-Regelprüfung (DRC)) in den fortgeschrittenen Technologieknoten zu erfüllen. Sogar wenn Signale mit einer hohen Frequenz (zum Beispiel von Hunderten von Megahertz bis zu Hunderten von Gigahertz) über die Signalführungspfade übertragen werden, können somit verschiedene Eigenschaften in Zusammenhang mit Streuparametern der Umverteilungsstruktur (zum Beispiel Einfügungsverlust, Rückflussdämpfung) verbessert werden oder zumindest unberührt bleiben. Ferner kann die offenbarte Umverteilungsstruktur in verschiedenen Ausführungsformen optional eine Schutzringstruktur, welche die Signalführungspfade (und die potentialfreien Punktstrukturen) von der Strom-/Masse-Ebene umschließt, sowie eine oder mehrere Strom-/Masse-Referenzstrukturen, welche zwischen den Signalführungspfaden angeordnet sind, aufweisen. Mit solchen Schutzring- und/oder Strom-/Masse-Referenzstrukturen kann das Nebensprechen unter den Signalführungspfaden erheblich unterdrückt werden, was die Gesamtleistung des gepackten Halbleiterbauelements, welches die Umverteilungsstruktur umsetzt, weiter verbessern kann.
  • 1 stellt ein schematisches Diagramm einer Beispielumverteilungsstruktur 100 im Einklang mit verschiedenen Ausführungsformen dar. Zum Beispiel stellt 1 eine Querschnittsansicht (zum Beispiel einen Querschnitt entlang einer Ebene, welche sich in der X-Richtung und der Z-Richtung erstreckt) eines Abschnitts einer Beispielumverteilungsstruktur 100 dar. Es versteht sich, dass die Umverteilungsstruktur 100 von 1 zu Darstellungszwecken vereinfacht dargestellt ist. Demzufolge kann die Umverteilungsstruktur 100 beliebige verschiedene andere Komponenten oder Elemente aufweisen, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • Wie gezeigt, weist die Umverteilungsstruktur 100 eine Anzahl von Umverteilungsschichten 102, 112 ... 122 auf. Obwohl drei Schichten gezeigt sind, versteht sich, dass die Umverteilungsstruktur 100 eine beliebige Anzahl von Umverteilungsschichten aufweisen kann, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleibt. In verschiedenen Ausführungsformen kann die Umverteilungsstruktur 100 eine leitfähige Struktur bereitstellen, welche eine Pin-out-Kontaktstruktur für ein gepacktes Halbleiterbauelement (manchmal als ein Package bezeichnet), welche sich von einer Struktur von Verbindern an einem oder mehreren Halbleiter-Dies unterscheidet, aufweist. Anders gesagt kann die Umverteilungsstruktur 100 eine erste Struktur einer Anzahl von Verbindern als eine zweite Struktur einer Anzahl zweiter Verbinder umverteilen oder auf andere Weise neu anordnen. Jede der Umverteilungsschichten 102 bis 122 weist eine Anzahl leitfähiger Strukturen (zum Beispiel Leiterbahnen, Durchkontaktierungen) auf, welche in ein dielektrisches Material eingebettet sind, wobei die leitfähigen Strukturen über die verschiedenen Umverteilungsschichten 102 bis 122 hinweg zusammen eine solche leitfähige Struktur bilden können.
  • Zum Beispiel weist in 1 die Umverteilungsschicht 102 die Leiterbahnen 103, 104 und 105 und die Durchkontaktierungen 106, 107 und 108 auf; die Umverteilungsschicht 112 weist die Leiterbahnen 113, 114 und 115 und die Durchkontaktierungen 116, 117 und 118 auf; und die Umverteilungsschicht 122 weist die Leiterbahnen 123, 124, 125 und 126 und die Durchkontaktierungen 127, 128, 129 und 130 auf. Wie nachfolgend ausführlicher erörtert wird, ist jede der Leiterbahnen und Durchkontaktierungen, welche hierin offenbart sind, aus einem metallischen Werkstoff gebildet, und ist in ein dielektrisches Material eingebettet oder auf andere Weise von diesem umgeben. Anders ausgedrückt bettet jede der Umverteilungsschichten 102 bis 122 eine Anzahl von Leiterbahnen und eine Anzahl von Durchkontaktierungen innerhalb eines dielektrischen Materials ein.
  • Die Leiterbahnen einer der Umverteilungsschichten 102 bis 122 kann im Einklang mit verschiedenen Ausführungsformen (zum Beispiel elektrisch) durch mindestens eine Durchkontaktierung mit den Leiterbahnen einer beliebigen anderen der darüber oder darunter angeordneten Umverteilungsschichten 102 bis 122 verbunden sein. Als ein repräsentatives Beispiel koppelt die Durchkontaktierung 106 eine darüber angeordnete (oder obere) Leiterbahn 113 elektrisch mit einer darunter angeordneten (oder unteren) Leiterbahn 103. Darüber hinaus können sich die Leiterbahnen im Einklang mit einem bestimmten Design entlang einer oder mehrere beliebiger Richtungen erstrecken, wobei sie zum Beispiel als eine Leitung aufweisend eine längserstreckte Richtung, welche sich entlang einer bestimmten seitlichen Richtung erstreckt, eine Struktur aufweisend mehrere Abschnitte, von welchen sich jeder entlang einer entsprechenden anderen seitlichen Richtung erstreckt, oder eine Ebene, welche sich entlang von zwei seitlichen Richtungen erstreckt, gebildet sind. Somit können diese Leiterbahnen und Durchkontaktierungen zusammen eine leitfähige Struktur bilden.
  • Ferner kann eine solche leitfähige Struktur, gebildet durch die Leiterbahnen und Durchkontaktierungen, eine erste Verbinderstruktur gebildet an einer ersten Seite 100A der Umverteilungsstruktur 100 in eine zweite Verbinderstruktur gebildet an einer zweiten Seite 100B der Umverteilungsstruktur 100 umwandeln. Zum Beispiel kann eine Anzahl von ersten Verbindern (in 1 nicht gezeigt), welche jeweils mit den Durchkontaktierungen 127 bis 130 gekoppelt sind, eine erste Verbinderstruktur bilden. Die erste Verbinderstruktur kann dafür eingerichtet sein, funktionell (zum Beispiel elektrisch) mit einer Anzahl von Halbleiter-Dies (welche nachfolgend ausführlicher erörtert werden) gekoppelt zu werden. Die erste Verbinderstruktur kann durch die leitfähige Struktur, welche durch mindestens einige der Leiterbahnen und Durchkontaktierungen gebildet ist, in eine zweite Verbinderstruktur, welche durch eine Anzahl zweiter Verbinder gebildet ist (in 1 nicht gezeigt), umgewandelt werden. Diese zweiten Verbinder sind jeweils mit den Leiterbahnen 103 bis 105 gekoppelt. Die zweite Verbinderstruktur kann dafür eingerichtet sein, funktionell (zum Beispiel elektrisch) mit einem Substrat (welches nachfolgend ausführlicher erörtert wird) gekoppelt zu werden. Solche ersten/zweiten Verbinder können jeweils eine Lotkugel, eine Metallsäule, einen Chipverbindungshöcker mit gesteuertem Kollaps (C4), einen Mikrohöcker, einen Höcker gebildet durch eine chemische-Nickel-chemische Palladium-Tauchgold-Technik (ENEPIG), eine Durchkontaktierung durch Silizium/Substrat, eine Kombination davon (zum Beispiel eine Metallsäule, welche eine daran angebrachte Lotkugel aufweist) oder dergleichen aufweisen. Als ein Ergebnis ermöglicht die Umverteilungsstruktur 100 das Integrieren einer Anzahl von Halbleiter-Dies (von welchen jeder eine bestimmte Funktion aufweisen kann, zum Beispiel ein Logik-Die, ein Speicher Die, etc.) auf einem einzigen Substrat, wodurch ein gepacktes Halbleiterbauelement gebildet wird.
  • Die 2 und 3 stellen jeweils eine Beispieldraufsicht einer der Umverteilungsschichten der Umverteilungsstruktur 100 von 1 im Einklang mit verschiedenen Ausführungsformen dar. Zum Beispiel können die Umverteilungsschichten 200 und 300 in den 2 und 3 jeweils die Draufsicht eines Layoutdesigns ihrer jeweiligen Leiterbahnen darstellen. Es versteht sich, dass die Umverteilungsschichten 200 und 300 der 2 und 3 zu Darstellungszwecken vereinfacht dargestellt sind. Demzufolge können die Umverteilungsschichten 200 und 300 der 2 und 3 beliebige verschiedene andere Komponenten oder Elemente (zum Beispiel Strukturen) aufweisen, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • Zunächst bezugnehmend auf 2 weist die Umverteilungsschicht 200 ein dielektrisches Material (oder eine Schicht) 202 auf, welches durch eine (zum Beispiel Chip- oder Package-) Begrenzung 203 definiert ist. Die Umverteilungsschicht 200 weist ferner eine Anzahl leitfähiger Strukturen auf, welche jeweils von einem entsprechenden Abschnitt der dielektrischen Schicht 202 umschlossen sind. Zum Beispiel weist die Umverteilungsschicht 200 auf: eine Strom-/Masse-Ebene 204, eine Anzahl erster Hochgeschwindigkeits-Signalführungspfade (HS-Signalführungspfade) 206A, eine Anzahl zweiter HS-Signalführungspfade 206B, eine Anzahl erster punktförmiger leitfähiger Strukturen 208A, eine Anzahl zweiter punktförmiger leitfähiger Strukturen 208B, eine erste Strom-/Masse-Referenzstruktur 210A, eine zweite Strom-/Masse-Referenzstruktur 210B, eine Anzahl erster Nichthochgeschwindigkeits-Signalführungspfade (NHS-Signalführungspfade) 216A, einen zweiten NHS-Signalführungspfad 216B und eine Anzahl dritter NHS-Signalführungspfade 216C. In einigen Ausführungsformen kann jede der leitfähigen Strukturen, welche in 2 gezeigt sind, eine Umsetzung der Leiterbahn von 1 sein.
  • Zum Beispiel kann die Strom-/Masse-Ebene 204 als eine Ebene gebildet sein, welche sich über die X-Richtung und die Y-Richtung erstreckt. In einigen Ausführungsformen ist die Strom-/Masse-Ebene 204 dafür eingerichtet, mindestens einem elektrisch gekoppelten Halbleiter-Die eine Versorgungsspannung (zum Beispiel VDD, VSS) bereitzustellen. Anders ausgedrückt kann die Strom-/Masse-Ebene 204 eine Versorgungsspannung führen. Eine solche Strom-/Masse-Ebene 204 kann die ersten HS-Signalführungspfade 206A und die zweiten HS-Signalführungspfade 206B umschließen oder auf andere Weise umgeben. Die ersten HS-Signalführungspfade 206A und die zweiten HS-Signalführungspfade 206B sind jeweils dafür eingerichtet, ein Signal, welches auf einer relativ hohen Frequenz (abhängig vom entsprechenden Schaltungs-Design zum Beispiel von Hunderten von Megahertz bis zu Hunderten von Gigahertz) arbeitet, für mindestens einen elektrisch gekoppelten Halbleiter-Die zu senden, zu empfangen oder auf andere Weise zu führen. Obwohl die HS-Signalführungspfade 206A - B in 2 jeweils als eine hufeisenförmige Struktur gebildet sind, versteht sich doch, dass die HS-Signalführungspfade 206A - B als beliebige verschiedene andere Strukturen (zum Beispiel ein Quadrat, ein Rechteck, eine Linie, etc.) gebildet sein können., und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • Ferner können die ersten HS-Signalführungspfade 206A (welche typischerweise dafür eingerichtet sind, ähnliche Signale zu führen, zum Beispiel funktionell mit ähnlichen Komponenten eines Halbleiter-Dies verbunden sind) von den ersten punktförmigen leitfähigen Strukturen 208A umgeben sein; und die zweiten HS-Signalführungspfade 206B (welche typischerweise dafür eingerichtet sind, ähnliche Signale zu führen, zum Beispiel funktionell mit ähnlichen Komponenten eines Halbleiter-Dies verbunden sind) von den zweiten punktförmigen leitfähigen Strukturen 208B umgeben sein können. Die ersten punktförmigen leitfähigen Strukturen 208A können rund um die ersten HS-Signalführungspfade 206A verstreut sein (zum Beispiel eine gepunktete Struktur bilden); und die zweiten punktförmigen leitfähigen Strukturen 208B können rund um die zweiten HS-Signalführungspfade 206B verstreut sein (zum Beispiel eine gepunktete Struktur bilden). Insbesondere im Beispiel von 2 umgibt eine erste Untergruppe der ersten punktförmigen leitfähigen Strukturen 208A zwei benachbarte der ersten HS-Signalführungspfade 206A; eine zweite Untergruppe der ersten punktförmigen leitfähigen Strukturen 208A umgibt zwei andere benachbarte der ersten HS-Signalführungspfade 206A; eine erste Untergruppe der zweiten punktförmigen leitfähigen Strukturen 208B umgibt zwei benachbarte der zweiten HS-Signalführungspfade 206B; und eine zweite Untergruppe der zweiten punktförmigen leitfähigen Strukturen 208B umgibt zwei andere benachbarte der zweiten HS-Signalführungspfade 206B.
  • In verschiedenen Ausführungsformen sind die ersten punktförmigen leitfähigen Strukturen 208A und die zweiten punktförmigen leitfähigen Strukturen 208B jeweils elektrisch potentialfrei (das heißt, elektrisch von jeglichen Versorgungsspannungen getrennt). Mit solchen potentialfreien punktförmigen leitfähigen Strukturen, welche die jeweiligen HS-Signalführungspfade eng umgeben, können verschiedene Design-Regeln, welchen die HS-Signalführungspfade unterliegen, erfüllt werden, sogar wenn die Abmessungen des/der HS-Signalführungspfads/Signalführungspfade weiterhin schrumpfen. Zum Beispiel kann ein seitlicher Abstand zwischen dem HS-Signalführungspfad und einer nächstliegenden der umgebenden punktförmigen Strukturen gleich oder nahe dem Mindestabstand sein, welcher in den Design-Regeln, denen der HS-Signalführungspfad unterliegt, festgelegt ist. Somit kann der seitliche Abstand zwischen zwei benachbarten HS-Signalführungspfaden optimal angepasst werden, und dabei die Design-Regeln erfüllt werden. In einem nicht einschränkenden Beispiel kann ein Mindestabstand 207 zwischen den zwei benachbarten ersten HS-Signalführungspfaden 206A, welche in 2 gezeigt sind, basierend auf dem fortschrittlichen Technologieknoten (zum Beispiel im einstelligen Nanometer- oder sogar im Subnanometerbereich) eines Halbleiter-Dies, mit welchem die Umverteilungsschicht 200 funktionell verbunden ist, derart optimiert oder auf andere Weise angepasst werden, dass er gleich oder größer als ungefähr 20 Mikrometer (µm) ist.
  • In verschiedenen Ausführungsformen sind die erste Strom-/Masse-Referenzstruktur 210A und die zweite Strom-/Masse-Referenzstruktur 210B jeweils an eine Stromversorgungsspannung gebunden, zum Beispiel durch Zusammenführen mit der Strom-/Masse-Ebene 204, um dadurch eine Strom-/Masse-Referenz oder eine Signalreferenz für die HS-Signalführungspfade 206A/206B bereitzustellen. Die erste Strom-/Masse-Referenzstruktur 210A kann rund um die HS-Signalführungspfade 206A angeordnet sein; und die zweite Strom-/Masse-Referenzstruktur 210B kann rund um die HS-Signalführungspfade 206B angeordnet sein. Zum Beispiel erstreckt sich in 2 die erste Strom-/Masse-Referenzstruktur 210A entlang der Y-Richtung mit einem Vorsprung, welcher eine erste Untergruppe der HS-Signalführungspfade 206A und eine zweite Untergruppe der HS-Signalführungspfade 206A voneinander trennt; und die zweite Strom-/Masse-Referenzstruktur 210B erstreckt sich entlang der Y-Richtung mit einem Vorsprung, welcher eine erste Untergruppe der HS-Signalführungspfade 206B und eine zweite Untergruppe der HS-Signalführungspfade 206B voneinander trennt. In einem weiteren Beispiel (nicht gezeigt) kann sich die erste Strom-/Masse-Referenzstruktur 210A entlang der Y-Richtung mit einem Vorsprung, welcher einen der HS-Signalführungspfade 206A erreicht, erstrecken; und die zweite Strom-/Masse-Referenzstruktur 210B kann sich entlang der Y-Richtung mit einem Vorsprung, welcher einen der HS-Signalführungspfade 206B erreicht, erstrecken.
  • Ferner kann beim Beispiel von 2 die Strom-/Masse-Ebene 204 einen Abschnitt, zum Beispiel 212, aufweisen, welcher als ein Schutzring (im Folgenden als „Schutzring 212” bezeichnet) für die HS-Signalführungspfade 206A und 206B dient. Anders ausgedrückt sind der Schutzring 212 und die Strom-/Masse-Ebene 204 bei der Beispielumverteilungsschicht 200 von 2 miteinander verschmolzen. In einer solchen Ausführungsform kann der Schutzring 212 an dasselbe elektrische Potential gebunden sein, wie die Strom-/Masse-Ebene 204. In verschiedenen Ausführungsformen kann der Schutzring 212 derart eingerichtet sein, dass ein Nebensprechen zwischen benachbarten Sätzen von Signalführungspfaden, zum Beispiel das Nebensprechen zwischen einem beliebigen der Sätze von HS-Signalführungspfaden 216A oder 216B und einem benachbarten Satz von Signalführungspfaden, vermieden wird. Zum Beispiel kann der Schutzring 212 die HS-Signalführungspfade 216A und 216B von den NHS-Signalführungspfaden 216A, 216B und 216C isolieren. Ferner kann der Schutzring 212 einen Abschnitt 213 aufweisen, welcher sich zwischen den beiden Sätzen von HS-Signalführungspfaden 206A und 206B erstreckt (oder diese voneinander trennt), welche in einigen Ausführungsformen jeweils phasenverschobene Signale führen können. Um die potentialfreien punktförmigen Strukturen 208A und 208B unterzubringen, kann ein Mindestabstand 215 zwischen dem Signalführungspfad 206A/206B und dem Schutzring 212 angepasst werden. Als ein nicht einschränkendes Beispiel kann der Abstand 215 basierend auf dem fortschrittlichen Technologieknoten (zum Beispiel im einstelligen Nanometer- oder sogar im Sub-Nanometerbereich) eines Halbleiter-Dies, mit welchem die Umverteilungsschicht 200 funktionell verbunden ist, gleich oder größer als ungefähr 20 µm sein.
  • Die Strom-/Masse-Ebene 204 kann ferner die ersten NHS-Signalführungspfade 216A, den zweiten NHS-Signalführungspfad 216B und den dritten NHS-Signalführungspfad 216C umschließen oder auf andere Weise umgeben. Die ersten NHS-Signalführungspfade 216A, der zweite NHS-Signalführungspfad 216B und die dritten NHS-Signalführungspfade 216C sind jeweils dafür eingerichtet, ein Signal, welches auf einer relativ niedrigen Frequenz (abhängig vom entsprechenden Schaltungs-Design zum Beispiel von null Hertz bis ungefähr einhundert Hertz) arbeitet, für mindestens einen elektrisch gekoppelten Halbleiter-Die zu senden, zu empfangen oder auf andere Weise zu führen. In der Regel ist der HS-Signalführungspfad derart gebildet, dass er kleinere Abmessungen aufweist als der NHS-Signalführungspfad. Zum Beispiel können sich in 2 die NHS-Signalführungspfade 216A mit einem Abstand, welcher im Wesentlichen größer ist als der Abstand, mit welchem sich der HS-Signalführungspfad 206A/B in einer beliebigen der seitlichen Richtungen erstreckt, in die X-Richtung erstrecken. In einem weiteren Beispiel weisen die NHS-Signalführungspfade 216B mehrere Abschnitte auf, welche sich mit einem Abstand, welcher im Wesentlichen größer ist als der Abstand, mit welchem sich der HS-Signalführungspfad 206A/B in einer beliebigen der seitlichen Richtungen erstreckt, in die X-Richtung oder in die Y-Richtung erstrecken. In noch einem weiteren Beispiel erstrecken sich die NHS-Signalführungspfade 216C jeweils mit einem Abstand, welcher im Wesentlichen größer ist als der Abstand, mit welchem sich der HS-Signalführungspfad 206A/B in einer beliebigen der seitlichen Richtungen erstreckt, in die Y-Richtung. Es versteht sich, dass die NHS-Signalführungspfade 216A - B jeweils als eine von verschiedenen anderen Strukturen gebildet sein können und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • Bezugnehmend auf 3 weist die Umverteilungsschicht 300 ein dielektrisches Material (oder eine Schicht) 302 auf, welches durch eine (zum Beispiel Chip- oder Package-) Begrenzung 303 definiert ist. Die Umverteilungsschicht 300 weist ferner eine Anzahl leitfähiger Strukturen auf, welche jeweils von einem entsprechenden Abschnitt der dielektrischen Schicht 302 umschlossen sind. Zum Beispiel weist die Umverteilungsschicht 300 auf: eine Strom-/Masse-Ebene 304, eine Anzahl erster Hochgeschwindigkeits-Signalführungspfade (HS-Signalführungspfade) 306A, eine Anzahl zweiter HS-Signalführungspfade 306B, eine Anzahl erster punktförmiger leitfähiger Strukturen 308A, eine Anzahl zweiter punktförmiger leitfähiger Strukturen 308B, eine erste Strom-/Masse-Referenzstruktur 310A, eine zweite Strom-/Masse-Referenzstruktur 310B, einen Schutzring 312, eine Anzahl erster Nichthochgeschwindigkeits-Signalführungspfade (NHS-Signalführungspfade) 316A, einen zweiten NHS-Signalführungspfad 316B und eine Anzahl dritter NHS-Signalführungspfade 316C. In einigen Ausführungsformen kann jede der leitfähigen Strukturen, welche in 3 gezeigt sind, eine Umsetzung der Leiterbahn von 1 sein.
  • Zum Beispiel kann die Strom-/Masse-Ebene 304 als eine Ebene gebildet sein, welche sich über die X-Richtung und die Y-Richtung erstreckt. In einigen Ausführungsformen ist die Strom-/Masse-Ebene 304 dafür eingerichtet, mindestens einem elektrisch gekoppelten Halbleiter-Die eine Versorgungsspannung (zum Beispiel VDD, VSS) bereitzustellen. Anders ausgedrückt kann die Strom-/Masse-Ebene 3 eine Versorgungsspannung führen. Eine solche Strom-/Masse-Ebene 304 kann die ersten HS-Signalführungspfade 306A und zweite HS-Signalführungspfade 306B umschließen oder auf andere Weise umgeben. Die ersten HS-Signalführungspfade 306A und zweite HS-Signalführungspfade 306B sind jeweils dafür eingerichtet, ein Signal, welches auf einer relativ hohen Frequenz (abhängig vom entsprechenden Schaltungs-Design zum Beispiel von Hunderten von Megahertz bis zu Hunderten von Gigahertz) arbeitet, für mindestens einen elektrisch gekoppelten Halbleiter-Die zu senden, zu empfangen oder auf andere Weise zu führen. Obwohl die HS-Signalführungspfade 306A - B in 3 jeweils als eine hufeisenförmige Struktur gebildet sind, versteht sich doch, dass die HS-Signalführungspfade 306A - B als beliebige verschiedene andere Strukturen (zum Beispiel ein Quadrat, ein Rechteck, eine Linie, etc.) gebildet sein können, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • Ferner können die ersten HS-Signalführungspfade 306A (welche typischerweise dafür eingerichtet sind, ähnliche Signale zu führen, zum Beispiel mit ähnlichen Komponenten eines Halbleiter-Dies funktionsfähig verbunden sind) von den ersten punktförmigen leitfähigen Strukturen 308A umgeben sein; und die zweiten HS-Signalführungspfade 306B (welche typischerweise dafür eingerichtet sind, ähnliche Signale zu führen, zum Beispiel mit ähnlichen Komponenten eines Halbleiter-Dies funktionsfähig verbunden sind) von den zweiten punktförmigen leitfähigen Strukturen 308B umgeben sein können. Die ersten punktförmigen leitfähigen Strukturen 308A können rund um die ersten HS-Signalführungspfade 306A verstreut sein (zum Beispiel eine gepunktete Struktur bilden); und die zweiten punktförmigen leitfähigen Strukturen 308B können rund um die zweiten HS-Signalführungspfade 306B verstreut sein (zum Beispiel eine gepunktete Struktur bilden). Insbesondere im Beispiel von 3 umgibt eine erste Untergruppe der ersten punktförmigen leitfähigen Strukturen 308A zwei benachbarte der ersten HS-Signalführungspfade 306A; eine zweite Untergruppe der ersten punktförmigen leitfähigen Strukturen 308A umgibt zwei andere benachbarte der ersten HS-Signalführungspfade 306A; eine erste Untergruppe der zweiten punktförmigen leitfähigen Strukturen 308B umgibt zwei benachbarte der zweiten HS-Signalführungspfade 306B; und eine zweite Untergruppe der zweiten punktförmigen leitfähigen Strukturen 308B umgibt zwei andere benachbarte der zweiten HS-Signalführungspfade 306B.
  • In verschiedenen Ausführungsformen sind die ersten punktförmigen leitfähigen Strukturen 308A und die zweiten punktförmigen leitfähigen Strukturen 308B jeweils elektrisch potentialfrei (das heißt, elektrisch von jeglichen Versorgungsspannungen getrennt). Mit solchen potentialfreien punktförmigen leitfähigen Strukturen, welche die jeweiligen HS-Signalführungspfade eng umgeben, können verschiedene Design-Regeln, welchen die HS-Signalführungspfade unterliegen, erfüllt werden, sogar wenn die Abmessungen der HS-Signalführungspfade weiterhin schrumpfen. Zum Beispiel kann ein seitlicher Abstand zwischen dem HS-Signalführungspfad und einer nächstliegenden der umgebenden punktförmigen Strukturen gleich oder nahe dem Mindestabstand sein, welcher in den Design-Regeln, denen der HS-Signalführungspfad unterliegt, festgelegt ist. Somit kann der seitliche Abstand zwischen zwei benachbarten HS-Signalführungspfaden optimal angepasst werden, und dabei die Design-Regeln erfüllt werden. In einem nicht einschränkenden Beispiel kann ein Mindestabstand 307 zwischen den zwei benachbarten ersten HS-Signalführungspfaden 306A, welche in 3 gezeigt sind, basierend auf dem fortschrittlichen Technologieknoten (zum Beispiel im einstelligen Nanometer- oder sogar im Subnanometerbereich) eines Halbleiter-Dies, mit welchem die Umverteilungsschicht 300 funktionell verbunden ist, derart optimiert oder auf andere Weise angepasst werden, dass er gleich oder größer als ungefähr 20 Mikrometer (µm) ist.
  • In verschiedenen Ausführungsformen sind die erste Strom-/Masse-Referenzstruktur 310A und die zweite Strom-/Masse-Referenzstruktur 310B jeweils an eine Stromversorgungsspannung gebunden, zum Beispiel durch Koppeln mit der Strom-/MasseEbene 304, um dadurch eine Strom-/Masse-Referenz oder eine Signalreferenz für die HS-Signalführungspfade 306A/306B bereitzustellen. Die erste Strom-/Masse-Referenzstruktur 310A kann rund um die HS-Signalführungspfade 306A; angeordnet sein; und die zweite Strom-/Masse-Referenzstruktur 310B kann rund um die HS-Signalführungspfade 306B angeordnet sein. Zum Beispiel erstreckt sich in 3 die erste Strom-/Masse-Referenzstruktur 310A entlang der Y-Richtung mit einem Vorsprung, welcher eine erste Untergruppe der HS-Signalführungspfade 306A und eine zweite Untergruppe der HS-Signalführungspfade 306A voneinander trennt; und die zweite Strom-/Masse-Referenzstruktur 310B erstreckt sich entlang der Y-Richtung mit einem Vorsprung, welcher eine erste Untergruppe der HS-Signalführungspfade 306B und eine zweite Untergruppe der HS-Signalführungspfade 306B voneinander trennt.
  • Im Beispiel von 3 können die HS-Signalführungspfade 206A und 206B ferner vom Schutzring 312 umgeben sein, welcher von der Strom-/Masse-Ebene 304 umgegeben ist. Der Schutzring 312 und die Strom-/Masse-Ebene 304 sind bei der Beispielumverteilungsschicht 300 von 3 voneinander isoliert. In einer solchen Ausführungsform kann der Schutzring 312 an dasselbe elektrische Potential wie die Strom-/Masse-Ebene 204 oder ein elektrisches Potential, welches sich vom elektrischen Potential der Strom-/Masse-Ebene 204 unterscheidet, gebunden sein. In verschiedenen Ausführungsformen kann der Schutzring 312 derart eingerichtet sein, dass ein Nebensprechen zwischen benachbarten Sätzen von Signalführungspfaden, zum Beispiel das Nebensprechen zwischen einem beliebigen der Sätze von HS-Signalführungspfaden 316A oder 316B und einem benachbarten Satz von Signalführungspfaden, vermieden wird. Zum Beispiel kann der Schutzring 312 die HS-Signalführungspfade 316A und 316B von den NHS-Signalführungspfaden 316A, 316B und 316C isolieren. Ferner kann der Schutzring 312 einen Abschnitt 313 aufweisen, welcher sich zwischen den beiden Sätzen von HS-Signalführungspfaden 306A und 306B erstreckt (oder diese voneinander trennt), welche in einigen Ausführungsformen jeweils phasenverschobene Signale führen können. Um die potentialfreien punktförmigen Strukturen 308A und 308B unterzubringen, kann ein Mindestabstand 315 zwischen dem Signalführungspfad 306A/306B und dem Schutzring 312 angepasst werden. Als ein nicht einschränkendes Beispiel kann der Abstand 315 basierend auf dem fortschrittlichen Technologieknoten (zum Beispiel im einstelligen Nanometer- oder sogar im Sub-Nanometerbereich) eines Halbleiter-Dies, mit welchem die Umverteilungsschicht 300 funktionell verbunden ist, gleich oder größer als ungefähr 20 µm sein.
  • Die Strom-/Masse-Ebene 304 kann ferner die ersten NHS-Signalführungspfade 316A, den zweiten NHS-Signalführungspfad 316B und den dritten NHS-Signalführungspfad 316C umschließen oder auf andere Weise umgeben. Die ersten NHS-Signalführungspfade 316A, der zweite NHS-Signalführungspfad 316B und die dritten NHS-Signalführungspfade 316C sind jeweils dafür eingerichtet, ein Signal, welches auf einer relativ niedrigen Frequenz (abhängig vom entsprechenden Schaltungs-Design zum Beispiel von null Hertz bis ungefähr einhundert Hertz) arbeitet, für mindestens einen elektrisch gekoppelten Halbleiter-Die zu senden, zu empfangen oder auf andere Weise zu führen. In der Regel ist der HS-Signalführungspfad derart gebildet, dass er kleinere Abmessungen aufweist als der NHS-Signalführungspfad. Zum Beispiel können sich in 3 die NHS-Signalführungspfade 316A mit einem Abstand, welcher im Wesentlichen größer ist als der Abstand, mit welchem sich der HS-Signalführungspfad 306A/B in einer beliebigen der seitlichen Richtungen erstreckt, in die X-Richtung erstrecken. In einem weiteren Beispiel weisen die NHS-Signalführungspfade 316B mehrere Abschnitte auf, welche sich mit einem Abstand, welcher im Wesentlichen größer ist als der Abstand, mit welchem sich der HS-Signalführungspfad 306A/B in einer beliebigen der seitlichen Richtungen erstreckt, in die X-Richtung oder in die Y-Richtung erstrecken. In noch einem weiteren Beispiel erstrecken sich die NHS-Signalführungspfade 316C jeweils mit einem Abstand, welcher im Wesentlichen größer ist als der Abstand, mit welchem sich der HS-Signalführungspfad 306A/B in einer beliebigen der seitlichen Richtungen erstreckt, in die Y-Richtung. Es versteht sich, dass die NHS-Signalführungspfade 316A - B jeweils als eine von verschiedenen anderen Strukturen gebildet sein können und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • 4, 5, 6, 7, 8, 9, 10, 11, 12 beziehungsweise 13 stellen andere Beispiel draufsichten jeweils einer der Umverteilungsschichten der Umverteilungsstruktur 100 von 1 im Einklang mit verschiedenen Ausführungsformen dar. Desgleichen können die Umverteilungsschichten 400, 500, 600, 700, 800, 900, 1000, 1100, 1200 und 1300 in den 4 bis 13 jeweils die Draufsicht eines Layoutdesigns von deren entsprechenden Leiterbahnen darstellen.
  • Es versteht sich, dass die Umverteilungsschichten 400 bis 1300 zu Darstellungszwecken vereinfacht dargestellt sind. Demzufolge können die Umverteilungsschichten 400 bis 1300 beliebige verschiedene andere Komponenten oder Elemente (zum Beispiel Strukturen) aufweisen, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben. Zum Beispiel sind die Strom-/Masse-Ebene und die NHS-Signalführungspfade (und die dielektrische Schicht, in welcher diese leitfähigen Strukturen eingebettet sind) in keiner der Beispielumverteilungsschichten 400 bis 1300 gezeigt. Ferner weist jede der Umverteilungsschichten 400 bis 1300 (mit Ausnahme der Umverteilungsschicht 1200 von 12) eine ähnliche Struktur der HS-Signalführungspfade und der punktförmigen Strukturen auf, wie die Umverteilungsschichten 200 und 300, und somit konzentrieren sich die Erörterungen auf die jeweiligen Schutzringe und/oder Strom-/Masse-Referenzstrukturen.
  • In 4 weist die Umverteilungsschicht 400 HS-Signalführungspfade 406A - B und punktförmige Strukturen 408A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 400 Strom-/Masse-Referenzstrukturen 410A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 400 weist einen Schutzring 412 auf, welcher diese Strukturen umgibt. Insbesondere umschließt der Schutzring 412 die HS-Signalführungspfade 406A - B, die punktförmigen Strukturen 408A - B und die Strom-/Masse-Referenzstrukturen 410A - B zur Gänze. Der Schutzring 412 kann manchmal derart bezeichnet werden, als wiese er eine geschlossene Form auf. Ferner weist der Schutzring 412 einen Abschnitt 413 auf, welcher die HS-Signalführungspfade 406A und die HS-Signalführungspfade 406B voneinander trennt (ähnlich dem erweiterten Abschnitt, welcher in den 2 und 3 gezeigt ist). Der Schutzring 412 ist mit den Strom-/Masse-Referenzstrukturen 410A - B verbunden. Der Schutzring 412 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/Masse-Ebene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 5 weist die Umverteilungsschicht 500 HS-Signalführungspfade 506A - B und punktförmige Strukturen 508A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 500 Strom-/Masse-Referenzstrukturen 510A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 500 weist keinen Schutzring auf, welcher diese Strukturen umgibt. Somit kann jeder der HS-Signalführungspfade 506A - B und jede der punktförmigen Strukturen 508A - B von einer jeweiligen Strom-/Masse-Ebene isoliert sein.
  • In 6 weist die Umverteilungsschicht 600 HS-Signalführungspfade 606A - B und punktförmige Strukturen 608A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 600 Strom-/Masse-Referenzstrukturen 610A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 600 weist einen Schutzring 612 auf, welcher die HS-Signalführungspfade 606A, die punktförmigen Strukturen 608A und die Strom-/Masse-Referenzstruktur 610A von den HS-Signalführungspfaden 606B, den punktförmigen Strukturen 608B und der Strom-/Masse-Referenzstruktur 610B trennt. Der Schutzring 612 kann manchmal derart bezeichnet werden, als wiese er eine offene Form, zum Beispiel eine „I“-Form auf. Der Schutzring 612 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/Masse-Ebene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 7 weist die Umverteilungsschicht 700 HS-Signalführungspfade 706A - B und punktförmige Strukturen 708A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 700 Strom-/Masse-Referenzstrukturen 710A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 700 weist einen Schutzring 712 auf, welcher einen ersten Abschnitt 712A, welcher sich über die HS-Signalführungspfade 706A-B, die punktförmigen Strukturen 708A - B und die Strom-/Masse-Referenzstrukturen 710A - B erstreckt; und einen zweiten Abschnitt 712B, welcher die HS-Signalführungspfade 706A, die punktförmigen Strukturen 708A und die Strom-/Masse-Referenzstruktur 710A von den HS-Signalführungspfaden 706B, den punktförmigen Strukturen 708B und der Strom-/Masse-Referenzstruktur 710B trennt, aufweist. Der Schutzring 712 kann manchmal derart bezeichnet werden, als wiese er eine offene Form auf. Zum Beispiel weist der Schutzring 712 eine Form mit zwei „L“-Formen auf, welche an jeweils einem der Schenkel jeder der L-Formen (zum Beispiel dem Abschnitt 712B) miteinander verschmolzen sind. Der Schutzring 712 kann mit den Strom-/Masse-Referenzstrukturen 710A - B verbunden oder von diesen isoliert (wie in 7 gezeigt) sein. Der Schutzring 712 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/Masse-Ebene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 8 weist die Umverteilungsschicht 800 HS-Signalführungspfade 806A - B und punktförmige Strukturen 808A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 800 Strom-/Masse-Referenzstrukturen 810A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 800 weist einen Schutzring 812 auf, welcher einen ersten Abschnitt 812A, welcher sich über die HS-Signalführungspfade 806A-B, die punktförmigen Strukturen 808A - B und die Strom-/Masse-Referenzstrukturen 810A - B erstreckt; einen zweiten Abschnitt 812B, welcher die HS-Signalführungspfade 806A, die punktförmigen Strukturen 808A und die Strom-/Masse-Referenzstruktur 810A von den HS-Signalführungspfaden 806B, den punktförmigen Strukturen 808B und der Strom-/Masse-Referenzstruktur 810B trennt; und einen dritten Abschnitt 812C, welcher sich über die HS-Signalführungspfade 806A - B, die punktförmigen Strukturen 808A - B und die Strom-/Masse-Referenzstrukturen 810A - B erstreckt, aufweist. Die Abschnitte 812A und 812C sind parallel zueinander, wobei der Abschnitt 812B die Abschnitte 812A und 812C an deren jeweiligen Mittelpunkten miteinander verbindet. Demzufolge kann der Schutzring 812 manchmal derart bezeichnet werden, als wiese er eine offene Form auf. Zum Beispiel weist der Schutzring 812 eine Form mit zwei „U“-Formen, welche im Uhrzeigersinn beziehungsweise gegen den Uhrzeigersinn um jeweils 90 Grad verdreht und an der jeweiligen unteren Begrenzung (zum Beispiel dem Abschnitt 812B) jeder der U-Formen miteinander verschmolzen sind, auf. Der Schutzring 812 kann mit den Strom-/Masse-Referenzstrukturen 810A - B verbunden oder von diesen isoliert (wie in 8 gezeigt) sein. Der Schutzring 812 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/MasseEbene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 9 weist die Umverteilungsschicht 900 HS-Signalführungspfade 906A - B und punktförmige Strukturen 908A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 900 Strom-/Masse-Referenzstrukturen 910A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 900 weist einen Schutzring 912 auf, welcher einen ersten Abschnitt 912A, welcher sich über die HS-Signalführungspfade 906A-B, die punktförmigen Strukturen 908A - B und die Strom-/Masse-Referenzstrukturen 910A - B erstreckt; einen zweiten Abschnitt 912B, welcher die HS-Signalführungspfade 906A, die punktförmigen Strukturen 908A und die Strom-/Masse-Referenzstruktur 910A von den HS-Signalführungspfaden 906B, den punktförmigen Strukturen 908B und der Strom-/Masse-Referenzstruktur 910B trennt; einen dritten Abschnitt 912C, welcher sich über die HS-Signalführungspfade 906A - B, die punktförmigen Strukturen 908A - B und die Strom-/Masse-Referenzstrukturen 910A - B erstreckt, vierte und fünfte Abschnitte 912D und 912E, welche jeweils mit den beiden Enden des ersten Abschnitts 912A verbunden sind; und sechste und siebte Abschnitte 912F und 912G, welche jeweils mit den beiden Enden des dritten Abschnitts 912C verbunden sind, aufweist. Die Abschnitte 912A und 912C sind parallel zueinander, wobei der Abschnitt 912B die Abschnitte 912A und 912C an deren jeweiligen Mittelpunkten miteinander verbindet. Demzufolge kann der Schutzring 912 manchmal derart bezeichnet werden, als wiese er eine offene Form auf. Zum Beispiel weist der Schutzring 912 eine Form mit zwei zueinander gespiegelten „C“-Formen auf, welche an der Seitenbegrenzung jeder der C-Formen (zum Beispiel dem Abschnitt 912B) miteinander verschmolzen sind. Der Schutzring 912 kann mit den Strom-/Masse-Referenzstrukturen 910A - B verbunden oder von diesen isoliert (wie in 9 gezeigt) sein. Der Schutzring 912 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/MasseEbene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 10 weist die Umverteilungsschicht 1000 HS-Signalführungspfade 1006A - B und punktförmige Strukturen 1008A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 1000 weist jedoch keinerlei Strom-/Masse-Referenzstruktur auf. Die Umverteilungsschicht 1000 weist einen Schutzring 1012 auf, welcher diese Strukturen umgibt. Insbesondere umschließt der Schutzring 1012 die HS-Signalführungspfade 1006A - B und die punktförmigen Strukturen 1008A - B zur Gänze. Der Schutzring 1012 kann manchmal derart bezeichnet werden, als wiese er eine geschlossene Form auf. Ferner weist der Schutzring 1012 einen Abschnitt 1013 auf, welcher die HS-Signalführungspfade 1006A und die HS-Signalführungspfade 1006B voneinander trennt (ähnlich dem erweiterten Abschnitt, welcher in den 2 und 3 gezeigt ist). Der Schutzring 1012 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/Masse-Ebene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 11 weist die Umverteilungsschicht 1100 HS-Signalführungspfade 1106A - B und punktförmige Strukturen 1108A - B ähnlich den HS-Signalführungspfaden und den punktförmigen Strukturen, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 1100 Strom-/Masse-Referenzstrukturen 1110A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Die Umverteilungsschicht 1100 weist einen Schutzring 1112 auf, welcher diese Strukturen umgibt. Insbesondere umschließt der Schutzring 1112 die HS-Signalführungspfade 1106A - B, die punktförmigen Strukturen 1108A - B und die Strom-/Masse-Referenzstrukturen 1110A - B zur Gänze. Der Schutzring 1112 kann manchmal derart bezeichnet werden, als wiese er eine geschlossene Form auf. Ferner weist der Schutzring 1112 einen Abschnitt 1113 auf, welcher die HS-Signalführungspfade 1106A und die HS-Signalführungspfade 1106B voneinander trennt (ähnlich dem erweiterten Abschnitt, welcher in den 2 und 3 gezeigt ist). Der Schutzring 1112 ist von den Strom-/Masse-Referenzstrukturen 1110A - B isoliert. Der Schutzring 1112 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/Masse-Ebene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 12 weist die Umverteilungsschicht 1200 HS-Signalführungspfade 1206A - B ähnlich den HS-Signalführungspfaden, welche in den 2 und 3 gezeigt sind, auf. Desgleichen weist die Umverteilungsschicht 1200 Strom-/Masse-Referenzstrukturen 1210A - B ähnlich den Strom-/Masse-Referenzstrukturen, welche in den 2 und 3 gezeigt sind, auf. Im Einklang mit einigen anderen Ausführungsformen kann die Umverteilungsschicht 1200 jedoch keinerlei punktförmige Strukturen, wie sie in den 2 und 3 gezeigt sind, aufweisen. Die Umverteilungsschicht 1200 weist einen Schutzring 1212 auf, welcher diese Strukturen umgibt. Insbesondere umschließt der Schutzring 1212 die HS-Signalführungspfade 1206A - B und die Strom-/Masse-Referenzstrukturen 1210A - B zur Gänze. Der Schutzring 1212 kann manchmal derart bezeichnet werden, als wiese er eine geschlossene Form auf. Ferner weist der Schutzring 1212 einen Abschnitt 1213 auf, welcher die HS-Signalführungspfade 1206A und die HS-Signalführungspfade 1206B voneinander trennt (ähnlich dem erweiterten Abschnitt, welcher in den 2 und 3 gezeigt ist). Der Schutzring 1212 ist mit den Strom-/Masse-Referenzstrukturen 1210A - B verbunden. Der Schutzring 1212 kann (zum Beispiel ähnlich dem Schutzring 212) mit einer Strom-/Masse-Ebene verschmolzen oder (zum Beispiel ähnlich dem Schutzring 312) von dieser isoliert sein.
  • In 13 weist die Umverteilungsschicht 1300 eine Anzahl von „lokalen“ Schutzringen 1302A, 1302B, 1302C, 1302D, 1302E und 1302F auf, welche jeweils im Wesentlichen ähnlich dem Schutzring 412 (4) sind, welcher eine Anzahl von HS-Signalführungspfaden umgibt und einen erweiterten Abschnitt, welcher eine erste Untergruppe der HS-Signalführungspfade von einer zweiten Untergruppe der HS-Signalführungspfade trennt, aufweist. In einigen Ausführungsformen kann die Umverteilungsschicht 1300 innerhalb eines Chips oder einer Package-Begrenzung 1301 einen „globalen“ Schutzring 1304 aufweisen, welcher die Begrenzung 1301 auskleidet. Der globale Schutzring 1304 kann eine Strom-/MasseEbene, welche mit den lokalen Schutzringen 1302A - F verbunden oder von diesen isoliert ist, umschließen.
  • 14 stellt ein Flussdiagramm eines Beispielverfahrens 1400 zum Bilden mindestens eines Abschnitts einer Umverteilungsstruktur wie hierin offenbart im Einklang mit verschiedenen Ausführungsformen dar. Zum Beispiel können mindestens einige der Vorgänge (oder Schritte) des Verfahrens 1400 ausgeführt werden, um eine Umverteilungsstruktur, welche eine Anzahl von Umverteilungsschichten jeweils aufweisend eine Anzahl von HS-Signalführungspfaden, jeder davon umgeben von einer Anzahl potentialfreier punktförmiger Strukturen, aufweist, herzustellen, zu fertigen oder auf andere Weise zu bilden. Darüber hinaus können die Beispiel-Layouts gemäß ihrer Erörterung in Bezug auf die 2 - 13 in einem oder mehreren der Vorgänge des Verfahrens 1400 dazu verwendet werden, die offenbarte Umverteilungsstruktur zu bilden.
  • Dabei ist festzuhalten, dass das Verfahren 1400 nur als ein Beispiel dient und nicht dafür vorgesehen ist, die vorliegende Offenbarung einzuschränken. Demzufolge versteht sich, dass zusätzliche Vorgänge vor, während und nach dem Verfahren 1400 von 14 bereitgestellt werden können, und dass einige andere Vorgänge hierin nur kurz beschrieben sein können. In einigen Ausführungsformen können die Vorgänge des Verfahrens 1400 mit Querschnittsansichten eines Abschnitts einer Beispielumverteilungsstruktur 1500, welche eine oder mehrere der Umverteilungsschichten, welche in Bezug auf die 2 - 13 erörtert worden sind, aufweist, in verschiedenen Herstellungsstadien, wie sie in den 15, 16, 17, 18, 19, 20, 21, 22, 23 beziehungsweise 24 gezeigt sind, in Zusammenhang gebracht werden, was nachfolgend ausführlicher erörtert wird.
  • In einem kurzen Überblick beginnt das Verfahren 1400 mit Vorgang 1402, dem Bilden einer ersten dielektrischen Schicht. Das Verfahren 1400 setzt sich mit Vorgang 1404 fort, dem Bilden eines ersten Durchkontaktierungslochs. Das Verfahren 1400 setzt sich mit Vorgang 1406 fort, dem Strukturieren einer ersten Fotolackschicht. Das Verfahren 1400 setzt sich mit Vorgang 1408 fort, dem Bilden einer ersten Durchkontaktierung und einer ersten Leiterbahn. Das Verfahren 1400 setzt sich mit Vorgang 1410 fort, dem Entfernen der strukturierten ersten Fotolackschicht. Das Verfahren 1400 setzt sich mit Vorgang 1412 fort, dem Bilden einer zweiten dielektrischen Schicht. Das Verfahren 1400 setzt sich mit Vorgang 1414 fort, dem Bilden eines zweiten Durchkontaktierungslochs. Das Verfahren 1400 setzt sich mit Vorgang 1416 fort, dem Strukturieren einer zweiten Fotolackschicht. Das Verfahren 1400 setzt sich mit Vorgang 1418 fort, dem Bilden einer zweiten Durchkontaktierung und einer zweiten Leiterbahn. Das Verfahren 1400 setzt sich mit Vorgang 1420 fort, dem Entfernen der strukturierten zweiten Fotolackschicht.
  • Entsprechend dem Vorgang 1402 von 14, stellt 15 eine Querschnittsansicht der Umverteilungsstruktur 1500, welche eine erste dielektrische Schicht 1504 gebildet über einem Substrat (oder einem Träger) 1502 aufweist, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar.
  • In einigen Ausführungsformen kann das Substrat 1502 aus einem Halbleitermaterial, wie zum Beispiel Silizium, Germanium, Diamant oder dergleichen, gebildet sein. In anderen Ausführungsformen können auch Verbundmaterialien, wie zum Beispiel Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Indiumarsenid, Indiumphosphid, Silizium-Germaniumkarbid, Gallium-Arsenphosphid, Gallium-Indiumphosphid, Kombinationen davon und dergleichen, verwendet werden. Das Substrat 1502 kann ein Zwischenelement sein. Darüber hinaus kann das Substrat 1502 ein SOI-Substrat sein. Im In der Regel weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie zum Beispiel epitaxiales Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium auf Isolator (SGOI) oder Kombinationen davon, auf. Bauelemente, wie zum Beispiel Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen, können in und/oder auf einer Fläche des Substrats 1502 gebildet werden. Ferner können Verbinder, zum Beispiel durch Silizium/Substrat-Durchkontaktierungen und dergleichen, in und/oder auf einer Fläche des Substrats 1502, welche der ersten dielektrischen Schicht 1504 zugewandt ist, gebildet werden. Das Substrat 1502 basiert in einer alternativen Ausführungsform auf einem Isolierkern, wie zum Beispiel einem glasfaserverstärkten Harzkern. Ein Beispiel für ein Kernmaterial ist Glasfaserharz, wie zum Beispiel FR4. Alternativen für das Kernmaterial enthalten Bismaleimidtriazin-Harz (BT-Harz), oder als Alternative auch gedruckte Schaltungsplatten-Materialien (PCB-Materialien) oder -Filme. Aufbaufilme, wie zum Beispiel Ajinomoto-Aufbaufilm (ABF) oder andere Laminate, können für das Substrat 1502 ebenfalls verwendet werden.
  • In einigen anderen Ausführungsformen kann der Träger 1502 vorübergehende mechanische und strukturelle Unterstützung für verschiedene Elemente während nachfolgenden Bearbeitungsschritten bereitstellen. Auf diese Weise kann eine Beschädigung der Halbleiter-Dies, welche an die Umverteilungsstruktur 1500 gebondet werden, verringert oder verhindert werden. Der Träger 1502 kann zum Beispiel Glas, Keramik und dergleichen enthalten. In einigen Ausführungsformen kann der Träger 1502 im Wesentlichen frei von jeglichen aktiven Bauelementen und/oder funktionellen Schaltungen sein. In einigen Ausführungsformen kann eine Trennschicht (nicht gezeigt) optional zwischen der ersten dielektrischen Schicht 1504 und dem Träger 1502 gebildet sein. Die Trennschicht wird dazu verwendet, die erste dielektrische Schicht 1504 am Träger 1502 anzubringen. Eine solche Trennschicht kann ein beliebiger geeigneter Klebstoff, wie zum Beispiel ein Ultraviolett-Kleber (UV-Kleber) oder dergleichen, sein.
  • Die erste dielektrische Schicht 1504 ist aus einem Polymer, welches ein lichtempfindliches Material, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen sein kann, gebildet, welches unter Verwendung von Lithografie strukturiert werden kann. In anderen Ausführungsformen ist die erste dielektrische Schicht 1504 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertem Phosphorsilikatglas (BPSG) oder dergleichen gebildet. Die erste dielektrische Schicht 1504 kann durch Rotationsbeschichtung, Laminierung, CVD, dergleichen oder eine Kombination davon gebildet werden.
  • Entsprechend dem Vorgang 1404 von 14, stellt 16 eine Querschnittsansicht der Umverteilungsstruktur 1500, in welcher die erste dielektrische Schicht 1504 strukturiert worden ist, um ein erstes Durchkontaktierungsloch 1506 zu bilden, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Das erste Durchkontaktierungsloch 1506 kann durch Ätzen der (zum Beispiel deckenden) ersten dielektrischen Schicht 1504 durch eine Maskenschicht, welche über der deckenden ersten dielektrischen Schicht 1504 gebildet worden ist, gebildet werden, bis ein Abschnitt des Substrats/Trägers 1502 freigelegt ist. In der Ausführungsform, in welcher ein oder mehrere Verbinder entlang der Kontaktfläche des Substrats 1502 gebildet sind, kann der Ätzprozess dann gestoppt werden, wenn das Durchkontaktierungsloch 1506 einen entsprechenden der Verbinder freilegt. Der Ätzprozess kann ein Nassätzprozess, ein Trockenätzprozess oder Kombinationen derselben sein.
  • Entsprechend dem Vorgang 1406 von 14, stellt 17 eine Querschnittsansicht der Umverteilungsstruktur 1500, in welcher eine erste Fotolackschicht 1508 strukturiert worden ist, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Die erste Fotolackschicht (oder anderweitig lichtempfindliche Schichten) 1508 wird zunächst als eine deckende Schicht über der ersten dielektrischen Schicht 1504 gebildet. Als nächstes werden ein oder mehrere Ätzprozess/e durchgeführt, um die deckende erste Fotolackschicht 1508 zu strukturieren, wodurch ein Leitungsloch 1510 gebildet wird. In einigen Ausführungsformen kann ein solcher Strukturierungsprozess im Einklang mit einer oder mehreren Strukturen der oben erörterten Layouts durchgeführt werden.
  • Entsprechend dem Vorgang 1408 von 14, stellt 18 eine Querschnittsansicht der Umverteilungsstruktur 1500, welche eine erste Durchkontaktierung 1512 und eine erste Leiterbahn 1514 aufweist, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Die erste Durchkontaktierung 1512 und die erste Leiterbahn 1514 können gebildet werden, indem das Durchkontaktierungsloch 1506 beziehungsweise mindestens ein Abschnitt des Leitungslochs 1510 mit einem leitfähigen Material gefüllt werden. Das leitfähige Material kann ein Metall, wie zum Beispiel Kupfer, Titan, Wolfram, Aluminium oder dergleichen, umfassen. Das leitfähige Material kann durch Plattieren, wie zum Beispiel Elektroplattieren oder stromloses Plattieren oder dergleichen, gebildet werden.
  • Entsprechend dem Vorgang 1410 von 14, stellt 19 eine Querschnittsansicht der Umverteilungsstruktur 1500, in welcher die strukturierte erste Fotolackschicht 1508 entfernt wird, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Nach dem Bilden der ersten Durchkontaktierung 1512 und der ersten Leiterbahn 1514 wird die strukturierte erste Fotolackschicht 1508 entfernt. Die erste Fotolackschicht 1508 kann durch einen annehmbaren Veraschungs- oder Abstreifprozess, zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden.
  • Entsprechend dem Vorgang 1412 von 14, stellt 20 eine Querschnittsansicht der Umverteilungsstruktur 1500, welche eine zweite dielektrische Schicht 1516 gebildet über der ersten dielektrischen Schicht 1504 aufweist, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Die zweite dielektrische Schicht 1506 ist aus einem Polymer, welches ein lichtempfindliches Material, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen sein kann, gebildet, welches unter Verwendung von Lithografie strukturiert werden kann. In anderen Ausführungsformen ist die erste dielektrische Schicht 1504 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertem Phosphorsilikatglas (BPSG) oder dergleichen gebildet. Die zweite dielektrische Schicht 1506 kann durch Rotationsbeschichtung, Laminierung, CVD, dergleichen oder eine Kombination davon gebildet werden.
  • Entsprechend dem Vorgang 1414 von 14, stellt 21 eine Querschnittsansicht der Umverteilungsstruktur 1500, in welcher die zweite dielektrische Schicht 1516 strukturiert worden ist, um ein zweites Durchkontaktierungsloch 1518 zu bilden, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Das zweite Durchkontaktierungsloch 1518 kann durch Ätzen der (zum Beispiel deckenden) zweiten dielektrischen Schicht 1516 durch eine Maskenschicht, welche über der deckenden ersten dielektrischen Schicht 1516 gebildet worden ist, gebildet werden, bis ein Abschnitt der ersten Leiterbahn 1514 freigelegt ist. Der Ätzprozess kann einen Nassätzprozess, einen Trockenätzprozess oder Kombinationen derselben umfassen.
  • Entsprechend dem Vorgang 1416 von 14, stellt 22 eine Querschnittsansicht der Umverteilungsstruktur 1500, in welcher eine zweite Fotolackschicht 1520 strukturiert worden ist, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Die zweite Fotolackschicht (oder anderweitig lichtempfindliche Schichten) 1520 wird zunächst als eine deckende Schicht über der zweiten dielektrischen Schicht 1516 gebildet. Als nächstes werden ein oder mehrere Ätzprozess/e durchgeführt, um die deckende zweite Fotolackschicht 1520 zu strukturieren, wodurch ein Leitungsloch 1522 gebildet wird. In einigen Ausführungsformen kann ein solcher Strukturierungsprozess im Einklang mit einer oder mehreren Strukturen der oben erörterten Layouts durchgeführt werden.
  • Entsprechend dem Vorgang 1418 von 14, stellt 23 eine Querschnittsansicht der Umverteilungsstruktur 1500, welche eine zweite Durchkontaktierung 1522 und eine zweite Leiterbahn 1524 aufweist, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Die zweite Durchkontaktierung 1522 und die zweite Leiterbahn 1524 können gebildet werden, indem das Durchkontaktierungsloch 1518 beziehungsweise mindestens ein Abschnitt des Leitungslochs 1522 mit einem leitfähigen Material gefüllt werden. Das leitfähige Material kann ein Metall, wie zum Beispiel Kupfer, Titan, Wolfram, Aluminium oder dergleichen, umfassen. Das leitfähige Material kann durch Plattieren, wie zum Beispiel Elektroplattieren oder stromloses Plattieren oder dergleichen, gebildet werden.
  • Entsprechend dem Vorgang 1420 von 14, stellt 24 eine Querschnittsansicht der Umverteilungsstruktur 1500, in welcher die strukturierte zweite Fotolackschicht 1520 entfernt wird, in einem der verschiedenen Stadien der Herstellung im Einklang mit verschiedenen Ausführungsformen dar. Nach dem Bilden der zweiten Durchkontaktierung 1522 und der zweiten Leiterbahn 1524 wird die strukturierte zweite Fotolackschicht 1520 entfernt. Die zweite Fotolackschicht 1520 kann durch einen annehmbaren Veraschungs- oder Abstreifprozess, zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden.
  • Im Einklang mit verschiedenen Ausführungsformen können die erste Leiterbahn 1514 und die zweite Durchkontaktierung 1522 als eine erste (oder unterste) Umverteilungsschicht der offenbarten Umverteilungsstruktur 1500 bezeichnet werden. Durch Wiederholen mindestens einiger der Vorgänge des Verfahrens 1400 (zum Beispiel der Vorgänge 1412 bis 1420) kann die Umverteilungsstruktur 1500 eine oder mehrere obere Umverteilungsschichten aufweisen, welche über der ersten Umverteilungsschicht gestapelt oder auf andere Weise angeordnet werden. In einigen Ausführungsformen kann die erste Durchkontaktierung 1512 als ein Verbinder dienen, welcher dafür eingerichtet ist, die Umverteilungsstruktur 1500 mit einem Package-Substrat zu koppeln, während eine Leiterbahn in einer obersten Umverteilungsschicht der Umverteilungsstruktur 1500 mit einem Verbinder verbunden werden kann, welcher dafür eingerichtet ist, die Umverteilungsstruktur 1500 mit einem Halbleiter-Die zu koppeln. Zum Beispiel kann nach dem Bilden der Umverteilungsstruktur 1500, welches das Bilden einer gewünschten Anzahl von Umverteilungsschichten umfasst, durch Ausführen mindestens einiger der folgenden Vorgänge ein gepacktes Halbleiterbauelement gebildet werden: Anbringen (oder Bonden) einer Anzahl von Halbleiter-Dies an der Umverteilungsstruktur 1500 durch eine Anzahl erster Verbinder, welche entlang einer Seite der Umverteilungsstruktur 1500 angeordnet sind; und Anbringen (oder Bonden) eines Package-Substrats an der Umverteilungsstruktur 1500 durch eine Anzahl zweiter Verbinder, welche entlang der anderen Seite der Umverteilungsstruktur 1500 angeordnet sind.
  • 25 stellt eine Querschnittsansicht eines Abschnitts einer solchen Umverteilungsstruktur 1500, welche eine Anzahl der offenbarten Umverteilungsschichten aufweist, im Einklang mit verschiedenen Ausführungsformen dar. Als ein repräsentatives Beispiel werden verschiedene leitfähige Strukturen jeder der Umverteilungsschichten der Umverteilungsstruktur 1500 im Einklang mit dem Layout 400 von 4 gebildet. Darüber hinaus ist die Querschnittsansicht von 15 entlang einer symbolischen Linie A-A, wie in 4 gezeigt, geschnitten worden, welche sich von einer Kante des Schutzrings 412 erstreckt, entlang der Strom-/Masse-Referenzstruktur 410A und über eine oder mehrere der punktförmigen Strukturen 408A verläuft, und sich bis zu der entgegengesetzten Kante des Schutzrings 412 erstreckt.
  • Es sei darauf hingewiesen, dass dieser Querschnitt auf keinen der HS-Signalführungspfade 406A (4) trifft. Die Querschnittsansicht von 15 zeigt jedoch zur Veranschaulichung trotzdem einen der HS-Signalführungspfade 406A, weswegen ein solcher HS-Signalführungspfad 406A in gepunkteten Linien gezeigt ist. Wie dargestellt, weist die Umverteilungsstruktur 1500 den Schutzring 412, die Strom-/Masse-Referenzstruktur 410A, die HS-Signalführungspfade 406A und die punktförmige Struktur 408A gebildet über sechs Umverteilungsschichten 2501A, 2501B, 2501C, 2501D, 2501E und 2501F auf. Die Umverteilungsstruktur 1500 kann mehr oder weniger Umverteilungsschichten aufweisen, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • Mit Ausnahme der punktförmigen Struktur 408A weist jede der Umverteilungsschichten mindestens eine Leiterbahn (zum Beispiel 2512) und eine Durchkontaktierung (zum Beispiel 2514) auf. Die Leiterbahn 2512 und die Durchkontaktierung 2514 sind im Wesentlichen gleich der Leiterbahn 1514/1524 beziehungsweise der Durchkontaktierung 1512/1522, welche oben in Bezug auf die 15 - 24 erörtert worden sind. In einigen Ausführungsformen kann die punktförmige Struktur 408A (und beliebige andere punktförmige Strukturen gemäß der vorliegenden Offenbarung) nur eine Anzahl isolierter oder auf andere Weise eigenständiger Leiterbahnen aufweisen, das heißt, keine zwischen benachbarten Leiterbahnen gebildete Durchkontaktierung, wie in 25 gezeigt. Es versteht sich jedoch, dass die punktförmige Struktur 408A (und beliebige andere punktförmige Strukturen gemäß der vorliegenden Offenbarung) eine zwischen benachbarte Leiterbahnen geschaltete Durchkontaktierung aufweisen kann, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleibt.
  • Wie ferner in 25 gezeigt, sind eine Anzahl erster Verbinder (zum Beispiel C4-Höcker) 2520 mit einer ersten Seite der Umverteilungsstruktur 1500 gekoppelt, und eine Anzahl zweiter Verbinder (zum Beispiel Mikrohöcker) 2530 sind mit einer zweiten (entgegengesetzten) Seite der Umverteilungsstruktur 1500 gekoppelt. Solche Verbinder 2520 und 2530 ermöglichen, dass die Umverteilungsstruktur 1500 eine Anzahl von Halbleiter-Dies (zum Beispiel Logik-Dies, Speicher-Dies, etc.) mit einem Package-Substrat koppelt, wodurch ein gepacktes Halbleiterbauelement gebildet wird, welches im Folgenden erörtert wird.
  • 26, 27, 28 beziehungsweise 29 stellen eine Anzahl von gepackten Beispiel-Halbleiterbauelementen (oder Packages) 2600, 2700, 2800 beziehungsweise 2900 dar, welche jeweils die offenbarte Umverteilungsstruktur im Einklang mit verschiedenen Ausführungsformen aufweisen (zum Beispiel mindestens eine Umverteilungsstruktur, welche eine Anzahl der oben in Bezug auf die 2 - 13 erörterten Umverteilungsschichten aufweist). Es sei darauf hingewiesen, dass die Packages 2600 bis 2900 zur Veranschaulichung vereinfacht worden sind, und somit kann jedes der Packages 2600 bis 2900 beliebige verschiedene andere Elemente/Komponenten aufweisen, und dabei innerhalb des Umfangs der vorliegenden Offenbarung bleiben.
  • In 26 weist das Package 2600 eine Umverteilungsstruktur 2602 auf, welche eine Anzahl der Umverteilungsschichten, welche oben in Bezug auf die 2 - 13 erörtert werden, aufweist. Das Package 2600 weist eine Anzahl erster Verbinder 2604, welche an einer ersten Seite der Umverteilungsstruktur 2602 angeordnet sind, und eine Anzahl zweiter Verbinder 2608, welche an einer zweiten, entgegengesetzten Seite der Umverteilungsstruktur 2602 angeordnet sind, auf. Die ersten Verbinder 2604 sind dafür eingerichtet, die Umverteilungsstruktur 2602 mit einer Anzahl von Halbleiter-Dies 2606 zu koppeln, und die zweiten Verbinder 2608 sind dafür eingerichtet, die Umverteilungsstruktur 2602 mit einem Package-Substrat 2610 zu koppeln. Ferner weist das Package 2600 an einer Seite des Package-Substrats 2610, welche der Seite, welche der Umverteilungsstruktur 2602 zugewandt ist, entgegengesetzt ist, eine Anzahl dritter Verbinder 2612 auf. Ein solches Package 2600 kann manchmal als eine integrierte Chip-auf-Wafer-auf-Substrat-Umverteilungsschaltung (integrierte CoWoS-R-Schaltung) bezeichnet werden.
  • In einigen Ausführungsformen können die ersten/zweiten/dritten Verbinder 2604/2608/2612 Lotkugeln, Metallsäulen, Chipverbindungshöcker mit gesteuertem Kollaps (C4), Mikrohöcker, Höcker gebildet durch eine chemische-Nickel-chemische Palladium-Tauchgold-Technik (ENEPIG), eine Kombination davon (zum Beispiel eine Metallsäule, welche eine daran angebrachte Lotkugel aufweist) oder dergleichen sein. Die Verbinder 2604/2608/2612 können ein leitfähiges Material, wie zum Beispiel Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon, enthalten. In einigen Ausführungsformen enthalten die Verbinder 2604/2608/2612 ein eutektisches Material, und können zum Beispiel einen Löthöcker oder eine Lotkugel aufweisen. Das Lötmaterial können zum Beispiel Lote auf Bleibasis und bleifreie Lote sein, wie zum Beispiel Pb-Sn-Zusammensetzungen als Lot auf Bleibasis; bleifreie Lote wie zum Beispiel InSb-, Zinn-, Silber- und Kupfer-Zusammensetzungen („SAC-" Zusammensetzungen); und andere eutektische Materialien, welche einen gemeinsamen Schmelzpunkt aufweisen und leitfähige Lötverbindungen in elektrischen Anwendungen bilden. Für bleifreies Lot können SAC-Lote verschiedener Zusammensetzung verwendet werden, wie zum Beispiel SAC 105 (98,5 % Sn, 1,0 % Ag, 0,5 % Cu), SAC 305 und SAC 405. Bleifreie Verbinder, wie zum Beispiel Lotkügelchen, können auch aus SnCu-Verbindungen ohne die Verwendung von Silber (Ag) gebildet sein. Alternativ dazu können bleifreie Lotverbindungen Zinn und Silber, Sn-Ag, ohne die Verwendung von Kupfer enthalten. Die Verbinder 2604/2608/2612 können ein Gitter, wie zum Beispiel eine Kugelgitteranordnung (BGA), bilden. In einigen Ausführungsformen kann ein Umschmelzprozess durchgeführt werden, welcher den Verbindern 2604/2608/2612 in einigen Ausführungsformen die Form einer Teilkugel verleiht. Alternativ dazu können die Verbinder 2604/2608/2612 andere Formen aufweisen.
  • Die Verbinder 2604/2608/2612 können zum Beispiel auch nicht-kugelförmige leitfähige Verbinder aufweisen. In einigen Ausführungsformen weisen die Verbinder 2604/2608/2612 Metallsäulen (wie zum Beispiel eine Kupfersäule) gebildet durch Zerstäubung/Sputtern, Drucken, Elektroplattieren, stromloses Plattieren, CVD oder dergleichen, mit oder ohne einem Lotmaterial darauf, auf. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale oder abgeschrägte Seitenwände aufweisen.
  • Im Einklang mit einigen Ausführungsformen können die Verbinder 2604/2608/2612 auch eine Under-Bump-Metallisierung (UBM, Metallisierung unter den Höckern) aufweisen, welche über einer obersten Metallisierungsstruktur gebildet und strukturiert worden ist, wodurch eine elektrische Verbindung mit einer obersten Metallisierungsschicht gebildet wird. Die UBMs stellen eine elektrische Verbindung bereit, über welcher ein elektrischer Verbinder, zum Beispiel ein Lotkügelchen oder -höcker, eine leitfähige Säule oder dergleichen, angeordnet werden kann. In einer Ausführungsform weisen die UBMs eine Diffusionsbarriereschicht, eine Impfschicht oder eine Kombination davon auf. Die Diffusionsbarriereschicht kann Ti, TiN, Ta, TaN oder Kombinationen davon enthalten. Die Impfschicht kann Kupfer oder Kupferlegierungen enthalten. Es können jedoch auch andere Metalle, wie zum Beispiel Nickel, Palladium, Silber, Gold, Aluminium, Kombinationen davon und Mehrfachschichten davon, enthalten sein. In einer Ausführungsform werden die UBMs unter Verwendung von Zerstäubung/Sputtern gebildet. In anderen Ausführungsformen kann Elektroplattieren verwendet werden.
  • Die Halbleiter-Dies 2606 können jeweils einen Grundkörper, einen Interconnect-Bereich und Verbinder aufweisen. Der Grundkörper kann eine Anzahl von Dies, Substraten, Transistoren, aktiven Bauelementen, passiven Bauelementen oder dergleichen aufweisen. Der Interconnect-Bereich kann eine leitfähige Struktur bereitstellen, welche eine Pin-out-Kontaktstruktur für den Grundkörper ermöglicht. Die Verbinder können an einer Seite jedes der Dies angeordnet sein, und können dazu verwendet werden, den Die physisch und elektrisch mit Verbindern 2604 zu verbinden. Die Verbinder können durch den Interconnect-Bereich elektrisch mit dem Grundkörper verbunden sein. In verschiedenen Ausführungsformen können die Halbleiter-Dies 2606 jeweils als ein Logik-Die, ein Speicher Die oder eine Kombination davon umgesetzt sein. Beispiel-Logik-Dies umfassen zentrale Verarbeitungseinheiten (CPUs), Anwendungsprozessoren (APs), Systeme auf Chips (SOCs), anwendungsspezifische integrierte Schaltungen (ASICs) oder andere Arten von Logik-Dies, welche Logiktransistoren darin aufweisen. Beispiel-Speicher-Dies umfassen dynamische Direktzugriffsspeicher-Dies (DRAM-Dies), statische Direktzugriffsspeicher-Dies (SRAM-Dies), Speicher-Dies mit hoher Bandbreite (HBM-Dies), mikroelektromechanische System-Dies (MEMS-Dies), Hybrid-Speicherwürfel-Dies (HMC-Dies) oder dergleichen.
  • In 27 weist das Package 2700 eine erste Umverteilungsstruktur 2702 und eine zweite Umverteilungsstruktur 2704 auf, welche jeweils eine Anzahl der Umverteilungsschichten, welche oben in Bezug auf die 2-13 erörtert wurden, aufweisen. Das Package 2700 weist ein Formmaterial 2706 auf, wobei die Umverteilungsstrukturen 2702 und 2704 jeweils an beiden Seiten desselben angeordnet sind. Das Formmaterial 2706 kann eine Formmasse, eine Formunterfüllung, ein Epoxid oder ein Harz enthalten. Innerhalb des Formmaterials 2706 weist das Package 2700 eine Anzahl von Zwischenelementen (manchmal als lokale Siliziumzwischenverbindung (LSI) bezeichnet) 2708 und eine Anzahl von Durchkontaktierungen 2710 auf. Das Zwischenelement 2708 kann eine höhere Anzahl elektrischer Pfade, Verbindungen und dergleichen in einem kleineren Bereich aufweisen, als auf andere Weise möglich wäre. Das Package 2700 weist eine Anzahl erster Verbinder 2712, welche an einer Seite der ersten Umverteilungsstruktur 2702, welche der Seite, welche dem Formmaterial 2706 zugewandt ist, entgegengesetzt ist, angeordnet sind, und eine Anzahl zweiter Verbinder 2716, welche an einer Seite der zweiten Umverteilungsstruktur 2704, welche der Seite, welche dem Formmaterial 2706 zugewandt ist, entgegengesetzt ist, angeordnet sind, auf. Die ersten Verbinder 2712 sind dafür eingerichtet, die erste Umverteilungsstruktur 2702 mit einer Anzahl von Halbleiter-Dies 2714 zu koppeln, und die zweiten Verbinder 2716 sind dafür eingerichtet, die zweite Umverteilungsstruktur 2704 mit einem Package-Substrat 2718 zu koppeln. Ferner weist das Package 2700 an einer Seite des Package-Substrats 2718, welche der Seite, welche der Umverteilungsstruktur 2704 zugewandt ist, entgegengesetzt ist, eine Anzahl dritter Verbinder 2720 auf. Die Verbinder 2712/2716/2720 können ähnlich umgesetzt sein, wie die Verbinder 2604/2608/2612 (26), weswegen die diesbezüglichen Erörterungen nicht wiederholt werden. Auch die Halbleiter-Dies 2714 können ähnlich umgesetzt sein, wie die Halbleiter-Dies 2606 (26), weswegen die diesbezügliche Erörterung nicht wiederholt wird. Ein solches Package 2700 kann manchmal als eine integrierte Chip-auf-Wafer-auf-Substrat-LSI-Schaltung (integrierte CoWoS-L-Schaltung) bezeichnet werden.
  • In 28 weist das Package 2800 eine Umverteilungsstruktur 2802 auf, welche eine Anzahl der Umverteilungsschichten, welche oben in Bezug auf die 2-13 erörtert werden, aufweist. Das Package 2800 weist ein Formmaterial 2804 auf, welches an einer Seite der Umverteilungsstruktur 2802 angeordnet ist. Das Formmaterial 2804 kann eine Formmasse, eine Formunterfüllung, ein Epoxid oder ein Harz enthalten. Innerhalb des Formmaterials 2804 weist das Package 2800 einen ersten Halbleiter-Die 2806 auf, welcher durch eine Anzahl erster Verbinder 2808 mit der Umverteilungsstruktur 2802 gekoppelt ist. Das Package 2800 weist eine Anzahl von Durchkontaktierungen 2810 im Formmaterial 2804 auf. Das Package 2800 weist einen zweiten Halbleiter-Die 2814 auf, welcher durch eine Anzahl zweiter Verbinder 2812, welche mit den Durchkontaktierungen 2810 gekoppelt sind, mit der Umverteilungsstruktur 2802 gekoppelt ist. An einer Seite der Umverteilungsstruktur 2802, welche der Seite, welche dem Formmaterial 2804 zugewandt ist, entgegenbesetzt ist, weist das Package 2800 eine Anzahl dritter Verbinder 2816 auf, welche dafür eingerichtet sind, die Umverteilungsstruktur 2802 mit einem Package-Substrat 2818 zu koppeln. Ferner weist das Package 2800 an einer Seite des Package-Substrats 2818, welche der Seite, welche der Umverteilungsstruktur 2802 zugewandt ist, entgegengesetzt ist, eine Anzahl vierter Verbinder 2820 auf. Die Verbinder 2808/2812/2816/2820 können ähnlich umgesetzt sein, wie die Verbinder 2604/2608/2612 (26), weswegen die diesbezüglichen Erörterungen nicht wiederholt werden. In einigen Ausführungsformen können die Verbinder 2808/2812/2816/2820 keinerlei C4-Höcker enthalten. Auch die Halbleiter-Dies 2806 und 2814 können umgesetzt sein, wie der Logik-Die beziehungsweise der Speicher-Die, welche oben in Bezug auf 26 erörtert wurden, weswegen die diesbezügliche Erörterung nicht wiederholt wird. Ein solches Package 2800 kann manchmal als eine integrierte Fan-Out_Package-auf-Package-Schaltung (integrierte InFo_PoP-Schaltung) bezeichnet werden.
  • In 29 weist das Package 2900 eine Umverteilungsstruktur 2902 auf, welche eine Anzahl der Umverteilungsschichten, welche oben in Bezug auf die 2-13 erörtert werden, aufweist. Das Package 2900 weist ein Formmaterial 2904 auf, welches an einer ersten Seite der Umverteilungsstruktur 2902 angeordnet ist. Das Formmaterial 2904 kann eine Formmasse, eine Formunterfüllung, ein Epoxid oder ein Harz enthalten. Innerhalb des Formmaterials 2904 weist das Package 2900 eine Anzahl erster Verbinder 2904 auf, welche dafür eingerichtet sind, die Umverteilungsstruktur 2902 mit einer Anzahl von seitlich voneinander beabstandeten Halbleiter-Dies 2908 zu koppeln. Das Package 2900 weist eine Anzahl zweiter Verbinder 2910 auf, welche an einer zweiten, der Seite der Umverteilungsstruktur 2902 entgegengesetzten Seite angeordnet sind. Die zweiten Verbinder 2910 sind dafür eingerichtet, die Umverteilungsstruktur 2902 mit einem Package-Substrat 2912 zu koppeln. Ferner weist das Package 2900 an einer Seite des Package-Substrats 2912, welche der Seite, welche der Umverteilungsstruktur 2902 zugewandt ist, entgegengesetzt ist, eine Anzahl dritter Verbinder 2914 auf. Die Verbinder 2906/2910/2914 können ähnlich umgesetzt sein, wie die Verbinder 2604/2608/2612 (26), weswegen die diesbezüglichen Erörterungen nicht wiederholt werden. Auch die Halbleiter-Dies 2908 können ähnlich umgesetzt sein, wie die Halbleiter-Dies 2606 (26), weswegen die diesbezügliche Erörterung nicht wiederholt wird. Ein solches Package 2900 kann manchmal als eine integrierte Fan-Out_auf-Substrat-Schaltung (integrierte InFo_oS-Schaltung) bezeichnet werden.
  • 30 stellt ein Flussdiagramm eines Verfahrens 3000 zum Bilden oder Herstellen eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen dar. Es versteht sich, dass zusätzliche Vorgänge vor dem, während des und/oder nach dem Verfahren 3000, welches in 30 abgebildet ist, vorgenommen werden können. In einigen Ausführungsformen kann das Verfahren 3000 dazu verwendet werden, ein Halbleiterbauelement im Einklang mit verschiedenen hierin offenbarten Layoutdesigns zu bilden.
  • Bei Vorgang 3010 des Verfahrens 3000 wird ein Layoutdesign eines Halbleiterbauelements (zum Beispiel die Layouts, welche in Bezug auf die 2 - 13 erörtert worden sind) erzeugt. Der Vorgang 3010 wird durch eine Verarbeitungsvorrichtung (z.B. Prozessor 3102 von 31), welche dafür eingerichtet ist, Anweisungen zum Erzeugen eines Layoutdesigns auszuführen, ausgeführt. In einem Ansatz wird das Layoutdesign erzeugt, indem Layoutdesigns einer oder mehrerer Standardzellen durch eine Bedienerschnittstelle platziert werden. In einem Ansatz wird das Layoutdesign automatisch durch einen Prozessor erzeugt, welcher ein Synthese-Tool ausführt, welches ein logisches Design in ein entsprechendes Layoutdesign umwandelt (zum Beispiel Verilog). In einigen Ausführungsformen wird das Layoutdesign in einem graphisches Datenbanksystem-Dateiformat (GDSII-Dateiformat) aufbereitet.
  • Bei Vorgang 3020 des Verfahrens 3000 wird ein Halbleiterbauelement (zum Beispiel mindestens ein Abschnitt jedes der Packages 2600 bis 2900) basierend auf dem Layoutdesign hergestellt. In einigen Ausführungsformen umfasst der Vorgang 3020 des Verfahrens 3000 das Herstellen mindestens einer Maske basierend auf dem Layoutdesign und das Herstellen eines Halbleiterbauelements basierend auf der mindestens einen Maske. Das oben erörterte Verfahren 1400 von 14 kann eine Anzahl von Beispiel-Herstellungsvorgängen des Vorgangs 3020 umfassen.
  • 31 ist eine schematische Ansicht eines Systems 3100 zum Entwerfen und Herstellen eines IC-Lauoutentwurfs im Einklang mit einigen Ausführungsformen. Das System 3100 erzeugt oder platziert ein oder mehrere der hierin beschriebenen IC-Layoutdesigns. In einigen Ausführungsformen stellt das System 3100 ein oder mehrere Halbleiterbauelemente basierend auf dem einen oder den mehreren hierin beschriebenen IC-Layoutdesigns her. Das System 3100 weist einen Hardwareprozessor 3102 und ein nichtflüchtiges, computerlesbares Speichermedium 3104 auf, in welchem zum Beispiel der Computerprogrammkode 3106, zum Beispiel ein Satz ausführbarer Anweisungen, einkodiert, zum Beispiel gespeichert, ist. Das computerlesbare Speichermedium 3104 ist dafür eingerichtet, eine Schnittstelle zu Fertigungsmaschinen zum Produzieren des Halbleiterbauelements zu bilden. Der Prozessor 3102 ist durch einen Bus 3108 elektrisch mit dem computerlesbaren Speichermedium 3104 gekoppelt. Der Prozessor 3102 ist durch den Bus 3108 auch mit einer Eingabe/Ausgabe-Schnittstelle 3110 elektrisch gekoppelt. Eine Netzwerkschnittstelle 3112 ist durch den Bus 3108 auch mit dem Prozessor 3102 elektrisch verbunden. Die Netzwerkschnittstelle 3112 ist mit einem Netzwerk 3114 derart verbunden, dass der Prozessor 3102 und das computerlesbare Speichermedium 3104 in der Lage sind, sich über das Netzwerk 3114 mit externen Elementen zu verbinden. Der Prozessor 3102 ist dafür eingerichtet, den Computerprogrammkode 3106, welcher im computerlesbaren Speichermedium 3104 einkodiert ist, auszuführen, um zu bewirken, dass das System 3100 dazu verwendbar ist, einen Abschnitt der oder sämtliche Vorgänge auszuführen, wie in Verfahren 3000 beschrieben.
  • In einigen Ausführungsformen ist der Prozessor 3102 eine zentrale Verarbeitungseinheit (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, eine anwendungsspezifische integrierte Schaltung (ASIC), und/oder eine geeignete Verarbeitungseinheit.
  • In einigen Ausführungsformen ist das computerlesbare Speichermedium 3104 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder Halbleitersystem (oder eine entsprechende Einrichtung oder Vorrichtung). Zum Beispiel weist das computerlesbare Speichermedium 3104 einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine entfernbare Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Festwertspeicher (ROM), eine magnetische Festplatte und/oder eine optische Platte auf. In einigen Ausführungsformen, welche optische Platten verwenden, weist das computerlesbare Speichermedium 3104 einen Kompaktdisk-Festwertspeicher (CD-ROM), eine Kompaktdisk zum Lesen/Schreiben (CD-R/W) und/oder eine digitale Videodisk (DVD) auf.
  • In einigen Ausführungsformen speichert das Speichermedium 3104 den Computerprogrammkode 3106, welcher dafür eingerichtet ist, zu bewirken, dass das System 3100 das Verfahren 1400 ausführt. In einigen Ausführungsformen speichert das Speichermedium 3104 auch Informationen, welche dazu notwendig sind, das Verfahren 3000 auszuführen, sowie Informationen, welche während der Ausführung des Verfahrens 3000 erzeugt werden, wie zum Beispiel Layoutdesign 3116, Bedienerschnittstelle 3118, Fertigungseinheit 3120 und/oder einen Satz ausführbarer Anweisungen zum Ausführen der Vorgänge des Verfahrens 3000.
  • In einigen Ausführungsformen speichert das Speichermedium 3104 Anweisungen (zum Beispiel den Computerprogrammkode 3106) zum Bilden einer Schnittstelle zu Fertigungsmaschinen. Die Anweisungen (zum Beispiel der Computerprogrammkode 3106) ermöglichen dem Prozessor 3102 Fertigungsanweisungen zu erzeugen, welche für die Fertigungsmaschinen lesbar sind, um das Verfahren 3000 während eines Herstellungsprozesses wirksam umzusetzen.
  • Das System 3100 weist die Eingabe/Ausgabe-Schnittstelle 3110 auf. Die Eingabe/Ausgabe-Schnittstelle 3110 ist mit einer externen Schaltung gekoppelt. In einigen Ausführungsformen weist die Eingabe/Ausgabe-Schnittstelle 3110 eine Tastatur, ein Tastenfeld, eine Maus, eine Steuerkugel, ein Touchpad und/oder Cursorrichtungstasten zum Übermitteln von Informationen und Befehlen zum Prozessor 3102 auf.
  • Ferner weist das System 3100 auch die Netzwerkschnittstelle 3112 auf, welche mit dem Prozessor 3102 gekoppelt ist. Die Netzwerkschnittstelle 3112 ermöglicht dem System 3100, mit dem Netzwerk 3114 zu kommunizieren, mit welchem ein oder mehrere andere Computersysteme verbunden sind. Die Netzwerkschnittstelle 3112 weist drahtlose Netzwerkschnittstellen, wie zum Beispiel BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA; oder verdrahtete Netzwerkschnittstellen, wie zum Beispiel ETHERNET, USB oder IEEE-13154, auf. In einigen Ausführungsformen ist das Verfahren 3000 in zwei oder mehr Systemen 3100 umgesetzt, und Informationen, wie zum Beispiel Layoutdesign, Bedienerschnittstelle und Fertigungseinheit werden durch das Netzwerk 3114 zwischen verschiedenen Systemen 3100 ausgetauscht.
  • Das System 3100 ist dafür eingerichtet, durch die Eingabe/Ausgabe-Schnittstelle 3110 oder die Netzwerkschnittstelle 3112 Informationen in Zusammenhang mit einem Layoutdesign zu empfangen. Die Informationen werden durch den Bus 3108 zum Prozessor 3102 weitergeleitet, um ein Layoutdesign zum Produzieren einer IC festzulegen. Das Layoutdesign wird dann im computerlesbaren Medium 3104 als das Layoutdesign 3116 gespeichert. Das System 3100 ist dafür eingerichtet, durch die Eingabe/Ausgabe-Schnittstelle 3110 oder die Netzwerkschnittstelle 3112 Informationen in Zusammenhang mit einer Bedienerschnittstelle zu empfangen. Die Informationen werden im computerlesbaren Medium 3104 als die Bedienerschnittstelle 3118 gespeichert. Das System 3100 ist dafür eingerichtet, durch die Eingabe/Ausgabe-Schnittstelle 3110 oder die Netzwerkschnittstelle 3112 Informationen in Zusammenhang mit einer Fertigungseinheit zu empfangen. Die Informationen werden im computerlesbaren Medium 3104 als die Fertigungseinheit 3120 gespeichert. In einigen Ausführungsformen weist die Fertigungseinheit 3120 Fertigungsinformationen, welche vom System 3100 benützt werden, auf.
  • In einigen Ausführungsformen ist das Verfahren 3000 als eine eigenständige Softwareanwendung zur Ausführung durch einen Prozessor umgesetzt. In einigen Ausführungsformen ist das Verfahren 3000 als eine Softwareanwendung umgesetzt, welche einen Bestandteil einer zusätzlichen Softwareanwendung bildet. In einigen Ausführungsformen ist das Verfahren 3000 als eine Programmerweiterung (Plug-in) einer Softwareanwendung umgesetzt. In einigen Ausführungsformen ist das Verfahren 3000 als eine Softwareanwendung umgesetzt, welche einen Abschnitt eines EDA-Tools (elektronisches Entwurfsautomatisierungs-Tools) darstellt. In einigen Ausführungsformen ist das Verfahren 3000 als eine Softwareanwendung umgesetzt, welche von einem EDA-Tool verwendet wird. In einigen Ausführungsformen wird das EDA-Tool dazu verwendet, ein Layoutdesign der integrierten Schaltungsvorrichtung zu erzeugen. In einigen Ausführungsformen ist das Layoutdesign auf einem nichtflüchtigen computerlesbaren Medium gespeichert. In einigen Ausführungsformen wird das Layoutdesign unter Verwendung eines Tools, wie zum Beispiel dem von CADENCE DESIGN SYSTMS, Inc. erhältlichen VIRTUOSO® oder einem anderen geeigneten Layout-Erstellungstool, erzeugt. In einigen Ausführungsformen wird das Layoutdesign basierend auf einer Netzliste, welche basierend auf dem schematischen Design geschaffen wird, erzeugt. In einigen Ausführungsformen wird das Verfahren 3000 durch eine Fertigungsvorrichtung zum Herstellen einer integrierten Schaltung unter Verwendung eines Satzes von Masken, welche durch das System 3100 basierend auf einem oder mehreren Layoutdesigns erzeugt werden, umgesetzt. In einigen Ausführungsformen wird das Verfahren 3100 durch eine Fertigungsvorrichtung (zum Beispiel das Fertigungs-Tool 3122) zum Herstellen einer integrierten Schaltung unter Verwendung eines Satzes von Masken, welche basierend auf einem oder mehreren Layoutdesigns der vorliegenden Offenbarung erzeugt werden, umgesetzt. In einigen Ausführungsformen erzeugt das System 3100 von 31 Layoutdesigns einer IC, welche kleiner sind als andere Ansätze. In einigen Ausführungsformen erzeugt das System 3100 von 31 Layoutdesigns eines Halbleiterbauelements, welches weniger Fläche einnimmt als andere Ansätze.
  • 32 ist ein Blockdiagramm eines Fertigungssystems 3200 einer integrierten Schaltung (IC)/eines Halbleiterbauelements und eines IC-Fertigungsflusses in Zusammenhang damit im Einklang mit mindestens einer Ausführungsform der vorliegenden Offenbarung.
  • In 32 weist das IC-Fertigungssystem 3200 Einheiten, wie zum Beispiel ein Design-Haus 3220, ein Maskenhaus 3230 und einen IC-Hersteller/Fabrikant („fab“) 3240, auf, welche hinsichtlich Design-, Entwicklungs- und Fertigungszyklen und/oder -dienstleistungen in Zusammenhang mit der Herstellung einer IC-Vorrichtung (eines Halbleiterbauelements) 3260 miteinander kooperieren. Die Einheiten im System 3200 sind durch ein Kommunikationsnetzwerk miteinander verbunden. In einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einzelnes Netzwerk. In einigen Ausführungsformen ist das Kommunikationsnetzwerk eine Vielzahl unterschiedlicher Netzwerke, wie zum Beispiel ein Intranet und das Internet. Das Kommunikationsnetzwerk weist verdrahtete und/oder drahtlose Kommunikationskanäle auf. Jede der Einheiten interagiert mit einer oder mehreren der anderen Einheiten und stellt einer oder mehreren der anderen Einheiten Dienstleistungen bereit oder empfängt solche von diesen. In einigen Ausführungsformen sind zwei oder mehr der Einheiten Design-Haus 3220, Maskenhaus 3230 und IC-Fabrikant 3240 im Besitz eines einzigen Unternehmens. In einigen Ausführungsformen sind zwei oder mehr der Einheiten Design-Haus 3220, Maskenhaus 3230 und IC-Fabrikant 3240 in einer gemeinsamen Anlage untergebracht und nutzen gemeinsame Ressourcen.
  • Das Design-Haus (oder Design-Team) 3220 erzeugt ein IC-Designlayout 3222. Das IC-Designlayout 3222 weist verschiedene geometrische Strukturen, welche für ein IC-Bauelement 3260 entworfen worden sind, auf. Die geometrischen Strukturen entsprechen Strukturen von Metall-, Oxid- oder Halbleiterschichten, welche die verschiedenen Komponenten der IC-Vorrichtung 3260, welche gefertigt werden soll, bilden. Die verschiedenen Schichten werden miteinander kombiniert, um verschiedene IC-Elemente oder -Merkmale zu bilden. Zum Beispiel weist ein Abschnitt des IC-Designlayouts 3222 verschiedene IC-Elemente, wie zum Beispiel einen aktiven Bereich, Gate-Strukturen, Source-/Drain-Strukturen, Interconnect-Strukturen und Öffnungen für Bondungs-Pads, welche in einem Halbleitersubstrat (wie zum Beispiel einem Siliziumwafer) gebildet werden sollen, sowie verschiedene Materialschichten, welche auf dem Halbleitersubstrat angeordnet sind, auf. Das Design-Haus 3220 setzt ein angemessenes Design-Verfahren um, mit welchem das IC-Designlayout 3222 gebildet wird. Das Design-Verfahren umfasst eines oder mehrere der Elemente aus der Gruppe umfassend logisches Design, physisches Design oder Standort und Routing. Das IC-Designlayout 3222 ist in einer oder mehreren Datendateien dargestellt, welche Informationen über die geometrischen Strukturen aufweisen. Zum Beispiel kann das IC-Designlayout 3222 in einem GDSII-Dateiformat oder einem DFII-Dateiformat ausgedrückt sein.
  • Das Maskenhaus 3230 umfasst Maskendatenvorbereitung 3232 und Maskenfertigung 3234. Das Maskenhaus 3230 verwendet das IC-Designlayout 3222, um eine oder mehrere Masken herzustellen, welche dazu verwendet werden sollen, die verschiedenen Schichten der IC-Vorrichtung 3260 im Einklang mit dem IC-Designlayout 1522 zu fertigen. Das Maskenhaus 3230 führt die Maskendatenvorbereitung 3232 aus, bei welcher das IC-Designlayout 3222 in eine repräsentative Datendatei („RDF“) übersetzt wird. Die Maskendatenvorbereitung 3232 stellt der Maskenfertigung 3234 das RDF bereit. Die Maskenfertigung 3234 weist einen Maskenschreiber auf. Ein Maskenschreiber wandelt das RDF in ein Bild auf einem Substrat, wie zum Beispiel einer Maske (Strichplatte) oder einem Halbleiter-Wafer, um. Das Designlayout wird durch die Maskendatenvorbereitung 3232 bearbeitet, um den bestimmten Eigenschaften des Maskenschreibers und/oder den Anforderungen des IC-Fabrikanten 3240 zu entsprechen. In 32 sind die Maskendatenvorbereitung 3232 und die Maskenfertigung 3234 als getrennte Elemente dargestellt. In einigen Ausführungsformen können die Maskendatenvorbereitung 3232 und die Maskenfertigung 3234 zusammen als Maskendatenvorbereitung bezeichnet werden.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 3232 eine optische Naheffektkorrektur (OPC), welche Lithographieverbesserungstechniken dazu verwendet, Bildfehler, wie zum Beispiel jene, welche durch Diffraktion, Interferenz, andere Prozesseffekte und dergleichen entstehen können, auszugleichen. Die OPC passt das IC-Designlayout 3222 an. In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 3232 weitere Auflösungsverbesserungstechniken (RET), wie zum Beispiel außeraxiale Beleuchtung, Subauflösungs-Hilfsfunktionen, Phasenverschiebungsmasken, andere geeignete Techniken und dergleichen oder Kombinationen davon. In einigen Ausführungsformen wird auch umgekehrte Lithografietechnologie (ILT) verwendet, welche die OPC als ein umgekehrtes Bildaufbereitungsproblem behandelt.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 3232 einen Maskenregelprüfer (MRC), welcher das IC-Designlayout, welches bei der OPC Prozessen unterzogen worden ist, mit einem Satz von Maskenerstellungsregeln überprüft, welche wiederum bestimmte geometrische und/oder Anschlussbeschränkungen enthalten, um ausreichende Spielräume sicherzustellen, Schwankungen in den Halbleiterfertigungsprozessen zu berücksichtigen und dergleichen. In einigen Ausführungsformen modifiziert der MRC das IC-Designlayout, um Beschränkungen während der Maskenfertigung 3234, welche einen Teil der durch die OPC ausgeführten Modifikationen rückgängig machen können, auszugleichen, und somit Maskenerstellungsregeln zu erfüllen.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 3232 eine Lithographieprozessprüfung (LPC), welche die Verarbeitung simuliert, welche der IC-Fabrikant 3240 umsetzen wird, um die IC-Vorrichtung 3260 zu fertigen. Die LPC simuliert diese Verarbeitung basierend auf dem IC-Designlayout 3222, um eine simulierte gefertigte Vorrichtung, wie zum Beispiel die IC-Vorrichtung 3260, zu schaffen. Die Verfahrensparameter der LPC-Simulation können Parameter in Zusammenhang mit verschiedenen Prozessen des IC-Fertigungszyklus, Parameter in Zusammenhang mit Werkzeugen, welche für die Fertigung der IC verwendet werden, und/oder andere Aspekte des Fertigungsverfahrens aufweisen. Die LPC berücksichtigt verschiedene Faktoren, wie zum Beispiel Luftbildkontrast, Tiefenschärfe („DOF“), Maskenfehlerverbesserungsfaktor („MEEF“), andere geeignete Faktoren und dergleichen oder Kombinationen davon. In einigen Ausführungsformen können OPC und/oder MRC wiederholt werden, nachdem eine simulierte gefertigte Vorrichtung durch die LPC geschaffen worden ist, falls die simulierte Vorrichtung hinsichtlich ihrer Form die Design-Regeln nicht ausreichend erfüllt, um das IC-Designlayout 3222 noch weiter zu verfeinern.
  • Es versteht sich, dass die obige Beschreibung der Maskendatenvorbereitung 3232 für eine größere Klarheit der Darstellung vereinfacht worden ist. In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 3232 zusätzliche Elemente, wie zum Beispiel einen logischen Vorgang (LOP) zum Modifizieren des IC-Designlayouts gemäß den Fertigungsregeln. Darüber hinaus können die während der Maskendatenvorbereitung 3232 am IC-Designlayout 3222 vorgenommenen Prozesse in einer Vielzahl unterschiedlicher Reihenfolgen ausgeführt werden.
  • Nach der Maskendatenvorbereitung 3232 und während der Maskenfertigung 3234 wird eine Maske oder eine Gruppe von Masken basierend auf dem modifizierten IC-Designlayout hergestellt. In einigen Ausführungsformen wird ein Elektronenstrahl (E-Beam) oder ein Mechanismus aus mehreren Elektronenstrahlen dazu verwendet, eine Struktur auf einer Maske (Fotomaske oder Strichplatte) basierend auf dem modifizierten IC-Designlayout zu bilden. Die Maske kann mit verschiedenen Technologien gebildet werden. In einigen Ausführungsformen wird die Maske unter Verwendung von Binärtechnologie gebildet. In einigen Ausführungsformen weist eine Maskenstruktur undurchsichtige und transparente Bereiche auf. Ein Bestrahlungsstrahl, wie zum Beispiel ein ultravioletter Strahl (UV-Strahl), welcher dazu verwendet wird, die bildempfindliche Materialschicht (z.B. Fotolack), mit welcher ein Wafer beschichtet worden ist, zu belichten, wird durch den undurchsichtigen Bereich blockiert und durchdringt die transparenten Bereiche. In einem Beispiel weist eine binäre Maske ein transparentes Substrat (zum Beispiel Quarzglas) und ein undurchsichtiges Material (zum Beispiel Chrom), mit welchem die undurchsichtigen Bereiche der Maske beschichtet sind, auf. In einem weiteren Beispiel wird die Maske unter Verwendung einer Phasenverschiebungstechnologie gebildet. In der Phasenverschiebungsmaske (PSM) sind verschiedene Elemente in der auf der Maske gebildeten Struktur dafür eingerichtet, eine geeignete Phasendifferenz aufzuweisen, um die Auflösung und die Bildgebungsqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine gedämpfte PSM oder eine alternierende PSM sein. Die durch die Maskenherstellung 324 erzeugte/n Maske/n wird/werden in einer Vielzahl von Prozessen verwendet. Zum Beispiel wird/werden (eine) solche Maske/n in einem Ionenimplantationsprozess dazu verwendet, verschiedene dotierte Bereiche im Halbleiter-Wafer zu bilden, in einem Ätzprozess, um verschiedene Ätzbereiche im Halbleiter-Wafer zu bilden, und/oder in anderen geeigneten Prozessen.
  • Der IC-Fabrikant 3240 ist ein IC-Fertigungsunternehmen, welches eine oder mehrere Fertigungsanlagen für die Herstellung einer Vielzahl unterschiedlicher IC-Produkte aufweist. In einigen Ausführungsformen ist der IC-Fabrikant 3240 eine Halbleitergießerei. Zum Beispiel kann es eine erste Fertigungsanlage für die Frontend-Fertigung einer Mehrzahl von IC-Produkten (zum Beispiel Source-/Drain-Strukturen, Gate-Strukturen) geben, während eine zweite Fertigungsanlage die mittlere Endfertigung für die Zwischenverbindung der IC-Produkte (zum Beispiel MDs, VDs, VGs) bereitstellen kann, eine dritte Fertigungsanlage die Backend-Fertigung für die Zwischenverbindung und Packung der IC-Produkte (zum Beispiel Mo-Bahnen, M1-Bahnen, BMo-Bahnen, BM1-Bahnen) bereitstellen kann, und eine vierte Fertigungsanlage andere Dienstleistungen für den Gießereibetrieb bereitstellen kann.
  • Der IC-Fabrikant 3240 verwendet die Maske (oder Masken), welche durch das Maskenhaus 3230 hergestellt worden ist, um die IC-Vorrichtung 3260 zu fertigen. Somit verwendet der IC-Fabrikant 3240 zumindest indirekt das IC-Designlayout 3222 zum Fertigen der IC-Vorrichtung 3260. In einigen Ausführungsformen wird ein Halbleiter-Wafer 1642 durch den IC-Fabrikanten 3240 unter Verwendung der Maske (oder Masken) zum Bilden der IC-Vorrichtung 3260 gefertigt. Der Halbleiter-Wafer 3242 weist ein Siliziumsubstrat oder ein anderes geeignetes Substrat auf, welches darauf gebildete Materialschichten aufweist. Der Halbleiter-Wafer weist ferner einen oder mehrere verschiedene dotierte Bereiche, dielektrische Elemente, Mehrebenen-Interconnects und dergleichen auf (welche in nachfolgenden Fertigungsschritten gebildet werden).
  • Das System 3200 ist derart gezeigt, als wiese es das Design-Haus 3220, das Maskenhaus 3230 und den IC-Fabrikanten 3240 als separate Komponenten oder Unternehmen auf. Es versteht sich jedoch, dass eines oder mehrere der Elemente umfassend das Design-Haus 3220, das Maskenhaus 3230 und den IC-Fabrikanten 3240 Bestandteile derselben Komponenten oder desselben Unternehmens sein können.
  • In einem Aspekt der vorliegenden Offenbarung wird ein Halbleiterbauelement offenbart. Das Halbleiterbauelement weist einen ersten Halbleiter-Die auf. Das Halbleiterbauelement weist eine Umverteilungsstruktur auf, welche über einer ersten Seite des ersten Halbleiter-Dies angeordnet ist und eine Mehrzahl von Schichten aufweist. Mindestens eine erste der Mehrzahl von Schichten weist eine erste Strom-/Masse-Ebene auf, welche in einem dielektrischen Material eingebettet und dafür eingerichtet ist, eine erste Versorgungsspannung für den ersten Halbleiter-Die bereitzustellen. Die erste Strom-/MasseEbene umschließt eine Mehrzahl erster leitfähiger Strukturen, welche jeweils funktionell mit dem ersten Halbleiter-Die gekoppelt sind, und eine Mehrzahl zweiter leitfähiger Strukturen, welche rund um die Mehrzahl erster leitfähiger Strukturen verstreut sind.
  • In einem weiteren Aspekt der vorliegenden Offenbarung wird ein Halbleiterbauelement offenbart. Das Halbleiterbauelement weist eine Umverteilungsschicht auf, welche dafür eingerichtet ist, Verbinder eines Halbleiter-Dies umzuverteilen. Die Umverteilungsschicht weist eine Mehrzahl leitfähiger Strukturen eingebettet in ein dielektrisches Material auf. Eine erste Untergruppe der Mehrzahl leitfähiger Strukturen sind dafür eingerichtet, einen ersten Typ von Signal, welcher durch den Halbleiter-Die erzeugt wird, zu führen. Eine zweite Untergruppe der Mehrzahl leitfähiger Strukturen sind dafür eingerichtet, die erste Untergruppe leitfähiger Strukturen gemeinsam zu umgeben, wobei die zweite Untergruppe leitfähiger Strukturen potentialfrei ist.
  • In noch einem weiteren Aspekt der vorliegenden Offenbarung wird ein Verfahren zum Bilden eines Halbleiterbauelements offenbart. Das Verfahren umfasst das Bilden einer Umverteilungsstruktur, welche eine Mehrzahl von Schichten aufweist. Jede der Mehrzahl von Schichten weist eine Strom-/Masse-Ebene, welche in einem dielektrischen Material eingebettet ist, auf, wobei die Strom-/Masse-Ebene umschließt: eine Mehrzahl erster leitfähiger Strukturen; und eine Mehrzahl zweiter leitfähiger Strukturen, welche die Mehrzahl erster leitfähiger Strukturen gemeinsam umgeben. Das Verfahren umfasst das Anbringen der Umverteilungsstruktur an einem Halbleiter-Die an einer ersten Seite der Umverteilungsstruktur mit einer Mehrzahl erster Verbinder. Die Strom-/Masse-Ebene ist dafür eingerichtet, dem Halbleiter-Die eine Versorgungsspannung bereitzustellen. Die Mehrzahl erster leitfähiger Strukturen sind funktionell mit dem Halbleiter-Die gekoppelt. Die Mehrzahl zweiter leitfähiger Strukturen weisen jeweils eine Schwebespannung (potentialfrei) auf.
  • Wie hierin verwendet bedeuten die Begriffe „in etwa“ oder „ungefähr“ in der Regel plus oder minus 10 % des angegebenen Werts. Ungefähr 0,5 würde zum Beispiel 0,45 und 0,55 einschließen, ungefähr 10 würde 9 bis 11 einschließen, ungefähr 1000 würde 900 bis 1100 einschließen.
  • Das Vorstehende legt Merkmale und Elemente verschiedener Ausführungsformen derart dar, dass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Designen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie verschiedenste Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63275236 [0001]

Claims (20)

  1. Halbleitervorrichtung, aufweisend: einen ersten Halbleiter-Die; und eine Umverteilungsstruktur, welche über einer ersten Seite des ersten Halbleiter-Dies angeordnet ist und eine Mehrzahl von Schichten aufweist; wobei mindestens eine erste der Mehrzahl von Schichten eine erste Strom-/MasseEbene aufweist, welche in einem dielektrischen Material eingebettet und dafür eingerichtet ist, eine erste Versorgungsspannung für den ersten Halbleiter-Die bereitzustellen; und wobei die erste Strom-/Masse-Ebene umschließt: eine Mehrzahl erster leitfähiger Strukturen, welche jeweils funktionell mit dem ersten Halbleiter-Die gekoppelt sind; und eine Mehrzahl zweiter leitfähiger Strukturen, welche rund um die Mehrzahl erster leitfähiger Strukturen verstreut sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Umverteilungsstruktur dafür eingerichtet ist, eine leitfähige Struktur bereitzustellen, welche eine Pin-out-Kontaktstruktur für die Halbleitervorrichtung ermöglicht, und wobei sich die Pin-out-Kontaktstruktur von einer Struktur erster Verbinder unterscheidet.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die ersten Verbinder an einer ersten Seite des ersten Halbleiter-Dies angeordnet sind.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Pin-out-Kontaktstruktur an einer ersten Seite der Umverteilungsstruktur angeordnet ist, welche einer zweiten Seite der Umverteilungsstruktur, welche der ersten Seite des ersten Halbleiter-Dies zugewandt ist, entgegengesetzt ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei die Pin-out-Kontaktstruktur mit zweiten Verbindern, welche an der ersten Seite der Umverteilungsstruktur angeordnet sind, elektrisch verbunden ist, und wobei die zweiten Verbinder mit einem Substrat elektrisch gekoppelt sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, ferner aufweisend: einen zweiten Halbleiter-Die, welcher an einer zweiten Seite des ersten Halbleiter-Dies, welche der ersten Seite des ersten Halbleiter-Dies entgegengesetzt angeordnet ist, angeordnet ist; wobei mindestens eine zweite der Mehrzahl von Schichten eine zweite Strom-/MasseEbene aufweist, welche in dem dielektrischen Material eingebettet und dafür eingerichtet ist, eine zweite Versorgungsspannung für den zweiten Halbleiter-Die bereitzustellen; und wobei die zweite Strom-/Masse-Ebene umschließt: eine Mehrzahl dritter leitfähiger Strukturen, welche jeweils funktionell mit dem zweiten Halbleiter-Die gekoppelt sind; und eine Mehrzahl vierter leitfähiger Strukturen, welche rund um die Mehrzahl dritter leitfähiger Strukturen verstreut sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner aufweisend: einen dritten Halbleiter-Die, welcher seitlich angrenzend an den ersten Halbleiter-Die angeordnet ist; wobei mindestens eine dritte der Mehrzahl von Schichten eine dritte Strom-/MasseEbene aufweist, welche in dem dielektrischen Material eingebettet und dafür eingerichtet ist, eine dritte Versorgungsspannung für den dritten Halbleiter-Die bereitzustellen; und wobei die dritte Strom-/Masse-Ebene umschließt: eine Mehrzahl fünfter leitfähiger Strukturen, welche jeweils funktionell mit dem dritten Halbleiter-Die gekoppelt sind; und eine Mehrzahl sechster leitfähiger Strukturen, welche rund um die Mehrzahl fünfter leitfähiger Strukturen verstreut sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Mehrzahl zweiter leitfähiger Strukturen jeweils eine Schwebespannung (potentialfrei) aufweisen.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die erste Strom-/MasseEbene ferner einen Schutzring umschließt, welcher die Mehrzahl erster leitfähiger Strukturen und die Mehrzahl zweiter leitfähiger Strukturen teilweise oder zur Gänze umgibt.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der Schutzring entweder mit der ersten Strom-/Masse-Ebene verbunden oder von dieser isoliert ist.
  11. Halbleitervorrichtung nach Anspruch 9, wobei die erste Strom-/Masse-Ebene ferner eine Strom-/Masse-Referenzstruktur umschließt, welche von der Mehrzahl erster leitfähiger Strukturen und der Mehrzahl zweiter leitfähiger Strukturen seitlich beabstandet ist, und wobei die Strom-/Masse-Referenzstruktur an die erste Versorgungsspannung gebunden ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die Strom-/Masse-Referenzstruktur entweder mit dem Schutzring verbunden oder von diesem isoliert ist.
  13. Halbleitervorrichtung, aufweisend: eine Umverteilungsschicht, welche dafür eingerichtet ist, Verbinder eines Halbleiter-Dies umzuverteilen, wobei die Umverteilungsschicht eine Mehrzahl leitfähiger Strukturen, welche in einem dielektrischen Material eingebettet sind, aufweist; wobei eine erste Untergruppe der Mehrzahl leitfähiger Strukturen dafür eingerichtet sind, einen ersten Typ von Signal, welcher durch den Halbleiter-Die erzeugt wird, zu führen; und wobei eine zweite Untergruppe der Mehrzahl leitfähiger Strukturen dafür eingerichtet sind, die erste Untergruppe leitfähiger Strukturen gemeinsam zu umgeben, wobei die zweite Untergruppe leitfähiger Strukturen potentialfrei ist.
  14. Halbleitervorrichtung nach Anspruch 13, wobei die Mehrzahl leitfähiger Strukturen eine Strom-/Masse-Ebene aufweisen, welche dafür eingerichtet ist, dem Halbleiter-Die eine Versorgungsspannung bereitzustellen.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die Strom-/Masse-Ebene die erste Untergruppe leitfähiger Strukturen und die zweite Untergruppe leitfähiger Strukturen umgibt.
  16. Halbleitervorrichtung nach Anspruch 15, wobei die Strom-/Masse-Ebene ferner eine dritte Untergruppe der Mehrzahl leitfähiger Strukturen, welche dafür eingerichtet sind, einen zweiten Typ von Signal, welches durch den Halbleiter-Die erzeugt wird, zu führen, umgibt, und wobei sich jede der ersten Untergruppe leitfähiger Strukturen entlang einer seitlichen Richtung über eine erste Länge erstreckt, und sich jede der zweiten Untergruppe leitfähiger Strukturen entlang der seitlichen Richtung über eine zweite Länge erstreckt, wobei die erste Länge wesentlich kürzer ist als die zweite Länge.
  17. Halbleitervorrichtung nach einem der Ansprüche 13 bis 16, wobei ein Abstand zwischen benachbarten der ersten Untergruppe leitfähiger Strukturen gleich oder größer als ungefähr 20 Mikrometer (µm) ist.
  18. Verfahren zum Bilden einer Halbleitervorrichtung, umfassend: Bilden einer Umverteilungsstruktur aufweisend eine Mehrzahl von Schichten, wobei jede der Mehrzahl von Schichten eine Strom-/Masse-Ebene, welche in einem dielektrischen Material eingebettet ist, aufweist, wobei die Strom-/Masse-Ebene umschließt: eine Mehrzahl erster leitfähiger Strukturen; und eine Mehrzahl zweiter leitfähiger Strukturen, welche die Mehrzahl erster leitfähiger Strukturen gemeinsam umgeben; und Anbringen der Umverteilungsstruktur an einem Halbleiter-Die an einer ersten Seite der Umverteilungsstruktur mit einer Mehrzahl erster Verbinder; wobei die Strom-/Masse-Ebene dafür eingerichtet ist, dem Halbleiter-Die eine Versorgungsspannung bereitzustellen, die Mehrzahl erster leitfähiger Strukturen jeweils funktionell mit dem Halbleiter-Die gekoppelt sind, und die Mehrzahl zweiter leitfähiger Strukturen jeweils eine Schwebespannung (potentialfrei) aufweisen.
  19. Verfahren nach Anspruch 18, ferner umfassend: Anbringen der Umverteilungsstruktur an einem Substrat an einer zweiten Seite der Umverteilungsstruktur mit einer Mehrzahl zweiter Verbinder, wobei die zweite Seite der ersten Seite entgegengesetzt ist, wobei die Umverteilungsstruktur dafür eingerichtet ist, eine erste Struktur der Mehrzahl erster Verbinder als eine zweite Struktur der Mehrzahl zweiter Verbinder neu anzuordnen; und Bilden einer Mehrzahl dritter Verbinder an einer ersten Seite des Substrats, welche einer zweiten Seite des Substrats, welche der Mehrzahl zweiter Verbinder zugewandt ist, entgegengesetzt ist.
  20. Verfahren nach Anspruch 18 oder 19, wobei ein Abstand zwischen benachbarten der Mehrzahl erster leitfähiger Strukturen gleich oder größer als ungefähr 20 Mikrometer (µm) ist.
DE102022102284.6A 2021-11-03 2022-02-01 Halbleitervorrichtungen und verfahren zu deren herstellung Pending DE102022102284A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163275236P 2021-11-03 2021-11-03
US63/275,236 2021-11-03
US17/586,664 2022-01-27
US17/586,664 US20230139843A1 (en) 2021-11-03 2022-01-27 Semiconductor devices and methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
DE102022102284A1 true DE102022102284A1 (de) 2023-05-04

Family

ID=85983876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022102284.6A Pending DE102022102284A1 (de) 2021-11-03 2022-02-01 Halbleitervorrichtungen und verfahren zu deren herstellung

Country Status (5)

Country Link
US (1) US20230139843A1 (de)
KR (1) KR20230064518A (de)
CN (1) CN115910992A (de)
DE (1) DE102022102284A1 (de)
TW (1) TWI816336B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040007778A1 (en) 2000-12-18 2004-01-15 Masao Shinozaki Semiconductor integrated circuit device
US20150270233A1 (en) 2014-03-24 2015-09-24 Michael B. Vincent Wafer level packages and methods for producing wafer level packages having delamination-resistant redistribution layers
US20200373243A1 (en) 2019-05-21 2020-11-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924552B2 (en) * 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces
CN103337486B (zh) * 2013-05-31 2015-10-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US9659879B1 (en) * 2015-10-30 2017-05-23 Taiwan Semiconductor Manufacturing Company Semiconductor device having a guard ring
US10128192B2 (en) * 2016-07-22 2018-11-13 Mediatek Inc. Fan-out package structure
US10269728B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040007778A1 (en) 2000-12-18 2004-01-15 Masao Shinozaki Semiconductor integrated circuit device
US20150270233A1 (en) 2014-03-24 2015-09-24 Michael B. Vincent Wafer level packages and methods for producing wafer level packages having delamination-resistant redistribution layers
US20200373243A1 (en) 2019-05-21 2020-11-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package

Also Published As

Publication number Publication date
TWI816336B (zh) 2023-09-21
TW202320275A (zh) 2023-05-16
US20230139843A1 (en) 2023-05-04
KR20230064518A (ko) 2023-05-10
CN115910992A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102020108542B4 (de) Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102012104731A1 (de) Mechanismen zum Ausbilden von Verbindungselementen für eine Baugruppe-auf-Baugruppe
DE102019128571B4 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102020100946A1 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102020100002A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020002273A1 (de) Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102018127167A1 (de) Halbleiterbauelement mit höckerstruktur und verfahren zum herstellen eines halbleiterbauelements
DE102019128619A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102021101251A1 (de) Schutz vor antenneneffekten und schutz vor elektrostatischen entladungen für dreidimensionale integrierte schaltkreise
DE102020117547A1 (de) Packages mit abwechselnd gestapelten dicken rdls und dünnen rdls
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE112010001383B4 (de) Verbindungsstruktur für ein Halbleiterbauelement und zugehöriges Verfahren zur Herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021128933A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE112020000571B4 (de) Abstandselement für eine datenübertragung von chip zu chip in einer integrierten schaltung sowie entsprechendes fertigungsverfahren
DE102022102284A1 (de) Halbleitervorrichtungen und verfahren zu deren herstellung
DE102022120948A1 (de) Halbleiterbauelement mit lötfreier die-verbindung zur distributionsschicht
DE102022100037A1 (de) Gebondete halbleitervorrichtung und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication