DE102022100016A1 - Kontrolle von oberflächenschäden in dioden - Google Patents

Kontrolle von oberflächenschäden in dioden Download PDF

Info

Publication number
DE102022100016A1
DE102022100016A1 DE102022100016.8A DE102022100016A DE102022100016A1 DE 102022100016 A1 DE102022100016 A1 DE 102022100016A1 DE 102022100016 A DE102022100016 A DE 102022100016A DE 102022100016 A1 DE102022100016 A1 DE 102022100016A1
Authority
DE
Germany
Prior art keywords
layer
metal silicide
substrate
well region
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022100016.8A
Other languages
English (en)
Inventor
Ting-Ying Wu
Yung-Hsiang Chen
Yu-Lung Yeh
Yen-Hsiu Chen
Wei-Liang Chen
Ying-Tsang HO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022100016A1 publication Critical patent/DE102022100016A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Road Signs Or Road Markings (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Offenbart sind eine Halbleitervorrichtung und ein Verfahren zum Ausbilden derselben. Die Halbleitervorrichtung weist auf: ein Substrat, ein erstes Wannengebiet, das innerhalb des Substrats angeordnet ist, ein zweites Wannengebiet, das benachbart zum ersten Wannengebiet und innerhalb des Substrats angeordnet ist, und ein Array von Wannengebieten, das innerhalb des ersten Wannengebiets angeordnet ist. Das erste Wannengebiet weist einen ersten Typ von Dotierstoffen auf, das zweite Wannengebiet weist einen zweiten Typ von Dotierstoffen auf, der vom ersten Typ von Dotierstoffen verschieden ist, und das Array von Wannengebieten weist den zweiten Typ von Dotierstoffen auf. Die Halbleitervorrichtung weist ferner auf: eine Metallsilizidschicht, die auf dem Array von Wannengebieten und innerhalb des Substrats angeordnet ist, eine Metallsilizidnitridschicht, die auf der Metallsilizidschicht und innerhalb des Substrats angeordnet ist, und eine Kontaktstruktur, die auf der Metallsilizidnitridschicht angeordnet ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung 63/138,078 mit dem Titel „Semiconductor Device and the Method for Fabricating the Same“, die am 15. Januar 2021 eingereicht wurde und deren Offenbarung durch Bezugnahme vollumfänglich hierin aufgenommen wird.
  • HINTERGRUND
  • Mit den Fortschritten in der Halbleitertechnologie steigt der Bedarf an höherer Speicherkapazität, schnelleren Verarbeitungssystemen, höherer Leistungsfähigkeit und niedrigeren Kosten. Um diesen Bedarf zu decken, wird in der Halbleiterindustrie beständig die Abmessungen von Halbleitervorrichtungen miniaturisiert, wie beispielsweise von Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) einschließlich planarer MOSFETs und Finnen-Feldeffekttransistoren (FinFETs). Solche Miniaturisierung erhöht die Komplexität der Halbleiterherstellungsprozesse.
  • Figurenliste
  • Aspekte dieser Offenbarung lassen am besten aus der nachstehenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen.
    • 1A - 1B zeigen Querschnittsansichten einer Diode gemäß einigen Ausführungsformen.
    • 1C zeigt Vorrichtungscharakteristiken einer Diode gemäß einigen Ausführungsformen.
    • 2 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer Diode gemäß einigen Ausführungsformen.
    • 3 bis 19 zeigen Querschnittsansichten einer Diode bei verschiedenen Stufen ihres Herstellungsprozesses gemäß einigen Ausführungsformen.
    • 20 bis 21 zeigen Kristallstrukturen einer Abdeckschicht, die in der Herstellung einer Diode verwendet wird, gemäß einigen Ausführungsformen.
  • Ausführungsbeispiele werden nun unter Bezugnahme auf die begleitenden Zeichnungen beschrieben. In den Zeichnungen verweisen gleiche Bezugszeichen im Allgemeinen auf Elemente, die identisch, funktionell ähnlich und/oder strukturell ähnlich sind. Die Besprechung von Elementen mit den gleichen Erläuterungen gelten füreinander, sofern nicht anders angegeben.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese stellen selbstverständlich lediglich Beispiele dar und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann der Prozess zum Ausbilden eines ersten Elements über einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element ausgebildet werden können, so dass das erste und das zweite Element möglicherweise nicht in direktem Kontakt stehen. Wie hier verwendet, bedeutet die Ausbildung eines ersten Elements auf einem zweiten Element, dass das erste Element in direktem Kontakt mit dem zweiten Element ausgebildet wird. Außerdem können Bezugszeichen in den verschiedenen Beispielen der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung schreibt nicht grundsätzlich eine Beziehung zwischen den hier besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Begriffe, die sich auf räumliche Relativität beziehen, wie beispielsweise „unterhalb“, „unter“, „unten“, „oberhalb“, „über“, „oben“ und dergleichen, können hierin zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Es ist zu beachten, dass Verweise in der Beschreibung auf „eine Ausführungsform“, „ein Ausführungsbeispiel“, „ein Beispiel“ usw. anzeigen, dass die beschriebene Ausführungsform ein bestimmtes Element, eine bestimmte Struktur oder eine bestimmte Charakteristik aufweisen kann, aber nicht jede Ausführungsform notwendigerweise dieses bestimmte Element, diese bestimmte Struktur oder diese bestimmte Charakteristik aufweisen muss. Des Weiteren beziehen sich solche Ausdrücke nicht notwendigerweise auf dieselbe Ausführungsform. Wenn ein bestimmtes Element, eine bestimmte Struktur oder eine bestimmte Charakteristik in Verbindung mit einer Ausführungsform beschrieben wird, würde es außerdem im Umfang von Wissen eines Fachmanns liegen, ein solches Element, eine solche Struktur oder eine solche Charakteristik in Verbindung mit anderen Ausführungsformen einzusetzen, unabhängig davon, ob dies explizite beschrieben ist oder nicht.
  • Es versteht sich, dass die hier verwendete Ausdrucksweise oder Terminologie dem Zweck der Beschreibung und nicht der Einschränkung dient, so dass die Terminologie oder Ausdrucksweise der vorliegenden Beschreibung von einem Fachmann auf dem (den) relevanten Gebiet(en) vor dem Hintergrund der vorliegenden Lehren interpretiert werden soll.
  • In einigen Ausführungsformen können die Begriffe „etwa“ und „im Wesentlichen“ einen Wert einer gegebenen Größe anzeigen, der innerhalb von 5 % des Wertes (beispielsweise ± 1%, ± 2 %, ± 3 %, ± 4 % oder ± 5% des Wertes) variiert. Diese Werte sind lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Die Begriffe „etwa“ und „im Wesentlichen“ können sich auf einen Prozentsatz der Werte beziehen, wie durch einen Fachmann auf einem relevanten Gebiet(en) angesichts der vorliegenden Lehren ausgelegt.
  • Die vorliegende Offenbarung stellt Beispieldioden (beispielsweise Schottky-Barriere-Dioden) und Beispielverfahren zu deren Ausbildung bereit. Die Diode kann eine metallische Schicht aufweisen, die auf einem Halbleitersubstrat angeordnet ist. In einigen Ausführungsformen kann die metallische Schicht einen Stapel aus einer Metallsilizidnitridschicht und einer Metallsilizidschicht aufweisen. Die Stickstoffatome in der Metallsilizidnitridschicht verhindern oder mildern das Ausbilden von Oberflächenfallen auf der Metallsilizidnitridschicht, die einen Leckstrom in der Diode verursachen. Die Oberflächenfallen können aufgrund von ungesättigten Oberflächenbildungen, die während der Ausbildung einer metallischen Schicht ausgebildet werden, vorhanden sein. Oberflächenfallen auf der metallischen Schicht können Ladungen einfangen und die Schottky-Barriere zwischen der metallischen Schicht und dem Halbleitermaterial des Substrats senken. Ein Senken der Schottky-Barriere kann zum Leckstrom während des Aus-Zustands der Diode führen. In einigen Ausführungsformen kann der Oberflächenleckstrom in der Diode mit dem Stapel aus einer Metallsilizidnitridschicht und einer Metallsilizidschicht im Vergleich mit Dioden ohne die Metallsilizidnitridschichten in den metallischen Schichten um etwa 10 % bis etwa 50 % reduziert werden. In einigen Ausführungsformen kann die Diode eine auf der metallischen Schicht angeordnete Ätzstoppschicht und eine auf der metallischen Schicht durch die Ätzstoppschicht angeordnete Kontaktstruktur aufweisen.
  • In einigen Ausführungsformen kann die Metallsilizidschicht mithilfe eines Silizidierungsprozesses zwischen einer Metallschicht und dem Halbleitermaterial des Substrats ausgebildet werden. In einigen Ausführungsformen kann ein oberer Abschnitt der Metallsilizidschicht in die Metallsilizidnitridschicht während eines Oberflächenbehandlungsprozesses der metallischen Schicht, der gleichzeitig mit dem Silizidierungsprozess durchgeführt wird, umgewandelt werden. Der Oberflächenbehandlungsprozess kann ein Einführen von Stickstoffatomen in die metallische Schicht durch eine auf der metallischen Schicht angeordnete Abdeckschicht umfassen. Die Abdeckschicht kann ein Metallnitridmaterial aufweisen und kann die Oxidation der metallischen Schicht während des Silizidierungsprozesses verhindern.
  • In einigen Ausführungsformen wird für die angemessene Diffusion von Stickstoffatomen durch die Abdeckschicht während des Oberflächenbehandlungsprozesses das Metallnitridmaterial der Abdeckschicht mit einer kubischen Kristallstruktur ausgebildet. Die kubische Kugelpackungsanordnung der Metallatome und der Stickstoffatome der Abdeckschicht ermöglicht es, dass Stickstoffgas durch die Abdeckschicht während des Oberflächenbehandlungsprozesses fließt. In einigen Ausführungsformen kann das Ausbilden der Abdeckschicht mit der kubischen Kristallstruktur ein Ausbilden einer Metallnitridschicht mit einem Metall-Stickstoff-Konzentrationsverhältnis im Bereich von etwa 1:3 bis etwa 1:4, unter Verwendung einer Gasmischung aus Argon und einem stickstoffbasierten Gas umfassen. In einigen Ausführungsformen liegt das Verhältnis von Stickstoff zu Argon in der Gasmischung im Bereich von etwa 2 bis etwa 4, um das Metallnitridmaterial der Abdeckschicht mit einer kubischen Kristallstruktur auszubilden. Wenn das Metall-Stickstoff-Konzentrationsverhältnis außerhalb des Bereichs von etwa 1:3 bis etwa 1:4 liegt und/oder wenn das Verhältnis von Stickstoff zu Argon in der Gasmischung außerhalb des Bereichs von etwa 2 bis etwa 4 liegt, können die Metallatome und die Stickstoffatome der Abdeckschicht mit anderen Kristallstrukturen, wie beispielsweise einer HCP-Kristallstruktur (hexagonal dichteste Kugelpackung), ausgebildet werden. Die HCP-Kugelpackungsanordnung der Metallatome und der Stickstoffatome kann die Diffusion von Stickstoffatomen durch die Abdeckschicht während des Oberflächenbehandlungsprozesses blockieren.
  • 1A und 1B zeigen verschiedene Querschnittsansichten einer Diode100 gemäß einigen Ausführungsformen. In einigen Ausführungsformen kann die Diode 100 eine Schottky-Barriere-Diode sein. Die Diskussion von Elementen in 1A-1B mit den gleichen Erläuterungen gelten füreinander, sofern nicht anders angegeben.
  • Unter Bezugnahme auf 1A-1B kann die Diode 100 auf einem Substrat 102 ausgebildet werden. Es können andere Halbleitervorrichtungen, wie beispielsweise FETs und/oder andere Dioden, auf dem Substrat 102 ausgebildet sein. Das Substrat 102 kann ein Halbleitermaterial, wie beispielsweise Silizium, Germanium (Ge), Siliziumgermanium (SiGe), Galliumarsenid (GaAs), eine SOI-Struktur (Silizium auf einem Isolator), andere geeignete Halbleitermaterialien und eine Kombination davon sein. In einigen Ausführungsformen kann das Substrat 102 eine epitaktische Halbleiterschicht, eine Gradientenhalbleiterschicht oder eine Halbleiterschicht auf einer anderen Halbleiterschicht eines anderen Typs, wie beispielsweise eine Siliziumschicht auf einer Siliziumgermaniumschicht, aufweisen. In einigen Ausführungsformen kann das Substrat 102 mit p-Dotierstoffen (beispielsweise Bor, Indium, Aluminium oder Gallium) oder n-Dotierstoffen (beispielsweise Phosphor oder Arsen) dotiert werden.
  • In einigen Ausführungsformen kann die Diode 100 aufweisen: (i) ein erstes Wannengebiet 104, (ii) ein zweites Wannengebiet 106, (iii) ein drittes Wannengebiet 108, (iv) ein viertes Wannengebiet 110, (v) erste dotierte Gebiete 112, (vi) zweite dotierte Gebiete 114, (vii) metallische Schichten 116A, 118A und 120A, (viii) STI-Gebiete (flache Grabenisolation) 122, (ix) dielektrische Schichten 124, (x) eine Ätzstoppschicht (ESL) 126, (xi) eine dielektrische Zwischenschicht (ILD-Schicht) 128, und (xii) Kontaktstrukturen 130,132 und 134.
  • Die Elemente und/oder Abschnitte der Elemente der Diode 100 innerhalb des Gebiets 101A können ein Anodengebiet 101A bilden, Gebiete 101B können Kathodengebiete 101B bilden, und Gebiete 101C können Bulk-Gebiete 101C bilden. In einigen Ausführungsformen kann das Anodengebiet 101A das vierte Wannengebiet 110, die Metallschicht 116A, die Kontaktstruktur 130 und Abschnitte des zweiten Wannengebiets 106, der ESL 126 und der ILD-Schicht 128 innerhalb des Gebiets 101A aufweisen. In einigen Ausführungsformen können die Kathodengebiete 101B erste dotierte Gebiete 112, Metallschichten 118A, Kontaktstrukturen 132 und Abschnitte des zweiten Wannengebiets 106, der ESL 126 und der ILD-Schicht 128 innerhalb des Gebiets 101B aufweisen. In einigen Ausführungsformen können die Bulk-Gebiete 101C zweite dotierte Gebiete 114, Metallschichten 120A, Kontaktstrukturen 134 und Abschnitte des dritten Wannengebiets 108, der ESL 126 und der ILD-Schicht 128 innerhalb des Gebiets 101C aufweisen. Die Diode 100 kann dazu eingerichtet sein, in Betrieb einen elektrischen Stromfluss vom Anodengebiet 101A zu den Kathodengebieten 101B aufzuweisen und Bulk-Gebiete 101C mit dem Substrat 102 elektrisch zu verbinden.
  • Das erste Wannengebiet 104 kann ein innerhalb des Substrats 102 angeordnetes tiefes Wannengebiet sein. In einigen Ausführungsformen kann das erste Wannengebiet 104 mit einem Dotierstofftyp (d.h. n- oder p-Typ) dotiert werden, der vom Dotierstofftyp im Substrat 102 verschieden ist. In einigen Ausführungsformen kann das erste Wannengebiet 104 mit n-Dotierstoffen, wie beispielsweise Phosphor, Arsen, Antimon, Bismut, Selen, Tellur und anderen geeigneten n-Dotierstoffen mit einer Dotierungskonzentration im Bereich von etwa 1X1015 Atome/cm3 bis etwa 1×1017 Atome/cm3 dotiert werden. In einigen Ausführungsformen kann sich das erste Wannengebiet 104 etwa 4 µm bis etwa 6 µm unterhalb der ESL 126 befinden und kann eine Dicke im Bereich von etwa 0,5 µm bis etwa 4 µm aufweisen.
  • Das zweite Wannengebiet 106 kann auf dem ersten Wannengebiet 104 und innerhalb des Substrats 102 angeordnet werden. In einigen Ausführungsformen können Abmessungen (beispielsweise Breiten) des ersten und des zweiten Wannengebiets 104 und 106 entlang einer X-Achse einander im Wesentlichen gleich sein. In einigen Ausführungsformen kann das zweite Wannengebiet 106 mit einem Dotierstofftyp (d.h. n- oder p-Typ), der dem Dotierstofftyp im ersten Wannengebiet 104 gleich ist, jedoch mit einer Dotierungskonzentration, die kleiner ist als die Dotierungskonzentration des ersten Wannengebiets 104, dotiert werden. In einigen Ausführungsformen kann das zweite Wannengebiet 106 mit n-Dotierstoffen, wie beispielsweise Phosphor, Arsen, Antimon, Bismut, Selen, Tellur und anderen geeigneten n-Dotierstoffen mit einer Dotierungskonzentration im Bereich von etwa 1×1013 Atome/cm3 bis etwa 1×1016 Atome/cm3 dotiert werden.
  • Das dritte Wannengebiet 108 kann innerhalb des Substrats 102 und benachbart zum zweiten Wannengebiet 106 und/oder seitlich dieses umgebend angeordnet werden. In einigen Ausführungsformen kann das dritte Wannengebiet 108 mit einem Dotierstofftyp (d.h. n- oder p-Typ), der vom Dotierstofftyp im zweiten Wannengebiet 106 verschieden ist, und mit einer Dotierungskonzentration, die größer ist als die Dotierungskonzentration des zweiten Wannengebiets 106 und des Substrats 102, dotiert werden. In einigen Ausführungsformen kann das dritte Wannengebiet 108 mit p-Dotierstoffen, wie beispielsweise Bor, Indium, Aluminium, Gallium und anderen geeigneten p-Dotierstoffen mit einer Dotierungskonzentration im Bereich von etwa 1×1015 Atome/cm3 bis etwa 1×1018 Atome/cm3 dotiert werden.
  • In einigen Ausführungsformen kann das vierte Wannengebiet 110 ein Array von Wannengebieten aufweisen, das innerhalb des zweiten Wannengebiets 106 angeordnet ist, wie in 1A dargestellt. Das Array von Wannengebieten kann mehr als fünf und weniger als fünfzehn Wannengebiete aufweisen, damit die Diode 100 angemessen funktioniert, ohne dass die Vorrichtungsgröße und Herstellungskosten beeinträchtigt werden. In einigen Ausführungsformen kann das vierte Wannengebiet 110 mit einem Dotierstofftyp (d.h. n- oder p-Typ), der vom Dotierstofftyp im zweiten Wannengebiet 106 verschieden ist, und mit einer Dotierungskonzentration, die größer ist als die Dotierungskonzentration des zweiten Wannengebiets 106 und des Substrats 102, dotiert werden. In einigen Ausführungsformen kann das vierte Wannengebiet 110 mit p-Dotierstoffen, wie beispielsweise Bor, Indium, Aluminium, Gallium und anderen geeigneten p-Dotierstoffen mit einer Dotierungskonzentration im Bereich von etwa 1×1015 Atome/cm3 bis etwa 1×1018 Atome/cm3 dotiert werden. In einigen Ausführungsformen können die Abmessungen (beispielsweise Höhen) des vierten Wannengebiets 110 entlang einer Z-Achse größer sein als jene der STI-Gebiete 122.
  • Die ersten dotierten Gebiete 112 können innerhalb des zweiten Wannengebiets 106 angeordnet werden. In einigen Ausführungsformen können die ersten dotierten Gebiete 112 mit einem Dotierstofftyp (d.h. n- oder p-Typ), der vom Dotierstofftyp im vierten Wannengebiet 110 verschieden ist, und mit einer Dotierungskonzentration, die im Wesentlichen größer gleich der Dotierungskonzentration des vierten Wannengebiets 110 ist, dotiert werden. In einigen Ausführungsformen können die ersten dotierten Gebiete 112 mit n-Dotierstoffen, wie beispielsweise Phosphor, Arsen, Antimon, Bismut, Selen, Tellur und anderen geeigneten n-Dotierstoffen mit einer Dotierungskonzentration im Bereich von etwa 1×1017 Atome/cm3 bis etwa 1×1021 Atome/cm3 dotiert werden. In einigen Ausführungsformen können die ersten dotierten Gebiete 112 als die Kathoden der Diode 100 wirken und können die Kathodengebiete 101B mit einem Kathodenanschluss (nicht dargestellt) leitfähig koppeln. Die Dotierungskonzentration der ersten dotierten Gebiete 112 kann verwendet werden, um elektrische Eigenschaften der Kathodengebiete 101B zu steuern.
  • Die zweiten dotierten Gebiete 114 können innerhalb des dritten Wannengebiets 108 angeordnet werden. In einigen Ausführungsformen können die zweiten dotierten Gebiete 114 ein durchgehendes Gebiet bilden, das die Kathodengebiete 101B umgibt. In einigen Ausführungsformen können die zweiten dotierten Gebiete 114 mit einem Dotierstofftyp (d.h. n- oder p-Typ), der vom Dotierstofftyp in den ersten dotierten Gebieten 112 verschieden ist, und mit einer Dotierungskonzentration, die im Wesentlichen größer gleich der Dotierungskonzentration der ersten dotierten Gebiete 112 ist, dotiert werden. In einigen Ausführungsformen können die zweiten dotierten Gebiete 114 mit p-Dotierstoffen, wie beispielsweise Bor, Indium, Aluminium, Gallium und anderen geeigneten p-Dotierstoffen mit einer Dotierungskonzentration im Bereich von etwa 1×1017 Atome/cm3 bis etwa 1×1021 Atome/cm3 dotiert werden. In einigen Ausführungsformen können die zweiten dotierten Gebiete 114 Bulk-Gebiete 101C mit einem Body-Anschluss (nicht dargestellt) leitfähig koppeln. Die Dotierungskonzentration der zweiten dotierten Gebiete 114 kann verwendet werden, um elektrische Eigenschaften der Bulk-Gebiete 101C zu steuern.
  • Unter Bezugnahme auf 1A kann in einigen Ausführungsformen die metallische Schicht 116A aufweisen: (i) eine Metallsilizidschicht 136, die auf dem zweiten Wannengebiet 106 und dem vierten Wannengebiet 110 angeordnet ist, und (ii) eine Metallsilizidnitridschicht 138, die auf der Metallsilizidschicht 136 angeordnet ist. In einigen Ausführungsformen können sowohl die Metallsilizidschicht 136 als auch die Metallsilizidnitridschicht 138 innerhalb des Substrats 102 angeordnet werden. In einigen Ausführungsformen kann eine obere Oberfläche 138s der Metallsilizidnitridschicht 138 mit einer oberen Oberfläche 102s des Substrats 102 im Wesentlichen komplanar sein. In einigen Ausführungsformen kann eine Grenzfläche 140 zwischen der Metallsilizidschicht 136 und der Metallsilizidnitridschicht 138 innerhalb des Substrats 102 und auf einer Ebene, die niedriger ist als die obere Oberfläche 142 des Substrats 102, angeordnet werden.
  • Unter Bezugnahme auf 1B kann in einigen Ausführungsformen die Diode 100 eine metallische Schicht 116B aufweisen, wobei die Metallsilizidschicht 136 innerhalb des Substrats 102 angeordnet ist und die Metallsilizidnitridschicht 138 auf der oberen Oberfläche 102s des Substrats 102 angeordnet ist. Die Grenzfläche 140 zwischen der Metallsilizidschicht 136 und der Metallsilizidnitridschicht 138 kann mit der oberen Oberfläche 102s des Substrats 102 im Wesentlichen komplanar sein oder kann auf einer Ebene angeordnet werden, die höher ist als die obere Oberfläche 102s des Substrats 102 (nicht dargestellt). Die relative Position der metallischen Schichten 116A und 116B in Bezug auf die obere Oberfläche 102s des Substrats 102 kann vom Herstellungsprozess der Diode 100 abhängen, wie nachstehend ausführlich beschrieben.
  • Unter Bezugnahme auf 1A und 1B können Schottky-Übergänge an den Grenzflächen zwischen der Metallsilizidschicht 136 und dem zweiten Wannengebiet 106 und zwischen der Metallsilizidschicht 136 und dem vierten Wannengebiet 110 ausgebildet werden. In einigen Ausführungsformen kann die Metallsilizidschicht 136 aufweisen: Kobaltsilizid (CoxSiy), Titansilizid (TixSiy), Nickelsilizid (NixSiy), Tantalsilizid (TaxSiy), Molybdän (MoxSiy), Platinsilizid (PtxSiy), Zirkoniumsilizid (ZrxSiy), Wolframsilizid (WxSiy), Scandiumsilizid (ScxSiy), Yttriumsilizid (YxSiy), Terbiumsilizid (TbxSiy), Lutetiumsilizid (LuxSiy), Erbiumsilizid (ErxSiy), Ytterbiumsilizid (YbxSiy), Europiumsilizid (EuxSiy), Thoriumsilizid (ThxSiy), Mangansilizid (MnxSiy), Eisensilizid (FexSiy), Rhodiumsilizid (RhxSiy), Palladiumsilizid (PdxSiy), Rutheniumsilizid (RuxSiy), Iridiumsilizid (IrxSiy), Osmiumsilizid (OsxSiy), andere geeignete Metallsilizidmaterialien oder eine Kombination davon. In einigen Ausführungsformen kann die Metallsilizidschicht 136 CoxSiy, TixSiy, oder NixSiy aufweisen, wobei der x-Wert gleich 1 ist und der y-Wert gleich 1 ist.
  • In einigen Ausführungsformen kann die Metallsilizidnitridschicht 138 aufweisen: Kobaltsilizidnitrid (CoxSiyNz), Titansilizidnitrid (TixSiyNz), Nickelsilizidnitrid (NixSiyNz), Tantalsilizidnitrid (TaxSiyNz), Molybdännitrid (MoxSiyNz), Platinsilizidnitrid (PtxSiyNz), Zirkoniumsilizidnitrid (ZrxSiyNz), Wolframsilizidnitrid (WxSiyNz), Scandiumsilizidnitrid (ScxSiyNz), Yttriumsilizidnitrid (YxSiyNz), Terbiumsilizidnitrid (TbxSiyNz), Lutetiumsilizidnitrid (LuxSiyNz), Erbiumsilizidnitrid (ErxSiyNz), Ytterbiumsilizidnitrid (YbxSiyNz), Europiumsilizidnitrid (EuxSiyNz), Thoriumsilizidnitrid (ThxSiyNz), Mangansilizidnitrid (MnxSiyNz), Eisensilizidnitrid (FexSiyNz), Rhodiumsilizidnitrid (RhxSiyNz), Palladiumsilizidnitrid (PdxSiyNz), Rutheniumsilizidnitrid (RuxSiyNz), Iridiumsilizidnitrid (IrxSiyNz), Osmiumsilizidnitrid (OsxSiyNz), andere geeignete Metallsilizidnitridmaterialien, oder eine Kombination davon, wobei der z-Wert im Bereich von etwa 1 bis etwa 2 liegt. In einigen Ausführungsformen kann die Metallsilizidnitridschicht 138 CoxSiyNz, TixSiyNz, oder NixSiyNz aufweisen, wobei der x-Wert gleich 1 ist, der y-Wert gleich 1 ist, und der z-Wert im Bereich von etwa 1 bis etwa 2 liegt.
  • Die Stickstoffatome in der Metallsilizidnitridschicht 138 verhindern oder mildern das Ausbilden von Oberflächenfallen auf der oberen Oberfläche 138s der Metallsilizidschicht 138 und an der Grenzfläche 140 zwischen der Metallsilizidschicht 136 und der Metallsilizidnitridschicht 138. Die Oberflächenfallen können aufgrund von ungesättigten Oberflächenbildungen, die während der Ausbildung der metallischen Schicht 116A ausgebildet werden, vorhanden sein. Oberflächenfallen auf der metallischen Schicht 116A und/oder an der Grenzfläche 140 können Ladungen einfangen und die Schottky-Barriere zwischen der metallischen Schicht 116A und dem Halbleitermaterial (beispielsweise Silizium) des zweiten Wannengebiets 106 und des vierten Wannengebiets 110 senken. Ein Senken der Schottky-Barriere kann zum Leckstrom während des Aus-Zustands der Diode 100 führen. Mit der Verwendung der Metallsilizidnitridschicht 138 auf der Metallsilizidschicht 136 kann ein Leckstrom in der Diode 100 im Vergleich mit Dioden ohne die Metallsilizidnitridschicht 136 um etwa 10 % bis etwa 50 % reduziert werden. Daher kann die Vorrichtungsleistungsfähigkeit der Diode 100 mit der Verwendung der Metallsilizidnitridschicht 138 in den metallischen Schichten 116A und 116B verbessert werden.
  • 1C zeigt das Stickstoff-, Metall- und Siliziumkonzentrationsprofil 142, 144 und 146 durch die ESL 126, die Metallsilizidnitridschicht 138, die Metallsilizidschicht 136 und das zweite Wannengebiet 106 entlang der Linie A-A von 1A und 1B gemäß einigen Ausführungsformen. Wie in 1C dargestellt, befindet sich die Spitzenkonzentration von Stickstoffatomen (Profil 142) in der Nähe der oberen Oberfläche 138s der Metallsilizidnitridschicht 138. In einigen Ausführungsformen befindet sich für eine angemessene Reduzierung des Leckstroms in der Diode 100 die Spitzenkonzentration von Stickstoffatomen in einem Abstand D1 weg von der oberen Oberfläche 138s der Metallsilizidnitridschicht 138. In einigen Ausführungsformen kann der Abstand D1 im Bereich von etwa 0,05 nm bis etwa 1 nm liegen. Wenn der Abstand D1 größer ist als 1 nm, steigen der spezifische Widerstand und/oder der Leckstrom der Diode 100, und folglich verschlechtert sich die Vorrichtungsleistungsfähigkeit.
  • Unter Bezugnahme auf 1A-1B kann in einigen Ausführungsformen für eine angemessene Vorrichtungsleistungsfähigkeit der Diode 100 mit minimalem Leckstrom die Metallsilizidschicht 136 eine Dicke T1 im Bereich von etwa 20 nm bis etwa 40 nm aufweisen, und die Metallsilizidnitridschicht 138 kann eine Dicke T2 aufweisen, die kleiner ist als 9 nm (beispielsweise von etwa 0,1 nm bis etwa 8,9 nm). In einigen Ausführungsformen kann ein Verhältnis zwischen der Dicke T2 und der Dicke T1 (d.h. T2:T1) im Bereich von etwa 1:3 bis etwa 1:20 liegen.
  • Die Diskussion der metallischen Schichten 116A und 116B gilt für (i) die metallischen Schichten 118A und 118B, die auf den ersten dotierten Gebieten 112 angeordnet sind, und (ii) die metallischen Schichten 120A und 120B, die auf den zweiten dotierten Gebieten 114 angeordnet sind, sofern nicht anders erwähnt.
  • Die STI-Gebiete 122 können dazu eingerichtet werden, das Anodengebiet 101A von den Kathodengebieten 101B elektrisch zu isolieren, und die Kathodengebiete 101B von den Bulk-Gebieten 101C elektrisch zu isolieren. In einigen Ausführungsformen können die STI-Gebiete 122 ein Isolationsmaterial, wie beispielsweise Siliziumoxid (SiOx), Siliziumnitrid (SiN), Siliziumoxinitrid (SiON), Siliziumoxikarbid (SiOC), Siliziumkohlenstoffnitrid (SiCN), andere geeignete Isolationsmaterialien und eine Kombination davon aufweisen. In einigen Ausführungsformen können die STI-Gebiete 122 innerhalb des Substrats 102 angeordnet werden und eine obere Oberfläche der STI-Gebiete 122 kann mit der oberen Oberfläche 102s des Substrats 102 im Wesentlichen komplanar sein. In einigen Ausführungsformen kann die obere Oberfläche der STI-Gebiete 122 mit der oberen Oberfläche 138s der Metallsilizidschicht 138 im Wesentlichen komplanar sein, wie in 1A dargestellt, oder sie kann mit der Grenzfläche 140 im Wesentlichen komplanar sein, wie in 1B dargestellt. In einigen Ausführungsformen kann sich die Grenzfläche 140 auf einer Ebene befinden, die höher ist als die obere Oberfläche der STI-Gebiete 122 (nicht dargestellt). In einigen Ausführungsformen können die Abmessungen (beispielsweise Höhen) der STI-Gebiete 122 entlang einer Z-Achse kleiner sein als die Abmessungen (beispielsweise Höhen) des vierten Wannengebiets 110 entlang einer Z-Achse. In einigen Ausführungsformen können die Abmessungen (beispielsweise Höhen) der STI-Gebiete 122 entlang einer Z-Achse größer sein als die Abmessungen (beispielsweise Höhen) der ersten dotierten Gebiete 112 und der zweiten dotierten Gebiete 114 entlang einer Z-Achse.
  • In einigen Ausführungsformen können die dielektrischen Schichten 124 Oxidschichten aufweisen und können dazu eingerichtet sein, den spezifischen Widerstand der Diode 100 zu steuern. Der spezifische Widerstand kann gesteuert werden, indem die Abmessungen (beispielsweise Längen) der dielektrischen Schichten 124 entlang einer X-Achse angepasst werden. Ein Erweitern der Abmessungen (beispielsweise Längen) der dielektrischen Schicht 124 entlang einer X-Achse, um einen Abstand D2 zwischen den dielektrischen Schichten 124 zu reduzieren, kann den spezifischen Widerstand der Diode 100 erhöhen. Außerdem kann ein Anpassen des Abstands D2 zwischen den dielektrischen Schichten 124 die Abmessungen der metallischen Schichten 116A und 116B entlang einer X-Achse steuern und folglich den spezifischen Widerstand der Diode 100 steuern.
  • In einigen Ausführungsformen kann die ESL 126 ein Isolationsmaterial, wie beispielsweise Siliziumoxid (SiOx), Siliziumnitrid (SiN), Siliziumoxinitrid (SiON), Siliziumoxikarbid (SiOC), Siliziumkohlenstoffnitrid (SiCN), andere geeignete Isolationsmaterialien und eine Kombination davon aufweisen. Die ESL 126 schützt darunterliegende Schichten vor einer anschließenden Verarbeitung der ILD-Schicht 128 und/oder der Kontaktstrukturen 130, 132 und 134 der Diode 100 und/oder vor einer anschließenden Verarbeitung anderer Strukturen (beispielsweise Interconnect-Strukturen) auf der Diode 100 und/oder auf dem Substrat 102. In einigen Ausführungsformen kann die ESL 126 eine Dicke T3 aufweisen, die im Bereich von etwa 5 nm bis etwa 10 nm liegt, um darunterliegende Schichten angemessen zu schützen, ohne dass die Vorrichtungsgröße und Herstellungskosten beeinträchtigt werden. In einigen Ausführungsformen kann ein Verhältnis zwischen der Dicke T2 der Metallsilizidnitridschicht 138 und der Dicke T3 der ESL 136 (d.h. T2:T3) im Bereich von etwa 1:20 bis etwa 1:40 liegen.
  • In einigen Ausführungsformen kann die ILD-Schicht 128 ein Isolationsmaterial, wie beispielsweise Siliziumoxid (SiOx), Siliziumnitrid (SiN), Siliziumoxinitrid (SiON), Siliziumoxikarbid (SiOC), Siliziumkohlenstoffnitrid (SiCN), andere geeignete Isolationsmaterialien und eine Kombination davon aufweisen. Die Kontaktstrukturen 130, 132 und 134 können auf den Metallsilizidnitridschichten 138 durch die ILD-Schicht 128 und die ESL 126 angeordnet werden. Jede der Kontaktstrukturen 130, 132 und 134 kann ein leitfähiges Material mit einem niedrigen spezifischen Widerstand (beispielsweise einem spezifischen Widerstand von etwa 50 µΩ-cm, etwa 40 µΩ-cm, etwa 30 µΩ-cm, etwa 20 µΩ-cm oder etwa 10 µΩ-cm) aufweisen, wie beispielsweise Kobalt (Co), Wolfram (W), Ruthenium (Ru), Iridium (Ir), Nickel (Ni), Osmium (Os), Rhodium (Rh), Aluminium (Al) Molybdän (Mo), andere geeignete leitfähige Materialien mit einem niedrigen spezifischen Widerstand und eine Kombination davon. In einigen Ausführungsformen können die Abmessungen (beispielsweise Breite) der Kontaktstrukturen 130 entlang einer X-Achse größer sein als die Abmessungen (beispielsweise Breiten) der Kontaktstrukturen 132 und 134 entlang einer X-Achse.
  • 2 ist ein Ablaufdiagramm eines Beispielverfahrens 200 zum Herstellen einer Diode 100 mit Querschnittsansichten, die in 1A und 1B dargestellt sind, gemäß einigen Ausführungsformen. Zu Veranschaulichungszwecken werden die in 2 dargestellten Vorgänge unter Bezugnahme auf das Beispiel des Herstellungsprozesses zum Herstellen der Diode 100, wie in 3 bis 21 dargestellt, beschrieben. 3 bis 19 sind Querschnittsansichten der Diode 100 bei verschiedenen Stufen der Fertigung gemäß einigen Ausführungsformen. 20 bis 21 zeigen Kristallstrukturen einer Abdeckschicht, die bei der Herstellung einer Diode 100 verwendet wird, gemäß einigen Ausführungsformen. Arbeitsvorgänge können in Abhängigkeit von konkreten Anwendungen in einer anderen Reihenfolge durchgeführt werden oder sie werden möglicherweise nicht durchgeführt. Es ist zu beachten, dass das Verfahren 200 möglicherweise keine fertige Diode 100 erzeugt. Dementsprechend versteht es sich, dass zusätzliche Prozesse vor, während und nach dem Verfahren 200 bereitgestellt werden können und dass hier einige andere Prozesse möglicherweise lediglich kurz beschrieben werden. Elemente in 3 bis 21 mit denselben Beschriftungen wie Elemente in 1A bis 1B wurden vorstehend beschrieben.
  • Bei Vorgang 205 werden Isolationsgebiete in einem Substrat ausgebildet. Zum Beispiel werden, wie in 3 dargestellt, STI-Gebiete 122 im Substrat 102 ausgebildet. Das Ausbilden der STI-Gebiete 122 kann folgende sequenzielle Vorgänge umfassen: (i) Ausbilden von Gräben (nicht dargestellt) im Substrat 102, (ii) Abscheiden einer Isolationsmaterialschicht innerhalb der Gräben, um die Gräben zu füllen (nicht dargestellt), und (iii) Durchführen eines CMP-Prozesses (chemisch-mechanisches Polieren) an der Isolationsmaterialschicht, um die Struktur von 3 auszubilden.
  • Unter Bezugnahme auf 2 werden bei Vorgang 210 Wannengebiete im Substrat ausgebildet. Zum Beispiel werden, wie vorstehend unter Bezugnahme auf 4 bis 6 beschrieben, das erste Wannengebiet 104, das zweite Wannengebiet 106, das dritte Wannengebiet 108 und das vierte Wannengebiet 110 im Substrat 102 ausgebildet. Das Ausbilden von Wannengebieten kann folgende sequenzielle Vorgänge umfassen: (i) Ausbilden einer strukturierten Maskierungsschicht 447 auf den STI-Gebieten 122, wie in 4 dargestellt, (ii) Implantieren von n-Dotierstoffen innerhalb des Substrats 102, um das erste Wannengebiet 104 auszubilden, wie in 4 dargestellt, (iii), Implantieren von n-Dotierstoffen auf einem Substratgebiet über dem ersten Wannengebiet 104, um die Struktur von 4 auszubilden, (iv) Implantieren von p-Dotierstoffen innerhalb von Substratgebieten benachbart zum zweiten Wannengebiet 106, um die Struktur von 5 auszubilden, (v) Entfernen der strukturierten Maskierungsschicht 447 von der Struktur von 5 (nicht dargestellt), (vi) Ausbilden einer strukturierten Maskierungsschicht 647, wie in 6 dargestellt, (vii) Implantieren von p-Dotierstoffen durch Öffnungen 649, um die Struktur von 6 auszubilden, und (viii) Entfernen der strukturierten Maskierungsschicht 647.
  • Unter Bezugnahme auf 2 werden bei Vorgang 215 dotierte Gebiete zwischen den Isolationsgebieten ausgebildet. Zum Beispiel werden, wie in 7 dargestellt, die ersten dotierten Gebiete 112 und die zweiten dotierten Gebiete 114 zwischen den STI-Gebieten 122 ausgebildet. Die ersten dotierten Gebiete 112 können ausgebildet werden, indem n-Dotierstoffe innerhalb des zweiten Wannengebiets zwischen den STI-Gebieten 122 implantiert werden, wie in 7 dargestellt. Die zweiten dotierten Gebiete 114 können ausgebildet werden, indem n-Dotierstoffe innerhalb der dritten Wannengebiete108 implantiert werden, wie in 7 dargestellt. Nach dem Ausbilden der zweiten dotierten Gebiete 114 können die dielektrischen Schichten 124 auf der Struktur von 7 strukturiert werden, um die Struktur von 8 auszubilden.
  • Unter Bezugnahme auf 2 werden bei Vorgang 220 metallische Schichten auf den Wannengebieten und den dotierten Gebieten ausgebildet. Zum Beispiel werden, wie vorstehend unter Bezugnahme auf 9 bis 17 beschrieben, metallische Schichten 116A und 116B auf dem zweiten Wannengebiet 106 und dem vierten Wannengebiet 110 ausgebildet, metallische Schichten 118A und 118B werden auf den ersten dotierten Gebieten 112 ausgebildet, und metallische Schichten 120A und 120B werden auf den zweiten dotierten Gebieten 114 ausgebildet. Die metallischen Schichten 116A, 118A und 120A können gleichzeitig ausgebildet werden und die metallischen Schichten 116B, 118B und 120B können gleichzeitig ausgebildet werden, wie nachstehend beschrieben.
  • Das Ausbilden der metallischen Schichten 116A, 118A und 120A kann folgende sequenzielle Vorgänge umfassen: (i) Abscheiden einer Metallschicht 948 auf der Struktur von 8, um die Struktur von 9 auszubilden, (ii) Abscheiden einer Abdeckschicht 1050 auf der Struktur von 9, um die Struktur von 10 auszubilden, (iii) gleichzeitiges Durchführen eines thermischen Temperprozesses und eines Oberflächenbehandlungsprozesses an der Struktur von 10, wie in 11 dargestellt, um die Struktur von 12 auszubilden, und (iv) Entfernen der Abdeckschicht 1050 und der nicht umgesetzten Metallschicht 1248, um die Struktur von 14 auszubilden.
  • Gleichermaßen kann das Ausbilden der metallischen Schichten 116B, 118B und 120B folgende sequenzielle Vorgänge umfassen: (i) Abscheiden der Metallschicht 948 auf der Struktur von 8, um die Struktur von 9 auszubilden, (ii) Abscheiden der Abdeckschicht 1050 auf der Struktur von 9, um die Struktur von 10 auszubilden, (iii) Durchführen eines thermischen Temperprozesses und eines Oberflächenbehandlungsprozesses an der Struktur von 10, wie in 11 dargestellt, um die Struktur von 13 auszubilden, und (iv) Entfernen der Abdeckschicht 1050 und der nicht umgesetzten Metallschicht 1248, um die Struktur von 15 auszubilden. Die nicht umgesetzte Metallschicht 1248 stellt einen Abschnitt der Metallschicht 984 dar, der nicht in Silizid umgewandelt wurde.
  • In einigen Ausführungsformen kann der thermische Temperprozess ein Tempern der Struktur von 10 mit einem schnellen thermischen Temperprozess bei einer Temperatur von etwa 550 °C bis etwa 850 °C umfassen. Der thermische Temperprozess kann eine Silizidierungsreaktion zwischen der Metallschicht 948 und dem Halbleitermaterial (beispielsweise Silizium) des zweiten Wannengebiets 106, der dritten Wannengebiete 108 und des vierten Wannengebiets 110 einleiten, um die Metallsilizidschichten 136 auszubilden, wie in 12 oder 13 dargestellt. Die oberen Oberflächen der Metallsilizidschichten 136 können ungesättigte Bindungen aufweisen, die Oberflächenfallen erzeugen können, wie vorstehend erläutert. Der gleichzeitig mit dem thermischen Temperprozess durchgeführte Oberflächenbehandlungsprozess kann die oberen Oberflächen der Metallsilizidschicht 136 während der Silizidierungsreaktion reparieren.
  • In einigen Ausführungsformen kann der Oberflächenbehandlungsprozess ein Strömen eines stickstoffbasierten Gases 1152 während des thermischen Temperprozesses umfassen, wie in 11 dargestellt. In einigen Ausführungsformen kann das stickstoffbasierte Gas Stickstoffgas, Ammoniakgas (NH3), Distickstoffoxidgas (N2O) oder ein anderes geeignetes stickstoffbasiertes Gas 1152 aufweisen. Die Stickstoffatome können mit oberen Abschnitten der Metallsilizidschichten 136 reagieren und Metallsilizidnitridschichten 138 bilden, wie in 12 oder 13 dargestellt. 12 zeigt die relative Position der Metallsilizidschichten 136 und der Metallsilizidnitridschichten 138 in Bezug auf die obere Oberfläche 102s des Substrats 102, wenn die nicht umgesetzte Metallschicht 1248 auf der Metallsilizidnitridschicht 138 verbleibt. 13 zeigt die relative Position der Metallsilizidschichten 136 und der Metallsilizidnitridschichten 138 in Bezug auf die obere Oberfläche 102s des Substrats 102, wenn keine nicht umgesetzte Metallschicht 1248 auf den Metallsilizidnitridschichten 138 verbleibt. Die Anwesenheit oder Abwesenheit der nicht umgesetzten Metallschicht 1248 auf den Metallsilizidnitridschichten 138 hängt von der Tempertemperatur und -dauer ab.
  • Die Abdeckschicht 1050 kann eine Oxidation der metallischen Schichten 116A und 116B während des thermischen Temperprozesses verhindern. In einigen Ausführungsformen kann das Abscheiden der Abdeckschicht 1050 ein Abscheiden einer Schicht aus Metallnitrid, wie beispielsweise Titannitrid (TiN), Tantalnitrid (TaN) und anderen geeigneten Metallnitridmaterialien, umfassen. Für die angemessene Diffusion von Stickstoffatomen durch die Abdeckschicht 1050 während des Oberflächenbehandlungsprozesses wird das Metallnitridmaterial der Abdeckschicht 1050 mit einer kubischen Kristallstruktur ausgebildet, wie in 20 dargestellt. Wie in 21 dargestellt, ermöglicht die kubische Kugelpackungsanordnung der Metallatome und der Stickstoffatome der Abdeckschicht 1050 es, dass Stickstoffgas durch die Abdeckschicht 1050 während des Oberflächenbehandlungsprozesses fließt. Die (100)-, (200)- oder (220)-Kristallebenen (nicht dargestellt) der oberen Oberfläche 1050s der Abdeckschicht 1050, die dem Stickstoffgasfluss 1152 ausgesetzt ist, ermöglicht die Diffusion von Stickstoffatomen durch die Abdeckschicht 1050. Wenn die Abdeckschicht 1050 mit anderen Kristallstrukturen ausgebildet wird, wie beispielsweise einer HCP-Struktur (hexagonal dichteste Kugelpackung), kann die HCP-Packungsanordnung der Metallatome und Stickstoffatome die Diffusion von Stickstoffatomen während des Oberflächenbehandlungsprozesses blockieren.
  • In einigen Ausführungsformen kann das Ausbilden der Abdeckschicht 1050 mit der kubischen Kristallstruktur ein Ausbilden einer Schicht aus Metallnitrid mit einem Metall-Stickstoff-Konzentrationsverhältnis im Bereich von etwa 1:3 bis etwa 1:4 umfassen. Wenn das Metall-Stickstoff-Konzentrationsverhältnis kleiner ist als etwa 1:3 kann das Metallnitridmaterial eine HCP-Kristallstruktur aufweisen. In einigen Ausführungsformen kann die Abdeckschicht 1050 mit einem physikalischen Gasphasenabscheidungsprozess unter Verwendung einer Gasmischung aus Argon und einem stickstoffbasierten Gas, wie beispielsweise Stickstoffgas, Ammoniakgas (NH3), Distickstoffoxidgas (N2O) oder einem anderen geeigneten stickstoffbasierten Gas, ausgebildet werden. In einigen Ausführungsformen liegt das Verhältnis von Stickstoff zu Argon in der Gasmischung im Bereich von etwa 2 bis etwa 4, um das Metallnitridmaterial der Abdeckschicht 1050 mit einer kubischen Kristallstruktur und mit einem Metall-Stickstoff-Konzentrationsverhältnis von etwa 1:3 bis etwa 1:4 auszubilden. Wenn das Verhältnis von Stickstoff zu Argon in der Gasmischung außerhalb des Bereichs von etwa 2 bis etwa 4 liegt, kann die Konzentration von Metall steigen und das Metallnitridmaterial weist möglicherweise eine nicht kubische Kristallstruktur, wie beispielsweise eine HCP-Kristallstruktur, auf.
  • Unter Bezugnahme auf 2 werden bei Vorgang 225 Kontaktstrukturen auf den metallischen Schichten ausgebildet. Zum Beispiel können, wie in 18 und 19 dargestellt, die Kontaktstrukturen 130, 132 und 134 auf den Metallsilizidnitridschichten 138 durch die ESL 126 und die ILD-Schicht 128 ausgebildet werden. Vor dem Ausbilden der Kontaktstrukturen 130,132 und 134 kann die ESL 126 auf der Struktur von 14 oder 15 ausgebildet werden, um jeweils die Struktur von 16 bzw. 17 auszubilden. Auf das Ausbilden der ESL 126 kann das Ausbilden der ILD-Schicht 128 folgen. Das Ausbilden der Kontaktstrukturen 130,132 und 134 kann folgende sequenzielle Vorgänge umfassen: (i) Ausbilden von Kontaktöffnungen (nicht dargestellt) innerhalb der ILD-Schicht 128 und der ESL 126, (ii) Abscheiden eines leitfähigen Materials innerhalb der Kontaktöffnungen, und (iii) Durchführen eines CMP-Prozesses am leitfähigen Material, um die Struktur von 18 oder 19 auszubilden.
  • Die vorliegende Offenbarung stellt Beispieldioden (beispielsweise die Diode 100) und Beispielverfahren (beispielsweise das Verfahren 200) zu deren Ausbildung bereit. Die Diode kann eine metallische Schicht (beispielsweise die metallischen Schichten 116A-116B) aufweisen, die auf einem Halbleitersubstrat angeordnet ist. In einigen Ausführungsformen kann die metallische Schicht einen Stapel aus einer Metallsilizidnitridschicht (beispielsweise der Metallsilizidnitridschicht 138) und einer Metallsilizidschicht (beispielsweise der Metallsilizidschicht 136) aufweisen.
  • In einigen Ausführungsformen kann die Metallsilizidschicht mithilfe eines Silizidierungsprozesses zwischen einer Metallschicht (beispielsweise der Metallschicht 948) und dem Halbleitermaterial des Substrats ausgebildet werden. In einigen Ausführungsformen kann ein oberer Abschnitt der Metallsilizidschicht in die Metallsilizidnitridschicht während eines Oberflächenbehandlungsprozesses der metallischen Schicht, der gleichzeitig mit dem Silizidierungsprozess durchgeführt wird, umgewandelt werden. Der Oberflächenbehandlungsprozess kann ein Einführen von Stickstoffatomen in die metallische Schicht durch eine auf der metallischen Schicht angeordnete Abdeckschicht (beispielsweise die Abdeckschicht 1050) umfassen. Die Abdeckschicht kann ein Metallnitridmaterial (beispielsweise TiN) aufweisen und kann die Oxidation der metallischen Schicht während des Silizidierungsprozesses verhindern.
  • In einigen Ausführungsformen wird für die angemessene Diffusion von Stickstoffatomen durch die Abdeckschicht während des Oberflächenbehandlungsprozesses das Metallnitridmaterial der Abdeckschicht mit einer kubischen Kristallstruktur ausgebildet. Die kubische Kugelpackungsanordnung der Metallatome und der Stickstoffatome der Abdeckschicht ermöglicht es, dass Stickstoffgas durch die Abdeckschicht während des Oberflächenbehandlungsprozesses fließt. In einigen Ausführungsformen kann das Ausbilden der Abdeckschicht mit der kubischen Kristallstruktur ein Ausbilden einer Schicht aus Metallnitrid mit einem Metall-Stickstoff-Konzentrationsverhältnis im Bereich von etwa 1:3 bis etwa 1:4, unter Verwendung einer Gasmischung aus Argon und einem stickstoffbasierten Gas umfassen.
  • In einigen Ausführungsformen kann der Oberflächenleckstrom in der Diode mit dem Stapel aus Metallsilizidnitridschicht und Metallsilizidschicht im Vergleich mit Dioden ohne die Metallsilizidnitridschichten in den metallischen Schichten um etwa 10 % bis etwa 50 % reduziert werden.
  • In einigen Ausführungsformen weist eine Halbleitervorrichtung auf: ein Substrat, ein erstes Wannengebiet, das innerhalb des Substrats angeordnet ist, ein zweites Wannengebiet, das benachbart zum ersten Wannengebiet und innerhalb des Substrats angeordnet ist, und ein Array von Wannengebieten, das innerhalb des ersten Wannengebiets angeordnet ist. Das erste Wannengebiet weist Dotierstoffe eines ersten Typs auf, das zweite Wannengebiet weist Dotierstoffe eines zweiten Typs auf, wobei der zweite Typ von dem ersten Typ verschieden ist, und das Array von Wannengebieten weist Dotierstoffe des zweiten Typs auf. Die Halbleitervorrichtung weist ferner auf: eine Metallsilizidschicht, die auf dem Array von Wannengebieten und innerhalb des Substrats angeordnet ist, eine Metallsilizidnitridschicht, die auf der Metallsilizidschicht und innerhalb des Substrats angeordnet ist, und eine Kontaktstruktur, die auf der Metallsilizidnitridschicht angeordnet ist.
  • In einigen Ausführungsformen weist eine Halbleitervorrichtung auf: ein Substrat, ein erstes Wannengebiet, das innerhalb des Substrats angeordnet ist, ein zweites Wannengebiet, das benachbart zum ersten Wannengebiet und innerhalb des Substrats angeordnet ist, und ein Array von Wannengebieten, das innerhalb des ersten Wannengebiets angeordnet ist. Die Halbleitervorrichtung weist ferner auf: eine Silizidschicht, die auf dem Array von Wannengebieten und innerhalb des Substrats angeordnet ist, eine Silizidnitridschicht, die auf dem Substrat angeordnet ist, und eine Kontaktstruktur, die auf der Silizidnitridschicht angeordnet ist.
  • In einigen Ausführungsformen umfasst ein Verfahren ein Ausbilden eines ersten Wannengebiets mit Dotierstoffen eines ersten Typs innerhalb eines Substrats und ein Ausbilden eines Arrays von Wannengebieten mit Dotierstoffen eines zweiten Typs innerhalb des ersten Wannengebiets. Der zweite Typ von Dotierstoffen ist verschieden von dem ersten Typ von Dotierstoffen. Das Verfahren umfasst ferner ein Ausbilden einer Metallsilizidschicht auf dem Array von Wannengebieten und innerhalb des Substrats, ein Ausbilden einer Metallsilizidnitridschicht auf der Metallsilizidschicht und innerhalb des Substrats, und ein Ausbilden einer Kontaktstruktur auf der Metallsilizidnitridschicht.
  • Vorstehende sind Merkmale mehrerer Ausführungsformen umrissen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um ein Ausbilden einer Kontaktstruktur auf der Metallsilizidnitridschicht, die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann sollte ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass verschiedene Änderungen, Ersetzungen und Modifizierungen hierin vorgenommen werden können, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63138078 [0001]

Claims (20)

  1. Halbleitervorrichtung aufweisend: ein Substrat; ein erstes Wannengebiet, das innerhalb des Substrats angeordnet ist, wobei das erste Wannengebiet Dotierstoffe eines ersten Typs aufweist; ein zweites Wannengebiet, das neben dem ersten Wannengebiet und innerhalb des Substrats angeordnet ist, wobei das zweite Wannengebiet Dotierstoffe eines zweiten Typs enthält, wobei der zweite Typ von dem ersten Typ verschieden ist; ein Array von Wannengebieten, das innerhalb des ersten Wannengebiets angeordnet ist, wobei das Array von Wannengebieten Dotierstoffe des zweiten Typs enthält; eine Metallsilizidschicht, die auf dem Array von Wannengebieten und innerhalb des Substrats angeordnet ist; eine Metallsilizidnitridschicht, die auf der Metallsilizidschicht und innerhalb des Substrats angeordnet ist; und eine Kontaktstruktur, die auf der Metallsilizidnitridschicht angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei erste Abschnitte der Metallsilizidschicht auf dem Array von Wannengebieten angeordnet sind und zweite Abschnitte der Metallsilizidschicht auf dem ersten Wannengebiet angeordnet sind.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die ferner eine Ätzstoppschicht aufweist, die auf der Metallsilizidnitridschicht angeordnet ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Spitzenkonzentration von Stickstoffatomen in der Metallsilizidnitridschicht um einen Abstand von etwa 0,05 nm bis etwa 1 nm von einer oberen Oberfläche der Metallsilizidnitridschicht beabstandet ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine obere Oberfläche der Metallsilizidnitridschicht im Wesentlichen komplanar mit einer oberen Oberfläche des Substrats ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Grenzfläche zwischen der Metallsilizidschicht und der Metallsilizidnitridschicht auf einer Ebene liegt, die niedriger als eine obere Oberfläche des Substrats liegt.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Verhältnis von einer Dicke der Metallsilizidnitridschicht zu einer Dicke der Metallsilizidschicht etwa 1:3 bis etwa 1:20 beträgt.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner aufweisend: ein dotiertes Gebiet, das auf dem ersten Wannengebiet und innerhalb des Substrats angeordnet ist, wobei das dotierte Gebiet Dotierstoffe des ersten Typs enthält.
  9. Halbleitervorrichtung nach Anspruch 8, ferner aufweisend: eine weitere Metallsilizidschicht, die auf dem dotierten Gebiet und innerhalb des Substrats angeordnet ist, und eine weitere Metallsilizidnitridschicht, die auf der weiteren Metallsilizidschicht und innerhalb des Substrats angeordnet ist.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Metallsilizidschicht Kobaltsilizid enthält und die Metallsilizidnitridschicht Kobaltsilizidnitrid enthält.
  11. Halbleitervorrichtung aufweisend: ein Substrat; eine erstes Wannengebiet, das innerhalb des Substrats angeordnet ist; ein zweites Wannengebiet, das neben dem ersten Wannengebiet und innerhalb des Substrats angeordnet ist; ein Array von Wannengebieten, das innerhalb des ersten Wannengebiets angeordnet ist; eine Silizidschicht, die auf dem Array von Wannengebieten und innerhalb des Substrats angeordnet ist; eine Silizidnitridschicht, die auf dem Substrat angeordnet ist; und eine Kontaktstruktur, die auf der Silizidnitridschicht angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei eine obere Oberfläche der Silizidschicht im Wesentlichen komplanar mit einer oberen Oberfläche des Substrats ist.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei eine Grenzfläche zwischen der Silizidschicht und der Silizidnitridschicht im Wesentlichen komplanar mit einer oberen Oberfläche des Substrats ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, die ferner eine Ätzstoppschicht aufweist, die auf der Silizidnitridschicht angeordnet ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 14, wobei ein Verhältnis von einer Dicke der Silizidnitridschicht zu einer Dicke der Silizidschicht etwa 1:3 bis etwa 1:20 beträgt.
  16. Halbleitervorrichtung nach einem der Ansprüche 11 bis 15, wobei eine Spitzenkonzentration von Stickstoffatomen in der Silizidnitridschicht um einen Abstand von etwa 0,05 nm bis etwa 1 nm von einer oberen Oberfläche der Silizidnitridschicht getrennt ist.
  17. Verfahren umfassend: Ausbilden eines ersten Wannengebiets mit Dotierstoffen eines ersten Typs innerhalb eines Substrats, Ausbilden eines Arrays von Wannengebieten mit Dotierstoffen eines zweiten Typs innerhalb des ersten Wannengebiets, wobei der zweite Typ von Dotierstoffen von dem ersten Typ von Dotierstoffen verschieden ist, Ausbilden einer Metallsilizidschicht auf dem Array von Wannengebieten und innerhalb des Substrats, Ausbilden einer Metallsilizidnitridschicht auf der Metallsilizidschicht und innerhalb des Substrats, und Ausbilden einer Kontaktstruktur auf der Metallsilizidnitridschicht.
  18. Verfahren nach Anspruch 17, wobei das Ausbilden der Metallsilizidschicht umfasst: Abscheiden einer Metallschicht auf dem Array von Wannengebieten.
  19. Verfahren nach Anspruch 18, wobei das Ausbilden der Metallsilizidschicht umfasst: Ausbilden einer Abdeckschicht.
  20. Verfahren nach Anspruch 19, wobei das Ausbilden der Abdeckschicht umfasst: Abscheiden einer Nitridschicht mit einer kubischen Kristallstruktur.
DE102022100016.8A 2021-01-15 2022-01-03 Kontrolle von oberflächenschäden in dioden Pending DE102022100016A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163138078P 2021-01-15 2021-01-15
US63/138,078 2021-01-15
US17/530,212 2021-11-18
US17/530,212 US11973148B2 (en) 2021-01-15 2021-11-18 Surface damage control in diodes

Publications (1)

Publication Number Publication Date
DE102022100016A1 true DE102022100016A1 (de) 2022-07-21

Family

ID=81596243

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022100016.8A Pending DE102022100016A1 (de) 2021-01-15 2022-01-03 Kontrolle von oberflächenschäden in dioden

Country Status (5)

Country Link
US (2) US11973148B2 (de)
KR (2) KR20220103643A (de)
CN (1) CN114520258A (de)
DE (1) DE102022100016A1 (de)
TW (1) TWI825550B (de)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0162673B1 (ko) 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법
US6365511B1 (en) * 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
DE10101081B4 (de) 2001-01-11 2007-06-06 Infineon Technologies Ag Schottky-Diode
US6885977B2 (en) 2002-12-20 2005-04-26 Applied Materials, Inc. System to identify a wafer manufacturing problem and method therefor
JP5122762B2 (ja) 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
US9000550B2 (en) * 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US8492255B2 (en) * 2011-01-06 2013-07-23 National Semiconductor Corporation Trenched Schottky diode and method of forming a trenched Schottky diode
TWI517414B (zh) 2012-05-18 2016-01-11 旺宏電子股份有限公司 具有增強崩潰電壓之蕭基特二極體
US9202939B2 (en) 2014-02-11 2015-12-01 United Microelectronics Corp. Schottky diode and method for fabricating the same
US9425301B2 (en) 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9502585B2 (en) 2015-04-17 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky barrier diode and method of manufacturing the same
TWI594443B (zh) 2016-08-29 2017-08-01 雋佾科技有限公司 蕭特基二極體結構及蕭特基二極體結構之形成方法
KR102424762B1 (ko) 2016-09-23 2022-07-25 주식회사 디비하이텍 쇼트키 배리어 다이오드 및 그 제조 방법
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof

Also Published As

Publication number Publication date
TW202234698A (zh) 2022-09-01
KR20220103643A (ko) 2022-07-22
US20220231173A1 (en) 2022-07-21
CN114520258A (zh) 2022-05-20
TWI825550B (zh) 2023-12-11
US20240234589A1 (en) 2024-07-11
US11973148B2 (en) 2024-04-30
KR20240147654A (ko) 2024-10-08

Similar Documents

Publication Publication Date Title
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE112018003323T5 (de) Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung
DE102021100965A1 (de) Epitaxiale strukturen für halbleitervorrichtungen
DE102020100795A1 (de) Austrittsarbeitsschichten für transistor-gate-elektroden
DE102020110789B4 (de) Gate-strukturen für halbleitervorrichtungen und verfahren zum herstellen einer halbleitervorrichtung
DE102019126285B4 (de) Steuerung von Schwellenspannungen durch Blockierschichten
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
EP1625614A1 (de) Verfahren zur herstellung eines bipolartransistors
DE102016104446B4 (de) Kontakt mit geringem Widerstand für Halbleiter-Einheiten
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE102021106747A1 (de) Kontaktstrukturen in halbleiterbauelemente
DE102021100661A1 (de) Kontaktstrukturen in Halbleitervorrichtungen
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE102021111739A1 (de) Gate-Abstandshalter in Halbleiterbauelementen
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
WO2001097273A1 (de) Silizium-bipolartransistor, schaltungsanordnung und verfahren zum herstellen eines silizium-bipolartransistors
DE102019121270A1 (de) Struktur und Bildungsverfahren der Halbleitervorrichtung mit Finnenstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed