DE102021110304B4 - Stelzen-pad-struktur und verfahren zum bilden einer solchen - Google Patents

Stelzen-pad-struktur und verfahren zum bilden einer solchen Download PDF

Info

Publication number
DE102021110304B4
DE102021110304B4 DE102021110304.5A DE102021110304A DE102021110304B4 DE 102021110304 B4 DE102021110304 B4 DE 102021110304B4 DE 102021110304 A DE102021110304 A DE 102021110304A DE 102021110304 B4 DE102021110304 B4 DE 102021110304B4
Authority
DE
Germany
Prior art keywords
pad
semiconductor substrate
chip
wire
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021110304.5A
Other languages
English (en)
Other versions
DE102021110304A1 (de
Inventor
Sin-Yao Huang
Hung-Ling Shih
Kuo-Ming Wu
Hung-Wen Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021110304A1 publication Critical patent/DE102021110304A1/de
Application granted granted Critical
Publication of DE102021110304B4 publication Critical patent/DE102021110304B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Prostheses (AREA)
  • Element Separation (AREA)
  • Wire Bonding (AREA)

Abstract

IC-Chip aufweisend:ein Halbleitersubstrat (104);einen Draht (108p), der unter dem Halbleitersubstrat (104) an einer Vorderseite (104f) des Halbleitersubstrats (104) liegt;eine Grabenisolationsstruktur (106), die sich in die Vorderseite (104f) des Halbleitersubstrats (104) erstreckt;eine Pad-Struktur (102), die in eine Rückseite (104b) des Halbleitersubstrats (104), welche der Vorderseite (104f) entgegengesetzt ist, eingesetzt ist, wobei die Pad-Struktur (102) einen Pad-Körper (102b) und einen ersten Pad-Vorsprung (102p) aufweist, und wobei der erste Pad-Vorsprung (102p) unter dem Pad-Körper (102b) liegt und durch einen Abschnitt des Halbleitersubstrats (104) in Richtung des Drahts (108p) aus dem Pad-Körper (102b) hervorsteht, wobei der Pad-Körper (102b) über dem Abschnitt des Halbleitersubstrats (104) liegt; undeinen Kontakt (304p, 510, 510P), wobei sich der Kontakt (304p, 510, 510p) von dem ersten Pad-Vorsprung (102p) zu dem Draht (108p) erstreckt und den ersten Pad-Vorsprung (102p) von dem Draht (108p) trennt, und wobei der Kontakt (304p, 510, 510p) und der erste Pad-Vorsprung (102p) an der Grabenisolationsstruktur (106) direkt in Kontakt (304p, 510, 510p) stehen.

Description

  • STAND DER TECHNIK
  • Viele moderne elektronische Geräte enthalten komplementäre Metalloxidhalbleiter-Bildsensoren (CMOS-Bildsensoren), die optische Bilder in digitale Daten, welche die optischen Bilder darstellen, umwandeln. Eine in elektronischen Geräten häufig verwendete Art von CMOS-Bildsensor ist ein rückseitig beleuchteter Bildsensor (BSI-Bildsensor). Ein BSI-Bildsensor weist ein Array aus Fotodetektoren auf, die über einer Interconnect-Struktur gelegen und dazu ausgebildet sind, Strahlung auf einer der Interconnect-Struktur entgegengesetzten Seite zu empfangen. Diese Anordnung ermöglicht, dass Strahlung unbehindert durch leitfähige Merkmale in der Interconnect-Struktur auf die Fotodetektoren auftreffen kann, derart, dass der BSI-Bildsensor eine hohe Empfindlichkeit gegenüber einfallender Strahlung aufweist.
  • US 2017/0141146 A1 offenbart einen rückseitig beleuchteten Bildsensor mit einem Array von Pixeln. US 2019/0252333 A1 offenbart Implementierungen von Bildsensoren. US 2012/0001286 A1 offenbart einen Bildsensor.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 stellt eine Querschnittansicht einiger Ausführungsformen eines IC-Chips, das eine Stelzen-Pad-Struktur aufweist, bereit.
    • 2 stellt eine Draufsicht einiger Ausführungsformen des IC-Chips von 1 bereit.
    • 3A - 3H stellen Querschnittansichten von einigen alternativen Ausführungsformen des IC-Chips von 1, bei denen die Stelzen-Pad-Struktur variiert wurde, bereit.
    • 4A - 4C stellen Draufsichten einiger Ausführungsformen von Kontakten von 3H bereit.
    • 5 stellt eine Querschnittansicht einiger Ausführungsformen eines IC-Package, bei dem der IC-Chip von 1 an ein Trägersubstrat gebondet ist, bereit.
    • 6A - 6C stellen Querschnittansichten einiger alternativer Ausführungsformen des IC-Package aus 5 bereit.
    • 7 stellt eine Querschnittansicht einiger Ausführungsformen eines dreidimensionalen IC-Package (3D-IC-Package), bei dem der IC-Chip von 5 und ein zweiter IC-Chip Vorderseite an Vorderseite aneinandergebondet sind, bereit.
    • 8A und 8B stellen Querschnittansichten einiger alternativer Ausführungsformen des 3D-IC-Package von 7, bei denen ein Pad-Draht in dem zweiten IC-Chip ist, bereit.
    • 9 stellt eine Querschnittansicht einiger alternativer Ausführungsformen des 3D-IC-Package von 7, bei denen der IC-Chip als BSI-Bildsensor zum Einsatz gebracht wird, bereit.
    • 10 stellt eine Querschnittansicht einiger alternativer Ausführungsformen des 3D-IC-Package von 7, bei denen der IC-Chip und der zweite IC-Chip Vorderseite an Rückseite aneinandergebondet sind, bereit.
    • 11A und 11B zeigen Querschnittansichten einiger alternativer Ausführungsformen des 3D-IC-Package von 10.
    • 12 stellt eine Querschnittansicht einiger alternativer Ausführungsformen des 3D-IC-Package von 7, bei denen ein dritter IC-Chip an den zweiten IC-Chip gebondet ist, bereit.
    • 13A und 13B zeigen Querschnittansichten einiger alternativer Ausführungsformen des 3D-IC-Package von 12.
    • 14 zeigt eine Querschnittansicht einiger alternativer Ausführungsformen des 3D-IC-Chips von 12, bei denen der zweite IC-Chip Rückseite an Vorderseite an den IC-Chip gebondet ist.
    • 15 - 29 stellen eine Serie von Querschnittansichten einiger Ausführungsformen eines Verfahrens zum Bilden eines IC-Chips, der eine Stelzen-Pad-Struktur aufweist, bereit.
    • 30 stellt ein Blockdiagramm einiger Ausführungsformen des Verfahrens von 15-29 bereit.
    • 31 - 33 stellen eine Serie von Querschnittansichten einiger erster alternativer Ausführungsformen des Verfahrens von 15 - 29 bereit, bei denen die Stelzen-Pad-Struktur eine Öffnung, in welcher die Stelzen-Pad-Struktur ausgebildet wird, zur Gänze ausfüllt.
    • 34 - 39 stellen eine Serie von Querschnittansichten einiger zweiter alternativer Ausführungsformen des Verfahrens von 15 - 29 bereit, bei denen eine dielektrische Füllschicht über der Stelzen-Pad-Struktur liegt und nicht gefüllte Abschnitte einer Öffnung, in welcher die Stelzen-Pad-Struktur ausgebildet ist, ausfüllt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Offenbarung bereit. Nachstehend werden konkrete Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und nicht als einschränkend zu verstehen. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale ausgebildet sein können, derart, dass die ersten und die zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können in diesem Dokument räumlich relative Begriffe wie „unterhalb“, „unter“, „untere“, „oberhalb“, „obere“ und dergleichen zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie sie in den Figuren dargestellt ist, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung andere Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb mit einschließen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die in diesem Dokument verwendeten räumlich relativen Bezeichnungen können desgleichen dementsprechend ausgelegt werden.
  • Ein IC-Chip kann eine Pad-Struktur aufweisen, die in eine Rückseite eines Halbleitersubstrats eingelassen ist. Ein derartiger IC-Chip kann beispielsweise einem rückseitig beleuchteten Bildsensor (BSI-Bildsensor) entsprechen. Gemäß einem Verfahren zum Bilden des IC-Chips wird eine Grabenisolationsstruktur ausgebildet, die sich in eine Vorderseite des Halbleitersubstrats hineinerstreckt. Ferner wird eine Interconnect-Struktur ausgebildet, welche die Grabenisolationsstruktur an der Vorderseite bedeckt. Eine erste Ätzung wird selektiv von der Rückseite aus in das Halbleitersubstrat hinein durchgeführt, um eine erste Öffnung zu bilden, welche die Grabenisolationsstruktur freilegt. Eine zweite Ätzung wird selektiv von der Rückseite aus durchgeführt, um eine zweite Öffnung zu bilden. Die zweite Öffnung weist eine geringere Breite als die erste Öffnung auf und erstreckt sich von der ersten Öffnung durch die Grabenisolation zu einem Draht in der Interconnect-Struktur. Die Pad-Struktur wird in der ersten und der zweiten Öffnung ausgebildet. Die Pad-Struktur weist einen Pad-Bereich in der ersten Öffnung auf und weist ferner einen Pad-Vorsprung auf, der von dem Pad-Bereich durch die zweite Öffnung zu dem Draht vorragt.
  • Ein Problem in Zusammenhang mit dem Verfahren besteht darin, dass die Pad-Struktur schlechte Bondfähigkeit aufweist und somit Delamination unterliegt. Die Bondfähigkeit kann beispielsweise aufgrund einer kleinen Bondfläche zwischen dem Pad-Vorsprung und der umgebenden Struktur schlecht sein. Ein weiteres Problem in Zusammenhang mit dem Verfahren besteht darin, dass die Pad-Struktur groß ist und tief in die Rückseite des Halbleitersubstrats eingelassen ist, derart, dass die Rückseitentopografie ein hohes Maß an Variation aufweist. Das hohe Maß an Variation verkleinert das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite. Beispielsweise können ein Metallgitter und Farbfilter an der Rückseite ausgebildet werden, wenn der IC-Chip einem BSI-Bildsensor entspricht. Um dieses Problem abzuschwächen, kann eine dielektrische Füllschicht ausgebildet werden, die nicht gefüllte Abschnitte der ersten Öffnung ausfüllt, und eine dritte Ätzung kann selektiv in die dielektrische Füllschicht hinein durchgeführt werden, um eine dritte Öffnung zu bilden, welche die Pad-Struktur freilegt. Allerdings erhöht dies die Anzahl von Verarbeitungsschritten und die Kosten. Ferner variieren diese Verarbeitungsschritte je nach einer Dicke des Halbleitersubstrats und erfordern somit die kostspielige und zeitkritische Abstimmung von Parametern auf Variationen der Dicke.
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen eine Stelzen-Pad-Struktur sowie ein Verfahren zum Bilden der Stelzen-Pad-Struktur. Gemäß einigen Ausführungsformen des Verfahrens wird eine erste Ätzung selektiv in eine Rückseite eines Halbleitersubstrats hinein durchgeführt, um eine erste Öffnung zu bilden. Die erste Öffnung ist über einer Grabenisolationsstruktur, die sich in eine Vorderseite des Halbleitersubstrats hineinerstreckt, liegt davon beabstandet. Eine zweite Ätzung wird selektiv von der Rückseite aus durchgeführt, um eine zweite Öffnung zu bilden. Die zweite Öffnung erstreckt sich von der ersten Öffnung durch einen Abschnitt des Halbleitersubstrats zu der Grabenisolationsstruktur. Ferner weist die zweite Öffnung eine geringere Breite als die erste Öffnung auf und legt eine Seitenwand des Halbleitersubstrats frei. Eine rückseitige Abstandhalterschicht wird auf die Seitenwand abgeschieden, und eine dritte Ätzung, welche die Rückseite abdeckt, wird durchgeführt. Die dritte Ätzung bildet rückseitige Abstandhalter aus der rückseitigen Abstandhalterschicht aus und verlängert die zweite Öffnung zu einem Draht, der unter dem Halbleitersubstrat an der Vorderseite liegt. Die Stelzen-Pad-Struktur wird in der ersten und der zweiten Öffnung ausgebildet. Die Stelzen-Pad-Struktur weist einen Pad-Bereich in der ersten Öffnung auf und weist ferner einen Pad-Vorsprung auf, der von dem Pad-Bereich durch die zweite Öffnung zu dem Draht vorragt.
  • Da die erste Öffnung von der Grabenisolationsstruktur beabstandet ist, ist eine Länge des Vorsprungs groß und somit die Bondfläche zwischen dem Vorsprung und der umgebenden Struktur groß. Die große Bondfläche kann ihrerseits die Bondfähigkeit der Stelzen-Pad-Struktur erhöhen und die Wahrscheinlichkeit einer Delamination reduzieren. Da eine Dicke des Halbleitersubstrats durch eine Kombination aus der ersten und der zweiten Ätzung durchquert wird, kann sich die erste Ätzung in die Rückseite des Halbleitersubstrats bis zu einer Tiefe, die von der Dicke unabhängig ist, erstrecken. Infolgedessen erfordert die erste Ätzung keine kostspielige und zeitkritische Abstimmung von Parametern auf Variationen der Dicke. Ferner kann eine Tiefe, bis zu welcher die Stelzen-Pad-Struktur in die Rückseite des Halbleitersubstrats eingelassen ist, klein sein, und die Rückseitentopografie kann ein geringes Maß an Variation aufweisen. Aufgrund des geringen Maßes an Variation ist das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite groß, und eine dielektrische Füllschicht kann von nicht gefüllten Abschnitten der ersten Öffnung weggelassen werden. In dem Maße, in dem eine dielektrische Füllschicht in nicht gefüllten Abschnitten der ersten Öffnung ausgebildet wird, variieren ferner die entsprechenden Verarbeitungsschritte nicht in Abhängigkeit von der Dicke des Halbleitersubstrats und erfordern somit keine kostspieligen und zeitkritischen Abstimmungen von Parametern auf Variationen der Dicke.
  • Auf 1 Bezug nehmend wird darin eine Querschnittansicht 100 einiger Ausführungsformen eines IC-Chips bereitgestellt, der eine Stelzen-Pad-Struktur 102 aufweist. Die Stelzen-Pad-Struktur 102 ist in eine Rückseite 104b eines Halbleitersubstrats 104 eingelassen und über einer vorderseitigen Grabenisolationsstruktur 106 gelegen. Die vorderseitige Grabenisolationsstruktur 106 erstreckt sich in eine der Rückseite entgegengesetzte Vorderseite 104f des Halbleitersubstrats 104. Die Stelzen-Pad-Struktur 102 weist einen Pad-Körper 102b und ein Paar von Pad-Vorsprüngen 102p auf.
  • Der Pad-Körper 102b ist von der Rückseite 104b des Halbleitersubstrats 104 freigelegt und liegt über einem Pad-Abschnitt 104p des Halbleitersubstrats 104. Ferner ist der Pad-Körper 102b von Seitenwänden einer umgebenden Struktur getrennt und weist eine Oberseite auf, die flach ist, abgesehen von Einkerbungen 102i, welche jeweils über den Pad-Vorsprüngen 102p gelegen sind. Bei alternativen Ausführungsformen werden die Einkerbungen 102i von der Oberseite des Pad-Körpers 102b weggelassen.
  • Die Pad-Vorsprünge 102p sind jeweils an entgegengesetzten Seiten des Pad-Körpers 102b angeordnet und erstrecken sich von einem unteren Ende des Pad-Körpers 102b zu einem Pad-Draht 108p. Der Pad-Draht 108p ist Teil einer vorderseitigen Interconnect-Struktur 110 an der Vorderseite 104f des Halbleitersubstrats 104 und ist in eine vorderseitige Interconnect-Dielektrikumschicht 112 eingebettet. Indem sie sich zu dem Pad-Draht 108p erstrecken, koppeln die Pad-Vorsprünge 102p den Pad-Körper 102b elektrisch an den Pad-Draht 108p. Ferner kommt es zum Bonden der Pad-Vorsprünge 102p mit der vorderseitigen Interconnect-Dielektrikumschicht 112, der vorderseitigen Grabenisolationsstruktur 106 und dem Pad-Abschnitt 104p des Halbleitersubstrats 104, um die Stelzen-Pad-Struktur 102 in ihrer Position zu fixieren.
  • Da der Pad-Körper 102b durch den Pad-Abschnitt 104p des Halbleitersubstrats 104 von der vorderseitigen Grabenisolationsstruktur 106 getrennt ist, kann Positionieren des Pad-Körpers 102b von Variationen einer Dicke Ts des Halbleitersubstrats 104 unabhängig sein. Anstatt die Positionierung des Pad-Körpers 102b für Variationen der Dicke Ts zu variieren, kann stattdessen eine Dicke Tpp des Pad-Abschnitts 104p variiert werden.
  • Da die Positionierung des Pad-Körpers 102b von Variationen der Dicke Ts des Halbleitersubstrats 104 unabhängig ist, kann der Pad-Körper 102b unabhängig von der Dicke Ts des Halbleitersubstrats 104 nahe der Rückseite 104b des Halbleitersubstrats 104b angeordnet werden. Infolgedessen kann die Topografie an der Rückseite 104b des Halbleitersubstrats 104 ein geringes Maß an Variation an der Stelzen-Pad-Struktur 102 aufweisen. Aufgrund des geringen Maßes an Variation kann das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite 104b des Halbleitersubstrats 104 groß sein. Ferner kann eine dielektrische Füllschicht, welche die Rückseite 104b nivelliert, weggelassen werden, wodurch Herstellungskosten reduziert werden und der Produktionsdurchsatz erhöht wird.
  • Auch kann, da der Pad-Körper 102b durch den Pad-Abschnitt 104p des Halbleitersubstrats 104 von der vorderseitigen Grabenisolationsstruktur 106 getrennt ist, eine Länge L der Pad-Vorsprünge 102p groß sein (z.B. relativ zu einer Pad-Struktur, in welcher der Pad-Abschnitt 104p weggelassen wird). Infolgedessen kann die Bondfläche zwischen den Pad-Vorsprüngen 102p und der umgebenden Struktur groß sein. Die große Bondfläche kann ihrerseits die Bondfähigkeit der Stelzen-Pad-Struktur 102 erhöhen und die Wahrscheinlichkeit einer Delamination reduzieren. Zudem erinnern, da die Länge L groß ist, die Pad-Vorsprünge 102p an Stelzen, wodurch die Pad-Vorsprünge 102p auch als Stelzen bezeichnet werden können und die Stelzen-Pad-Struktur 102 als solche bezeichnet wird.
  • Weiterhin auf 1 Bezug nehmend weist das Halbleitersubstrat 104 eine vertiefte Oberfläche 104r auf, die sich seitlich entlang einer Unterseite des Pad-Körpers 102b von einer ersten Seite der Stelzen-Pad-Struktur 102 zu einer der ersten Seite entgegengesetzten zweiten Seite der Stelzen-Pad-Struktur 102 erstreckt. Ferner erstrecken sich die Pad-Vorsprünge 102p durch die vertiefte Oberfläche 104r. Die vertiefte Oberfläche 104r ist relativ zu einer oberen Oberfläche des Halbleitersubstrats 104 um eine Strecke A vertieft und ist relativ zu einer unteren Oberfläche des Halbleitersubstrats 104 um eine Strecke B erhöht. Ferner ist eine Summe aus den Strecken A und B gleich der Dicke Ts.
  • Eine rückseitige dielektrische Schicht 114 ist an der Rückseite 104b des Halbleitersubstrats 104 angeordnet und definiert teilweise eine Pad-Öffnung 116, in welcher die Stelzen-Pad-Struktur 102 freiliegt. Somit definieren die rückseitige dielektrische Schicht 114 und das Halbleitersubstrat 104 eine erste gemeinsame Seitenwand und eine zweite gemeinsame Seitenwand. Die erste und die zweite gemeinsame Seitenwand sind jeweils auf entgegengesetzten Seiten der Stelzen-Pad-Struktur 102 angeordnet, und die vertiefte Oberfläche 104r erstreckt sich seitlich von der ersten gemeinsamen Seitenwand zu der zweiten gemeinsamen Seitenwand.
  • Eine rückseitige Auskleidungsschicht 118 bedeckt die rückseitige dielektrische Schicht 114. Ferner kleidet die rückseitige Auskleidungsschicht 118 die erste und die zweite gemeinsame Seitenwand und die vertiefte Oberfläche 104r aus. Abschnitte der rückseitigen Auskleidungsschicht 118 auf der vertieften Oberfläche 104r trennen die vertiefte Oberfläche 104r von der Stelzen-Pad-Struktur 102.
  • Rückseitige Abstandhalter 120 sind an Seitenwänden der rückseitigen Auskleidungsschicht 118 an der ersten und der zweiten gemeinsamen Seitenwand angeordnet und sind ferner an Seitenwänden des Halbleitersubstrats 104 an den Pad-Vorsprüngen 102p angeordnet. Rückseitige Abstandhalter 120 an der ersten und der zweiten gemeinsamen Seitenwand sind durch die Pad-Öffnung 116 von der Stelzen-Pad-Struktur 102 getrennt. Ferner trennen rückseitige Abstandhalter 120 an den Pad-Vorsprüngen 102p die Pad-Vorsprünge 102p von dem Halbleitersubstrat 104 und der rückseitigen Auskleidungsschicht 118.
  • Bei manchen Ausführungsformen beträgt die Dicke Ts des Halbleitersubstrats 104 etwa 1 - 100 Mikrometer, etwa 1-50 Mikrometer, etwa 50 - 100 Mikrometer oder einen anderen geeigneten Wert. Bei manchen Ausführungsformen beträgt die Dicke Ts des Halbleitersubstrats 104 etwa 3,5 Mikrometer, etwa 5 Mikrometer, etwa 6 Mikrometer oder einen anderen geeigneten Wert.
  • Bei manchen Ausführungsformen ist die Strecke A kleiner als die Strecke B. Bei anderen Ausführungsformen ist die Strecke A größer gleich der Strecke B. Bei manchen Ausführungsformen ist die Strecke A etwa 3 Mikrometer oder kleiner als etwa 3 Mikrometer und/oder die Strecke B ist etwa 3 Mikrometer oder größer als etwa 3 Mikrometer. Wenn die Strecke A zu groß ist (z.B. größer als etwa 3 Mikrometer oder ein anderer geeigneter Wert) kann eine Rückseitentopografie ein hohes Maß an Variation aufweisen, welche das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite 104b verkleinern kann.
  • Bei manchen Ausführungsformen ist oder enthält die Stelzen-Pad-Struktur 102 Metall und/oder (ein) andere(s) geeignete(s) leitfähige(s) Material(ien). Das Metall kann beispielsweise Aluminiumkupfer, Kupfer, Aluminium, Wolfram, (ein) andere(s) geeignete(s) Metall(e) oder jedwede Kombination aus den Vorgenannten sein oder enthalten. Bei manchen Ausführungsformen ist eine Breite Wp der Pad-Vorsprünge 102p etwa 5 Mikrometer, etwa 2 - 10 Mikrometer, etwa 10 - 30 Mikrometer, ein anderer geeigneter Wert oder jedwede Kombination aus den Vorgenannten. Bei manchen Ausführungsformen ist die Länge L der Pad-Vorsprünge 102p etwa 6 Mikrometer, etwa 5 - 50 Mikrometer, etwa 50 - 100 Mikrometer, ein anderer geeigneter Wert oder jedwede Kombination aus den Vorgenannten.
  • Bei manchen Ausführungsformen ist oder enthält das Halbleitersubstrat 104 ein Bulk-Substrat aus Halbleitermaterial, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder eine andere Art von Halbleitersubstrat. Bei manchen Ausführungsformen ist oder enthält das Halbleitersubstrat 104 Silizium, Siliziumgermanium, Germanium, (eine) andere Art(en) von Halbleitermaterial oder jedwede Kombination aus den Vorgenannten. Beispielsweise kann das Halbleitersubstrat 104 ein Bulk-Substrat aus monokristallinem Silizium oder Siliziumgermanium sein.
  • Bei manchen Ausführungsformen ist oder enthält die vorderseitige Grabenisolationsstruktur 106 ein dielektrisches Material und/oder ein anderes geeignetes Material. Das dielektrische Material kann beispielsweise Siliziumoxid und/oder (ein) andere(s) geeignete(s) dielektrische(s) Material(ien) sein oder enthalten. Bei manchen Ausführungsformen ist die vorderseitige Grabenisolationsstruktur 106 eine flache Grabenisolationsstruktur (STI-Struktur), eine tiefe Grabenisolationsstruktur (DTI-Struktur), eine andere geeignete Art von Grabenisolationsstruktur oder jedwede Kombination aus den Vorgenannten.
  • Bei manchen Ausführungsformen ist oder enthält der Pad-Draht 108p Metall und/oder (ein) andere(s) geeignete(s) leitfähige(s) Material(ien). Das Metall kann beispielsweise Aluminiumkupfer, Kupfer, Aluminium, (ein) andere(s) geeignete(s) Metall(e) oder jedwede Kombination aus den Vorgenannten sein oder enthalten. Bei manchen Ausführungsformen ist oder enthält die vorderseitige Interconnect-Dielektrikumschicht 112 Siliziumoxid, ein dielektrisches Material mit niedrigem k-Wert, (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) oder jedwede Kombination aus den Vorgenannten.
  • Bei manchen Ausführungsformen ist oder enthält die rückseitige dielektrische Schicht 114 Siliziumoxid, ein dielektrisches Material mit hohem k-Wert, (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) oder jedwede Kombination aus den Vorgenannten. Das Material mit hohem k-Wert kann beispielsweise Aluminiumoxid (z.B. A12O3), Hafniumoxid (z.B. HfO2), Tantaloxid (z.B. Ta2O5), (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) mit hohem k-Wert oder jedwede Kombination aus den Vorgenannten sein oder enthalten. Bei manchen Ausführungsformen ist die rückseitige dielektrische Schicht 114 ein Mehrschichtfilm. Beispielsweise kann die rückseitige dielektrische Schicht 114 mehrere senkrecht gestapelte dielektrische Schichten mit hohem k-Wert und eine Oxidschicht, welche die mehreren dielektrischen Schichten mit hohem k-Wert bedeckt, aufweisen.
  • Bei manchen Ausführungsformen ist oder enthält die rückseitige Auskleidungsschicht 118 Siliziumnitrid, Siliziumoxid, (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) oder jedwede Kombination aus den Vorgenannten. Bei manchen Ausführungsformen ist die rückseitige Auskleidungsschicht 118 ein Mehrschichtfilm. Beispielsweise kann die rückseitige Auskleidungsschicht 118 eine Oxidschicht und eine Siliziumnitridschicht, welche die Oxidschicht bedeckt, aufweisen. Als anderes Beispiel kann die rückseitige Auskleidungsschicht 118 ein Oxid-Nitrid-Oxid-Mehrschichtfilm (ONO-Mehrschichtfilm) sein oder einen solchen aufweisen. Bei manchen Ausführungsformen sind oder enthalten die rückseitigen Abstandhalter 120 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) oder jedwede Kombination aus den Vorgenannten.
  • Auf 2 Bezug nehmend wird darin eine Draufsicht 200 einiger Ausführungsformen der Stelzen-Pad-Struktur 102 von 1 bereitgestellt. Bei manchen Ausführungsformen wird die Querschnittansicht 100 von 1 entlang Linie C-C dargestellt. Die Pad-Vorsprünge 102p weisen von oben gesehen linienförmige Layouts auf, die parallel zueinander seitlich in die Länge gezogen sind. Bei einigen alternativen Ausführungsformen weisen die Pad-Vorsprünge 102p von oben gesehen andere geeignete Layouts auf. Ferner entsprechen bei einigen alternativen Ausführungsformen die Pad-Vorsprünge 102p Segmenten eines ringförmigen Pad-Vorsprungs.
  • Auf 3A - 3H Bezug nehmend werden darin Querschnittansichten 300A - 300H von einigen alternativen Ausführungsformen des IC-Chips von 1 bereitgestellt.
  • In 3A ist eine dielektrische Füllschicht 302 über der Stelzen-Pad-Struktur 102 gelegen und füllt die Einkerbungen 102i von 1 und die Zwischenräume von 1 an Seiten der Stelzen-Pad-Struktur 102 aus. Ferner lokalisiert die dielektrische Füllschicht 302 die Pad-Öffnung 116 direkt über dem Pad-Körper 102b und weist eine obere Oberfläche auf, die niveaugleich, oder etwa niveaugleich, mit einer oberen Oberfläche der rückseitigen Auskleidungsschicht 118 ist. Bei manchen Ausführungsformen ist oder enthält die dielektrische Füllschicht 302 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, andere geeignete Dielektrika oder jedwede Kombination aus den Vorgenannten.
  • Da die dielektrische Füllschicht 302 eine Größe der Pad-Öffnung 116 reduziert und eine obere Oberfläche aufweist, die niveaugleich, oder etwa niveaugleich, mit der oberen Oberfläche der rückseitigen Auskleidungsschicht 118 ist, kann die Rückseitentopografie ein geringes Maß an Variation an der Stelzen-Pad-Struktur 102 aufweisen. Aufgrund des geringen Maßes an Variation kann das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite 104b des Halbleitersubstrats 104 groß sein.
  • Wie oben beschrieben wurde, ist die Positionierung des Pad-Körpers 102b von Variationen der Dicke Ts des Halbleitersubstrats 104 unabhängig, da der Pad-Körper 102b durch den Padabschnitt 104p von der vorderseitigen Grabenisolationsstruktur 106 getrennt ist. Anstatt die Positionierung des Pad-Körpers 102b für Variationen der Dicke Ts des Halbleitersubstrats 104 zu variieren, kann stattdessen die Dicke Tpp des Pad-Abschnitts 104p variiert werden. Da die Positionierung des Pad-Körpers 102b von den Variationen der Dicke Ts unabhängig sein kann, variiert die dielektrische Füllschicht 302 möglicherweise nicht mit Variationen der Dicke Ts. Somit erfordert die Ausbildung der dielektrischen Füllschicht 302 möglicherweise kein kostspieliges und zeitaufwändiges Abstimmen von Prozessparametern auf Variationen der Dicke Ts.
  • In 3B wird die Pad-Öffnung 116 weggelassen, und eine obere Oberfläche des Pad-Körpers 102b ist niveaugleich, oder etwa niveaugleich, mit einer oberen Oberfläche der rückseitigen Auskleidungsschicht 118. Dementsprechend kann die Rückseitentopografie ein geringes Maß an Variation an der Stelzen-Pad-Struktur 102 aufweisen. Aufgrund des geringen Maßes an Variation kann das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite 104b des Halbleitersubstrats 104 groß sein.
  • In 3C erstrecken sich die rückseitigen Abstandhalter 120 an den Pad-Vorsprüngen 102p ferner durch die vorderseitige Grabenisolationsstruktur 106.
  • In 3D sind die erste und die zweite gemeinsame Seitenwand, die durch das Halbleitersubstrat 104 und die rückseitige dielektrische Schicht 114 definiert sind, abgewinkelt. Ferner sind die Seitenwände des Halbleitersubstrats 104 an den Pad-Vorsprüngen 102p abgewinkelt. Bei alternativen Ausführungsformen sind die erste und die zweite gemeinsame Seitenwand senkrecht, und/oder die Seitenwände des Halbleitersubstrats 104 an den Pad-Vorsprüngen 102p sind senkrecht.
  • In 3E weist die rückseitige Auskleidungsschicht 118 eine obere Oberfläche auf, die niveaugleich, oder etwa niveaugleich, mit einer oberen Oberfläche der rückseitigen dielektrischen Schicht 114 ist. Somit wird die rückseitige dielektrische Schicht 114 nicht durch die rückseitige Auskleidungsschicht 118 bedeckt.
  • In 3F weist die rückseitige dielektrische Schicht 114 einen mehrschichtigen dielektrischen Film 114a mit hohem k-Wert und eine Oxiddielektrikumschicht 114b, welche den mehrschichtigen dielektrischen Film 114a mit hohem k-Wert bedeckt, auf. Der mehrschichtige dielektrische Film 114a mit hohem k-Wert umfasst drei dielektrische Schichten mit hohem k-Wert, welche senkrecht gestapelt sind. Bei alternativen Ausführungsformen weist der mehrschichtige dielektrische Film 114a mit hohem k-Wert mehr oder weniger dielektrische Schichten mit hohem k-Wert auf. Es wird festgehalten, dass die dielektrischen Schichten mit hohem k-Wert des mehrschichtigen dielektrischen Films 114a mit hohem k-Wert nicht einzeln gekennzeichnet sind.
  • Bei manchen Ausführungsformen weisen die dielektrischen Schichten mit hohem k-Wert des mehrschichtigen dielektrischen Films 114a mit hohem k-Wert Dielektrizitätskonstanten größer als jene der Oxiddielektrikumschicht 114b auf. Bei manchen Ausführungsformen ist jede dielektrische Schicht mit hohem k-Wert des mehrschichtigen dielektrischen Films 114a mit hohem k-Wert ein anderes Material mit hohem k-Wert als jede andere dielektrische Schicht mit hohem k-Wert des mehrschichtigen dielektrischen Films 114a mit hohem k-Wert. Bei manchen Ausführungsformen ist oder enthält die Oxiddielektrikumschicht 114b Siliziumoxid und/oder (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika).
  • In 3G weist die Stelzen-Pad-Struktur 102 einen einzelnen Pad-Vorsprung 102p auf.
  • In 3H stehen die Pad-Vorsprünge 102p von dem Pad-Körper 102b zu mehreren Pad-Kontakten 304p vor, und die mehreren Pad-Kontakte 304p erstrecken sich von dem Pad-Draht 108p jeweils zu den Pad-Vorsprüngen 102p. Somit koppeln die Pad-Kontakte 304p den Pad-Draht 108p elektrisch mit den Pad-Vorsprüngen 102p. Zusätzlich dazu ist eine Grenzfläche, an der die Pad-Kontakte 304p die Pad-Vorsprünge 102p direkt berühren, niveaugleich, oder etwa niveaugleich, mit einer unteren Oberfläche des Halbleitersubstrats 104 und/oder einer unteren Oberfläche der vorderseitigen Grabenisolationsstruktur 106.
  • Wie hernach ersichtlich ist, kann eine Ätzung durchgeführt werden, um eine Öffnung zu bilden, in welcher die Pad-Vorsprünge 102p ausgebildet werden. Wenn sich die Öffnung zu dem Pad-Draht 108p erstreckt und diesen freilegt, und wenn eine Dicke des Pad-Drahtes 108p zu klein ist (z.B. wie bei fortschrittlichen Prozessknoten der Fall sein kann), kann Überätzen dazu führen, dass sich die Öffnung zur Gänze durch den Pad-Draht 108p erstreckt. Das Überätzen kann zu einem schlechten elektrischen Kontakt zwischen dem Pad-Draht 108p und den Pad-Vorsprüngen 102p führen. Beispielsweise berühren möglicherweise nur Seitenwände der Pad-Vorsprünge 102p den Pad-Draht 108p, wodurch die Kontaktfläche klein und der Kontaktwiderstand groß sein kann. Ferner kann das Überätzen zu einer Beschädigung der Struktur, die unter dem Pad-Draht 108p liegt, und/oder zu elektrischer Kopplung der Stelzen-Pad-Struktur 102 mit ungewollten leitfähigen Merkmalen unter dem Pad-Draht 108p führen.
  • Da die Pad-Vorsprünge 102p durch die Pad-Kontakte 304p von dem Pad-Draht 108p getrennt sind, können die Pad-Kontakte 304p als Ätzstopp für die Ätzung dienen. Dies kann seinerseits den Pad-Draht 108p schützen und die zuvor genannten Bedenken mindern.
  • Bei manchen Ausführungsformen sind die Pad-Kontakte 304p Durchkontaktierungen oder eine andere geeignete Art von Kontaktstruktur. Bei manchen Ausführungsformen sind oder enthalten die Pad-Kontakte 304p Metall und/oder (ein) andere(s) geeignete(s) leitfähige(s) Material(ien). Das Metall kann beispielsweise Kupfer, Wolfram, (ein) andere(s) geeignete(s) Metall(e) oder jedwede Kombination aus den Vorgenannten sein oder enthalten.
  • Wenngleich 3C-3H Variationen des IC-Chips von 1 beschreiben, können die Variationen auch auf den IC-Chip von 3A und/oder den IC-Chip von 3B angewandt werden. Beispielsweise können die Pad-Vorsprünge 102p von 3A alternativ dazu durch Pad-Kontakte 304p wie in 3H von dem Pad-Draht 108p getrennt sein. Als anderes Beispiel können sich alternativ zu 3B die rückseitigen Abstandhalter 120 an den Pad-Vorsprüngen 102p wie in 3C durch die vorderseitige Grabenisolationsstruktur 106 erstrecken.
  • Auf 4A -4C Bezug nehmend werden darin Draufsichten 400A - 400C von einigen Ausführungsformen der Pad-Kontakte 304p von 3H bereitgestellt. Bei manchen Ausführungsformen wird die Querschnittansicht 300H von 3H entlang Linie D-D dargestellt.
  • In 4A sind die Pad-Kontakte 304p punktförmig und in mehreren Reihen und mehreren Spalten angeordnet. Ferner sind die Pad-Kontakte 304p an jedem der Pad-Vorsprünge 102p in fünfzehn Reihen und drei Spalten angeordnet. Bei alternativen Ausführungsformen sind die Pad-Kontakte 304p an jedem der Pad-Vorsprünge 102p in mehr oder weniger Reihen und/oder mehr oder weniger Spalten angeordnet.
  • In 4B sind die Pad-Kontakte 304p linien- oder streifenförmig. Ferner sind die Pad-Kontakte 304p an jedem der Pad-Vorsprünge 102p in drei Spalten angeordnet. Bei alternativen Ausführungsformen sind die Pad-Kontakte 304p an jedem der Pad-Vorsprünge 102p in mehr oder weniger Spalten angeordnet.
  • In 4C sind die Pad-Kontakte 304p gitterförmig.
  • Auf 5 Bezug nehmend wird darin eine Querschnittansicht 500 einiger Ausführungsformen eines IC-Package bereitgestellt, bei welchem der IC-Chip von 1 (in der Folge als erster IC-Chip 502 bezeichnet) eine zusätzliche Struktur aufweist und an ein Trägersubstrat 504 gebondet ist.
  • Mehrere Halbleitervorrichtungen 506 sind an der Vorderseite 104f des Halbleitersubstrats 104 zwischen dem Halbleitersubstrat 104 und der vorderseitigen Interconnect-Struktur 110 angeordnet. Die Halbleitervorrichtungen 506 sind durch die vorderseitige Grabenisolationsstruktur 106 getrennt und weisen einzelne Gate-Stapel 508 auf. Wenngleich diese nicht dargestellt sind, können die Gate-Stapel 508 beispielsweise einzelne Gate-Elektroden und einzelne Gate-Dielektrika, die jeweils die Gate-Elektroden von dem Halbleitersubstrat 104 trennen, aufweisen. Die Halbleitervorrichtungen 506 können beispielsweise Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), Finnen-Feldeffekttransistoren (FinFETs), Gate-All-Around-Feldeffekttransistoren (GAAFETs), eine andere geeignete Art von Halbleitervorrichtung oder jedwede Kombination aus den Vorgenannten sein oder aufweisen.
  • Die vorderseitige Interconnect-Struktur 110 weist mehrere Drähte 108, mehrere Durchkontaktierungen 510 und mehrere Kontakte 304, die in die vorderseitige Interconnect-Dielektrikumschicht 112 eingebettet sind, auf. Ferner umfassen die mehreren Drähte 108 den Pad-Draht 108p. Die Drähte 108, die Durchkontaktierungen 510 und die Kontakte 304 sind gestapelt, um leitfähige Wege zu definieren, die von den Halbleitervorrichtungen 506 und der Stelzen-Pad-Struktur 102 wegführen und diese miteinander verbinden. Ferner sind die Drähte 108, die Durchkontaktierungen 510 und die Kontakte 304 in Ebenen gruppiert, welche der Höhe unter dem Halbleitersubstrat 104 entsprechen. Die Kontakte 304 weisen eine einzelne Kontaktebene auf, während die Drähte 108 und die Durchkontaktierungen 510 jeweils mehrere Drahtebenen und mehrere Durchkontaktierungsebenen aufweisen. Die Drahtebenen und die Durchkontaktierungsebenen sind abwechselnd zwischen der Kontaktebene und dem Trägersubstrat 504 gestapelt.
  • Bei manchen Ausführungsformen sind oder enthalten die Drähte 108 und/oder die Durchkontaktierungen 510 Metall und/oder (ein) andere(s) geeignete(s) leitfähige(s) Material(ien). Das Metall kann beispielsweise Aluminiumkupfer, Kupfer, Aluminium, (ein) andere(s) geeignete(s) Metall(e) oder jedwede Kombination aus den Vorgenannten sein oder umfassen. Bei manchen Ausführungsformen sind die Kontakte 304 Durchkontaktierungen oder eine andere geeignete Art von Kontaktstruktur. Bei manchen Ausführungsformen sind oder enthalten die Kontakte 304 Metall und/oder (ein) andere(s) geeignete(s) leitfähige(s) Material(ien). Das Metall kann beispielsweise Wolfram und/oder (ein) andere(s) geeignete(s) Metall(e) sein oder umfassen.
  • Das Trägersubstrat 504 ist unter dem ersten IC-Chip 502 auf der Vorderseite 104f des Halbleitersubstrats 104 gelegen. Bei manchen Ausführungsformen ist das Trägersubstrat 504 ein Bulk-Substrat aus Halbleitermaterial oder eine andere geeignete Art von Substrat. Das Halbleitermaterial kann beispielsweise Silizium, Siliziumgermanium, Germanium, (eine) andere geeignete Art(en) von Halbleitermaterial oder jedwede Kombination aus den Vorgenannten sein oder enthalten.
  • Eine Drahtbondstruktur 512 ist an der Stelzen-Pad-Struktur 102 angeordnet, um elektrische Kopplung von der Stelzen-Pad-Struktur 102 zu einer externen Vorrichtung oder Struktur bereitzustellen. Bei alternativen Ausführungsformen ist eine andere Art von leitfähiger Struktur an der Stelzen-Pad-Struktur 102 angeordnet, um elektrische Kopplung von der Stelzen-Pad-Struktur 102 zu der externen Vorrichtung oder Struktur bereitzustellen. Ferner stellt die vorderseitige Interconnect-Struktur 110 elektrische Kopplung von der Stelzen-Pad-Struktur 102 zu den Halbleitervorrichtungen 506 bereit. Somit können die vorderseitige Interconnect-Struktur 110, die Stelzen-Pad-Struktur 102 und die Drahtbondstruktur 512 zusammenwirken, um leitfähige Wege zwischen der externen Vorrichtung oder Struktur und den Halbleitervorrichtungen 506 zu definieren.
  • Auf 6A und 6B Bezug nehmend werden darin Querschnittansichten 600A und 600B von einigen alternativen Ausführungsformen des IC-Package von 5 bereitgestellt.
  • In 6A ist der Pad-Draht 108p in einer Drahtebene, die dem Trägersubstrat 504 am nächsten liegt. Bei manchen alternativen Ausführungsformen kann der Pad-Draht 108p in jedweder anderen Drahtebene der vorderseitigen Interconnect-Struktur 110 angeordnet sein.
  • In 6B wird der erste IC-Chip 502 als BSI-Bildsensor verwendet. Mehrere Fotodetektoren 602 erstrecken sich in die Vorderseite 104f des Halbleitersubstrats 104 hinein, und die Fotodetektoren 602 sind durch die vorderseitige Grabenisolationsstruktur 106 getrennt. Ferner ragt die rückseitige dielektrische Schicht 114 in die Rückseite 104b des Halbleitersubstrats 104 hinein zu der vorderseitigen Grabenisolationsstruktur 106 vor, um eine rückseitige Grabenisolationsstruktur 604 zu definieren, welche die Fotodetektoren 602 weiter trennt. Bei manchen Ausführungsformen ist die vorderseitige Grabenisolationsstruktur 106 eine STI-Struktur, während die rückseitige Grabenisolationsstruktur 604 eine DTI-Struktur ist. Andere geeignete Arten von Grabenisolationsstrukturen sind jedoch bei alternativen Ausführungsformen anwendbar.
  • Mehrere Farbfilter 606 und ein Verbundgitter 608 sind über den Fotodetektoren 602 an der Rückseite 104b des Halbleitersubstrats 104 gelegen. Die Farbfilter 606 sind in das Verbundgitter 608 eingelassen und jeweils dazu ausgebildet, erste Wellenlängen von Strahlung durchzulassen, während sie zweite Wellenlängen von Strahlung blockieren.
  • Das Verbundgitter 608 weist eine erste Gitterdielektrikumschicht 610, eine zweite Gitterdielektrikumschicht 612 und eine Gittermetallschicht 614 zwischen der ersten und der zweiten Gitterdielektrikumschicht 610, 612 auf. Die Gittermetallschicht 614 reflektiert einfallende Strahlung, um die Strahlung in Richtung der Fotodetektoren 602 zu lenken. Ferner weisen die erste und die zweite Gitterdielektrikumschicht 610, 612 kleinere Brechungsindizes als die Farbfilter 606 auf, um die Totalreflexion (TIR) zu fördern. Somit können die erste und die zweite Gitterdielektrikumschicht 610, 612 einfallende Strahlung mittels TIR reflektieren, um die Strahlung in Richtung der Fotodetektoren 602 zu lenken. Die vorgenannte Reflexion kann ihrerseits die Absorption von Strahlung, welche von der Rückseite 104b des Halbleitersubstrats 104 empfangen wird, verstärken.
  • In 6C ragen die Pad-Vorsprünge 102p zu Pad-Durchkontaktierungen 510p in einer dem Trägersubstrat 504 am nächsten gelegenen Durchkontaktierungsebene vor. Bei alternativen Ausführungsformen sind die Pad-Durchkontaktierungen 510p in einer beliebigen anderen Durchkontaktierungsebene angeordnet. Aus denselben Gründen, welche in Bezug auf 3H beschrieben wurden, können die Pad-Durchkontaktierungen 510p den Pad-Draht 108p vor Überätzen schützen.
  • Auf 7 Bezug nehmend wird darin eine Querschnittansicht 700 einiger Ausführungsformen eines dreidimensionalen IC-Package (3D-IC-Package) bereitgestellt, in welchem der erste IC-Chip 502 von 5 an Stelle des Trägersubstrats 504 von 5 an einen zweiten IC-Chip 702 gebondet ist und eine zusätzliche Struktur, um das Bonden zu ermöglichen, aufweist. Der zweite IC-Chip 702 ist so, wie der erste IC-Chip 502 beschrieben wurde, außer dass der zweite IC-Chip 702 keine Stelzen-Pad-Struktur 102 aufweist. Somit weisen Bestandteile des ersten und des zweiten IC-Chips 502, 702 gleiche Bezugszahlen auf.
  • Das Bonden erfolgt durch Hybridbonden und bondet den ersten und den zweiten IC-Chip 502, 702 Vorderseite an Vorderseite an einer Bondgrenzfläche 704 aneinander. Ferner weisen, um das Bonden zu erleichtern, der erste und der zweite IC-Chip 502, 702 einzelne Hybridbond-Pads 706 und einzelne Hybridbond-Durchkontaktierungen 708 auf. Bei manchen Ausführungsformen sind oder enthalten die Hybridbond-Pads 706 und die Hybridbond-Durchkontaktierungen 708 Aluminiumkupfer, Kupfer, Aluminium, (ein) andere(s) geeignete(s) Metall(e) oder jedwede Kombination aus den Vorgenannten.
  • Die Hybridbond-Pads 706 und die Hybridbond-Durchkontaktierungen 708 sind jeweils in die vorderseitigen Interconnect-Dielektrikumschichten 112 des ersten und des zweiten IC-Chips 502, 702 eingelassen. Die vorderseitigen Interconnect-Dielektrikumschichten 112 des ersten und des zweiten IC-Chips 502, 702 stehen direkt an der Bondgrenzfläche 704 in Kontakt. Ferner stehen die Hybridbond-Pads 706 des ersten IC-Chips 502 an der Bondgrenzfläche 704 direkt mit den Hybridbond-Pads 706 des zweiten IC-Chips 702 in Kontakt. Die Hybridbond-Durchkontaktierungen 708 des ersten IC-Chips 502 erstrecken sich jeweils von Hybridbond-Pads 706 des ersten IC-Chips 502 jeweils zu Drähten 108 des ersten IC-Chips 502. Die Hybridbond-Durchkontaktierungen 708 des zweiten IC-Chips 702 erstrecken sich jeweils von Hybridbond-Pads 706 des zweiten IC-Chips 702 jeweils zu Drähten 108 des zweiten IC-Chips 702.
  • Auf 8A und 8B Bezug nehmend werden Querschnittansichten 800A, 800B einiger alternativer Ausführungsformen des 3D-IC-Package von 7 bereitgestellt, in welchem der Pad-Draht 108p in der vorderseitigen Interconnect-Struktur 110 des zweiten IC-Chips 702 angeordnet ist. Infolgedessen erstrecken sich die Pad-Vorsprünge 102p durch die vorderseitige Interconnect-Struktur 110 des ersten IC-Chips 502 zu der vorderseitigen Interconnect-Struktur 110 des zweiten IC-Chips 702.
  • In 8A erstrecken sich die Pad-Vorsprünge 102p zu dem Pad-Draht 108p. Zusätzlich dazu ist der Pad-Draht 108p in einer Drahtebene des zweiten IC-Chips 702 angeordnet, welche der Bondgrenzfläche 704 am nächsten liegt. Bei alternativen Ausführungsformen ist der Pad-Draht 108p in einer anderen Drahtebene des ersten oder zweiten IC-Chips 502, 702 angeordnet.
  • In 8B erstrecken sich die Pad-Vorsprünge 102p zu Pad-Durchkontaktierungen 510p, welche sich von dem Pad-Draht 108p zu den Pad-Vorsprüngen 102p erstrecken. Bei alternativen Ausführungsformen sind der Pad-Draht 108p und die Pad-Durchkontaktierungen 510p in anderen Draht- und Durchkontaktierungsebenen des ersten oder des zweiten IC-Chips 502, 702 angeordnet.
  • Wenngleich sich in 8A bzw. 8B die Pad-Vorsprünge 102p zu dem Pad-Draht 108p bzw. den Pad-Durchkontaktierungen 510p erstrecken, können sich alternativ dazu die Pad-Vorsprünge 102p zu Hybridbond-Durchkontaktierungen 708, Hybridbond-Pads 706 oder Kontakten 304 in entweder dem ersten oder dem zweiten IC-Chip 502, 702 erstrecken. Eine größere Dicke der Hybridbond-Pads 706 kann in Bezug auf 3H erörterte Bedenken hinsichtlich Überätzen mindern. In ähnlicher Weise können Hybridbond-Durchkontaktierungen 708 und Kontakte 304 in Bezug auf 3H erörterte Bedenken hinsichtlich Überätzen mindern.
  • Auf 9 Bezug nehmend wird darin eine Querschnittansicht 900 einiger alternativer Ausführungsformen des 3D-IC-Package von 7 bereitgestellt, bei welchem, wie in Bezug auf 6B beschrieben wurden, der erste IC-Chip 502 als BSI-Bildsensor verwendet wird. Somit weist der erste IC-Chip 502 mehrere Fotodetektoren 602 auf, die sich in die Vorderseite 104f des ersten IC-Chips 502 hineinerstrecken. Ferner liegen mehrere Farbfilter 606 und ein Verbundgitter 608 über den Fotodetektoren 602 an der Rückseite 104b des ersten IC-Chips 502.
  • Auf 10 Bezug nehmend wird darin eine Querschnittansicht 1000 einiger alternativer Ausführungsformen des 3D-IC-Package von 7 bereitgestellt, bei welchem der zweite IC-Chip 702 Rückseite an Vorderseite an den ersten IC-Chip 502 gebondet ist. Somit weist der zweite IC-Chip 702 eine rückseitige Interconnect-Struktur 1002 an der Rückseite 104b des zweiten IC-Chips 702 auf.
  • Die rückseitige Interconnect-Struktur 1002 weist die Hybridbond-Pads 706 des zweiten IC-Chips 702 und die Hybridbond-Durchkontaktierungen 708 des zweiten IC-Chips 702 auf. Somit sind die Hybridbond-Pads 706 des zweiten IC-Chips 702 und die Hybridbond-Durchkontaktierungen 708 des zweiten IC-Chips 702 an der Rückseite 104b des zweiten IC-Chips 702 und nicht an der Vorderseite 104f des zweiten IC-Chips 702 angeordnet. Ferner weist die rückseitige Interconnect-Struktur 1002 mehrere Drähte 108 zwischen den Hybridbond-Durchkontaktierungen 708 des zweiten IC-Chips 702 und dem Halbleitersubstrat 104 des zweiten IC-Chips 702 auf. Bei manchen alternativen Ausführungsformen weist die rückseitige Interconnect-Struktur 1002 mehrere Ebenen von Drähten auf und weist ferner eine oder mehrere Ebenen von alternierend gestapelten Durchkontaktierungen (nicht dargestellt) auf.
  • Eine rückseitige Interconnect-Dielektrikumstruktur 1004 bietet Platz für die Hybridbond-Pads 706 des zweiten IC-Chips 702, die Hybridbond-Durchkontaktierungen 708 des zweiten IC-Chips 702 und die Drähte 108 des zweiten IC-Chips 702. Ferner erstreckt sich eine durch Substrat verlaufende Durchkontaktierung (TSV) 1006 von der vorderseitigen Interconnect-Struktur 110 des zweiten IC-Chips 702 durch das Halbleitersubstrat 104 des zweiten IC-Chips 702 zu der rückseitigen Interconnect-Struktur 1002, um eine elektrische Kopplung dazwischen bereitzustellen. Bei manchen Ausführungsformen sind oder enthalten die Drähte 108 und/oder die TSV 1006 Metall und/oder (ein) andere(s) geeignete(s) leitfähige(s) Material(ien). Das Metall kann beispielsweise Aluminiumkupfer, Kupfer, Aluminium, Wolfram, (ein) andere(s) geeignete(s) Metall(e) oder jedwede Kombination aus den Vorgenannten sein oder enthalten.
  • Ein Trägersubstrat 504 ist an der Vorderseite 104f des zweiten IC-Chips 702 unter dem zweiten IC-Chip 702 gelegen und ist an den zweiten IC-Chip 702 gebondet. Das Trägersubstrat kann beispielsweise wie in Bezug auf 5 beschrieben sein.
  • Auf 11A und 11B Bezug nehmend sind darin Querschnittansichten 1100A, 1100B einiger alternativer Ausführungsformen des 3D-IC-Package von 10 bereitgestellt.
  • In 11A ist der Pad-Draht 108p in der rückseitigen Interconnect-Struktur 1002 des zweiten IC-Chips 702 angeordnet. Bei alternativen Ausführungsformen sind die Pad-Vorsprünge 102p durch die Hybridbond-Durchkontaktierungen 708 des zweiten IC-Chips 702 von dem Pad-Draht 108p getrennt, derart, dass sich die Hybridbond-Durchkontaktierungen 708 von dem Pad-Draht 108p zu den Pad-Vorsprüngen 102p erstrecken.
  • In 11B ist der Pad-Draht 108p in der vorderseitigen Interconnect-Struktur 110 des zweiten IC-Chips 702 in einer Drahtebene des zweiten IC-Chips 702, die der Bondgrenzfläche 704 am nächsten liegt, angeordnet. Infolgedessen erstrecken sich die Pad-Vorsprünge 102p durch das Halbleitersubstrat 104 des zweiten IC-Chips 702 zu dem Pad-Draht 108p. Bei alternativen Ausführungsformen ist der Pad-Draht 108p auf einer anderen Drahtebene in der vorderseitigen Interconnect-Struktur 110 des zweiten IC-Chips 702 angeordnet. Bei alternativen Ausführungsformen erstrecken sich die Pad-Vorsprünge 102p zu Durchkontaktierungen 510 oder Kontakten 304 des zweiten IC-Chips 702, welche die Pad-Vorsprünge 102p von dem Pad-Draht 108p trennen und sich von den Pad-Vorsprüngen 102p zu dem Pad-Draht 108p erstrecken.
  • Durch Substrat verlaufende Abstandhalter 1102 kleiden die Pad-Vorsprünge 102p an dem Halbleitersubstrat 104 des zweiten IC-Chips 702 aus, um die Pad-Vorsprünge 102p von dem Halbleitersubstrat 104 des zweiten IC-Chips 702 zu trennen. Die durch Substrat verlaufenden Abstandhalter 1102 können beispielsweise Siliziumoxid und/oder (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) sein oder enthalten.
  • Auf 12 Bezug nehmend ist darin eine Querschnittansicht 1200 einiger alternativer Ausführungsformen des 3D-IC-Package von 7 bereitgestellt, bei welchem der zweite IC-Chip 702 an der Vorderseite 104f des zweiten IC-Chips 702 an den ersten IC-Chip 502 hybridgebondet ist und an einer Rückseite 104b des zweiten IC-Chips 702 an einen dritten IC-Chip 1202 hybridgebondet ist.
  • Der zweite IC-Chip 702 weist die rückseitige Interconnect-Struktur 1002, wie in Bezug auf 10 beschrieben wird, auf und weist ferner Hybridbond-Pads 706 und Hybridbond-Durchkontaktierungen 708 an sowohl der Vorderseite 104f des zweiten IC-Chips 702 als auch der Rückseite 104b des zweiten IC-Die auf. Ferner erstreckt sich die TSV 1006 durch das Halbleitersubstrat 104 des zweiten IC-Chips 702 von der rückseitigen Interconnect-Struktur 1002 des zweiten IC-Chips 702 zu der vorderseitigen Interconnect-Struktur 110 des zweiten IC-Chips 702.
  • Der dritte IC-Chip 1202 ist so, wie der erste IC-Chip 502 beschrieben ist, außer dass der dritte IC-Chip 1202 keine Stelzen-Pad-Struktur 102 aufweist. Dementsprechend weisen Bestandteile des ersten und des dritten IC-Chips 502,1202 gleiche Bezugszahlen auf.
  • Auf 13A und 13B Bezug nehmend werden darin Querschnittansichten 1300A, 1300B einiger alternativer Ausführungsformen des 3D-IC-Package von 12 bereitgestellt.
  • In 13A ist der Pad-Draht 108p in der rückseitigen Interconnect-Struktur 1002 des zweiten IC-Chips 702 angeordnet. Infolgedessen erstrecken sich die Pad-Vorsprünge 102p durch das Halbleitersubstrat 104 des zweiten IC-Chips 702 und sind von dem Halbleitersubstrat 104 des zweiten IC-Chips 702 durch die durch Substrat verlaufenden Abstandhalter 1102 getrennt.
  • In 13B ist der Pad-Draht 108p in der vorderseitigen Interconnect-Struktur 110 des dritten IC-Chips 1202 angeordnet. Infolgedessen erstrecken sich die Pad-Vorsprünge 102p durch das Halbleitersubstrat 104 des zweiten IC-Chips 702 und sind von dem Halbleitersubstrat 104 durch die durch Substrat verlaufenden Abstandhalter 1102 getrennt. Bei alternativen Ausführungsformen ist der Pad-Draht 108p auf einer anderen Drahtebene in der vorderseitigen Interconnect-Struktur 110 des dritten IC-Chips 1202 angeordnet. Bei alternativen Ausführungsformen erstrecken sich die Pad-Vorsprünge 102p zu Durchkontaktierungen 510 des dritten IC-Chips 1202, welche die Pad-Vorsprünge 102p von dem Pad-Draht 108p trennen und sich von den Pad-Vorsprüngen 102p zu dem Pad-Draht 108p erstrecken.
  • Auf 14 Bezug nehmend wird darin eine Querschnittansicht 1400 einiger alternativer Ausführungsformen des 3D-IC-Chips von 12 bereitgestellt, bei welchem der zweite IC-Chip 702 Rückseite an Vorderseite an den ersten IC-Chip 502 gebondet ist. Somit ist die rückseitige Interconnect-Struktur 1002 des zweiten IC-Chips 702 über dem Halbleitersubstrat 104 des zweiten IC-Chips 702 gelegen, und die vorderseitige Interconnect-Struktur 110 des zweiten IC-Chips 702 ist unter dem Halbleitersubstrat 104 gelegen. Zusätzlich dazu weist der zweite IC-Chip 702 eine Stelzen-Pad-Struktur 102 ähnlich wie bei dem ersten IC-Chip 502 auf.
  • Die Hybridbond-Durchkontaktierungen 708 und die Hybridbond-Pads 706 sind an dem ersten und dem zweiten IC-Chip 502, 702 größer als an dem zweiten und dem dritten IC-Chip 702, 1202. Ferner erstreckt sich eine Hybridbond-Durchkontaktierung 708 des zweiten IC-Chips 702 von einem Hybridbond-Pad 706 des zweiten IC-Chips 702 zu der Stelzen-Pad-Struktur 102 des zweiten IC-Chips.
  • Die Stelzen-Pad-Struktur 102 des ersten IC-Chips 502 ist wie in 1 ausgebildet, wogegen die Stelzen-Pad-Struktur 102 des zweiten IC-Chips 702 wie in 3B ausgebildet ist. Bei alternativen Ausführungsformen weist/weisen die Stelzen-Pad-Struktur 102 des ersten IC-Chips 502 und/oder die Stelzen-Pad-Struktur 102 des zweiten IC-Chips 702 ein andere geeignete Ausgestaltung auf. Bei alternativen Ausführungsformen ragt die Stelzen-Pad-Struktur 102 des zweiten IC-Chips 702 zu einer anderen Drahtebene des zweiten IC-Chips 702 vor oder ragt zu einer Drahtebene in dem dritten IC-Chip 1202 vor. Bei alternativen Ausführungsformen ist die Stelzen-Pad-Struktur 102 des ersten IC-Chips 502 von dem Pad-Draht 108p des ersten IC-Chips 502 durch Kontakte 304 oder Durchkontaktierungen 510 des ersten IC-Chips 502 getrennt, welche sich von dem Pad-Draht 108p zu den Pad-Vorsprüngen 102p erstrecken. In ähnlicher Weise ist bei alternativen Ausführungsformen die Stelzen-Pad-Struktur 102 des zweiten IC-Chips 702 von dem Pad-Draht 108p des zweiten IC-Chips 702 durch Kontakte 304 oder Durchkontaktierungen 510 des zweiten IC-Chips 702 getrennt, welche sich von dem Pad-Draht 108p zu den Pad-Vorsprüngen 102p erstrecken.
  • Wenngleich 5, 6A - 6C, 7, 8A, 8B, 9, 10, 11A, 11B, 12, 13A und 13B anhand von Ausführungsformen der Stelzen-Pad-Struktur 102 wie in 1 dargestellt sind, versteht es sich, dass 5, 6A - 6C, 7, 8A, 8B, 9, 10, 11A, 11B, 12, 13A und 13B alternativ dazu Ausführungsformen der Stelzen-Pad-Struktur 102 von jedweder der 3A - 3H aufweisen können. Wenngleich 14 die Stelzen-Pad-Struktur 102 des ersten IC-Chips 502 anhand von Ausführungsformen der Stelzen-Pad-Struktur 102 wie in 1 darstellt, versteht es sich, dass alternativ dazu Ausführungsformen der Stelzen-Pad-Struktur 102 von jedweder der 3A - 3H verwendet werden können. Wenngleich 14 die Stelzen-Pad-Struktur 102 des zweiten IC-Chips 702 anhand von Ausführungsformen der Stelzen-Pad-Struktur 102 wie in 3B darstellt, versteht es sich, dass alternativ dazu Ausführungsformen der Stelzen-Pad-Struktur 102 von jedweder der 1, 3A und 3C - 3H verwendet werden können. Ferner versteht es sich, dass, wenngleich 6B und 9 den ersten IC-Chip 502 mit den Fotodetektoren 602, der rückseitigen Grabenisolationsstruktur 604, den Farbfiltern 606 und dem Verbundgitter 608 darstellen, alternativ dazu der erste IC-Chip 502 in jedweder von 5, 6A, 7, 8A, 8B, 10, 11A, 11B, 12, 13A, 13B und 14 die Fotodetektoren 602, die rückseitige Grabenisolationsstruktur 604, die Farbfilter 606 und das Verbundgitter 608 wie in 6B und 9 dargestellt aufweisen kann.
  • Auf 15 - 29 Bezug nehmend wird darin eine Serie von Querschnittansichten 1500 - 2900 einiger Ausführungsformen eines Verfahrens zum Bilden eines IC-Chips, der eine Stelzen-Pad-Struktur aufweist, bereitgestellt. Das Verfahren kann beispielsweise die Stelzen-Pad-Struktur wie in 1 ausbilden.
  • Wie durch die Querschnittansicht 1500 von 15 veranschaulicht wird, wird ein erster IC-Chip 502 ausgebildet. Mehrere Fotodetektoren 602 erstrecken sich in eine Vorderseite 104f eines Halbleitersubstrats 104 hinein, und eine Halbleitervorrichtung 506 ist über der Vorderseite 104f des Halbleitersubstrats 104 gelegen und teilweise dadurch definiert. Bei alternativen Ausführungsformen werden die Fotodetektoren 602 durch zusätzliche Halbleitervorrichtungen 506 ersetzt. Die Halbleitervorrichtung 506 weist einen Gate-Stapel 508 und ferner, wenngleich nicht sichtbar, ein Paar von Source/Drain-Regionen auf, zwischen denen der Gate-Stapel 508 seitlich sandwichartig umschlossen wird. Eine vorderseitige Grabenisolationsstruktur 106 erstreckt sich in die Vorderseite 104f des Halbleitersubstrats 104 hinein, um die Fotodetektoren 602 und die Halbleitervorrichtung 506 voneinander zu trennen, und eine vorderseitige Interconnect-Struktur 110 bedeckt die Halbleitervorrichtung 506 und ist damit elektrisch gekoppelt.
  • Die vorderseitige Interconnect-Struktur 110 ist in eine vorderseitige Interconnect-Dielektrikumschicht 112 eingebettet und weist einen Kontakt 304, mehrere Drähte 108 und mehrere Durchkontaktierungen 510 auf. Die Drähte 108 und die Durchkontaktierungen 510 sind jeweils in mehrere Drahtebenen und mehrere Durchkontaktierungsebenen gruppiert, die alternierend über dem Kontakt 304 gestapelt sind. Die vorderseitige Interconnect-Struktur 110 weist ferner mehrere Hybridbond-Pads 706 und eine Hybridbond-Durchkontaktierung über den Drähten 108 und den Durchkontaktierungen 510 auf. Die Hybridbond-Durchkontaktierung 708 ist über einer oberen Drahtebene angeordnet, und die Hybridbond-Pads 706 sind über der Hybridbond-Durchkontaktierung 708 angeordnet.
  • Wie durch die Querschnittansicht 1600 von 16 dargestellt ist, wird ein zweiter IC-Chip 702 ausgebildet. Der zweite IC-Chip 702 ist so, wie der erste IC-Chip 502 beschrieben wurde, außer dass der zweite IC-Chip 702 keine Fotodetektoren 602 und mehr Halbleitervorrichtungen 506 aufweist. Ferner weisen die vorderseitige Interconnect-Struktur 110 des zweiten IC-Chips 702 und die vorderseitige Grabenisolationsstruktur 106 des zweiten IC-Chips 702 andere Layouts als deren Entsprechungen in dem ersten IC-Chip 502 auf.
  • Wie durch die Querschnittansicht 1700 von 17 dargestellt ist, wird der erste IC-Chip 502 senkrecht umgedreht und an einer Bondgrenzfläche 704 an den zweiten IC-Chip 702 hybridgebondet. Ferner wird das Halbleitersubstrat 104 des ersten IC-Chips 502 von der Rückseite 104b des Halbleitersubstrats 104 her dünner gemacht, wodurch eine Dicke Ts des Halbleitersubstrats 104 reduziert wird. Das Dünnermachen kann beispielsweise durch chemischmechanisches Polieren (CMP) oder einen anderen geeigneten Ausdünnungsprozess erfolgen.
  • Wie durch die Querschnittansicht 1800 von 18 dargestellt ist, werden eine rückseitige dielektrische Schicht 114 und eine rückseitige Grabenisolationsstruktur 604 an der Rückseite 104b des ersten IC-Chips 502 ausgebildet. Die rückseitige Grabenisolationsstruktur 604 erstreckt sich in die Rückseite 104b des ersten IC-Chips 502 hinein zu der vorderseitigen Grabenisolationsstruktur 106 des ersten IC-Chips 502, um die Fotodetektoren 602 zu trennen. Die rückseitige dielektrische Schicht 114 bedeckt die Rückseite 104b des Halbleitersubstrats 104 und definiert die rückseitige Grabenisolationsstruktur 604. Bei manchen Ausführungsformen ist oder enthält die rückseitige dielektrische Schicht 114 Siliziumoxid, ein dielektrisches Material mit hohem k-Wert, (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) oder jedwede Kombination aus den Vorgenannten. Beispielsweise kann die rückseitige dielektrische Schicht 114 Siliziumoxid oder ein anderes geeignetes Oxid an einer oberen Oberfläche der rückseitigen dielektrischen Schicht 114 sein oder enthalten. Bei manchen Ausführungsformen ist die rückseitige dielektrische Schicht 114 so, wie dies in Bezug auf 3F beschrieben wurde.
  • Ein Prozess zum Bilden der rückseitigen dielektrischen Schicht 114 und einer rückseitigen Grabenisolationsstruktur 604 kann beispielsweise umfassen: Strukturieren der Rückseite 104b des ersten IC-Chips 502, um Gräben zu bilden, welche die Fotodetektoren 602 trennen; Abscheiden der rückseitigen dielektrischen Schicht 114, welche die Gräben füllt und die Rückseite 104b bedeckt; und Durchführen einer Planarisierung in die rückseitige dielektrische Schicht 114, um eine obere Oberfläche der rückseitigen dielektrischen Schicht 114 abzuflachen. Andere geeignete Prozesse können allerdings ebenfalls angewandt werden.
  • In weiterer Folge entsprechen, sofern nichts anderes angeführt wird, die Querschnittansichten (z.B. die Querschnittansichten 1900 - 2500 von 19 - 25) dem Rechteck E von 18, um eine vergrößerte Ansicht der verschiedenen Verarbeitungsschritte bereitzustellen, die durchgeführt werden, um eine Stelzen-Pad-Struktur zu bilden.
  • Wie durch die Querschnittansicht 1900 von 19 dargestellt ist, wird eine erste Ätzung selektiv in die Rückseite 104b des Halbleitersubstrats 104 hinein durchgeführt, um eine erste Öffnung 1902 zu bilden. Die erste Ätzung kann beispielsweise selektiv durch einen Fotolithografie/Ätz-Prozess oder durch einen anderen geeigneten Prozess durchgeführt werden.
  • Die erste Öffnung 1902 erstreckt sich durch die rückseitige dielektrische Schicht 114 in das Halbleitersubstrat 104 und ist über einem Pad-Draht 108p gelegen. Ferner ist die erste Öffnung 1902 durch einen Pad-Abschnitt 104p des Halbleitersubstrats 104 von der vorderseitigen Grabenisolationsstruktur 106 getrennt und legt eine vertiefte Oberfläche 104r des Halbleitersubstrats 104 frei. Die vertiefte Oberfläche 104r ist relativ zu einer oberen Oberfläche des Halbleitersubstrats 104 um eine Strecke A vertieft und ist relativ zu einer unteren Oberfläche des Halbleitersubstrats 104 um eine Strecke B erhöht. Ferner ist eine Summe aus den Strecken A und B gleich der Dicke Ts des Halbleitersubstrats 104. Bei manchen Ausführungsformen ist die Strecke A etwa 1,5 Mikrometer, etwa 1-3 Mikrometer oder ein anderer geeigneter Wert, und/oder die Strecke B ist etwa 4,5 Mikrometer, etwa 4 - 10 Mikrometer oder ein anderer geeigneter Wert.
  • Wie durch die Querschnittansicht 2000 von 20 dargestellt ist, werden eine erste rückseitige Auskleidungsschicht 118a und eine zweite rückseitige Auskleidungsschicht 118b abgeschieden, welche die rückseitige dielektrische Schicht 114 überdecken und die erste Öffnung 1902 auskleiden. Die erste und die zweite rückseitige Auskleidungsschicht 118a, 118b sind unterschiedliche dielektrische Materialien. Beispielsweise kann die erste rückseitige Auskleidungsschicht 118a Siliziumoxid oder ein anderes geeignetes Oxid sein oder enthalten, wogegen die zweite rückseitige Auskleidungsschicht 118b Siliziumnitrid oder ein anderes geeignetes Nitrid sein oder enthalten kann. Bei alternativen Ausführungsformen wird die erste rückseitige Auskleidungsschicht 118a oder die zweite rückseitige Auskleidungsschicht 118b weggelassen.
  • Wie durch die Querschnittansicht 2100 von 21 dargestellt ist, wird eine zweite Ätzung selektiv in die Rückseite 104b des Halbleitersubstrats 104 hinein durchgeführt, um ein Paar von zweiten Öffnungen 2102 zu bilden. Die zweite Ätzung kann beispielsweise selektiv durch einen Fotolithografie/Ätz-Prozess oder durch einen anderen geeigneten Prozess durchgeführt werden.
  • Die zweiten Öffnungen 2102 sind an einem Boden der ersten Öffnung 1902 angeordnet und weisen jeweilige Breiten W auf, die kleiner als jene der ersten Öffnung 1902 sind. Ferner erstrecken sich die zweiten Öffnungen 2102 von der ersten Öffnung 1902 durch den Pad-Abschnitt 104p des Halbleitersubstrats 104 zu der vorderseitigen Grabenisolationsstruktur 106. Somit endet die zweite Ätzung an der vorderseitigen Grabenisolationsstruktur 106. Bei alternativen Ausführungsformen erstrecken sich die zweiten Öffnungen 2102 auch durch die vorderseitige Grabenisolationsstruktur 106 zu der vorderseitigen Interconnect-Dielektrikumschicht 112. Somit endet die zweite Ätzung an der vorderseitigen Interconnect-Dielektrikumschicht 112.
  • Wie durch die Querschnittansicht 2200 von 22 dargestellt ist, wird eine rückseitige Abstandhalterschicht 2202 abgeschieden, welche die zweite rückseitige Auskleidungsschicht 118b bedeckt und ferner die erste und die zweite Öffnung 1902, 2102 auskleidet. Die rückseitige Abstandhalterschicht 2202 kann beispielsweise Siliziumoxid, ein anderes geeignetes Oxid und/oder Dielektrikum oder jedwede Kombination aus den Vorgenannten sein oder enthalten.
  • Wie durch die Querschnittansicht 2300 von 23 dargestellt ist, wird eine dritte Ätzung durchgeführt, welche die Rückseite 104b des Halbleitersubstrats 104 abdeckt. Die dritte Ätzung entfernt sich waagrecht erstreckende Abschnitte der rückseitigen Abstandhalterschicht 2202 (siehe z.B. 22), um rückseitige Abstandhalter 120 aus der rückseitigen Abstandhalterschicht 2202 zu bilden. Die rückseitigen Abstandhalter 120 sind an Seitenwänden des Pad-Abschnitts 104p des Halbleitersubstrats 104 angeordnet und sind ferner an Seitenwänden der zweiten rückseitigen Auskleidungsschicht 118b angeordnet. Ferner verlängert die dritte Ätzung die zweiten Öffnungen 2102 bis zu dem Pad-Draht 108p und entfernt sich waagrecht erstreckende Abschnitte der zweiten rückseitigen Auskleidungsschicht 118b, welche nicht durch die rückseitigen Abstandhalter 120 bedeckt werden. Bei manchen Ausführungsformen können zurückbleibende Abschnitte der zweiten rückseitigen Auskleidungsschicht 118b ebenfalls als rückseitige Abstandhalter betrachtet werden. Bei manchen Ausführungsformen reduziert eine dritte Ätzung eine Dicke der ersten rückseitigen Auskleidungsschicht 118a weiter.
  • Wie durch die Querschnittansicht 2400 von 24 dargestellt ist, werden eine Pad-Schicht 2402 und eine Pad-Schutzschicht 2404 abgeschieden, welche die Rückseite 104b des Halbleitersubstrats 104 überdecken und die erste und die zweite Öffnung 1902, 2102 auskleiden (siehe z.B. 23). Die Pad-Schicht 2402 kann beispielsweise Aluminiumkupfer, Kupfer, Aluminium, (ein) andere(s) geeignete(s) Metall(e) und/oder leitfähige(s) Material(ien) oder jedwede Kombination aus den Vorgenannten sein oder enthalten. Die Pad-Schutzschicht 2404 ist über der Pad-Schicht 2402 gelegen und kann beispielsweise Siliziumoxynitrid, Siliziumnitrid, (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) oder jedwede Kombination aus den Vorgenannten sein oder enthalten.
  • Wie durch die Querschnittansicht 2500 von 25 dargestellt ist, wird eine vierte Ätzung selektiv in die Pad-Schicht 2402 und die Pad-Schutzschicht 2404 hinein durchgeführt. Die vierte Ätzung bildet eine Stelzen-Pad-Struktur 102 aus der Pad-Schicht 2402 aus und lokalisiert ferner die Pad-Schutzschicht 2404 oben auf der Stelzen-Pad-Struktur 102. Die vierte Ätzung kann beispielsweise selektiv durch einen Fotolithografie/Ätz-Prozess oder durch einen anderen geeigneten Strukturierungsprozess durchgeführt werden.
  • Die Stelzen-Pad-Struktur 102 weist einen Pad-Körper 102b und ein Paar von Pad-Vorsprüngen 102p auf. Der Pad-Körper 102b ist von der Rückseite 104b des Halbleitersubstrats 104 freigelegt und über dem Pad-Abschnitt 104p des Halbleitersubstrats 104 gelegen. Ferner ist der Pad-Körper 102b von Seitenwänden einer umgebenden Struktur getrennt und weist eine Oberseite auf, die flach ist, abgesehen von Einkerbungen 102i, die jeweils über den Pad-Vorsprüngen 102p gelegen sind. Bei alternativen Ausführungsformen werden die Einkerbungen 102i von der Oberseite des Pad-Körpers 102b weggelassen. Die Pad-Vorsprünge 102p sind jeweils an entgegengesetzten Seiten des Pad-Körpers 102b angeordnet und erstrecken sich von einem unteren Ende des Pad-Körpers 102b zu dem Pad-Draht 108p. Indem sie sich zu dem Pad-Draht 108p erstrecken, koppeln die Pad-Vorsprünge 102p den Pad-Körper 102b elektrisch mit dem Pad-Draht 108p. Ferner werden die Pad-Vorsprünge 102p an die vorderseitige Interconnect-Dielektrikumschicht 112, die vorderseitige Grabenisolationsstruktur 106 und den Pad-Abschnitt 104p gebondet, um die Stelzen-Pad-Struktur 102 in ihrer Position zu fixieren.
  • Da die erste Öffnung 1902 (zum Beispiel besser ersichtlich in 19) durch den Pad-Abschnitt 104p des Halbleitersubstrats 104 von der vorderseitigen Grabenisolationsstruktur 106 beabstandet ist, werden die Pad-Vorsprünge 102p mit einer Länge L ausgebildet, die groß ist. Wenn der Pad-Abschnitt 104p weggelassen wurde und die erste Öffnung 1902 als die vorderseitige Grabenisolationsstruktur 106 freilegend ausgebildet wurde, wäre die Länge L beispielsweise klein. Da die Länge L groß ist, ist die Bondfläche zwischen den Pad-Vorsprüngen 102p und der umliegenden Struktur groß. Die große Bondfläche kann ihrerseits die Bondfähigkeit der Stelzen-Pad-Struktur 102 erhöhen und die Wahrscheinlichkeit einer Delamination reduzieren.
  • Da die Dicke Ts des Halbleitersubstrats 104 durch eine Kombination aus der ersten und der zweiten Ätzung (siehe z.B. 19 und 21) durchquert wird, kann sich die erste Ätzung in die Rückseite 104b des Halbleitersubstrats 104 hinein bis zu einer Tiefe erstrecken, die von der Dicke Ts unabhängig ist. Infolgedessen erfordert die erste Ätzung kein kostspieliges und zeitkritisches Abstimmen von Parametern auf Variationen der Dicke Ts. Ferner kann eine Tiefe, in welcher der Pad-Körper 102b in die Rückseite 104b des Halbleitersubstrats 104 eingelassen ist, klein sein, und die Rückseitentopografie kann ein geringes Maß an Variation aufweisen. Aufgrund des geringen Maßes an Variation ist das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite 104b groß, und eine dielektrische Füllschicht kann von nicht gefüllten Abschnitten der ersten Öffnung 1902 weggelassen werden. In dem Maß, in dem eine dielektrische Füllschicht in nicht gefüllten Abschnitten der ersten Öffnung 1902 ausgebildet wird, variieren ferner die entsprechenden Verarbeitungsschritte nicht in Abhängigkeit von der Dicke Ts und erfordern somit kein kostspieliges und zeitkritisches Abstimmen von Parametern auf Variationen der Dicke Ts.
  • In weiterer Folge gehen die Querschnittansichten (z.B. die Querschnittansichten 2600 - 2900 von 26 - 29) über das Rechteck E hinaus, um eine umfassendere Ansicht der verschiedenen Verarbeitungsschritte bereitzustellen, welche nach dem Bilden der Stelzen-Pad-Struktur 102 durchgeführt werden. Allerdings wird zugunsten der Kompaktheit der Zeichnung der zweite IC-Chip 702, der oben in Bezug auf 16 - 18 beschrieben wurde, nicht dargestellt. Somit versteht es sich, dass, auch wenn die in weiterer Folge beschriebenen Querschnittansichten den zweiten IC-Chip 702 nicht darstellen, der zweite IC-Chip 702 außerhalb der Ansicht bestehen bleibt.
  • Wie durch die Querschnittansicht 2600 von 26 dargestellt wird, werden eine erste Gitterdielektrikumschicht 610, eine zweite Gitterdielektrikumschicht 612 und eine Gittermetallschicht 614 abgeschieden und bedecken die Rückseite 104b des ersten IC-Chips 502. Die Gittermetallschicht 614 wird über der ersten Gitterdielektrikumschicht 610 abgeschieden, und die zweite Gitterdielektrikumschicht 612 wird über der Gittermetallschicht 614 abgeschieden. Die erste Gitterdielektrikumschicht 610 und/oder die zweite Gitterdielektrikumschicht 612 kann(können) beispielsweise Siliziumoxid, ein anderes geeignetes Oxid und/oder Dielektrikum oder jedwede Kombination aus den Vorgenannten sein oder enthalten. Bei manchen Ausführungsformen weist die erste Gitterdielektrikumschicht 610 eine Dicke von etwa 250 Ängström oder einen anderen geeigneten Wert auf. Die Gittermetallschicht 614 kann beispielsweise Wolfram und/oder (ein) andere(s) geeignete(s) Metall(e) sein oder enthalten.
  • Wie durch die Querschnittansicht 2700 von 27 dargestellt ist, werden die erste Gitterdielektrikumschicht 610, die zweite Gitterdielektrikumschicht 612 und die Gittermetallschicht 614 strukturiert, um ein Verbundgitter 608 zu bilden. Das Verbundgitter 608 weist mehrere Gitteröffnungen 2702 auf. Die Gitteröffnungen 2702 sind individuell für die Fotodetektoren 602 und liegen jeweils über diesen. Das Strukturieren kann beispielsweise durch einen Fotolithografie/Ätz-Prozess oder durch einen anderen geeigneten Strukturierungsprozess durchgeführt werden.
  • Wie durch die Querschnittansicht 2800 von 28 dargestellt ist, wird eine Gitterauskleidungsschicht 2802 abgeschieden, welche die Rückseite 104b des Halbleitersubstrats 104 bedeckt und die Gitteröffnungen 2702 (siehe z.B. 27) auskleidet. Ferner werden mehrere Farbfilter 606 ausgebildet, die in das Verbundgitter 608 eingelassen sind. Die Farbfilter 606 sind individuell für und füllen jeweils die Gitteröffnungen 2702 über der Gitterauskleidungsschicht 2802. Die Gitterauskleidungsschicht 2802 kann beispielsweise Siliziumoxid, ein anderes geeignetes Oxid und/oder Dielektrikum oder jedwede Kombination aus den Vorgenannten sein oder enthalten.
  • Wie durch die Querschnittansicht 2900 von 29 dargestellt ist, werden die Gitterauskleidungsschicht 2802 und die Pad-Schutzschicht 2404 strukturiert, um eine Öffnung 2902 zu bilden, welche über der Stelzen-Pad-Struktur 102 liegt und diese freilegt. Das Strukturieren kann beispielsweise durch einen Fotolithografie/Ätz-Prozess oder durch einen anderen geeigneten Strukturierungsprozess durchgeführt werden.
  • Wenngleich 15 - 29 mit Bezugnahme auf verschiedene Ausführungsformen eines Verfahrens beschrieben werden, versteht es sich, dass die in 15 - 29 dargestellten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig von dem Verfahren einzeln vorliegen können. Wenngleich 15 - 29 als Serie von Handlungen beschrieben werden, versteht es sich, dass die Reihenfolge der Handlungen bei anderen Ausführungsformen abgeändert werden kann. Wenngleich 15 - 29 einen spezifischen Satz von Handlungen darstellen und beschreiben, können einige Handlungen, die dargestellt und/oder beschrieben werden, bei anderen Ausführungsformen weggelassen werden. Ferner können Handlungen, die nicht dargestellt und/oder beschrieben werden, bei anderen Ausführungsformen Berücksichtigung finden.
  • Auf 30 Bezug nehmend wird darin ein Blockdiagramm 3000 einiger Ausführungsformen des Verfahrens von 15 - 29 bereitgestellt.
  • Bei 3002 wird ein erster IC-Chip ausgebildet, wobei der erste IC-Chip mehrere Fotodetektoren und eine vorderseitige Grabenisolationsstruktur, die sich in eine Vorderseite eines Halbleitersubstrats hinein erstreckt, aufweist. Siehe zum Beispiel 15.
  • Bei 3004 wird ein zweiter IC-Chip ausgebildet. Siehe zum Beispiel 16.
  • Bei 3006 werden der erste und der zweite IC-Chip Vorderseite an Vorderseite aneinandergebondet. Siehe zum Beispiel 17.
  • Bei 3008 wird eine rückseitige dielektrische Schicht an einer Rückseite des Halbleitersubstrats abgeschieden. Siehe zum Beispiel 18.
  • Bei 3010 wird eine erste Ätzung selektiv in die Rückseite des Halbleitersubstrats hinein durchgeführt, um eine erste Öffnung zu bilden, welche über der vorderseitigen Grabenisolationsstruktur gelegen und von dieser beabstandet ist. Siehe zum Beispiel 19.
  • Bei 3012 wird eine rückseitige Auskleidungsschicht abgeschieden, welche die erste Öffnung auskleidet. Siehe zum Beispiel 20.
  • Bei 3014 wird eine zweite Ätzung selektiv in die Rückseite des Halbleitersubstrats hinein durchgeführt, um eine zweite Öffnung zu bilden, welche sich von einem Boden der ersten Öffnung zu der vorderseitigen Grabenisolationsstruktur erstreckt, wobei die zweite Öffnung eine kleinere Breite als die erste Öffnung aufweist. Siehe zum Beispiel 21.
  • Bei 3016 wird eine rückseitige Abstandhalterschicht abgeschieden, welche die zweite Öffnung auskleidet. Siehe zum Beispiel 22.
  • Bei 3018 wird eine dritte Ätzung durchgeführt, welche die Rückseite des Halbleitersubstrats abdeckt, um die zweite Öffnung zu einem Pad-Draht an der Vorderseite des Halbleitersubstrats zu verlängern. Siehe zum Beispiel 23.
  • Bei 3020 wird eine Stelzen-Pad-Struktur in der ersten und der zweiten Öffnung ausgebildet, wobei die Stelzen-Pad-Struktur einen Pad-Körper in der ersten Öffnung aufweist und ferner einen Pad-Vorsprung, der sich von dem Pad-Körper durch die zweite Öffnung zu dem Pad-Draht erstreckt, aufweist. Siehe zum Beispiel 24 und 25.
  • Bei 3022 wird ein Verbundgitter ausgebildet, welches an der Rückseite des Halbleitersubstrats über den Fotodetektoren liegt. Siehe zum Beispiel 26 und 27.
  • Bei 3024 werden Farbfilter ausgebildet, die in das Verbundgitter eingelassen sind. Siehe zum Beispiel 28.
  • Bei 3026 wird die Stelzen-Pad-Struktur geöffnet. Siehe zum Beispiel 29.
  • Wenngleich das Blockdiagramm 3000 von 30 hierin als Serie von Handlungen oder Ereignissen dargestellt und beschrieben wird, versteht es sich, dass die dargestellte Reihenfolge derartiger Handlungen oder Ereignisse nicht in einem einschränkendem Sinn auszulegen ist. Beispielsweise können manche Handlungen in anderen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen außer den hierin dargestellten und/oder beschriebenen stattfinden. Ferner sind möglicherweise nicht alle dargestellten Handlungen erforderlich, um einen oder mehrere Aspekte oder Ausführungsformen der hierin enthaltenen Beschreibung zu implementieren, und eine oder mehrere der hierin dargestellten Handlungen können in einer oder mehreren getrennten Handlungen und/oder Phasen durchgeführt werden.
  • Auf 31 - 33 Bezug nehmend wird eine Serie von Querschnittansichten 3100 - 3300 von einigen ersten alternativen Ausführungsformen des Verfahrens von 15 - 29 bereitgestellt, bei denen die Stelzen-Pad-Struktur 102 die erste und die zweite Öffnung 1902, 2102 voll ausfüllt. Die ersten alternativen Ausführungsformen können beispielsweise die Stelzen-Pad-Struktur wie in 3B ausbilden.
  • Die in Bezug auf 15 - 23 beschriebenen Handlungen sind bei den ersten alternativen Ausführungsformen unverändert. Daher werden gemäß den ersten alternativen Ausführungsformen die in Bezug auf 15 - 23 beschriebenen Handlungen wie oben dargestellt und beschrieben durchgeführt. Danach werden, wie durch die Querschnittansicht 3100 von 31 dargestellt wird, die in Bezug auf 24 beschriebenen Handlungen durchgeführt, außer dass die Pad-Schicht 2402 als die erste und die zweite Öffnung 1902, 2102 vollständig ausfüllend abgeschieden wird (siehe z.B. 23) und die Pad-Schutzschicht 2404 weggelassen wird.
  • Wie durch die Querschnittansicht 3200 von 32 dargestellt ist, wird eine Planarisierung in die Pad-Schicht 2402 hinein durchgeführt. Die Planarisierung bildet die Stelzen-Pad-Struktur 102 aus der Pad-Schicht 2402 und mit einer oberen Oberfläche, die mit jener der ersten rückseitigen Auskleidungsschicht 118a niveaugleich ist, aus. Die Planarisierung kann beispielsweise mittels CMP oder einer anderen geeigneten Planarisierung durchgeführt werden. Da die obere Oberfläche mit jener der ersten rückseitigen Auskleidungsschicht 118a niveaugleich ist, kann die Rückseitentopografie ein geringes Maß an Variation aufweisen. Aufgrund des geringen Maßes an Variation ist das Prozessfenster (z.B. die Resilienz) zum Bilden anderer Strukturen an der Rückseite groß.
  • Wie durch die Querschnittansicht 3300 von 33 dargestellt ist, werden die in Bezug auf 26 - 29 beschriebenen Handlungen wie oben dargestellt und beschrieben durchgeführt.
  • Wenngleich 31 - 33 mit Bezugnahme auf verschiedene Ausführungsformen eines Verfahrens beschrieben werden, versteht es sich, dass die in 31 - 33 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig von dem Verfahren einzeln vorliegen können. Wenngleich 31 - 33 als Serie von Handlungen beschrieben werden, versteht es sich, dass die Reihenfolge der Handlungen bei anderen Ausführungsformen abgeändert werden kann. Wenngleich 31 - 33 einen spezifischen Satz von Handlungen darstellen und beschreiben, können einige Handlungen, die dargestellt und/oder beschrieben werden, bei anderen Ausführungsformen weggelassen werden. Ferner können Handlungen, die nicht dargestellt und/oder beschrieben werden, bei anderen Ausführungsformen Berücksichtigung finden.
  • Auf 34 - 39 Bezug nehmend wird darin eine Serie von Querschnittansichten 3400 - 3900 einiger zweiter alternativer Ausführungsformen des Verfahrens von 15 - 29 bereitgestellt, bei denen eine dielektrische Füllschicht über der Stelzen-Pad-Struktur 102 liegt und nicht gefüllte Abschnitte der ersten und der zweiten Öffnung 1902, 2102 ausfüllt. Die zweiten alternativen Ausführungsformen können beispielsweise die Stelzen-Pad-Struktur wie in 3A ausbilden.
  • Die in Bezug auf 15 - 18 beschriebenen Handlungen sind bei den zweiten alternativen Ausführungsformen unverändert. Daher werden gemäß den zweiten alternativen Ausführungsformen die in Bezug auf 15 - 18 beschriebenen Handlungen wie oben dargestellt und beschrieben durchgeführt. Danach wird, wie durch die Querschnittansicht 3400 von 34 dargestellt ist, eine zweite rückseitige dielektrische Schicht 3402 abgeschieden, welche die rückseitige dielektrische Schicht 114 bedeckt. Die zweite rückseitige dielektrische Schicht 3402 ist eine andere Art von Material als die rückseitige dielektrische Schicht 114 und kann beispielsweise Siliziumnitrid und/oder (ein) andere(s) geeignete(s) Dielektrikum(Dielektrika) sein oder enthalten.
  • Wie durch die Querschnittansicht 3500 von 35 dargestellt ist, werden die in Bezug auf 19 - 25 beschriebenen Handlungen wie oben dargestellt und beschrieben durchgeführt.
  • Wie durch die Querschnittansicht 3600 von 36 dargestellt ist, wird eine dielektrische Füllschicht 302 abgeschieden, welche die erste rückseitige Auskleidungsschicht 118a bedeckt und die erste und die zweite Öffnung 1902, 2102 (siehe z.B. 23) über der Stelzen-Pad-Struktur 102 ausfüllt. Ferner wird eine Planarisierung in die dielektrische Füllschicht 302 hinein durchgeführt, um eine obere Oberfläche der dielektrischen Füllschicht 302 abzuflachen. Die dielektrische Füllschicht 302 kann beispielsweise Siliziumoxid, ein anderes geeignetes Oxid und/oder Dielektrikum oder jedwede Kombination aus den Vorgenannten sein oder enthalten. Die Planarisierung kann beispielsweise mittels CMP oder einer anderen geeigneten Planarisierung durchgeführt werden. Bei manchen Ausführungsformen ist eine Dicke der dielektrischen Füllschicht 302 etwa 2000 Ängström oder ein anderer geeigneter Wert außerhalb der ersten Öffnung 1902 (siehe z.B. 23).
  • Wie durch die Querschnittansicht 3700 von 37 dargestellt ist, wird eine erste Rückätzung in die dielektrische Füllschicht 302 und die erste rückseitige Auskleidungsschicht 118a hinein durchgeführt. Die erste Rückätzung vertieft die obere Oberfläche der dielektrischen Füllschicht 302 auf eben mit, oder etwa eben mit, einer oberen Oberfläche der zweiten rückseitigen dielektrischen Schicht 3402. Ferner entfernt die erste Rückätzung Abschnitte der ersten rückseitigen Auskleidungsschicht 118a oben auf der zweiten rückseitigen dielektrischen Schicht 3402. Bei manchen Ausführungsformen macht die erste Rückätzung die zweite rückseitige dielektrische Schicht 3402 dünner. Die erste Rückätzung kann beispielsweise mittels Nassätzen oder durch eine andere geeignete Art des Ätzens durchgeführt werden.
  • Wie durch die Querschnittansicht 3800 von 38 dargestellt ist, wird eine zweite Rückätzung in die dielektrische Füllschicht 302 und die zweite rückseitige dielektrische Schicht 3402 hinein durchgeführt. Die zweite Rückätzung vertieft die obere Oberfläche der dielektrischen Füllschicht 302 auf eben mit, oder etwa eben mit, einer oberen Oberfläche der rückseitigen dielektrischen Schicht 114. Ferner entfernt die zweite Rückätzung die zweite rückseitige dielektrische Schicht 3402. Bei manchen Ausführungsformen macht die zweite Rückätzung die rückseitige dielektrische Schicht 114 dünner. Die zweite Rückätzung kann beispielsweise mittels Trockenätzen oder mittels einer anderen geeigneten Art des Ätzens durchgeführt werden.
  • Da die Dicke Ts des Halbleitersubstrats 104 durch eine Kombination aus der ersten und der zweiten Ätzung (siehe z.B. 19 und 21) durchquert wird, kann sich die erste Ätzung in die Rückseite 104b des Halbleitersubstrats 104 hinein bis zu einer Tiefe, die von der Dicke Ts unabhängig ist, erstrecken. Infolgedessen kann eine Tiefe, bis zu welcher der Pad-Körper 102b in die Rückseite 104b des Halbleitersubstrats 104 eingelassen ist, und somit eine Dicke der dielektrischen Füllschicht 302 von der Dicke Ts des Halbleitersubstrats 104 unabhängig sein. Da die Dicke der dielektrischen Füllschicht 302 von der Dicke Ts des Halbleitersubstrats 104 unabhängig sein kann, sind die entsprechenden Verarbeitungsschritte (siehe z.B. 36 - 38) zum Bilden der dielektrischen Füllschicht 302 nicht von der Dicke Ts abhängig und erfordern somit keine kostspieligen und zeitkritischen Abstimmungen von Parametern auf Variationen der Dicke Ts.
  • Wie durch die Querschnittansicht 3900 von 39 dargestellt ist, werden die in Bezug auf 26 - 29 beschriebenen Handlungen wie oben dargestellt und beschrieben durchgeführt.
  • Wenngleich 34 - 39 mit Bezugnahme auf verschiedene Ausführungsformen eines Verfahrens beschrieben werden, versteht es sich, dass die in 34 - 39 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig von dem Verfahren einzeln vorliegen können. Wenngleich 34 - 39 als Serie von Handlungen beschrieben werden, versteht es sich, dass die Reihenfolge der Handlungen bei anderen Ausführungsformen abgeändert werden kann. Wenngleich 34 - 39 einen spezifischen Satz von Handlungen darstellen und beschreiben, können einige Handlungen, die dargestellt und/oder beschrieben werden, bei anderen Ausführungsformen weggelassen werden. Ferner können Handlungen, die nicht dargestellt und/oder beschrieben werden, bei anderen Ausführungsformen Berücksichtigung finden.
  • Bei manchen Ausführungsformen stellt die vorliegende Offenbarung einen IC-Chip bereit, welcher aufweist: ein Halbleitersubstrat; einen Draht, der unter dem Halbleitersubstrat an einer Vorderseite des Halbleitersubstrats liegt; und eine Pad-Struktur, die in eine Rückseite des Halbleitersubstrats, welche der Vorderseite entgegengesetzt ist, eingelassen ist, wobei die Pad-Struktur einen Pad-Körper und einen ersten Pad-Vorsprung aufweist, und wobei der erste Pad-Vorsprung unter dem Pad-Körper liegt und durch einen Abschnitt des Halbleitersubstrats in Richtung des Drahts von dem Pad-Körper vorragt; wobei der Pad-Körper über dem Abschnitt des Halbleitersubstrats liegt. Bei manchen Ausführungsformen erstreckt sich der erste Pad-Vorsprung in direkten Kontakt mit dem Draht. Bei manchen Ausführungsformen weist der IC-Chip ferner mehrere Drähte auf, die in mehrere Drahtebenen gruppiert sind, wobei die Drahtebenen verschiedenen Höhen entsprechen, wobei die mehreren Drahtebenen eine erste Drahtebene und eine zweite Drahtebene aufweisen, wobei die zweite Drahtebene durch die erste Drahtebene von dem Halbleitersubstrat getrennt ist und den Draht aufweist. Bei manchen Ausführungsformen weist der IC-Chip ferner auf: eine Grabenisolationsstruktur, die sich in die Vorderseite des Halbleitersubstrats erstreckt; und einen Kontakt, der ein Säulenprofil aufweist, wobei sich der Kontakt von dem ersten Pad-Vorsprung zu dem Draht erstreckt und den ersten Pad-Vorsprung von dem Draht trennt, und wobei der Kontakt und der erste Pad-Vorsprung direkt an der Grabenisolationsstruktur in Kontakt stehen. Bei manchen Ausführungsformen ist die Pad-Struktur von der Rückseite des Halbleitersubstrats her freigelegt. Bei manchen Ausführungsformen weist der IC-Chip ferner eine dielektrische Füllschicht auf, welche über der Pad-Struktur liegt und eine Seitenwand der Pad-Struktur an der Rückseite des Halbleitersubstrats bedeckt, wobei die dielektrische Füllschicht eine Pad-Öffnung definiert, welche über dem Pad-Körper liegt und diesen freilegt. Bei manchen Ausführungsformen ist eine Seitenwand der Pad-Struktur einer umliegenden Umgebung des IC-Chips gegenüber freigelegt. Bei manchen Ausführungsformen weist der IC-Chip ferner eine rückseitige Auskleidungsschicht an der Rückseite des Halbleitersubstrats auf, der ein erstes und ein zweites Segment aufweist, wobei sich das erste und das zweite Segment entlang einzelnen Seitenwänden des Halbleitersubstrats erstrecken und um einzelne untere Ecken der Pad-Struktur geschlagen sind, jeweils auf entgegengesetzten Seiten der Pad-Struktur, wobei eine obere Oberfläche der Pad-Struktur niveaugleich mit einer oberen Oberfläche der rückseitigen Auskleidungsschicht ist, und wobei die obere Oberfläche der Pad-Struktur flach ist und sich kontinuierlich von dem ersten Segment zu dem zweiten Segment erstreckt. Bei manchen Ausführungsformen weist die Pad-Struktur ferner einen zweiten Vorsprung auf, der von dem ersten Pad-Vorsprung durch den Abschnitt des Halbleitersubstrats getrennt ist, wobei der zweite Vorsprung durch den Abschnitt des Halbleitersubstrats hindurch in Richtung des Drahts von dem Pad-Körper vorragt.
  • Bei manchen Ausführungsformen stellt die vorliegende Offenbarung ein IC-Package bereit, welches einen ersten IC-Chip aufweist, wobei der erste IC-Chip aufweist: ein erstes Halbleitersubstrat; eine Grabenisolationsstruktur, die sich in eine Vorderseite des ersten Halbleitersubstrats hinein erstreckt; eine erste Interconnect-Struktur, welche unter dem ersten Halbleitersubstrat an der Vorderseite des ersten Halbleitersubstrats liegt; und eine Pad-Struktur, die in eine Rückseite des ersten Halbleitersubstrats, welche der Vorderseite entgegengesetzt ist, eingelassen ist, wobei die Pad-Struktur einen ersten Pad-Vorsprung aufweist, der durch die Grabenisolationsstruktur in Richtung der ersten Interconnect-Struktur vorragt; wobei sich der erste Pad-Vorsprung entlang einer Seitenwand des ersten Halbleitersubstrats erstreckt, welche über der Grabenisolationsstruktur liegt und welche unter der Pad-Struktur liegt. Bei manchen Ausführungsformen weist das IC-Package ferner einen rückseitigen Abstandhalter auf, der sich die Seitenwand des ersten Halbleitersubstrats von oben nach unten entlang erstreckt und der sich von der Seitenwand zu dem ersten Pad-Vorsprung erstreckt. Bei manchen Ausführungsformen weist die Pad-Struktur einen zweiten Pad-Vorsprung auf, der durch die Grabenisolationsstruktur in Richtung der ersten Interconnect-Struktur vorragt, wobei die Seitenwand des ersten Halbleitersubstrats zwischen dem ersten und dem zweiten Pad-Vorsprung ist. Bei manchen Ausführungsformen weist das IC-Package ferner eine Drahtbondstruktur auf, welche mit der Pad-Struktur an der Rückseite des ersten Halbleitersubstrats direkt in Kontakt steht. Bei manchen Ausführungsformen weist das IC-Package ferner einen zweiten IC-Chip auf, der an die und auf der Vorderseite des ersten Halbleitersubstrats gebondet ist, wobei der zweite IC-Chip ein zweites Halbleitersubstrat und eine zweite Interconnect-Struktur aufweist, wobei die zweite Interconnect-Struktur mehrere Drähte und mehrere Durchkontaktierungen aufweist, wobei die Drähte und die Durchkontaktierungen alternierend gestapelt sind, und wobei ein erster Pad-Vorsprung zu einem ersten Draht in der zweiten Interconnect-Struktur vorragt. Bei manchen Ausführungsformen ragt der erste Pad-Vorsprung zu einer ersten Durchkontaktierung in der ersten Interconnect-Struktur vor, wobei die erste Durchkontaktierung den ersten Padvorsprung von einem ersten Draht in der ersten Interconnect-Struktur trennt und sich von dem ersten Pad-Vorsprung zu dem ersten Draht erstreckt.
  • Bei manchen Ausführungsformen sieht die vorliegende Offenbarung ein Verfahren zum Bilden einer Pad-Struktur vor, wobei das Verfahren umfasst: Bilden einer Grabenisolationsstruktur, die sich in eine Vorderseite eines Halbleitersubstrats erstreckt; Durchführen einer ersten Ätzung von einer Rückseite des Halbleitersubstrats aus, die der Vorderseite entgegengesetzt ist, selektiv in das Halbleitersubstrat hinein, um eine erste Öffnung zu bilden, wobei das Halbleitersubstrat nach Fertigstellung der ersten Ätzung eine vertiefte Oberfläche in der ersten Öffnung aufweist, und wobei sich die vertiefte Oberfläche seitlich entlang einem Boden der ersten Öffnung von einer ersten Seite der ersten Öffnung zu einer der ersten Seite entgegengesetzten zweiten Seite der ersten Öffnung erstreckt; Durchführen einer zweiten Ätzung selektiv in die vertiefte Oberfläche hinein, um eine zweite Öffnung, die eine geringere Breite als jene der ersten Öffnung aufweist und sich zu der Grabenisolationsstruktur erstreckt, zu bilden; und Bilden einer Pad-Struktur in der ersten und der zweiten Öffnung und zu einem leitfähigen Merkmal an der Vorderseite des Halbleitersubstrats durch die zweite Öffnung vorragend. Bei manchen Ausführungsformen umfasst das Verfahren ferner: Abscheiden einer rückseitigen Abstandhalterschicht, welche die erste und die zweite Öffnung auskleidet und von dem leitfähigen Merkmal beabstandet ist; und Durchführen einer dritten Ätzung, um die zweite Öffnung zu dem leitfähigen Merkmal zu verlängern, wobei die dritte Ätzung eine umfassende Ätzung ist, die bei platzierter rückseitigen Abstandhalterschicht durchgeführt wird. Bei manchen Ausführungsformen umfasst das Verfahren ferner: Abscheiden einer leitfähigen Schicht, welche die erste und die zweite Öffnung vollständig ausfüllt und eine rückseitige Oberfläche des Halbleitersubstrats, die relativ zu der vertieften Oberfläche erhöht ist, bedeckt; und Durchführen einer Planarisierung in eine leitfähige Schicht hinein, um die leitfähige Schicht von der rückseitigen Oberfläche zu entfernen, wobei die Planarisierung die Pad-Struktur aus der leitfähigen Schicht ausbildet. Bei manchen Ausführungsformen umfasst das Verfahren ferner: Abscheiden einer leitfähigen Schicht, welche die erste und die zweite Öffnung auskleidet; und Durchführen einer vierten Ätzung selektiv in die leitfähige Schicht hinein, um die Pad-Struktur aus der leitfähigen Schicht zu bilden, wobei die Pad-Struktur eine Seitenwand aufweist, welche einer benachbarten Seitenwand des Halbleitersubstrats gegenüberliegt und von der benachbarten Seitenwand durch einen nicht gefüllten Abschnitt der ersten Öffnung getrennt ist. Bei manchen Ausführungsformen umfasst das Verfahren ferner: Abscheiden einer dielektrischen Füllschicht, welche die Pad-Struktur bedeckt und den nicht gefüllten Abschnitt der ersten Öffnung ausfüllt; und Durchführen einer fünften Ätzung selektiv in die dielektrische Füllschicht hinein, um eine dritte Öffnung zu bilden, welche die Pad-Struktur freilegt.

Claims (20)

  1. IC-Chip aufweisend: ein Halbleitersubstrat (104); einen Draht (108p), der unter dem Halbleitersubstrat (104) an einer Vorderseite (104f) des Halbleitersubstrats (104) liegt; eine Grabenisolationsstruktur (106), die sich in die Vorderseite (104f) des Halbleitersubstrats (104) erstreckt; eine Pad-Struktur (102), die in eine Rückseite (104b) des Halbleitersubstrats (104), welche der Vorderseite (104f) entgegengesetzt ist, eingesetzt ist, wobei die Pad-Struktur (102) einen Pad-Körper (102b) und einen ersten Pad-Vorsprung (102p) aufweist, und wobei der erste Pad-Vorsprung (102p) unter dem Pad-Körper (102b) liegt und durch einen Abschnitt des Halbleitersubstrats (104) in Richtung des Drahts (108p) aus dem Pad-Körper (102b) hervorsteht, wobei der Pad-Körper (102b) über dem Abschnitt des Halbleitersubstrats (104) liegt; und einen Kontakt (304p, 510, 510P), wobei sich der Kontakt (304p, 510, 510p) von dem ersten Pad-Vorsprung (102p) zu dem Draht (108p) erstreckt und den ersten Pad-Vorsprung (102p) von dem Draht (108p) trennt, und wobei der Kontakt (304p, 510, 510p) und der erste Pad-Vorsprung (102p) an der Grabenisolationsstruktur (106) direkt in Kontakt (304p, 510, 510p) stehen.
  2. IC-Chip nach Anspruch 1, wobei eine Grenzfläche, an der der Kontakt (304p, 510, 510p) den Pad-Vorsprung (102p) direkt kontaktiert, niveaugleich mit einer Oberfläche des Halbleitersubstrats (104) und/oder einer Oberfläche der Grabenisolationsstruktur (106) ist.
  3. IC-Chip nach einem der vorangegangenen Ansprüche, ferner aufweisend: mehrere Drähte (108p), die in mehrere Drahtebenen gruppiert sind, wobei die Drahtebenen verschiedenen Höhen entsprechen, wobei die mehreren Drahtebenen eine erste Drahtebene und eine zweite Drahtebene aufweisen, wobei die zweite Drahtebene durch die erste Drahtebene von dem Halbleitersubstrat (104) getrennt ist und den Draht (108p) aufweist.
  4. IC-Chip nach Anspruch 1 wobei der Kontakt (304p, 510, 510p) ein säulenartiges Profil aufweist.
  5. IC-Chip nach einem der vorhergehenden Ansprüche, wobei die Pad-Struktur (102) von der Rückseite (104b) des Halbleitersubstrats (104) freigelegt ist.
  6. IC-Chip nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine dielektrische Füllschicht (302), die über der Pad-Struktur (102) liegt und eine Seitenwand der Pad-Struktur (102) bedeckt, an der Rückseite (10b) des Halbleitersubstrats (104), wobei die dielektrische Füllschicht (302) eine Pad-Öffnung (2902) definiert, die über dem Pad-Körper (102b) liegt und diesen freilegt.
  7. IC-Chip nach einem der Ansprüche 1-5, wobei eine Seitenwand der Pad-Struktur (102) zu einer Umgebung des IC-Chips (502) freigelegt ist.
  8. IC-Chip nach einem der Ansprüche 1-5, ferner aufweisend: Eine rückseitige Auskleidungsschicht (118) an der Rückseite (104b) des Halbleitersubstrats (104) und aufweisend ein erstes Segment und ein zweites Segment, wobei sich das erste Segment und das zweite Segment entlang einzelner Seitenwände des Halbleitersubstrats (104) erstrecken und einzelne untere Ecken der Pad-Struktur (102) umwickeln, auf jeweiligen gegenüberliegenden Seiten der Pad-Struktur (102), wobei eine obere Oberfläche der Pad-Struktur (102) auf gleicher Höhe mit einer oberen Oberfläche der rückseitigen Auskleidungsschicht (118) liegt, und wobei die obere Oberfläche der Pad-Struktur (102) flach ist und sich kontinuierlich von dem ersten Segment zu dem zweiten Segment erstreckt.
  9. IC-Chip nach einem der vorhergehenden Ansprüche, wobei die Pad-Struktur (102) ferner einen zweiten Vorsprung (102p) aufweist, der durch den Abschnitt des Halbleitersubstrats (104) von dem ersten Pad-Vorsprung (102p) getrennt ist, und wobei der zweite Vorsprung (102p) durch den Abschnitt des Halbleitersubstrats (104) hindurch in Richtung des Drahts (108p) aus dem Pad-Körper (102b) hervorsteht.
  10. IC-Package aufweisend einen ersten IC-Chip (502), wobei der erste IC-Chip (502) aufweist: ein erstes Halbleitersubstrat (104); eine Grabenisolationsstruktur (106), die sich in eine Vorderseite (104f) des ersten Halbleitersubstrats (104) erstreckt; eine erste Interconnect-Struktur (110), die unter dem ersten Halbleitersubstrat (104) an der Vorderseite (104f) des ersten Halbleitersubstrats (104) liegt; und eine Pad-Struktur (102), die in eine Rückseite (104b) des ersten Halbleitersubstrats (104), welche der Vorderseite (104f) gegenüberliegt, eingelassen ist, wobei die Pad-Struktur (102) einen ersten Pad-Vorsprung (102p) aufweist, der durch die Grabenisolationsstruktur (106) in Richtung der ersten Interconnect-Struktur (110) hervorsteht; wobei sich der erste Pad-Vorsprung (102p) entlang einer Seitenwand des ersten Halbleitersubstrats (104) erstreckt, die über der Grabenisolationsstruktur (106) liegt und unter der Pad-Struktur (102) liegt.
  11. IC-Package nach Anspruch 10, ferner aufweisend: einen rückseitigen Abstandhalter (120), der sich entlang der Seitenwand des ersten Halbleitersubstrats (104) von oben nach unten erstreckt und sich von der Seitenwand zu dem ersten Pad-Vorsprung (102p) erstreckt.
  12. IC-Package nach Anspruch 10 oder 11, wobei die Pad-Struktur (102) einen zweiten Pad-Vorsprung aufweist, der durch die Grabenisolationsstruktur (106) in Richtung der ersten Interconnect-Struktur (110) hervorsteht, und wobei die Seitenwand des ersten Halbleitersubstrats (104) zwischen dem ersten Pad-Vorsprung (102p) und dem zweiten Pad-Vorsprung (102p) liegt.
  13. IC-Package nach einem der Ansprüche 10 bis 12, ferner aufweisend: eine Drahtbondstruktur (512), die an der Rückseite (104b) des ersten Halbleitersubstrats (104) mit der Pad-Struktur (102) direkt in Kontakt steht.
  14. IC-Package nach einem der Ansprüche 10 bis 13, ferner aufweisend: Einen zweiten IC-Chip (702), der an einer Bondgrenzfläche (704) an den ersten Chip (502) gebondet ist und auf dieser liegt, wobei der zweite IC-Chip (702) ein zweites Halbleitersubstrat (104) und eine zweite Interconnect-Struktur (1002) aufweist, wobei die zweite Interconnect-Struktur (1002) mehrere Drähte (108p) und mehrere Durchkontaktierungen aufweist, wobei die Drähte (108p) und die Durchkontaktierungen abwechselnd gestapelt sind, und wobei der erste Pad-Vorsprung (102p) zu einem ersten Draht (108p) in der zweiten Interconnect-Struktur (102p) hervorsteht.
  15. IC-Package nach einem der vorhergehenden Ansprüche 10 bis 13, wobei der erste Pad-Vorsprung (102p) zu einer ersten Durchkontaktierung (304p, 510, 510p) in der ersten Interconnect-Struktur (110) hervorsteht, und wobei die erste Durchkontaktierung den ersten Pad-Vorsprung (102p) von einem ersten Draht (108p) in der ersten Interconnect-Struktur (110) trennt und sich von dem ersten Pad-Vorsprung (102p) zu dem ersten Draht (108p) erstreckt.
  16. Verfahren zum Bilden einer Pad-Struktur (102), umfassend: Bilden einer Grabenisolationsstruktur (106), die sich in eine Vorderseite (104f) eines Halbleitersubstrats (104) erstreckt; Durchführen einer ersten Ätzung von einer der Vorderseite (104f) entgegengesetzten Rückseite des Halbleitersubstrats (104) selektiv in das Halbleitersubstrat (104), um eine erste Öffnung (1902) zu bilden, wobei das Halbleitersubstrat (104) nach Abschluss der ersten Ätzung eine vertiefte Oberfläche (104r) in der ersten Öffnung (1902) aufweist, und wobei sich die vertiefte Oberfläche (104r) seitlich entlang einem Boden der ersten Öffnung (1902) von einer ersten Seite der ersten Öffnung (1902) zu einer der ersten Seite entgegengesetzten zweiten Seite der ersten Öffnung (1902) erstreckt; Durchführen einer zweiten Ätzung selektiv in die vertiefte Oberfläche (104r), um eine zweite Öffnung (2102), die eine geringere Breite als die erste Öffnung (1902) aufweist und sich durch die Grabenisolationsstruktur (106) erstreckt; und Bilden einer Pad-Struktur (102) in der ersten Öffnung (1902) und der zweiten Öffnung (2102), wobei die Pad-Struktur (102) zu einem leitfähigen Merkmal an der Vorderseite (104f) des Halbleitersubstrats (104) durch die zweite Öffnung (2102) hervorsteht.
  17. Verfahren nach Anspruch 16, ferner umfassend: Abscheiden einer rückseitigen Abstandhalterschicht (2202), welche die erste Öffnung (1902) und die zweite Öffnung (2102) auskleidet und von dem leitfähigen Merkmal beabstandet ist; und Durchführen einer dritten Ätzung, um die zweite Öffnung (2102) zu dem leitfähigen Merkmal zu erweitern, wobei die dritte Ätzung eine flächendeckende Ätzung ist, die mit vorhandener rückseitiger Abstandhalterschicht (2202) durchgeführt wird.
  18. Verfahren nach Anspruch 16 oder 17, ferner umfassend: Abscheiden einer leitfähigen Schicht (2402), die die erste Öffnung (1902) und die zweite Öffnung (2102) vollständig ausfüllt und eine rückseitige Oberfläche des Halbleitersubstrats (104) bedeckt, die gegenüber der vertieften Oberfläche (104r) erhaben ist; und Durchführen einer Planarisierung in die leitfähige Schicht (2402), um die leitfähige Schicht (2402) von der rückseitigen Oberfläche zu entfernen, wobei die Planarisierung die Pad-Struktur (102) aus der leitfähigen Schicht bildet.
  19. Verfahren nach einem der vorhergehenden Ansprüche 16 bis 17, ferner umfassend: Abscheiden einer leitfähigen Schicht (2402), die die erste Öffnung (1902) und die zweite Öffnung (2102) auskleidet; und Durchführen einer vierten Ätzung selektiv in die leitfähige Schicht (2402), um die Pad-Struktur (102) aus der leitfähigen Schicht zu bilden, wobei die Pad-Struktur (102) eine Seitenwand aufweist, die einer benachbarten Seitenwand des Halbleitersubstrats (104) gegenüberliegt und von der benachbarten Seitenwand durch einen nicht gefüllten Abschnitt der ersten Öffnung (1902) getrennt ist.
  20. Verfahren nach Anspruch 19, ferner umfassend: Abscheiden einer dielektrischen Füllschicht (302), welche die Pad-Struktur (102) bedeckt und den nicht gefüllten Abschnitt der ersten Öffnung (1902) ausfüllt; und Durchführen einer fünften Ätzung selektiv in die dielektrische Füllschicht (302), um eine dritte Öffnung (2902) zu bilden, welche die Pad-Struktur (102) freilegt.
DE102021110304.5A 2021-01-18 2021-04-22 Stelzen-pad-struktur und verfahren zum bilden einer solchen Active DE102021110304B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163138566P 2021-01-18 2021-01-18
US63/138,566 2021-01-18
US17/233,787 2021-04-19
US17/233,787 US20220231067A1 (en) 2021-01-18 2021-04-19 Stilted pad structure

Publications (2)

Publication Number Publication Date
DE102021110304A1 DE102021110304A1 (de) 2022-07-21
DE102021110304B4 true DE102021110304B4 (de) 2022-12-29

Family

ID=81410433

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021110304.5A Active DE102021110304B4 (de) 2021-01-18 2021-04-22 Stelzen-pad-struktur und verfahren zum bilden einer solchen

Country Status (5)

Country Link
US (1) US20220231067A1 (de)
KR (1) KR102603499B1 (de)
CN (1) CN114464638A (de)
DE (1) DE102021110304B4 (de)
TW (1) TWI806077B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664301B2 (en) * 2021-03-18 2023-05-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11876063B2 (en) * 2021-08-31 2024-01-16 Nanya Technology Corporation Semiconductor package structure and method for preparing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001286A1 (en) 2010-06-30 2012-01-05 Junho Yoon Image sensor and package including the image sensor
US20170141146A1 (en) 2015-11-17 2017-05-18 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
US20190252333A1 (en) 2018-02-13 2019-08-15 Semiconductor Components Industries, Llc Image sensors with deep silicon etch and related methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
FR2930840B1 (fr) * 2008-04-30 2010-08-13 St Microelectronics Crolles 2 Procede de reprise de contact sur un circuit eclaire par la face arriere
US8772895B2 (en) * 2011-11-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dark current reduction for back side illuminated image sensor
US9252180B2 (en) 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
US9881884B2 (en) * 2015-08-14 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
JP6838893B2 (ja) * 2016-08-25 2021-03-03 キヤノン株式会社 半導体装置及びその製造方法
KR102521658B1 (ko) * 2018-09-03 2023-04-13 삼성전자주식회사 반도체 칩 및 이의 제조 방법
US11139367B2 (en) * 2018-10-30 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High density MIM capacitor structure
KR102578569B1 (ko) * 2019-01-22 2023-09-14 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US10991667B2 (en) * 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001286A1 (en) 2010-06-30 2012-01-05 Junho Yoon Image sensor and package including the image sensor
US20170141146A1 (en) 2015-11-17 2017-05-18 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
US20190252333A1 (en) 2018-02-13 2019-08-15 Semiconductor Components Industries, Llc Image sensors with deep silicon etch and related methods

Also Published As

Publication number Publication date
CN114464638A (zh) 2022-05-10
DE102021110304A1 (de) 2022-07-21
TWI806077B (zh) 2023-06-21
US20220231067A1 (en) 2022-07-21
KR20220104616A (ko) 2022-07-26
TW202243162A (zh) 2022-11-01
KR102603499B1 (ko) 2023-11-16

Similar Documents

Publication Publication Date Title
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102020121728B4 (de) Verpackte halbleitervorrichtungen, die rückseitige stromschienen aufweisen, und verfahren zu deren herstellung
DE102021100240A1 (de) 3d-halbleiterpackage mit speicherarray
DE102018122614B4 (de) Integrierter Schaltkreis mit einer Trennstruktur, die in einem Halbleitersubstrat angeordnet ist und einen Logikbereich und einen Speicherbereich des Halbleitersubstrats trennt, und Verfahren zu deren Herstellung
DE102016113851B4 (de) Vertikale Speichervorrichtungen
DE102021110304B4 (de) Stelzen-pad-struktur und verfahren zum bilden einer solchen
DE102017123445A1 (de) Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung
DE102020125837A1 (de) Kapazitätsreduzierung für eine vorrichtung mit einer rückseitigen leistungsversorgungsschiene
DE102019117352B4 (de) Padstruktur zur verbesserten bondfähigkeit
DE102016100764B4 (de) Halbleiter-bauelementstruktur
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE102019117664A1 (de) Verfahren zum Herstellen von selbstjustierten Gittern in einem BSI-Bildsensor
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102020129257B4 (de) Abstandhalter für Halbleitervorrichtungen, die rückseitige Stromschienen aufweisen
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102022100241A1 (de) Rückseitige source/drain-kontakte und verfahren zum bilden derselben
DE102020127451B4 (de) Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung
DE102020122823B4 (de) Halbleitervorrichtungen mit entkopplungskondensatoren
DE102021104469A1 (de) Durchkontaktierung durch substrat mit aufweitungsprofil
DE102018116750A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102020100001B4 (de) Integrierter Schaltkreis mit einer Mehrzahl von Speicherprüfstrukturen und Verfahren zu dessen Herstellung sowie Speicherprüfstruktur einer eingebetteten Speichervorrichtung
DE102019113208B4 (de) Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung
DE102021100042B4 (de) Middle-of-Line-Verbindungsstruktur und Herstellungsverfahren
DE112021005857T5 (de) Umhüllende kontakte mit örtlich begrenztem metallsilicid

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0023500000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final