DE102021108353A1 - Verfahren zum betreiben einer integrierten schaltung und integrierte schaltung - Google Patents

Verfahren zum betreiben einer integrierten schaltung und integrierte schaltung Download PDF

Info

Publication number
DE102021108353A1
DE102021108353A1 DE102021108353.2A DE102021108353A DE102021108353A1 DE 102021108353 A1 DE102021108353 A1 DE 102021108353A1 DE 102021108353 A DE102021108353 A DE 102021108353A DE 102021108353 A1 DE102021108353 A1 DE 102021108353A1
Authority
DE
Germany
Prior art keywords
memory cell
cell array
integrated circuit
data
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021108353.2A
Other languages
English (en)
Inventor
Shih-Lien Linus Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021108353A1 publication Critical patent/DE102021108353A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Storage Device Security (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Betreiben einer integrierten Schaltung, umfassend Schreiben von Daten auf jede Speicherzelle in einem ersten Speicherzellenarray, Ausschalten der integrierten Schaltung, Einschalten der integrierten Schaltung, Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung, und als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray, Bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist. Die integrierte Schaltung umfasst ein erstes Speicherzellenarray.

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung beansprucht die Priorität der Priorität der vorläufigen US-Patentanmeldung Nr. 63/051.656 , eingereicht am 10. September 2020, die hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
  • HINTERGRUND
  • Die integrierte Halbleiterschaltung (IC)-Industrie brachte eine große Vielfalt digitaler Vorrichtungen hervor, um Probleme in einer Reihe von verschiedenen Bereichen zu adressieren. Einige dieser digitalen Vorrichtungen, z. B. Speichermakros, werden für das Speichern von Daten eingerichtet. Da ICs kleiner und komplexer werden, ändert sich auch der Widerstand der leitfähigen Leitungen innerhalb dieser digitalen Vorrichtungen, was die Betriebsspannungen und die gesamte IC-Leistung dieser digitalen Vorrichtungen beeinflusst.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verständlich, wenn diese in Verbindung mit den beigefügten Figuren gelesen wird. Es sei noch angemerkt, dass entsprechend der üblichen Branchenpraxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert sein.
    • 1 ist ein Blockdiagramm einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 2 ist ein Schaltbild einer Speicherschaltung gemäß einigen Ausführungsformen.
    • 3 ist ein Schaltbild einer Speicherzelle gemäß einigen Ausführungsformen.
    • 4 ist ein Flussdiagramm eines Verfahrens zum Betreiben einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 5 ist ein Blockdiagramm einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 6A bis 6C sind ein Flussdiagramm eines Verfahrens zum Betreiben einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 7 ist ein Schaltbild einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 8 ist eine schematische Darstellung eines Systems gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt unterschiedliche Ausführungsformen bzw. Ausführungsbeispiele zum Implementieren der Merkmale des bereitgestellten Gegenstands bereit. Konkrete Ausführungsbeispiele für Komponenten, Materialien, Werte, Schritte, Anordnungen oder dergleichen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und nicht einschränkend. Andere Komponenten, Materialien, Werte, Schritte, Anordnungen oder dergleichen werden in Betracht gezogen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, und auch Ausführungsformen umfassen, bei welchen zusätzliche Merkmale derart zwischen dem ersten und dem zweiten Merkmal gebildet werden können, dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können räumlich relative Begriffe wie „unter“, „unterhalb“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen hier zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elementes oder Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren gezeigten Ausrichtung unterschiedliche Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen. Der Gegenstand kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen umfasst ein Verfahren zum Betreiben einer integrierten Schaltung Schreiben von Daten auf jede Speicherzelle in einem ersten Speicherzellenarray der integrierten Schaltung, Ausschalten der integrierten Schaltung, Einschalten der integrierten Schaltung und Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung.
  • In einigen Ausführungsformen umfasst das Verfahren als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray ferner Bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist. In einigen Ausführungsformen umfasst der Authentifizierungsvorgang Bereitstellen von einem oder mehreren Login-Vorgängen für einen Benutzer der integrierten Schaltung.
  • In einigen Ausführungsformen wird die Datenspeicherung des ersten Speicherzellenarrays dazu eingerichtet, als Login-Timer der integrierten Schaltung zu dienen, und kann von der integrierten Schaltung benutzt werden, um eine Zeitdauer seit dem Ausschalten zu messen. Daher wird die integrierte Schaltung der vorliegenden Offenbarung dazu eingerichtet, im Vergleich zu anderen Ansätzen zusätzliche Sicherheit für den Inhalt der integrierten Schaltung bereitzustellen.
  • 1 ist ein Blockdiagramm einer integrierten Schaltung 100 gemäß einigen Ausführungsformen. In der Ausführungsform aus 1 ist die integrierte Schaltung 100 ein Speichermakro.
  • Die integrierte Schaltung 100 umfasst ein Speicherzellenarray 102 und eine Steuereinheit 104. Das Speicherzellenarray 102 ist mit der Steuereinheit 104 gekoppelt. In einigen Ausführungsformen ist das Speicherzellenarray 102 durch mindestens Bitleitungen BL (2), Bitleitungsschienen BLB (bit line bars), Wortleitungen WL oder andere leitfähige Leitungen mit der Steuereinheit 104 gekoppelt. Die Steuereinheit 104 ist dazu eingerichtet, das Speicherzellenarray 102 zu steuern. In einigen Ausführungsformen ist die Steuereinheit 104 dazu eingerichtet, eine oder mehrere Sicherheitsmaßnahmen (nachstehend beschrieben) für die integrierte Schaltung 100 bereitzustellen.
  • Das Speicherzellenarray 102 umfasst ein Speicherzellenarray, das M Zeilen und N Spalten aufweist, wobei M und N positive ganze Zahlen sind (in 2 gezeigt). In einigen Ausführungsformen ist jede Speicherzelle in dem Speicherzellenarray 102 dazu eingerichtet, 1 Bit Daten zu speichern. In einigen Ausführungsformen ist jede Speicherzelle in dem Speicherzellenarray 102 dazu eingerichtet, mehr als 1 Bit Daten zu speichern.
  • In einigen Ausführungsformen ist das Speicherzellenarray 102 ein flüchtiges Speicherzellenarray. In einigen Ausführungsformen umfasst das Speicherzellenarray 102 ein Array aus flüchtigen Speicherzellen, die dazu eingerichtet werden, die darauf gespeicherten Daten aufgrund eines Leckstroms zu verlieren. In einigen Ausführungsformen entspricht jede Speicherzelle in dem Speicherzellenarray 102 einer statischen Direktzugriffsspeicherzelle (SRAM-cell - static random access memory cell). In einigen Ausführungsformen entspricht jede Speicherzelle in dem Speicherzellenarray 102 einer Single-Port-, einer Dual-Port- oder einer Multi-Port-Speicherzelle. In einigen Ausführungsformen entspricht jede Speicherzelle in dem Speicherzellenarray 102 einer dynamischen Direktzugriffsspeicherzelle (DRAM-cell - dynamic random access memory cell). In einigen Ausführungsformen entspricht jede Speicherzelle in dem Speicherzellenarray 102 einer eingebetteten dynamischen Direktzugriffsspeicherzelle (eDRAMcell - embedded dynamic random access memory cell). Andere Arten von Speicherzellen in dem Speicherzellenarray 102 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Andere Konfigurationen und Arten von Speicherzellen in dem Speicherzellenarray 102 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Die Steuereinheit 104 umfasst eine X-Dekodierschaltung 106, eine Y-Dekodierschaltung 108 und eine Leseschaltung 110.
  • Die X-Dekodierschaltung 106 ist durch die Wortleitungen WL mit dem (nicht gezeigten) Speicherzellenarray 102 gekoppelt. Die X-Dekodierschaltung 106 ist dazu eingerichtet, Wortleitungssignale (nicht gezeigt) auf den entsprechenden Wortleitungen WL zu dem Speicherzellenarray 102 zu erzeugen. In einigen Ausführungsformen umfasst die X-Dekodierschaltung 106 Wortleitungstreiberschaltungen (nicht gezeigt), die mit den Wortleitungen WL gekoppelt sind, und die Wortleitungstreiberschaltungen (nicht gezeigt) sind dazu eingerichtet, die Wortleitungssignale, die an das Speicherzellenarray 102 gesendet werden, zu erzeugen.
  • In einigen Ausführungsformen dekodieren die Wortleitungstreiberschaltungen (nicht gezeigt) eine Zeilenadresse einer Speicherzelle in dem Speicherzellenarray 102, auf die in einem Lesevorgang oder einem Schreibvorgang zugegriffen werden soll. In einigen Ausführungsformen beliefern die Wortleitungstreiberschaltungen (nicht gezeigt) die ausgewählte Wortleitung, die der dekodierten Zeilenadresse entspricht, anschließend mit einer Spannung und die anderen, nicht ausgewählten Wortleitungen mit einer anderen Spannung. In einigen Ausführungsformen ist die X-Dekodierschaltung 106 dazu eingerichtet, die Wortleitungssignale als Reaktion auf einen ersten Satz von Steuersignalen (nicht gezeigt), die von der Steuereinheit 104 erhalten werden, zu erzeugen.
  • Andere Konfigurationen der X-Dekodierschaltung 106 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Die Y-Dekodierschaltung 108 ist durch die Bitleitungen BL und die Bitleitungsschienen BLB (bit line bar) mit dem (nicht gezeigten) Speicherzellenarray 102 gekoppelt. In einigen Ausführungsformen bedeutet der Begriff „bar“ ein logisch invertiertes Signal. In diesen Ausführungsformen überträgt eine Bitleitungsschiene BLB beispielsweise ein Signal, das ein logisch invertiertes Signal von einem Signal, das von der Bitleitung BL übertragen wird, ist.
  • Die Y-Dekodierschaltung 108 ist dazu eingerichtet, Bitleitungssignale (nicht gezeigt) auf den entsprechenden Bitleitungen BL zu dem Speicherzellenarray 102 zu erzeugen, und ist dazu eingerichtet, Bitleitungsschienensignale (nicht gezeigt) auf den entsprechenden Bitleitungsschienen BLB zu dem Speicherzellenarray 102 zu erzeugen.
  • In einigen Ausführungsformen umfasst die Y-Dekodierschaltung 108 Bitleitungstreiberschaltungen (nicht gezeigt), die mit den Bitleitungen BL gekoppelt sind, und die Bitleitungstreiberschaltungen (nicht gezeigt) sind dazu eingerichtet, die Bitleitungssignale, die an das Speicherzellenarray 102 gesendet werden, zu erzeugen. In einigen Ausführungsformen umfasst die Y-Dekodierschaltung 108 Bitleitungsschienentreiberschaltungen (nicht gezeigt), die mit den Bitleitungsschienen BLB gekoppelt sind, und die Bitleitungsschienentreiberschaltungen (nicht gezeigt) sind dazu eingerichtet, die Bitleitungsschienensignale, die an das Speicherzellenarray 102 gesendet werden, zu erzeugen.
  • In einigen Ausführungsformen dekodieren die Bitleitungtreiberschaltungen (nicht gezeigt) und die Bitleitungsschienentreiberschaltungen (nicht gezeigt) eine Spaltenadresse einer Speicherzelle in dem Speicherzellenarray 102, auf die in einem Schreibvorgang zugegriffen werden soll. In einigen Ausführungsformen beliefern die Bitleitungstreiberschaltungen (nicht gezeigt) die ausgewählte Bitleitung, die der dekodierten Spaltenadresse entspricht, anschließend mit einer Spannung, und die Bitleitungsschienentreiberschaltungen (nicht gezeigt) beliefern die ausgewählte Bitleitungsschiene, die der dekodierten Spaltenadresse entspricht anschließend mit einer invertierten Spannung. In einigen Ausführungsformen ist die Y-Dekodierschaltung 108 dazu eingerichtet, die Bitleitungssignale und die Bitleitungsschienensignale als Reaktion auf einen zweiten Satz von Steuersignalen (nicht gezeigt), die von der Steuereinheit 104 erhalten werden, zu erzeugen.
  • Andere Konfigurationen der Y-Dekodierschaltung 108 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Die Leseschaltung 110 ist durch die Bitleitungen BL und die Bitleitungsschienen BLB mit dem Speicherzellenarray 102 (nicht gezeigt) gekoppelt. Die Leseschaltung 110 ist dazu eingerichtet, während eines Lesevorgangs auf dem Speicherzellenarray 102 gespeicherte Daten zu lesen. In einigen Ausführungsformen umfasst die Leseschaltung 110 einen oder mehrere Erfassungsverstärker (nicht gezeigt), die dazu eingerichtet sind, die auf dem Speicherzellenarray 102 gespeicherte Daten als Reaktion auf entsprechende Erfassungsverstärkerfreigabesignale zu lesen.
  • In einigen Ausführungsformen sind zwei oder mehr von mindestens der X-Dekodierschaltung 106, der Y-Dekodierschaltung 108 und/oder der Leseschaltung 110 zu einer einzelnen Peripherieschaltung kombiniert. Andere Konfigurationen der Leseschaltung 110 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • In einigen Ausführungsformen entspricht die integrierte Schaltung 100 mindestens einer Radiofrequenz-Identifikationskarte (RFID - radio frequency identification), einer Bankkarte, einer Zahlungskarte oder einer Identifikationskarte (ID). In einigen Ausführungsformen entspricht die integrierte Schaltung 100 einer Vorrichtung mit intermittierender Stromversorgung, z. B. eine Internet-der-Dinge (IdD)-Vorrichtung.
  • Die Steuereinheit 104 und die integrierte Schaltung 100 umfassen sensible Daten, die durch eine oder mehrere Sicherheitsmaßnahmen geschützt werden. In einigen Ausführungsformen fordert ein Ansatz zum Bereitstellen von Sicherheit für die integrierte Schaltung 100 einen Benutzer auf, ein Passwort einzugeben, um sich in die integrierte Schaltung 100 einzuloggen. In einigen Ausführungsformen loggt sich ein Benutzer beispielsweise durch einen Login-Vorgang in die integrierte Schaltung 100 ein. In einigen Ausführungsformen ist die Steuereinheit 104 dazu eingerichtet, dem Benutzer während des Login-Vorgangs ein Login-Feld bereitzustellen; der Benutzer gibt anschließend mindestens Zugangsdaten oder ein Passwort ein, um sich in die integrierte Schaltung 100 einzuloggen. In einigen Ausführungsformen wird der Benutzer in die integrierte Schaltung 100 eingeloggt, wenn die Zugangsdaten oder das Passwort stimmen. In einigen Ausführungsformen wird der Benutzer nicht in die integrierte Schaltung 100 eingeloggt, wenn die Zugangsdaten oder das Passwort nicht stimmen. Als Teil eines Sicherheitsmechanismus kann der Benutzer in einigen Ausführungsformen versuchen, sich mit einer endlichen Anzahl von Versuchen innerhalb einer durch einen Login-Timer festgelegten Zeitspanne in die integrierte Schaltung 100 einzuloggen. Wenn der Benutzer in einigen Ausführungsformen beispielsweise ein falsches Passwort mehr als die endliche Anzahl von Malen oder Versuchen innerhalb der durch den Login-Timer festgelegten Zeitspanne eingibt, bietet die integrierte Schaltung 100 dem Benutzer keine Möglichkeit, ein Passwort erneut einzugeben, bis der Login-Timer abläuft. Einige Benutzer könnten jedoch versuchen, Zugriff auf die integrierte Schaltung 100 zu erhalten, indem sie die integrierte Schaltung 100 ausschalten oder abschalten und so versuchen, den Login-Timer zurückzusetzen.
  • In einigen Ausführungsformen ist die integrierte Schaltung 100 dazu eingerichtet, einen zusätzlichen Timer bereitzustellen, der als zusätzlicher Sicherheitsmechanismus verwendet wird und somit, verglichen mit anderen Ansätzen, zusätzlichen Schutz für den Inhalt der integrierten Schaltung 100 bereitstellt. In einigen Ausführungsformen dient beispielsweise die Flüchtigkeit der auf dem Speicherzellenarray 102 gespeicherten Daten als zusätzlicher Timer. Nach des Entfernens des Speicherzellenarrays 102 von der Stromversorgung VDD werden im Verlauf der Zeit, wenn ein Leckstrom in dem Speicherzellenarray 102 von einer höheren Spannung (z. B. Versorgungsspannung VDD) auf eine niedrigere Spannung (z. B. eine Referenzspannung VSS) entladen wird, aufgrund der Flüchtigkeit des Speicherzellenarrays 102, Daten, die als logische 1 in dem Speicherzellenarray 102 gespeichert werden, schließlich von einer logischen 1 auf eine logische 0 geändert. In einigen Ausführungsformen ist die integrierte Schaltung 100 dazu eingerichtet, die Zeit, in der sich der logische Zustand von Speicherzellen in dem Speicherzellenarray 102 verändert, als Timer für eine(n) oder mehrere Authentifizierungsvorgänge oder -funktionen zu verwenden.
  • Zum Beispiel ist in einigen Ausführungsformen das Speicherzellenarray 102 dazu eingerichtet, als der zusätzliche Timer zu dienen, indem die Steuereinheit 104 Daten auf jede Speicherzelle in dem Speicherzellenarray 102 schreibt, nachdem sich erfolgreich in die integrierte Schaltung 100 eingeloggt wird, und anschließend die auf dem Speicherzellenarray 102 gespeicherten Daten liest, nachdem die integrierte Schaltung 100 ausgeschaltet und anschließend eingeschaltet wird, und kann von der integrierten Schaltung 100 und der Steuereinheit 104 verwendet werden, um die Zeitdauer seit dem Ausschalten zu messen. Somit stellt die integrierte Schaltung 100, verglichen mit anderen Ansätzen, einen zusätzlichen Timer als zusätzlichen Sicherheitsmechanismus bereit, wodurch zusätzliche(r) Sicherheit/Schutz für den Inhalt der integrierten Schaltung 100 bereitgestellt wird.
  • In einigen Ausführungsformen loggt sich ein Benutzer erfolgreich in die integrierte Schaltung 100 ein; danach ist die Steuereinheit 104 dazu eingerichtet, als Reaktion auf das erfolgreiche Einloggen in die integrierte Schaltung 100 Daten auf jede Speicherzelle in dem Speicherzellenarray 102 zu schreiben. In einigen Ausführungsformen wird die integrierte Schaltung 100 ausgeschaltet oder abgeschaltet, und wird anschließend von einem oder mehreren Benutzern eingeschaltet oder angeschaltet. In einigen Ausführungsformen ist die Steuereinheit 104 dazu eingerichtet, als Reaktion auf das Einschalten der integrierten Schaltung 100 Daten von jeder Speicherzelle in dem Speicherzellenarray 102 zu lesen. In einigen Ausführungsformen ist die Steuereinheit 104 dazu eingerichtet, als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem Speicherzellenarray 102 zu bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung 100 zu ermöglichen ist. In einigen Ausführungsformen umfasst der Authentifizierungsvorgang Bereitstellen von einem oder mehreren Login-Vorgängen für den Benutzer der integrierten Schaltung 100 oder 500. Andere Authentifizierungsvorgänge oder - funktionen liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • In einigen Ausführungsformen ist die Steuereinheit 104 dazu eingerichtet, zu bestimmen, ob die Daten, die von dem Speicherzellenarray 102 gelesen werden, den Daten entsprechen, die auf das Speicherzellenarray 102 geschrieben werden. In einigen Ausführungsformen ist das Speicherzellenarray 102 dazu eingerichtet, als Timer zu dienen und eine Zeit seit dem Ausschalten der integrierten Schaltung 100 zu messen, indem die von dem Speicherzellenarray 102 gelesenen Daten mit den auf das Speicherzellenarray 102 geschriebenen Daten verglichen werden.
  • In einigen Ausführungsformen reicht der Leckstrom nicht aus, um den Logikzustand der auf dem Speicherzellenarray 102 gespeicherten Daten seit dem Ausschalten zu verändern, wenn die von dem Speicherzellenarray 102 gelesenen Daten dieselben sind wie die auf das Speicherzellenarray 102 geschriebenen Daten, und gibt somit an, dass eine unzureichende Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde. In einigen Ausführungsformen ist eine erste Zeit T1 seit dem Ausschalten der integrierten Schaltung 100 nicht länger als die Zeit des Login-Timers (z. B. eine Mindestzeit), wenn unzureichend Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, und die Steuereinheit 104 ermöglicht dem Benutzer keinen Authentifizierungsvorgang (z. B. Versuch der Passworteingabe, um sich in die integrierte Schaltung 100 einzuloggen).
  • In einigen Ausführungsformen reicht der Leckstrom aus, um den logischen Zustand der auf dem Speicherzellenarray 102 gespeicherten Daten seit dem Ausschalten zu verändern, wenn die von dem Speicherzellenarray 102 gelesenen Daten nicht dieselben sind wie die auf das Speicherzellenarray 102 geschriebenen Daten, und gibt somit an, dass eine ausreichende Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde. In einigen Ausführungsformen ist eine erste Zeit T1 seit dem Ausschalten der integrierten Schaltung 100 länger als die Zeit des Login-Timers (z. B. eine Mindestzeit), wenn ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, und die Steuereinheit 104 ermöglicht dem Benutzer einen Authentifizierungsvorgang (z. B. Versuch der Passworteingabe, um sich in die integrierte Schaltung 100 einzuloggen).
  • Weitere Details einer oder mehrerer Ausführungsformen des Authentifizierungsvorgangs werden in dem Verfahren 400 aus 4 erläutert.
  • In einigen Ausführungsformen ist die Steuereinheit 104 dazu eingerichtet, Benutzern der integrierten Schaltung 100 einen oder mehrere Authentifizierungsvorgänge bereitzustellen, indem die integrierte Schaltung 100 als Reaktion auf das anfängliche Einschalten einen Schreibvorgang auf Speicherzellenarray 102 und als Reaktion auf das anschließende Einschalten einen Lesevorgang von Speicherzellenarray 102 durchführt, wodurch, verglichen mit anderen Ansätzen, zusätzliche(r) Sicherheit/Schutz für den Inhalt der integrierten Schaltung 100 bereitgestellt wird.
  • Andere Konfigurationen der integrierten Schaltung 100 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Speicherzellenarray
  • 2 ist ein Schaltbild einer Speicherschaltung 200 gemäß einigen Ausführungsformen.
  • Die Speicherschaltung 200 ist eine Ausführungsform des Speicherzellenarrays 102 aus 1 oder des Speicherzellenarrays 502 aus 5 (nachstehend beschrieben), und eine ähnlich detaillierte Beschreibung wird daher ausgelassen.
  • Komponenten die gleich oder ähnlich wie jene in einer oder mehreren der 1 bis 8 sind, erhalten dieselben Bezugszeichen, und eine detaillierte Beschreibung davon wird daher ausgelassen.
  • In der Ausführungsform aus 2 ist die Speicherschaltung 200 eine statische Direktzugriffsspeicherschaltung (SRAM-Schaltung - static random access memory circuit). SRAM dient der Veranschaulichung und andere Arten von Speichern liegen innerhalb des Schutzumfangs von verschiedenen Ausführungsformen. In einigen Ausführungsformen ist die Speicherschaltung 200 beispielsweise eine dynamische Direktzugriffsspeicherschaltung (DRAM-Schaltung - dynamic random access memory circuit). In einigen Ausführungsformen ist die Speicherschaltung 200 eine eingebettete dynamische Direktzugriffsspeicherschaltung (eDRAM-Schaltung - embedded dynamic random access memory circuit).
  • Die Speicherschaltung 200 umfasst ein Speicherzellenarray 202, das M Zeilen und N Spalten von Speicherzellen MCB aufweist, wobei N eine positive ganze Zahl ist, die der Anzahl an Spalten in dem Speicherzellenarray 202 entspricht, und M eine positive ganze Zahl ist, die der Anzahl an Zeilen in einem Speicherzellenarray 202 entspricht. Die Zeilen von Zellen in dem Speicherzellenarray 202 sind in einer ersten Richtung X angeordnet. Die Spalten von Zellen in dem Speicherzellenarray 202 sind in einer zweiten Richtung Y angeordnet. Die zweite Richtung Y unterscheidet sich von der ersten Richtung X. In einigen Ausführungsformen verläuft die zweite Richtung Y senkrecht zu der ersten Richtung X.
  • In einigen Ausführungsformen ist jede Speicherzelle MCB in dem Speicherzellenarray 202 dazu eingerichtet, ein Bit Daten zu speichern. In einigen Ausführungsformen ist die Speicherschaltung 200 ein logikbasierter Speicher.
  • Die Anzahl an Zeilen M in dem Speicherzellenarray 202 ist gleich oder größer als 1. Die Anzahl an Spalten N in dem Speicherzellenarray 202 ist gleich oder größer als 1. In einigen Ausführungsformen umfasst das Speicherzellenarray 202 eine oder mehrere Single-Port (SP)-SRAM-Zellen. In einigen Ausführungsformen umfasst das Speicherzellenarray 202 eine oder mehrere Dual-Port (DP)-SRAM-Zellen. Andere Arten von Speicherzellen MCB in dem Speicherzellenarray 202 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Die Speicherschaltung 200 umfasst ferner N Bitleitungen BL[1], ..., BL[N] (kollektiv als „Bitleitung BL“ bezeichnet) und N Bitleitungsschienen BLB[1], ..., BLB[N] (kollektiv als „Bitleitungsschiene BLB“ bezeichnet). Jede Spalte 1, ..., N in dem Speicherzellenarray 202 ist von einer entsprechenden Bitleitung BL[1], .., BL[N] und einer entsprechenden Bitleitungsschiene BLB[1], ..., BLB[N] überlappt und damit gekoppelt. Jede Bitleitung BL oder Bitleitungsschiene BLB erstreckt sich in die zweite Richtung Y und über eine Spalte von Zellen (z. B. Spalte 1, ..., N).
  • In einigen Ausführungsformen bedeutet der Begriff „bar“ ein logisch invertiertes Signal. In diesen Ausführungsformen überträgt eine Bitleitungsschiene BLB[1], .., BLB[N] beispielsweise ein Signal, das von einem Signal, das von einer Bitleitung BL[1], ..., BL[N] übertragen wird, logisch invertiert ist.
  • Die Speicherschaltung 200 umfasst ferner M Wortleitungen WL[1], ..., WL[M] (kollektiv als „Wortleitung WL“ bezeichnet). Jede Zeile 1, ..., M in dem Speicherzellenarray 202 ist von einer entsprechenden Wortleitung WL [1], ..., WL [M] überlappt und damit gekoppelt. Jede Wortleitung WL erstreckt sich in die erste Richtung X und über eine Zeile von Zellen (z. B. Zeile 1, ..., M).
  • Andere Konfigurationen der Speicherschaltung 200 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung. In einigen Ausführungsformen sind eine oder mehrere von Bitleitungen BL, Bitleitungsschienen BLB oder Wortleitungen WL nicht in der Speicherschaltung 200 enthalten. In einigen Ausführungsformen sind eine oder mehrere von Bitleitungen BL, Bitleitungsschienen BLB und/oder Wortleitungen WL durch eine entsprechende Sourceleitung SL ersetzt.
  • SPEICHERZELLE
  • 3 ist ein Schaltbild einer Speicherzelle 300, der in 2 verwendbar ist, gemäß einigen Ausführungsformen.
  • Die Speicherzelle 300 betrifft die Speicherschaltung 200 aus 2. Die Speicherzelle 300 ist eine Ausführungsform einer oder mehrerer Speicherzellen MCB in dem Speicherzellenarray 202, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • Die Speicherzelle 300 ist eine Single-Port (SP)-SRAM-Speicherzelle mit sechs Transistoren (6T), die der Veranschaulichung dient. In einigen Ausführungsformen setzt die Speicherzelle 300 eine Anzahl an Transistoren ein, die nicht sechs ist. Andere Arten von Speicher liegen innerhalb des Schutzumfangs von verschiedenen Ausführungsformen. In einigen Ausführungsformen ist die Speicherzelle 300 beispielsweise eine DRAM-Speicherzelle oder eDRAM-Speicherzelle.
  • Die Speicherzelle 300 umfasst zwei Metalloxid-Halbleitertransistoren vom P-Typ (PMOS) P1 und P2, und vier Metalloxid-Halbleitertransistoren vom N-Typ (NMOS) N1, N2, N3 und N4. Die Transistoren P1, P2, N1 und N2 bilden ein Kreuz-Latch oder ein Paar kreuzgekoppelter Nicht-Gatter. Beispielsweise bilden der PMOS-Transistor P1 und der NMOS-Transistor N1 ein erstes Nicht-Gatter, während der PMOS-Transistor P2 und der NMOS-Transistor N2 ein zweites Nicht-Gatter bilden.
  • Ein Source-Anschluss jedes der PMOS-Transistoren P1 und P2 ist als ein Spannungsversorgungsknoten NODE_1 eingerichtet. Jeder Spannungsversorgungsknoten NODE_1 ist mit einer ersten Spannungsversorgung VDDI gekoppelt. Jeder von einem Drain-Anschluss des PMOS-Transistors P1, einem Drain-Anschluss des NMOS-Transistors N1, einem Gate-Anschluss des PMOS-Transistors P2, einem Gate-Anschluss des NMOS-Transistors N2 und einem Source-Anschluss des NMOS-Transistors N3 ist miteinander gekoppelt und als Speicherknoten ND eingerichtet. Jeder von einem Drain-Anschluss des PMOS-Transistors P2, einem Drain-Anschluss des NMOS-Transistors N2, einem Gate-Anschluss des PMOS-Transistors P1, einem Gate-Anschluss des NMOS-Transistors N1 und einem Source-Anschluss des NMOS-Transistors N4 ist miteinander gekoppelt und als Speicherknoten NDB eingerichtet.
  • Ein Source-Anschluss jedes der NMOS-Transistoren N1 und N2 ist als Versorgungsreferenzspannungsknoten (nicht gekennzeichnet) eingerichtet, der eine Versorgungsreferenzspannung VSS aufweist. Der Source-Anschluss jedes der NMOS-Transistoren N1 und N2 ist außerdem mit einer Versorgungsreferenzspannung VSS gekoppelt.
  • Eine Wortleitung WL ist mit einem Gate-Anschluss jedes der NMOS Transistoren N3 und N4 gekoppelt. Die Wortleitung WL ist auch Schreibkontrollleitung genannt, da die NMOS-Transistoren N3 und N4 dazu eingerichtet sind, durch ein Signal auf der Wortleitung WL gesteuert zu werden, um Daten zwischen Bitleitungen BL, BLB und entsprechenden Knoten ND, NDB zu übertragen.
  • Ein Drain-Anschluss des NMOS-Transistors N3 ist mit einer Bitleitung BL gekoppelt. Ein Drain-Anschluss des NMOS-Transistors N4 ist mit einer Bitleitung BLB gekoppelt. Die Bitleitungen BL und BLB sind sowohl als Dateneingabe als auch als Datenausgabe für die Speicherzelle 300 eingerichtet. In einigen Ausführungsformen ermöglicht das Anwenden eines logischen Werts auf eine Bitleitung BL und des invertierten logischen Werts auf eine Bitleitung BLB während eines Schreibvorgangs das Schreiben der logischen Werte auf den Bitleitungen auf die Speicherzelle 300. Jede der Bitleitung BL und der BLB ist Datenleitung genannt, da die Daten, die auf der Bitleitungen BL und BLB übertragen werden, auf entsprechende Knoten ND und NDB geschrieben und davon gelesen werden.
  • Die Wortleitung WL entspricht einer oder mehreren Wortleitungen WL[1], WL[2], ..., WL[M] aus 2. Die Bitleitung BL entspricht einer oder mehreren Bitleitungen BL[1], BL[2], .., BL[N] aus 2. Die Bitleitungsschiene BLB entspricht einer oder mehreren Bitleitungsschienen BLB[1], BLB[2], ..., BLB[N] aus 2.
  • Andere Konfigurationen der Speicherzelle 300 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • 4 ist ein Flussdiagramm eines Verfahrens 400 zum Betreiben einer integrierten Schaltung gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen ist 4 ein Flussdiagramm eines Verfahrens zum Betreiben einer integrierten Schaltung 100, 700 oder eines Systems 800 der entsprechenden 8. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem in 4 dargestellten Verfahren 400 durchgeführt werden können und dass einige andere Vorgänge hierin nur kurz beschrieben werden können. In einigen Ausführungsformen liegen andere Reihenfolgen der Vorgänge des Verfahrens 400 innerhalb des Schutzumfangs der vorliegenden Offenbarung. In einigen Ausführungsformen werden ein oder mehrere Vorgänge des Verfahrens 400 nicht durchgeführt.
  • Das Verfahren 400 umfasst beispielhafte Vorgänge, die Vorgänge werden aber nicht zwingend in der gezeigten Reihenfolge durchgeführt. In Übereinstimmung mit dem Erfindungsgedanken und dem Schutzbereich der offenbarten Ausführungsformen können gegebenenfalls Vorgänge hinzugefügt, ersetzt, in der Reihenfolge geändert und/oder weggelassen werden. Es versteht sich, dass das Verfahren 400 Merkmale von einer/einem und mehreren von der integrierten Schaltung 100 oder 700, der Speicherschaltung 200, der Speicherzelle 300 oder dem System 800 benutzt.
  • Bei Vorgang 402 des Verfahrens 400 werden Daten auf jede Speicherzelle in einem ersten Speicherzellenarray geschrieben. In einigen Ausführungsformen umfasst das erste Speicherzellenarray des Verfahrens 400 mindestens ein Speicherzellenarray 102 oder 202. In einigen Ausführungsformen umfasst das erste Speicherzellenarray des Verfahrens 400 eine Speicherschaltung 200. In einigen Ausführungsformen umfasst die integrierte Schaltung des Verfahrens 400 mindestens eine integrierte Schaltung 100 oder 700 oder ein System 800.
  • In einigen Ausführungsformen werden dieselben Daten (z. B. logische „0“ oder „1“) auf jede Speicherzelle in dem ersten Speicherzellenarray geschrieben. In einigen Ausführungsformen umfasst Vorgang 402 das Schreiben einer logischen 1 auf jede Speicherzelle in dem ersten Speicherzellenarray. In einigen Ausführungsformen wird Vorgang 402 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 402 von mindestens einer Schreibtreiberschaltung in der X-Dekodierschaltung 106 durchgeführt. In einigen Ausführungsformen umfasst jede Speicherzelle in dem ersten Speicherzellenarray des Verfahrens 400 mindestens die Speicherzelle MCB aus 2 oder die Speicherzelle 300 aus 3.
  • In einigen Ausführungsformen werden als Reaktion auf das Einschalten oder Anschalten der integrierten Schaltung Daten auf jede Speicherzelle in dem ersten Speicherzellenarray geschrieben. In einigen Ausführungsformen werden als Reaktion auf das erfolgreiche Einloggen eines Benutzers in die integrierte Schaltung Daten auf jede Speicherzelle in dem ersten Speicherzellenarray geschrieben. In einigen Ausführungsformen wird Vorgang 402 als Reaktion auf andere Vorgänge der integrierten Schaltung durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 402 Schreiben eines logischen Highs auf die Speicherzelle 300. In einigen Ausführungsformen umfasst Vorgang 402 Einschalten der NMOS-Transistoren N3 und N4 als Reaktion auf ein Wortleitungssignal auf der Wortleitung WL, Bereitstellen eines logischen Highs als die Spannung auf der Bitleitung BL oder der Bitleitungsschiene BLB und anschließendes Ausschalten der NMOS-Transistoren N3 und N4 als Reaktion auf ein Wortleitungssignal auf der Wortleitung WL.
  • Bei Vorgang 404 des Verfahrens 400 wird die integrierte Schaltung ausgeschaltet oder abgeschaltet. In einigen Ausführungsformen wird Vorgang 404 von einem Benutzer durchgeführt.
  • In einigen Ausführungsformen umfasst das Ausschalten oder Abschalten der integrierten Schaltung des Verfahrens 400 oder 600 Trennen der integrierten Schaltung von einer Leistungsquelle oder einer Versorgungsspannung. In einigen Ausführungsformen umfasst das Ausschalten oder Abschalten der integrierten Schaltung des Verfahrens 400 oder 600 Entfernen einer Batterie von der integrierten Schaltung. In einigen Ausführungsformen umfasst das Ausschalten oder Abschalten der integrierten Schaltung des Verfahrens 400 oder 600 Entfernen eines Kondensators von der integrierten Schaltung.
  • Bei Vorgang 406 des Verfahrens 400 wird die integrierte Schaltung eingeschaltet oder angeschaltet. In einigen Ausführungsformen wird Vorgang 406 von einem Benutzer durchgeführt.
  • In einigen Ausführungsformen umfasst das Einschalten oder Anschalten der integrierten Schaltung des Verfahrens 400 oder 600 Verbinden der integrierten Schaltung mit einer Leistungsquelle oder einer Versorgungsspannung. In einigen Ausführungsformen umfasst das Einschalten oder Anschalten der integrierten Schaltung des Verfahrens 400 oder 600 Verbinden einer Batterie mit der integrierten Schaltung. In einigen Ausführungsformen umfasst das Einschalten oder Anschalten der integrierten Schaltung des Verfahrens 400 oder 600 Verbinden eines Kondensators mit der integrierten Schaltung.
  • Bei Vorgang 408 des Verfahrens 400 werden als Reaktion auf das Einschalten der integrierten Schaltung Daten von jeder Speicherzelle in dem ersten Speicherzellenarray gelesen.
  • In einigen Ausführungsformen wird Vorgang 408 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 408 von mindestens einer Erfassungsverstärkerschaltung in der Leseschaltung 110 durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 408 Vorladen der Bitleitung BL und Bitleitungsschiene BLB auf eine Vorladungsspannung VBL, Einschalten der NMOS-Transistoren N3 und N4 als Reaktion auf ein Wortleitungssignal auf der Wortleitung WL, Einschalten einer Erfassungsverstärkerschaltung als Reaktion auf ein Erfassungsverstärkerfreigabesignal und Zwischenspeichern der auf der Speicherzelle 300 gespeicherten Daten. In einigen Ausführungsformen entspricht die Vorladungsspannung VBL der Versorgungsspannung VDD. In einigen Ausführungsformen entspricht die Vorladungsspannung VBL der Versorgungsreferenzspannung VSS. In einigen Ausführungsformen liegt die Vorladungsspannung VBL zwischen der Versorgungsspannung VDD und der Referenzspannung VSS.
  • Bei Vorgang 410 des Verfahrens 400 wird als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray bestimmt, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist. In einigen Ausführungsformen wird Vorgang 410 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 410 von einem Prozessor, wie Prozessor 802 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 410 mindestens Vorgang 412, 414, 416, 418, 420, 422 oder 424.
  • Bei Vorgang 412 des Verfahrens 400 wird bestimmt, ob die Daten, die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  • In einigen Ausführungsformen wird Vorgang 412 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 412 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen ist der Leckstrom ausreichend, um eine Veränderung der logischen Zustände der Daten, die auf dem ersten Speicherzellenarray gespeichert werden, seit dem Ausschalten zu bewirken, wenn die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesenen Daten nicht den Daten entsprechen, die auf die mindestens eine entsprechende Speicherzelle in dem ersten Speicherzellenarray geschrieben werden, und gibt somit an, dass ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, und das Ergebnis von Vorgang 412 ist ein „Nein“, und das Verfahren 400 fährt mit Vorgang 414 fort.
  • In einigen Ausführungsformen ist der Leckstrom unzureichend, um eine Veränderung der logischen Zustände der Daten, die auf mindestens einer Speicherzelle des ersten Speicherzellenarrays gespeichert werden, seit dem Ausschalten zu bewirken, wenn die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesenen Daten den Daten entsprechen, die auf die mindestens eine entsprechende Speicherzelle in dem ersten Speicherzellenarray geschrieben werden, und gibt somit an, dass unzureichende Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, und das Ergebnis von Vorgang 412 ist ein „Ja“, und das Verfahren 400 fährt mit Vorgang 420 fort.
  • Bei Vorgang 414 des Verfahrens 400 wird bestimmt, ob eine erste Zeit T1 seit dem Ausschalten der integrierten Schaltung länger ist als eine Mindestzeit des Login-Timers. In einigen Ausführungsformen gibt Vorgang 414 an, dass ausreichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, und die Zeitspanne (z. B. erste Zeit T1) ist daher länger als die Mindestzeit des Login-Timers.
  • In einigen Ausführungsformen wird Vorgang 414 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 414 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 414 Bestimmen, ob ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, durch die Steuereinheit 104, wodurch bestimmt wird, ob die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung effektiv länger ist als die Mindestzeit des Login-Timers.
  • Bei Vorgang 416 des Verfahrens 400 wird als Reaktion auf das Bestimmen, dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung länger als die Mindestzeit ist, ein Flag auf einen ersten Wert gesetzt. In einigen Ausführungsformen entspricht das Flag einem einzelnen Bit Daten. In einigen Ausführungsformen entspricht das Flag mehr als einem einzelnen Bit Daten. In einigen Ausführungsformen entspricht der erste Wert einer logischen 1. In einigen Ausführungsformen entspricht der erste Wert einer logischen 0.
  • In einigen Ausführungsformen wird Vorgang 416 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 416 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • Bei Vorgang 418 des Verfahrens 400 wird als Reaktion darauf, dass das Flag den ersten Wert aufweist, ein Authentifizierungsvorgang der integrierten Schaltung ermöglicht oder durchgeführt.
  • In einigen Ausführungsformen wird Vorgang 418 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 418 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 418 Auffordern des Benutzers zu einer Passwortauthentifizierung oder (einem) Login-Vorgang/-Vorgängen. In einigen Ausführungsformen umfasst Vorgang 418 Aktivieren einer Passwortauthentifizierung oder eines Login-Vorgangs für den Benutzer, sodass das System 800 den Benutzer zu der Passwortauthentifizierung oder dem/den Login-Vorgang/-Vorgängen auffordert. In einigen Ausführungsformen umfasst der Authentifizierungsvorgang Bereitstellen eines Login-Versuchs in die integrierte Schaltung 100, indem der Benutzer nach einem Passwort gefragt wird.
  • Bei Vorgang 420 des Verfahrens 400 wird bestimmt, ob die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit des Login-Timers ist. In einigen Ausführungsformen gibt Vorgang 420 an, dass unzureichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, und die Zeit (z. B. erste Zeit T1) daher nicht länger als die Mindestzeit des Login-Timers ist.
  • In einigen Ausführungsformen wird Vorgang 420 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 420 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 420 Bestimmen, ob unzureichend Zeit verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, durch die Steuereinheit 104, wodurch bestimmt wird, dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung effektiv nicht länger ist als die Mindestzeit des Login-Timers.
  • Bei Vorgang 422 des Verfahrens 400 wird als Reaktion auf das Bestimmen, dass eine erste Zeit T1 seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist, ein Flag auf einen zweiten Wert gesetzt. In einigen Ausführungsformen unterscheidet sich der zweite Wert von dem ersten Wert. In einigen Ausführungsformen entspricht der erste Wert einer logischen 1 und der zweite Wert entspricht einer logischen 0. In einigen Ausführungsformen entspricht der erste Wert einer logischen 0 und der zweite Wert entspricht einer logischen 1.
  • In einigen Ausführungsformen wird Vorgang 422 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 422 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • Bei Vorgang 424 des Verfahrens 400 wird ein Authentifizierungsvorgang der integrierten Schaltung als Reaktion darauf, dass das Flag den zweiten Wert aufweist, nicht ermöglicht oder durchgeführt.
  • In einigen Ausführungsformen wird Vorgang 424 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 424 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 424 keines Auffordern des Benutzers zu einer Passwortauthentifizierung oder (einem) Login-Vorgang/-Vorgängen. In einigen Ausführungsformen umfasst Vorgang 424 Deaktivieren einer Passwortauthentifizierung oder eines Login-Vorgangs für den Benutzer, sodass das System 800 den Benutzer nicht zu der Passwortauthentifizierung oder dem/den Login-Vorgang/-Vorgängen auffordert.
  • In einigen Ausführungsformen fährt das Verfahren 400 nach Vorgang 424 mit Vorgang 408 fort, um zusätzliche Lesevorgänge des ersten Speicherzellenarrays durchzuführen. In einigen Ausführungsformen werden die zusätzlichen Lesevorgänge bei Vorgang 408 durchgeführt, um zu bestimmen, ob mindestens eine Speicherzelle in dem ersten Speicherzellenarray ihren logischen Zustand ändert, wodurch es dem Benutzer ermöglicht wird, zu dem Authentifizierungsvorgang aus Vorgang 418 fortzufahren. Mit anderen Worten fährt das Verfahren 400 nach Vorgang 424 mit Vorgang 408 fort, um zusätzliche Lesevorgänge des ersten Speicherzellenarrays durchzuführen, bis ausreichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 100 ausgeschaltet wurde, wodurch es dem Benutzer ermöglicht wird, zu dem Authentifizierungsvorgang aus Vorgang 418 fortzufahren. In einigen Ausführungsformen verbleibt das Verfahren 400 nach Vorgang 424 in einem Ruhezustand, bis der Login-Timer abläuft.
  • Durch das Betreiben des Verfahrens 400 arbeitet die integrierte Schaltung, um die vorstehend in Bezug auf die integrierte Schaltung 100 erläuterten Vorteile zu erreichen. Obwohl das Verfahren 400 vorstehend in Bezug auf die 1, 2 und 3 beschrieben wurde, versteht sich, dass das Verfahren 400 die Merkmale aus einer oder mehreren der 7 bis 8 verwendet. In einigen Ausführungsformen wurde das Verfahren 400 vorstehend in Bezug auf SRAM beschrieben, es ist aber auch auf DRAM oder eDRAM anwendbar, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • 5 ist ein Blockdiagramm einer integrierten Schaltung 500 gemäß einigen Ausführungsformen. In der Ausführungsform aus 5 ist die integrierte Schaltung 500 ein Speichermakro.
  • Die integrierte Schaltung 500 ist eine Ausführungsform der integrierten Schaltung 100 aus 1, und eine ähnlich detaillierte Beschreibung wird daher ausgelassen. Im Vergleich zu der integrierten Schaltung 100 aus 1 umfasst die integrierte Schaltung 500 ferner ein Speicherzellenarray 502, eine Stromversorgung 520 und eine Stromversorgung 522. In einigen Ausführungsformen weist das Speicherzellenarray 502 eine Größe auf, die sich von dem Speicherzellenarray 102 aus 1 unterscheidet.
  • Durch das ferner Umfassen des Speicherzellenarrays 502, umfasst die integrierte Schaltung 500 zwei Speicherzellenarrays (Speicherzellenarray 102 und 502), die dazu eingerichtet werden, verschiedene entsprechende Datenhaltezeiten aufzuweisen, wodurch sie effektiv verschiedene entsprechende Timer aufweisen und somit, verglichen mit anderen Ansätzen, über eine Spanne von verschiedenen Temperaturbereichen hinweg weitere(n) Sicherheit/Schutz für den Inhalt der integrierten Schaltung 500 bereitstellen.
  • Die Speicherzellenarrays 102 und 502 werden dazu eingerichtet, verschiedene entsprechende Datenhaltezeiten aufzuweisen. Indem die Speicherzellenarrays 102 und 502 verschiedene Array-Größen aufweisen oder mit verschiedenen entsprechenden Stromversorgungen 520 und 522 mit verschiedenen entsprechenden Kapazitäten gekoppelt werden, weisen die Speicherzellenarrays 102 und 502 verschiedene entsprechende Datenhaltezeiten auf. In einigen Ausführungsformen werden durch das Anpassen der Größe der Speicherzellenarrays 102 und 502 oder durch das Anpassen der Kapazitäten (z. B. Kapazität C1 in 7) der Stromversorgungen 520 und 522 auch die Datenhaltezeiten der Speicherzellenarrays 102 und 502 angepasst, wodurch die entsprechenden Timer angepasst werden.
  • In einigen Ausführungsformen werden die Speicherzellenarrays 102 und 502 dazu eingerichtet, verschiedene entsprechende Leckströme aufzuweisen, die sich mit verschiedenen Geschwindigkeiten entladen und somit verschiedene entsprechende Datenhaltezeiten über eine Spanne von verschiedenen Temperaturbereichen aufweisen.
  • In einigen Ausführungsformen werden die Speicherzellenarrays 102 und 502 mit verschiedenen entsprechenden Stromversorgungen 520 und 522 gekoppelt, die dazu eingerichtet werden, verschiedene entsprechende Kapazitäten aufzuweisen, wodurch bewirkt wird, dass die entsprechenden Speicherzellenarrays 102 und 502 verschiedene entsprechende Datenhaltezeiten über eine Spanne von verschiedenen Temperaturbereichen aufweisen.
  • Die integrierte Schaltung 500 umfasst ein Speicherzellenarray 102, eine Steuereinheit 104, ein Speicherzellenarray 502, eine Stromversorgung 520 und eine Stromversorgung 522. In einigen Ausführungsformen ähnelt das Speicherzellenarray 502 dem Speicherzellenarray 102, und eine ähnlich detaillierte Beschreibung wird daher ausgelassen. In einigen Ausführungsformen ist das Speicherzellenarray 202 eine Ausführungsform des Speicherzellenarrays 502, und eine ähnlich detaillierte Beschreibung wird daher ausgelassen.
  • Im Vergleich zu dem Speicherzellenarray 102 aus 1 wird das Speicherzellenarray 102 aus 5 mit der Stromversorgung 520 gekoppelt. Die Stromversorgung 520 wird dazu eingerichtet, eine Versorgungsspannung Vddv1 für den Knoten Ndel des Speicherzellenarrays 102 bereitzustellen. Der Knoten Ndel entspricht dem Knoten NODE_1 aus 3, und eine ähnlich detaillierte Beschreibung wird ausgelassen. In einigen Ausführungsformen entspricht die Versorgungsspannung Vddv1 der Stromversorgung VDD. In einigen Ausführungsformen wird durch das Anpassen der Kapazität (z. B. Kapazität C1 aus 7) der Stromversorgung 520 die Datenhaltezeit des Speicherzellenarrays 102 angepasst.
  • Das Speicherzellenarray 502 wird mit der Steuereinheit 104 gekoppelt. In einigen Ausführungsformen wird das Speicherzellenarray 502 durch mindestens Bitleitungen BL, Bitleitungsschienen BLB, Wortleitungen WL oder andere leitfähige Leitungen mit der Steuereinheit 104 gekoppelt. Die Steuereinheit 104 wird dazu eingerichtet, das Speicherzellenarray 502 zu steuern. In einigen Ausführungsformen wird die Steuereinheit 104 dazu eingerichtet, eine oder mehrere Sicherheitsmaßnahmen (nachstehend beschrieben) für die integrierte Schaltung 500 bereitzustellen. Das Speicherzellenarray 502 wird ferner mit einer Referenzversorgungsspannung VSS und einer Stromversorgung 522 gekoppelt. Die Stromversorgung 522 wird dazu eingerichtet, eine Versorgungsspannung Vddv2 für das Speicherzellenarray 502 bereitzustellen. In einigen Ausführungsformen entspricht mindestens die Versorgungsspannung VDD, Vddv1 oder Vddv2 einer anderen von mindestens der Versorgungsspannung VDD, Vddv1 oder Vddv2. In einigen Ausführungsformen unterscheidet sich mindestens die Versorgungsspannung VDD, Vddv1 oder Vddv2 von einer anderen von mindestens der Versorgungsspannung VDD, Vddv1 oder Vddv2. In einigen Ausführungsformen wird durch das Anpassen der Kapazität (z. B. Kapazität C1 aus 7) der Stromversorgung 522 die Datenhaltezeit des Speicherzellenarrays 502 angepasst.
  • In einigen Ausführungsformen ist das Speicherzellenarray 502 ein flüchtiges Speicherzellenarray. In einigen Ausführungsformen umfasst das Speicherzellenarray 502 ein Array aus flüchtigen Speicherzellen, die dazu eingerichtet werden, die darauf gespeicherten Daten aufgrund eines Leckstroms zu verlieren. In einigen Ausführungsformen entspricht jede Speicherzelle in dem Speicherzellenarray 502 einer SRAM-Zelle. In einigen Ausführungsformen entspricht jede Speicherzelle in dem Speicherzellenarray 502 einer DRAM-Zelle. In einigen Ausführungsformen entspricht jede Speicherzelle in dem Speicherzellenarray 102 einer eDRAM-Zelle. Andere Arten von Speicherzellen in dem Speicherzellenarray 502 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • In einigen Ausführungsformen wird jede Speicherzelle in dem Speicherzellenarray 502 dazu eingerichtet, 1 Bit Daten zu speichern. In einigen Ausführungsformen wird jede Speicherzelle in dem Speicherzellenarray 502 dazu eingerichtet, mehr als 1 Bit Daten zu speichern.
  • Das Speicherzellenarray 502 umfasst ein Speicherzellenarray, das X Zeilen und Y Spalten aufweist, wobei X und Y positive ganze Zahlen sind (in 2 gezeigt). In einigen Ausführungsformen unterscheiden sich mindestens die Zeilen X oder die Spalten Y von mindestens entsprechenden Zeilen M oder Spalten N.
  • Die Haltezeit des Speicherzellenarrays steht in umgekehrter Beziehung zu der Größe des Speicherzellenarrays. Die Größe des Speicherzellenarrays steht in direkter Beziehung zu der Geschwindigkeit des Leckstroms des Speicherzellenarrays und in umgekehrter Beziehung zu der Haltezeit des Speicherzellenarrays. Mit anderen Worten basiert die Geschwindigkeit des Leckstroms auf der Größe des Speicherzellenarrays.
  • Ein größeres Speicherzellenarray (mit mehr Zellen) weist beispielsweise einen größeren Leckstrom und somit eine schnellere Bit-Flip-Zeit als eine kleinere Speicherzelle (mit weniger Zellen) auf. Daher werden sich die Daten, die auf dem größeren Speicherzellenarray (mit mehr Zellen) gespeichert werden, schneller entladen als die Daten auf der kleineren Speicherzelle, und das größere Speicherzellenarray speichert die Daten eine kürzere Zeit als die Daten, die auf der kleineren Speicherzelle gespeichert werden.
  • Ferner weist ein kleineres Speicherzellenarray (mit weniger Zellen) einen kleineren Leckstrom und somit eine langsamere Bit-Flip-Zeit als eine größere Speicherzelle (mit mehr Zellen) auf. Daher werden sich die Daten, die auf dem kleineren Speicherzellenarray (mit weniger Zellen) gespeichert werden, langsamer entladen als die Daten auf der größeren Speicherzelle, und das kleinere Speicherzellenarray speichert die Daten eine längere Zeit als die Daten, die auf der größeren Speicherzelle gespeichert werden.
  • In einigen Ausführungsformen weist das Speicherzellenarray 502 im Vergleich zu dem Speicherzellenarray 102 eine andere Array-Größe auf. In einigen Ausführungsformen weist das Speicherzellenarray 502, wenn das Speicherzellenarray 102 N Spalten und M Zeilen aufweist, mindestens eine Anzahl von Spalten, die sich von N unterscheidet und/oder eine Anzahl von Zeilen, die sich von M unterscheidet auf, wobei M und N positive ganze Zahlen sind.
  • Das Speicherzellenarray 102 weist eine erste Array-Größe und einen ersten Leckpfad auf. Der erste Leckpfad weist einen ersten Leckstrom auf.
  • Das Speicherzellenarray 502 weist eine zweite Array-Größe und einen zweiten Leckpfad auf. Der zweite Leckpfad weist einen zweiten Leckstrom auf. In einigen Ausführungsformen ist der erste Leckpfad geringer als der zweite Leckpfad. In einigen Ausführungsformen ist der erste Leckstrom geringer als der zweite Leckstrom.
  • In einigen Ausführungsformen ist die Array-Größe des zweiten Speicherzellenarrays 502 größer als die des ersten Speicherzellenarrays 102, wodurch der zweite Leckstrom des zweiten Pfads des Speicherzellenarrays 502 größer als der erste Leckstrom des ersten Pfads des Speicherzellenarrays 102 ist. In einigen Ausführungsformen werden sich somit die Daten, die auf dem Speicherzellenarray 502 gespeichert werden, schneller entladen als die Daten, die auf dem Speicherzellenarray 102 gespeichert werden. Mit anderen Worten hält das Speicherzellenarray 102 die Daten in einigen Ausführungsformen für eine längere Dauer der Zeit als die Daten, die auf dem Speicherzellenarray 502 gespeichert werden.
  • In einigen Ausführungsformen ist die zweite Array-Größe des Speicherzellenarrays 502 nicht größer als die erste Array-Größe des Speicherzellenarrays 102. In einigen Ausführungsformen entspricht die zweite Array-Größe des Speicherzellenarrays 502 der ersten Array-Größe des Speicherzellenarrays 102.
  • Die Haltezeit des Speicherzellenarrays steht in direkter Beziehung zu der Kapazität der Stromversorgung (z. B. Stromversorgung 520 oder 522), die dem Speicherzellenarray bereitgestellt wird. Mit anderen Worten basiert die Haltezeit des Speicherzellenarrays auf der Kapazität der Stromversorgung, die dem Speicherzellenarray bereitgestellt wird.
  • Ein Speicherzellenarray, das beispielsweise an eine Stromversorgung (z. B. Stromversorgung 520), die eine höhere Kapazität aufweist gekoppelt wird, weist daher eine längere Haltezeit und eine langsamere Bit-Flip-Zeit auf. Somit werden die Daten, die auf einem Speicherzellenarray gespeichert werden, das an eine Stromversorgung (z. B. Stromversorgung 520), die eine höhere Kapazität aufweist gekoppelt wird, sich langsamer entladen und die Daten für eine längere Zeit speichern als die Daten, die auf einem Speicherzellenarray gespeichert werden, das an eine Stromversorgung (z. B. Stromversorgung 522), die eine geringere Kapazität aufweist, gekoppelt wird.
  • Ferner weist ein Speicherzellenarray, das an eine Stromversorgung (z. B. Stromversorgung 522), die eine geringere Kapazität aufweist, gekoppelt wird, daher eine kürzere Haltezeit und eine schnellere Bit-Flip-Zeit auf. Somit werden die Daten, die auf einem Speicherzellenarray gespeichert werden, das an eine Stromversorgung (z. B. Stromversorgung 522), die eine geringere Kapazität aufweist, gekoppelt wird, sich schneller entladen und die Daten für eine kürzere Zeit speichern als die Daten, die auf einem Speicherzellenarray gespeichert werden, das an eine Stromversorgung (z. B. Stromversorgung 520), die eine höhere Kapazität aufweist, gekoppelt wird.
  • Das Speicherzellenarray 102 wird an die Stromversorgung 520, die eine erste Kapazität aufweist, gekoppelt. Die Stromversorgung 520 wird an eine Versorgungsspannung VDD gekoppelt und dazu eingerichtet, eine Versorgungsspannung Vddv1 für Knoten Ndel bereitzustellen. Das Speicherzellenarray 502 wird an die Stromversorgung 522, die eine zweite Kapazität aufweist, gekoppelt. Die Stromversorgung 522 wird an eine Versorgungsspannung VDD gekoppelt und dazu eingerichtet, eine Versorgungsspannung Vddv2 für Knoten Nde2 bereitzustellen.
  • In einigen Ausführungsformen ist die erste Kapazität der Stromversorgung 520 höher als die zweite Kapazität der Stromversorgung 522, wodurch bewirkt wird, dass sich die Daten, die auf dem Speicherzellenarray 102 gespeichert werden, langsamer entladen als die Daten, die auf dem Speicherzellenarray 502 gespeichert werden. In einigen Ausführungsformen werden die Daten, die auf dem Speicherzellenarray 102 gespeichert werden, durch das langsamere Entladen der Daten, die auf dem Speicherzellenarray 102 gespeichert werden, im Vergleich zu den Daten, die auf dem Speicherzellenarray 502 gespeichert werden, längere Zeit gespeichert als die Daten, die auf dem Speicherzellenarray 502 gespeichert werden. Daher speichert das Speicherzellenarray 102 die Daten in einigen Ausführungsformen für eine längere Dauer der Zeit als die Daten, die auf dem Speicherzellenarray 502 gespeichert werden.
  • Indem die Speicherzellenarrays 102 und 502 verschiedene Array-Größen aufweisen oder mit verschiedenen entsprechenden Stromversorgungen 520 und 522 mit verschiedenen entsprechenden Kapazitäten gekoppelt werden, weisen die Speicherzellenarrays 102 und 502 in einigen Ausführungsformen verschiedene entsprechende Datenhaltezeiten auf. In einigen Ausführungsformen können die verschiedenen Datenhaltezeiten der Speicherzellenarrays 102 und 502 als verschiedene entsprechende Timer (z. B. erste Zeit T1 in dem Verfahren 600) verwendet werden und somit, verglichen mit anderen Ansätzen, zusätzliche(n) Sicherheit/Schutz für den Inhalt der integrierten Schaltung 500 über eine Spanne von verschiedenen Temperaturbereichen bereitstellen.
  • Die integrierte Schaltung 500 wird dazu eingerichtet, über eine Spanne von verschiedenen Temperaturen zu arbeiten. Wenn in einigen Ausführungsformen beispielsweise die Temperatur der integrierten Schaltung 500 steigt, steigt auch der Leckstrom oder die Entladungsgeschwindigkeit der auf den Speicherzellenarrays 102 und 502 gespeicherten Daten, wodurch die Haltezeit der auf den Speicherzellenarrays 102 und 502 gespeicherten Daten verkürzt wird. Wenn in einigen Ausführungsformen beispielsweise die Temperatur der integrierten Schaltung 500 sinkt, sinkt auch der Leckstrom oder die Entladungsgeschwindigkeit der auf den Speicherzellenarrays 102 und 502 gespeicherten Daten, wodurch die Haltezeit der auf den Speicherzellenarrays 102 und 502 gespeicherten Daten verlängert wird.
  • Ein Benutzer kann versuchen, die Temperatur der integrierten Schaltung 500 zu verändern, um Zugriff auf die integrierte Schaltung 500 zu erlangen und somit zu versuchen, die von der integrierten Schaltung 100 oder 500 bereitgestellten Sicherheitsmaßnahmen zu umgehen. Ein Benutzer kann beispielsweise die integrierte Schaltung 500 erwärmen, wodurch die Temperatur der integrierten Schaltung 500 erhöht wird, um den Leckstrom zu beschleunigen oder die Haltezeit der auf dem Speicherzellenarray 102 oder 502 gespeicherten Daten zu verkürzen. Durch das Beschleunigen des Leckstroms oder durch das Verkürzen der Haltezeit der auf dem Speicherzellenarray 102 oder 502 gespeicherten Daten versucht der Benutzer, die erste Zeit T1 (z. B. Verfahren 400 oder 600) schneller als den Login-Timer (z. B. Mindestzeit) voranschreiten zu lassen und versucht somit, unbefugten Zugriff auf die integrierte Schaltung 100 oder 500 zu erhalten.
  • Da die integrierte Schaltung 500 jedoch Speicherzellenarrays (z. B. Speicherzellenarrays 102 und 502) mit verschiedenen Datenhaltezeiten umfasst, kann die integrierte Schaltung 500 die Versuche des/der Benutzer(s), die Temperatur der integrierten Schaltung 500 zu verändern, um unbefugten Zugriff auf die integrierte Schaltung 500 zu erhalten, überstehen.
  • In einigen Ausführungsformen werden das Speicherzellenarray 102 und das Speicherzellenarray 502 zum Beispiel dazu eingerichtet, die Datenspeicherung in zwei verschiedenen Temperaturbereichen (z. B. erster Temperaturbereich T1 und zweiter Temperaturbereich T2) zu verlieren, wodurch Temperaturveränderungen durch den/die Benutzer 500 zum Beschleunigen des Leckstroms oder Verkürzen der Haltezeit der auf einem des Speicherzellenarrays 102 oder 502 gespeicherten Daten nicht erfolgreich sind, um den Leckstrom in beiden Speicherzellenarrays 102 und 502 zu beschleunigen.
  • Das Speicherzellenarray 102 wird dazu eingerichtet, Speicherzellen aufzuweisen, die die Datenspeicherung in einem ersten Temperaturbereich Temp1 nach einer Dauer der Zeit (z. B. erste Zeit T1) verlieren. In einigen Ausführungsformen wird das Speicherzellenarray 102 im Vergleich zu Speicherzellenarray 502 dazu eingerichtet, einen ersten Leckpfad (z. B. kleiner), der einen ersten Leckstrom (z. B. kleiner) aufweist aufzuweisen, und Speicherzellen in dem Speicherzellenarray 102 werden dazu eingerichtet, die Datenspeicherung in einem ersten Temperaturbereich Temp1 (z. B. höhere Temperatur) nach einer Dauer der Zeit (z. B. erste Zeit T1) zu verlieren. Mit anderen Worten wird das Speicherzellenarray 102 in einigen Ausführungsformen dazu eingerichtet oder entwickelt, nach einer Dauer der ersten Zeit T1 bei einer höheren Temperatur durch den niedrigen (z. B. langsamen) Leckpfad zu entladen.
  • Das Speicherzellenarray 502 wird dazu eingerichtet, Speicherzellen aufzuweisen, die die Datenspeicherung in einem zweiten Temperaturbereich Temp2 nach einer Dauer der Zeit (z. B. erste Zeit T1) verlieren. In einigen Ausführungsformen wird das Speicherzellenarray 502 im Vergleich zu Speicherzellenarray 102 dazu eingerichtet, einen zweiten Leckpfad (z. B. größer), der einen zweiten Leckstrom (z. B. größer) aufweist aufzuweisen, und Speicherzellen in dem Speicherzellenarray 502 werden dazu eingerichtet, die Datenspeicherung in einem zweiten Temperaturbereich Temp2 (z. B. niedrigere Temperatur) nach einer Dauer der Zeit (z. B. erste Zeit T1) zu verlieren. Mit anderen Worten wird das Speicherzellenarray 502 in einigen Ausführungsformen dazu eingerichtet oder entwickelt, nach einer Dauer der ersten Zeit T1 bei einer niedrigeren Temperatur durch den höheren (z. B. schnelleren) Leckpfad zu entladen.
  • In einigen Ausführungsformen ist der erste Temperaturbereich Temp1 größer als der zweite Temperaturbereich Temp2, weshalb das Speicherzellenarray 102 dazu eingerichtet wird, Speicherzellen aufzuweisen, die die Datenspeicherung nach einer Dauer der Zeit (z. B. erste Zeit T1) in dem ersten Temperaturbereich Temp1 (z. B. höhere Temperatur) zu verlieren, und das Speicherzellenarray 502 wird dazu eingerichtet, Speicherzellen aufzuweisen, die die Datenspeicherung nach einer Dauer der Zeit (z. B. erste Zeit T1) in dem zweiten Temperaturbereich Temp2 (z. B. niedrigere Temperatur) zu verlieren.
  • In einigen Ausführungsformen wird ein Benutzer vom Erwärmen der integrierten Schaltung 500 zum Beschleunigen des Timers (z. B. erste Zeit T1) abgehalten, indem ein zusätzliches Speicherzellenarray (z. B. Speicherzellenarray 102) dazu eingerichtet wird, bei einer höheren Temperatur und mit einer anderen Geschwindigkeit zu entladen als Speicherzellenarray 502. In einigen Ausführungsformen wird die integrierte Schaltung 500 beispielsweise derart entwickelt, dass das Speicherzellenarray 102 dazu eingerichtet wird, bei der erhöhten Temperatur (z. B. erster Temperaturbereich Temp1) nach einer Dauer der Zeit T1 mit einer langsameren Geschwindigkeit zu entladen (z. B. die Daten länger zu speichern) als das Speicherzellenarray 502. Daher werden, wenn die integrierte Schaltung 500 von einem Benutzer erwärmt wird, die schneller entladenden Speicherzellen des Speicherzellenarrays 502 bereits entladen sein, aber die langsamer entladenden Speicherzellen des Speicherzellenarrays 102 werden nicht entladen sein, bis der Timer (z. B. erste Zeit T1) abläuft. Somit werden Versuche eines Benutzers, die integrierte Schaltung 500 zu erwärmen, um den Timer zu beschleunigen vereitelt, und die integrierte Schaltung 500 verhindert, dass der Benutzer Zugriff erhält.
  • In einigen Ausführungsformen wird verhindert, dass die integrierte Schaltung 500 einen übermäßig langen Login-Timer aufweist, indem ein zusätzliches Speicherzellenarray (z. B. Speicherzellenarray 502) dazu eingerichtet wird, bei einer niedrigeren Temperatur und mit einer anderen Geschwindigkeit als das Speicherzellenarray 102 zu entladen. Wenn beispielsweise das Speicherzellenarray 102 mit den langsameren Entladezeiten bei Temperaturen (z. B. zweite Temperatur Temp2) verwendet wird, die niedriger als die erste Temperatur Temp1 sind, würde das Speicherzellenarray 102 nicht entladen, bis lange nachdem der Timer (z. B. erste Zeit T1) abgelaufen ist, was zu einem übermäßig langen Login-Timer führen würde. Daher wird verhindert, dass die integrierte Schaltung 500 einen übermäßig langen Login-Timer aufweist, indem die integrierte Schaltung 500 die zusätzliche Speicherzelle (z. B. Speicherzellenarray 502) mit den schnelleren Entladezeiten bei Temperaturen (z. B. zweite Temperatur Temp2), die niedriger als die erste Temperatur Temp1 sind, aufweist.
  • In einigen Ausführungsformen ist der erste Temperaturbereich Temp1 niedriger als der zweite Temperaturbereich Temp2.
  • In einigen Ausführungsformen loggt sich ein Benutzer während des Betriebs der integrierten Schaltung 500 erfolgreich in die integrierte Schaltung 500 ein; danach wird die Steuereinheit 104 dazu eingerichtet, als Reaktion auf das erfolgreiche Einloggen in die integrierte Schaltung 500 Daten auf jede Speicherzelle in den Speicherzellenarrays 102 und 502 zu schreiben. In einigen Ausführungsformen wird die integrierte Schaltung 500 ausgeschaltet oder abgeschaltet, und wird anschließend von einem oder mehreren Benutzern eingeschaltet oder angeschaltet. In einigen Ausführungsformen wird die Steuereinheit 104 dazu eingerichtet, als Reaktion auf das Einschalten der integrierten Schaltung 500 Daten von jeder Speicherzelle in den Speicherzellenarrays 102 und 502 zu lesen. In einigen Ausführungsformen wird die Steuereinheit 104 dazu eingerichtet, als Reaktion auf das Lesen von Daten von jeder Speicherzelle in den Speicherzellenarrays 102 und 502 zu bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung 500 zu ermöglichen ist. In einigen Ausführungsformen umfasst der Authentifizierungsvorgang Bereitstellen von einem oder mehreren Login-Vorgängen für den Benutzer der integrierten Schaltung 100 oder 500. Andere Authentifizierungsvorgänge oder - funktionen liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • In einigen Ausführungsformen wird die Steuereinheit 104 dazu eingerichtet, zu bestimmen, ob die Daten, die von dem Speicherzellenarray 102 gelesen werden, den Daten entsprechen, die auf das Speicherzellenarray 102 geschrieben werden, und die Steuereinheit 104 wird dazu eingerichtet, zu bestimmen, ob die Daten, die von dem Speicherzellenarray 502 gelesen werden, den Daten entsprechen, die auf das Speicherzellenarray 502 geschrieben werden. In einigen Ausführungsformen wird das Speicherzellenarray 102 oder 502 dazu eingerichtet, als Timer zu dienen und eine Zeit seit dem Ausschalten der integrierten Schaltung 500 zu messen, indem die von dem Speicherzellenarray 102 gelesenen Daten mit den auf das Speicherzellenarray 102 geschriebenen Daten verglichen werden, oder indem die von dem Speicherzellenarray 502 gelesenen Daten mit den auf das Speicherzellenarray 502 geschriebenen Daten verglichen werden.
  • Wenn in einigen Ausführungsformen zum Beispiel die Temperatur der integrierten Schaltung 500 erhöht wird, um der zweiten Temperatur Temp2 zu entsprechen oder höher zu sein, bestimmt die Steuereinheit 104 als Reaktion auf das Lesen des Speicherzellenarrays 502, dass die Speicherzellen in dem Speicherzellenarray 502 die Datenspeicherung verloren haben, und die Steuereinheit 104 bestimmt als Reaktion auf das Lesen des Speicherzellenarrays 102, ob die Speicherzellen in dem Speicherzellenarray 102 die Datenspeicherung verloren haben. Wenn Speicherzellen in dem Speicherzellenarray 102 in diesen Ausführungsformen als Reaktion auf das Lesen des Speicherzellenarrays 102 die Datenspeicherung verloren haben, bestimmt die Steuereinheit 104, dass ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung 500 länger als der Login-Timer (z. B. eine Mindestzeit) ist, und die Steuereinheit 104 ermöglicht dem Benutzer einen Authentifizierungsvorgang (z. B. Passworteingabe zum Einloggen in die integrierte Schaltung 500). Wenn die Speicherzellen des Speicherzellenarrays 102 in diesen Ausführungsformen als Reaktion auf das Lesen des Speicherzellenarrays 102 keine Datenspeicherung verloren haben, wartet die Steuereinheit 104, bis die Speicherzellen des Speicherzellenarrays 102 als Reaktion auf einen weiteren Lesevorgang des Speicherzellenarrays 102 die Datenspeicherung verloren haben. Wenn Speicherzellen in dem Speicherzellenarray 102 in diesen Ausführungsformen als Reaktion auf den weiteren Lesevorgang des Speicherzellenarrays 102 die Datenspeicherung verloren haben, bestimmt die Steuereinheit 104, dass ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung 500 länger als der Login-Timer (z. B. eine Mindestzeit) ist, und die Steuereinheit 104 ermöglicht dem Benutzer einen Authentifizierungsvorgang (z. B. Passworteingabe zum Einloggen in die integrierte Schaltung 500).
  • Wenn in einigen Ausführungsformen zum Beispiel die Temperatur der integrierten Schaltung 500 niedriger ist als die zweite Temperatur Temp2, bestimmt die Steuereinheit 104 als Reaktion auf das Lesen des Speicherzellenarrays 502, ob die Speicherzellen in dem Speicherzellenarray 502 die Datenspeicherung verloren haben, und die Steuereinheit 104 bestimmt als Reaktion auf das Lesen des Speicherzellenarrays 102, ob die Speicherzellen in dem Speicherzellenarray 102 die Datenspeicherung verloren haben. Wenn die Speicherzellen des Speicherzellenarrays 502 in diesen Ausführungsformen als Reaktion auf das Lesen des Speicherzellenarrays 502 keine Datenspeicherung verloren haben, wartet die Steuereinheit 104, bis die Speicherzellen des Speicherzellenarrays 502 als Reaktion auf einen weiteren Lesevorgang des Speicherzellenarrays 502 die Datenspeicherung verloren haben. Wenn Speicherzellen in dem Speicherzellenarray 502 in diesen Ausführungsformen als Reaktion auf den weiteren Lesevorgang des Speicherzellenarrays 502 die Datenspeicherung verloren haben, bestimmt die Steuereinheit 104, dass ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung 500 länger als der Login-Timer (z. B. eine Mindestzeit) ist, und die Steuereinheit 104 ermöglicht dem Benutzer einen Authentifizierungsvorgang (z. B. Passworteingabe zum Einloggen in die integrierte Schaltung 500). Wenn in diesen Ausführungsformen die Speicherzellen des Speicherzellenarrays 502 als Reaktion auf das Lesen des Speicherzellenarrays 502 die Datenspeicherung verloren haben, bestimmt die Steuereinheit 104 als Reaktion auf das Lesen des Speicherzellenarrays 102, ob die Speicherzellen in dem Speicherzellenarray 102 die Datenspeicherung verloren haben, ähnlich wie vorstehend beschrieben, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • Andere Konfigurationen von mindestens dem Speicherzellenarray 102 oder 502 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung. Andere Anzahlen von mindestens dem Speicherzellenarray 102 oder 502 mit verschiedenen entsprechenden Größen liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Andere Konfigurationen von mindestens der Leistungsschaltung 520 oder 522 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung. Andere Kapazitätswerte von mindestens der Leistungsschaltung 520 oder 522 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Weitere Details einer oder mehrerer Ausführungsformen des Authentifizierungsvorgangs werden ferner in dem Verfahren 600 aus 6A bis 6C erläutert.
  • In einigen Ausführungsformen unterscheidet sich die Haltezeit der Daten, die auf den Speicherzellenarrays 102 und 502 gespeichert werden, indem die Speicherzellenarrays 102 und 502 verschiedene Array-Größen oder die Leistungsschaltungen 520 und 522 verschiedene Kapazitätswerte aufweisen. In einigen Ausführungsformen weist die integrierte Schaltung 500 effektiv zwei verschiedene Timer auf, indem die Speicherzellenarrays 102 und 502 dazu eingerichtet werden, verschiedene Haltezeiten aufzuweisen, wodurch, im Vergleich zu anderen Ansätzen, zusätzliche(r) Sicherheit/Schutz für den Inhalt der integrierten Schaltung 500 über eine Spanne von verschiedenen Temperaturbereichen bereitgestellt wird.
  • Andere Konfigurationen der integrierten Schaltung 500 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • 6A bis 6C sind ein Flussdiagramm eines Verfahrens 600 zum Betreiben einer integrierten Schaltung gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen sind 6A bis 6C ein Flussdiagramm eines Verfahrens zum Betreiben einer integrierten Schaltung 500, 700 oder eines Systems 800 der entsprechenden 8. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem in 6A bis 6C dargestellten Verfahren 600 durchgeführt werden können und dass einige andere Vorgänge hierin nur kurz beschrieben werden können. In einigen Ausführungsformen liegen andere Reihenfolgen der Vorgänge des Verfahrens 600 innerhalb des Schutzumfangs der vorliegenden Offenbarung. In einigen Ausführungsformen werden ein oder mehrere Vorgänge des Verfahrens 600 nicht durchgeführt.
  • Das Verfahren 600 umfasst beispielhafte Vorgänge, die Vorgänge werden aber nicht zwingend in der gezeigten Reihenfolge durchgeführt. In Übereinstimmung mit dem Erfindungsgedanken und dem Schutzbereich der offenbarten Ausführungsformen können gegebenenfalls Vorgänge hinzugefügt, ersetzt, in der Reihenfolge geändert und/oder weggelassen werden. Es versteht sich, dass das Verfahren 600 Merkmale von einer/einem oder mehreren von der integrierten Schaltung 500 oder 700, der Speicherschaltung 200, der Speicherzelle 300 oder dem System 800 benutzt.
  • Bei Vorgang 602 des Verfahrens 600 werden Daten auf jede Speicherzelle in einem ersten Speicherzellenarray und einem zweiten Speicherzellenarray geschrieben.
  • In einigen Ausführungsformen umfasst das erste Speicherzellenarray des Verfahrens 600 mindestens ein Speicherzellenarray 202 oder 502. In einigen Ausführungsformen umfasst das erste Speicherzellenarray des Verfahrens 600 eine Speicherschaltung 200. In einigen Ausführungsformen umfasst die integrierte Schaltung des Verfahrens 600 mindestens eine integrierte Schaltung 500 oder 700 oder ein System 800.
  • In einigen Ausführungsformen umfasst das zweite Speicherzellenarray des Verfahrens 600 mindestens ein Speicherzellenarray 102 oder 202. In einigen Ausführungsformen umfasst das zweite Speicherzellenarray des Verfahrens 600 eine Speicherschaltung 200.
  • In einigen Ausführungsformen werden dieselben Daten (z. B. logische „0“ oder „1“) auf jede Speicherzelle in dem ersten Speicherzellenarray und dem zweiten Speicherzellenarray geschrieben. In einigen Ausführungsformen umfasst Vorgang 602 das Schreiben einer logischen 1 auf jede Speicherzelle in dem ersten Speicherzellenarray und dem zweiten Speicherzellenarray. In einigen Ausführungsformen wird Vorgang 602 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 602 von mindestens einer Schreibtreiberschaltung in der X-Dekodierschaltung 106 durchgeführt. In einigen Ausführungsformen umfasst jede Speicherzelle in dem ersten Speicherzellenarray und dem zweiten Speicherzellenarray des Verfahrens 600 mindestens die Speicherzelle MCB aus 2 oder die Speicherzelle 300 aus 3.
  • In einigen Ausführungsformen werden als Reaktion auf das Einschalten oder Anschalten der integrierten Schaltung 500 Daten auf jede Speicherzelle in dem ersten Speicherzellenarray und dem zweiten Speicherzellenarray geschrieben. In einigen Ausführungsformen werden als Reaktion auf das erfolgreiche Einloggen eines Benutzers in die integrierte Schaltung Daten auf jede Speicherzelle in dem ersten Speicherzellenarray und dem zweiten Speicherzellenarray geschrieben. In einigen Ausführungsformen wird Vorgang 602 als Reaktion auf andere Vorgänge der integrierten Schaltung durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 602 Schreiben eines logischen Highs auf die Speicherzelle 300. In einigen Ausführungsformen umfasst Vorgang 602 Einschalten der NMOS-Transistoren N3 und N4 als Reaktion auf ein Wortleitungssignal auf der Wortleitung WL, Bereitstellen eines logischen Highs als die Spannung auf der Bitleitung BL oder der Bitleitungsschiene BLB und anschließendes Ausschalten der NMOS-Transistoren N3 und N4 als Reaktion auf ein Wortleitungssignal auf der Wortleitung WL.
  • Bei Vorgang 604 des Verfahrens 600 wird die integrierte Schaltung ausgeschaltet oder abgeschaltet. In einigen Ausführungsformen wird Vorgang 604 von einem Benutzer durchgeführt.
  • In einigen Ausführungsformen umfasst das Ausschalten oder Abschalten der integrierten Schaltung des Verfahrens 600 Trennen der integrierten Schaltung von einer Leistungsquelle oder einer Versorgungsspannung. In einigen Ausführungsformen umfasst das Ausschalten oder Abschalten der integrierten Schaltung des Verfahrens 600 Entfernen einer Batterie von der integrierten Schaltung. In einigen Ausführungsformen umfasst das Ausschalten oder Abschalten der integrierten Schaltung des Verfahrens 600 Entfernen eines Kondensators von der integrierten Schaltung.
  • Bei Vorgang 606 des Verfahrens 600 wird die integrierte Schaltung eingeschaltet oder angeschaltet. In einigen Ausführungsformen wird Vorgang 606 von einem Benutzer durchgeführt.
  • In einigen Ausführungsformen umfasst das Einschalten oder Anschalten der integrierten Schaltung des Verfahrens 600 Verbinden der integrierten Schaltung mit einer Leistungsquelle oder einer Versorgungsspannung. In einigen Ausführungsformen umfasst das Einschalten oder Anschalten der integrierten Schaltung des Verfahrens 600 Verbinden einer Batterie mit der integrierten Schaltung. In einigen Ausführungsformen umfasst das Einschalten oder Anschalten der integrierten Schaltung des Verfahrens 600 Verbinden eines Kondensators mit der integrierten Schaltung.
  • Bei Vorgang 608 des Verfahrens 600 werden als Reaktion auf das Einschalten der integrierten Schaltung Daten von mindestens jeder Speicherzelle in dem ersten Speicherzellenarray oder dem zweiten Speicherzellenarray gelesen.
  • In einigen Ausführungsformen wird Vorgang 608 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 608 von mindestens einer Erfassungsverstärkerschaltung in der Leseschaltung 110 durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 608 Vorladen der Bitleitung BL und Bitleitungsschiene BLB auf eine Vorladungsspannung VBL, Einschalten der NMOS-Transistoren N3 und N4 als Reaktion auf ein Wortleitungssignal auf der Wortleitung WL, Einschalten einer Erfassungsverstärkerschaltung als Reaktion auf ein Erfassungsverstärkerfreigabesignal und Zwischenspeichern der auf der Speicherzelle 300 gespeicherten Daten. In einigen Ausführungsformen entspricht die Vorladungsspannung VBL der Versorgungsspannung VDD. In einigen Ausführungsformen entspricht die Vorladungsspannung VBL der Versorgungsreferenzspannung VSS. In einigen Ausführungsformen liegt die Vorladungsspannung VBL zwischen der Versorgungsspannung VDD und der Referenzspannung VSS.
  • Bei Vorgang 610 des Verfahrens 600 wird als Reaktion auf das Lesen von Daten von mindestens jeder Speicherzelle in dem ersten Speicherzellenarray oder dem zweiten Speicherzellenarray bestimmt, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist. In einigen Ausführungsformen wird Vorgang 610 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 610 von einem Prozessor, wie Prozessor 802 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 610 mindestens Vorgang 612, 614, 616, 618, 620, 622, 624, 626, 628, 630, 632, 634, 636, 638, 640 oder 642.
  • Bei Vorgang 612 des Verfahrens 600 wird bestimmt, ob die Daten, die von dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf das erste Speicherzellenarray geschrieben werden. In einigen Ausführungsformen umfasst Vorgang 612 ferner Bestimmen, ob die Daten, die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  • In einigen Ausführungsformen wird Vorgang 612 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 612 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen ist der erste Leckstrom unzureichend, um eine Veränderung der logischen Zustände der Daten, die auf dem ersten Speicherzellenarray gespeichert werden, seit dem Ausschalten zu bewirken, wenn die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesenen Daten den Daten entsprechen, die auf die mindestens eine entsprechende Speicherzelle in dem ersten Speicherzellenarray geschrieben werden, und gibt somit an, dass unzureichend Zeitspanne verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und das Ergebnis von Vorgang 612 ist ein „Ja“, und das Verfahren 600 fährt mit Vorgang 614 fort.
  • In einigen Ausführungsformen umfasst das erste Speicherzellenarray des Verfahrens 600 ein Speicherzellenarray 502. In einigen Ausführungsformen umfasst der erste Leckstrom des Verfahrens 600 den zweiten Leckstrom des Speicherzellenarrays 502. In einigen Ausführungsformen wird der erste Leckstrom des Verfahrens 600 durch mindestens die Größe des ersten Speicherzellenarrays oder die Kapazität der ersten Stromversorgung, an die das erste Speicherzellenarray gekoppelt ist, vorgegeben. In einigen Ausführungsformen ist die erste Stromversorgung des Verfahrens 600 Stromversorgung 522.
  • In einigen Ausführungsformen wird das Speicherzellenarray 502 dazu eingerichtet, Speicherzellen aufzuweisen, die die Datenspeicherung in einem zweiten Temperaturbereich Temp2 nach einer Dauer der Zeit (z. B. erste Zeit T1) verlieren. In einigen Ausführungsformen wird das Speicherzellenarray 502 im Vergleich zu Speicherzellenarray 102 dazu eingerichtet, den zweiten Leckpfad (z. B. größer), der den zweiten Leckstrom (z. B. größer) aufweist aufzuweisen, und Speicherzellen in dem Speicherzellenarray 502 werden dazu eingerichtet, die Datenspeicherung in einem zweiten Temperaturbereich Temp2 (z. B. niedrigere Temperatur) nach einer Dauer der Zeit (z. B. erste Zeit T1) zu verlieren. Mit anderen Worten wird das Speicherzellenarray 502 in einigen Ausführungsformen dazu eingerichtet oder entwickelt, nach einer Dauer der ersten Zeit T1 bei einer niedrigeren Temperatur durch den höheren (z. B. schnelleren) Leckpfad zu entladen.
  • In einigen Ausführungsformen ist der erste Leckstrom ausreichend, um eine Veränderung der logischen Zustände der Daten, die auf mindestens einer Speicherzelle des ersten Speicherzellenarrays gespeichert werden seit dem Ausschalten zu bewirken, wenn die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesenen Daten nicht den Daten entsprechen, die auf die mindestens eine entsprechende Speicherzelle in dem ersten Speicherzellenarray geschrieben werden, und gibt somit an, dass ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und das Ergebnis von Vorgang 612 ist ein „Nein“, und das Verfahren 600 fährt mit Vorgang 620 fort.
  • Bei Vorgang 614 des Verfahrens 600 wird bestimmt, ob die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit des Login-Timers ist. In einigen Ausführungsformen gibt Vorgang 614 an, dass unzureichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und die Zeit (z. B. erste Zeit T1) daher nicht länger als die Mindestzeit des Login-Timers ist.
  • In einigen Ausführungsformen wird Vorgang 614 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 614 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 614 Bestimmen, ob unzureichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, durch die Steuereinheit 104, wodurch bestimmt wird, dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung effektiv nicht länger ist als die Mindestzeit des Login-Timers.
  • Bei Vorgang 616 des Verfahrens 600 wird als Reaktion auf das Bestimmen, dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist, ein erstes Flag auf einen ersten Wert gesetzt.
  • In einigen Ausführungsformen entspricht das erste Flag des Verfahrens 600 einem einzelnen Bit Daten. In einigen Ausführungsformen entspricht das erste Flag des Verfahrens 600 mehr als einem einzelnen Bit Daten. In einigen Ausführungsformen entspricht der erste Wert des ersten Flags einer logischen 1. In einigen Ausführungsformen entspricht der erste Wert des ersten Flags einer logischen 0.
  • In einigen Ausführungsformen wird Vorgang 616 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 616 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • Bei Vorgang 618 des Verfahrens 600 wird ein Authentifizierungsvorgang der integrierten Schaltung als Reaktion darauf, dass das erste Flag den ersten Wert aufweist, nicht ermöglicht oder durchgeführt.
  • In einigen Ausführungsformen wird Vorgang 618 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 618 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 618 keines Auffordern des Benutzers zu einer Passwortauthentifizierung oder (einem) Login-Vorgang/-Vorgängen. In einigen Ausführungsformen umfasst Vorgang 618 Deaktivieren einer Passwortauthentifizierung oder eines Login-Vorgangs für den Benutzer, sodass das System 800 den Benutzer nicht zu der Passwortauthentifizierung oder dem/den Login-Vorgang/-Vorgängen auffordert.
  • Bei Vorgang 620 des Verfahrens 600 werden zusätzliche Lesevorgänge des ersten Speicherzellenarrays durchgeführt. In einigen Ausführungsformen werden die zusätzlichen Lesevorgänge des Vorgangs 620 durchgeführt, bis die Daten, die von dem ersten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf das erste Speicherzellenarray geschrieben werden. In einigen Ausführungsformen werden die zusätzlichen Lesevorgänge des Vorgangs 620 durchgeführt, bis die Daten, die von mindestens einer Speicherzelle aus dem ersten Speicherzellenarray gelesen werden, ihren logischen Zustand ändern. In einigen Ausführungsformen werden die zusätzlichen Lesevorgänge des Vorgangs 620 durchgeführt, um zu bestimmen, ob mindestens eine Speicherzelle in dem ersten Speicherzellenarray ihren logischen Zustand ändert.
  • In einigen Ausführungsformen wird Vorgang 620 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 620 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen fährt das Verfahren 600 nach Vorgang 618 mit Vorgang 620 fort, um zusätzliche Lesevorgänge des ersten Speicherzellenarrays durchzuführen, bis ausreichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, wodurch es dem Benutzer ermöglicht wird, zu dem Authentifizierungsvorgang von Vorgang 626 fortzufahren. In einigen Ausführungsformen verbleibt das Verfahren 600 bei Vorgang 620 in einem Ruhezustand, bis der Login-Timer abläuft.
  • Bei Vorgang 622 des Verfahrens 600 wird bestimmt, ob eine erste Zeit T1 seit dem Ausschalten der integrierten Schaltung länger ist als eine Mindestzeit des Login-Timers. In einigen Ausführungsformen gibt Vorgang 622 an, dass ausreichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und die Zeitspanne (z. B. erste Zeit T1) ist daher länger als die Mindestzeit des Login-Timers.
  • In einigen Ausführungsformen wird Vorgang 622 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 622 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 622 Bestimmen, ob ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, durch die Steuereinheit 104, wodurch bestimmt wird, ob die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung effektiv länger ist als die Mindestzeit des Login-Timers.
  • Bei Vorgang 624 des Verfahrens 600 wird als Reaktion auf das Bestimmen, dass eine erste Zeit T1 seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist, das erste Flag auf einen zweiten Wert gesetzt.
  • In einigen Ausführungsformen unterscheidet sich der zweite Wert des ersten Flags von dem ersten Wert des ersten Flags. In einigen Ausführungsformen entspricht der erste Wert des ersten Flags einer logischen 1 und der zweite Wert des ersten Flags entspricht einer logischen 0. In einigen Ausführungsformen entspricht der erste Wert des ersten Flags einer logischen 0 und der zweite Wert des ersten Flags entspricht einer logischen 1.
  • In einigen Ausführungsformen wird Vorgang 624 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 624 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • Bei Vorgang 626 des Verfahrens 600 wird als Reaktion darauf, dass das erste Flag den zweiten Wert aufweist ein Authentifizierungsvorgang der integrierten Schaltung ermöglicht oder durchgeführt.
  • In einigen Ausführungsformen wird Vorgang 626 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 626 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 626 Auffordern des Benutzers zu einer Passwortauthentifizierung oder (einem) Login-Vorgang/-Vorgängen. In einigen Ausführungsformen umfasst Vorgang 626 Aktivieren einer Passwortauthentifizierung oder eines Login-Vorgangs für den Benutzer, sodass das System 800 den Benutzer zu der Passwortauthentifizierung oder dem/den Login-Vorgang/-Vorgängen auffordert. In einigen Ausführungsformen umfasst der Authentifizierungsvorgang Bereitstellen eines Login-Versuchs in die integrierte Schaltung 500, indem der Benutzer nach einem Passwort gefragt wird.
  • Bei Vorgang 628 des Verfahrens 600 wird bestimmt, ob die Daten, die von dem zweiten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf das zweite Speicherzellenarray geschrieben werden.
  • In einigen Ausführungsformen umfasst Vorgang 628 ferner das Bestimmen, ob die Daten, die von mindestens einer Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden.
  • In einigen Ausführungsformen wird Vorgang 628 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 628 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen ist der zweite Leckstrom ausreichend, um eine Veränderung der logischen Zustände der Daten, die auf mindestens einer Speicherzelle des zweiten Speicherzellenarrays gespeichert werden, seit dem Ausschalten zu bewirken, wenn die von mindestens einer Speicherzelle in dem zweiten Speicherzellenarray gelesenen Daten nicht den Daten entsprechen, die auf die mindestens eine entsprechende Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden, und gibt somit an, dass ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und das Ergebnis von Vorgang 628 ist ein „Nein“ und das Verfahren 600 fährt mit Vorgang 630 fort.
  • In einigen Ausführungsformen umfasst das zweite Speicherzellenarray des Verfahrens 600 ein Speicherzellenarray 102. In einigen Ausführungsformen umfasst der zweite Leckstrom des Verfahrens 600 den ersten Leckstrom des Speicherzellenarrays 102 aus 5. In einigen Ausführungsformen wird der zweite Leckstrom des Verfahrens 600 durch mindestens die Größe des zweiten Speicherzellenarrays oder die Kapazität der zweiten Stromversorgung, an die das zweite Speicherzellenarray gekoppelt wird, vorgegeben. In einigen Ausführungsformen ist die zweite Stromversorgung des Verfahrens 600 Stromversorgung 520.
  • In einigen Ausführungsformen wird das Speicherzellenarray 102 dazu eingerichtet, Speicherzellen aufzuweisen, die die Datenspeicherung in einem ersten Temperaturbereich Temp1 nach einer Dauer der Zeit (z. B. erste Zeit T1) verlieren. In einigen Ausführungsformen wird das Speicherzellenarray 102 im Vergleich zu Speicherzellenarray 502 dazu eingerichtet, einen ersten Leckpfad (z. B. kleiner), der einen ersten Leckstrom (z. B. kleiner) aufweist aufzuweisen, und Speicherzellen in dem Speicherzellenarray 102 werden dazu eingerichtet, die Datenspeicherung in einem ersten Temperaturbereich Tempi (z. B. höhere Temperatur) nach einer Dauer der Zeit (z. B. erste Zeit T1) zu verlieren. Mit anderen Worten wird das Speicherzellenarray 102 in einigen Ausführungsformen dazu eingerichtet oder entwickelt, nach einer Dauer der ersten Zeit T1 bei einer höheren Temperatur durch den niedrigen (z. B. langsamen) Leckpfad zu entladen.
  • In einigen Ausführungsformen ist der zweite Leckstrom unzureichend, um eine Veränderung der logischen Zustände der Daten, die auf dem zweiten Speicherzellenarray gespeichert werden seit dem Ausschalten zu bewirken, wenn die von mindestens einer Speicherzelle in dem zweiten Speicherzellenarray gelesenen Daten den Daten entsprechen, die auf die mindestens eine entsprechende Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden, und gibt somit an, dass unzureichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und das Ergebnis von Vorgang 628 ist ein „Ja“, und das Verfahren 600 fährt mit Vorgang 636 fort.
  • Bei Vorgang 630 des Verfahrens 600 wird bestimmt, ob eine erste Zeit T1 seit dem Ausschalten der integrierten Schaltung länger ist als eine Mindestzeit des Login-Timers. In einigen Ausführungsformen gibt Vorgang 630 an, dass ausreichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und die Zeitspanne (z. B. erste Zeit T1) ist daher länger als die Mindestzeit des Login-Timers.
  • In einigen Ausführungsformen wird Vorgang 630 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 630 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 630 Bestimmen, ob ausreichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, durch die Steuereinheit 104, wodurch bestimmt wird, ob die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung effektiv länger ist als die Mindestzeit des Login-Timers.
  • Bei Vorgang 632 des Verfahrens 600 wird als Reaktion auf das Bestimmen, dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung länger als die Mindestzeit ist, ein zweites Flag auf einen ersten Wert gesetzt.
  • In einigen Ausführungsformen entspricht das zweite Flag des Verfahrens 600 einem einzelnen Bit Daten. In einigen Ausführungsformen entspricht das zweite Flag des Verfahrens 600 mehr als einem einzelnen Bit Daten. In einigen Ausführungsformen entspricht der erste Wert des zweiten Flags einer logischen 1. In einigen Ausführungsformen entspricht der erste Wert des zweiten Flags einer logischen 0.
  • In einigen Ausführungsformen wird Vorgang 632 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 632 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • Bei Vorgang 634 des Verfahrens 600 wird als Reaktion darauf, dass das zweite Flag den ersten Wert aufweist ein Authentifizierungsvorgang der integrierten Schaltung ermöglicht oder durchgeführt.
  • In einigen Ausführungsformen wird Vorgang 634 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 634 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 634 Auffordern des Benutzers zu einer Passwortauthentifizierung oder (einem) Login-Vorgang/-Vorgängen. In einigen Ausführungsformen umfasst Vorgang 634 Aktivieren einer Passwortauthentifizierung oder eines Login-Vorgangs für den Benutzer, sodass das System 800 den Benutzer zu der Passwortauthentifizierung oder dem/den Login-Vorgang/-Vorgängen auffordert. In einigen Ausführungsformen umfasst der Authentifizierungsvorgang Bereitstellen eines Login-Versuchs in die integrierte Schaltung 500, indem der Benutzer nach einem Passwort gefragt wird.
  • Bei Vorgang 636 des Verfahrens 600 wird bestimmt, ob die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit des Login-Timers ist. In einigen Ausführungsformen gibt Vorgang 636 an, dass unzureichend Zeit (z. B. erste Zeit T1) verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, und die Zeit (z. B. erste Zeit T1) daher nicht länger als die Mindestzeit des Login-Timers ist.
  • In einigen Ausführungsformen wird Vorgang 636 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 636 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 636 Bestimmen, ob unzureichend Zeit verstrichen ist, seit die integrierte Schaltung 500 ausgeschaltet wurde, durch die Steuereinheit 104, wodurch bestimmt wird, dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung effektiv nicht länger ist als die Mindestzeit des Login-Timers.
  • Bei Vorgang 638 des Verfahrens 600 wird als Reaktion auf das Bestimmen, dass die erste Zeit T1 seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist, das zweite Flag auf einen zweiten Wert gesetzt.
  • In einigen Ausführungsformen unterscheidet sich der zweite Wert des zweiten Flags von dem ersten Wert des zweiten Flags. In einigen Ausführungsformen entspricht der zweite Wert des zweiten Flags einer logischen 1 und der erste Wert des zweiten Flags entspricht einer logischen 0. In einigen Ausführungsformen entspricht der zweite Wert des zweiten Flags einer logischen 0 und der erste Wert des zweiten Flags entspricht einer logischen 1.
  • In einigen Ausführungsformen wird Vorgang 638 von der Steuereinheit 104 durchgeführt. In einigen Ausführungsformen wird Vorgang 638 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • Bei Vorgang 640 des Verfahrens 600 wird als Reaktion darauf, dass das zweite Flag den zweiten Wert aufweist ein Authentifizierungsvorgang der integrierten Schaltung nicht ermöglicht oder durchgeführt.
  • In einigen Ausführungsformen wird Vorgang 640 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 640 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen umfasst Vorgang 640 keines Auffordern des Benutzers zu einer Passwortauthentifizierung oder (einem) Login-Vorgang/-Vorgängen. In einigen Ausführungsformen umfasst Vorgang 640 Deaktivieren einer Passwortauthentifizierung oder eines Login-Vorgangs für den Benutzer, sodass das System 800 den Benutzer nicht zu der Passwortauthentifizierung oder dem/den Login-Vorgang/-Vorgängen auffordert.
  • Bei Vorgang 642 des Verfahrens 600 werden zusätzliche Lesevorgänge des zweiten Speicherzellenarrays durchgeführt. In einigen Ausführungsformen werden die zusätzlichen Lesevorgänge des Vorgangs 642 durchgeführt, bis die Daten, die von dem zweiten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf das zweite Speicherzellenarray geschrieben werden. In einigen Ausführungsformen werden die zusätzlichen Lesevorgänge des Vorgangs 642 durchgeführt, bis die Daten, die von mindestens einer Speicherzelle aus dem zweiten Speicherzellenarray gelesen werden, ihre logischen Zustände ändern. In einigen Ausführungsformen werden die zusätzlichen Lesevorgänge des Vorgangs 642 durchgeführt, um zu bestimmen, ob mindestens eine Speicherzelle in dem zweiten Speicherzellenarray ihren logischen Zustand ändert. In einigen Ausführungsformen verbleibt das Verfahren 600 bei Vorgang 642 in einem Ruhezustand, bis der Login-Timer abläuft.
  • In einigen Ausführungsformen wird Vorgang 642 von der Steuereinheit 104 oder dem System 800 durchgeführt. In einigen Ausführungsformen wird Vorgang 642 von einem Prozessor, wie Prozessor 802 aus System 800 aus 8, durchgeführt.
  • In einigen Ausführungsformen fährt das Verfahren 600 nach Vorgang 642 mit Vorgang 630 fort.
  • Durch das Betreiben des Verfahrens 600 arbeitet die integrierte Schaltung, um die vorstehend in Bezug auf die integrierte Schaltung 500 erläuterten Vorteile zu erreichen. Obwohl das Verfahren 600 vorstehend in Bezug auf die 1, 2 und 3 beschrieben wurde, versteht sich, dass das Verfahren 600 die Merkmale aus einer oder mehreren von der 7 bis 8 verwendet. In einigen Ausführungsformen wurde das Verfahren 600 vorstehend in Bezug auf SRAM beschrieben, es ist aber auch auf DRAM oder eDRAM anwendbar, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • 7 ist ein Schaltbild einer integrierten Schaltung 700 gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 700 betrifft die integrierte Schaltung 500 aus 5. Die integrierte Schaltung 700 ist eine Ausführungsform eines Abschnitts der integrierten Schaltung 500, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • Die integrierte Schaltung 700 umfasst eine Steuereinheit 104, ein Speicherzellenarray 702 und eine Leistungsschaltung 710.
  • Das Speicherzellenarray 702 ist eine Ausführungsform eines Abschnitts des Speicherzellenarrays 102 oder 502 aus 5, und die Leistungsschaltung 710 ist eine Ausführungsform der Leistungsschaltung 520 oder 522 aus 5, und eine ähnlich detaillierte Beschreibung wird ausgelassen. In einigen Ausführungsformen ist das Speicherzellenarray 702 eine Ausführungsform von zwei Speicherzellen des Speicherzellenarrays 102 aus 5, und die Leistungsschaltung 710 ist eine Ausführungsform der Leistungsschaltung 520 aus 5, und eine ähnlich detaillierte Beschreibung wird ausgelassen. In einigen Ausführungsformen ist das Speicherzellenarray 702 eine Ausführungsform von zwei Speicherzellen des Speicherzellenarrays 502 aus 5, und die Leistungsschaltung 710 ist eine Ausführungsform der Leistungsschaltung 522 aus 5, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • Das Speicherzellenarray 702 ist eine Ausführungsform von zwei Speicherzellen MCB des Speicherzellenarrays 202 aus 2, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • Das Speicherzellenarray 702 umfasst eine Speicherzelle 704 und eine Speicherzelle 706. In einigen Ausführungsformen ist die Speicherzelle 704 eine Ausführungsform der Speicherzelle MCB aus Spalte 1 und Zeile 1 des Speicherzellenarrays 202, und die Speicherzelle 706 ist eine Ausführungsform der Speicherzelle MCB aus Spalte 1 und Zeile 2 des Speicherzellenarrays 202, und eine ähnlich detaillierte Beschreibung wird ausgelassen. In einigen Ausführungsformen entspricht jede der Speicherzelle 704 und der Speicherzelle 706 der Speicherzelle 300 aus 3, und eine ähnlich detaillierte Beschreibung wird ausgelassen. Andere Speicherzellen in dem Speicherzellenarray 202 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Die Speicherzelle 704 ist durch einen Knoten Nde3 mit einer Wortleitung WL[1], einer Bitleitung BL[1], einer Bitleitungsschiene BLB[1], einer Steuereinheit 102 und einer Leistungsschaltung gekoppelt. Die Speicherzelle 706 ist durch einen Knoten Nde3 mit einer Wortleitung WL[2], einer Bitleitung BL[2], einer Bitleitungsschiene BLB[2], einer Steuereinheit 102 und einer Leistungsschaltung gekoppelt.
  • In einigen Ausführungsformen ist der Knoten Nde3 eine Ausführungsform von dem Knoten Nde1 der Leistungsschaltung 520 oder dem Knoten Nde2 der Leistungsschaltung 520, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • In einigen Ausführungsformen ist der Knoten Nde3 dazu eingerichtet, eine Versorgungsspannung Vddv von der Leistungsschaltung 710 zu erhalten. In einigen Ausführungsformen entspricht die Versorgungsspannung Vddv der Versorgungsspannung Vddv1 der Leistungsschaltung 520 oder der Versorgungsspannung Vddv2 der Leistungsschaltung 520, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • Die Leistungsschaltung 710 ist dazu eingerichtet, eine Versorgung Vddv bereitzustellen, welche die Entladungszeit der Speicherzelle 704 oder 706 anpasst. Die Leistungsschaltung 710 ist durch den Knoten Nde3 mit den Speicherzellen 704 und 706 gekoppelt. Die Leistungsschaltung 710 ist dazu eingerichtet, den Speicherzellen 704 und 706 an dem Knoten Nde3 eine Versorgungsspannung Vddv bereitzustellen. In einigen Ausführungsformen ist die Leistungsschaltung 710 mit der Speicherzelle 704 gekoppelt, und die Speicherzelle 706 ist direkt mit der Versorgungsspannung VDD gekoppelt.
  • Die Leistungsschaltung 710 umfasst eine Treiberschaltung 11, einen PMOS-Transistor P3, einen Widerstand R1 und einen Kondensator C1. In einigen Ausführungsformen ist die Treiberschaltung 11 ein Nicht-Gatter.
  • Die Treiberschaltung 11 ist mit einem Gate des PMOS-Transistors P3 gekoppelt. Ein Eingangsanschluss der Treiberschaltung 11 ist dazu eingerichtet, ein Leistungssteuerungssignal Pwr Up zu erhalten. Ein Ausgangsanschluss der Treiberschaltung 11 ist dazu eingerichtet, ein Ausgangsleistungssteuerungssignal Pwr UpB zu erzeugen. In einigen Ausführungsformen ist das Ausgangsleistungssteuerungssignal Pwr_UpB als Reaktion darauf, dass die Treiberschaltung 11 ein Nicht-Gatter ist, von dem Leistungssteuerungssignal Pwr_Up invertiert.
  • Ein Ausgangsanschluss der Treiberschaltung I1 ist mit einem Gate des PMOS-Transistors P3 gekoppelt. Die Treiberschaltung I1 ist dazu eingerichtet, den PMOS-Transistor P3 auf der Grundlage des Ausgangsleistungssteuerungssignals Pwr UpB ein- oder auszuschalten.
  • Ein Source des PMOS-Transistors P3 ist mit der Versorgungsspannung VDD gekoppelt. Ein Drain des PMOS-Transistors P3 ist mit einem ersten Ende des Widerstands R1 gekoppelt. Ein zweites Ende des Widerstands R1 ist mit mindestens dem Knoten Nde3 oder einem ersten Ende des Kondensators C1 gekoppelt. Ein zweites Ende des Kondensators C1 ist mit der Referenzversorgungsspannung VSS gekoppelt.
  • Als Reaktion darauf, eingeschaltet zu werden, ist der PMOS-Transistor P3 dazu eingerichtet, dem ersten Ende des Widerstands R1 eine Versorgungsspannung VDD bereitzustellen. Als Reaktion darauf, ausgeschaltet zu werden, ist der PMOS-Transistor P3 dazu eingerichtet, dem ersten Ende des Widerstands R1 keine Versorgungsspannung VDD bereitzustellen. In einigen Ausführungsformen entspricht die Versorgungsspannung VDD der Versorgungsspannung Vddv. In einigen Ausführungsformen unterscheidet sich die Versorgungsspannung VDD von der Versorgungsspannung Vddv.
  • In einigen Ausführungsformen entspricht der Widerstand R1 dem internen Widerstand der Leistungsschaltung 710. In einigen Ausführungsformen entspricht der Widerstand R1 einem zusätzlichen Widerstand, der zu der Leistungsschaltung 710 hinzugefügt wird. In einigen Ausführungsformen ist der Widerstand R1 ein Dünnfilmwiderstand oder ein Wannenwiderstand. In einigen Ausführungsformen ist der Widerstand R1 ein Widerstand aus Polysilizium.
  • In einigen Ausführungsformen entspricht der Kondensator C1 der internen Kapazität der Leistungsschaltung 710. In einigen Ausführungsformen entspricht der Kondensator C1 einem zusätzlichen Kondensator, der zu der Leistungsschaltung 710 hinzugefügt wird, um die Kapazität der Leistungsschaltung anzupassen. In einigen Ausführungsformen ist der Kondensator C1 wie in 5 erörtert angepasst, um somit die Datenhaltezeit des Speicherzellenarrays 102 oder 502 anzupassen. In einigen Ausführungsformen ist der Kondensator C1 durch einen Metall-Isolator-Metall (MIM)-Kondensator oder einen Metall-Oxid-Metall (MOM)-Kondensator implementiert. In einigen Ausführungsformen liegt eine Kapazität je Flächeneinheit des Kondensators C1 im Bereich von etwa 2 fF/µm2 bis etwa 5 fF/(µm2. In einigen Ausführungsformen liegt eine Leistung je Flächeneinheit des Widerstands R1 in einem Bereich von etwa 5 KW/(µm2 bis etwa 10 KW/(µm2.
  • Andere Konfigurationen der oder Anzahlen an Elementen für Leistungsschaltung 710 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • Andere Konfigurationen der oder Anzahlen an Elementen für die integrierte Schaltung 700 liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • 8 ist eine schematische Darstellung eines Systems 800 gemäß einigen Ausführungsformen. In einigen Ausführungsformen ist das System 800 eine Ausführungsform von mindestens der Steuereinheit 104 aus 1, 5 oder 7, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • In einigen Ausführungsformen ist das System 800 eine Ausführungsform von mindestens der integrierten Schaltung 100, 400 oder 700 aus 1, 4 oder 7, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • In einigen Ausführungsformen sind Abschnitte des Systems 800 eine Ausführungsform von mindestens der Speicherschaltung 200 aus 2 oder der Speicherzelle 300 aus 3, und eine ähnlich detaillierte Beschreibung wird ausgelassen.
  • In einigen Ausführungsformen ist das System 800 dazu eingerichtet, eine(s) oder mehrere von einem Speicherzellenarray 102 oder 202, einer Speicherzelle 300, einer X-Dekodierschaltung 106, einer Y-Dekodierschaltung 108, einer Leseschaltung 110 oder einer Speicherschaltung 200 oder 702 zu steuern. In einigen Ausführungsformen ist das System 800 dazu eingerichtet, einen oder mehrere Vorgänge des Verfahrens 400 oder Verfahren 600 durchzuführen.
  • Das System 800 umfasst einen Hardwareprozessor 802 und ein nicht flüchtiges computerlesbares Speichermedium 804 (z. B. Speicher 804), auf dem der Computerprogrammcode 806, d. h. ein Satz an ausführbaren Befehlen 806, kodiert, d. h. gespeichert, wird. Das computerlesbare Speichermedium 804 ist dazu eingerichtet, mit mindestens dem Speicherzellenarray 102 oder 202, der Speicherzelle 300, der X-Dekodierschaltung 106, der Y-Dekodierschaltung 108, der Leseschaltung 110 oder der Speicherschaltung 200 oder 702, oder mit mindestens der Steuereinheit 104 aus 1, 5 oder 7, oder mit mindestens der integrierten Schaltung 100, 400 oder 700 aus 1, 4 oder 7 eine Schnittstelle zu bilden.
  • Der Prozessor 802 ist über einen Bus 808 elektrisch mit dem computerlesbaren Speichermedium 804 gekoppelt. Der Prozessor 802 ist außerdem über Bus 808 elektrisch mit einer E/A-Schnittstelle 810 gekoppelt. Eine Netzwerkschnittstelle 812 ist außerdem über Bus 808 mit dem Prozessor 802 verbunden. Die Netzwerkschnittstelle 812 ist mit einem Netzwerk 814 verbunden, sodass der Prozessor 802 und das computerlesbare Speichermedium 804 sich über das Netzwerk 814 mit externen Elementen verbinden können. Der Prozessor 802 ist dazu eingerichtet, den Computerprogrammcode 806, der auf dem computerlesbaren Speichermedium 804 kodiert ist auszuführen, um das System 800 zum Durchführen eines Abschnitts oder aller Vorgänge, die in mindestens dem Verfahren 400 oder 600 beschrieben werden, zu befähigen. In einigen Ausführungsformen ist das Netzwerk 814 kein Teil des Systems 800.
  • In einigen Ausführungsformen ist der Prozessor 802 eine zentrale Verarbeitungseinheit (CPU - central processing unit), ein Multiprozessor, eine verteilte Verarbeitungsleseschaltung, eine anwendungsspezifische integrierte Schaltung (ASIC - application specific integrated circuit) und/oder eine geeignete Verarbeitungseinheit.
  • In einigen Ausführungsformen ist das computerlesbare Speichermedium 804 eine elektronische, magnetische, optische, elektromagnetische, Infrarot- und/oder Halbleiter-Leseschaltung (bzw. -Gerät oder -Vorrichtung). Beispielsweise umfasst das computerlesbare Speichermedium 804 einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine entnehmbare Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Nur-Lese-Speicher (ROM), eine magnetische Festplatte und/oder eine optische Platte. In einigen Ausführungsformen, in denen optische Datenträger verwendet werden, umfasst das computerlesbare Speichermedium 804 eine CD-ROM (Compact Disc Read-Only Memory), eine CD-RW (Compact Disc ReWritable) und/oder eine DVD (Digital Video Disc).
  • In einigen Ausführungsformen speichert das Speichermedium 804 den Computerprogrammcode 806, der dazu eingerichtet ist zu bewirken, dass das System 800 einen oder mehrere Vorgänge aus mindestens dem Verfahren 400 oder 600 durchführt. In einigen Ausführungsformen speichert das Speichermedium 804 außerdem Informationen, die zum Durchführen mindestens des Verfahrens 400 oder 600 verwendet werden, sowie Informationen, die während des Durchführens mindestens des Verfahrens 400 oder 600 erzeugt werden, wie eine erste Zeit 816, eine Mindestzeit 818, Daten 820, ein Flag 822 und eine Benutzerschnittstelle 824 und/oder ein Satz von ausführbaren Befehlen, um einen oder mehrere Vorgänge aus mindestens dem Verfahren 400 oder 600 durchzuführen.
  • In einigen Ausführungsformen speichert das Speichermedium 804 Befehle (z. B. Computerprogrammcode 806), um sich mit mindestens dem Speicherzellenarray 102 oder 202, der Speicherzelle 300, der X-Dekodierschaltung 106, der Y-Dekodierschaltung 108, der Leseschaltung 110 oder der Speicherschaltung 200 oder 702, der Steuereinheit 104, der integrierten Schaltung 100, 400 oder 700 zu verknüpfen, Die Befehle (z. B. Computerprogrammcode 806) ermöglichen es dem Prozessor 802, Anweisungen zu erzeugen, die von mindestens dem Speicherzellenarray 102 oder 202, den Speicherzellen 300, der X-Dekodierschaltung 106, der Y-Dekodierschaltung 108, der Leseschaltung 110 oder der Speicherschaltung 200 oder 702, der Steuereinheit 104. der integrierten Schaltung 100, 400 oder 700 gelesen werden können, um einen oder mehrere Vorgänge von mindestens dem Verfahren 400 oder 600 während des Betriebs der integrierten Schaltung 100, 500 oder 700 effizient umzusetzen.
  • Das System 800 umfasst eine E/A-Schnittstelle 810. Die E/A-Schnittstelle 810 ist mit einer externen Schaltung gekoppelt. In einigen Ausführungsformen umfasst die E/A-Schnittstelle 810 eine Tastatur, ein Tastenfeld, eine Maus, einen Trackball, ein Touchpad und/oder Cursor-Richtungstasten zum Kommunizieren von Informationen und Befehlen an den Prozessor 802.
  • Das System 800 umfasst außerdem eine Netzwerkschnittstelle 812, die mit dem Prozessor 802 gekoppelt wird. Die Netzwerkschnittstelle 812 ermöglicht es dem System 800, mit dem Netzwerk 814 zu kommunizieren, mit dem eine oder mehrere andere Computerleseschaltungen verbunden sind. Die Netzwerkschnittstelle 812 umfasst Drahtlosnetzwerkschnittstellen wie Bluetooth, Wi-Fi, WiMAX, GPRS oder WCDMA; oder drahtgebundene Netzwerkschnittstellen wie Ethernet, USB oder IEEE-884. In einigen Ausführungsformen wird mindestens das Verfahren 400 oder 600 in zwei oder mehr Leseschaltungen 800 implementiert, und die Informationen wie eine erste Zeit, eine Mindestzeit, Daten, ein Flag und eine Benutzerschnittstelle werden von dem Netzwerk 814 zwischen den verschiedenen Leseschaltungen 800 ausgetauscht.
  • Das System 800 ist dazu eingerichtet, von der E/A-Schnittstelle 810 oder der Netzwerkschnittstelle 812 Informationen zu erhalten, die erste Zeitwerte betreffen. Die Informationen werden über den Bus 808 an den Prozessor 802 übermittelt, um die ersten Zeitwerte seit dem Ausschalten der integrierten Schaltung 100, 500 oder 700 zu bestimmen, messen oder vergleichen. Die ersten Zeitwerte werden anschließend auf dem computerlesbaren Speichermedium 804 als die erste Zeit 816 gespeichert. In einigen Ausführungsformen umfasst die erste Zeit 816 eine oder mehrere der ersten Zeit aus dem Verfahren 400 oder 600. Das System 800 ist dazu eingerichtet, von der E/A-Schnittstelle 810 oder der Netzwerkschnittstelle 812 Informationen zu erhalten, die eine Mindestzeit betreffen. Die Informationen werden auf dem computerlesbaren Medium 804 als die Mindestzeit 818 gespeichert. In einigen Ausführungsformen umfasst die Mindestzeit die Mindestzeit des Verfahrens 400 oder 600. Das System 800 ist dazu eingerichtet, von der E/A-Schnittstelle 810 oder der Netzwerkschnittstelle 812 Informationen zu erhalten, die Daten betreffen. Die Informationen werden auf dem computerlesbaren Medium 804 als die Daten 820 gespeichert. In einigen Ausführungsformen umfassen die Daten mindestens die Daten, die in dem Verfahren 400 oder 600 geschrieben oder gelesen werden. Das System 800 ist dazu eingerichtet, von der E/A-Schnittstelle 810 oder der Netzwerkschnittstelle 812 Informationen zu erhalten, die ein Flag betreffen. Die Informationen werden auf dem computerlesbaren Medium 804 als das Flag 822 gespeichert. In einigen Ausführungsformen umfasst das Flag mindestens das Flag des Verfahrens 400, das erste Flag des Verfahrens 600 oder das zweite Flag des Verfahrens 600. Das System 800 ist dazu eingerichtet, von der E/A-Schnittstelle 810 oder der Netzwerkschnittstelle 812 Informationen zu erhalten, die eine Benutzeroberfläche betreffen. Die Informationen werden auf dem computerlesbaren Medium 804 als die Benutzerschnittstelle 824 gespeichert.
  • In einigen Ausführungsformen wird mindestens das Verfahren 400 oder 600 als unabhängige Softwareanwendung zum Ausführen durch einen Prozessor implementiert. In einigen Ausführungsformen wird mindestens das Verfahren 400 oder 600 als Softwareanwendung, die ein Teil einer zusätzlichen Softwareanwendung ist, implementiert. In einigen Ausführungsformen wird mindestens das Verfahren 400 oder 600 als ein Plug-in für eine Softwareanwendung implementiert. In einigen Ausführungsformen wird mindestens das Verfahren 400 oder 600 als eine Softwareanwendung, die ein Abschnitt eines Authentifizierungstools ist, implementiert. In einigen Ausführungsformen wird mindestens das Verfahren 400 oder 600 als eine Softwareanwendung, die von einem Authentifizierungstool verwendet wird, implementiert. In einigen Ausführungsformen wird das Authentifizierungstool verwendet, um die Zugangsdaten eines Benutzers von mindestens der Speicherschaltung 100, 400 oder 500 zu authentifizieren.
  • In einigen Ausführungsformen wird mindestens das Verfahren 400 oder 600 durch eine integrierte Schaltung wie integrierte Schaltung 100, 500 oder 700 implementiert, um mindestens die Speicherschaltung 200 oder das Speicherzellenarray 102 oder 202 basierend auf einem oder mehreren Befehlen, die von dem System 800 erzeugt werden zu betreiben.
  • In einigen Ausführungsformen werden einer oder mehrere der Vorgänge des Verfahrens 400 oder 600 nicht durchgeführt. Ferner dienen die verschiedenen Transistoren vom N-Typ oder P-Typ, die in 3 gezeigt werden und einen bestimmten Dotierstofftyp (z. B. N-Typ oder P-Typ) aufweisen, der Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten Transistortyp beschränkt, und einer oder mehrere der Transistoren vom N-Typ und/oder P-Typ, die in 3 gezeigt werden, können durch einen entsprechenden Transistor eines anderen Typs von Transistor/Dotierstoff ersetzt werden. Ebenso dienen die Low- oder High-Logikwerte von verschiedenen Signalen, die in der vorstehenden Beschreibung verwendet werden, auch der Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten Logikwert beim Aktivieren und/oder Deaktivieren eines Signals beschränkt. Das Auswählen anderer Logikwerte liegt innerhalb des Schutzumfangs von verschiedenen Ausführungsformen. Das Auswählen von anderen Anzahlen von Transistoren aus 3 liegt innerhalb des Schutzumfangs von verschiedenen Ausführungsformen.
  • Eine Durchschnittsfachperson wird ohne Weiteres erkennen, dass eine oder mehrere der offenbarten Ausführungsformen einen oder mehrere der oben beschriebenen Vorteile erzielen. Nach dem Lesen der vorstehenden Beschreibung wird die Durchschnittsfachperson in der Lage sein, verschiedene Änderungen, Ersetzungen von Äquivalenten und verschiedene andere Ausführungsformen, wie sie vorliegend allgemein offenbart sind, zu implementieren. Der Schutzumfang der vorliegenden Erfindung soll daher nur durch die Definitionen beschränkt sein, die in den beigefügten Ansprüchen und deren Äquivalenten enthalten sind.
  • Ein Aspekt dieser Beschreibung betrifft ein Verfahren zum Betreiben einer integrierten Schaltung, die ein erstes Speicherzellenarray umfasst. In einigen Ausführungsformen umfasst das Verfahren Schreiben von Daten auf jede Speicherzelle in einem ersten Speicherzellenarray, Ausschalten der integrierten Schaltung, Einschalten der integrierten Schaltung, Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung, und als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray, Bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist. Die integrierte Schaltung umfasst ein erstes Speicherzellenarray.
  • Ein weiterer Aspekt dieser Beschreibung betrifft ein Verfahren zum Betreiben einer integrierten Schaltung, die ein erstes Speicherzellenarray und ein zweites Speicherzellenarray umfasst. In einigen Ausführungsformen umfasst das Verfahren Schreiben von Daten auf jede Speicherzelle in dem ersten Speicherzellenarray, Schreiben von Daten auf jede Speicherzelle in dem zweiten Speicherzellenarray, Ausschalten der integrierten Schaltung, Einschalten der integrierten Schaltung, Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung, Lesen von Daten von jeder Speicherzelle in dem zweiten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung, und als Reaktion auf das Lesen von Daten von jeder Speicherzelle in mindestens dem ersten Speicherzellenarray oder dem zweiten Speicherzellenarray, Bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist.
  • Noch ein weiterer Aspekt dieser Beschreibung betrifft eine integrierte Schaltung. Die integrierte Schaltung umfasst ein erstes Speicherzellenarray und eine Steuereinheit, die mit dem ersten Speicherzellenarray gekoppelt ist. In einigen Ausführungsformen umfasst das erste Speicherzellenarray ein erstes Array aus flüchtigen Speicherzellen, die eine erste Datenhaltezeit aufweisen. In einigen Ausführungsformen ist die Steuereinheit dazu eingerichtet, als Reaktion auf das erfolgreiche Einloggen in die integrierte Schaltung, Daten auf jede Speicherzelle in dem ersten Speicherzellenarray zu schreiben, als Reaktion auf das Einschalten der integrierten Schaltung, Daten von jeder Speicherzelle in dem ersten Speicherzellenarray zu lesen, und als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray, zu bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, sodass die Fachperson die Aspekte der vorliegenden Offenbarung besser verstehen kann. Die Fachperson sollte sich darüber im Klaren sein, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Abwandeln anderer Prozesse und Strukturen verwenden kann, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der vorliegend vorgestellten Ausführungsformen zu erzielen. Die Fachperson sollte auch erkennen, dass derartige äquivalente Konstruktionen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Modifikationen hieran vornehmen kann, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/051656 [0001]

Claims (20)

  1. Verfahren zum Betreiben einer integrierten Schaltung, wobei die integrierte Schaltung ein erstes Speicherzellenarray umfasst, wobei das Verfahren Folgendes umfasst: Schreiben von Daten auf jede Speicherzelle in dem ersten Speicherzellenarray; Ausschalten der integrierten Schaltung; Einschalten der integrierten Schaltung; Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung;und Bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist, als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray.
  2. Verfahren nach Anspruch 1, wobei das Schreiben von Daten auf jede Speicherzelle in dem ersten Speicherzellenarray Folgendes umfasst: Schreiben einer logischen 1 auf jede Speicherzelle in dem ersten Speicherzellenarray.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist, Folgendes umfasst: Bestimmen, dass die Daten, die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  4. Verfahren nach Anspruch 3, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist, ferner Folgendes umfasst: Bestimmen, dass eine erste Zeit seit dem Ausschalten der integrierten Schaltung länger als eine Mindestzeit ist, als Reaktion auf das Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden; Setzen eines Flags auf einen ersten Wert als Reaktion auf das Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung länger als die Mindestzeit ist; und Ermöglichen eines Authentifizierungsvorgangs der integrierten Schaltung als Reaktion darauf, dass das Flag den ersten Wert aufweist.
  5. Verfahren nach Anspruch 4, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist, Folgendes umfasst: Bestimmen, dass die Daten, die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  6. Verfahren nach Anspruch 5, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist, ferner Folgendes umfasst: Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist, als Reaktion auf das Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden; Setzen des Flags auf einen zweiten Wert als Reaktion auf das Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist, wobei sich der zweite Wert von dem ersten Wert unterscheidet; und Nicht-Ermöglichen des Authentifizierungsvorgangs der integrierten Schaltung als Reaktion darauf, dass das Flag den zweiten Wert aufweist.
  7. Verfahren zum Betreiben einer integrierten Schaltung, wobei die integrierte Schaltung ein erstes Speicherzellenarray und ein zweites Speicherzellenarray aufweist, wobei das Verfahren Folgendes umfasst: Schreiben von Daten auf jede Speicherzelle in dem ersten Speicherzellenarray; Schreiben von Daten auf jede Speicherzelle in dem zweiten Speicherzellenarray; Ausschalten der integrierten Schaltung; Einschalten der integrierten Schaltung; Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung; Lesen von Daten von jeder Speicherzelle in dem zweiten Speicherzellenarray als Reaktion auf das Einschalten der integrierten Schaltung; und Bestimmen, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist, als Reaktion auf das Lesen von Daten von jeder Speicherzelle in mindestens dem ersten Speicherzellenarray oder dem zweiten Speicherzellenarray.
  8. Verfahren nach Anspruch 7, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung, als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray zu ermöglichen ist, Folgendes umfasst: Bestimmen, ob die Daten, die von mindestens einer Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  9. Verfahren nach Anspruch 8, wobei das Bestimmen, ob die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden, Folgendes umfasst: Bestimmen, ob die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  10. Verfahren nach Anspruch 9, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung, als Reaktion auf das Lesen von Daten von jeder Speicherzelle des ersten Speicherzellenarrays zu ermöglichen ist, ferner Folgendes umfasst: Bestimmen, ob eine erste Zeit seit dem Ausschalten der integrierten Schaltung nicht länger als eine Mindestzeit ist, als Reaktion auf das Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden; Setzen eines ersten Flags auf einen ersten Wert als Reaktion auf das Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist; und Nicht-Ermöglichen des Authentifizierungsvorgangs der integrierten Schaltung als Reaktion darauf, dass das erste Flag den ersten Wert aufweist.
  11. Verfahren nach Anspruch 10, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung, als Reaktion auf das Lesen von Daten von jeder Speicherzelle des ersten Speicherzellenarrays zu ermöglichen ist, ferner Folgendes umfasst: Warten, bis die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden; Bestimmen, ob die erste Zeit seit dem Ausschalten der integrierten Schaltung länger als die Mindestzeit ist, als Reaktion auf das Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden; Setzen des ersten Flags auf einen zweiten Wert als Reaktion auf das Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung länger als die Mindestzeit ist, wobei sich der zweite Wert von dem ersten Wert unterscheidet; und Ermöglichen des Authentifizierungsvorgangs der integrierten Schaltung als Reaktion darauf, dass das erste Flag den zweiten Wert aufweist.
  12. Verfahren nach Anspruch 8, wobei das Bestimmen, ob die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden, Folgendes umfasst: Bestimmen, ob die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  13. Verfahren nach Anspruch 12, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung, als Reaktion auf das Lesen von Daten von dem zweiten Speicherzellenarray zu ermöglichen ist, Folgendes umfasst: Bestimmen, ob die Daten, die von mindestens einer Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden, als Reaktion auf das Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem ersten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem ersten Speicherzellenarray geschrieben werden.
  14. Verfahren nach Anspruch 13, wobei das Bestimmen, ob die Daten, die von der mindestens einen Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden, Folgendes umfasst: Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden.
  15. Verfahren nach Anspruch 14, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung, als Reaktion auf das Lesen von Daten von dem zweiten Speicherzellenarray zu ermöglichen ist, ferner Folgendes umfasst: Bestimmen, ob eine erste Zeit seit dem Ausschalten der integrierten Schaltung länger als eine Mindestzeit ist, als Reaktion auf das Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, nicht den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden; Setzen eines ersten Flags auf einen ersten Wert als Reaktion auf das Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung länger als die Mindestzeit ist; und Ermöglichen des Authentifizierungsvorgangs der integrierten Schaltung als Reaktion darauf, dass das erste Flag den ersten Wert aufweist.
  16. Verfahren nach Anspruch 15, wobei das Bestimmen, ob die Daten, die von der mindestens einen Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden, Folgendes umfasst: Bestimmen, ob die Daten, die von der mindestens einen Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden.
  17. Verfahren nach Anspruch 16, wobei das Bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung, als Reaktion auf das Lesen von Daten von dem zweiten Speicherzellenarray zu ermöglichen ist, ferner Folgendes umfasst: Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist, als Reaktion auf das Bestimmen, dass die Daten, die von der mindestens einen Speicherzelle in dem zweiten Speicherzellenarray gelesen werden, den Daten entsprechen, die auf die mindestens eine Speicherzelle in dem zweiten Speicherzellenarray geschrieben werden; Setzen des ersten Flags auf einen zweiten Wert, wobei sich der zweite Wert von dem ersten Wert unterscheidet, als Reaktion auf das Bestimmen, dass die erste Zeit seit dem Ausschalten der integrierten Schaltung nicht länger als die Mindestzeit ist; und Nicht-Ermöglichen des Authentifizierungsvorgangs der integrierten Schaltung als Reaktion darauf, dass das erste Flag den zweiten Wert aufweist.
  18. Verfahren nach Anspruch 17, wobei das Schreiben von Daten auf jede Speicherzelle in dem ersten Speicherzellenarray Folgendes umfasst: Schreiben einer logischen 1 auf jede Speicherzelle in dem ersten Speicherzellenarray; und das Schreiben von Daten auf jede Speicherzelle in dem zweiten Speicherzellenarray, umfassend: Schreiben der logischen 1 auf jede Speicherzelle in dem zweiten Speicherzellenarray.
  19. Integrierte Schaltung, umfassend: ein erstes Speicherzellenarray, umfassend: ein erstes Array aus flüchtigen Speicherzellen, die eine erste Datenhaltezeit aufweisen, und eine Steuereinheit, die mit dem ersten Speicherzellenarray gekoppelt ist, wobei die Steuereinheit derart eingerichtet ist, dass sie: als Reaktion auf das erfolgreiche Einloggen in die integrierte Schaltung, Daten auf jede Speicherzelle in dem ersten Speicherzellenarray schreibt; als Reaktion auf das Einschalten der integrierten Schaltung, Daten von jeder Speicherzelle in dem ersten Speicherzellenarray liest; und als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem ersten Speicherzellenarray, bestimmt, ob ein Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist.
  20. Integrierte Schaltung nach Anspruch 19, ferner umfassend: ein zweites Speicherzellenarray, das mit der Steuereinheit gekoppelt ist, wobei das zweite Speicherzellenarray Folgendes umfasst: ein zweites Array aus flüchtigen Speicherzellen, die eine zweite Datenhaltezeit aufweisen, die sich von der ersten Datenhaltezeit unterscheidet; wobei sich eine erste Größe des ersten Speicherzellenarrays von einer zweiten Größe des zweiten Speicherzellenarrays unterscheidet; und wobei die Steuereinheit ferner dazu eingerichtet ist: als Reaktion auf das erfolgreiche Einloggen in die integrierte Schaltung, Daten auf jede Speicherzelle in dem zweiten Speicherzellenarray zu schreiben; als Reaktion auf das Einschalten der integrierten Schaltung, Daten von jeder Speicherzelle in dem zweiten Speicherzellenarray zu lesen; und als Reaktion auf das Lesen von Daten von jeder Speicherzelle in dem zweiten Speicherzellenarray, zu bestimmen, ob der Authentifizierungsvorgang der integrierten Schaltung zu ermöglichen ist.
DE102021108353.2A 2020-07-14 2021-04-01 Verfahren zum betreiben einer integrierten schaltung und integrierte schaltung Pending DE102021108353A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063051656P 2020-07-14 2020-07-14
US63/051,656 2020-07-14
US17/217,215 US11621036B2 (en) 2020-07-14 2021-03-30 Method of operating an integrated circuit and integrated circuit
US17/217,215 2021-03-30

Publications (1)

Publication Number Publication Date
DE102021108353A1 true DE102021108353A1 (de) 2022-01-20

Family

ID=76920513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021108353.2A Pending DE102021108353A1 (de) 2020-07-14 2021-04-01 Verfahren zum betreiben einer integrierten schaltung und integrierte schaltung

Country Status (7)

Country Link
US (2) US11621036B2 (de)
EP (1) EP3940576A1 (de)
JP (1) JP2022018111A (de)
KR (1) KR102579114B1 (de)
CN (1) CN113571107A (de)
DE (1) DE102021108353A1 (de)
TW (1) TWI787830B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111260A1 (en) * 2017-12-07 2019-06-13 Bar-Ilan University Secured memory
CN112041825A (zh) * 2018-05-02 2020-12-04 株式会社半导体能源研究所 半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2819070B1 (fr) * 2000-12-28 2003-03-21 St Microelectronics Sa Procede et dispositif de protection conte le piratage de circuits integres
KR100560665B1 (ko) * 2003-07-02 2006-03-16 삼성전자주식회사 독출 방지 기능을 갖는 반도체 메모리 장치
FR2890485A1 (fr) * 2005-09-02 2007-03-09 St Microelectronics Sa Circuit integre ayant une memoire de donnees protegee contre l'effacement uv
KR20070052113A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 스마트카드 및 그것의 쓰기 제어 방법
JP2008198311A (ja) * 2007-02-15 2008-08-28 Renesas Technology Corp 磁気記憶集積回路装置
CN101533674A (zh) * 2008-03-11 2009-09-16 盛群半导体股份有限公司 多个非易失性存储器共用一电压泵浦的架构与方法
US20110185208A1 (en) 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
CN103345936B (zh) * 2011-04-19 2016-08-03 黑龙江大学 任意k值和8值dram的写入电路和读出电路
CN102820970B (zh) * 2011-06-08 2016-08-03 宏达国际电子股份有限公司 电子装置及其电池模块的认证方法
US8590010B2 (en) * 2011-11-22 2013-11-19 International Business Machines Corporation Retention based intrinsic fingerprint identification featuring a fuzzy algorithm and a dynamic key
US9158361B2 (en) 2011-12-05 2015-10-13 University Of Massachusetts Methods and systems for improving security in zero-power devices
KR101977733B1 (ko) * 2012-07-12 2019-05-13 삼성전자주식회사 오류 기반 공격의 검출 방법
US10068631B2 (en) * 2015-07-08 2018-09-04 Texas Instruments Incorporated Dual mode memory array security apparatus, systems and methods
US10199090B2 (en) * 2016-09-21 2019-02-05 Apple Inc. Low active power write driver with reduced-power boost circuit
CN107729196B (zh) * 2017-09-30 2020-11-27 东信和平科技股份有限公司 智能卡断电测试方法
KR20190099693A (ko) * 2018-02-19 2019-08-28 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11580214B2 (en) * 2019-08-27 2023-02-14 Micron Technology, Inc. Authentication logging using circuitry degradation
US11049555B1 (en) * 2020-05-08 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM power-up random number generator

Also Published As

Publication number Publication date
JP2022018111A (ja) 2022-01-26
KR20220008747A (ko) 2022-01-21
US11621036B2 (en) 2023-04-04
EP3940576A1 (de) 2022-01-19
TWI787830B (zh) 2022-12-21
US20230238057A1 (en) 2023-07-27
US20220020427A1 (en) 2022-01-20
TW202217818A (zh) 2022-05-01
CN113571107A (zh) 2021-10-29
KR102579114B1 (ko) 2023-09-14

Similar Documents

Publication Publication Date Title
DE112012004439B4 (de) Speichergestützte intrinsische Fingerabdruck-Identifikation mit einem Fuzzy-Algorithmus und einem dynamischen Schlüssel
DE112016006170T5 (de) Puf-werterzeugung unter verwendung einer anti-schmelzsicherungs-speicheranordnung
DE102014019386A1 (de) Lesen von Daten aus einer Speicherzelle
DE112013007054T5 (de) Vorrichtung für Schreib- und Lese-Vorgänge mit geringem Energieverbrauch für einen resistiven Speicher
DE102016209540A1 (de) Boost-steuerung zur verbesserung eines sram-schreibvorgangs
DE3942386C2 (de) Zeitgabeschaltung für einen Halbleiterspeicher
DE602004006848T2 (de) Test für schwache sram-zellen
DE102021108353A1 (de) Verfahren zum betreiben einer integrierten schaltung und integrierte schaltung
DE102012221806A1 (de) Speicher-Array mit doppelter Stromversorgung, das eine Steuerschaltung besitzt, die für Bitzeilen-Vorlaufladevorgänge dynamisch eine niedrigere von zwei Versorgungsspannungen auswählt, sowie ein zugehöriges Verfahren
DE4231355C2 (de) Statische Schreib/Lesespeicheranordnung
DE102012104648A1 (de) Techniken zur Verifikation einer Verlässlichkeit eines Speichers
DE10297767T5 (de) Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung
DE102019120360A1 (de) Speichervorrichtung mit selektiver vorladung
DE102018127085A1 (de) Balancierte koppelungsstruktur für eine anwendung einer physisch nicht klonbaren funktion (puf)
DE102018131112A1 (de) Speicherschaltung und Betriebsverfahren
DE102016125404A1 (de) Dual-rail-speicher, speichermakro und zugehöriges hybrides stromversorgungsverfahren
EP1119004A1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE102014102623A1 (de) Speicheranordnung und verfahren zum detektieren eines angriffs auf eine speicheranordnung
DE102016100015A1 (de) Doppelschienenspeicher, Speichermakro und zugehöriges Hybrid-Stromversorgungsverfahren
DE102018131161A1 (de) Floatende datenleitungsschaltkreise und verfahren
DE102013012234B4 (de) Speichervorrichtung und Verfahren zum Versetzen einer Speicherzelle in einen Zustand mit einer reduzierten Leckstromaufnahme
DE102021130713A1 (de) Niedrigleckage-leseschaltung, die niedrigleckage-leseschaltung beinhaltende speicherschaltung und verfahren
DE102006012187B3 (de) Vorrichtung und Verfahren zur Verringerung des Leckstroms von Speicherzellen im Energiesparmodus
DE102014119139A1 (de) Verfolgungsmechanismus
US11355183B2 (en) Memory device with word line pulse recovery

Legal Events

Date Code Title Description
R012 Request for examination validly filed