DE102021103429A1 - Verbindungsstruktur und deren Herstellungsverfahren - Google Patents

Verbindungsstruktur und deren Herstellungsverfahren Download PDF

Info

Publication number
DE102021103429A1
DE102021103429A1 DE102021103429.9A DE102021103429A DE102021103429A1 DE 102021103429 A1 DE102021103429 A1 DE 102021103429A1 DE 102021103429 A DE102021103429 A DE 102021103429A DE 102021103429 A1 DE102021103429 A1 DE 102021103429A1
Authority
DE
Germany
Prior art keywords
dielectric layer
doped
metal
dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021103429.9A
Other languages
English (en)
Inventor
Kuo-Ju Chen
Chun-Hsien Huang
Su-Hao LIU
Liang-Yin Chen
Huicheng Chang
Yee-Chia Yeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021103429A1 publication Critical patent/DE102021103429A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Joining Of Building Structures In Genera (AREA)
  • Handcart (AREA)

Abstract

Eine Verbindungsstruktur umfasst eine erste dielektrische Schicht, die über einem Substrat und einem leitfähigen Merkmal angeordnet ist, eine dotierte dielektrische Schicht, die über der ersten dielektrischen Schicht angeordnet ist, einen ersten Metallabschnitt, der in der ersten dielektrischen Schicht angeordnet ist und in Kontakt mit dem leitfähigen Merkmal steht, und einen dotierten Metallabschnitt, der über dem ersten Metallabschnitt angeordnet ist. Der erste Metallabschnitt und der dotierte Metallabschnitt enthalten ein gleiches Edelmetallmaterial. Die dotierte dielektrische Schicht und der dotierte Metallabschnitt enthalten gleiche Dotierstoffe.

Description

  • PRIORITÄTSDATEN
  • Dieses Patent beansprucht die Priorität der am 21. April 2020 eingereichten vorläufigen US-Patentanmeldung 63/013,179 , deren gesamte Offenbarung hiermit durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Die Halbleiterindustrie für integrierte Schaltungen (ICs) durchlebte ein schnelles Wachstum. Technologische Fortschritte bei IC-Materialien und IC-Design haben zu kontinuierlichen Verbesserungen in den nachfolgenden Generationen von ICs geführt. Von Generation zu Generation werden die Schaltungen kleiner und komplexer. Diese Fortschritte haben jedoch auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
  • Im Laufe der IC-Evolution hat sich die Funktionsdichte (d.h. die Anzahl der miteinander verbundenen Bauelemente pro Chipfläche) allgemein erhöht, während sich die geometrische Größe (d.h. das kleinste Bauteil (oder die kleinste Leitung), das durch einen Fertigungsprozess hergestellt werden kann) verkleinert hat. Dieser Skalierungsprozess bietet allgemein Vorteile, indem er die Produktionseffizienz erhöht und die damit verbundenen Kosten senkt.
  • Bei immer kleiner werdenden Merkmalsgrößen jedoch werden die Fertigungsprozesse immer schwieriger durchzuführen. Somit besteht die Herausforderung, zuverlässige Halbleitervorrichtungen mit immer kleineren Größen zu formen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den begleitfähigen Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1 ist eine fragmentarische Querschnittsansicht einer Halbleiterstruktur.
    • 2 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Verbindungsstruktur gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 3A bis 3F sind schematische Zeichnungen, die verschiedene Stadien in einem Verfahren zur Herstellung einer Verbindungsstruktur gemäß Aspekten einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung zeigen.
    • 4 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 5 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 6A bis 6D sind schematische Zeichnungen, die verschiedene Stadien eines Verfahrens zur Herstellung einer Verbindungsstruktur gemäß Aspekten einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung zeigen.
    • 7 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 8 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 9 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 10 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 11 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 12 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Verbindungsstruktur gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 13A bis 13E sind schematische Zeichnungen, die verschiedene Stadien in einem Verfahren zur Herstellung einer Verbindungsstruktur gemäß Aspekten einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung zeigen.
    • 14 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 15 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 16 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 17 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 18 ist eine schematische Zeichnung, die eine Verbindungsstruktur gemäß Aspekten von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung bietet viele verschiedene Ausführungsformen und Beispiele für die Implementierung verschiedener Merkmale des bereitgestellten Gegenstands. Zur Vereinfachung der vorliegenden Offenbarung werden im Folgenden spezifische Beispiele für Elemente und Anordnungen beschrieben. Dies sind natürlich nur beispielhaft und sollen nicht einschränkend sein. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal gegebenenfalls nicht in direktem Kontakt stehen. Ferner können Bezugszeichen in den verschiedenen Beispielen der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt nicht grundsätzlich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können hier zur Vereinfachung der Beschreibung räumlich relative Begriffe wie „unter“, „unten“, „abwärts“, „über“, „oben“, „aufwärts“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal zu beschreiben, wie in den Figuren dargestellt. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Zeichnungen dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung während Benutzung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 100 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlich relativen Bezeichnungen können ebenfalls entsprechend interpretiert werden.
  • Wie hier verwendet, beschreiben die Begriffe wie „erste“, „zweite“ und „dritte“ verschiedene Elemente, Komponenten, Bereiche, Schichten und/oder Abschnitte, aber diese Elemente, Komponenten, Bereiche, Schichten und/oder Abschnitte sollten durch diese Begriffe nicht eingeschränkt werden. Diese Begriffe dürfen nur verwendet werden, um ein Element, eine Komponente, einen Bereich, eine Schicht oder einen Abschnitt von einem anderen zu unterscheiden. Die hier verwendeten Begriffe wie „erster“, „zweiter“ und „dritter“ implizieren keine Reihenfolge oder Ordnung, es sei denn, dies geht eindeutig aus dem Kontext hervor.
  • Der Prozessablauf in der IC-Fertigung kann typischerweise in drei Kategorien unterteilt werden: Front-End-of-Line (FEOL), Middle-End-of-Line (MEOL) und Back-End-of-Line (BEOL). FEOL umfasst allgemein Prozesse, die mit der Herstellung von IC-Bauelementen, wie z.B. Transistoren, zusammenhängen. FEOL-Prozesse können zum Beispiel das Bilden von Isolationsstrukturen zum Isolieren von IC-Vorrichtungen, Gatestrukturen und Source- und Drain-Strukturen (auch als Source/Drain-Strukturen bezeichnet) umfassen, die einen Transistor bilden. MEOL-Prozesse umfassen allgemein Prozesse, die sich auf die Herstellung von Verbindungsstrukturen (auch als Kontakte oder Stopfen bezeichnet) beziehen, die mit leitfähigen Merkmalen (oder leitfähigen Bereichen) der IC-Vorrichtungen verbunden sind. MEOL-Prozesse können z.B. Bilden von Verbindungsstrukturen, die mit den Gatestrukturen verbunden sind, und von Verbindungsstrukturen umfassen, die mit den Source/Drain-Strukturen verbunden sind. BEOL umfasst allgemein Prozesse, die sich auf die Herstellung von MLI-Strukturen (Multilayer-Interconnect) beziehen, die die IC-Vorrichtungen und die durch FEOL und MEOL hergestellten Verbindungsstrukturen elektrisch verbinden. Somit kann der Betrieb der IC-Vorrichtungen ermöglicht werden. Wie oben erwähnt, haben die Verkleinerungsprozesse die Komplexität der Verarbeitung und Herstellung von ICs erhöht. In einigen vergleichbaren Ansätzen wird beispielsweise Ruthenium (Ru), das einen geringen spezifischen Widerstand aufweist, zur Herstellung der durch MEOL gebildeten Verbindungsstrukturen verwendet, um den Kontaktwiderstand der Stopfen zu reduzieren, aber die Ru-haltige Verbindungsstruktur stellt eine Herausforderung für die Ausbeute und die Kosten dar, da die Verbindungsstrukturen mit der immer kleiner werdenden IC-Merkmalsgröße immer kompakter werden.
  • Ausführungsformen, wie die hier beschriebenen, stellen eine Verbindungsstruktur und ein Verfahren zur Herstellung einer Verbindungsstruktur bereit, um das Problem eines unterseitigen Metallverlustes zu mindern, der durch das Diffundieren von Metall aus einer unteren Metallschicht während eines Tempervorgangs entstehen kann. In einigen Ausführungsformen wird eine Ionenimplantation nach dem Abscheiden einer Metallschicht durchgeführt, um eine Sperrschicht innerhalb des leitfähigen Materials zu bilden. In einigen Ausführungsformen werden die in das leitfähige Material implantierten Ionen mit dem leitfähigen Material verbunden, um die Diffusionssperrschicht zu bilden, so dass die Metalldiffusion durch die Diffusionssperrschicht behindert oder reduziert werden kann. Somit kann das Problem des unterseitigen Metallverlustes, der durch Metalldiffusion verursacht wird, gemindert oder reduziert werden.
  • 1 ist eine fragmentarische Querschnittsansicht einer Halbleiterstruktur 100, teilweise oder als Ganzes, gemäß verschiedenen Aspekten einiger Ausführungsformen. Die Halbleiterstruktur 100 kann in einem Mikroprozessor, einem Speicher und/oder einer anderen IC-Vorrichtung enthalten sein. In einigen Ausführungsformen ist die Halbleiterstruktur 100 ein Teil eines IC-Chips, eines SoC (System-on-Chip) oder ein Teil davon, der verschiedene passive und aktive mikroelektronische Vorrichtungen wie z.B. Widerstände, Kondensatoren, Induktivitäten, Dioden, p-Feldeffekttransistoren (PFETs), n-Feldeffekttransistoren (NFETs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metall-Oxid-Halbleiter-Transistoren (CMOS), Bipolar-Junction-Transistoren (BJTs), lateral-diffundierte MOS-Transistoren (LDMOS), Hochspannungstransistoren, Hochfrequenztransistoren, andere geeignete Komponenten oder Kombinationen davon aufweist. Die Transistoren können planare Transistoren oder Multi-Gate-Transistoren sein, wie z.B. finnenartige FETs (Fin-FETs). 1 wurde zwecks der Übersichtlichkeit vereinfacht, um Merkmale einiger Ausführungsformen besser zu veranschaulichen. Zusätzliche Merkmale können in der Halbleiterstruktur 100 hinzugefügt werden und einige der unten beschriebenen Merkmale können in anderen Ausführungsformen der Halbleiterstruktur 100 ersetzt, modifiziert oder eliminiert werden.
  • In einigen Ausführungsformen umfasst die Halbleiterstruktur 100 ein Substrat (z.B. einen Wafer) 102. In einigen Ausführungsformen enthält das Substrat 102 Silizium. Alternativ oder zusätzlich enthält das Substrat 102 einen anderen elementaren Halbleiter wie Germanium; einen Verbindungshalbleiter wie Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter wie Siliziumgermanium (SiGe), GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. In einigen Ausführungsformen enthält das Substrat 102 ein oder mehrere Materialien der Gruppe III-V, ein oder mehrere Materialien der Gruppe II-IV oder Kombinationen davon. In einigen Implementierungen ist das Substrat 102 ein Halbleiter-auf-Isolator-Substrat wie z.B. ein SOI-Substrat (Silicon-on-Insulator), ein SGOI-Substrat (Silicon-Germanium-on-Insulator) oder ein GOI-Substrat (Germanium-on-Insulator). Halbleiter-auf-Isolator-Substrate können durch Separation unter Verwendung von Sauerstoffimplantation (SIMOX), Wafer-Bonden und/oder anderen geeigneten Verfahren hergestellt werden. Das Substrat 102 kann verschiedene dotierte Bereiche (nicht dargestellt) enthalten, die den Designanforderungen einer Vorrichtung entsprechend konfiguriert sind, wie z.B. p-dotierte Bereiche, n-dotierte Bereiche oder Kombinationen davon. P-Typ-dotierte Bereiche (z.B. p-Typ-Wells) enthalten p-Typ-Dotierstoffe wie Bor, Indium, einen anderen p-Typ-Dotierstoff oder eine Kombination davon. N-dotierte Bereiche (z.B. n-dotierte Vertiefungen) enthalten n-Dotierstoffe wie Phosphor, Arsen, einen anderen n-Dotierstoff oder eine Kombination davon. In einigen Implementierungen enthält das Substrat 102 dotierte Bereiche, die mit einer Kombination von p-Typ-Dotierstoffen und n-Typ-Dotierstoffen gebildet werden. Die verschiedenen dotierten Bereiche können direkt auf und/oder in dem Substrat 102 gebildet werden, um z.B. eine p-Wannenstruktur, eine n-Wannenstruktur, eine Dual-Wannenstruktur, eine erhabene Struktur oder eine Kombination davon bereitzustellen. Ein Ionenimplantationsprozess, ein Diffusionsprozess und/oder ein anderer geeigneter Dotierungsprozess kann durchgeführt werden, um die verschiedenen dotierten Bereiche zu bilden.
  • Isolierungen (nicht dargestellt) können über und/oder in dem Substrat 102 gebildet werden, um verschiedene Bereiche wie z.B. verschiedene Vorrichtungsbereiche der Halbleiterstruktur 100 elektrisch zu isolieren. Beispielsweise können die Isolierungen aktive Vorrichtungsbereiche und/oder passive Vorrichtungsbereiche definieren und diese voneinander elektrisch isolieren. Die Isolierungen können Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, ein anderes geeignetes Isolationsmaterial oder eine Kombination davon enthalten. Die Isolationsmerkmale können verschiedene Strukturen umfassen, z.B. STI-Strukturen (Shallow Trench Isolation), DTI-Strukturen (Deep Trench Isolation) und/oder LOCOS-Strukturen (Local Oxidation of Silicon).
  • Verschiedene Gatestrukturen können über dem Substrat 102 angeordnet sein, wie z.B. die Gatestrukturen 110, 112 und 114. In einigen Ausführungsformen können eine oder mehrere Gatestrukturen 110, 112 und 114 einen Source-Bereich und einen Drainbereich umfassen, wobei ein Kanalbereich zwischen dem Source-Bereich und dem Drainbereich definiert ist. In einigen Ausführungsformen sind die Gatestrukturen 110, 112 und 114 über einer Finnenstruktur gebildet. In einigen Ausführungsformen umfassen die Gatestrukturen 110, 112 und 114 eine Metallgatestruktur. In einigen Ausführungsformen umfasst die Metallgatestruktur eine Gatedielektrikumschicht und eine Gateelektrode. Die Gatedielektrikumschicht kann über dem Substrat 102 angeordnet sein und die Gateelektrode ist auf der Gatedielektrikumschicht angeordnet. Die Gatedielektrikumschicht enthält ein dielektrisches Material wie z.B. Siliziumoxid, High-k-Dielektrikum, ein anderes geeignetes dielektrisches Material oder eine Kombination davon. High-k-dielektrisches Material bezieht sich allgemein auf dielektrische Materialien mit einer hohen Dielektrizitätskonstante, z.B. einer Dielektrizitätskonstante größer als die von Siliziumoxid (k ≈ 3,9). Beispielhafte high-k-dielektrische Materialien umfassen Hafnium, Aluminium, Zirkonium, Lanthan, Tantal, Titan, Yttrium, Sauerstoff, Stickstoff, einen anderen geeigneten Bestandteil oder eine Kombination davon. In einigen Ausführungsformen umfasst die Gatedielektrikumschicht eine Mehrschichtstruktur, wie z.B. eine Grenzflächenschicht (IL), die z.B. Siliziumoxid enthält, und eine high-k-dielektrische Schicht, die z.B. HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, ZrO2, Al2O3, HfO2-Al2O3, TiO2, Ta2O5, La2O3, Y2O3, ein anderes geeignetes high-k-dielektrisches Material oder eine Kombination davon enthält.
  • Die Gateelektrode enthält ein elektrisch leitfähiges Material. In einigen Implementierungen umfasst die Gateelektrode mehrere Schichten, wie eine oder mehrere Austrittsarbeits-Metallschichten und lückenfüllende Metallschichten. Die Austrittsarbeits-Metallschicht enthält ein leitfähiges Material, das so eingestellt ist, dass es eine gewünschte Austrittsarbeit aufweist (z.B. eine n-Typ-Austrittsarbeit oder eine p-Typ-Austrittsarbeit) wie z.B. ein n-Typ-Austrittsarbeitsmaterial und/oder ein p-Typ-Austrittsarbeitsmaterial. Materialien mit p-Typ-Austrittsarbeit umfassen TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2, NiSi2, WN, andere Materialien mit p-Typ-Austrittsarbeit und Kombinationen davon. N-Typ-Austrittsarbeitsmaterialien umfassen Ti, Al, Ag, Mn, Zr, TiAl, TiAlC, TaC, TaCN, TaSiN, TaAl, TaAlC, TiAlN, andere N-Typ-Austrittsarbeitsmaterialien und Kombinationen davon. Die lückenfüllende Metallschicht kann ein geeignetes leitfähiges Material wie z.B. Al, W und/oder Cu enthalten.
  • Die Gatestrukturen 110, 112 und 114 können ferner Abstandhalter 116 umfassen, die benachbart zu den Gatestrukturen 110, 112 und 114 (z.B. entlang der Seitenwände) angeordnet sind. Die Abstandhalter 116 können durch ein beliebiges geeignetes Verfahren gebildet werden und ein dielektrisches Material enthalten. Das dielektrische Material kann Silizium, Sauerstoff, Kohlenstoff, Stickstoff, ein anderes geeignetes Material oder eine Kombination davon (z.B. Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder Siliziumcarbid) enthalten. In einigen Ausführungsformen können die Abstandhalter 116 eine Mehrschichtstruktur aufweisen, z.B. eine erste dielektrische Schicht, die Siliziumnitrid enthält, und eine zweite dielektrische Schicht, die Siliziumoxid enthält. In einigen Ausführungsformen wird mehr als ein Satz von Abstandhaltern, wie z.B. Dichtungsabstandhalter, Offset-Abstandhalter, Opferabstandhalter, Dummy-Abstandhalter und/oder Hauptabstandhalter, neben den Gatestrukturen 110, 112 und 114 gebildet.
  • Implantations-, Diffusions- und/oder Temperprozesse können durchgeführt werden, um leicht dotierte Source- und Drain-Merkmale (LDD) und/oder stark dotierte Source- und Drain-Merkmale (HDD) vor und/oder nach der Bildung der Abstandhalter 116 in dem Substrat 102 auszubilden.
  • In einigen Ausführungsformen können die Source/Drain-Bereiche S/D der Vorrichtung epitaktische Strukturen 118 aufweisen. Beispielsweise wird ein Halbleitermaterial epitaktisch auf das Substrat 102 aufgewachsen, wodurch epitaktische Source/Drain-Strukturen 118 über einem Source-Bereich und einem Drain-Bereich des Substrats 102 gebildet werden. Somit bilden die Gatestruktur 110, die epitaktische Source/Drain-Struktur 118 und ein zwischen den epitaktischen Source/Drain-Strukturen 118 definierter Kanalbereich eine Vorrichtung, wie z.B. einen Transistor. In einigen Ausführungsformen können die epitaktischen Source/Drain-Strukturen 180 Source/Drain-Bereiche einer Finnenstruktur umgeben. In einigen Ausführungsformen können die epitaktischen Source/Drain-Strukturen 180 Teile der Finnenstruktur ersetzen. Die epitaktischen Source/Drain-Strukturen 180 sind mit n-Typ-Dotierstoffen und/oder p-Typ-Dotierstoffen dotiert. In einigen Ausführungsformen, in denen der Transistor als eine n-Typ-Vorrichtung konfiguriert ist (z.B. mit einem n-Kanal), kann die epitaktische Source/Drain-Struktur 180 siliziumhaltige Epitaxieschichten oder siliziumkohlenstoffhaltige Epitaxieschichten umfassen, die mit Phosphor, einem anderen n-Typ-Dotierstoff oder Kombinationen davon dotiert sind (wobei z.B. Si:P-Epitaxieschichten oder Si:C:P-Epitaxieschichten gebildet werden). In alternativen Ausführungsformen, in denen der Transistor als eine p-Typ-Vorrichtung konfiguriert ist (z.B. mit einem p-Kanal), können die epitaktischen Source/Drain-Strukturen 180 silizium- und germaniumhaltige Epitaxieschichten umfassen, die mit Bor, einem anderen p-Typ-Dotierstoff oder Kombinationen davon dotiert sind (wobei z.B. Si:Ge:B-Epitaxieschichten gebildet werden). In einigen Ausführungsformen enthalten die epitaktischen Source/Drain-Strukturen 180 Materialien und/oder Dotierstoffe, die eine gewünschte Zugspannung und/oder Druckspannung in dem Kanalbereich erzeugen.
  • Wie in 1 gezeigt, können mehrere dielektrische Schichten 120 und 122 über dem Substrat 102 angeordnet werden. Die dielektrischen Schichten 120 und 122 können jeweils eine oder mehrere Schichten aus einem dielektrischen Material aufweisen, z.B. Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, TEOS-gebildetem Oxid, PSG, BPSG, low-k-dielektrischem Material, einem anderen geeigneten dielektrischen Material oder Kombinationen davon. Beispielhafte low-k-dielektrische Materialien umfassen FSG, kohlenstoffdotiertes Siliziumoxid, Black Diamond® (Applied Materials, Santa Clara, Kalifornien), Xerogel, Aerogel, amorphen fluorierten Kohlenstoff, Parylene, BCB, SILK (Dow Chemical, Midland, Mich.), Polyimid, andere low-k-dielektrische Materialien und Kombinationen davon. Wie in 1 dargestellt, kann die dielektrische Schicht 120 den Source/Drain-Bereich S/D, die Abstandhalter 116 und die Gatestrukturen 110, 112 und 114 bedecken. In einigen Ausführungsformen kann die dielektrische Schicht 120 als ein ILD (Interlayer Dielectric) bezeichnet werden. In einigen Ausführungsformen kann die dielektrische Schicht 122 als ein ILD oder als ein IMD (Intermetal Dielectric) bezeichnet werden.
  • In einigen Ausführungsformen können eine oder mehrere Verbindungsstrukturen 130, 132 über dem Source/Drain-Bereich S/D und der Gatestruktur 110 gebildet werden, wie in 1 gezeigt. Die Verbindungsstruktur 130 ist auf der Gatestruktur 110 angeordnet, so dass die Gatestruktur 110 über die Verbindungsstruktur 130 mit einer BEOL-Verbindung (Back-End-of-Line) (nicht dargestellt) verbunden werden kann. Die Verbindungsstruktur 132 kann als ein MD-Kontakt (Metal-to-Drain) bezeichnet werden, was sich allgemein auf einen Kontakt zu den Source/Drain-Bereichen S/D bezieht. Wie in 1 dargestellt, können die Verbindungsstrukturen 132 jeweils auf den epitaktischen Source/Drain-Strukturen 118 angeordnet werden, so dass die epitaktischen Source/Drain-Strukturen 118 über die Verbindungsstrukturen 132 mit der BEOL-Verbindung verbunden werden können. Somit können die FEOL-Strukturen über die Verbindungsstrukturen 130, 132, die auch als MEOL-Verbindungsstrukturen bezeichnet werden können, elektrisch mit der BEOL-Verbindung verbunden werden.
  • Wie in 1 gezeigt, können Verbindungsstrukturen 140, 142 an den Verbindungsstrukturen 130, 132 gebildet werden und leitfähige Merkmale 150 können an den Verbindungsstrukturen 140, 142 gebildet werden. Die Verbindungsstrukturen 140, 142 verbinden die Verbindungsstruktur 130, 132 elektrisch mit den leitfähigen Merkmalen 150. In einigen Ausführungsformen werden die Verbindungsstrukturen 140, 142 als Durchkontaktierungen (Vias, V) und die leitfähigen Merkmale 150 als Metallleitungen (M) in der BEOL-Verbindung bezeichnet. In einigen Ausführungsformen umfasst die BEOL-Verbindung einen dielektrischen Stapel, der die dielektrischen Schichten 120 und 122 aufweist, und Durchkontaktierungen und Metallleitungen werden in dem dielektrischen Stapel gebildet.
  • 2 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Verbindungsstruktur 10 gemäß Aspekten der vorliegenden Offenbarung darstellt. In einigen Ausführungsformen umfasst das Verfahren zur Herstellung der Verbindungsstruktur 10 eine Anzahl von Vorgängen (11, 12, 13 und 14). Das Verfahren zur Herstellung der Verbindungsstruktur 10 wird gemäß einer oder mehrerer Ausführungsformen näher beschrieben. Es ist zu beachten, dass die Vorgänge des Verfahrens zur Herstellung der Verbindungsstruktur 10 innerhalb des Geltungsbereichs der verschiedenen Aspekte neu angeordnet oder anderweitig modifiziert werden können. Es ist ferner zu beachten, dass zusätzliche Vorgänge vor, während und nach dem Verfahren 10 vorgesehen sein können, und dass einige andere Vorgänge hier nur kurz umrissen sein können. In einigen Ausführungsformen kann das Verfahren zur Herstellung der Verbindungsstruktur 10 verwendet werden, um die Verbindungsstruktur 130, 132 in der MEOL-Struktur zu bilden. In anderen Ausführungsformen kann das Verfahren zur Herstellung der Verbindungsstruktur 10 verwendet werden, um die Verbindungsstruktur 140, 142 in der BEOL-Verbindung zu bilden.
  • 3A bis 3F sind schematische Zeichnungen, die verschiedene Stadien des Verfahrens zur Herstellung der Verbindungsstruktur 10 gemäß Aspekten einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung zeigen. In einigen Ausführungsformen kann ein Substrat 200 empfangen werden. Das Substrat 200 kann das in 1 gezeigte Substrat 102 sein, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann das Substrat 200 eine Halbleitervorrichtung, wie den in 1 gezeigten Transistor, umfassen, aber die Offenbarung ist nicht darauf beschränkt. Wie in 3A gezeigt, kann das Substrat 200 ein darin angeordnetes leitfähiges Merkmal 202 enthalten. In einigen Ausführungsformen kann das leitfähige Merkmal 202 ein FEOL-Merkmal sein, das dem Metallgate 110 oder dem in 1 dargestellten Source/Drain-Bereich S/D ähnlich ist. In einigen Ausführungsformen kann das leitfähige Merkmal 202 ein MEOL-Merkmal sein, wie z.B. ein kobalthaltiger Device-Level-Kontakt ähnlich der in 1 dargestellten Verbindungsstruktur 130, 132. Zusätzlich kann das Substrat 200 eine oder mehrere dielektrische Schichten enthalten. In einigen Ausführungsformen kann das leitfähige Merkmal 202 beispielsweise ein BEOL-Merkmal sein, z.B. eine kobalthaltige Leitung eines Metallleitungsmerkmals (M) 150, das in einer dielektrischen Schicht gebildet ist, wie in 1 dargestellt.
  • Bei Vorgang 11 wird eine dielektrische Struktur 210 über dem Substrat 200 und dem leitfähigen Merkmal 202 gebildet. In einigen Ausführungsformen kann die dielektrische Struktur 210 eine einzelne Schicht umfassen. In einigen Ausführungsformen kann die dielektrische Struktur 210 eine mehrschichtige Struktur umfassen. Beispielsweise kann die dielektrische Struktur 210, wie in 3A gezeigt, mindestens eine erste dielektrische Schicht 212 und eine zweite dielektrische Schicht 214 umfassen, die nacheinander über dem Substrat 200 und dem leitfähigen Merkmal 202 gestapelt sind. Die erste dielektrische Schicht 212 und die zweite dielektrische Schicht 214 können unterschiedliche dielektrische Materialien enthalten. Beispielsweise kann die erste dielektrische Schicht 212 eine Kontaktätzstoppschicht (CESL) sein, und die zweite dielektrische Schicht kann eine ILD-Schicht oder eine IMD-Schicht sein. In einigen Ausführungsformen kann die CESL Siliziumnitrid, Siliziumoxynitrid und dergleichen enthalten. Die ILD-Schicht oder die IMD-Schicht kann Materialien wie oben erwähnt enthalten.
  • Mit Bezug weiter auf 3A kann bei Vorgang 11 eine Öffnung 215 in der dielektrischen Struktur 210 gebildet werden. In einigen Ausführungsformen durchdringt die Öffnung 215 die dielektrische Struktur 210 von einer oberen Oberfläche 210t bis zu einer Unterseite der dielektrischen Struktur 210. Somit wird ein Teil des leitfähigen Merkmals 202 durch die Öffnung 215 freigelegt. Die Öffnung 215 kann durch einen lithografischen Prozess mit Maskierungstechnologien und einen anisotropen Ätzvorgang (z.B. Plasmaätzen oder reaktives Ionenätzen) gebildet werden, aber die Offenbarung ist nicht darauf beschränkt.
  • Mit Bezug auf 3B kann bei Vorgang 12 eine Metallschicht 220, wie z.B. eine Edelmetallschicht, gebildet werden, um die Öffnung 215 zu füllen, aber die Offenbarung ist nicht darauf beschränkt. Die Edelmetallschicht kann Rhenium (Re), Rhodium (Rh) und Ruthenium (Ru) enthalten. Die Metallschicht 220 erstreckt sich von der oberen Oberfläche 210t der dielektrischen Struktur 210 bis zu der Unterseite der dielektrischen Struktur 210. Die Metallschicht 220 durchdringt die zweite dielektrische Schicht 214 und die erste dielektrische Schicht 212, um den freigelegten Teil des leitfähigen Merkmals 202 zu kontaktieren. Ferner bedeckt die Metallschicht 220 die obere Oberfläche 210t der dielektrischen Struktur 210.
  • Es ist zu beachten, dass in einigen Ausführungsformen die Metallschicht 220 in Abwesenheit einer Auskleidung, einer Barriere, einer Keimschicht oder irgendeiner dazwischenliegenden Schicht gebildet werden kann. Daher kann in solchen Ausführungsformen die Metallschicht 220 in Kontakt mit der dielektrischen Struktur 210 sein, aber die Offenbarung ist nicht darauf beschränkt.
  • Mit Bezug auf 3C wird bei Vorgang 13 ein dotierter Metallabschnitt 222 in der Metallschicht 220 gebildet und eine dotierte dielektrische Schicht 216 wird in der dielektrischen Struktur 210 gebildet. In einigen Ausführungsformen enthalten der dotierte Metallabschnitt 222 und die dotierte dielektrische Schicht 216 gleiche Dotierstoffe und die Dotierstoffe können Germanium (Ge), Silizium (Si), Argon (Ar), Xenon (Xe) oder Stickstoff (N) enthalten, aber die Offenbarung ist nicht darauf beschränkt. Die Bildung des dotierten Metallabschnitts 222 und der dotierten dielektrischen Schicht 216 enthält eine Ionenimplantation. In einigen Ausführungsformen kann die Dosis der Ionenimplantation etwa 1E13 cm-2 bis etwa 1E16 cm-2 betragen, der Winkel der Ionenimplantation kann etwa 0 Grad bis etwa 60 Grad betragen und die Temperatur der Ionenimplantation kann etwa -100° C bis etwa 500° C betragen. In einigen Ausführungsformen kann die Konzentration der Dotierstoffe in der dotierten dielektrischen Schicht 216 etwa 1E19 Atom/cm3 bis etwa 1E12 Atom/cm3 betragen, aber die Offenbarung ist nicht hierauf beschränkt. In einigen Ausführungsformen kann die Konzentration der Dotierstoffe in dem dotierten Metallabschnitt 222 etwa 1E19 Atom/cm3 und etwa 1E12 Atom/cm3 betragen, aber die Offenbarung ist nicht darauf beschränkt.
  • In einigen Ausführungsformen ist eine obere Oberfläche des dotierten Metallabschnitts 222 von einer oberen Oberfläche der Metallschicht 220 getrennt und eine obere Oberfläche der dotierten dielektrischen Schicht 216 ist von der oberen Oberfläche der dielektrischen Struktur 210, wie z.B. der oberen Oberfläche der zweiten dielektrischen Schicht 214, getrennt. In einigen Ausführungsformen kann die dotierte dielektrische Schicht 216 durch Einstellen der Implantationsenergie der Ionenimplantation vollständig innerhalb der zweiten dielektrischen Schicht 214 gebildet werden. In einigen Ausführungsformen ist eine untere Oberfläche der dotierten dielektrischen Schicht 216 durch die erste dielektrische Schicht 212 und Teile der zweiten dielektrischen Schicht 214 von dem Substrat 200 getrennt. Zusätzlich ist die untere Oberfläche der dotierten dielektrischen Schicht 216 in Kontakt mit der zweiten dielektrischen Schicht 214. Eine untere Oberfläche des dotierten Metallabschnitts 222 ist von dem leitfähigen Merkmal 202 getrennt, so dass ein Widerstand des leitfähigen Merkmals 202 nicht durch die Dotierstoffe beeinflusst wird. Zusätzlich können die untere Oberfläche des dotierten Metallabschnitts 222 und die untere Oberfläche der dotierten dielektrischen Schicht 216 aufeinander ausgerichtet sein (fluchten), aber die Offenbarung ist nicht darauf beschränkt. Eine Verteilung der Dotierstoffe in dem dotierten Metallabschnitt 222 und in der dotierten dielektrischen Schicht 216 ist als eine Kurve A in 3C dargestellt. In einigen Ausführungsformen kann eine Spitze der Verteilungskurve nahe der Mitte des dotierten Metallabschnitts 222 und der Mitte der dotierten dielektrischen Schicht 216 liegen, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen ist die Dicke des dotierten Metallabschnitts 222 kleiner als die Dicke der Metallschicht 220 und die Dicke der dotierten dielektrischen Schicht 216 ist kleiner als die Dicke der dielektrischen Struktur 210. In einigen Ausführungsformen ist die Dicke der dotierten dielektrischen Schicht 216 kleiner als eine Dicke der zweiten dielektrischen Schicht 214.
  • Mit Bezug auf 3D wird in einigen Ausführungsformen ein Tempervorgang in einem Bereich von etwa 100° C bis etwa 500° C durchgeführt, um die Ergebnisse der Spaltfüllung zu verbessern, den Stopfenwiderstand zu verringern und die Qualität der Grenzfläche zu verbessern. Der Druck für den Tempervorgang kann etwa 100 mTorr bis etwa 760 mTorr betragen, aber die Offenbarung ist nicht darauf beschränkt. Die Dauer des Tempervorgangs kann etwa 10 Minuten bis etwa 120 Minuten betragen, wobei die Offenbarung nicht hierauf beschränkt ist. Ferner kann ein Gas wie Stickstoff (N2), Wasserstoff (H2), Helium (He) und/oder Argon (Ar) für den Tempervorgang verwendet werden. Während des Tempervorgangs kann es zu einer Metalldiffusion kommen und Metallionen können sich von dem leitfähigen Merkmal 202 zu einem oberen Abschnitt der Metallschicht 220 entlang der Grenzfläche zwischen der dielektrischen Struktur 210 und der Metallschicht 220 bewegen. Da die Dotierstoffe wie z.B. Ge ein größeres Volumen aufweisen als das dielektrische Material der dotierten dielektrischen Schicht 216, ist es zu beachten, dass eine Druckspannung von der dotierten dielektrischen Schicht 216 aufgrund des Vorhandenseins des größeren Volumens der Dotierstoffe erzeugt wird, wie durch die Pfeile entlang gegenüberliegender Seitenwände der dotierten Metallabschnitte 222 angedeutet. In einigen Ausführungsformen kann die dotierte dielektrische Schicht 216 als eine Schicht mit Druckspannung bezeichnet werden. Ferner trägt die Druckspannung dazu bei, die Metalldiffusion entlang der Grenzfläche zwischen der dielektrischen Struktur 210 und der Metallschicht 220 zu behindern oder zu verringern, wie durch „X“ und die nach oben gerichteten Pfeile in 3D dargestellt. Daher kann das Problem des Metallverlusts gemindert oder reduziert werden.
  • Mit Bezug auf 3E wird bei Vorgang 14 ein Teil der Metallschicht 220 entfernt, um die obere Oberfläche 210t der dielektrischen Struktur 210 freizulegen und/oder auszusparen und eine Verbindungsstruktur 240 zu bilden. In einigen Ausführungsformen können bei Vorgang 14 ein Teil des dotierten Metallabschnitts 222 und ein Teil der dotierten dielektrischen Schicht 216 entfernt werden. In einigen Ausführungsformen kann das Entfernen des Teils der Metallschicht 220, des Teils des dotierten Metallabschnitts 222 und des Teils der dotierten dielektrischen Schicht 216 unter Verwendung eines chemisch-mechanischen Poliervorgangs (CMP) durchgeführt werden.
  • Mit Bezug auf 3F kann in einigen Ausführungsformen eine weitere dielektrische Struktur 250 über der dielektrischen Struktur 210 und der Verbindungsstruktur 240 gebildet werden. Ein weiteres leitfähiges Merkmal 260 kann in der dielektrischen Struktur 250 gebildet werden. Das leitfähige Merkmal 260 kann mit der Verbindungsstruktur 240 gekoppelt sein. In einigen Ausführungsformen kann das leitfähige Merkmal 260 als die Verbindungsstrukturen 140, 142 in 1 bezeichnet werden. In einigen Ausführungsformen kann das leitfähige Merkmal 260 als die Metallleitung 150 in 1 bezeichnet werden.
  • Somit ergibt sich eine Verbindungsstruktur 240. Die Verbindungsstruktur 240 umfasst die erste dielektrische Schicht 212, die über dem leitfähigen Merkmal 202 angeordnet ist, die zweite dielektrische Schicht 214, die über der ersten dielektrischen Schicht 212 angeordnet ist, die dotierte dielektrische Schicht 216, die über der ersten dielektrischen Schicht 212 und der zweiten dielektrischen Schicht 214 angeordnet ist, die Metallschicht 220, die als ein Metallabschnitt dient, welcher in der ersten dielektrischen Schicht 212 und der zweiten dielektrischen Schicht 214 angeordnet ist, und den dotierten Metallabschnitt 222 über dem Metallabschnitt 220. Die zweite dielektrische Schicht 214 liegt zwischen der dotierten dielektrischen Schicht 216 und der ersten dielektrischen Schicht 212. Wie in 3E gezeigt, ist der Metallabschnitt 220 in Kontakt mit dem leitfähigen Merkmal 202, der ersten dielektrischen Schicht 212 und der zweiten dielektrischen Schicht 214, wobei der dotierte Metallabschnitt 222 die dotierte dielektrische Schicht 216 kontaktiert. Eine obere Oberfläche des dotierten Metallabschnitts 222 ist (fluchtet) mit einer oberen Oberfläche der dotierten dielektrischen Schicht 216 ausgerichtet.
  • Zusätzlich kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 in einigen Ausführungsformen unter der oberen Oberfläche des dotierten Metallabschnitts 222 befinden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 beispielsweise an der oberen Oberfläche des dotierten Metallabschnitts 222 befinden. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 unter der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden, aber die Offenbarung ist nicht darauf beschränkt. Beispielsweise kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 in einigen Ausführungsformen an der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden.
  • In solchen Ausführungsformen umfassen der Metallabschnitt 220 und der dotierte Metallabschnitt 222 gleiches Metallmaterial und die dotierte dielektrische Schicht 216 und die zweite dielektrische Schicht 214 enthalten gleiches dielektrisches Material. Ferner enthalten der dotierte Metallabschnitt 222 und die dotierte dielektrische Schicht 216 gleiche Dotierstoffe.
  • 4 ist eine schematische Zeichnung einer Verbindungsstruktur gemäß Aspekten verschiedener Ausführungsformen der vorliegenden Offenbarung. Es ist zu verstehen, dass gleiche Elemente in 4 und 3F mit gleichen Bezugszeichen bezeichnet sind und sich wiederholende Details der Kürze halber weggelassen sein können.
  • Es ist zu beachten, dass die Tiefen oder Stellen, an denen der dotierte Metallabschnitt 222 und die dotierte dielektrische Schicht 216 gebildet werden, durch eine Implantationsenergie der Ionenimplantation bestimmt werden können. In einigen Ausführungsformen kann die untere Oberfläche der dotierten dielektrischen Schicht 216 durch das Einstellen der Implantationsenergie so gebildet werden, dass sie die erste dielektrische Schicht 212 kontaktiert, wie in 4 gezeigt. Zusätzlich können die untere Oberfläche der dotierten dielektrischen Schicht 216 und eine untere Oberfläche des dotierten Metallabschnitts 222 ausgerichtet sein (miteinander fluchten), aber die Offenbarung ist nicht darauf beschränkt.
  • Zusätzlich kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 in einigen Ausführungsformen unter der oberen Oberfläche des dotierten Metallabschnitts 222 befinden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 beispielsweise an der oberen Oberfläche des dotierten Metallabschnitts 222 befinden. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 unter der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden, aber die Offenbarung ist nicht darauf beschränkt. Beispielsweise kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 in einigen Ausführungsformen an der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden.
  • Mit Bezug auf 5 können die dotierte dielektrische Schicht 216 und der dotierte Metallabschnitt 222 in einigen Ausführungsformen durch Einstellen der Implantationsenergie tiefer ausgebildet werden als in 3F und 4 gezeigt. Beispielsweise kann die dotierte dielektrische Schicht 216 durch Implantation der Dotierstoffe in die erste dielektrische Schicht 212 und die zweite dielektrische Schicht 214 gebildet werden. Somit kann die dotierte dielektrische Schicht 216 zwei Abschnitte umfassen. Wie in 5 dargestellt, kann die dotierte dielektrische Schicht 216 einen ersten Abschnitt 216-1 mit einem dielektrischen Material, das dem der ersten dielektrischen Schicht 212 entspricht, und einen zweiten Abschnitt 216-2 mit einem zweiten dielektrischen Material umfassen, das dem der zweiten dielektrischen Schicht 214 entspricht.
  • Zusätzlich kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 in einigen Ausführungsformen unter der oberen Oberfläche des dotierten Metallabschnitts 222 befinden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 beispielsweise an der oberen Oberfläche des dotierten Metallabschnitts 222 befinden. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 unter der oberen Oberfläche des zweiten Abschnitts 216-2 der dotierten dielektrischen Schicht 216 befinden, aber die Offenbarung ist nicht darauf beschränkt. Beispielsweise kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 in einigen Ausführungsformen an der oberen Oberfläche des zweiten Abschnitts 216-2 der dotierten dielektrischen Schicht 216 befinden.
  • 6A bis 11 sind schematische Zeichnungen von verschiedenen Stadien des Verfahrens zur Herstellung der Verbindungsstruktur 10 gemäß Aspekten verschiedener Ausführungsformen der vorliegenden Offenbarung. Es ist zu verstehen, dass gleiche Elemente in 6A bis 11 und den 3A bis 3F mit gleichen Bezugszeichen versehen sind und sich wiederholende Details der Kürze halber weggelassen sein können.
  • In einigen Ausführungsformen kann ein Substrat 200 empfangen werden. Wie in 6A gezeigt, kann das Substrat 200 ein darin angeordnetes leitfähiges Merkmal 202 enthalten. Bei Vorgang 11 wird eine dielektrische Struktur 210 über dem Substrat 200 und dem leitfähigen Merkmal 202 gebildet und eine Öffnung kann in der dielektrischen Struktur 210 gebildet werden. Bei Vorgang 12 kann eine Metallschicht 220 wie z.B. eine Edelmetallschicht gebildet werden, um die Öffnung zu füllen. Wie in 6A dargestellt, erstreckt sich die Metallschicht 220 von der oberen Oberfläche 210t der dielektrischen Struktur 210 bis zu der Unterseite der dielektrischen Struktur 210. Die Metallschicht 220 durchdringt die zweite dielektrische Schicht 214 und die erste dielektrische Schicht 212, um den freigelegten Abschnitt des leitfähigen Merkmals 202 zu kontaktieren. Ferner bedeckt die Metallschicht 220 die obere Oberfläche 210t der dielektrischen Struktur 210. Wie oben erwähnt, kann die Metallschicht 220 in einigen Ausführungsformen ohne eine Auskleidung, eine Barriere, eine Keimschicht oder eine andere dazwischenliegende Schicht gebildet werden. Daher kann die Metallschicht 220 in solchen Ausführungsformen die dielektrische Struktur 210 kontaktieren, aber die Offenbarung ist nicht darauf beschränkt.
  • Mit Bezug weiter auf 6A wird bei Vorgang 13 ein dotierter Metallabschnitt 222 in der Metallschicht 220 gebildet und eine dotierte dielektrische Schicht 216 wird in der dielektrischen Struktur 210 gebildet. In einigen Ausführungsformen umfasst das Bilden des dotierten Metallabschnitts 222 und der dotierten dielektrischen Schicht 216 eine Ionenimplantation. Dotierstoffe, Dosis, Winkel und Temperatur, die bei der Ionenimplantation verwendet werden, können ähnlich wie oben beschrieben sein; der Kürze halber wird daher auf Details verzichtet. Es ist zu beachten, dass die Tiefe der Stellen, an denen der dotierte Metallabschnitt 222 und die dotierte dielektrische Schicht 216 gebildet werden, durch eine Implantationsenergie der Ionenimplantation bestimmt werden kann. Beispielsweise kann eine untere Oberfläche der dotierten dielektrischen Schicht 216 durch Einstellen der Implantationsenergie so gebildet werden, dass sie die zweite dielektrische Schicht 214 kontaktiert, wie in 6A bis 6D und 7 gezeigt, dass sie eine obere Oberfläche der ersten dielektrischen Schicht 212 kontaktiert, wie in den 8 und 9 gezeigt, oder dass sie niedriger als die obere Oberfläche der ersten dielektrischen Schicht 212 liegt, wie in den 10 und 11 gezeigt.
  • In einigen Ausführungsformen können die Dotierstoffe tiefer in die dielektrische Struktur 214 eindringen als die Dotierstoffe in die Metallschicht 220, weil die dielektrischen Materialien weniger dicht sind als das Metallmaterial. Daher kann eine untere Oberfläche der dotierten dielektrischen Schicht 216 niedriger liegen als eine untere Oberfläche des dotierten Metallabschnitts 222, wie in 6A, 7, 9 und 11 gezeigt. Beispielsweise kann eine Tiefe der unteren Oberfläche der dotierten dielektrischen Schicht 216 in einigen Ausführungsformen niedriger sein als etwa 40 Nanometer von der oberen Oberfläche der dotierten dielektrischen Schicht 216. In einigen Ausführungsformen kann die Tiefe der unteren Oberfläche der niedriger sein als etwa 40 Nanometer bis etwa 90 Nanometer von der oberen Oberfläche der dotierten dielektrischen Schicht 216. In einigen Ausführungsformen kann die Tiefe der unteren Oberfläche des dotierten Metallabschnitts 222 niedriger sein als etwa 0 Nanometer bis etwa 40 Nanometer von der oberen Oberfläche des dotierten Metallabschnitts 222.
  • Mit Bezug auf 6B wird in einigen Ausführungsformen ein Tempervorgang durchgeführt, um die Ergebnisse der Spaltfüllung zu verbessern, den Steckwiderstand zu reduzieren und die Qualität der Grenzfläche zu verbessern. Während des Tempervorgangs kann es zu einer Metalldiffusion kommen und Metallionen können sich von dem leitfähigen Merkmal 202 zu einem oberen Abschnitt der Metallschicht 220 entlang der Grenzfläche zwischen der dielektrischen Struktur 210 und der Metallschicht 220 bewegen. Wie bereits erwähnt, dient die dotierte dielektrische Schicht 216 aufgrund der Dotierstoffe in der dotierten dielektrischen Schicht 216 als eine Druckspannungsschicht. Die Druckspannung aus der dotierten dielektrischen Schicht 216 hilft, die Metalldiffusion zu behindern, wie in 6B gezeigt. Somit kann das Problem des Metallverlusts gemindert oder reduziert werden.
  • Mit Bezug auf 6C wird bei Vorgang 14 ein Teil der Metallschicht 220 entfernt, um die obere Oberfläche 210t der dielektrischen Struktur 210 freizulegen oder auszusparen und eine Verbindungsstruktur 240 zu bilden. In einigen Ausführungsformen kann der dotierte Metallabschnitt 222 vollständig entfernt werden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann bei Vorgang 14 ein Teil der dielektrischen Struktur 210, wie z.B. ein Teil der dotierten dielektrischen Schicht 216, entfernt werden. In einigen Ausführungsformen kann das Entfernen des Teils der Metallschicht 220, des dotierten Metallabschnitts 222 und des Teils der dielektrischen Struktur 210 unter Verwendung eines CMP-Vorgangs durchgeführt werden.
  • Mit Bezug auf 6D kann eine weitere dielektrische Struktur 250 in einigen Ausführungsformen über der dielektrischen Struktur 210 und der Verbindungsstruktur 240 gebildet werden. Ein weiteres leitfähiges Merkmal 260 kann in der dielektrischen Struktur 250 gebildet werden. Das leitfähige Merkmal 260 kann mit der Verbindungsstruktur 240 gekoppelt werden. In einigen Ausführungsformen kann das leitfähige Merkmal 260 als die Verbindungsstrukturen 140,142 in 1 bezeichnet werden. In einigen Ausführungsformen kann das leitfähige Merkmal 260 als die Metallleitung 150 in 1 bezeichnet werden.
  • Zusätzlich kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 in einigen Ausführungsformen unter der oberen Oberfläche des dotierten Metallabschnitts 222 befinden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 beispielsweise an der oberen Oberfläche des dotierten Metallabschnitts 222 befinden. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 unter der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden, aber die Offenbarung ist nicht darauf beschränkt. Beispielsweise kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 in einigen Ausführungsformen an der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden.
  • Somit ergibt sich eine Verbindungsstruktur 240. Wie in 6C gezeigt, umfasst die Verbindungsstruktur 240 die dielektrische Struktur 210 einschließlich der ersten dielektrischen Schicht 212 über dem Substrat 200 und des leitfähigen Merkmals 202, die zweite dielektrische Schicht 214 über der ersten dielektrischen Schicht 212, die dotierte dielektrische Schicht 216 über der zweiten dielektrischen Schicht 214 und die Metallschicht 220, die über dem leitfähigen Merkmal 202 angeordnet ist und als ein Metallabschnitt bezeichnet wird. Wie in 6C gezeigt, kontaktiert der Metallabschnitt 220 das leitfähige Merkmal 202, die erste dielektrische Schicht 212, die zweite dielektrische Schicht 214 und die dotierte dielektrische Schicht 216. Eine obere Oberfläche des Metallabschnitts 220 ist (fluchtet) mit einer oberen Oberfläche der dotierten dielektrischen Schicht 216 ausgerichtet. Ferner kann der Metallabschnitt 220 frei von den Dotierstoffen sein. In solchen Ausführungsformen kontaktiert eine untere Oberfläche der dotierten dielektrischen Schicht 216 die zweite dielektrische Schicht 214. In solchen Ausführungsformen enthalten die dotierte dielektrische Schicht 216 und die zweite dielektrische Schicht 214 die gleichen dielektrischen Materialien.
  • Mit Bezug auf 7 werden bei Vorgang 14 ein Teil der Metallschicht 220 und ein Teil des dotierten Metallabschnitts 222 in einigen Ausführungsformen entfernt, um die obere Oberfläche 210t der dielektrischen Struktur 210 freizulegen und eine Verbindungsstruktur 240 zu bilden. In solchen Ausführungsformen ist (fluchtet) eine obere Oberfläche des dotierten Metallabschnitts 222 mit einer oberen Oberfläche der dotierten dielektrischen Schicht 216 ausgerichtet, aber eine untere Oberfläche des dotierten Metallabschnitts 222 liegt höher als eine untere Oberfläche der dotierten dielektrischen Schicht 216.
  • Mit Bezug auf 8 und 9 kann, wie oben erwähnt, die dotierte dielektrische Schicht 216 durch Einstellen der Implantationsenergie der Ionenimplantation so gebildet werden, dass sie die erste dielektrische Schicht 212 kontaktiert. In solchen Ausführungsformen kontaktiert eine untere Oberfläche der dotierten dielektrischen Schicht 216 die erste dielektrische Schicht 212. Ferner enthalten die dotierte dielektrische Schicht 216 und die erste dielektrische Schicht 212 unterschiedliche dielektrische Materialien. Durch Einstellen des Planarisierungsvorgangs kann der dotierte Metallabschnitt 222 vollständig entfernt werden. So kann der Metallabschnitt 220 frei von den Dotierstoffen sein, wie in 8 gezeigt. In anderen Ausführungsformen kann der dotierte Metallabschnitt 222 teilweise entfernt werden, wie in 9 dargestellt.
  • Wie oben erwähnt, kann durch vollständiges oder teilweises Entfernen des dotierten Metallabschnitts 222 eine obere Oberfläche der dotierten dielektrischen Schicht 216 mit einer oberen Oberfläche des Metallabschnitts 220 ausgerichtet werden (fluchten), wie in 8 gezeigt, oder die obere Oberfläche der dotierten dielektrischen Schicht 216 kann mit einer oberen Oberfläche des dotierten Metallabschnitts 222 ausgerichtet werden (fluchten), wie in 9 gezeigt.
  • Zusätzlich kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 in einigen Ausführungsformen unter der oberen Oberfläche des dotierten Metallabschnitts 222 befinden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 beispielsweise an der oberen Oberfläche des dotierten Metallabschnitts 222 befinden. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 unter der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden, aber die Offenbarung ist nicht darauf beschränkt. Beispielsweise kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 in einigen Ausführungsformen an der oberen Oberfläche der dotierten dielektrischen Schicht 216 befinden.
  • Mit Bezug auf 10 und 11 kann, wie oben erwähnt, die dotierte dielektrische Schicht 216 durch Einstellen der Implantationsenergie der Ionenimplantation noch tiefer gebildet werden, so dass die dotierte dielektrische Schicht 216 zwei Abschnitte umfassen kann. Wie in 10 und 11 gezeigt, kann die dotierte dielektrische Schicht 216 einen ersten Abschnitt 216-1 mit einem dielektrischen Material, das dem der ersten dielektrischen Schicht 212 entspricht, und einen zweiten Abschnitt 216-2 mit einem dielektrischen Material umfassen, das dem der zweiten dielektrischen Schicht 214 entspricht. In solchen Ausführungsformen kontaktiert eine untere Oberfläche der dotierten dielektrischen Schicht 216 die erste dielektrische Schicht 212. Wie bereits erwähnt, kann der dotierte Metallabschnitt 222 durch das Einstellen des Planarisierungsvorgangs vollständig entfernt werden. Somit kann der Metallabschnitt 220 frei von den Dotierstoffen sein, wie in 10 gezeigt. In anderen Ausführungsformen kann der dotierte Metallabschnitt 222 teilweise entfernt werden, wie in 11 dargestellt.
  • Wie oben erwähnt, kann eine obere Oberfläche der dotierten dielektrischen Schicht 216 durch vollständiges oder teilweises Entfernen des dotierten Metallabschnitts 222 mit einer oberen Oberfläche des Metallabschnitts 220 ausgerichtet werden (fluchten), wie in 10 gezeigt, oder kann mit der oberen Oberfläche des dotierten Metallabschnitts 222 ausgerichtet werden (fluchten), wie in 11 gezeigt.
  • Zusätzlich kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 in einigen Ausführungsformen unter der oberen Oberfläche des dotierten Metallabschnitts 222 befinden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 222 beispielsweise an der oberen Oberfläche des dotierten Metallabschnitts 222 befinden. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 unter der oberen Oberfläche des zweiten Abschnitts 216-2 der dotierten dielektrischen Schicht 216 befinden, aber die Offenbarung ist nicht darauf beschränkt. Beispielsweise kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 216 in einigen Ausführungsformen an der oberen Oberfläche des zweiten Abschnitts 216-2 der dotierten dielektrischen Schicht 216 befinden.
  • Mit Bezug auf 7 bis 11 kann in einigen Ausführungsformen eine weitere dielektrische Struktur 250 über der dielektrischen Struktur 210 und der Verbindungsstruktur 240 gebildet werden. Ein weiteres leitfähiges Merkmal 260 kann in der dielektrischen Struktur 250 gebildet werden. Das leitfähige Merkmal 260 kann mit der Verbindungsstruktur 240 gekoppelt werden. In einigen Ausführungsformen kann das leitfähige Merkmal 260 als die Verbindungsstrukturen 140,142 in 1 bezeichnet werden. In einigen Ausführungsformen kann das leitfähige Merkmal 260 als die Metallleitung 150 in 1 bezeichnet werden.
  • Gemäß dem Verfahren zur Herstellung der Verbindungsstruktur 10 können der dotierte Metallabschnitt 222 und die dotierte dielektrische Schicht 216 vor dem Entfernen des Abschnitts der Metallschicht 220 und des Abschnitts der dotierten dielektrischen Schicht 216 gebildet werden. Die dotierte dielektrische Schicht 216 erbringt eine Druckspannung, so dass die Metalldiffusion entlang der Grenzfläche zwischen der Metallschicht 220 und der dielektrischen Struktur 210 behindert oder reduziert werden kann und das Problem des Metallverlustes gemindert oder reduziert werden kann.
  • 12 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Verbindungsstruktur 30 gemäß den Aspekten der vorliegenden Offenbarung. In einigen Ausführungsformen umfasst das Verfahren zur Herstellung der Verbindungsstruktur 30 eine Anzahl von Vorgängen (31, 32, 33 und 34). Das Verfahren zur Herstellung der Verbindungsstruktur 30 wird gemäß einer oder mehrerer Ausführungsformen näher beschrieben. Es ist zu beachten, dass die Vorgänge des Verfahrens zur Herstellung der Verbindungsstruktur 30 innerhalb des Geltungsbereichs der verschiedenen Aspekte neu angeordnet oder anderweitig modifiziert werden können. Es ist ferner zu beachten, dass zusätzliche Vorgänge vor, während und nach dem Verfahren 30 vorgesehen sein können und dass einige andere Vorgänge hier nur kurz umrissen sein können.
  • 13A bis 18 sind schematische Zeichnungen von verschiedenen Stadien des Verfahrens zur Herstellung der Verbindungsstruktur 30 gemäß Aspekten einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung. Es ist zu beachten, dass gleiche Elemente in 3A bis 3F und 13A bis 13E gleiche Materialien enthalten können, und dass sich wiederholende Details der Kürze halber weggelassen sein können. In einigen Ausführungsformen kann ein Substrat 400 empfangen werden. Das Substrat 400 kann das in 1 gezeigte Substrat 102 sein, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann das Substrat 400 eine Halbleitervorrichtung umfassen, wie z.B. den in 1 gezeigten Transistor, aber die Offenbarung ist nicht darauf beschränkt. Wie in 13A gezeigt, kann das Substrat 400 ein darin angeordnetes leitfähiges Merkmal 402 enthalten. In einigen Ausführungsformen kann das leitfähige Merkmal 402 ein FEOL-Merkmal ähnlich dem Metallgate 110 oder dem in 1 dargestellten Source/Drain-Bereich S/D sein. In einigen Ausführungsformen kann das leitfähige Merkmal 402 ein MEOL-Merkmal sein, wie z.B. ein kobalthaltiger Device-Level-Kontakt, ähnlich den Verbindungsstrukturen 130,132 wie in 1 dargestellt. In anderen Ausführungsformen kann das leitfähige Merkmal 402 ein BEOL-Merkmal sein, wie z.B. die kobalthaltige Leitung eines Metallleitungsmerkmals (M) 150 wie in 1 dargestellt.
  • Bei Vorgang 31 wird eine dielektrische Struktur 410 über dem Substrat 400 und dem leitfähigen Merkmal 402 gebildet. In einigen Ausführungsformen kann die dielektrische Struktur 410 eine einzelne Schicht umfassen. In einigen Ausführungsformen kann die dielektrische Struktur eine mehrschichtige Struktur umfassen. Wie in 13A gezeigt, kann die dielektrische Struktur 410 beispielsweise mindestens eine erste dielektrische Schicht 412 und eine zweite dielektrische Schicht 414 umfassen, die nacheinander über das Substrat 400 und das leitfähige Merkmal 402 gestapelt werden. Die erste dielektrische Schicht 412 und die zweite dielektrische Schicht 414 können unterschiedliche dielektrische Materialien enthalten.
  • Bei Vorgang 31 kann eine Öffnung in der dielektrischen Struktur 410 gebildet werden. In einigen Ausführungsformen durchdringt die Öffnung die dielektrische Struktur 410 von einer oberen Oberfläche 410t zu einer Unterseite der dielektrischen Struktur 410. Somit wird ein Teil des leitfähigen Merkmals 402 durch die Öffnung freigelegt.
  • Mit Bezug weiter auf 13A kann bei Vorgang 32 eine Metallschicht 420, wie z.B. eine Edelmetallschicht, gebildet werden, um die Öffnung zu füllen. Die Metallschicht 420 erstreckt sich von der oberen Oberfläche 410t der dielektrischen Struktur 410 bis zu der Unterseite der dielektrischen Struktur 410. Die Metallschicht 420 durchdringt die zweite dielektrische Schicht 414 und die erste dielektrische Schicht 412, um den freigelegten Teil des leitfähigen Merkmals 402 zu kontaktieren. Ferner bedeckt die Metallschicht 420 die obere Oberfläche 410t der dielektrischen Struktur 410. Es ist zu beachten, dass die Metallschicht 420 in einigen Ausführungsformen in Abwesenheit einer Auskleidung, einer Barriere, einer Keimschicht oder irgendeiner dazwischenliegenden Schicht gebildet werden kann. In solchen Ausführungsformen kann die Metallschicht 420 somit die dielektrische Struktur 410 kontaktieren, aber die Offenbarung ist nicht darauf beschränkt.
  • Mit Bezug auf 13B wird bei Vorgang 33 ein Teil der Metallschicht 420 entfernt, um die obere Oberfläche 410t der dielektrischen Struktur 410 freizulegen und eine Verbindungsstruktur 440 zu bilden. In einigen Ausführungsformen kann bei Vorgang 33 ein Teil der dielektrischen Struktur 410, z.B. ein Teil der zweiten dielektrischen Schicht 414, entfernt werden. In einigen Ausführungsformen kann das Entfernen des Teils der Metallschicht 420 und des Teils der dielektrischen Struktur 410 durch ein CMP-Verfahren durchgeführt werden.
  • Mit Bezug auf 13C wird bei Vorgang 34 ein dotierter Metallabschnitt 422 in der Metallschicht 420 gebildet und eine dotierte dielektrische Schicht 416 wird in der zweiten dielektrischen Schicht 414 der dielektrischen Struktur 410 gebildet. In einigen Ausführungsformen sind der dotierte Metallabschnitt 422 und die dotierte dielektrische Schicht 416 aufeinander ausgerichtet (fluchten miteinander), aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen enthalten der dotierte Metallabschnitt 422 und die dotierte dielektrische Schicht 416 Dotierstoffe wie Germanium (Ge), Silizium (Si), Argon (Ar), Xenon (Xe) oder Stickstoff (N), aber die Offenbarung ist nicht hierauf beschränkt. In einigen Ausführungsformen umfasst das Bilden des dotierten Metallabschnitts 422 und der dotierten dielektrischen Schicht 416 eine Ionenimplantation. Eine Dosis der Ionenimplantation kann etwa 1E13 cm-2 bis etwa 1E16 cm-2 betragen. Ein Winkel der Ionenimplantation kann etwa 0 Grad bis etwa 60 Grad betragen. In einigen Ausführungsformen kann die Temperatur der Ionenimplantation etwa -100° C bis etwa 500° C betragen. In einigen Ausführungsformen kann die Konzentration der Dotierstoffe in der dotierten dielektrischen Schicht 416 etwa 1E19 Atom/cm3 bis etwa 1E12 Atom/cm3 betragen, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann die Konzentration der Dotierstoffe in dem dotierten Metallabschnitt 422 etwa 1E19 Atom/cm3 bis etwa 1E12 Atom/cm3 betragen, aber die Offenbarung ist nicht darauf beschränkt.
  • Es ist zu beachten, dass die Tiefen oder Stellen, an denen der dotierte Metallabschnitt 422 und die dotierte dielektrische Schicht 416 gebildet werden, durch eine Implantationsenergie der Ionenimplantation bestimmt werden können. Beispielsweise kann eine untere Oberfläche der dotierten dielektrischen Schicht 416 durch das Einstellen der Implantationsenergie so gebildet werden, dass sie die zweite dielektrische Schicht 414 kontaktiert, wie in 13C und 14 gezeigt, dass sie eine obere Oberfläche der ersten dielektrischen Schicht 412 kontaktiert, wie in 15 und 16 gezeigt, oder dass sie niedriger als die obere Oberfläche der ersten dielektrischen Schicht 412 liegt, wie in 17 und 18 gezeigt. In einigen Ausführungsformen, wie in 13C gezeigt, sind eine obere Oberfläche des dotierten Metallabschnitts 422 und eine obere Oberfläche der dotierten dielektrischen Schicht 416 freigelegt. Es ist jedoch zu beachten, dass durch das Steuern oder das Einstellen der Implantationsenergie der Ionenimplantation der dotierte Metallabschnitt 422 von dem leitfähigen Merkmal 402 getrennt wird. In einigen vergleichbaren Ansätzen kann der Widerstand des leitfähigen Merkmals 402 negativ beeinflusst werden, wenn der dotierte Metallabschnitt 422 das leitfähige Merkmal 402 kontaktiert.
  • Mit Bezug auf 13D wird in einigen Ausführungsformen ein Tempervorgang in einem Bereich von etwa 100° C bis etwa 500° C durchgeführt, um die Spaltfüllungsergebnisse zu verbessern, den Steckwiderstand zu reduzieren und die Qualität der Grenzfläche zu verbessern. Während des Tempervorgangs kann es zu einer Metalldiffusion kommen und Metallionen können sich von dem leitfähigen Merkmal 402 zu einem oberen Abschnitt der Metallschicht 420 entlang der Grenzfläche zwischen der dielektrischen Struktur 410 und der Metallschicht 420 bewegen. Wie bereits erwähnt, dient die dotierte dielektrische Schicht 416 aufgrund der Dotierstoffe in der dotierten dielektrischen Schicht 416 als eine Druckspannungsschicht. Die Druckspannung von der dotierten dielektrischen Schicht 416, wie durch die gegenüberliegenden Pfeile entlang der Seitenwände des dotierten Metallabschnitts 422 angedeutet, trägt dazu bei, die Metalldiffusion zu behindern oder zu reduzieren, wie in 13D gezeigt. Daher kann das Problem des Metallverlustes gemindert oder reduziert werden.
  • Mit Bezug auf 13E kann in einigen Ausführungsformen eine weitere dielektrische Struktur 450 über der dielektrischen Struktur 410 und der Verbindungsstruktur 440 gebildet werden. Ein weiteres leitfähiges Merkmal 460 kann in der dielektrischen Struktur 450 gebildet werden. Das leitfähige Merkmal 460 kann mit der Verbindungsstruktur 440 gekoppelt werden. In einigen Ausführungsformen kann das leitfähige Merkmal 460 als die Verbindungsstrukturen 140, 142 in 1 bezeichnet werden. In einigen Ausführungsformen kann das leitfähige Merkmal 460 als die Metallleitung 150 in 1 bezeichnet werden.
  • Somit ergibt sich eine Verbindungsstruktur 440. Wie in 13D gezeigt, umfasst die Verbindungsstruktur 440 die erste dielektrische Schicht 412 über dem Substrat 400 und dem leitfähigen Merkmal 402, die zweite dielektrische Schicht 414 über der ersten dielektrischen Schicht 412, die dotierte dielektrische Schicht 416 über der zweiten dielektrischen Schicht 412, die Metallschicht 420, die über dem leitfähigen Merkmal 402 angeordnet ist und als ein Metallabschnitt bezeichnet wird, und den dotierten Metallabschnitt 422 über dem Metallabschnitt 420. Wie in 13D gezeigt, kontaktiert der Metallabschnitt 420 das leitfähige Merkmal 402, die erste dielektrische Schicht 412 und die zweite dielektrische Schicht 414, wobei der dotierte Metallabschnitt 422 die dotierte dielektrische Schicht 416 kontaktiert. Eine obere Oberfläche des dotierten Metallabschnitts 422 ist (fluchtet) mit einer oberen Oberfläche der dotierten dielektrischen Schicht 416 ausgerichtet. In solchen Ausführungsformen kontaktiert eine untere Oberfläche der dotierten dielektrischen Schicht 416 die zweite dielektrische Schicht 412. Zusätzlich können die untere Oberfläche der dotierten dielektrischen Schicht 416 und eine untere Oberfläche des dotierten Metallabschnitts 422 ausgerichtet sein (miteinander fluchten), aber die Offenbarung ist nicht darauf beschränkt.
  • In einigen Ausführungsformen enthalten der Metallabschnitt 420 und der dotierte Metallabschnitt 422 ein gleiches Metallmaterial. Die dotierte dielektrische Schicht 416 und die zweite dielektrische Schicht 414 enthalten ein gleiches dielektrisches Material. Ferner enthalten der dotierte Metallabschnitt 422 und die dotierte dielektrische Schicht 416 gleiche Dotierstoffe.
  • Wie bereits erwähnt, können die Dotierstoffe während der Ionenimplantation tiefer in die dielektrische Struktur 410 eindringen als die Dotierstoffe in die Metallschicht 420, da die dielektrischen Materialien weniger dicht sind als das Metallmaterial. Daher kann eine untere Oberfläche der dotierten dielektrischen Schicht 416 niedriger sein als eine untere Oberfläche des dotierten Metallabschnitts 422, wie in 14 gezeigt.
  • Zusätzlich kann sich die Spitze der Verteilungskurve der Dotierstoffe in dem dotierten Metallabschnitt 422 in einigen Ausführungsformen unter der oberen Oberfläche des dotierten Metallabschnitts 422 befinden, aber die Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe im dotierten Metallabschnitt 422 beispielsweise an der oberen Oberfläche des dotierten Metallabschnitts 422 befinden. In einigen Ausführungsformen kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 416 unter der oberen Oberfläche der dotierten dielektrischen Schicht 416 befinden, aber die Offenbarung ist nicht darauf beschränkt. Beispielsweise kann sich die Spitze der Verteilungskurve der Dotierstoffe in der dotierten dielektrischen Schicht 416 in einigen Ausführungsformen an der oberen Oberfläche der dotierten dielektrischen Schicht 416 befinden.
  • Wie oben erwähnt, kann in einigen Ausführungsformen eine untere Oberfläche der dotierten dielektrischen Schicht 416 durch das Einstellen der Implantationsenergie so gebildet werden, dass sie die erste dielektrische Schicht 412 kontaktiert, wie in 15 und 16 gezeigt. In solchen Ausführungsformen können die dotierte dielektrische Schicht 416 und die erste dielektrische Schicht 412 unterschiedliche dielektrische Materialien enthalten.
  • Wie bereits erwähnt, können die Dotierstoffe während der Ionenimplantation tiefer in die dielektrische Struktur 410 eindringen als die Dotierstoffe in die Metallschicht 420, da das dielektrische Material eine geringere Dichte aufweist als das Metallmaterial. Daher kann eine untere Oberfläche der dotierten dielektrischen Schicht 416 niedriger liegen als eine untere Oberfläche des dotierten Metallabschnitts 422, wie in 16 gezeigt.
  • Wie oben erwähnt, kann die dotierte dielektrische Schicht 416 in einigen Ausführungsformen gebildet werden, indem die Dotierstoffe in die erste dielektrische Schicht 412 und die zweite dielektrische Schicht 414 dotiert werden. Somit kann die dotierte dielektrische Schicht 416 zwei Abschnitte umfassen. Wie in 17 und 18 gezeigt, kann die dotierte dielektrische Schicht 416 einen ersten Abschnitt 416-1 mit einem dielektrischen Material, das dem der ersten dielektrischen Schicht 412 entspricht, und einen zweiten Abschnitt 416-2 mit einem zweiten dielektrischen Material umfassen, das dem der zweiten dielektrischen Schicht 414 entspricht.
  • Wie bereits erwähnt, können die Dotierstoffe während der Ionenimplantation tiefer in die dielektrische Struktur 410 eindringen als die Dotierstoffe in die Metallschicht 420, da das dielektrische Material eine geringere Dichte aufweist als das Metallmaterial. Daher kann eine untere Oberfläche der dotierten dielektrischen Schicht 416 niedriger liegen als eine untere Oberfläche des dotierten Metallabschnitts 422, wie in 18 gezeigt.
  • Wie in 14 bis 18 dargestellt, kann eine weitere dielektrische Struktur 450 in einigen Ausführungsformen über der dielektrischen Struktur 410 und der Verbindungsstruktur 440 gebildet werden. Ein weiteres leitfähiges Merkmal 460 kann in der dielektrischen Struktur 450 gebildet werden. Das leitfähige Merkmal 460 kann mit der Verbindungsstruktur 440 gekoppelt werden. In einigen Ausführungsformen kann das leitfähige Merkmal 460 als die Verbindungsstrukturen 140, 142 in 1 bezeichnet werden. In einigen Ausführungsformen kann das leitfähige Merkmal 460 als die Metallleitung 150 in 1 bezeichnet werden.
  • Gemäß dem Verfahren zur Herstellung der Verbindungsstruktur 30 können der dotierte Metallabschnitt 422 und die dotierte dielektrische Schicht 416 nach dem Entfernen des Abschnitts der Metallschicht 420 und des Abschnitts der zweiten dielektrischen Schicht 414 gebildet werden. Die dotierte dielektrische Schicht 416 erbringt eine Druckspannung, so dass die Metalldiffusion behindert werden kann und das Problem des Metallverlusts gemindert werden kann. Wie oben erwähnt, können zwar die Tiefen und die Stellen der dotierten dielektrischen Schicht 416 und des dotierten Metallabschnitts 422 durch das Einstellen der Implantationsenergie bestimmt werden, es sollte jedoch beachtet werden, dass die untere Oberfläche des dotierten Metallabschnitts 422 von dem leitfähigen Merkmal 402 getrennt gebildet wird und die untere Oberfläche der dotierten dielektrischen Schicht 416 von dem Substrat 400 getrennt gebildet wird, um negative Auswirkungen auf den Widerstand des leitfähigen Merkmals 402 und den Widerstand des Substrats 400 zu verhindern.
  • Zusammenfassend stellt die vorliegende Offenbarung somit eine Verbindungsstruktur und ein Verfahren zur Herstellung einer Verbindungsstruktur bereit, um das Problem des unterseitigen Metallverlustes zu mindern. In einigen Ausführungsformen wird nach dem Abscheiden der Metallschicht eine Ionenimplantation durchgeführt, um eine dotierte dielektrische Schicht zu bilden, die als eine Druckspannungsschicht dient, welche eine Druckspannung erzeugt, und die Druckspannung trägt dazu bei, die Metalldiffusion zu behindern. Somit kann das Problem des unteren Metallverlustes, der durch Metalldiffusion verursacht wird, gemindert werden.
  • In einigen Ausführungsformen wird eine Verbindungsstruktur bereitgestellt. Die Verbindungsstruktur weist auf: eine erste dielektrische Schicht, die über einem leitfähigen Merkmal angeordnet ist, eine dotierte dielektrische Schicht, die über der ersten dielektrischen Schicht angeordnet ist, und einen Metallabschnitt, der in der ersten dielektrischen Schicht und der dotierten dielektrischen Schicht angeordnet ist. In einigen Ausführungsformen nimmt die dotierte dielektrische Schicht eine Druckspannung für den Metallabschnitt auf. In einigen Ausführungsformen kontaktiert der Metallabschnitt das leitfähige Merkmal, die dotierte dielektrische Schicht und die erste dielektrische Schicht. In einigen Ausführungsformen sind eine obere Oberfläche des Metallabschnitts und eine obere Oberfläche der dotierten dielektrischen Schicht ausgerichtet (fluchten miteinander). In einigen Ausführungsformen enthält die erste dielektrische Schicht ein erstes dielektrisches Material, und mindestens ein Teil der dotierten dielektrischen Schicht enthält ein zweites dielektrisches Material, das von dem ersten dielektrischen Material verschieden ist.
  • In einigen Ausführungsformen wird eine Verbindungsstruktur bereitgestellt. Die Verbindungsstruktur weist auf: eine erste dielektrische Schicht, die über einem leitfähigen Merkmal angeordnet ist, eine dotierte dielektrische Schicht, die über der ersten dielektrischen Schicht angeordnet ist, einen Metallabschnitt, der in der ersten dielektrischen Schicht und der dotierten dielektrischen Schicht angeordnet ist, und einen dotierten Metallabschnitt, der über dem Metallabschnitt angeordnet ist. In einigen Ausführungsformen nimmt die dotierte dielektrische Schicht eine Druckspannung auf den dotierten Metallabschnitt auf. In einigen Ausführungsformen sind eine obere Oberfläche des dotierten Metallabschnitts und eine obere Oberfläche der dotierten dielektrischen Schicht ausgerichtet (fluchten miteinander). In einigen Ausführungsformen liegt eine untere Oberfläche des dotierten Metallabschnitts höher als eine untere Oberfläche der dotierten dielektrischen Schicht. In einigen Ausführungsformen enthält die erste dielektrische Schicht ein erstes dielektrisches Material, und mindestens ein Teil der dotierten dielektrischen Schicht enthält ein zweites dielektrisches Material, das von dem ersten dielektrischen Material verschieden ist.
  • In einigen Ausführungsformen wird ein Verfahren zur Herstellung einer Verbindungsstruktur bereitgestellt. Das Verfahren umfasst: Bilden einer dielektrischen Struktur über einem leitfähigen Merkmal. Die dielektrische Struktur enthält eine Öffnung, die einen Abschnitt des leitfähigen Merkmals freilegt. Die Öffnung ist mit einer Metallschicht gefüllt. In der Metallschicht wird ein dotierter Metallabschnitt gebildet und eine dotierte dielektrische Schicht wird in der dielektrischen Struktur gebildet. In einigen Ausführungsformen nimmt die dotierte dielektrische Schicht eine Druckspannung auf den dotierten Metallabschnitt auf. In einigen Ausführungsformen ist eine obere Oberfläche des dotierten Metallabschnitts von einer oberen Oberfläche der Metallschicht getrennt und eine obere Oberfläche der dielektrischen Schicht ist von einer oberen Oberfläche der dielektrischen Struktur getrennt. Ein Teil der Metallschicht und ein Teil der dielektrischen Struktur werden entfernt, um die Verbindungsstruktur zu bilden.
  • Vorstehend sind Merkmale mehrerer Ausführungsformen umrissen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte erkennen, dass die vorliegende Offenbarung ohne Weiteres als Grundlage für die Entwicklung oder Modifizierung anderer Verfahren und Strukturen verwendet werden kann, um die gleichen Zwecke zu erfüllen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Der Fachmann sollte ferner erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Ersetzungen und Modifikationen hierin vorgenommen werden können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63013179 [0001]

Claims (20)

  1. Verbindungsstruktur aufweisend: eine erste dielektrische Schicht, die über einem leitfähigen Merkmal angeordnet ist; eine dotierte dielektrische Schicht, die über der ersten dielektrischen Schicht angeordnet ist; und ein Metallmerkmal, das in der ersten dielektrischen Schicht und der dotierten dielektrischen Schicht angeordnet ist, wobei die dotierte dielektrische Schicht eine Druckspannung auf das Metallmerkmal ausübt, wobei das Metallmerkmal das leitfähige Merkmal, die dotierte dielektrische Schicht und die erste dielektrische Schicht kontaktiert, wobei eine obere Oberfläche des Metallmerkmals und eine obere Oberfläche der dotierten dielektrischen Schicht aufeinander ausgerichtet sind, wobei die erste dielektrische Schicht ein erstes dielektrisches Material enthält und mindestens ein Teil der dotierten dielektrischen Schicht ein zweites dielektrisches Material enthält, das von dem ersten dielektrischen Material verschieden ist.
  2. Verbindungsstruktur nach Anspruch 1, wobei das Metallmerkmal ein Edelmetallmaterial enthält.
  3. Verbindungsstruktur nach Anspruch 1 oder 2, wobei die dotierte dielektrische Schicht Dotierstoffe enthält, wobei die Dotierstoffe Germanium (Ge), Silizium (Si), Argon (Ar), Xenon (Xe) oder Stickstoff (N) umfassen.
  4. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei eine untere Oberfläche der dotierten dielektrischen Schicht in Kontakt mit der ersten dielektrischen Schicht steht.
  5. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine zweite dielektrische Schicht, die über der ersten dielektrischen Schicht angeordnet ist, wobei die zweite dielektrische Schicht das zweite dielektrische Material enthält, wobei die zweite dielektrische Schicht frei von Dotierstoffen der dotierten dielektrischen Schicht ist.
  6. Verbindungsstruktur nach Anspruch 5, wobei die zweite dielektrische Schicht zwischen der dotierten dielektrischen Schicht und der ersten dielektrischen Schicht angeordnet ist.
  7. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei die dotierte dielektrische Schicht aufweist: einen ersten Abschnitt, der das erste dielektrische Material enthält; und einen zweiten Abschnitt, der das zweite dielektrische Material enthält.
  8. Verbindungsstruktur aufweisend: eine erste dielektrische Schicht, die über einem leitfähigen Merkmal angeordnet ist; eine dotierte dielektrische Schicht, die über der ersten dielektrischen Schicht angeordnet ist; einen Metallabschnitt, der in der ersten dielektrischen Schicht und der dotierten dielektrischen Schicht angeordnet ist; und einen dotierten Metallabschnitt, der über dem Metallabschnitt angeordnet ist, wobei die dotierte dielektrische Schicht eine Druckspannung auf den dotierten Metallabschnitt ausübt, wobei eine obere Oberfläche des dotierten Metallabschnitts und eine obere Oberfläche der dotierten dielektrischen Schicht aufeinander ausgerichtet sind, wobei eine untere Oberfläche des dotierten Metallabschnitts höher als eine untere Oberfläche der dotierten dielektrischen Schicht liegt, wobei die erste dielektrische Schicht ein erstes dielektrisches Material enthält und mindestens ein Teil der dotierten dielektrischen Schicht ein zweites dielektrisches Material enthält, das von dem ersten dielektrischen Material verschieden ist.
  9. Verbindungsstruktur nach Anspruch 8, wobei der dotierte Metallabschnitt und der Metallabschnitt ein gleiches Metallmaterial enthalten.
  10. Verbindungsstruktur nach Anspruch 8, wobei die dotierte dielektrische Schicht und der dotierte Metallabschnitt gleiche Dotierstoffe enthalten.
  11. Verbindungsstruktur nach Anspruch 10, wobei die Dotierstoffe Germanium, Silizium, Argon, Xenon, Arsen oder eine Kombination davon enthalten.
  12. Verbindungsstruktur nach einem der Ansprüche 8 bis 11, wobei die dotierte dielektrische Schicht in Kontakt mit der ersten dielektrischen Schicht steht.
  13. Verbindungsstruktur nach einem der Ansprüche 8 bis 12, ferner aufweisend: eine zweite dielektrische Schicht, die über der ersten dielektrischen Schicht angeordnet ist, wobei die zweite dielektrische Schicht das zweite dielektrische Material enthält.
  14. Verbindungsstruktur nach Anspruch 13, wobei die zweite dielektrische Schicht zwischen der dotierten dielektrischen Schicht und der ersten dielektrischen Schicht angeordnet ist.
  15. Verbindungsstruktur nach einem der vorhergehenden Ansprüche 8 bis 14, wobei die dotierte dielektrische Schicht umfasst: einen ersten Abschnitt, der das erste dielektrische Material enthält; und einen zweiten Abschnitt, der das zweite dielektrische Material enthält.
  16. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer dielektrischen Struktur über einem leitfähigen Merkmal, wobei die dielektrische Struktur eine Öffnung aufweist, die einen Abschnitt des leitfähigen Merkmals freilegt; Füllen der Öffnung mit einer Metallschicht; Bilden eines dotierten Metallabschnitts in der Metallschicht und einer dotierten dielektrischen Schicht in der dielektrischen Struktur, wobei die dotierte dielektrische Schicht eine Druckspannungsschicht für den dotierten Metallabschnitt aufweist, wobei eine obere Oberfläche des dotierten Metallabschnitts von einer oberen Oberfläche der Metallschicht getrennt ist, wobei eine obere Oberfläche der dotierten dielektrischen Schicht von einer oberen Oberfläche der dielektrischen Struktur getrennt ist; und Entfernen mindestens eines Abschnitts der Metallschicht und mindestens eines Abschnitts der dielektrischen Struktur, um eine Verbindungsstruktur zu bilden.
  17. Verfahren nach Anspruch 16, wobei der dotierte Metallabschnitt und die dotierte dielektrische Schicht gleiche Dotierstoffe enthalten, wobei die Dotierstoffe Germanium, Silizium, Argon, Xenon, Arsen oder eine Kombination davon enthalten.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Entfernen des zumindest einen Abschnitts der Metallschicht und des zumindest einen Abschnitts der dielektrischen Struktur nach dem Bilden des dotierten Metallabschnitts und der dotierten dielektrischen Schicht durchgeführt wird.
  19. Verfahren nach Anspruch 18, wobei der dotierte Metallabschnitt während des Entfernens des Abschnitts der Metallschicht und des Abschnitts der dielektrischen Struktur vollständig entfernt wird.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Entfernen des zumindest einen Abschnitts der Metallschicht und des zumindest einen Abschnitts der dielektrischen Struktur vor dem Bilden des dotierten Metallabschnitts und der dotierten dielektrischen Schicht durchgeführt wird.
DE102021103429.9A 2020-04-21 2021-02-15 Verbindungsstruktur und deren Herstellungsverfahren Pending DE102021103429A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063013179P 2020-04-21 2020-04-21
US63/013,179 2020-04-21
US17/171,210 US11791204B2 (en) 2020-04-21 2021-02-09 Semiconductor device with connecting structure having a doped layer and method for forming the same
US17/171,210 2021-02-09

Publications (1)

Publication Number Publication Date
DE102021103429A1 true DE102021103429A1 (de) 2021-10-21

Family

ID=76810612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021103429.9A Pending DE102021103429A1 (de) 2020-04-21 2021-02-15 Verbindungsstruktur und deren Herstellungsverfahren

Country Status (5)

Country Link
US (2) US11791204B2 (de)
KR (1) KR102664164B1 (de)
CN (1) CN113140542A (de)
DE (1) DE102021103429A1 (de)
TW (1) TWI774280B (de)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339990B8 (de) * 2003-08-29 2013-01-31 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
US8192805B2 (en) * 2007-09-27 2012-06-05 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US8358007B2 (en) * 2009-06-11 2013-01-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing low-k dielectrics and method of manufacture thereof
KR20120124917A (ko) * 2011-05-06 2012-11-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9899327B2 (en) * 2016-06-24 2018-02-20 International Business Machines Corporation Surface treatment for semiconductor structure
US9911698B1 (en) * 2016-08-25 2018-03-06 International Business Machines Corporation Metal alloy capping layers for metallic interconnect structures
US10453741B2 (en) 2016-12-13 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device contact
US10553481B2 (en) 2017-08-31 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof
US10763168B2 (en) * 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US10699940B2 (en) 2017-11-20 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Gate dielectric preserving gate cut process
US11145751B2 (en) 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped contact plug and method for forming the same
US10643892B2 (en) * 2018-05-31 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal loss prevention using implantation
US10971391B2 (en) * 2018-06-13 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap fill
US11018053B2 (en) 2018-06-29 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with material modification and low resistance plug
US10867805B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
US10818543B2 (en) 2018-07-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact spacers and methods of forming same
US11037799B2 (en) 2018-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd Metal heterojunction structure with capping metal layer
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same

Also Published As

Publication number Publication date
KR102664164B1 (ko) 2024-05-07
KR20210130635A (ko) 2021-11-01
US20230369103A1 (en) 2023-11-16
US20210327818A1 (en) 2021-10-21
CN113140542A (zh) 2021-07-20
TW202141734A (zh) 2021-11-01
TWI774280B (zh) 2022-08-11
US11791204B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
DE102019116730B4 (de) Teilweise barrierefreie Durchkontaktierungen für kobaltbasierte Verbindungen und Verfahren zu deren Herstellung
DE102017111545B4 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE102006029281B4 (de) Halbleiterbauelement mit einer vergrabenen Gateelektrode und Verfahren zu seiner Herstellung
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102017120565B4 (de) Durchkontaktierungen für zwischenverbindungen auf cobaltbasis und verfahren zu deren herstellung
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102019117656A1 (de) Gate structures having interfacial layers
DE102014119648B4 (de) METALL-GATE-STAPEL MIT TaAlCN-SCHICHT
DE102020134989A1 (de) Halbleiterstruktur mit speichervorrichtung und verfahren zu deren herstellung
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102021102213A1 (de) Halbleitervorrichtungen mit rückseitiger Stromschiene und Verfahren dafür
DE102021109275A1 (de) Gate-all-around-vorrichtungen mit selbstausgerichteter abdeckung zwischen kanal und rückseitiger leistungsschiene
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE102021102912A1 (de) Halbleiterstrukturen und verfahren dafür
DE102021109760A1 (de) Verfahren zum bilden von kontaktstrukturen
DE102016114724B4 (de) Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung
DE102018103989A1 (de) Finnendiodenstruktur und deren Verfahren
DE102020127451A1 (de) Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung
DE102013107380A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102019129121B4 (de) Niederohmige Verbindungsstrukturen
DE102021103429A1 (de) Verbindungsstruktur und deren Herstellungsverfahren
DE102021114489A1 (de) Nanostrukturen und deren herstellungsverfahren
DE102021110539A1 (de) Selfausrichtendes metall-gate für eine multi-gate-vorrichtung und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed