TWI774280B - 連接結構及其形成方法 - Google Patents

連接結構及其形成方法 Download PDF

Info

Publication number
TWI774280B
TWI774280B TW110110077A TW110110077A TWI774280B TW I774280 B TWI774280 B TW I774280B TW 110110077 A TW110110077 A TW 110110077A TW 110110077 A TW110110077 A TW 110110077A TW I774280 B TWI774280 B TW I774280B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
doped
dielectric
metal
layer
Prior art date
Application number
TW110110077A
Other languages
English (en)
Other versions
TW202141734A (zh
Inventor
陳國儒
黃俊賢
劉書豪
陳亮吟
張惠政
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202141734A publication Critical patent/TW202141734A/zh
Application granted granted Critical
Publication of TWI774280B publication Critical patent/TWI774280B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Joining Of Building Structures In Genera (AREA)
  • Handcart (AREA)

Abstract

本發明一些實施例揭露一種連接結構，其包含：一第一介電層，其放置於一基板及一導電構件上方；一摻雜介電層，其放置於該第一介電層上方；一第一金屬部分，其放置於該第一介電層中且與該導電構件接觸；及一摻雜金屬部分，其放置於該第一金屬部分上方。該第一金屬部分及該摻雜金屬部分包含一相同貴金屬材料。該摻雜介電層及該摻雜金屬部分包含相同摻雜物。

Description

連接結構及其形成方法
本發明實施例係有關連接結構及其形成方法。
半導體積體電路(IC)行業已經歷快速成長。IC材料及設計之技術進步已產生後幾代IC之持續改良。各代具有比前一代更小且更複雜的電路。然而，此等進步已增加處理及製造IC之複雜性。
在IC演進進程中，功能密度(即，每一晶片區之互連裝置之數目)已通常增加而幾何大小(即，可使用一製造程序形成之最小組件(或線))已減小。此按比例縮小程序通常藉由增加生產效率且降低相關聯成本而提供益處。
然而，隨著構件大小繼續減小，製造程序繼續變得更難以執行。因此，存在形成具有愈來愈小的大小之可靠半導體裝置之一挑戰。
本發明的一實施例係關於一種連接結構，其包括：一第一介電層，其放置於一導電構件上方；一摻雜介電層，其放置於該第一介電層上方；及一金屬構件，其放置於該第一介電層及該摻雜介電層中，其中該摻雜介電層將一壓縮應力施加至該金屬構件，其中該金屬構件接觸該導電構件、該摻雜介電層及該第一介電層，其中該金屬構件之一頂表面及該摻雜介電層之一頂表面對準，其中該第一介電層包括一第一介電材料，且該摻雜介電層之至少一部分包括不同於該第一介電材料之一第二介電材料。
本發明的一實施例係關於一種連接結構，其包括：一第一介電層，其放置於一導電構件上方；一摻雜介電層，其放置於該第一介電層上方；一金屬部分，其放置於該第一介電層及該摻雜介電層中；及一摻雜金屬部分，其放置於該金屬部分上方，其中該摻雜介電層將一壓縮應力施加至該摻雜金屬部分，該摻雜金屬部分之一頂表面及該摻雜介電層之一頂表面對準，該摻雜金屬部分之一底表面高於該摻雜介電層之一底表面，該第一介電層包括一第一介電材料，且該摻雜介電層之至少一部分包括不同於該第一介電材料之一第二介電材料。
本發明的一實施例係關於一種用於形成一半導體裝置之方法，該方法包括：在一導電構件上方形成一介電結構，其中該介電結構包括使該導電構件之一部分暴露之一開口；使用一金屬層填充該開口；在該金屬層中形成一摻雜金屬部分且在該介電結構中形成一摻雜介電層，其中該摻雜介電層包括至該摻雜金屬部分之一壓縮應力層，該摻雜金屬部分之一頂表面與該金屬層之一頂表面分離，其中該摻雜介電層之一頂表面與該介電結構之一頂表面分離；及移除該金屬層之至少一部分及該介電結構之至少一部分以形成一連接結構。
下列揭露提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述元件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」、「在…上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。裝置可以其他方式定向(旋轉100度或按其他定向)且本文中使用之空間相對描述詞同樣可相應地解釋。
如本文中使用，諸如「第一」、「第二」及「第三」之術語描述各種元件、組件、區、層及/或區段，但此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語可僅用於將一個元件、組件、區、層或區段彼此區分。諸如「第一」、「第二」及「第三」之術語當在本文中使用時不暗示一序列或順序，除非背景內容清楚指示。
通常可將IC製造程序流程劃分為三個類別：前段製程(FEOL)、中段製程(MEOL)及後段製程(BEOL)。FEOL通常涵蓋與IC裝置(諸如電晶體)之製造相關之程序。例如，FEOL程序可包含形成用於隔離形成一電晶體之IC裝置、閘極結構以及源極及汲極結構(亦稱為源極/汲極結構)之隔離結構。MEOL通常涵蓋與連接至IC裝置之導電構件(或導電區)之連接結構(亦稱為接點或插塞)之製造相關之程序。例如，MEOL程序可包含形成連接至閘極結構之連接結構以及連接至源極/汲極結構之連接結構。BEOL通常涵蓋與電連接藉由FEOL及MEOL製造之IC裝置及連接結構之多層互連(MLI)結構之製造相關之程序。因此，可實現IC裝置之操作。如上文提及，按比例縮小程序已增加處理及製造IC之複雜性。例如，在一些比較方法中，具有低電阻率之釕(Ru)用於形成藉由MEOL形成之連接結構以便降低插塞接點電阻，但由於連接結構隨著日益縮小之IC構件大小變得更緊密，含Ru連接結構已呈現良率及成本挑戰。
實施例(諸如本文中描述之實施例)提供一連接結構及用於形成一連接結構之一方法以緩解可在一退火期間由於金屬自一較低金屬層擴散而發生之一底部金屬損耗問題。在一些實施例中，在沉積一金屬層之後執行一離子植入以在導電材料內形成一阻障層。在一些實施例中，將經植入至導電材料中之離子接合至導電材料以形成擴散阻障層，使得金屬擴散可藉由擴散阻障層阻擋或減少。因此，可緩解或減少由金屬擴散引起之底部金屬損耗。
圖1係根據一些實施例之各種態樣之一半導體結構100之部分或整體之一片段剖面圖。半導體結構100可包含於一微處理器、一記憶體及/或另一IC裝置中。在一些實施例中，半導體結構100係一IC晶片、一系統單晶片(SoC)或其之一部分之一部分，其包含各種被動及主動微電子裝置，諸如電阻器、電容器、電感器、二極體、p型場效電晶體(PFET)、n型場效電晶體(NFET)、金屬氧化物半導體場效電晶體(MOSFET)、互補式金屬氧化物半導體(CMOS)電晶體、雙極接面電晶體(BJT)、橫向擴散MOS (LDMOS)電晶體、高壓電晶體、高頻電晶體、其他適合組件或其等之組合。電晶體可係平面電晶體或多閘極電晶體，諸如鰭狀FET (FinFET)。為了清楚起見已簡化圖1以更佳繪示一些實施例之特徵。可在半導體結構100中添加額外特徵，且在半導體結構100之其他實施例中可替換、修改或消除下文描述之一些特徵。
在一些實施例中，半導體結構100包含一基板(例如，晶圓) 102。在一些實施例中，基板102包含矽。替代地或另外，基板102包含：另一元素半導體，諸如鍺；一化合物半導體，諸如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；一合金半導體，諸如矽鍺(SiGe)、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其等之組合。在一些實施方案中，基板102包含一或多個III至V族材料、一或多個II至IV族材料或其等之組合。在一些實施方案中，基板102係一絕緣體上半導體基板，諸如一絕緣體上矽(SOI)基板、一絕緣體上矽鍺(SGOI)基板或一絕緣體上鍺(GOI)基板。絕緣體上半導體基板可使用氧植入分離(SIMOX)、晶圓接合及/或其他適合方法製造。基板102可包含根據一裝置之設計要求經組態之各種摻雜區(未展示)，諸如p型摻雜區、n型摻雜區或其等之組合。p型摻雜區(例如，p型井)包含p型摻雜物，諸如硼、銦、另一p型摻雜物或其等之一組合。n型摻雜區(例如，n型井)包含n型摻雜物，諸如磷、砷、另一n型摻雜物或其等之一組合。在一些實施方案中，基板102包含使用p型摻雜物及n型摻雜物之一組合形成之摻雜區。各種摻雜區可直接形成於基板102上及/或中，例如，從而提供一p型井結構、一n型井結構、一雙井結構、一凸起結構或其等之一組合。可執行一離子植入程序、一擴散程序及/或另一適合摻雜程序以形成各種摻雜區。
可在基板102上方及/或中形成隔離(未展示)以電隔離半導體結構100之各種區(諸如各種裝置區)。例如，隔離可界定主動裝置區及/或被動裝置區且將主動裝置區及/或被動裝置區彼此電隔離。隔離可包含氧化矽、氮化矽、氮氧化矽、另一適合隔離材料或其等之一組合。隔離構件可包含不同結構，諸如淺溝槽隔離(STI)結構、深溝槽隔離(DTI)結構及/或矽之局部氧化(LOCOS)結構。
各種閘極結構可放置於基板102上方，諸如閘極結構110、112及114。在一些實施例中，一或多個閘極結構110、112及114可插入一源極區及一汲極區，其中一通道區界定於源極區與汲極區之間。在一些實施例中，閘極結構110、112及114形成於一鰭狀結構上方。在一些實施例中，閘極結構110、112及114包含一金屬閘極結構。在一些實施例中，金屬閘極結構包含一閘極介電層及一閘極電極。閘極介電層可放置於基板102上方，且閘極電極放置於閘極介電層上。閘極介電層包含一介電材料，諸如氧化矽、高介電係數介電材料、另一適合介電材料或其等之一組合。高介電係數介電材料通常係指具有一高介電常數(例如，大於氧化矽之介電常數(k≈3.9)之一介電常數)之介電材料。例示性高介電係數介電材料包含鉿、鋁、鋯、鑭、鉭、鈦、釔、氧、氮、另一適合成分或其等之一組合。在一些實施例中，閘極介電層包含一多層結構，諸如包含(例如)氧化矽之一介面層(IL)及包含(例如) HfO2 、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2 、Al2 O3 、HfO2 -Al2 O3 、TiO2 、Ta2 O5 、La2 O3 、Y2 O3 、另一適合高介電係數介電材料或其等之一組合之一高介電係數介電層。
閘極電極包含一導電材料。在一些實施方案中，閘極電極包含多個層，諸如一或多個功函數金屬層及間隙填充金屬層。功函數金屬層包含經調諧以具有一所要功函數(諸如一n型功函數或一p型功函數)之一導電材料，諸如一n型功函數材料及/或一p型功函數材料。p型功函數材料包含TiN、TaN、Ru、Mo、Al、WN、ZrSi2 、MoSi2 、TaSi2 、NiSi2 、WN、其他p型功函數材料及其等之組合。n型功函數材料包含Ti、Al、Ag、Mn、Zr、TiAl、TiAlC、TaC、TaCN、TaSiN、TaAl、TaAlC、TiAlN、其他n型功函數材料及其等之組合。間隙填充金屬層可包含一適合導電材料，諸如Al、W及/或Cu。
閘極結構110、112及114可進一步包含鄰近閘極結構110、112及114 (例如，沿著閘極結構110、112及114之側壁)放置之間隔件116。間隔件116可藉由任何適合程序形成且包含一介電材料。介電材料可包含矽、氧、碳、氮、另一適合材料或其等之一組合(例如，氧化矽、氮化矽、氮氧化矽或碳化矽)。在一些實施例中，間隔件116可包含一多層結構，諸如包含氮化矽之一第一介電層及包含氧化矽之一第二介電層。在一些實施例中，鄰近閘極結構110、112及114形成一組以上間隔件，諸如密封間隔件、偏移間隔件、犧牲間隔件、虛設間隔件及/或主間隔件。
可在形成間隔件116之前及/或之後執行植入、擴散及/或退火程序以在基板102中形成輕度摻雜源極及汲極(LDD)構件及/或重度摻雜源極及汲極(HDD)構件。
在一些實施例中，裝置之源極/汲極區S/D可包含磊晶結構118。例如，在基板102上磊晶地生長一半導體材料，從而在基板102之一源極區及一汲極區上方形成磊晶源極/汲極結構118。因此，閘極結構110、磊晶源極/汲極結構118及界定於磊晶源極/汲極結構118之間之一通道區形成一裝置(諸如一電晶體)。在一些實施例中，磊晶源極/汲極結構118可包圍一鰭狀結構之源極/汲極區。在一些實施例中，磊晶源極/汲極結構118可替換鰭狀結構之部分。磊晶源極/汲極結構118經摻雜有n型摻雜物及/或p型摻雜物。在一些實施例中，在電晶體經組態為一n型裝置(例如，具有一n型通道)之情況中，磊晶源極/汲極結構118可包含摻雜有磷、另一n型摻雜物或其等之組合之含矽磊晶層或含矽碳磊晶層(例如，形成Si:P磊晶層或Si:C:P磊晶層)。在替代實施例中，在電晶體經組態為一p型裝置(例如，具有一p型通道)之情況中，磊晶源極/汲極結構118可包含摻雜有硼、另一p型摻雜物或其等之組合之含矽及鍺磊晶層(例如，形成Si:Ge:B磊晶層)。在一些實施例中，磊晶源極/汲極結構118包含達成通道區中之所要拉伸應力及/或壓縮應力之材料及/或摻雜物。
如圖1中展示，複數個介電層120及122可放置於基板102上方。介電層120及122可各包含一介電材料(包含(例如)氧化矽、氮化矽、氮氧化矽、TEOS形成氧化物、PSG、BPSG、低介電係數介電材料、另一適合介電材料或其等之組合)之一或多個層。例示性低介電係數介電材料包含FSG、摻雜碳之氧化矽、Black Diamond® (加利福尼亞州聖克拉拉(Santa Clara)之Applied Materials)、乾凝膠、氣凝膠、非晶氟化碳、聚對二甲苯、BCB、SILK (密歇根州米蘭德(Midland)之Dow Chemical)、聚醯亞胺、其他低介電係數介電材料及其等之組合。如圖1中展示，介電層120可覆蓋源極/汲極區S/D、間隔件116以及閘極結構110、112及114。在一些實施例中，介電層120可被稱為一層間介電(ILD)層。在一些實施例中，介電層122可被稱為一層間介電(ILD)層或一金屬間介電(IMD)層。
在一些實施例中，一或多個連接結構130、132可形成於源極/汲極區S/D及閘極結構110上方，如圖1中展示。連接結構130放置於閘極結構110上，使得閘極結構110可透過連接結構130連接至一後段製程(BEOL)互連(未展示)。連接結構132可被稱為一金屬至汲極(MD)接點，其通常係指至源極/汲極區S/D之一接點。如圖1中展示，連接結構132可分別放置於磊晶源極/汲極結構118上，使得磊晶源極/汲極結構118可透過連接結構132連接至BEOL互連。因此，FEOL結構可透過連接結構130、132 (其等亦可稱為MEOL互連結構)電連接至BEOL互連。
仍參考圖1，連接結構140、142可形成於連接結構130、132上，且導電構件150可形成於連接結構140、142上。連接結構140、142將連接結構130、132電連接至導電構件150。在一些實施例中，連接結構140、142稱為通路(V)且導電構件150稱為BEOL互連中之金屬線(M)。在一些實施例中，BEOL互連包含一介電堆疊(其包含介電層120及122)，且通路及金屬線形成於該介電堆疊中。
圖2係根據本揭露之態樣之用於形成一連接結構之一方法10之一流程圖。在一些實施例中，用於形成連接結構之方法10包含數個操作(11、12、13及14)。將根據一或多項實施例進一步描述用於形成連接結構之方法10。應注意，可在各種態樣之範疇內重新配置或以其他方式修改用於形成連接結構之方法10之操作。應進一步注意，可在方法10之前、期間及之後提供額外程序，且可在本文中僅簡要描述一些其他程序。在一些實施例中，用於形成連接結構之方法10可用於形成MEOL結構中之連接結構130、132。在其他實施例中，用於形成連接結構之方法10可用於形成BEOL互連中之連接結構140、142。
圖3A至圖3F係繪示根據本揭露之一或多項實施例之態樣之在用於形成連接結構之方法10中之各個階段之示意圖。在一些實施例中，可接納一基板200。基板200可係圖1中展示之基板102，但本揭露不限於此。在一些實施例中，基板200可包含一半導體裝置(諸如圖1中展示之電晶體)，但本揭露不限於此。如圖3A中展示，基板200可包含放置於其中之一導電構件202。在一些實施例中，導電構件202可係類似於圖1中描繪之金屬閘極110或源極/汲極區S/D之一FEOL構件。在一些實施例中，導電構件202可係一MEOL構件，諸如類似於圖1中描繪之連接結構130、132之一含鈷裝置級接點。另外，基板200可包含一或多個介電層。例如，在一些實施例中，導電構件202可係一BEOL構件，諸如形成於如圖1中描繪之一介電層中之一金屬線(M)構件150之一含鈷線。
在操作11中，在基板200及導電構件202上方形成一介電結構210。在一些實施例中，介電結構210可包含一單一層。在一些實施例中，介電結構210可包含一多層結構。例如，如圖3A中展示，介電結構210可包含依序堆疊於基板200及導電構件202上方之至少一第一介電層212及一第二介電層214。第一介電層212及第二介電層214可包含不同介電材料。例如，第一介電層212可係一接觸蝕刻停止層(CESL)，且第二介電層可係一ILD層或一IMD層。在一些實施例中，CESL可包含氮化矽、氮氧化矽及類似者。ILD層或IMD層可包含如上文提及之材料。
仍參考圖3A，在操作11中，可在介電結構210中形成一開口215。在一些實施例中，開口215自一頂表面210t穿透介電結構210至介電結構210之一底部。因此，導電構件202之一部分透過開口215暴露。開口215可使用一微影程序運用遮罩技術及一非等向性蝕刻操作(例如，電漿蝕刻或反應性離子蝕刻)形成，但本揭露不限於此。
參考圖3B，在操作12中，可形成一金屬層220 (諸如一貴金屬層)以填充開口215，但本揭露不限於此。貴金屬層可包含錸(Re)、銠(Rh)及釕(Ru)。金屬層220自介電結構210之頂表面210t延伸至介電結構210之底部。金屬層220穿透第二介電層214及第一介電層212以接觸導電構件202之暴露部分。此外，金屬層220覆蓋介電結構210之頂表面210t。
應注意，在一些實施例中，金屬層220可在不存在一襯層、一阻障層、一晶種層或任何中介層之情況下形成。因此，在此等實施例中，金屬層220可與介電結構210接觸，但本揭露不限於此。
參考圖3C，在操作13中，在金屬層220中形成一摻雜金屬部分222且在介電結構210中形成一摻雜介電層216。在一些實施例中，摻雜金屬部分222及摻雜介電層216包含相同摻雜物，且摻雜物可包含鍺(Ge)、矽(Si)、氬(Ar)、氙(Xe)或氮(N)，但本揭露不限於此。摻雜金屬部分222及摻雜介電層216之形成包含一離子植入。在一些實施例中，離子植入之一劑量可在近似1E13 cm-2 與近似1E16 cm-2 之間，離子植入之一角度可在近似0度與近似60度之間，且離子植入之一溫度可在近似-100°C與近似500°C之間。在一些實施例中，摻雜介電層216中之摻雜物之一濃度可在近似1E19個原子/cm3 與近似1E12原子/cm3 之間，但本揭露不限於此。在一些實施例中，摻雜金屬部分222中之摻雜物之一濃度可在近似1E19個原子/cm3 與近似1E12個原子/cm3 之間，但本揭露不限於此。
在一些實施例中，摻雜金屬部分222之一頂表面與金屬層220之一頂表面分離，且摻雜介電層216之一頂表面與介電結構210之頂表面(諸如第二介電層214之頂表面)分離。在一些實施例中，藉由調整離子植入之植入能量，摻雜介電層216可完全形成於第二介電層214內。在一些實施例中，摻雜介電層216之一底表面藉由第一介電層212及第二介電層214之部分與基板200分離。另外，摻雜介電層216之底表面與第二介電層214接觸。摻雜金屬部分222之一底表面與導電構件202分離，使得導電構件202之一電阻將不受摻雜物影響。另外，摻雜金屬部分222之底表面及摻雜介電層216之底表面可彼此對準，但本揭露不限於此。將摻雜金屬部分222中及摻雜介電層216中之摻雜物之一分佈描繪為圖3C中展示之曲線A。在一些實施例中，分佈曲線之一峰值可在摻雜金屬部分222之中間及摻雜介電層216之中間附近，但本揭露不限於此。在一些實施例中，摻雜金屬部分222之一厚度小於金屬層220之一厚度，且摻雜介電層216之一厚度小於介電結構210之一厚度。在一些實施例中，摻雜介電層216之厚度小於第二介電層214之一厚度。
參考圖3D，在一些實施例中，執行在自近似100°C至近似500°C之範圍內之一退火以改良間隙填充結果，降低插塞電阻且改良一介面品質。用於退火之一壓力可在自近似100毫托至近似760毫托之範圍內，但本揭露不限於此。用於退火之一程序持續時間可在自近似10分鐘至近似120分鐘之範圍內，但本揭露不限於此。此外，可在退火中使用諸如氮(N2 )、氫(H2 )、氦(He)及/或氬(Ar)之氣體。在退火期間，可發生金屬擴散，且金屬離子可沿著介電結構210與金屬層220之間之介面自導電構件202移動至金屬層220之一上部分。應注意，由於摻雜物(例如Ge)具有大於摻雜介電層216之介電材料之體積之一體積，故歸因於存在更大體積之摻雜物而自摻雜介電層216產生一壓縮應力，如由沿著摻雜金屬部分222之相對側壁之箭頭指示。在一些實施例中，摻雜介電層216可稱為一壓縮應力層。此外，壓縮應力有助於阻擋或減少沿著介電結構210與金屬層220之間之介面之金屬擴散，如由圖3D中之「X」及向上箭頭展示。因此，可緩解或減少金屬損耗問題。
參考圖3E，在操作14中，移除金屬層220之一部分以使介電結構210之頂表面210t暴露及/或凹陷且形成一連接結構240。在一些實施例中，在操作14中，可移除摻雜金屬部分222之一部分及摻雜介電層216之一部分。在一些實施例中，可使用一化學機械拋光(CMP)操作執行金屬層220之該部分、摻雜金屬部分222之該部分及摻雜介電層216之該部分之移除。
參考圖3F，在一些實施例中，可在介電結構210及連接結構240上方形成另一介電結構250。可在介電結構250中形成另一導電構件260。導電構件260可耦合至連接結構240。在一些實施例中，導電構件260可稱為圖1中之連接結構140、142。在一些實施例中，導電構件260可稱為圖1中之金屬線150。
因此，獲得一連接結構240。連接結構240包含放置於導電構件202上方之第一介電層212、放置於第一介電層212上方之第二介電層214、放置於第一介電層212及第二介電層214上方之摻雜介電層216、用作放置於第一介電層212及第二介電層214中之一金屬部分之金屬層220及在金屬部分220上方之摻雜金屬部分222。第二介電層214介於摻雜介電層216與第一介電層212之間。如圖3E中展示，金屬部分220與導電構件202、第一介電層212及第二介電層214接觸，而摻雜金屬部分222與摻雜介電層216接觸。摻雜金屬部分222之一頂表面與摻雜介電層216之一頂表面對準。
另外，在一些實施例中，可在摻雜金屬部分222之頂表面下方觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜金屬部分222之頂表面處觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值。在一些實施例中，可在摻雜介電層216之頂表面下方觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜介電層216之頂表面處觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值。
在此等實施例中，金屬部分220及摻雜金屬部分222包含一相同金屬材料，且摻雜介電層216及第二介電層214包含一相同介電材料。此外，摻雜金屬部分222及摻雜介電層216包含相同摻雜物。
圖4係繪示根據本揭露之不同實施例之態樣之一連接結構之一示意圖。應理解，圖4及圖3F中之相同元件由相同數字描繪，且為了簡潔起見，可省略重複細節。
應注意，其中形成摻雜金屬部分222及摻雜介電層216之深度或位置可由離子植入之一植入能量判定。在一些實施例中，藉由調整植入能量，摻雜介電層216之底表面可經形成以接觸第一介電層212，如圖4中展示。另外，摻雜介電層216之底表面及摻雜金屬部分222之一底表面可對準，但本揭露不限於此。
另外，在一些實施例中，可在摻雜金屬部分222之頂表面下方觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜金屬部分222之頂表面處觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值。在一些實施例中，可在摻雜介電層216之頂表面下方觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜介電層216之頂表面處觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值。
參考圖5，在一些實施例中，藉由調整植入能量，摻雜介電層216及摻雜金屬部分222可經形成為比圖3F及圖4中展示之彼等更深。例如，可藉由將摻雜物植入第一介電層212及第二介電層214中而形成摻雜介電層216。因此，摻雜介電層216可包含兩個部分。如圖5中展示，摻雜介電層216可包含：一第一部分216-1，其包含與第一介電層212之介電材料相同之一介電材料；及一第二部分216-2，其包含與第二介電層214之介電材料相同之一第二介電材料。
另外，在一些實施例中，可在摻雜金屬部分222之頂表面下方觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜金屬部分222之頂表面處觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值。在一些實施例中，可在摻雜介電層216之第二部分216-2之頂表面下方觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜介電層216之第二部分216-2之頂表面處觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值。
圖6A至圖11係繪示根據本揭露之不同實施例之態樣之在用於形成連接結構之方法10中之各個階段之示意圖。應理解，圖6A至圖11及圖3A至圖3F中之相同元件由相同數字描繪，且為了簡潔起見，可省略重複細節。
在一些實施例中，可接納一基板200。如圖6A中展示，基板200可包含放置於其中之一導電構件202。在操作11中，在基板200及導電構件202上方形成一介電結構210，且可在介電結構210中形成一開口。在操作12中，可形成一金屬層220 (諸如一貴金屬層)以填充開口。如圖6A中展示，金屬層220自介電結構210之頂表面210t延伸至介電結構210之底部。金屬層220穿透第二介電層214及第一介電層212以接觸導電構件202之暴露部分。此外，金屬層220覆蓋介電結構210之頂表面210t。如上文提及，在一些實施例中，金屬層220可在不存在一襯層、一阻障層、一晶種層或任何中介層之情況下形成。因此，在此等實施例中，金屬層220可與介電結構210接觸，但本揭露不限於此。
仍參考圖6A，在操作13中，在金屬層220中形成一摻雜金屬部分222且在介電結構210中形成一摻雜介電層216。在一些實施例中，摻雜金屬部分222及摻雜介電層216之形成包含一離子植入。在離子植入中使用之摻雜物、劑量、角度及溫度可類似於上文描述之彼等；因此，為了簡潔起見省略細節。應注意，其中形成摻雜金屬部分222及摻雜介電層216之位置之深度可由離子植入之一植入能量判定。例如，藉由調整植入能量，摻雜介電層216之一底表面可經形成以接觸第二介電層214 (如圖6A至圖6D及圖7中展示)，接觸第一介電層212之一頂表面(如圖8及圖9中展示)，或低於第一介電層212之頂表面(如圖10及圖11中展示)。
在一些實施例中，摻雜物在介電結構214中可比摻雜物至金屬層220中穿透更深，此係因為介電材料比金屬材料更不緻密。因此，摻雜介電層216之一底表面可低於摻雜金屬部分222之一底表面，如圖6A、圖7、圖9及圖11中展示。例如，在一些實施例中，摻雜介電層216之底表面之一深度可比摻雜介電層216之頂表面低近似40奈米。在一些實施例中，摻雜介電層216之底表面之深度可比摻雜介電層216之頂表面低近似40奈米至近似90奈米。在一些實施例中，摻雜金屬部分222之底表面之一深度可比摻雜金屬部分222之頂表面低近似0奈米至近似40奈米。
參考圖6B，在一些實施例中，執行一退火以改良間隙填充結果，降低插塞電阻且改良一介面品質。在退火期間，可發生金屬擴散，且金屬離子可沿著介電結構210與金屬層220之間之介面自導電構件202移動至金屬層220之一上部分。如上文提及，摻雜介電層216中之摻雜物使摻雜介電層216用作一壓縮應力層。來自摻雜介電層216之壓縮應力有助於阻擋金屬擴散，如圖6B中展示。因此，可緩解或減少金屬損耗問題。
參考圖6C，在操作14中，移除金屬層220之一部分以使介電結構210之頂表面210t暴露或凹陷且形成一連接結構240。在一些實施例中，可完全移除摻雜金屬部分222，但本揭露不限於此。在一些實施例中，可在操作14中移除介電結構210之一部分(諸如摻雜介電層216之一部分)。在一些實施例中，可使用一CMP操作執行金屬層220之部分、摻雜金屬部分222及介電結構210之部分之移除。
參考圖6D，在一些實施例中，可在介電結構210及連接結構240上方形成另一介電結構250。可在介電結構250中形成另一導電構件260。導電構件260可耦合至連接結構240。在一些實施例中，導電構件260可稱為圖1中之連接結構140、142。在一些實施例中，導電構件260可稱為圖1中之金屬線150。
另外，在一些實施例中，可在摻雜金屬部分222之頂表面下方觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜金屬部分222之頂表面處觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值。在一些實施例中，可在摻雜介電層216之頂表面下方觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜介電層216之頂表面處觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值。
因此，獲得一連接結構240。如圖6C中展示，連接結構240包含介電結構210，該介電結構210包含在基板200及導電構件202上方之第一介電層212、在第一介電層212上方之第二介電層214、在第二介電層214上方之摻雜介電層216及放置於導電構件202上方且稱為一金屬部分之金屬層220。如圖6C中展示，金屬部分220與導電構件202、第一介電層212、第二介電層214及摻雜介電層216接觸。金屬部分220之一頂表面與摻雜介電層216之一頂表面對準。此外，金屬部分220可無摻雜物。在此等實施例中，摻雜介電層216之一底表面與第二介電層214接觸。在此等實施例中，摻雜介電層216及第二介電層214包含相同介電材料。
參考圖7，在操作14中，在一些實施例中，移除金屬層220之一部分及摻雜金屬部分222之一部分以使介電結構210之頂表面210t暴露且形成一連接結構240。在此等實施例中，摻雜金屬部分222之一頂表面與摻雜介電層216之一頂表面對準，但摻雜金屬部分222之一底表面高於摻雜介電層216之一底表面。
參考圖8及圖9，如上文提及，藉由調整離子植入之植入能量，摻雜介電層216可經形成以接觸第一介電層212。在此等實施例中，摻雜介電層216之一底表面與第一介電層212接觸。此外，摻雜介電層216及第一介電層212包含不同介電材料。藉由調整平坦化操作，可完全移除摻雜金屬部分222。因此，金屬部分220可無摻雜物，如圖8中展示。在其他實施例中，可部分移除摻雜金屬部分222，如圖9中展示。
如上文提及，藉由完全或部分移除摻雜金屬部分222，摻雜介電層216之一頂表面可與金屬部分220之一頂表面對準，如圖8中展示，或摻雜介電層216之頂表面可與摻雜金屬部分222之一頂表面對準，如圖9中展示。
另外，在一些實施例中，可在摻雜金屬部分222之頂表面下方觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜金屬部分222之頂表面處觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值。在一些實施例中，可在摻雜介電層216之頂表面下方觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜介電層216之頂表面處觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值。
參考圖10及圖11，如上文提及，藉由調整離子植入之植入能量，摻雜介電層216可經形成為甚至更深，使得摻雜介電層216可包含兩個部分。如圖10及圖11中展示，摻雜介電層216可包含：一第一部分216-1，其具有與第一介電層212之介電材料相同之一介電材料；及一第二部分216-2，其具有與第二介電層214之介電材料相同之一介電材料。在此等實施例中，摻雜介電層216之一底表面與第一介電層212接觸。如上文提及，藉由調整平坦化操作，可完全移除摻雜金屬部分222。因此，金屬部分220可無摻雜物，如圖10中展示。在其他實施例中，可部分移除摻雜金屬部分222，如圖11中展示。
如上文提及，藉由完全或部分移除摻雜金屬部分222，摻雜介電層216之一頂表面可與金屬部分220之一頂表面對準，如圖10中展示，或可與摻雜金屬部分222之頂表面對準，如圖11中展示。
另外，在一些實施例中，可在摻雜金屬部分222之頂表面下方觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜金屬部分222之頂表面處觀察到摻雜金屬部分222中之摻雜物之分佈曲線之峰值。在一些實施例中，可在摻雜介電層216之第二部分216-2之頂表面下方觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜介電層216之第二部分216-2之頂表面處觀察到摻雜介電層216中之摻雜物之分佈曲線之峰值。
參考圖7至圖11，在一些實施例中，可在介電結構210及連接結構240上方形成另一介電結構250。可在介電結構250中形成另一導電構件260。導電構件260可耦合至連接結構240。在一些實施例中，導電構件260可稱為圖1中之連接結構140、142。在一些實施例中，導電構件260可稱為圖1中之金屬線150。
根據用於形成連接結構之方法10，可在移除金屬層220之部分及介電結構210之部分之前形成摻雜金屬部分222及摻雜介電層216。摻雜介電層216提供一壓縮應力，使得可阻擋或減少沿著金屬層220與介電結構210之間之介面之金屬擴散，且可緩解或減少金屬損耗問題。
圖12係根據本揭露之態樣之用於形成一連接結構之一方法30之一流程圖。在一些實施例中，用於形成連接結構之方法30包含數個操作(31、32、33及34)。將根據一或多項實施例進一步描述用於形成連接結構之方法30。應注意，可在各種態樣之範疇內重新配置或以其他方式修改用於形成連接結構之方法30之操作。應進一步注意，可在方法30之前、期間及之後提供額外程序，且可在本文中僅簡要描述一些其他程序。
圖13A至圖18係繪示根據本揭露之一或多項實施例之態樣之在用於形成連接結構之方法30中之各個階段之示意圖。應注意，圖3A至圖3F及圖13A至圖13E中之相同元件可包含相同材料，且為了簡潔起見，可省略重複細節。在一些實施例中，可接納一基板400。基板400可係圖1中展示之基板102，但本揭露不限於此。在一些實施例中，基板400可包含一半導體裝置(諸如圖1中展示之電晶體)，但本揭露不限於此。如圖13A中展示，基板400可包含放置於其中之一導電構件402。在一些實施例中，導電構件402可係類似於圖1中描繪之金屬閘極110或源極/汲極區S/D之一FEOL構件。在一些實施例中，導電構件402可係一MEOL構件，諸如類似於圖1中描繪之連接結構130、132之一含鈷裝置級接點。在其他實施例中，導電構件402可係一BEOL構件，諸如圖1中描繪之一金屬線(M)構件150之含鈷線。
在操作31中，在基板400及導電構件402上方形成一介電結構410。在一些實施例中，介電結構410可包含一單一層。在一些實施例中，介電結構可包含一多層結構。例如，如圖13A中展示，介電結構410可包含依序堆疊於基板400及導電構件402上方之至少一第一介電層412及一第二介電層414。第一介電層412及第二介電層414可包含不同介電材料。
在操作31中，可在介電結構410中形成一開口。在一些實施例中，開口自一頂表面410t穿透介電結構410至介電結構410之一底部。因此，導電構件402之一部分透過開口暴露。
仍參考圖13A，在操作32中，可形成一金屬層420 (諸如一貴金屬層)以填充開口。金屬層420自介電結構410之頂表面410t延伸至介電結構410之底部。金屬層420穿透第二介電層414及第一介電層412以接觸導電構件402之暴露部分。此外，金屬層420覆蓋介電結構410之頂表面410t。應注意，在一些實施例中，金屬層420可在不存在一襯層、一阻障層、一晶種層或任何中介層之情況下形成。因此，在此等實施例中，金屬層420可與介電結構410接觸，但本揭露不限於此。
參考圖13B，在操作33中，移除金屬層420之一部分以使介電結構410之頂表面410t暴露且形成一連接結構440。在一些實施例中，可在操作33中移除介電結構410之一部分(諸如第二介電層414之一部分)。在一些實施例中，可使用一CMP操作執行金屬層420之部分及介電結構410之部分之移除。
參考圖13C，在操作34中，在金屬層420中形成一摻雜金屬部分422且在介電結構410之第二介電層414中形成一摻雜介電層416。在一些實施例中，摻雜金屬部分422及摻雜介電層416彼此對準，但本揭露不限於此。在一些實施例中，摻雜金屬部分422及摻雜介電層416包含諸如鍺(Ge)、矽(Si)、氬(Ar)、氙(Xe)或氮(N)之摻雜物，但本揭露不限於此。在一些實施例中，摻雜金屬部分422及摻雜介電層416之形成包含一離子植入。離子植入之一劑量可在近似1E13 cm-2 與近似1E16 cm-2 之間。離子植入之一角度可在近似0度與近似60度之間。在一些實施例中，離子植入之一溫度可在近似-100°C與近似500°C之間。在一些實施例中，摻雜介電層416中之摻雜物之一濃度可在近似1E19個原子/cm3 與近似1E12個原子/cm3 之間，但本揭露不限於此。在一些實施例中，摻雜金屬部分422中之摻雜物之一濃度可在近似1E19個原子/cm3 與近似1E12個原子/cm3 之間，但本揭露不限於此。
應注意，其中形成摻雜金屬部分422及摻雜介電層416之深度或位置可由離子植入之一植入能量判定。例如，藉由調整植入能量，摻雜介電層416之一底表面可經形成以接觸第二介電層414 (如圖13C及圖14中展示)，接觸第一介電層412之一頂表面(如圖15及圖16中展示)，或低於第一介電層412之頂表面(如圖17及圖18中展示)。在一些實施例中，如圖13C中展示，摻雜金屬部分422之一頂表面及摻雜介電層416之一頂表面暴露。然而，應注意，藉由控制或調整離子植入之植入能量，摻雜金屬部分422與導電構件402分離。在一些比較方法中，當摻雜金屬部分422與導電構件402接觸時，導電構件402之電阻可受負面影響。
參考圖13D，在一些實施例中，執行在自近似100°C至近似500°C之範圍內之一退火以改良間隙填充結果，降低插塞電阻且改良一介面品質。在退火期間，可發生金屬擴散，且金屬離子可沿著介電結構410與金屬層420之間之介面自導電構件402移動至金屬層420之一上部分。如上文提及，摻雜介電層416中之摻雜物使摻雜介電層416用作一壓縮應力層。如由沿著摻雜金屬部分422之側壁之相對箭頭指示之來自摻雜介電層416之壓縮應力有助於阻擋或減少金屬擴散，如在圖13D中藉由「X」及向上箭頭展示。因此，可緩解或減少金屬損耗問題。
參考圖13E，在一些實施例中，可在介電結構410及連接結構440上方形成另一介電結構450。可在介電結構450中形成另一導電構件460。導電構件460可耦合至連接結構440。在一些實施例中，導電構件460可稱為圖1中之連接結構140、142。在一些實施例中，導電構件460可稱為圖1中之金屬線150。
因此，獲得一連接結構440。如圖13D中展示，連接結構440包含在基板400及導電構件402上方之第一介電層412、在第一介電層412上方之第二介電層414、在第二介電層414上方之摻雜介電層416、放置於導電構件402上方且稱為一金屬部分之金屬層420及在金屬部分420上方之摻雜金屬部分422。如圖13D中展示，金屬部分420與導電構件402、第一介電層412及第二介電層414接觸，而摻雜金屬部分422與摻雜介電層416接觸。摻雜金屬部分422之一頂表面與摻雜介電層416之一頂表面對準。在此等實施例中，摻雜介電層416之一底表面與第二介電層412接觸。另外，摻雜介電層416之底表面及摻雜金屬部分422之一底表面可對準，但本揭露不限於此。
在一些實施例中，金屬部分420及摻雜金屬部分422包含一相同金屬材料。摻雜介電層416及第二介電層414包含一相同介電材料。此外，摻雜金屬部分422及摻雜介電層416包含相同摻雜物。
如上文提及，在離子植入期間，摻雜物在介電結構410中可比摻雜物在金屬層420中穿透更深，此係因為介電材料比金屬材料更不緻密。因此，摻雜介電層416之一底表面可低於摻雜金屬部分422之一底表面，如圖14中展示。
另外，在一些實施例中，可在摻雜金屬部分422之頂表面下方觀察到摻雜金屬部分422中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜金屬部分422之頂表面處觀察到摻雜金屬部分422中之摻雜物之分佈曲線之峰值。在一些實施例中，可在摻雜介電層416之頂表面下方觀察到摻雜介電層416中之摻雜物之分佈曲線之峰值，但本揭露不限於此。例如，在一些實施例中，可在摻雜介電層416之頂表面處觀察到摻雜介電層416中之摻雜物之分佈曲線之峰值。
如上文提及，在一些實施例中，藉由調整植入能量，摻雜介電層416之一底表面可經形成以接觸第一介電層412，如圖15及圖16中展示。在此等實施例中，摻雜介電層416及第一介電層412可包含不同介電材料。
如上文提及，在離子植入期間，摻雜物在介電結構410中可比摻雜物在金屬層420中穿透更深，此係因為介電材料具有比金屬材料更小之密度。因此，摻雜介電層416之一底表面可低於摻雜金屬部分422之一底表面，如圖16中展示。
如上文提及，在一些實施例中，可藉由將摻雜物植入第一介電層412及第二介電層414中而形成摻雜介電層416。因此，摻雜介電層416可包含兩個部分。如圖17及圖18中展示，摻雜介電層416可包含：一第一部分416-1，其包含與第一介電層412之介電材料相同之一介電材料；及一第二部分416-2，其包含與第二介電層414之介電材料相同之一第二介電材料。
如上文提及，在離子植入期間，摻雜物在介電結構410中可比摻雜物在金屬層420中穿透更深，此係因為介電材料具有比金屬材料更小之密度。因此，摻雜介電層416之一底表面可低於摻雜金屬部分422之一底表面，如圖18中展示。
此外，參考圖14至圖18，在一些實施例中，可在介電結構410及連接結構440上方形成另一介電結構450。可在介電結構450中形成另一導電構件460。導電構件460可耦合至連接結構440。在一些實施例中，導電構件460可稱為圖1中之連接結構140、142。在一些實施例中，導電構件460可稱為圖1中之金屬線150。
根據用於形成連接結構之方法30，可在移除金屬層420之部分及第二介電層414之部分之後形成摻雜金屬部分422及摻雜介電層416。摻雜介電層416提供一壓縮應力，使得可阻擋金屬擴散，且可緩解金屬損耗問題。如上文提及，雖然摻雜介電層416及摻雜金屬部分422之深度及位置可藉由調整植入能量而判定，但應注意，摻雜金屬部分422之底表面經形成為與導電構件402分離且摻雜介電層416之底表面經形成為與基板400分離以便防止對導電構件402之電阻及基板400之電阻之負面影響。
因此，概括言之，本揭露提供一種緩解底部金屬損耗問題之連接結構及用於形成一連接結構之方法。在一些實施例中，在沉積金屬層之後執行一離子植入以形成用作提供一壓縮應力之一壓縮應力層之一摻雜介電層，且壓縮應力有助於阻擋金屬擴散。因此，可緩解由金屬擴散引起之底部金屬損耗問題。
在一些實施例中，提供一種連接結構。該連接結構包含：一第一介電層，其放置於一導電構件上方；一摻雜介電層，其放置於該第一介電層上方；及一金屬部分，其放置於該第一介電層及該摻雜介電層中。在一些實施例中，該摻雜介電層包含至該金屬部分之一壓縮應力。在一些實施例中，該金屬部分接觸該導電構件、該摻雜介電層及該第一介電層。在一些實施例中，該金屬部分之一頂表面及該摻雜介電層之一頂表面對準。在一些實施例中，該第一介電層包含一第一介電材料，且該摻雜介電層之至少一部分包含不同於該第一介電材料之一第二介電材料。
在一些實施例中，提供一種連接結構。該連接結構包含：一第一介電層，其放置於一導電構件上方；一摻雜介電層，其放置於該第一介電層上方；一金屬部分，其放置於該第一介電層及該摻雜介電層中；及一摻雜金屬部分，其放置於該金屬部分上方。在一些實施例中，該摻雜介電層包含至該摻雜金屬部分之一壓縮應力。在一些實施例中，該摻雜金屬部分之一頂表面及該摻雜介電層之一頂表面對準。在一些實施例中，該摻雜金屬部分之一底表面高於該摻雜介電層之一底表面。在一些實施例中，該第一介電層包含一第一介電材料，且該摻雜介電層之至少一部分包含不同於該第一介電材料之一第二介電材料。
在一些實施例中，提供一種用於形成一連接結構之方法。該方法包含以下操作。在一導電構件上方形成一介電結構。該介電結構包含使該導電構件之一部分暴露之一開口。使用一金屬層填充該開口。在該金屬層中形成一摻雜金屬部分且在該介電結構中形成一摻雜介電層。在一些實施例中，該摻雜介電層包含至該摻雜金屬部分之一壓縮應力。在一些實施例中，該摻雜金屬部分之一頂表面與該金屬層之一頂表面分離，且該介電層之一頂表面與該介電結構之一頂表面分離。移除該金屬層之一部分及該介電結構之一部分以形成該連接結構。
上文概述若干實施例之特徵，使得熟習此項技術者可較佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他程序及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。
10:方法 11:操作 12:操作 13:操作 14:操作 30:方法 31:操作 32:操作 33:操作 34:操作 100:半導體結構 102:基板 110:閘極結構 112:閘極結構 114:閘極結構 116:間隔件 118:磊晶結構/磊晶源極/汲極結構 120:介電層 122:介電層 130:連接結構 132:連接結構 140:連接結構 142:連接結構 150:導電構件 200:基板 202:導電構件 210:介電結構 210t:頂表面 212:第一介電層 214:第二介電層 215:開口 216:摻雜介電層 216-1:第一部分 216-2:第二部分 220:金屬層/金屬部分 222:摻雜金屬部分 240:連接結構 250:介電結構 260:導電構件 400:基板 402:導電構件 410:介電結構 410t:頂表面 412:第一介電層 414:第二介電層 416:摻雜介電層 416-1:第一部分 416-2:第二部分 420:金屬層 422:摻雜金屬部分 440:連接結構 450:介電結構 460:導電構件 A:曲線
當結合附圖閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據行業中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1係一半導體結構之一片段剖面圖。
圖2係根據本揭露之各種態樣之用於形成一連接結構之一方法之一流程圖。
圖3A至圖3F係繪示根據本揭露之一或多項實施例之態樣之在用於形成一連接結構之一方法中之各個階段之示意圖。
圖4係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖5係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖6A至圖6D係繪示根據本揭露之一或多項實施例之態樣之在用於形成一連接結構之一方法中之各個階段之示意圖。
圖7係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖8係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖9係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖10係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖11係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖12係根據本揭露之各種態樣之用於形成一連接結構之一方法之一流程圖。
圖13A至圖13E係繪示根據本揭露之一或多項實施例之態樣之在用於形成一連接結構之一方法中之各個階段之示意圖。
圖14係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖15係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖16係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖17係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
圖18係繪示根據本揭露之一或多項實施例之態樣之一連接結構之一示意圖。
10:方法
11:操作
12:操作
13:操作
14:操作

Claims (10)

  1. 一種連接結構，其包括：一第一介電層，其放置於一導電構件上方；一第二介電層，其放置於該第一介電層上方；一摻雜介電層，其放置於該第一介電層上方；及一金屬層，其放置於該第一介電層及該摻雜介電層中，其中，該摻雜介電層將一壓縮應力施加至該金屬層，其中該金屬層接觸該導電構件、該摻雜介電層及該第一介電層，其中該金屬層之一頂表面及該摻雜介電層之一頂表面對準，其中該第一介電層包括一第一介電材料，該摻雜介電層之至少一部分包括不同於該第一介電材料之一第二介電材料，該第二介電層包括該第二介電材料，且該第二介電層無該摻雜介電層之摻雜物。
  2. 如請求項1之連接結構，其中該摻雜介電層包括摻雜物，其中該等摻雜物包括鍺(Ge)、矽(Si)、氬(Ar)、氙(Xe)或氮(N)。
  3. 如請求項1之連接結構，其中該金屬層包括一貴金屬層。
  4. 如請求項1之連接結構，其中該第二介電層放置於該摻雜介電層與該第一介電層之間。
  5. 如請求項1之連接結構，其中該摻雜介電層包括：一第一部分，其包括該第一介電材料；及 一第二部分，其包括該第二介電材料。
  6. 一種連接結構，其包括：一第一介電層，其放置於一導電構件上方；一摻雜介電層，其放置於該第一介電層上方；一金屬部分，其放置於該第一介電層及該摻雜介電層中；及一摻雜金屬部分，其放置於該金屬部分上方，其中該摻雜介電層將一壓縮應力施加至該摻雜金屬部分，該摻雜金屬部分之一頂表面及該摻雜介電層之一頂表面對準，該摻雜金屬部分之一底表面高於該摻雜介電層之一底表面，該第一介電層包括一第一介電材料，且該摻雜介電層之至少一部分包括不同於該第一介電材料之一第二介電材料。
  7. 如請求項6之連接結構，其中該摻雜金屬部分及該金屬部分包括一相同金屬材料。
  8. 如請求項6之連接結構，其中該摻雜介電層及該摻雜金屬部分包括相同摻雜物。
  9. 一種用於形成一半導體裝置之方法，該方法包括：在一導電構件上方形成一介電結構，其中該介電結構包括使該導電構件之一部分暴露之一開口；使用一金屬層填充該開口；在該金屬層中形成一摻雜金屬部分且在該介電結構中形成一摻雜介 電層，其中該摻雜介電層包括至該摻雜金屬部分之一壓縮應力層，該摻雜金屬部分之一頂表面與該金屬層之一頂表面分離，其中該摻雜介電層之一頂表面與該介電結構之一頂表面分離；及移除該金屬層之至少一部分及該介電結構之至少一部分以形成一連接結構。
  10. 如請求項9之方法，其中該摻雜金屬部分及該摻雜介電層包括相同摻雜物，其中該等摻雜物包括鍺、矽、氬、氙、砷或其等之一組合。
TW110110077A 2020-04-21 2021-03-19 連接結構及其形成方法 TWI774280B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063013179P 2020-04-21 2020-04-21
US63/013,179 2020-04-21
US17/171,210 2021-02-09
US17/171,210 US11791204B2 (en) 2020-04-21 2021-02-09 Semiconductor device with connecting structure having a doped layer and method for forming the same

Publications (2)

Publication Number Publication Date
TW202141734A TW202141734A (zh) 2021-11-01
TWI774280B true TWI774280B (zh) 2022-08-11

Family

ID=76810612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110077A TWI774280B (zh) 2020-04-21 2021-03-19 連接結構及其形成方法

Country Status (5)

Country Link
US (2) US11791204B2 (zh)
KR (1) KR102664164B1 (zh)
CN (1) CN113140542A (zh)
DE (1) DE102021103429A1 (zh)
TW (1) TWI774280B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427734A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 互连结构及其制造方法
TW201923869A (zh) * 2017-11-20 2019-06-16 台灣積體電路製造股份有限公司 閘極切割方法與積體電路裝置
TW202002113A (zh) * 2018-06-29 2020-01-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
TW202008511A (zh) * 2018-07-30 2020-02-16 台灣積體電路製造股份有限公司 積體電路裝置的形成方法
TW202013537A (zh) * 2018-09-26 2020-04-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW202013602A (zh) * 2018-06-29 2020-04-01 台灣積體電路製造股份有限公司 積體電路結構的製作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339990B8 (de) * 2003-08-29 2013-01-31 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
US8192805B2 (en) * 2007-09-27 2012-06-05 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US8358007B2 (en) * 2009-06-11 2013-01-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing low-k dielectrics and method of manufacture thereof
KR20120124917A (ko) * 2011-05-06 2012-11-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9899327B2 (en) * 2016-06-24 2018-02-20 International Business Machines Corporation Surface treatment for semiconductor structure
US9911698B1 (en) * 2016-08-25 2018-03-06 International Business Machines Corporation Metal alloy capping layers for metallic interconnect structures
US10453741B2 (en) 2016-12-13 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device contact
US10763168B2 (en) * 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US11145751B2 (en) 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped contact plug and method for forming the same
US10643892B2 (en) * 2018-05-31 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal loss prevention using implantation
US10971391B2 (en) * 2018-06-13 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap fill
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427734A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 互连结构及其制造方法
TW201923869A (zh) * 2017-11-20 2019-06-16 台灣積體電路製造股份有限公司 閘極切割方法與積體電路裝置
TW202002113A (zh) * 2018-06-29 2020-01-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
TW202013602A (zh) * 2018-06-29 2020-04-01 台灣積體電路製造股份有限公司 積體電路結構的製作方法
TW202008511A (zh) * 2018-07-30 2020-02-16 台灣積體電路製造股份有限公司 積體電路裝置的形成方法
TW202013537A (zh) * 2018-09-26 2020-04-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20210327818A1 (en) 2021-10-21
CN113140542A (zh) 2021-07-20
TW202141734A (zh) 2021-11-01
US11791204B2 (en) 2023-10-17
DE102021103429A1 (de) 2021-10-21
US20230369103A1 (en) 2023-11-16
KR20210130635A (ko) 2021-11-01
KR102664164B1 (ko) 2024-05-07

Similar Documents

Publication Publication Date Title
US9472636B2 (en) Cost-effective gate replacement process
US9537010B2 (en) Semiconductor device structure and method for forming the same
US9293580B2 (en) Lightly doped source/drain last method for dual-epi integration
US20110260245A1 (en) Cost Effective Global Isolation and Power Dissipation For Power Integrated Circuit Device
US20210013338A1 (en) Semiconductor Device Structure and Method for Forming the Same
CN110957355A (zh) 半导体结构的形成方法
US11610822B2 (en) Structures for tuning threshold voltage
US20150325690A1 (en) Semiconductor device structure and method for forming the same
TW201724525A (zh) 半導體結構及其製造方法
US11488874B2 (en) Semiconductor device with funnel shape spacer and methods of forming the same
US10163797B2 (en) Forming interlayer dielectric material by spin-on metal oxide deposition
TWI600115B (zh) 半導體裝置結構及其形成方法
US8981530B2 (en) Semiconductor device and method of forming the same
TWI774280B (zh) 連接結構及其形成方法
TWI784450B (zh) 半導體裝置及其形成方法
KR102587156B1 (ko) 반도체 디바이스 및 그 형성 방법
US12009305B2 (en) Semiconductor device and method for forming the same
US20190355817A1 (en) Semiconductor device and method of fabricating the same
US20240088019A1 (en) Connecting structure and method for forming the same
US11862559B2 (en) Semiconductor structures and methods of forming the same
US20220051982A1 (en) Connecting structure and method for forming the same