DE102019207177B4 - Ein Metall-Isolator-Poly-Kondensator in einem High-k-Metal-Gate-Prozess und ein Herstellungsverfahren - Google Patents

Ein Metall-Isolator-Poly-Kondensator in einem High-k-Metal-Gate-Prozess und ein Herstellungsverfahren Download PDF

Info

Publication number
DE102019207177B4
DE102019207177B4 DE102019207177.5A DE102019207177A DE102019207177B4 DE 102019207177 B4 DE102019207177 B4 DE 102019207177B4 DE 102019207177 A DE102019207177 A DE 102019207177A DE 102019207177 B4 DE102019207177 B4 DE 102019207177B4
Authority
DE
Germany
Prior art keywords
gate
metal
dielectric layer
capacitor
mip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019207177.5A
Other languages
English (en)
Other versions
DE102019207177A1 (de
Inventor
Xinshu CAI
Shyue Seng Tan
Juan Boon Tan
Danny Pak-Chum Shum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102019207177A1 publication Critical patent/DE102019207177A1/de
Application granted granted Critical
Publication of DE102019207177B4 publication Critical patent/DE102019207177B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

MIP-Kondensator, der mit einem HKMG-Prozess gebildet wurde, wobei der MIP-Kondensator umfasst:eine Elektrode gebildet aus einem Metallgate (141; 145);einen Isolator gebildet aus einer dielektrischen High-k-Schicht (131; 135), die um die Seitenwände des Metallgates (141; 145) herum gebildet ist, undeine andere Elektrode gebildet aus einem Polysilizium-Dummygate (117'; 127') neben mindestens einem Abschnitt der dielektrischen High-k-Schicht (131; 135), wobei das Polysilizium-Dummygate (117'; 127') in einem Replacement-Metal-Gate-Prozess zum Bilden des Metallgates (141; 145) erhalten bleibt, undwobei sich der Isolator zwischen den Elektroden befindet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen Metall-Isolator-Poly-Kondensator (MIP-Kondensator), der in einem High-k+Metal-Gate-Prozess (HKMG-Prozess) gebildet wird, und ein Herstellungsverfahren davon, sowie eine Vorrichtung mit einem solchen MIP-Kondensator. Die vorliegende Erfindung ist auf Technologieknoten bei 28 nm und jenseits davon anwendbar.
  • HINTERGRUND
  • Der Metall-Isolator-Metall (MIM)-Kondensator ist eine wichtige passive Komponente in integrierten Radiofrequenz-Schaltungen (integrierten RF-Schaltungen), da er eine hohe Kapazitätsdichte aufweist, die einen kleinen Bereich versorgt, die Schaltungsdichte erhöht und die Herstellungskosten reduziert. Ein metallischer Film (z.B. Titannitrid) kann eine Metallleitung als Bodenplatte des MIM-Kondensators darstellen. Eine Siliziumoxidschicht, z.B. eine Siliziumoxidschicht, die durch eine chemische Gasphasenabscheidung (CVD) bis zu einer Dicke zwischen etwa 35 und etwa 50 nm abgeschieden wird, kann eine dielektrische Kondensatorschicht des MIM-Kondensators darstellen. Eine Schicht aus Titannitrid, die durch CVD über der Siliziumoxidschicht mit einer Dicke von 18 bis 20 nm abgeschieden wird, kann eine Deckplatte des MIM-Kondensators darstellen. In diesem Beispiel beträgt die Kapazitätsdichte F etwa 0,6 fF/µm2. Es ist erwünscht, dass ein MIM-Kondensator eine erhöhte Kapazitätsdichte aufweist, wie z.B. eine Kapazitätsdichte im Bereich von etwa 5 fF/µm2 bis etwa 15 fF/µm2.
  • Ein solcher MIM-Kondensator benötigt typischerweise eine lange Entwicklungszeit und drei Masken für fortgeschrittene Knoten wie Knoten bei 7 nm. Darüber hinaus ist der MIM-Kondensator aufgrund seiner dünneren Isolatorschichtdicke am Back-End nicht für Hochspannungsanwendungen (z.B. 5 V) geeignet.
  • Aus der Schrift US 2016 / 0 197 071 A1 ist eine integrierte Schaltungsvorrichtung bekannt. Diese integrierte Schaltungsvorrichtung enthält ein Halbleitersubstrat und im Halbleitersubstrat ist eine Isolationsstruktur angeordnet. Auf dem Halbleitersubstrat sind eine erste Elektrode und eine zweite Elektrode angeordnet und mit verschiedenen Versorgungsspannungen gekoppelt. Die erste Elektrode überlappt die zweite Elektrode seitlich oder parallel und die erste Elektrode und die zweite Elektrode überlappen die Isolationsstruktur vertikal.
  • In der Schrift US 2016 / 0 064 398 A1 sind integrierte Schaltkreise und Verfahren zu deren Herstellung bereitgestellt, wobei eine erste und eine zweite Finne, die über einem Substrat liegen gebildet werden und sich die erste und die zweite Finne an einem Schnittpunkt schneiden. Neben der ersten Finne sind ein Tunneldielektrikum und ein Floating Gate mit dem Tunneldielektrikum zwischen dem Floating Gate und der ersten Finne gebildet. Ein Interpoly-Dielektrikum ist neben dem Floating-Gate gebildet und ein Steuer-Gate ist neben dem Interpoly-Dielektrikum gebildet, so dass sich das Interpoly-Dielektrikum zwischen dem Floating-Gate und dem Steuer-Gate befindet. Das Steuer-Gate, das Interpoly-Dielektrikum, das Floating-Gate und das Tunneldielektrikum werden über der ersten Finne entfernt, außer an einer Floating-Gate-Position zwischen einem linken Ende der ersten Finne und dem Schnittpunkt der Finnen.
  • Die Schrift US 2015 / 0 318 291 A1 zeigt einen Halbleiterspeicher mit einem U-förmigen Kanal, der in einem Halbleitersubstrat angeordnet ist, einem Source-Bereich, einem Drain-Bereich, einer ersten Schicht eines Isolationsfilms, der auf dem U-förmigen Kanal angeordnet ist, ein bereitgestelltes Floating-Gate mit einer Nut, einer zweiten Schicht eines Isolationsfilms, einem Steuer-Gate, einer pn-Sperrschichtdiode, die zwischen dem Floating-Gate und dem Drain-Bereich angeordnet ist, und einer Gate-gesteuerten Diode, die durch das Steuer-Gate, die zweite Schicht des Isolationsfilms und der pn-Sperrschichtdiode unter Verwendung des Steuer-Gates als Gate gebildet wird.
  • Gemäß der Schrift US 2013 / 0 264 634 A1 ist es bekannt, eine erste leitende Schicht und eine darunterliegende Ladungsspeicherschicht so zu strukturieren, um ein Steuer-Gate in einem NVM-Bereich zu bilden. Über dem Steuer-Gate sind eine erste dielektrische Schicht und eine Barriereschicht ausgebildet. Über der Barriereschicht wird eine Opferschicht gebildet und planarisiert. Über der Opferschicht und dem Steuer-Gate wird eine erste strukturierte Maskierungsschicht im NVM-Bereich gebildet, die eine ausgewählte Position für ein Gate seitlich neben dem Steuer-Gate in dem NVM-Bereich festlegt. In dem Logikbereich wird eine zweite Maskierungsschicht gebildet, die eine Position für ein Logik-Gate festlegt. Freiliegende Teile der Opferschicht werden so entfernt, dass ein erster Teil an der ausgewählten Position für das Gate verbleibt. Eine zweite dielektrische Schicht wird über dem ersten Abschnitt gebildet und planarisiert, um den ersten Abschnitt freizulegen. Der erste Abschnitt wird entfernt, um eine Öffnung an der ausgewählten Position für das Gate zu ergeben, die die Barriereschicht freilegt.
  • Es besteht daher ein Bedarf an einem Kondensator, der eine Hochspannung aushalten kann, um eine leistungsstarke Kondensatorintegration für Hochfrequenzanwendungen zu ermöglichen, insbesondere im Integrationsschema eines Bildens eines HKMG für Metalloxid-Halbleiter (CMOS) und eines Feldeffekttransistors vom Finnen-Typ (FinFET). Es besteht auch Bedarf an einem Verfahren zur Herstellung eines solchen Kondensators, das weniger Verarbeitungsschritte und weniger Zeit benötigt.
  • ZUSAMMENFASSUNG
  • Ein Aspekt der vorliegenden Erfindung ist ein MIP-Kondensator gemäß dem unabhängigen Anspruch 1.
  • Ein anderer Aspekt der vorliegenden Erfindung ist eine Vorrichtung gemäß dem unabhängigen Anspruch 11.
  • Ein anderer Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bilden eines MIP-Kondensators gemäß dem unabhängigen Anspruch 12.
  • Zusätzliche Aspekte und andere Merkmale der vorliegenden Erfindung sind in den abhängigen Ansprüchen 2 bis 10 und 13 bis 14 definiert und in der folgenden Beschreibung dargelegt
  • Figurenliste
  • Die vorliegende Erfindung wird exemplarisch und nicht beschränkend in den Abbildungen der beiliegenden Zeichnung veranschaulicht und in der gleichartige Bezugszeichen auf ähnliche Elemente verweisen und in der:
    • 1A, 1C, 1E, 1G und 1I schematisch die aufeinanderfolgenden Schritte eines Verfahrens zum Bilden eines MIP-Kondensators über einem Substrat in einem RMG-Prozess gemäß einer exemplarischen Ausführungsform veranschaulichen;
    • 1B, 1D, 1F, 1F, 1 H und 1J schematisch die aufeinanderfolgenden Schritte eines Verfahrens zum Bilden eines MIP-Kondensators über einem Flachgrabenisolationsbereich (STI) in einem RMG-Prozess gemäß einer exemplarischen Ausführungsform veranschaulichen;
    • 2A schematisch eine Querschnittsansicht einer MIP-Kondensatoranordnung gemäß einer exemplarischen Ausführungsform veranschaulicht; und
    • 2B schematisch eine Draufsicht auf die in 2A dargestellte MIP-Kondensatoranordnung gemäß einer exemplarischen Ausführungsform veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung sind, sofern nicht anders angegeben, alle Zahlen, die Mengen, Verhältnisse und numerische Eigenschaften von Inhaltsstoffen, Reaktionsbedingungen usw. ausdrücken, die in der Spezifikation und den Ansprüchen verwendet werden, so zu verstehen, dass sie in allen Fällen durch den Begriff „ungefähr“ modifiziert sind.
  • Die vorliegende Erfindung befasst sich mit den aktuellen Problemen von MIM-Kondensatoren in integrierten Schaltungen und löst diese. Die Probleme werden unter anderem durch ein Bilden eines MIP-Kondensators in einem HKMG-Prozess gelöst. Die Methodik entsprechend den Ausführungsformen der vorliegenden Erfindung umfasst ein Bilden einer Vorrichtung, die ein Metallgate, das über einem Substrat und einer HK-Schicht gebildet ist, umfasst, wobei die dielektrische High-k-Schicht um die Seitenwände des Metallgates herum gebildet ist, und einen Kondensator, der die dielektrische High-k-Schicht als Isolator umfasst, wobei der Isolator zwischen einem erhaltenen Dummygate als einer Elektrode und dem Metallgate als einer anderen Elektrode sandwichartig angeordnet ist.
  • Noch weitere Aspekte, Merkmale und technische Auswirkungen sind für den Fachmann aus der folgenden detaillierten Beschreibung leicht ersichtlich sein, wobei bevorzugte Ausführungsformen nur zur Veranschaulichung des am besten betrachteten Modus gezeigt und beschrieben werden. Die Erfindung ermöglicht andere und unterschiedliche Ausführungsformen und ihre einzelnen Details sind in verschiedener offensichtlicher Hinsicht modifizierbar. Dementsprechend sind die Zeichnungen und Beschreibungen als anschaulich und nicht als beschränkend anzusehen.
  • 1A, 1C, 1E, 1G und 1I veranschaulichen schematisch aufeinanderfolgende Schritte eines Verfahrens zum Bilden eines Metall-Isolator-Poly (MIP) -Kondensators über einem Substrat in einem RMG-Prozess gemäß einem Aspekt der vorliegenden Erfindung. Gemäß der Darstellung in 1A werden auf dem Substrat 111 ein Dummygateoxid 115 und ein Poly-Dummy 117 gebildet. Eine dielektrische Zwischenschicht (ILD) 113 wird über dem Poly/Dummygate 117 gebildet (z.B. abgeschieden). Gemäß der Darstellung in 1C wird das zusätzliche ILD 113 durch ein chemisch-mechanisches Planarisieren (CMP) entfernt. Ein Dummygateoxid 115 kann z.B. Siliziumdioxid (SiO2), Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Siliziumoxynitrid (SiON), Silizium-Kohlenstoff-Bor-Stickstoff (SiCBN), Silizium-Kohlenstoff-Oxynitrid (SiCON), Silizium-Kohlenstoff-Nitrid (SiCN) oder Silizium-Bornitrid (SiBN) sein. Das Poly-Dummygate 117 kann aus Polysilizium mit einer Dicke von etwa 40 nm bis etwa 60 nm gebildet werden.
  • Während des Herstellungsprozesses eines Transistors wird ein Poly-Dummygate gemäß einer exemplarischen Ausführungsform bereitgestellt, um einen Raum eines Gates des Transistors durch Selbstausrichtung zu definieren, der jedoch teilweise um die Seitenwände des Gates im Transistor herum erhalten bleibt. Gemäß der Darstellung in 1E wird ein Teil des Dummygateoxids 115 und ein Teil des Poly-Dummygate 117 entfernt (z.B. durch Ätzen). In 1G werden eine dielektrische High-k-Schicht 131 und α-Silizium (α-Si) 133 über der Struktur aufgebracht, einschließlich des verbleibenden Abschnitts des Dummygateoxids 115' und des verbleibenden Abschnitts des Poly-Dummygates 117'. Eine dielektrische High-k-Schicht 131 kann Siliziumnitrid (SiN), Siliziumoxynitrid (SiOxNy), Hafniumoxid (HfO), Hafniumsiliziumoxid (HfSiO), Hafniumaluminiumoxid (HfAlO) oder Hafniumtantaloxid (HfTaO) umfassen. Die dielektrische High-k-Schicht 131 ist um die Seitenwände des Poly-Dummygates 117' herum gebildet.
  • Gemäß der Darstellung in 1I wird α-Si 133 beispielsweise durch Nassätzen mit H3PO4 entfernt und es wird eine Austrittsarbeits (Work Function, WF) -Schicht 139 (bei einer Dicke von ca. 0,5 nm bis ca. 1 nm) durch Abscheidung über der HK-Schicht 131 gebildet, die eine Dielektrizitätskonstante von größer als 3,9 aufweisen kann. In einem Beispiel kann die WF-Schicht 139 ein metallisches Material oder ein anderes geeignetes Material sein. Auf der WF-Schicht 139 wird ein Metallgate 141 abgeschieden (wobei der verbleibende Abschnitt des Dummygateoxids 115' und der verbleibende Abschnitt des Poly-Dummygates 117' darunterliegt). Der resultierende MIP-Kondensatorumfasst die HK-Schicht 131 als Isolator (bei einer Dicke von etwa 1 nm bis etwa 4 nm) zwischen dem Metallgate 141 (als Elektrode mit einer Dicke von 40 nm bis 60 nm) und dem verbleibenden Abschnitt des Poly-Dummygates 117' (als weitere Elektrode mit einer Dicke von 40 nm bis 60 nm). Die Breite des verbleibenden Abschnitts des Poly-Dummygates 117' kann 0,03 µm bis 0,06 µm betragen, die Breite der HK-Schicht 131 kann 1 nm bis 4 nm betragen, die Breite der WF-Schicht 139 kann 0,5 nm bis 1 nm betragen und die Breite des Metallgates 141 kann 0,03 µm bis 0,06 µm parallel zum Substrat 111 betragen. Die Dicke des verbleibenden Abschnitts des Poly-Dummygates 117' und eine Dicke des Metallgates 141 kann zwischen 40 nm und 60 nm senkrecht zum Substrat 111 liegen. Der resultierende MIP-Kondensator hat eine Kapazitätsdichte im Bereich von 5 fF/µm2 bis 15 fF/µm2.
  • Ein solcher MIP-Kondensator ist für Hochspannungsanwendungen (z.B. 5 V) geeignet, wenn das Dielektrikum zwischen dem Metallgate und dem Dummy-Poly wiederverwendet wird und das dickere OX im Bereich von 10 nm ~ 20 nm verwendet wird, das bei Hochspannungsvorrichtungen eingesetzt werden kann.
  • 1B, 1D, 1F, 1F, 1H und 1J veranschaulichen schematisch die aufeinanderfolgenden Schritte eines Verfahrens zum Bilden eines Metall-Isolator-Poly (MIP) -Kondensators über einem STI-Bereich in einem RMG-Prozess gemäß einem anderen Aspekt der vorliegenden Erfindung. Die 1B, 1D, 1F, 1H und 1J sind die gleichen wie die 1A, 1C, 1E, 1G und 1I, mit der Ausnahme, dass ein MIP-Kondensator über einem Flachgrabenisolationsbereich (STI) 129 anstelle von über einem Substrat 121 gebildet wird. Gemäß der Darstellung in 1B werden ein Dummygateoxid 125 und Poly-Dummygate 127 auf dem Substrat 121 gebildet. Eine dielektrische Zwischenschicht (ILD) 123 wird über dem Poly-Dummygate 127 gebildet (z.B. abgeschieden). Gemäß der Darstellung in 1D wird, wie bei der chemisch-mechanischen Planarisierung (CMP), zusätzliches ILD 123 entfernt.
  • Gemäß der Darstellung in 1F wird ein Teil des Dummygateoxids 125 und ein Teil des Poly-Dummygates 127 entfernt (z.B. durch Ätzen). In 1H werden eine HK-Schicht 135 und ein α-Silizium (α-Si) 137 über der Struktur 121 (einschließlich des verbleibenden Teils des Dummygateoxids 125' und des verbleibenden Teils des Poly-Dummygates 127' darunter) zugegeben. Gemäß der Darstellung in 1J wird α-Si 137 durch chemisch-mechanisches Planarisieren entfernt und es wird ein Austrittsarbeitsmetall (WF-Metall) 143 auf die HK-Schicht 135 aufgebracht. Das Metallgate 145 wird über der WF-Schicht 143 abgeschieden (einschließlich des verbleibenden Teils des Dummygateoxids 125' und des verbleibenden Teils des Poly-Dummygates 127' darunter). Der resultierende MIP-Kondensator umfasst die HK-Schicht 135 als Isolator zwischen dem Metallgate 145 (als eine Elektrode) und dem verbleibenden Abschnitt des Poly-Dummygates 127' (als eine andere Elektrode).
  • 2A veranschaulicht schematisch eine Querschnittsansicht einer MIP-Kondensatoranordnung gemäß einer exemplarischen Ausführungsform. Die MIP-Kondensatoranordnung 200 umfasst eine Vielzahl von MIP-Kondensatoren (z.B. drei), die zur Verbesserung der Vorrichtungsdichte angeordnet sind. Auf dem Substrat 201 wird ein Flachgrabenisolationsbereich (STI) 203 gebildet. Eine dielektrische Zwischenschicht (ILD) 205 und drei Sätze von HKMG/MIP-Strukturen werden über dem Bereich 203 der Flachgrabenisolation (STI) gebildet. Jedes HKMG umfasst die HK-Schicht 207, eine WF-Schicht 209 und ein Metallgate 211. Jeder MIP-Kondensator umfasst das Metallgate 211, die HK-Schicht 207 und das Poly-Dummygate 215. Das Dummygateoxid 213 verbleibt zwischen dem Poly-Dummygate 215 und dem STI 203. Jedes Metallgate 211 ist über eine oder mehrere Durchgangsöffnungen 221 mit einer leitenden Schicht 217 verbunden, während jedes Poly-Dummygate 215 über eine oder mehrere Durchgangsöffnungen 223 mit einer leitenden Schicht 219 verbunden ist. 2B veranschaulicht schematisch eine Draufsicht auf die in 2A dargestellte MIP-Kondensatoranordnung.
  • Die Ausführungsformen der vorliegenden Erfindung können mehrere technische Effekte zu erzielen, wie beispielsweise eine Kapazitätsdichte im Bereich von 5 fF/µm2 bis 15 fF/µm2. Darüber hinaus erfordern MIP-Kondensatoren gemäß den Ausführungsformen der vorliegenden Erfindung eine kürzere Entwicklungszeit und weniger Masken für fortgeschrittene Knoten, wie beispielsweise Knotenbei 7 nm, als herkömmliche MIM-Kondensatoren. Darüber hinaus sind MIP-Kondensatoren gemäß den Ausführungsformen der vorliegenden Erfindung für Hochspannungsanwendungen (z.B. 5 V) geeignet, indem sie ein dickes Oxid, das im Prozess mit Hochspannungsgeräten verfügbar ist, wiederverwenden. Ausführungsformen der vorliegenden Erfindung sind in verschiedenen industriellen Anwendungen einsetzbar, wie z.B. Mikroprozessoren, Smartphones, Mobiltelefone, Mobiltelefone, Set-Top-Boxen, DVD-Recorder und -Player, in der Automobilnavigation, Drucker und Peripheriegeräte, Netzwerk- und Telekommunikationsgeräte, Spielsysteme und Digitalkameras. Die vorliegende Erfindung gilt insbesondere für 28 nm-Technologieknoten und darüber hinaus.

Claims (14)

  1. MIP-Kondensator, der mit einem HKMG-Prozess gebildet wurde, wobei der MIP-Kondensator umfasst: eine Elektrode gebildet aus einem Metallgate (141; 145); einen Isolator gebildet aus einer dielektrischen High-k-Schicht (131; 135), die um die Seitenwände des Metallgates (141; 145) herum gebildet ist, und eine andere Elektrode gebildet aus einem Polysilizium-Dummygate (117'; 127') neben mindestens einem Abschnitt der dielektrischen High-k-Schicht (131; 135), wobei das Polysilizium-Dummygate (117'; 127') in einem Replacement-Metal-Gate-Prozess zum Bilden des Metallgates (141; 145) erhalten bleibt, und wobei sich der Isolator zwischen den Elektroden befindet.
  2. MIP-Kondensator nach Anspruch 1, wobei der MIP-Kondensator eine Kapazitätsdichte im Bereich von 5 fF/µm2 bis 15 fF/µm2 aufweist.
  3. MIP-Kondensator nach Anspruch 1, wobei die aus dem Polysilizium-Dummygate (117'; 127') gebildete andere Elektrode eine Breite von 0,03 µm bis 0,06 µm parallel zu einem Substrat (111; 121) aufweist.
  4. MIP-Kondensator nach Anspruch 1, wobei die aus dem Metallgate (141; 145) gebildete Elektrode eine Breite von 0,03 µm bis 0,06 µm parallel zu einem Substrat (111; 121) aufweist.
  5. MIP-Kondensator nach Anspruch 1, wobei die den Isolator bildende dielektrische High-k-Schicht (131; 135) eine Breite von 1 nm bis 4 nm parallel zu einem Substrat (111; 121) aufweist.
  6. MIP-Kondensator nach Anspruch 1, ferner umfassend eine Austrittsarbeitsmetallschicht (139; 143), die zwischen der aus dem Metallgate (141; 145) gebildeten Elektrode und dem aus der dielektrischen High-k-Schicht (131; 135) gebildeten Isolator angeordnet ist.
  7. MIP-Kondensator nach Anspruch 6, wobei die Austrittsarbeitsmetallschicht (139; 143) eine Breite von 0,5 nm bis 1 nm parallel zu einem Substrat (111; 121) aufweist.
  8. MIP-Kondensator nach Anspruch 1, wobei der MIP-Kondensator auf einem Substrat (111; 121) gebildet ist.
  9. MIP-Kondensator nach Anspruch 1, wobei der MIP-Kondensator auf einem Flachgrabenisolationsbereich (129) gebildet ist, der innerhalb eines Substrats (121) angeordnet ist.
  10. MIP-Kondensator nach Anspruch 1, wobei der MIP-Kondensator in einer komplementären Metalloxid-Halbleitervorrichtung oder einer Feldeffekttransistorvorrichtung vom Finnen-Typ gebildet ist.
  11. Vorrichtung (200), umfassend: eine Vielzahl von Metallgates (211), von denen jedes eine dielektrische High-k-Schicht (207) aufweist, die um seine Seitenwände herum gebildet ist; eine Vielzahl von Polysilizium-Dummygates, wobei jedes Polysilizium-Dummygate (215) neben mindestens einem Abschnitt der dielektrischen High-k-Schicht (207) eines der Vielzahl von Metallgates (211) ist; und eine Vielzahl von Kondensatoren, wobei jeder der Kondensatoren durch eines der Vielzahl von Metallgates (211) und einem entsprechenden benachbarten Dummy-Polyisiliziumgate (215) gebildet ist, so dass die dielektrische High-k-Schicht (207), als ein Isolator, zwischen dem Metallgate (211) als einer Elektrode und dem Polysilizium-Dummygate (215) als einer anderen Elektrode angeordnet ist.
  12. Verfahren zum Bilden eines MIP-Kondensators, umfassend: ein Bilden eines Polysilizium-Dummygates (117;127) über einem Substrat (111;121); ein Bilden einer dielektrischen Zwischenschicht (113; 123) über dem Polysilizium-Dummygate (117; 127) und dem Substrat (111; 121); ein Entfernen eines Abschnitts des Dummy-Polysiliziumgates (117; 127), um eine Nut und verbleibendes Polysilizium-Dummygate (117'; 127') zu bilden; ein Bilden einer dielektrischen High-k-Schicht (131; 135) in der Nut; und ein Füllen der Nut mit einem Metall über der dielektrischen High-k-Schicht (131; 134) als ein Metallgate (141; 145) eines Transistors, wobei das in die Nut gefüllte Metall und verbleibendes Dummy-Polysiliziumgate (117'; 127') Elektroden des MIP-Kondensators bilden und die dielektrische High-k-Schicht (131;135) in der Nut einen Isolator zwischen den Elektroden des MIP-Kondensators bildet, wobei der Isolator in der Nut um die Seitenwände des Metallgates (141; 145) herum gebildet ist.
  13. Verfahren nach Anspruch 12, ferner umfassend: ein Bilden einer α-Siliziumschicht (133; 137) über der dielektrischen High-k-Schicht (131; 135), bevor die Nut mit dem Metall gefüllt wird; und ein Ausheizen nach dem Abscheiden der α-Siliziumschicht (133; 137) über der dielektrischen High-k-Schicht (131; 135).
  14. Verfahren nach Anspruch 13, ferner umfassend: ein Entfernen der α-Siliziumschicht (133; 137) von der dielektrischen High-k-Schicht (131; 135) nach dem Ausheizen; und ein Bilden einer Austrittsarbeitsmetallschicht (139; 143) über der dielektrischen High-k-Schicht (131; 135), nachdem die α-Siliziumschicht (133; 137) entfernt wurde und bevor die Nut mit dem Metall gefüllt wird.
DE102019207177.5A 2018-07-11 2019-05-16 Ein Metall-Isolator-Poly-Kondensator in einem High-k-Metal-Gate-Prozess und ein Herstellungsverfahren Active DE102019207177B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/032,896 US10636867B2 (en) 2018-07-11 2018-07-11 Metal-insulator-poly capacitor in a high-K metal gate process and method of manufacturing
US16/032,896 2018-07-11

Publications (2)

Publication Number Publication Date
DE102019207177A1 DE102019207177A1 (de) 2020-01-16
DE102019207177B4 true DE102019207177B4 (de) 2023-01-05

Family

ID=69139537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019207177.5A Active DE102019207177B4 (de) 2018-07-11 2019-05-16 Ein Metall-Isolator-Poly-Kondensator in einem High-k-Metal-Gate-Prozess und ein Herstellungsverfahren

Country Status (4)

Country Link
US (1) US10636867B2 (de)
CN (1) CN110718539A (de)
DE (1) DE102019207177B4 (de)
TW (1) TWI720507B (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130264634A1 (en) 2012-04-09 2013-10-10 Freescalese Miconductor, Inc. Logic transistor and non-volatile memory cell integration
US20150318291A1 (en) 2013-04-09 2015-11-05 Su Zhou Oriental Semiconductor Co., Ltd. Semiconductor memory with u-shaped channel
US20160064398A1 (en) 2014-09-02 2016-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits with finfet nonvolatile memory
US20160197071A1 (en) 2015-01-06 2016-07-07 Mediatek Inc. Integrated circuit device and method for forming the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424427B2 (ja) * 1995-07-27 2003-07-07 ソニー株式会社 不揮発性半導体メモリ装置
US6274435B1 (en) 1999-01-04 2001-08-14 Taiwan Semiconductor Manufacturing Company High performance MIM (MIP) IC capacitor process
US6780727B2 (en) 2002-04-25 2004-08-24 Chartered Semiconductor Manufacturing Limited Method for forming a MIM (metal-insulator-metal) capacitor
US7394703B2 (en) * 2002-10-15 2008-07-01 Halo Lsi, Inc. Twin insulator charge storage device operation and its fabrication method
US9269833B2 (en) * 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for hybrid MOS capacitors in replacement gate process
US8890264B2 (en) * 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US9184252B2 (en) 2013-11-15 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory embedded with HKMG technology
US9391156B2 (en) * 2014-08-28 2016-07-12 Globalfoundries Inc. Embedded capacitor
US9252245B1 (en) * 2014-09-05 2016-02-02 Globalfoundries Inc. Spacer-last replacement metal gate flow and device
JP2016072454A (ja) * 2014-09-30 2016-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9570539B2 (en) 2015-01-30 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integration techniques for MIM or MIP capacitors with flash memory and/or high-κ metal gate CMOS technology
US9698241B1 (en) * 2016-03-16 2017-07-04 GlobalFoundries, Inc. Integrated circuits with replacement metal gates and methods for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130264634A1 (en) 2012-04-09 2013-10-10 Freescalese Miconductor, Inc. Logic transistor and non-volatile memory cell integration
US20150318291A1 (en) 2013-04-09 2015-11-05 Su Zhou Oriental Semiconductor Co., Ltd. Semiconductor memory with u-shaped channel
US20160064398A1 (en) 2014-09-02 2016-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits with finfet nonvolatile memory
US20160197071A1 (en) 2015-01-06 2016-07-07 Mediatek Inc. Integrated circuit device and method for forming the same

Also Published As

Publication number Publication date
DE102019207177A1 (de) 2020-01-16
US10636867B2 (en) 2020-04-28
TWI720507B (zh) 2021-03-01
CN110718539A (zh) 2020-01-21
TW202006949A (zh) 2020-02-01
US20200020761A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
DE102019209316B4 (de) Herstellungsverfahren für eine vertikal gestapelte komplementär-FET-Vorrichtung mit unabhängiger Gatesteuerung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102006021070B4 (de) Halbleitervorrichtungen mit tiefen Grabenisolationsstrukturen und Verfahren zu deren Anfertigung
DE102015118176B4 (de) Chip mit Interdigitalkondensator in Split-Gate-Flash-Technologie sowie Verfahren zu dessen Herstellung
DE102019210342B4 (de) Bilden von selbstausgerichteten gate- und source/drain-kontakten unter verwendung eines opfergatekappenabstandhalters
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE112011102606B4 (de) Verfahren zur Herstellung einer Halbleiter-Transistoreinheit
DE102017116221B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die einen nichtflüchtigen Speicher, der in einem Speicherzellenbereich angeordnet ist, und einen Feldeffekttransistor aufweist, der in einem Logikschaltkreis-Bereich angeordnet ist, und Halbleitervorrichtung mit einem nichtflüchtigen Speicher
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102017200678B4 (de) Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102014019988B3 (de) In serie verbundene transistorstruktur
DE102017111528A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102021108583B4 (de) IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102019216082A1 (de) Skalierter gate-kontakt und source/drain-kappe
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102019210597A1 (de) Verfahren zum Bilden von Abstandhaltern neben Gatestrukturen einer Transistorvorrichtung
DE102019205807B4 (de) Aktivgate-Kontakte und Verfahren zur Herstellung davon
DE112014000641T5 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE102022100335A1 (de) Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung
DE102015213530B4 (de) Verfahren zur Herstellung eines eingebetteten Kondensators
DE102019207177B4 (de) Ein Metall-Isolator-Poly-Kondensator in einem High-k-Metal-Gate-Prozess und ein Herstellungsverfahren
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102017125541B4 (de) Halbleitervorrichtung mit Speicherzellenbereich und Schaltungsbereichen sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final