DE102019130911A1 - Halbleitervorrichtung und herstellungsverfahren - Google Patents

Halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102019130911A1
DE102019130911A1 DE102019130911.5A DE102019130911A DE102019130911A1 DE 102019130911 A1 DE102019130911 A1 DE 102019130911A1 DE 102019130911 A DE102019130911 A DE 102019130911A DE 102019130911 A1 DE102019130911 A1 DE 102019130911A1
Authority
DE
Germany
Prior art keywords
layer
phase
mask
elements
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019130911.5A
Other languages
English (en)
Inventor
Fo-Ju Lin
Chia-Wei Chang
Chiung Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/682,163 external-priority patent/US11177177B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019130911A1 publication Critical patent/DE102019130911A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung und ein Verfahren zum Bilden der Halbleitervorrichtung werden bereitgestellt. Eine erste Schicht wird über einer Halbleiterschicht gebildet und eine erste strukturierte Maske wird über der ersten Schicht gebildet. Ein zyklischer Ätzprozess wird dann durchgeführt, um eine zweite strukturierte Maske in der ersten Schicht zu definieren. Der zyklische Ätzprozess umfasst eine erste Phase zum Ausbilden einer Polymerschicht über der ersten strukturierten Maske und eine zweite Phase zum Entfernen der Polymerschicht und zum Entfernen eines Abschnittes der ersten Schicht. Ein Abschnitt der Halbleiterschicht wird unter Einsatz der zweiten strukturierten Maske entfernt, um eine Finne aus der Halbleiterschicht zu definieren.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung 62/773,356 mit dem Titel „SEMICONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURE“, die am 30. November 2018 eingereicht wurde und die hiermit durch Bezugnahme aufgenommen ist.
  • HINTERGRUND
  • Während sich die Halbleiterindustrie in Richtung Prozessknoten in Nanometer-Technologie entwickelt hat, um eine höhere Vorrichtungsdichte, eine höhere Leistung und geringere Kosten zu erreichen, haben Herausforderungen sowohl bei der Herstellung als auch beim Design zur Entwicklung von dreidimensionaler Designs geführt, wie beispielsweise ein Finnen-artiger Feldeffekttransistor (FinFET) und Gate-Allround (GAA) -Transistoren. Ein FinFET umfasst eine erweiterte Halbleiterfinne, die über einem Substrat in einer Richtung im Wesentlichen senkrecht zu einer Ebene einer Oberfläche des Substrats angehoben ist. In dieser Finne ist ein Kanal des FinFET ausgebildet. Ein Gate ist über der Finne vorgesehen und wickelt diese teilweise ein. Ein GAA-Transistor umfasst einen oder mehrere Nanosheet-Kanalbereiche mit einem Gate, das um das Nanosheet gewickelt ist. FinFETs und GAA-Transistoren können den Kurzkanaleffekt reduzieren.
  • Figurenliste
  • Aspekte der vorliegenden Offenlegung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Es wird angemerkt, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion willkürlich vergrößert oder verkleinert werden.
    • 1 - 17 sind Darstellungen einer Halbleitervorrichtung in verschiedenen Stadien der Herstellung gemäß einigen Ausführungsformen.
    • 18 ist eine Darstellung einer Halbleitervorrichtung, nachdem eine erste strukturierte Maske gemäß einigen Ausführungsformen gebildet worden ist.
    • 19 ist eine Darstellung einer Halbleitervorrichtung, nachdem eine erste strukturierte Maske gemäß einigen Ausführungsformen gebildet worden ist.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenlegung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des vorgestellten Gegenstands bereit. Spezifische Beispiele für Komponenten und Anordnungen werden im Folgenden beschrieben, um die vorliegende Offenlegung zu vereinfachen. Dies sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und es kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale ausgebildet sein können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenlegung Bezugsziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich relative Ausdrücke, wie „darunter“, „unten“, „unterhalb“, „oben“, „oberhalb“ und dergleichen, zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Merkmals zu einem(anderen) Element(en) oder zu einem(anderen) Merkmale(n), wie in den Figuren dargestellt, zu beschreiben. Die räumlich relativen Ausdrücke sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in anderen Orientierungen) und die hier verwendeten räumlichen relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Eine oder mehrere Techniken zum Herstellen einer Halbleitervorrichtung werden hier vorgesehen. In einigen Ausführungsformen wird eine Vielzahl von Schichten über einer zu strukturierenden Schicht bereitgestellt. In einigen Ausführungsformen umfasst die zu strukturierende Schicht eine Halbleiterschicht, in welcher Finnen gebildet werden sollen. In einigen Ausführungsformen wird eine erste Schicht über einer Halbleiterschicht gebildet. In einigen Ausführungsformen wird eine erste strukturierte Maske über der ersten Schicht gebildet. In einigen Ausführungsformen umfasst die erste strukturierte Maske Elemente, die den in der Halbleiterschicht auszubildenden Finnen entsprechen. In einigen Ausführungsformen wird ein zyklischer Ätzprozess durchgeführt, um eine zweite strukturierte Maske in der ersten Schicht zu definieren. In einigen Ausführungsformen umfasst der zyklische Ätzprozess eine erste Phase zum Ausbilden einer Polymerschicht über der ersten strukturierten Maske und eine zweite Phase zum Entfernen der Polymerschicht und zum Entfernen eines Abschnittes der ersten Schicht. In einigen Ausführungsformen werden Abschnitte der Halbleiterschicht unter Einsatz der zweiten strukturierten Maske entfernt, um Finnen in der Halbleiterschicht zu definieren. Gemäß einigen Ausführungsformen reduziert der zyklische Ätzprozess die Variation der kritischen Finnenabmessungen (CD), der Finnen-Verjüngung und der Linienbreitenrauheit und macht die Tiefe der Finne gleichmäßiger.
  • 1 - 17 sind Darstellungen einer Halbleitervorrichtung 100 in verschiedenen Stadien der Herstellung gemäß einigen Ausführungsformen. 1 - 16 umfassen eine Draufsicht, die zeigt, wo verschiedene Querschnittsansichten aufgenommen wurden. Bezugnehmend auf 1 ist die Ansicht X-X eine Querschnittsansicht, die durch die Halbleitervorrichtung 100 in einer Richtung aufgenommen wurde, die einer Gate-Längenrichtung durch Finnen-Strukturen entspricht, und die Ansichten Y1-Y1 und Y2-Y2 sind Querschnittsansichten, die durch die Halbleitervorrichtung 100 in einer Richtung aufgenommen wurde, die einer Gate-Breitenrichtung durch Gate-Strukturen entspricht. Nicht alle Aspekte der Verarbeitung, die in den Querschnittsansichten gezeigten werden, werden in der Draufsicht dargestellt. In einigen Ausführungsformen sind die in der Ansicht Y1-Y1 gezeigten Vorrichtungen in einem ersten Bereich 102A der Halbleitervorrichtung 100 ausgebildet und die in der Ansicht Y2-Y2 gezeigten Vorrichtungen sind in einem zweiten Bereich 102B ausgebildet.
  • Gemäß einigen Ausführungsformen weisen die Bereiche 102A, 102B unterschiedliche Vorrichtungsdichten auf. In einigen Ausführungsformen resultieren die unterschiedlichen Dichten aus unterschiedlichen Abständen, unterschiedlichen für die Finnen kritischen Abmessungen (CDs) oder unterschiedlichen Finnenarraygrößen. In einigen Ausführungsformen, wie in 1 dargestellt, umfasst der Bereich 102A einen dichten Bereich, und der Bereich 102B einen weniger dichten Bereich, der manchmal als isolierter Bereich bezeichnet wird. In einigen Ausführungsformen umfasst der Bereich 102A Speichervorrichtungen. In einigen Ausführungsformen umfasst der Bereich 102B Logikvorrichtungen.
  • Unter Bezugnahme auf 1, ist eine Vielzahl von Schichten, die bei der Bildung der Halbleitervorrichtung 100 verwendet wird, gemäß einigen Ausführungsformen dargestellt. In einigen Ausführungsformen umfasst die Halbleitervorrichtung 100 Finnenbasierte Transistoren, wie beispielsweise FinFET-Transistoren. In einigen Ausführungsformen umfasst die Halbleitervorrichtung Transistoren auf Austrittsarbeitsheet-Basis oder Gate-Allround (GAA) -Transistoren. Die Vielzahl von Schichten ist über einer Halbleiterschicht 105 ausgebildet. In einigen Ausführungsformen ist die Halbleiterschicht 105 Teil eines Substrats, das wenigstens eines von einer Epitaxieschicht, eines einkristallinen Halbleitermaterials wie, ohne darauf beschränkt zu sein, Si, Ge, SiGe, InGaAs, GaAs, InSb, GaP, GaSb, InAlAs, GaSbP, GaAsSb und InP, einer Silizium-auf-Isolator (SOI) -Struktur, eines Wafers oder eines aus einem Wafer gebildeten Dies umfasst. In einigen Ausführungsformen umfasst die Halbleiterschicht 105 kristallines Silizium.
  • In einigen Ausführungsformen wird eine erste Schicht 110 über der Halbleiterschicht 105 gebildet. In einigen Ausführungsformen umfasst die erste Schicht 110 eine Finnentop-Hartmaske. In einigen Ausführungsformen umfasst die erste Schicht 110 Siliziumkohlenstoffnitrid (SiCN) oder ein anderes geeignetes Hartmaskenmaterial. In einigen Ausführungsformen wird die erste Schicht 110 unter Einsatz von beispielsweise wenigstens einer von einer chemischen Gasphasenabscheidungs (CVD)-, plasmaunterstützten CVD (PECVD)-, Niederdruck-CVD (LPCVD)-, Ultrahochvakuum-CVD (UHVCVD), Atomschicht-CVD (ALCVD)-, physikalischen Gasphasenabscheidungs (PVD)-, gepulsten Laserabscheidungs (PLD), Sputter-, Aufdampf-, Dampfphasenepitaxie (VPE)-, Molekularstrahlepitaxie (MBE)-, Flüssigphasenepitaxie (LPE)-, einer Spin-On -Technologie oder anderen anwendbaren Techniken gebildet.
  • In einigen Ausführungsformen wird eine zweite Schicht 115 über der ersten Schicht 110 gebildet. In einigen Ausführungsformen umfasst die zweite Schicht 115 eine Halbleiterschicht, wie z. B. Silizium oder andere geeignete Materialien. In einigen Ausführungsformen wird die zweite Schicht 115 unter Einsatz von beispielsweise wenigstens eine von einer CVD-, PECVD-, LPCVD-, UHCVD-, ALCVD-, PVD-, PLD-, Sputter-, Aufdampf-, VPE-, MBE-, LPE-, einer Spin-On -Technologie oder anderen anwendbaren Techniken gebildet.
  • In einigen Ausführungsformen wird eine dritte Schicht 120 über der zweiten Schicht gebildet. In einigen Ausführungsformen umfasst die dritte Schicht 120 ein Hartmaskenmaterial, wie zum Beispiel Siliziumnitrid oder ein anderes geeignetes Material. In einigen Ausführungsformen wird die dritte Schicht 120 unter Einsatz von beispielsweise wenigstens einer von einer CVD-, PECVD-, LPCVD-, UHCVD-, ALCVD-, PVD-, PLD-, Sputter-, Aufdampf-, VPE-, MBE-, LPE-, einer Spin-On -Technologie oder anderen anwendbaren Techniken gebildet.
  • In einigen Ausführungsformen wird eine vierte Schicht 125 über der dritten Schicht 120 gebildet. In einigen Ausführungsformen umfasst die vierte Schicht 125 ein Oxid, wie zum Beispiel Siliziumdioxid oder ein anderes geeignetes Oxid. In einigen Ausführungsformen wird die vierte Schicht 125 unter Einsatz von beispielsweise wenigstens einer von einer CVD-, PECVD-, LPCVD-, UHCVD-, ALCVD-, PVD-, PLD-, Sputter-, Aufdampf-, VPE-, MBE-, LPE-, einer Spin-On -Technologie oder anderen anwendbaren Techniken gebildet.
  • In einigen Ausführungsformen wird eine erste strukturierte Maske 130 über der vierten Schicht 125 gebildet. In einigen Ausführungsformen umfasst die erste strukturierte Maske 130 ein Hartmaskenmaterial, wie beispielsweise Siliziumnitrid oder ein anderes geeignetes Hartmaskenmaterial. Gemäß einigen Ausführungsformen wird die erste strukturierte Maske 130 durch das Bilden einer Vielzahl von individuell gebildeten Schichten gebildet, die zusammen einen Maskenstapel definieren. In einigen Ausführungsformen umfasst der Maskenstapel eine Hartmaskenschicht, die über der vierten Schicht 125 durch wenigstens eine von einer CVD-, PECVD-, LPCVD-, UHCVD-, ALCVD-, PVD-, PLD-, Sputter-, Aufdampf-, VPE-, MBE-, LPE-, einer Spin-On -Technologie oder von anderen anwendbaren Techniken gebildet wird. In einigen Ausführungsformen umfasst die Hartmaskenschicht das Hartmaskenmaterial, wie beispielsweise Siliziumnitrid oder ein anderes geeignetes Hartmaskenmaterial. In einigen Ausführungsformen umfasst der Maskenstapel eine untere Antireflexionsbeschichtungs-Schicht (BARC), die über der Hartmaskenschicht ausgebildet ist. In einigen Ausführungsformen ist die BARC-Schicht eine Polymerschicht, die unter Einsatz eines Schleuderbeschichtungsverfahrens aufgebracht wird. In einigen Ausführungsformen wird eine organische Planarisierungsschicht (OPL) über der BARC-Schicht gebildet. In einigen Ausführungsformen umfasst die OPL ein fotoempfindliches organisches Polymer, das unter Einsatz eines Schleuderbeschichtungsverfahrens aufgebracht wird. In einigen Ausführungsformen umfasst die OPL eine dielektrische Schicht. Gemäß einigen Ausführungsformen umfasst der Maskenstapel eine Photoresist-Schicht, die über der OPL ausgebildet ist. In einigen Ausführungsformen wird die Photoresist-Schicht durch wenigstens eine der Techniken von Schleudern, Sprühbeschichten oder anderen anwendbaren Techniken gebildet. Die Photoresist-Schicht umfasst ein gegenüber elektromagnetischer Strahlung empfindliches Material und Eigenschaften, wie Löslichkeit der Photoresist-Schicht, werden durch elektromagnetische Strahlung beeinflusst. Die Photoresist-Schicht ist entweder ein negativer Photoresist oder ein positiver Photoresist. In einigen Ausführungsformen werden Abschnitte der OPL, die durch die elektromagnetische Strahlung bestrahlt werden, welche die Photoresist-Schicht strukturiert, beeinflusst, um die Ätzselektivität der bestrahlten Abschnitte der OPL in Bezug auf nicht bestrahlte Abschnitte zu ändern. In einigen Ausführungsformen wird die Photoresist-Schicht strukturiert und ein oder mehrere Ätzprozesse werden durchgeführt, um die Struktur auf die Hartmaskenschicht zu übertragen und die Abschnitte des Maskenstapels zu entfernen, die von der Hartmaskenschicht verschieden sind, was dazu führt, dass die erste strukturierte Maske 130 durch verbleibende Abschnitte der Hartmaskenschicht definiert wird.
  • In einigen Ausführungsformen umfasst die erste strukturierte Maske 130 Elemente 130A, 130B, die eine Struktur zum Ausbilden von Finnen in der Halbleiterschicht 105 definieren. In einigen Ausführungsformen ist eine Dichte der Elemente 130A in dem Bereich 102A größer als eine Dichte von den Elementen 130B in dem Bereich 102B aufgrund einer unterschiedlichen Anzahl von Elementen 130A pro Flächeneinheit in dem ersten Bereich 102A verglichen mit der Anzahl von Elementen 130B pro Flächeneinheit in dem zweiten Bereich 102B. In einigen Ausführungsformen liegt die Dichte der Elemente 130B in dem Bereich 102B zwischen ungefähr 13% und ungefähr 82% der Dichte der Elemente 130A in dem Bereich 102A.
  • In einigen Ausführungsformen unterscheidet sich ein Abstand 128 zwischen den Elementen 130A in dem ersten Bereich 102A von einem Abstand 129 zwischen den Elementen 130B in dem zweiten Bereich 102B. In einigen Ausführungsformen liegt der Abstand 128 der Elemente 130A im ersten Bereich 102A zwischen ungefähr 8% und ungefähr 77% des Abstands 129 der Elemente 130B im zweiten Bereich 102B. In einigen Ausführungsformen liegt der Abstand 128 zwischen den Elementen 130A in dem ersten Bereich 102A zwischen ungefähr 16 nm und ungefähr 20 nm. In einigen Ausführungsformen liegt der Abstand 129 zwischen den Elementen 130B in dem zweiten Bereich 102B zwischen ungefähr 26 nm und ungefähr 200 nm. In einigen Ausführungsformen ist der Abstand 128 zwischen den Elementen 130A im ersten Bereich 102A der gleiche wie der Abstand 129 zwischen den Elementen 130B im zweiten Bereich 102B.
  • In einigen Ausführungsformen unterscheidet sich ein Abstand 133 der Elemente 130A in dem ersten Bereich 102A von einem Abstand 134 der Elemente 130B in dem zweiten Bereich 102B. In einigen Ausführungsformen liegt der Abstand 133 der Elemente 130A in dem ersten Bereich 102A zwischen ungefähr 12% und ungefähr 84% des Abstands 134 der Elemente 130B in dem zweiten Bereich 102B. In einigen Ausführungsformen liegt der Abstand 133 der Elemente 130A in dem ersten Bereich 102A zwischen ungefähr 26 nm und ungefähr 30 nm. In einigen Ausführungsformen liegt der Abstand 134 der Elemente 130B in dem zweiten Bereich 102B zwischen ungefähr 36 nm und ungefähr 210 nm. In einigen Ausführungsformen ist der Abstand 133 der Elemente 130A in dem ersten Bereich 102A der gleiche wie der Abstand 134 zwischen den Elementen 130B in dem zweiten Bereich 102B.
  • Unter Bezugnahme auf die 2-5 wird ein zyklischer Ätzprozess durchgeführt, um die durch die erste strukturierte Maske 130 definierte Struktur auf die vierte Schicht 125 zu übertragen. In einigen Ausführungsformen umfasst der zyklische Ätzprozess eine Polymerabscheidungsphase, die in den 2 und 4 dargestellt ist, und eine Materialentfernungsphase, die in den 3 und 5 dargestellt ist. In einigen Ausführungsformen werden Prozessgase in dem zyklischen Ätzprozess zwischen der Polymerabscheidungsphase und der Materialentfernungsphase variiert. In einigen Ausführungsformen können auch andere Parameter zwischen der Polymerabscheidungsphase und der Materialentfernungsphase variiert werden. Beispielsweise kann eine Plasmaenergie oder Vorspannung zwischen der Polymerabscheidungsphase und der Materialentfernungsphase variiert werden, um einen Abscheidungs- oder Ätzgrad zu steuern.
  • Unter Bezugnahme auf 2 wird eine Polymerschicht 135 über der ersten strukturierten Maske 130 und der vierten Schicht 125 während der Polymerabscheidungsphase gebildet. In einigen Ausführungsformen werden während der Polymerabscheidungsphase Sauerstoff (O2), Schwefeldioxid (SO2), ein Fluorkohlenwasserstoff oder Methan (CH4) als die Prozessgase verwendet, um ein Prozessgasgemisch zu bilden. In einigen Ausführungsformen ist der Fluorkohlenstoff wenigstens einer von C4F6, C2F4, CF4 oder C5F. In einigen Ausführungsformen werden Sauerstoff und ein Fluorkohlenwasserstoff als Prozessgasgemisch verwendet. In einigen Ausführungsformen liegt die Strömungsrate des Fluorkohlenwasserstoffs oder Methans während der Polymerabscheidungsphase zwischen ungefähr 40 und 60 sccm. In einigen Ausführungsformen liegt die Strömungsrate von Sauerstoff oder Schwefeldioxid während der Polymerabscheidungsphase zwischen ungefähr 50 bis 80 sccm. In einigen Ausführungsformen reagieren der Sauerstoff und der Fluorkohlenwasserstoff oder Methan in dem Prozessgasgemisch im Umgebungsplasma, um die Polymerschicht 135 zu bilden. In einigen Ausführungsformen umfasst die Polymerschicht CH2 oder CFx, wobei x eine ganze Zahl größer oder gleich 1 ist. In einigen Ausführungsformen umfasst die Polymerabscheidungsphase einen Atomlagenabscheidungsprozess (ALD). In einigen Ausführungsformen basiert die Dicke der Polymerschicht 135 unter anderem auf einem Zeitintervall der Polymerabscheidungsphase, der Plasmaenergie und der Vorspannung. In einigen Ausführungsformen werden das Zeitintervall der Polymerabscheidungsphase, die Plasmaenergie während der Polymerabscheidungsphase und die Vorspannung während der Polymerabscheidungsphase so eingestellt, dass die Dicke der Polymerschicht 135 zwischen 1 - 10 Angström oder zwischen 2-4 Angström liegt. In einigen Ausführungsformen liegt das Zeitintervall der Polymerabscheidungsphase zwischen ungefähr 5 Sekunden und ungefähr 10 Sekunden. In einigen Ausführungsformen beträgt die Plasmaenergie während der Polymerabscheidungsphase ungefähr 0 W. In einigen Ausführungsformen beträgt die Vorspannung während der Polymerabscheidungsphase ungefähr 70 V bis ungefähr 90 V.
  • Unter Bezugnahmen auf 3 wird die Polymerschicht 135 und ein Abschnitt der vierten Schicht 125, gemäß einigen Ausführungsformen, während der Materialentfernungsphase entfernt. In einigen Ausführungsformen wird während der Materialentfernungsphase ein Inertgas als Prozessgas verwendet. In einigen Ausführungsformen ist das Inertgas Argon (Ar), Stickstoff (N2) oder ein anderes geeignetes Gas. In einigen Ausführungsformen liegt die Strömungsrate des Inertgases zwischen ungefähr 550-600 sccm. In einigen Ausführungsformen basiert eine Menge der vierten Schicht 125, die während der Materialentfernungsphase entfernt wird, unter anderem auf einem Zeitintervall der Materialentfernungsphase, der Plasmaenergie und der Vorspannung. In einigen Ausführungsformen werden das Zeitintervall der Materialentfernungsphase, die Plasmaenergie während der Materialentfernungsphase und die Vorspannung während der Materialentfernungsphase so eingestellt, dass eine Dicke 131 des Abschnitts oder der Abschnitte der vierten Schicht 125, die der ersten strukturierten Maske 130 nicht unterliegen, während der Materialentfernungsphase um ungefähr 10 - 20 Angström reduziert wird. In einigen Ausführungsformen liegt das Zeitintervall der Materialentfernungsphase zwischen ungefähr 5 Sekunden und ungefähr 10 Sekunden. In einigen Ausführungsformen ist die Plasmaenergie während der Materialentfernungsphase größer als die Plasmaenergie während der Polymerabscheidungsphase. In einigen Ausführungsformen beträgt die Plasmaenergie während der Materialentfernungsphase ungefähr 70 W bis ungefähr 90 W. In einigen Ausführungsformen ist die Vorspannung während der Materialentfernungsphase größer als die Vorspannung während der Polymerabscheidungsphase. In einigen Ausführungsformen beträgt die Vorspannung während der Materialentfernungsphase ungefähr 100 V bis ungefähr 120 V.
  • In einigen Ausführungsformen wird während der Materialentfernungsphase auch ein Abschnitt der ersten strukturierten Maske 130 entfernt. Beispielsweise kann eine Dicke 132 der ersten strukturierten Maske oder von Elementen davon während der Materialentfernungsphase um ungefähr 1-20 Angström reduziert werden.
  • In einigen Ausführungsformen werden andere Parameter des Prozesses zusätzlich zu dem(den) Prozessgas(en) zwischen der Polymerabscheidungsphase und der Materialentfernungsphase variiert. Beispielsweise werden in einigen Ausführungsformen die Plasmaparameter auch zwischen der Polymerabscheidungsphase und der Materialentfernungsphase variiert. In einigen Ausführungsformen ist die Plasmaenergie hoch und die Vorspannung ist niedrig während der Polymerabscheidungsphase. In einigen Ausführungsformen ist die Plasmaenergie niedrig und die Vorspannung ist hoch während der Materialentfernungsphase. In einigen Ausführungsformen liegt eine hohe Plasmaenergie zwischen ungefähr 1000 - 3000 W und eine niedrige Plasmaenergie zwischen ungefähr 300 - 500 W vor. In einigen Ausführungsformen liegt eine hohe Vorspannung zwischen ungefähr 500 - 1500 V und eine niedrige Vorspannung zwischen 0 - 100 V vor.
  • In einigen Ausführungsformen ist eine Spülphase in dem zyklischen Ätzprozess zwischen der Polymerablagerungsphase und der Materialablagerungsphase enthalten, um zu ermöglichen, dass das(die) Prozessgas(e) zwischen der Polymerablagerungsphase und der Materialablagerungsphase gewechselt werden. In einigen Ausführungsformen wird während einer Spülphase ein Inertgas, wie Argon, Stickstoff oder ein anderes geeignetes Gas, in eine Kammer eingeleitet, in der die Halbleitervorrichtung 100 während der Polymerabscheidungsphase und der Materialentfernungsphase angeordnet ist, um das(die) Prozessgas(e) aus der Kammer zu spülen. In einigen Ausführungsformen wird während der Spülphase keine Plasmaenergie bereitgestellt und es wird keine Vorspannung angelegt.
  • Unter Bezugnahme auf die 4 und 5, wird der zuvor erwähnte zyklische Ätzprozess wiederholt. Beispielsweise wird in einigen Ausführungsformen die Polymerschicht 135 während der Polymerabscheidungsphase erneut über der verbleibenden ersten strukturierten Maske 130 und der verbleibenden vierten Schicht 125 gebildet, wie in 4 dargestellt. In einigen Ausführungsformen wird die Polymerschicht 135 und ein anderer Abschnitt der vierten Schicht 125 während der Materialentfernungsphase entfernt, um die Dicke 131 des Abschnitts oder der Abschnitte der vierten Schicht 125, die nicht unter der ersten strukturierten Maske 130 liegen, weiter zu verringern, wie in 5 dargestellt. In einigen Ausführungsformen wird ein anderer Abschnitt der ersten strukturierten Maske 130 auch während der Materialentfernungsphase entfernt, um die Dicke 132 der ersten strukturierten Maske 130 weiter zu verringern.
  • In einigen Ausführungsformen werden Prozessparameter während jeder Polymerabscheidungsphase konstant gehalten und werden während jeder Materialentfernungsphase konstant gehalten. Beispielsweise kann(können) die Strömungsrate(n) eines oder mehrerer Prozessgase, die während jeder Polymerabscheidungsphase angewendet werden, das Zeitintervall jeder Polymerabscheidungsphase, die Plasmaenergie während jeder Polymerabscheidungsphase und die Vorspannung während jeder Polymerabscheidungsphase gleichbleibend sein. In ähnlicher Weise kann(können) die Strömungsrate(n) eines oder mehrerer Prozessgase während jeder Materialentfernungsphase, das Zeitintervall jeder Materialentfernungsphase, die Plasmaenergie während jeder Materialentfernungsphase und die Vorspannung während jeder Materialentfernungsphase gleichbleibend sein. In einigen Ausführungsformen können ein oder mehrere Prozessparameter zwischen Polymerabscheidungsphasen oder zwischen Materialentfernungsphasen variiert werden. Beispielsweise kann(können) in einigen Ausführungsformen, während die vierte Schicht 125 relativ dick ist, die Strömungsrate(n) eines oder mehrerer Prozessgase, die während der Materialentfernungsphasen angewendet wird(werden), das Zeitintervall der Materialentfernungsphase, die Plasmaenergie während der Materialentfernungsphasen und die Vorspannung während der Materialentfernungsphasen so ausgewählt werden, dass eine erste Menge oder Dicke der vierten Schicht während jedes Zyklus der Materialentfernungsphase entfernt wird. In einigen Ausführungsformen kann(können), wenn die vierte Schicht 125 dünner ist (d. h. nach mehreren oder vielen Zyklen), die Strömungsrate(n) eines oder mehrerer Prozessgase, die während der Materialentfernungsphasen angewendet wird(werden), das Zeitintervall der Materialentfernungsphasen, die Plasmaenergie während der Materialentfernungsphasen und die Vorspannung während der Materialentfernungsphasen so gewählt werden, dass während jedes Zyklus der Materialentfernungsphase eine zweite Menge oder Dicke der vierten Schicht 125 entfernt wird. In einigen Ausführungsformen ist die zweite Menge oder Dicke geringer als die erste Menge oder Dicke.
  • Unter Bezugnahme auf 6, wird die Polymerabscheidungsphase der 2 und der 4 und die Materialentfernungsphase der 3 und der 5 zyklisch wiederholt, bis die vierte Schicht 125 strukturiert ist, um eine zweite strukturierte Maske 140, welche die Elemente 140A, 140B, in Übereinstimmung mit einigen Ausführungsformen zu definieren. In einigen Ausführungsformen endet der zyklische Ätzprozess in Reaktion auf das Freilegen der dritten Schicht 120. In einigen Ausführungsformen wird eine Dicke der ersten strukturierten Maske 130 derart bereitgestellt, dass die erste strukturierte Maske 130 ungefähr zur gleichen Zeit in der Ätzverarbeitung verbraucht wird, wie die dritte Schicht 120 durch Entfernen der vierten Schicht 125 freigelegt wird. Somit wird in einigen Ausführungsformen eine obere Oberfläche von Abschnitten der vierten Schicht 125, die unter den Elementen 130A, 130B der ersten strukturierten Maske 130 liegen, am Ende des zyklischen Ätzprozesses freigelegt. Gemäß einigen Ausführungsformen variiert die Anzahl von Zyklen in Abhängigkeit von der Dicke der vierten Schicht 125. In einigen Ausführungsformen beträgt die Anzahl von Zyklen in dem zyklischen Ätzprozess ungefähr 20-140 Zyklen.
  • In einigen Ausführungsformen behält der unter Bezugnahme auf die 2-5 beschriebene zyklische Ätzprozess eine Breite 140W1 der Elemente 140A und eine Breite 140W2 der Elemente 140B bei. In einigen Ausführungsformen stellt der ALD-Prozess zum Ausbilden der Polymerschicht 135 eine relativ dünne Polymerschicht 135 bereit, die im ersten Bereich 102A und im Bereich 102B im Wesentlichen eine gleichmäßige Dicke aufweist. Wenn im Gegensatz dazu eine dickere Polymerschicht verwendet werden soll, kann die Polymerschicht 135 eine geringere Dicke über den Elementen 130A in der Mitte des ersten Bereichs 102A aufweisen als vergleichsweise die Elemente 130A im Außenbereich des ersten Bereichs 102A oder die Elemente 130B in dem zweiten Bereich 102B. In einigen Ausführungsformen würden die Elemente mit einer Polymerschicht mit geringerer Dicke mit einer größeren Rate verbraucht werden, was zu einer Breitenänderung in den verschiedenen Bereichen 102A, 102B in Bezug auf CD und einer erhöhten Verjüngung führen würde. In einigen Ausführungsformen reduziert der zyklische Ätzprozess unter Einsatz einer dünnen Polymerschicht 135 von im Wesentlichen gleichmäßiger Dicke und eines teilweisen Ätzens der vierten Schicht 125 während der Materialentfernungsphase die Ätzbelastung über den Bereichen 102A, 102B, die sich aus den unterschiedlichen Dichten der Bereichen 102A, 102B ergeben. In einigen Ausführungsformen ist die Ätzbelastung über die Bereiche 102A, 102B kleiner oder gleich ungefähr 2 nm. In einigen Ausführungsformen ist die Ätzbelastung über die Bereiche 102A, 102B kleiner oder gleich ungefähr 1 nm. Der zyklische Ätzprozess führt gemäß einigen Ausführungsformen zu einer verringerten Finnen-Verjüngung und einer verbesserten Linienbreitenrauheit.
  • In Bezugnahme auf 7 werden Abschnitte der dritten Schicht 120, der zweiten Schicht 115, der ersten Schicht 110 und der Halbleiterschicht 105 entfernt, um, gemäß einigen Ausführungsformen, Finnen 150A, 150B in der Halbleiterschicht 105 auszubilden. In einigen Ausführungsformen wird ein Ätzprozess unter Einsatz der zweiten strukturierten Maske 140 als Ätzschablone durchgeführt, um die Finnen 150A, 150B auszubilden. In einigen Ausführungsformen wird die zweite strukturierte Maske 140 entfernt, nachdem die Abschnitte der dritten Schicht 120, der zweiten Schicht 115, der ersten Schicht 110 und der Halbleiterschicht 105, 150B geätzt wurden. In einigen Ausführungsformen besteht aufgrund des zuvor erwähnten Prozesses zum Ausbilden der zweiten strukturierten Maske 140 eine Differenz zwischen einer durchschnittlichen Höhe 151 der Finnen 150A in dem ersten Bereich 102A mit einer ersten Dichte von Finnen und einer durchschnittlichen Höhe 152 der Finnen 150B in dem zweiten Bereich 102B mit einer ersten Dichte von Finnen, die kleiner oder gleich 2 Nanometer oder kleiner oder gleich 1 Nanometer ist.
  • In einigen Ausführungsformen definieren verbleibende Abschnitte der dritten Schicht 120, der zweiten Schicht 115 und der ersten Schicht 110 Deckschichten 155A, 155B auf den oberen Oberflächen der Finnen 150A, 150B. Im Allgemeinen definieren die Finnen 150A, 150B aktive Bereiche zum Ausbilden von Vorrichtungen, wie zum Beispiel FinFET-Transistoren.
  • Unter Bezugnahme auf 8 sind gemäß einigen Ausführungsformen Isolationsstrukturen 160A, 160B zwischen den jeweiligen Finnen 150A, 150B ausgebildet und die Deckschichten 155A, 155B entfernt. In einigen Ausführungsformen umfassen die Isolationsstrukturen 160A, 160B flache Graben-Isolations (STI) -Strukturen. In einigen Ausführungsformen werden die Isolationsstrukturen 160A, 160B gebildet, indem eine dielektrische Schicht zwischen den Finnen 150A, 150B aufgebracht wird und die dielektrische Schicht abgetragen wird, um wenigstens Abschnitte der Seitenwände der Finnen 150A, 150B freizulegen, die verborgen wurden, als die dielektrische Schicht aufgebracht wurde. In einigen Ausführungsformen umfassen die Isolationsstrukturen 160A, 160B Silizium und Sauerstoff oder andere geeignete Materialien. In einigen Ausführungsformen trennt ein Abschnitt der Isolationsstruktur 160A die Bereiche 102A, 102B. In einigen Ausführungsformen werden ein oder mehrere Ätzprozesse durchgeführt, um die dielektrische Schicht abzutragen und die Deckschichten 155A, 155B zu entfernen.
  • Unter Bezugnahme auf 9 sind Opfer-Gate-Strukturen 165A, 165B gemäß einigen Ausführungsformen über den Finnen 150A, 150B bzw. über den Isolationsstrukturen 160A, 160B ausgebildet. In einigen Ausführungsformen umfassen die Opfer-Gate-Strukturen 165A, 165B eine Gate-Dielektrikumsschicht und eine Opfer-Gate-Elektrode (nicht eigens gezeigt). In einigen Ausführungsformen umfasst die Gate-Dielektrikumsschicht ein dielektrisches Material mit hohem k. Wie hier verwendet, bezieht sich der Begriff „dielektrisches Material mit hohem k“ auf ein Material mit einer Dielektrizitätskonstante k von mehr als oder gleich ungefähr 3,9, was dem k-Wert von SiO2 entspricht. Das Material der dielektrischen Schicht mit hohem k kann jedes geeignete Material sein. Beispiele für das Material der dielektrischen Schicht mit hohem k umfassen, ohne darauf beschränkt zu sein, Al2O3, HfO2, ZrO2, La2O3, TiO2, SrTiO3, LaAlO3, Y2O3, Al2OxNy, HfOxNy, ZrOxNy, La2OxNy, TiOxNy, SrTiOxNy, LaAlOxNy, Y2OxNy, SiON, SiNx, ein Silikat davon oder eine Legierung davon. Jeder Wert von x ist unabhängig von 0,5 bis 3 und jeder Wert von y ist unabhängig von 0 bis 2. In einigen Ausführungsformen umfasst die Gate-Dielektrikumsschicht eine native Oxidschicht, die durch das Aussetzen der Halbleitervorrichtung 100 dem Sauerstoff an verschiedenen Punkten des Prozessablaufs gebildet wird, was die Bildung von Siliziumdioxid auf freiliegenden Oberflächen der Finnen 150A, 150B verursacht. In einigen Ausführungsformen wird eine zusätzliche Schicht aus dielektrischem Material wie Siliziumdioxid oder anderen geeigneten Materialien, über dem nativen Oxid gebildet, um die Gate-Dielektrikumsschicht zu bilden. In einigen Ausführungsformen umfasst die Opfer-Gate-Elektrode Polysilizium.
  • Gemäß einigen Ausführungsformen werden die Opfer-Gate-Strukturen 165A, 165B durch Bilden einer Schicht aus Opfermaterial und einer Hartmaskenschicht über den Finnen 150A, 150B und den Isolationsstrukturen 160A, 160B gebildet. In einigen Ausführungsformen wird ein Strukturierungsprozess durchgeführt, um die Hartmaskenschicht entsprechend der Struktur der auszubildenden Gate-Strukturen zu strukturieren und ein Ätzprozess wird unter Einsatz der strukturierten Hartmaskenschicht durchgeführt, um die Opferschicht, welche die Opfer-Gate-Strukturen 165A, 165B definiert, zu ätzen. In einigen Ausführungsformen bilden verbleibende Abschnitte der Hartmaskenschicht die Deckschichten 170A, 170B über den Opfer-Gate-Elektroden der Opfer-Gate-Strukturen 165A, 165B.
  • Unter Bezugnahme von 10 sind Seitenwand-Abstandshalter 175A, 175B jeweils benachbart zu den Opfer-Gate-Strukturen 165A, 165B ausgebildet und Source-/Drain-Bereiche 180A, 180B sind jeweils in den Finnen 150A, 150B oder über den Finnen 150A, 150B ausgebildet, nachdem die Seitenwand-Abstandshalter 175A, 175B ausgebildet wurden. In einigen Ausführungsformen werden die Seitenwand-Abstandshalter 175A, 175B durch das Aufbringen einer Abstandshalterschicht über den Opfer-Gate-Strukturen 165A, 165B und das Durchführen eines Ätzprozesses wie eines anisotropen Ätzprozesses oder eines anderen geeigneten Ätzprozesses, um Abschnitte der Abstandshalterschicht zu entfernen, die auf horizontalen Oberflächen der Deckschichten 170A, 170B, der Finnen 150A, 150B und der Isolationsstrukturen 160A, 160B positioniert sind, gebildet. In einigen Ausführungsformen umfassen die Seitenwand-Abstandshalter 175A, 175B die gleiche Materialzusammensetzung wie die Deckschichten 170A, 170B. In einigen Ausführungsformen umfassen die Seitenwand-Abstandshalter 175A, 175B Stickstoff und Silizium oder andere geeignete Materialien.
  • In einigen Ausführungsformen werden die Source/Drain-Gebiete 180A, 180B durch das Ausführen eines Ätzprozesses zum Aussparen der Finnen 150A, 150B benachbart zu den Seitenwand-Abstandshaltern 175A, 175B gebildet und ein epitaktischer Wachstumsprozess wird ausgeführt, um die Source/Drain-Gebiete 180A, 180B auszubilden. In einigen Ausführungsformen werden die Source/Drain-Gebiete 180A, 180B während des epitaktischen Wachstumsprozesses an Ort und Stelle dotiert. In einigen Ausführungsformen werden die Source/Drain-Gebiete 180A, 180B durch Implantation von Dotierstoffen in die Finnen 150A, 150B gebildet. In einigen Ausführungsformen umfassen die Source/Drain-Bereiche 180A, 180B eine andere Siliziumlegierung als die Finnen 150A, 150B. Beispielsweise umfassen die Finnen 150A, 150B Silizium und die Source/Drain-Gebiete 180A, 180B umfassen Siliziumgermanium, Siliziumzinn oder eine andere Siliziumlegierung. In einigen Ausführungsformen weisen die Source/Drain-Bereiche 180A, 180B und die Finnen 150A, 150B die gleiche Siliziumlegierung auf, aber die Konzentration des Legierungsmaterials unterscheidet sich zwischen den Source/Drain-Bereichen 180A, 180B und den Finnen 150A, 150B. Beispielsweise kann eine Konzentration des Legierungsmaterials in den Source/Drain-Bereichen 180A, 180B größer sein als eine Konzentration des Legierungsmaterials in den Finnen 150A, 150B.
  • In Bezugnahme auf 11 wird gemäß einigen Ausführungsformen eine dielektrische Schicht 185 über den Finnen 150A, 150B und benachbart zu den Opfer-Gate-Strukturen 165A, 165B ausgebildet. In einigen Ausführungsformen wird ein Abschnitt der dielektrischen Schicht 185 entfernt, um die Deckschichten 170A, 170B freizulegen. In einigen Ausführungsformen ist die dielektrische Schicht 185 planarisiert, um die Deckschichten 170A, 170B freizulegen. In einigen Ausführungsformen umfasst die dielektrische Schicht 185 Siliziumdioxid oder ein Material mit niedrigem k. In einigen Ausführungsformen umfasst die dielektrische Schicht 185 eine oder mehrere Schichten aus dielektrischem Material mit niedrigem k. Dielektrische Materialien mit niedrigem k haben einen k-Wert (Dielektrizitätskonstante) von weniger als ungefähr 3,9. Einige dielektrische Materialien mit niedrigem k haben einen k-Wert von weniger als ungefähr 3,5 und können einen k-Wert von weniger als ungefähr 2,5 aufweisen. In einigen Ausführungsformen umfasst die dielektrische Schicht 185 wenigstens eines von Si, O, C oder H wie SiCOH und SiOC oder andere geeignete Materialien. In einigen Ausführungsformen werden organische Materialien wie Polymere für die dielektrische Schicht 185 verwendet. In einigen Ausführungsformen umfasst die dielektrische Schicht 185 eine oder mehrere Schichten aus einem kohlenstoffhaltigen Material, Organosilikatglas, einem porogenhaltigen Material oder Kombinationen davon. In einigen Ausführungsformen umfasst die dielektrische Schicht 185 Stickstoff. In einigen Ausführungsformen kann die dielektrische Schicht 150 unter Einsatz von beispielsweise PECVD, LPCVD, ALCVD oder einer Spin-On-Technologie gebildet werden.
  • Unter Bezugnahme auf 12 werden die Deckschichten 170A, 170B entfernt und die Höhen der Seitenwand-Abstandshalter 175A, 175B und der dielektrischen Schicht 185 werden gemäß einigen Ausführungsformen verringert. In einigen Ausführungsformen wird ein Planarisierungsprozess durchgeführt, um die Deckschichten 170A, 170B zu entfernen und die Höhen der Seitenwand-Abstandshalter 175A, 175B und der dielektrischen Schicht 185 zu verringern. In einigen Ausführungsformen legt der Planarisierungsprozess die Opfer-Gate-Strukturen 165A, 165B frei. In einigen Ausführungsformen ist der Planarisierungsprozess eine Fortsetzung des Prozesses, der durchgeführt wird, um die dielektrische Schicht 185 zu planarisieren.
  • Unter Bezugnahme auf 13 werden die Opfer-Gate-Strukturen 165A, 165B entfernt, um Gate-Hohlräume 190A, 190B gemäß einigen Ausführungsformen zu definieren. In einigen Ausführungsformen werden das Gate-Elektrodenmaterial und die Gate-Dielektrikumsschicht der Opfer-Gate-Strukturen 165A, 165B entfernt und Abschnitte der Finnen 150A, 150B werden freigelegt. In einigen Ausführungsformen werden ein oder mehrere Ätzprozesse durchgeführt, um die Opfer-Gate-Strukturen 165A, 165B zu entfernen. In einigen Ausführungsformen ist der Ätzprozess ein Nassätzprozess, der für das Material der Opfer-Gate-Strukturen 165A, 165B selektiv ist.
  • Bezugnehmend auf 14 sind gemäß einigen Ausführungsformen Ersatz-Gate-Strukturen 195A, 195B in den Gate-Hohlräumen 190A beziehungsweise 190B ausgebildet. In einigen Ausführungsformen umfassen die Ersatz-Gate-Strukturen 195A, 195B eine Gate-Dielektrikumsschicht. In einigen Ausführungsformen umfasst die Gate-Dielektrikumsschicht ein Dielektrikumsmaterial mit hohem k. In einigen Ausführungsformen ist ein natives Oxid auf den freiliegenden Oberflächen der Finnen 150A, 150B vorhanden, weil sie an verschiedenen Punkten im Prozessfluss Sauerstoff ausgesetzt sind, und es wird die Gate-Dielektrikumsschicht über dem nativen Oxid gebildet. In einigen Ausführungsformen wird das native Oxid vor dem Bilden der Gate-Dielektrikumsschicht entfernt. In einigen Ausführungsformen wird eine Austrittsarbeitsmaterialschicht über der Gate-Dielektrikumsschicht gebildet. In einigen Ausführungsformen umfasst die Schicht aus Arbeitsfunktionsmaterial eine Schicht aus Austrittsarbeitsmaterial vom p-Typ, wie TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2, NiSi2, WN oder andere geeignete Austrittsarbeitsmaterialien vom p-Typ. In einigen Ausführungsformen umfasst die Austrittsarbeitsmaterialschicht ein Austrittsarbeitsmetall vom n-Typ, wie Ti, Ag, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr oder anderen geeigneten n-Austrittsarbeitsmaterialien. In einigen Ausführungsformen umfasst die Austrittsarbeitsmaterialschicht mehrere Schichten. In einigen Ausführungsformen variiert das Material der Austrittsarbeitsmaterialschicht zwischen den Bereichen 102A, 102B. Beispielsweise umfasst die Austrittsarbeitsmaterialschicht in einem Bereich 102A, 102B ein Austrittsarbeitsmetall vom p-Typ und die Austrittsarbeitsmaterialschicht in einem anderen Bereich 102A, 102B umfasst ein Austrittsarbeitsmaterial vom n-Typ. In einigen Ausführungsformen wird ein erstes Material der Austrittsarbeitsmaterialschicht in beiden Bereichen 102A, 102B gebildet. Eine Maskenschicht wird gebildet und strukturiert, um einen ausgewählten Bereich 102B freizulegen, und ein Ätzprozess wird durchgeführt, um das erste Material der Austrittsarbeitsmaterialschicht von dem ausgewählten Bereich 102B zu entfernen. Die Maskenschicht wird entfernt und ein zweites Material der Austrittsarbeitsmaterialschicht wird über dem ersten Material der Austrittsarbeitsmaterialschicht gebildet. In einigen Ausführungsformen wird das zweite Material der Austrittsarbeitsmaterialschicht von dem Bereich 102A entfernt, indem der Bereich 102B maskiert und ein Ätzprozess durchgeführt wird, um das zweite Material der Austrittsarbeitsmaterialschicht von dem Bereich 102A zu entfernen. In einigen Ausführungsformen bleibt das zweite Material der Austrittsarbeitsmaterialschicht über dem ersten Material der Austrittsarbeitsmaterialschicht an Ort und Stelle.
  • In einigen Ausführungsformen wird eine leitfähige Füllschicht über der Austrittsarbeitsmaterialschicht gebildet. In einigen Ausführungsformen umfasst die leitfähige Füllschicht Wolfram (W) oder andere geeignete leitfähige Materialien.
  • Bezugnehmend auf 15 sind die Ersatz-Gate-Strukturen 195A, 195B vertieft und Deckschichten 200A, 200B sind gemäß einigen Ausführungsformen über den Ersatz-Gate-Strukturen 195A, 195B ausgebildet. In einigen Ausführungsformen werden die Ersatz-Gate-Strukturen 195A, 195B unter Einsatz eines Ätzprozesses vertieft. In einigen Ausführungsformen werden die Deckschichten 200A, 200B unter Einsatz eines Abscheidungsprozesses gebildet. In einigen Ausführungsformen umfassen die Deckschichten 200A, 200B dielektrische Materialien. In einigen Ausführungsformen umfassen die Deckschichten 200A, 200B Silizium und Stickstoff, Silizium und Sauerstoff oder andere geeignete Materialien. In einigen Ausführungsformen umfassen die Deckschichten 200A, 200B das gleiche Material wie die Seitenwandabstandshalter 175A, 175B.
  • Bezugnehmend auf 16 sind Kontaktöffnungen 205A, 205B in der dielektrischen Schicht 185 ausgebildet, um Teile der Source/Drain-Gebiete 180A bzw. 180B gemäß einigen Ausführungsformen freizulegen. In einigen Ausführungsformen wird eine strukturierte Ätzmaske gebildet, um Teile der dielektrischen Schicht 185 freizulegen, wo die Kontaktöffnungen 205A, 205B gebildet werden sollen. In einigen Ausführungsformen wird ein Ätzprozess unter Einsatz der strukturierten Ätzmaske durchgeführt, um Teile der dielektrischen Schicht 185 zu entfernen.
  • Unter Bezugnahme auf 17 sind gemäß einigen Ausführungsformen Source/Drain-Kontakte 210A, 210B in den Kontaktöffnungen 205A, 205B ausgebildet. In einigen Ausführungsformen wird ein Abscheidungsprozess durchgeführt, um die Source/Drain-Kontakte 210A, 210B auszubilden. In einigen Ausführungsformen umfassen die Source/Drain-Kontakte 210A, 210B ein Metallsilizid. In einigen Ausführungsformen sind die Source-/Drain-Kontakte 210A, 210B leitungsartige Strukturen, die sich im Wesentlichen über die gesamte Länge des aktiven Bereichs in einer Richtung erstrecken, die der Gate-Breitenrichtung der Vorrichtungen entspricht.
  • Bezugnehmend auf 18 ist eine andere Ausführungsform zum Ausbilden einer Halbleitervorrichtung 200 dargestellt. Das Halbleiterbauelement 200 ähnelt dem in 1 dargestellten Halbleiterbauelement 100 mit der Ausnahme, dass die erste Schicht 110, die zweite Schicht 115 und die dritte Schicht 120 nicht vorhanden sind. Somit wird die vierte Schicht 125 direkt auf der Halbleiterschicht 105 gebildet. Die Schritte 1 bis 17 können ansonsten ähnlich sein, um die Halbleitervorrichtung 200 auszubilden, und daher wird der Prozess der Kürze halber nicht wiederholt dargestellt.
  • Bezugnehmend auf 19 ist eine andere Ausführungsform zum Ausbilden einer Halbleitervorrichtung 300 dargestellt. Das Halbleiterbauelement 300 ähnelt dem in 1 dargestellten Halbleiterbauelement 100 mit der Ausnahme, dass die erste Schicht 110 und die zweite Schicht 115 nicht vorhanden sind. Somit wird die dritte Schicht 120 direkt auf der Halbleiterschicht 105 gebildet. In einigen Ausführungsformen bewirkt die dritte Schicht 120 einen Ätzstopp während des zyklischen Ätzprozesses, um zu verhindern, dass die Halbleiterschicht 105 während des zyklischen Ätzprozesses geätzt wird. Der unter Bezugnahme auf die 1 - 17 beschriebene Prozess kann zum Bilden der Halbleitervorrichtung 300 ansonsten ähnlich sein und er wird daher der Kürze halber nicht wiederholt beschrieben.
  • Der Einsatz eines zyklischen Ätzprozesses, der eine erste Phase zum Ausbilden einer Polymerschicht über der ersten strukturierten Maske und eine zweite Phase zum Entfernen der Polymerschicht und zum Entfernen eines Abschnitts einer weiteren Schicht, in der eine zweite strukturierte Maske ausgebildet ist, umfasst, lässt die erste strukturierte Maske beim Übertragen der Struktur auf die weitere Schicht erhalten bleiben. Anschließend führt der Einsatz der zweiten strukturierten Maske zum Definieren von Finnen in einer Halbleiterschicht dazu, dass die Finnen eine verringerte Finnen-CD-Variation und Verjüngung und eine verbesserte Rauheit der Linienbreite aufweisen.
  • Gemäß einigen Ausführungsformen wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bilden einer ersten Schicht über einer Halbleiterschicht, das Bilden einer ersten strukturierten Maske über der ersten Schicht und das Durchführen eines zyklischen Ätzprozesses zum Definieren einer zweiten strukturierten Maske in der ersten Schicht. Jeder Zyklus des zyklischen Ätzprozesses umfasst eine erste Phase zum Ausbilden einer Polymerschicht über der ersten strukturierten Maske und eine zweite Phase zum Entfernen der Polymerschicht und zum Entfernen eines Abschnitts der ersten Schicht und während der zweiten Phase jedes Zyklus des Ätzprozesses wird zwischen ungefähr 1 Angström und ungefähr 20 Angström der ersten Schicht entfernt. Das Verfahren umfasst auch das Entfernen eines Abschnitts der Halbleiterschicht unter Einsatz der zweiten strukturierten Maske, um eine Finne aus der Halbleiterschicht zu definieren.
  • Gemäß einigen Ausführungsformen wird die erste Phase unter Einsatz eines ersten Prozessgases durchgeführt und die zweite Phase wird unter Einsatz eines zweiten Prozessgases durchgeführt, das sich von dem ersten Prozessgas unterscheidet.
  • Gemäß einigen Ausführungsformen weist das erste Prozessgas einen Fluorkohlenstoff und Sauerstoff auf.
  • Gemäß einigen Ausführungsformen ist der Fluorkohlenstoff Kohlenstoffhexafluorid.
  • Gemäß einigen Ausführungsformen umfasst das zweite Prozessgas Argon.
  • Gemäß einigen Ausführungsformen umfasst das Verfahren das Durchführen einer Spülphase zwischen der ersten Phase und der zweiten Phase.
  • Gemäß einigen Ausführungsformen umfasst das Verfahren das Ausbilden einer Hartmaskenschicht über der Halbleiterschicht vor dem Ausbilden der ersten Schicht und das Ausbilden der ersten Schicht umfasst das Ausbilden der ersten Schicht über der Hartmaskenschicht. Das Verfahren umfasst auch das Entfernen eines Abschnitts der Hartmaskenschicht unter Einsatz der zweiten strukturierten Maske.
  • Gemäß einigen Ausführungsformen ist die Hartmaskenschicht Siliziumkohlenstoffnitrid.
  • Gemäß einigen Ausführungsformen umfasst das Verfahren das Ausbilden einer zweiten Schicht über der Hartmaskenschicht vor dem Ausbilden der ersten Schicht und das Ausbilden der ersten Schicht umfasst das Ausbilden der ersten Schicht über der zweiten Schicht. Das Verfahren umfasst auch das Beenden des zyklischen Ätzprozesses als Reaktion auf das Freilegen der zweiten Schicht.
  • Gemäß einigen Ausführungsformen weist die zweite Schicht Silizium auf.
  • Gemäß einigen Ausführungsformen umfasst das Verfahren das Entfernen eines Abschnitts der zweiten Schicht unter Einsatz der zweiten strukturierten Maske.
  • Gemäß einigen Ausführungsformen wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bilden einer ersten Schicht über einer Halbleiterschicht und das Bilden einer ersten strukturierten Maske über der ersten Schicht. Die erste strukturierte Maske umfasst erste Elemente in einem ersten Bereich und zweite Elemente in einem zweiten Bereich und eine Dichte der ersten Elemente in dem ersten Bereich unterscheidet sich von einer Dichte der zweiten Elemente in dem zweiten Bereich. Das Verfahren umfasst auch das Durchführen eines zyklischen Ätzprozesses, der ungefähr 120 Zyklen bis ungefähr 140 Zyklen aufweist, um eine zweite strukturierte Maske in der ersten Schicht zu definieren. Jeder Zyklus des zyklischen Ätzprozesses umfasst eine erste Phase zum Ausbilden einer Polymerschicht über der ersten strukturierten Maske und eine zweite Phase zum Entfernen der Polymerschicht und zum Entfernen eines Teils der ersten Schicht. Die zweite strukturierte Maske umfasst erste Elemente, die aus einem ersten Abschnitt der ersten Schicht unter den ersten Elementen der ersten strukturierten Maske gebildet sind, und zweite Elemente, die aus einem zweiten Abschnitt der ersten Schicht unter den zweiten Elementen der ersten strukturierten Maske gebildet sind. Das Verfahren umfasst auch das Entfernen von Abschnitten der Halbleiterschicht unter Einsatz der zweiten strukturierten Maske, um Finnen von der Halbleiterschicht zu definieren. Eine erste Teilmenge der Finnen wird aus einem ersten Abschnitt der Halbleiterschicht, der unter den ersten Elementen der zweiten strukturierten Maske liegt, gebildet und eine zweite Teilmenge der Finnen wird aus einem zweiten Abschnitt der Halbleiterschicht, der unter den zweiten Elementen der zweiten strukturierten Maske liegt, gebildet.
  • Gemäß einigen Ausführungsformen wird die erste Phase unter Einsatz eines ersten Prozessgases durchgeführt und die zweite Phase wird unter Einsatz eines zweiten Prozessgases durchgeführt, das sich von dem ersten Prozessgas unterscheidet.
  • Gemäß einigen Ausführungsformen umfasst das erste Prozessgas Sauerstoff und wenigstens einen Fluorkohlenstoff oder Methan und das zweite Prozessgas umfasst ein Inertgas.
  • Gemäß einigen Ausführungsformen wird die erste Phase bei einer ersten Vorspannung durchgeführt und die zweite Phase wird bei einer zweiten Vorspannung durchgeführt, die sich von der ersten Vorspannung unterscheidet.
  • Gemäß einigen Ausführungsformen wird die erste Phase bei einer ersten Plasmaenergie durchgeführt und die zweite Phase wird bei einer zweiten Plasmaenergie durchgeführt, die sich von der ersten Plasmaenergie unterscheidet.
  • Gemäß einigen Ausführungsformen umfasst das Verfahren das Durchführen einer Spülphase zwischen der ersten Phase und der zweiten Phase.
  • Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst einen ersten Bereich mit einer ersten Dichte von Finnen und einen zweiten Bereich mit einer zweiten Dichte von Finnen, die sich von der ersten Dichte von Finnen unterscheidet. Die zweite Dichte beträgt ungefähr 13% bis ungefähr 82% der ersten Dichte und eine Differenz zwischen einer durchschnittlichen Höhe von Finnen in dem ersten Bereich und einer durchschnittlichen Höhe von Finnen in dem zweiten Bereich beträgt weniger als oder gleich 1 Nanometer.
  • Gemäß einigen Ausführungsformen ist eine erste Finne in dem ersten Bereich von einer zweiten Finne in dem ersten Bereich um einen ersten Abstand beabstandet, und eine erste Finne in dem zweiten Bereich ist von einer zweiten Finne in dem zweiten Bereich um einen zweiten Abstand beabstandet, der sich von dem ersten Abstand unterscheidet.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, so dass Durchschnittsfachleute auf diesem Gebiet der Technik verschiedene Aspekte der vorliegenden Offenbarung besser verstehen können. Durchschnittsfachleute auf diesem Gebiet der Technik sollten erkennen, dass sie die vorliegende Offenbarung leicht als Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder zum Erreichen derselben Vorteile verschiedener hierin eingeführter Ausführungsformen verwenden können. Durchschnittsfachleute auf diesem Gebiet der Technik sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • Obwohl der Gegenstand in einer Sprache beschrieben wurde, die für strukturelle Merkmale oder methodologische Handlungen spezifisch ist, versteht es sich, dass der Gegenstand der beigefügten Ansprüche nicht notwendigerweise auf die oben beschriebenen spezifischen Merkmale oder Handlungen beschränkt ist. Vielmehr sind die oben beschriebenen spezifischen Merkmale und Handlungen als beispielhafte Formen der Implementierung wenigstens einiger der Ansprüche offenbart.
  • Verschiedene Operationen von Ausführungsformen werden hierin bereitgestellt. Die Reihenfolge, in der einige oder alle Operationen beschrieben werden, sollte nicht so ausgelegt werden, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Eine alternative Reihenfolge wird als den Vorteil dieser Beschreibung mit sich bringend betrachtet. Ferner versteht es sich von selbst, dass nicht notwendigerweise alle Operationen in jeder hier bereitgestellten Ausführungsform vorhanden sind. Es versteht sich auch von selbst, dass in einigen Ausführungsformen nicht alle Operationen notwendig sind.
  • Es versteht sich von selbst, dass die hierin dargestellten Schichten, Merkmale, Elemente usw. mit bestimmten Abmessungen relativ zueinander dargestellt sind, wie zum Beispiel strukturelle Abmessungen oder Ausrichtungen, zum Zwecke der Einfachheit und des leichteren Verständnisses und dass tatsächliche Abmessungen derselben sich in einigen Ausführungsformen wesentlich von den hier dargestellten unterscheiden. Zusätzlich gibt es eine Vielzahl von Techniken zum Bilden der Schichten, Bereiche, Merkmale, Elemente usw., die hier erwähnt werden, wie zum Beispiel Ätztechniken, Planarisierungstechniken, Implantationstechniken, Dotierungstechniken, Aufschleudertechniken, Sputtertechniken und/oder Wachstumstechniken oder Abscheidungstechniken, wie beispielsweise CVD.
  • Darüber hinaus wird „beispielhaft“ hier verwendet, um als ein Beispiel, eine Instanz, eine Illustration usw. zu dienen, und nicht notwendigerweise als vorteilhaft betrachtet zu werden. Wie in dieser Anmeldung verwendet, soll „oder“ eher als ein inklusives „oder“ denn ein exklusives „oder“ bedeuten. Zusätzlich soll „ein(e/es)“, wie in dieser Anmeldung und den beigefügten Ansprüchen verwendet, im Allgemeinen „ein oder mehrere“ bedeuten, sofern nicht anders angegeben oder aus dem Zusammenhang klar hervorgeht, dass auf eine singuläre Form verwiesen wird. Ferner Wenigstens bedeutet eines von A und B und/oder dergleichen im Allgemeinen A oder B oder sowohl A als auch B. In dem Maße, in dem „umfassen“, „aufweisen“, „haben“, „mit“ oder Varianten davon verwendet werden, sollen solche Ausdrücke in ähnlicher Weise wie der Ausdruck „umfassend“ einschließend sein. Sofern nicht anders angegeben, sollen „erstens“, „zweitens“ oder dergleichen auch keinen zeitlichen Aspekt, keinen räumlichen Aspekt, eine Reihenfolge oder ähnliches implizieren. Vielmehr werden solche Begriffe lediglich als Bezeichner, Namen usw. für Merkmale, Elemente, Gegenstände usw. verwendet. Beispielsweise entsprechen ein erstes Element und ein zweites Element im Allgemeinen Element A und Element B oder zwei verschiedenen oder zwei identischen Elementen oder dem gleichen Element.
  • Auch wenn die Offenbarung in Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, werden andere Fachleute auf diesem Gebiet der Technik auf der Grundlage des Lesens und Verstehens dieser Beschreibung und der beigefügten Zeichnungen äquivalente Änderungen und Modifikationen erkennen. Die Offenbarung umfasst alle derartigen Modifikationen und Änderungen und ist nur durch den Umfang der folgenden Ansprüche beschränkt. Insbesondere in Bezug auf die verschiedenen Funktionen, die von den oben beschriebenen Komponenten (z. B. Elementen, Ressourcen usw.) ausgeführt werden, sollen die zur Beschreibung solcher Komponenten verwendeten Ausdrücke, sofern nicht anders angegeben, jeder Komponente entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente (z. B. die funktional äquivalent ist) erfüllt, obwohl sie strukturell nicht äquivalent zu der offenbarten Struktur sein muss. Während ein bestimmtes Merkmal der Offenbarung in Bezug auf nur eine von mehreren Implementierungen offenbart worden sein kann, kann ein solches Merkmal zusätzlich mit einem oder mit mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62773356 [0001]

Claims (19)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer ersten Schicht über einer Halbleiterschicht; Ausbilden einer ersten strukturierten Maske über der ersten Schicht; Durchführen eines zyklischen Ätzprozesses zum Definieren einer zweiten strukturierten Maske in der ersten Schicht, wobei: jeder Zyklus des zyklischen Ätzprozesses eine erste Phase zur Bildung einer Polymerschicht über der ersten strukturierten Maske und eine zweite Phase zur Entfernung der Polymerschicht und zur Entfernung eines Abschnittes der ersten Schicht umfasst, und wobei während der zweiten Phase jedes Zyklus des zyklischen Ätzprozesses zwischen ungefähr 1 Angström und ungefähr 20 Angström der ersten Schicht entfernt werden; und Entfernen eines Abschnittes der Halbleiterschicht unter Einsatz der zweiten strukturierten Maske, um eine Finne aus der Halbleiterschicht zu definieren.
  2. Verfahren nach Anspruch 1, wobei: die erste Phase unter Einsatz eines ersten Prozessgases durchgeführt wird, und die zweite Phase unter Einsatz eines zweiten Prozessgases, das sich vom ersten Prozessgas unterscheidet, durchgeführt wird.
  3. Verfahren nach Anspruch 2, wobei das erste Prozessgas einen Fluorkohlenstoff und Sauerstoff umfasst.
  4. Verfahren nach Anspruch 3, wobei der Fluorkohlenstoff Kohlenstoffhexafluorid ist.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei das zweite Prozessgas Argon umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, umfassend: Durchführen einer Spülphase zwischen der ersten Phase und der zweiten Phase.
  7. Verfahren nach einem der vorhergehenden Ansprüche, umfassend: Ausbilden einer Hartmaskenschicht über der Halbleiterschicht vor dem Ausbilden der ersten Schicht, wobei das Ausbilden der ersten Schicht das Ausbilden der ersten Schicht über der Hartmaskenschicht umfasst, und Entfernen eines Abschnittes der Hartmaskenschicht unter Einsatz der zweiten strukturierten Maske.
  8. Verfahren nach Anspruch 7, wobei die Hartmaskenschicht Siliziumkohlenstoffnitrid ist.
  9. Verfahren nach Anspruch 7 bis 8, umfassend: Ausbilden einer zweiten Schicht über der Hartmaskenschicht vor dem Ausbilden der ersten Schicht, wobei das Ausbilden der ersten Schicht das Ausbilden der ersten Schicht über der zweiten Schicht umfasst; und Beenden des zyklischen Ätzprozesses als Reaktion auf das Freilegen der zweiten Schicht.
  10. Verfahren nach Anspruch 9, wobei die zweite Schicht Silizium umfasst.
  11. Verfahren nach Anspruch 9 oder 10, umfassend: Entfernen eines Abschnittes der zweiten Schicht unter Einsatz der zweiten strukturierten Maske.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer ersten Schicht über einer Halbleiterschicht; Ausbilden einer ersten strukturierten Maske über der ersten Schicht, wobei: die erste strukturierte Maske erste Elemente in einem ersten Bereich und zweite Elemente in einem zweiten Bereich aufweist und eine Dichte der ersten Elemente in dem ersten Bereich sich von einer Dichte der zweiten Elemente in dem zweiten Bereich unterscheidet; Durchführen eines zyklischen Ätzprozesses, der ungefähr 120 Zyklen bis ungefähr 140 Zyklen umfasst, um eine zweite strukturierte Maske in der ersten Schicht zu definieren, wobei: jeder Zyklus des zyklischen Ätzprozesses eine erste Phase zur Bildung einer Polymerschicht über der ersten strukturierten Maske und eine zweite Phase zur Entfernung der Polymerschicht und zur Entfernung eines Abschnittes der ersten Schicht umfasst, und die zweite strukturierte Maske erste Elemente, die aus einem ersten Abschnitt der ersten Schicht, die unter den ersten Elementen der ersten strukturierten Maske liegt, gebildet sind, und zweite Elemente umfasst, die aus einem zweiten Abschnitt der ersten Schicht, die unter den zweiten Elementen der ersten strukturierten Maske liegt, gebildet sind; und Entfernen von Abschnitten der Halbleiterschicht unter Einsatz der zweiten strukturierten Maske zum Definieren von Finnen aus der Halbleiterschicht, wobei eine erste Teilmenge der Finnen aus einem ersten Abschnitt der Halbleiterschicht gebildet wird, der unter den ersten Elementen der zweiten strukturierten Maske liegt, und wobei eine zweite Teilmenge der Finnen aus einem zweiten Abschnitt der Halbleiterschicht gebildet wird, der unter den zweiten Elementen der zweiten strukturierten Maske liegt.
  13. Verfahren nach Anspruch 12, wobei: die erste Phase unter Einsatz eines ersten Prozessgases durchgeführt wird, und die zweite Phase unter Einsatz eines zweiten Prozessgases durchgeführt wird, das sich vom ersten Prozessgas unterscheidet.
  14. Verfahren nach Anspruch 13, wobei: das erste Prozessgas Sauerstoff und wenigstens einen Fluorkohlenstoff oder Methan umfasst und das zweite Prozessgas ein Inertgas umfasst.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei die erste Phase bei einer ersten Vorspannung durchgeführt wird und die zweite Phase bei einer zweiten Vorspannung durchgeführt wird, die sich von der ersten Vorspannung unterscheidet.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei die erste Phase bei einer ersten Plasmaenergie durchgeführt wird und die zweite Phase bei einer zweiten Plasmaenergie durchgeführt wird, die sich von der ersten Plasmaenergie unterscheidet.
  17. Verfahren nach einem der Ansprüche 12 bis 16, umfassend: Durchführen einer Spülphase zwischen der ersten Phase und der zweiten Phase.
  18. Halbleitervorrichtung, umfassend: einen ersten Bereich mit einer ersten Dichte von Finnen; und einen zweiten Bereich mit einer zweiten Dichte von Finnen, die sich von der ersten Dichte von Finnen unterscheidet, wobei: die zweite Dichte ungefähr 13% bis ungefähr 82% der ersten Dichte beträgt, und ein Unterschied zwischen einer durchschnittlichen Höhe von Finnen in dem ersten Bereich und einer durchschnittlichen Höhe von Finnen in dem zweiten Bereich kleiner oder gleich 1 Nanometer ist.
  19. Halbleitervorrichtung nach Anspruch 18, wobei: eine erste Finne in dem ersten Bereich von einer zweiten Finne in dem ersten Bereich um einen ersten Abstand beabstandet ist, und wobei eine erste Finne in dem zweiten Bereich von einer zweiten Finne in dem zweiten Bereich um einen zweiten Abstand beabstandet ist, der sich von dem ersten Abstand unterscheidet.
DE102019130911.5A 2018-11-30 2019-11-15 Halbleitervorrichtung und herstellungsverfahren Pending DE102019130911A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773356P 2018-11-30 2018-11-30
US62/773,356 2018-11-30
US16/682,163 2019-11-13
US16/682,163 US11177177B2 (en) 2018-11-30 2019-11-13 Semiconductor device and method of manufacture

Publications (1)

Publication Number Publication Date
DE102019130911A1 true DE102019130911A1 (de) 2020-06-04

Family

ID=70681400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019130911.5A Pending DE102019130911A1 (de) 2018-11-30 2019-11-15 Halbleitervorrichtung und herstellungsverfahren

Country Status (2)

Country Link
DE (1) DE102019130911A1 (de)
TW (1) TWI745789B (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526897A (ja) 1998-10-19 2003-09-09 アプライド マテリアルズ インコーポレイテッド 後続のエッチング中のマスキングとして有用な、またはダマシン構造に有用な、パターニングされた層のエッチング方法
KR102366087B1 (ko) * 2013-12-23 2022-02-23 인텔 코포레이션 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법
US9418994B1 (en) * 2015-03-26 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure
US9812364B2 (en) * 2015-10-28 2017-11-07 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device with an overlay mask pattern
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch

Also Published As

Publication number Publication date
TW202029280A (zh) 2020-08-01
TWI745789B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
DE112018004626B4 (de) Verfahren zur herstellung von nanoblatttransistoren
DE102018100062B4 (de) Drive-In-Verfahren für Gatestruktur-Passivierungsspezies und eine dadurch ausgebildete Struktur
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE102013103207B4 (de) Halbleiterbauelement-Kanalsystem und Verfahren
DE102017128255B4 (de) Halbleitervorrichtung und Verfahren
DE102019117191A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102019112394B4 (de) Selektive Ätzung zum Verbessern der Schwellenspannungsverteilung
DE112010004804T5 (de) Verfahren und Struktur zum Bilden von Finfets mit mehreren Dotierungsbereichen auf demselben Chip
DE102016119017A1 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102015106866A1 (de) Schutzschicht auf der Finne einer Finnen-Feldeffekttransistor-(FinFET-) Bauelementstruktur
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102020124625A1 (de) Transistoren mit nanostrukturen
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102019206553A1 (de) Halbleitervorrichtung mit verbesserter Gate-Source/Drain-Metallisierungsisolation
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102020106234A1 (de) Transistoren mit verschiedenen schwellenspannungen
DE102020110870A1 (de) Metall-source-/drainmerkmale
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE102019119807B4 (de) Herstellungsverfahren für ein halbleiter-bauelement und ein halbleiter-bauelement
DE102020105633B4 (de) Halbleitervorrichtungen mit verbesserten Kondensatoren
DE102021103217A1 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung
DE102020131030A1 (de) Siliziumkanal-anlassen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication