DE102018214400B4 - Herstellungsverfahren für einen Nanosheet-Transistor mit verbessertem inneren Abstandshalter - Google Patents

Herstellungsverfahren für einen Nanosheet-Transistor mit verbessertem inneren Abstandshalter Download PDF

Info

Publication number
DE102018214400B4
DE102018214400B4 DE102018214400.1A DE102018214400A DE102018214400B4 DE 102018214400 B4 DE102018214400 B4 DE 102018214400B4 DE 102018214400 A DE102018214400 A DE 102018214400A DE 102018214400 B4 DE102018214400 B4 DE 102018214400B4
Authority
DE
Germany
Prior art keywords
germanium
layer
layers
silicon
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018214400.1A
Other languages
English (en)
Other versions
DE102018214400A1 (de
Inventor
Ruilong Xie
Kangguo Cheng
Nicolas Loubet
Xin Miao
Pietro Montanini
John Zhang
Haigou Huang
Jianwei PENG
Sipeng Gu
Hui Zhang
Yi Qi
Xusheng Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102018214400A1 publication Critical patent/DE102018214400A1/de
Application granted granted Critical
Publication of DE102018214400B4 publication Critical patent/DE102018214400B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren zum Herstellen einer Vorrichtung, umfassend:ein Bilden eines Stapels aus alternierenden Schichten aus epitaktischem Silizium-Germanium (200) und epitaktischem Silizium (300) über einem Halbleitersubstrat (100), wobei ein Germaniumgehalt innerhalb unterer und oberer Bereiche von jeder Schicht aus epitaktischem Silizium-Germanium (200) größer ist als ein Germaniumgehalt innerhalb eines Zwischenbereichs zwischen den unteren und oberen Bereichen;ein Bilden einer Opfergatestruktur (400) über dem Stapel, wobei die Opfergatestruktur (400) eine Länge und eine Breite aufweist, die kleiner ist als die Länge;ein Bilden von Seitenwandabstandshaltern (460) über Seitenwänden der Opfergatestruktur (400); undein Ätzen von freiliegenden Abschnitten des Stapels unter Verwendung der Opfergatestruktur (400) und der Seitenwandabstandshalter (460) als eine Ätzmaske, um eine Finnen-Struktur (390) zu bilden.

Description

  • HINTERGRUND
  • Die Erfindung betrifft allgemeine Halbleitervorrichtungen, insbesondere vertikal gestapelte Nanosheet- oder Nanodraht-Transistoren und deren Herstellungsverfahren.
  • Ein Nanosheet- oder Nanodraht-Feldeffekttransistor (FET) umfasst eine Mehrzahl von Schichten aus einem nano-dimensionalen Halbleitermaterial, die als Kanalbereiche der Vorrichtung fungieren. Diese auf Nanosheet oder Nanodraht basierenden Strukturen ermöglichen eine Skalierung von Merkmalen jenseits der gegenwärtig zweidimensionalen CMOS-Technik. Es können jedoch bekannte Herstellungsverfahren, die alternierende Opferschichten verwenden, um die aktiven Nanostrukturen mit Bezug aufeinander zu versetzen, und die auch ein Template für deren Wachstum darstellen, eine Ätzratenvarianz unter den verschiedenen Opferschichten zeigen, die eine ungewünschte Varianz in der seitlichen Dicke einer schützenden inneren Abstandshalterschicht erzeugt, die zwischen einer Opferschicht und einem epitaktischen Source/Drain-Anschluss angeordnet ist. Diese Ätzratenvariation kann aus geometrischen Effekten resultieren, die mit einem Strukturieren und Ätzen eines Stapels aus Schichten einhergehen.
  • 1 zeigt z.B. eine schematische Darstellung eines beispielhaften Nanodraht-Transistors in einer Zwischenphase einer Fertigung. Die Vorrichtung umfasst ein Halbleitersubstrat 10 mit einer Anordnung aus abwechselnd gestapelten Schichten 20, 30, die darauf gebildet sind. Die Anordnung aus Schichten umfasst Silizium-Germanium (SiGe) -Opferschichten 20 und aktive Silizium (Si) -Schichten 30. Während der nachfolgenden Fertigung werden die Opferschichten 20 aus Silizium-Germanium entfernt und durch eine Gate-All-Around (GAA) -Architektur ersetzt, die dielektrische Gateschichten und Gateleiterschichten (nicht dargestellt) umfasst.
  • Es kann jedoch ein Schritt eines seitlichen Aussparens der Silizium-Germanium-Opferschichten 20 relativ zu den aktiven Siliziumschichten 30 die Bildung von robusten inneren Abstandshaltern 50 nachteilig beeinflussen, die neben den Silizium-Germanium-Schichten 20 und zwischen darüber- und darunterliegenden aktiven Siliziumschichten 30 angeordnet sind. Insbesondere ist ein innerer Abstandshalter 50 an jedem Ende einer ausgesparten Silizium-Germanium-Opferschicht 20 gemäß der Darstellung in 2 angepasst, um als eine Ätzbarriere zu fungieren, die einen benachbarten epitaktischen Source/Drain-Kontakt 60 während der Entfernung von verbleibenden Abschnitten der Silizium-Germanium-Opferschichten 20 vor der Bildung der Gate-All-Around-Architektur schützt. Eine ungleichförmige laterale Ätzrate der Silizium-Germanium-Opferschichten 20 während des Aussparungsätzens führt jedoch innerhalb der Silizium-Germanium-Schichten 20 zu einer konkaven Ätzfläche, insbesondere einem ungleichförmigen Ätzprofil, und zu einer ungleichförmigen lateralen Dicke (d) einer inneren Abstandshalterschicht 50 zwischen der Silizium-Germanium-Opferschicht 20 und dem Source/Drain-Kontakt 60 beim Füllen des Raums, der durch die Aussparungsätzung erzeugt wird. In verschiedenen Vorgehensweisen kann es sein, dass die laterale Dicke (d) des inneren Abstandshalters 50 unmittelbar neben einer darüber- oder darunterliegenden Schicht aus Silizium 30 nicht ausreicht, um eine effiziente Ätzbarriere bereitzustellen.
  • Nach der Bildung der Source/Drain-Kontakte 60 wird ein weiterer Ätzschritt verwendet, um verbleibende Abschnitte der Silizium-Germanium-Opferschicht 20 zu entfernen. Während eines solchen Ätzens kann die Ätzchemie dünnere Bereiche des inneren Abstandshalters 50 verhindern, insbesondere durch den Bereich 22 zwischen dem inneren Abstandshalter 50 und der Siliziumschicht 30, und den Source/Drain-Kontakt 60 in unerwünschter Weise ätzen, wobei z.B. unerwünschte Leerräume 61 erzeugt werden.
  • Bekannt ist dabei aus US 9 425 259 B1 ein Halbleiter mit einer aktiven Schicht, wobei die Konzentration an Germanium innerhalb der aktiven Schicht variiert. Ferner zeigt US 2006 / 0 216 897 A1 einen Nano-Draht-Transistor. US 2014 / 0 225 065 A1 beschreibt eine nichtplanare Gate-all-around Vorrichtung. US 2016 / 0 111 284 A1 enthält gestapelte Nanosheet FETs mit Eigenspannung.
  • ZUSAMMENFASSUNG
  • Es wird ein Verfahren zum Bilden eines Nanosheet- oder Nanodraht-FETs mit einer verbesserten inneren Abstandshaltergeometrie beschrieben. Gemäß der Beschreibung hierin kann ein laterales Zurückätzen der SiGe-Opferschichten und die damit einhergehende Realisierung eines inneren Abstandshalters mit einem kleineren Gradienten entlang seiner lateralen Dicke durch ein Verlagern der Ätzeffekte erreicht werden, die zu einem ungleichförmigen Ätzprofil mit Innenschichtvariationen im Aufbau führen. Demzufolge fassen verschiedene Ausführungsformen die Verwendung einer Zusammensetzung, insbesondere eines gestuften Aufbaus einer Silizium-Germanium-Schicht, nahe, um die Ätzrate innerhalb einzelner der verschiedenen Opferschichten zu steuern.
  • Ein beispielhaftes Verfahren zum Herstellen einer Vorrichtung umfasst z.B. ein Bilden eines Stapels aus alternierenden Schichten aus epitaktischem Silizium-Germanium und epitaktischem Silizium über einem Halbleitersubstrat, ein Bilden einer Opfergatestruktur über dem Stapel und ein Ätzen des Stapels unter Verwendung der Opfergatestruktur als einer Maske, um eine Finnen-Struktur zu bilden. Die verschiedenen Silizium-Germanium-Schichten weisen jeweils im Aufbau einen Gradienten auf, in dem der Germaniumgehalt innerhalb von unteren und oberen Bereichen von jeder Schicht größer ist als der Germaniumgehalt innerhalb eines Zwischenbereichs zwischen entsprechenden unteren und oberen Bereichen.
  • Der Germaniumgehalt kann sich stetig oder schrittweise ändern. Demzufolge weisen obere und untere Unterschichten, insbesondere direkt benachbart zu entsprechenden darüber- und darunterliegenden Schichten aus Silizium, innerhalb einer Schicht aus Silizium-Germanium in verschiedenen Ausführungsformen einen Germaniumgehalt auf, der größer ist als der Germaniumgehalt einer dazwischenliegenden Unterschicht, die zwischen den oberen und unteren Unterschichten angeordnet ist.
  • Weitere Verfahren zum Herstellen einer Vorrichtung umfassen ein Bilden eines Stapels aus alternierenden Schichten aus epitaktischem Silizium-Germanium und epitaktischem Silizium über einem Halbleitersubstrat, so dass ein Bilden von jeder Schicht aus Silizium-Germanium ein Bilden einer ersten Unterschicht mit einem ersten Germaniumgehalt, ein Bilden einer zweiten Unterschicht über der ersten Unterschicht mit einem zweiten Germaniumgehalt, der kleiner ist als der erste Germaniumgehalt, und ein Bilden einer dritten Unterschicht über der zweiten Unterschicht mit einem dritten Germaniumgehalt umfasst, der größer ist als der zweite Germaniumgehalt.
  • Über dem Stapel aus alternierenden Schichten wird eine Opfergatestruktur gebildet und über den Seitenwänden der Opfergatestruktur werden Seitenwandabstandshalter gebildet. Unter den Seitenwandabstandshalter werden Abschnitte der Silizium-Germanium-Schichten entfernt, um ausgesparte Bereiche zu bilden, wobei verbleibende Abschnitte der Silizium-Germanium-Schichten jeweils eine im Wesentlichen konstante Breite aufweisen. Die ausgesparten Bereiche werden mit einem inneren Abstandshaltermaterial gefüllt, das eine verbesserte Abschirmung der Source/Drain-Kontakte bei der Entfernung der Opferschichten bereitstellt.
  • Figurenliste
  • Die folgende detaillierte Beschreibung von speziellen Ausführungsformen der Erfindung kann am besten zusammen mit den folgenden Figuren verstanden werden, wobei ähnliche Strukturen mit ähnlichen Bezugszeichen bezeichnet sind und in welchen:
    • 1 eine schematische Querschnittansicht eines bekannten Nanosheet-FETs zeigt;
    • 2 eine schematische Querschnittansicht eines bekannten Nanosheet-FETs mit einer lateral ausgesparten Silizium-Germanium-Opferschicht und lateral inhomogenen Abstandshalterschichten zeigt, die zwischen den Silizium-Germanium-Schichten und benachbarten Source/Drain-Kontakten angeordnet sind;
    • 3 eine schematische Ansicht, die eine im Aufbau gestufte Silizium-Germanium-Opferschicht gemäß bestimmter Ausführungsformen zeigt;
    • 4 einen schematischen Graphen einer Germaniumkonzentration als Funktion der Dicke für die beispielhafte Silizium-Germanium-Schicht aus 3 zeigt;
    • 5 eine schematische Ansicht zeigt, die eine im Aufbau gestufte Silizium-Germanium-Opferschicht gemäß weiterer Ausführungsformen darstellt;
    • 6 einen schematischen Graphen der Germaniumkonzentration als Funktion der Dicke für die beispielhafte Silizium-Germanium-Schicht aus 5 zeigt;
    • 7 eine schematische Querschnittansicht einer seitlich ausgesparten Silizium-Germanium-Opferschicht und beispielhafte innere Abstandshalterschichten zeigt, die zwischen der Silizium-Germanium-Schicht und benachbart zu den Source/Drain-Kontakten angeordnet sind;
    • 8 eine schematische Querschnittansicht einer seitlich ausgesparten Silizium-Germanium-Opferschicht und von beispielhaften inneren Abstandshalterschichten zeigt, die zwischen der Silizium-Germanium-Schicht und neben Source/Drain-Kontakten gemäß weiterer Ausführungsformen angeordnet sind;
    • 9 eine schematische Querschnittansicht einer Struktur zeigt, die die Bildung von Opfergatestrukturen über einem Stapel mit alternierenden epitaktischen Schichten aus einem im Aufbau gestuften Silizium-Germanium und Silizium gemäß verschiedenen Ausführungsformen darstellt;
    • 10 die Bildung von Seitenwandabstandshaltern über den Opfergatestrukturen aus 9 zeigt;
    • 11 eine selbstausgerichtete Source/Drain-Aussparungsätzung der epitaktischen Schichten neben den Opfergatestrukturen zeigt;
    • 12 eine seitliche Aussparungsätzung der epitaktischen Silizium-Germanium-Schichten gemäß verschiedener Ausführungsformen zeigt;
    • 13 eine Erweiterungsdotierung der Siliziumschichten außerhalb des Kanalbereichs davon darstellt;
    • 14 die Struktur aus 13 nach einer Abscheidung von inneren Abstandshaltern zwischen den dotierten Siliziumschichten zeigt;
    • 15 die Bildung von epitaktischen Source/Drain-Kontakten darstellt;
    • 16 eine Nach-Planarisierung-Struktur zeigt, nachdem ein dielektrisches Zwischenmaterial über den epitaktischen Source/Drain-Bereich zwischen den Opfergatestrukturen gebildet wird;
    • 17 eine Entfernung der Opfergatestrukturen zeigt;
    • 18 eine selektive Entfernung des Silizium-Germanium-Epitaxieschichten zum Freilegen der Kanalbereiche der Siliziumschichten zeigt; und
    • 19 die Bildung einer Gate-All-Around (GAA) -Gate-Architektur über den freiliegenden Kanalbereichen zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Es wird nun ausführlicher auf verschiedene Ausführungsformen des Gegenstands der vorliegenden Anmeldung Bezug genommen, wobei einige Ausführungsformen in den beiliegenden Figuren dargestellt sind. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Elemente.
  • Es werden Verfahren zum Bilden von Nanosheet- oder Nanodraht-Feldeffekttransistoren sowie die sich ergebenden Nanostruktur-Vorrichtungen beschrieben. Gate-All-Around (GAA) -Nanostruktur-Kanaltransistoren, z.B. Nanosheet- und Nanodraht-FETs, ermöglichen eine Skalierung von Merkmalen über die gegenwärtige zweidimensionale CMOS-Technologie hinaus. Diese Vorrichtungen umfassen Source- und Drain-Bereiche und dazwischen angeordnete auf Nanoskala strukturierte Kanalbereiche. Ein Gate mit einem Gatedielektrikum und einem Gateleiter umgibt die gestapelten Nano-Kanäle und steuert den Elektronenfluss durch die Kanäle zwischen den Source/Drain-Bereichen.
  • Nanosheet- und Nanodraht-Vorrichtungen können aus alternierenden epitaktischen Schichten eines aktiven Halbleitermaterials, z.B. Silizium (Si), unter Verwendung von Halbleitermaterialopferschichten, z.B. Silizium-Germanium (SiGe) -Schichten, als Templates für das epitaktische Wachstum und als Zwischenschichtabstandshalter gebildet werden. Die mit den mehreren Schichten aus verschiedenen Zusammensetzungen einhergehende dreidimensionale Geometrie kann es jedoch erschweren, dass eine gleichförmige Entfernungsrate der Opferschichten erreicht wird, was zu inkonsistenten inneren Abstandshaltergeometrien führen kann.
  • Demgemäß stellt die vorliegende Erfindung Fertigungsverfahren und die sich ergebenden Vorrichtungen für gestapelte Nanosheet- und Nanodraht-Transistoren mit einer verbesserten Dicke von inneren Abstandshaltern über eine Vorrichtung hinweg bereit, die mehrere aktive Schichten umfasst.
  • Gemäß der Verwendung hierin wird eine „Nanodraht“-Vorrichtung durch einen Kanal charakterisiert, der eine kritische Dimension (CD) von weniger als 30 nm aufweist, während eine „Nanosheet“-Vorrichtung durch einen Kanal charakterisiert wird, der eine kritische Dimension von 30 nm oder mehr aufweist. In beispielhaften Vorrichtungen wird die kritische Dimension entlang des Gates gemessen. In dieser Richtung ähnelt der Querschnitt des Kanals einem „Draht“, wenn die Breite des GAA-Kanals klein ist, wohingegen der Querschnitt des Kanals einem „Blatt“ ähnelt, wenn die Breite des GAA-Kanals groß ist. Die vorliegend beschriebenen Verfahren können in die Herstellung von Nanosheet-Vorrichtungen und Nanodraht-Vorrichtungen eingesetzt werden.
  • In einer der mehreren Ausführungsformen umfasst das Fertigungsverfahren für Vorrichtungen Prozesse und Materialien, die einer geometrisch geschuldeten Varianz in dem Ätzprofil der Opferschichten entgegenwirken, was zu gleichförmigeren seitlichen Dimensionen innerer Abstandshalter führt. Diese inneren Abstandshalter stellen effektive Ätzbarrieren bereit. In einigen Ausführungsformen wird die Zusammensetzung der SiGe-Schichten, die als Opferschichten verwendet werden, systematisch gesteuert, um die Ätzrate von jeder SiGe-Schicht einzustellen, was verwendet werden kann, um die lokalen geometrischen Ätzeffekte zu verlagern.
  • Gemäß verschiedener Ausführungsformen umfassen die Silizium-Germanium (SiGex) -Opferschichten im Aufbau einen bidirektionalen Gradienten. Mit Bezug auf 3 kann z.B. eine im Aufbau gestufte Silizium-Germanium-Schicht 200 als ein Aufbau aus diskreten und von der Zusammensetzung verschiedenen Unterschichten 200A, 200B, 200C gebildet werden. Eine solche epitaktische Silizium-Germanium-Schicht 200 kann eine abrupte, gestufte Änderung im Germaniumgehalt als eine Funktion der Schichtdicke aufweisen, wobei die Schicht 200 innerhalb von unteren und oberen Unterschichten 200A, 200C, die zu darüberliegenden und darunterliegenden Siliziumschichten 300 unmittelbar benachbart sind, einen höheren Germaniumgehalt aufweisen und innerhalb einer dazwischenliegenden Unterschicht 200B einen niedrigeren Germaniumgehalt aufweisen. In 4 ist ein entsprechendes Germaniumprofil schematisch dargestellt.
  • Der Germaniumgehalt innerhalb jeder Unterschicht 200A, 200B, 200C kann unabhängig von 5 bis 70 Atom-%, beispielsweise 5, 10, 15, 20, 25, 30, 35, 40, 45, 50, 55, 60, 65 oder 70 % einschließlich der Bereiche zwischen jedem der vorangegangenen Werte variieren. In bestimmten Ausführungsformen beträgt der Germaniumgehalt innerhalb der dazwischenliegenden Unterschicht 200B um wenigsten 5 Atom-% weniger als der Germaniumgehalt in einer oder von beiden der unteren und oberen Unterschichten 200A, 200C. Ein Unterschied im Germaniumgehalt zwischen einer dazwischenliegenden Unterschicht 200B und von einer oder beiden der unteren und oberen Unterschichten 200A, 200C kann 5, 10, 15, 20, 25, 30 oder 35 Atom-% betragen, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte.
  • Eine im Aufbau gestufte Silizium-Germanium-Schicht 200 kann beispielhaft erste und dritte Unterschichten 200A, 200C mit jeweils 45 Atom-% Ge und eine dazwischenliegende Unterschicht 200B mit 25 Atom-% Ge umfassen. In einem weiteren Beispiel können die ersten und dritten Unterschichten 200A, 200C jeweils 20 Atom-% Ge umfassen und die dazwischenliegende Unterschicht 200B kann 15 Atom-% an Ge umfassen.
  • Eine Gesamtdicke der Silizium-Germanium-Opferschicht 200 kann in einem Bereich von 5 bis 30 nm liegen, beispielsweise 5, 10, 15, 20, 25 oder 30 nm, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte. Die Dicke von jeder Unterschicht 200A, 200B, 200C kann unabhängig von 1 bis 28 nm reichen, beispielsweise 1, 2, 3, 4, 5, 10, 12, 15, 20, 25 oder 28 nm, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte. Beispielsweise kann eine im Aufbau gestufte Silizium-Germanium-Schicht 200 erste und dritte Unterschichten 200A, 200C umfassen, die jeweils eine Dicke von 1 nm und jeweils 45 Atom-% an Ge umfassen, und kann eine dazwischenliegende zweite Unterschicht 200B zwischen den ersten und dritten Unterschichten mit einer Dicke von 8 nm und einem Anteil von 25 Atom-% an Ge umfassen. In einem weiteren Beispiel kann jede der ersten und dritten Unterschichten um 200A, 200C eine Dicke von 2 nm aufweisen und jeweils 20 Atom-% an Ge umfassen und diese dazwischenliegende zweite Unterschicht 200B kann eine Dicke von 10 nm aufweisen und 15 Atom-% an Ge umfassen. Die Germaniumzusammensetzung innerhalb jeder Unterschicht kann gemäß Darstellung konstant sein.
  • In alternativen Ausführungsformen kann sich die Germaniumzusammensetzung innerhalb jeder Unterschicht von einem maximalen Wert an den oberen und unteren Oberflächen auf einen minimalen Wert dazwischen ändern, z.B. linear. In weiteren Ausführungsformen kann sich die Zusammensetzung der Silizium-Germanium-Opferschicht 200 von ihrer unteren Oberfläche zu ihrer oberen Oberfläche stetig ändern, wobei der Germaniumgehalt an den unteren und oberen Oberflächen am größten ist. Eine schematische Darstellung einer beispielhaften Silizium-Germanium-Opferschicht 200 mit einem stetigen bidirektionalen Germanium-Gradienten ist in 5 dargestellt und in 6 ist ein entsprechender Graph des Germaniumgehalts als eine Funktion der Schichtdicke dargestellt. Gemäß der vorangehenden Ausführungsform kann ein lokaler Germaniumgehalt innerhalb der Silizium-Germanium-Schicht 200 von 5 bis 70 Atom-% variieren, z.B. 5, 10, 15, 20, 25, 30, 35, 40, 45, 50, 55, 60, 65 oder 70 %, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte.
  • Durch eine lokale Änderung des Germaniumgehalts innerhalb jeder Silizium-Germanium-Schicht kann eine im Wesentlichen gleichförmige laterale Ätzung der alternierenden Silizium-Germanium-Schichten erreicht werden, wobei sich ein innerer Abstandshalter ergibt, der eine im Wesentlichen konstante Breite (d) entlang seiner Dicke aufweist. Gemäß der Verwendung hierin variiert eine „im Wesentlichen konstante“ Breite (d) um 20 % oder weniger, z.B. 0, 2, 5, 10 oder 20 %, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte.
  • Mit Bezug auf 7 ist eine schematische Querschnittansicht einer seitlich ausgesparten Silizium-Germanium-Opferschicht 200 und beispielhaften inneren Abstandshalterschichten 500 dargestellt, die zwischen der Silizium-Germanium-Schicht 200 und neben Source/Drain-Kontakten 600 angeordnet sind. Die inneren Abstandshalter 500, die zwischen darüberliegenden und darunterliegenden Siliziumschichten 300 angeordnet sind, weisen eine im Wesentlichen konstante laterale Breite (d) auf.
  • 8 zeigt eine schematische Querschnittansicht einer lateral ausgesparten Silizium-Germanium-Opferschicht 200 und von beispielhaften inneren Abstandshalterschichten 500 gemäß weiterer Ausführungsformen. Zwischen der Silizium-Germanium-Schicht 200 und benachbarten Source/Drain-Kontakten 600 sind innere Abstandshalterschichten 500 angeordnet und jede weist eine im Wesentlichen konstante laterale Breite (d) auf. In der dargestellten Ausführungsform weisen verbleibende Abschnitte der Silizium-Germanium-Schicht 200 eine konvexe Ätzfläche auf, so dass obere und untere Abschnitte der inneren Abstandshalterschichten 500 eine laterale Breite aufweisen, die größer oder gleich einer lateralen Breite eines Zwischenabschnitts zwischen den oberen und unteren Abschnitten ist.
  • Mit Bezug auf die 9-19 wird hierin ein beispielhafter Prozessfluss zur Bildung einer Nanodraht- oder Nanosheet-Vorrichtung beschrieben. Gemäß der Darstellung in 9 werden epitaktische Opferschichten 201, 202, 203, 204 und epitaktische Halbleiterschichten 301, 302, 303 über einem Substrat 100 als ein Stapel gebildet.
  • Das Substrat 100 kann ein Halbleitermaterial umfassen, z.B. Silizium, etwa einkristallines Si oder polykristallines Si, oder ein Material, das Silizium aufweist. Silizium aufweisende Materialien umfassen ohne Beschränkung einkristallines Silizium-Germanium (SiGe), polykristallines Silizium-Germanium, mit Silizium dotierten Kohlenstoff (Si:C), amorphes Si, sowie Kombinationen und Multischichten davon. Gemäß der Verwendung hierin bezeichnet der Ausdruck „Einkristall“ einen kristallinen Festkörper, in dem das Kristallgitter des gesamten Festkörpers im Wesentlichen durchgehend und an den Kanten des Festkörpers im Wesentlichen ohne Korngrenzen ungebrochen ist.
  • Das Substrat 100 ist nicht auf Silizium aufweisende Materialien beschränkt, da das Substrat 100 andere Halbleitermaterialien umfassen kann, umfassend Ge und Verbindungshalbleiter, einschließlich III-V Verbindungshalbleiter, z.B. GaAs, InAs, GaN, GaP, InSb, ZnSe und ZnS, und II-VI Verbindungshalbleiter, z.B. CdSe, CdS, CdTe, ZnSe, ZnS und ZnTe.
  • Das Substrat 100 kann ein Bulk-Substrat oder ein zusammengesetztes Substrat sein, z.B. ein semiconductor-on-insulator (SOI) -Substrat, das von unten nach oben einen Handhabungsabschnitt, eine Isolationsschicht (z.B. eine vergrabene Oxidschicht) und eine Halbleitermaterialschicht umfasst.
  • Das Substrat 100 kann Dimensionen aufweisen, die typischerweise in diesem Gebiet verwendet werden, und kann z.B. einen Halbleiterwafer umfassen. Beispielhafte Waferdurchmesser umfassen ohne Beschränkung 50, 100, 150, 200, 300 und 450 mm. Die gesamte Substratdicke kann von 250 µm bis 1500 µm reichen, obwohl die Substratdicke in speziellen Ausführungsformen im Bereich von 725 bis 775 µm liegt, was Dickendimensionen entspricht, die in der Silizium-CMOS-Bearbeitung gemeinhin verwendet werden. Das Halbleitersubstrat kann in Beispielen Silizium mit einer Orientierung gemäß (100) oder (111) umfassen. In beispielhaften Ausführungsformen sind die abgeschiedenen Halbleiterschichten undotiert.
  • In verschiedenen Ausführungsformen ist der Stapel aus epitaktischen Schichten ausgebildet, so dass eine erste Opferschicht 201 direkt über dem Substrat 100 gebildet wird, gefolgt von abwechselnden Halbleiter- und Opferschichten. In verschiedenen Ausführungsformen endet der epitaktische Stapel mit einer Opferschicht, so dass jede Halbleiterschicht 300 zwischen einer darunterliegenden und einer darüber liegenden Opferschicht angeordnet ist. Zur einfachen Darstellung sind vier Opferschichten 200 (201, 202, 203, 204) und drei Halbleiterschichten 300 (301, 302, 303) gezeigt. Es können jedoch weniger oder mehr Opferschichten und/oder Halbleiterschichten für das epitaktische Wachstum in einer abwechselnden Weise über dem Substrat 100 gebildet sein.
  • Die Begriffe „Epitaxie“, „epitaktisch“ und/oder „epitaktisches Wachstum“ und/oder „Abscheidung“ bezeichnen die Bildung einer Halbleitermaterialschicht auf einer Abscheidungsoberfläche eines Halbleitermaterials, in dem die wachsende Halbleitermaterialschicht das gleiche kristalline Wachstum annimmt, wie das Halbleitermaterial der Abscheidungsoberfläche. In einem epitaktischen Abscheidungsprozess werden z.B. chemische Reaktanten, die durch Quellengase bereitgestellt werden, gesteuert und die Systemparameter werden festgelegt, so dass die sich abscheidenden Atome auf der Abscheidungsoberfläche landen und durch Oberflächendiffusion ausreichend beweglich bleiben, um sich entsprechend der kristallinen Orientierung der Atome der Abscheidungsoberfläche zu orientieren. Demzufolge nimmt ein epitaktisches Halbleitermaterial die gleichen kristallinen Eigenschaften an, wie die Abscheidungsoberfläche, auf der es gebildet wird. Beispielsweise nimmt ein epitaktisches Halbleitermaterial, das auf einer (100)-Kristalloberfläche abgeschieden wird, eine (100)-Orientierung an.
  • In diesem Verfahren dienen die Opferschichten 200 als Abstandshalterschichten, die die Halbleiterschichten 300 voneinander verlagern. Die Opferschichten 200 dienen auch als Template-Schichten, auf denen die Halbleiterschichten epitaktisch gewachsen werden können.
  • Epitaktische Schichten (insbesondere die Opferschichten und die Halbleiterschichten) können durch eine Molekularstrahlepitaxie (MBE) mit verringertem Druck oder einem chemischen Gasphasenabscheidungs (CVD) -Prozess z.B. bei einer Substrattemperatur von 450-700°C und einem Aufwachsdruck (insbesondere Kammerdruck) von 13-93000 Pa (0,1-700 Torr) gebildet werden. Eine Siliziumquelle kann Silangas (SiH4) umfassen und eine Germaniumquelle für die SiGex-Epitaxie kann Gas aus Monogerman (GeH4) umfassen. Als Trägergas kann Wasserstoff verwendet werden.
  • Gemäß verschiedener Ausführungsformen wird eine erste Silizium-Germanium (SiGex)-Schicht 201 auf einem Halbleitersubstrat 100 epitaktisch gewachsen. Während eines beispielhaften Prozesses strömt ein Silizium-Precursor (z.B. Silan) gleichzeitig mit einem Trägergas (z.B. H2 und/oder N2) und einer Germaniumquelle (z.B. GeH4 oder GeCl4) in eine Prozesskammer. Anhand eines Beispiels kann die Strömungsrate der Siliziumquelle in einem Bereich von 5 sccm bis 500 sccm liegen, wobei die Strömungsrate der Germaniumquelle im Bereich von 0,1 sccm bis 1,0 sccm sein kann. Die Strömungsrate des Trägergases kann im Bereich von 1.000 sccm bis 60.000 sccm liegen, obwohl kleinere oder größere Strömungsraten verwendet werden können.
  • Andere geeignete Gasquellen für Silizium umfassen Siliziumtetrachlorid (SiCl4), Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) und andere mit Wasserstoff reduzierte Chlorsilane (SiHxCl4-x). Anstelle von Monogerman können andere Germaniumquellen oder Precursor zur Bildung von epitaktischen Silizium-Germanium-Schichten verwendet werden. Höhere Germane umfassen die Verbindungen mit der empirischen Formel GexH(2x+2), z.B. Digerman (Ge2H6), Trigerman (Ge3H8) und Tetragerman (Ge4H10) und andere. Organogermane umfassen Komponenten mit der empirischen Formel RyGexH(2x+2-y), wobei R=Methyl, Ethyl, Propyl oder Butyl, z.B. Methylgerman ((CH3)GeH3), Dimethylgerman ((CH3)2GeH2), Ethylgerman ((CH3CH2)GeH3), Methyldigerman ((CH3)Ge2H5), Dimethyldigerman ((CH3)2Ge2H4) und Hexamethyldigerman ((CH3)6Ge2).
  • Die Prozesskammer kann auf einem Druck von 13 Pa bis 93000 Pa (0,1-700 Torr) gehalten werden, während das Substrat 100 bei einer Temperatur im Bereich von 450°C bis 700°C gehalten wird. Der Prozess gemäß bestimmter Ausführungsformen wird durchgeführt, um eine anfängliche SiGe-Schicht 201 mit einer Dicke im Bereich von 5-30 nm zu bilden. Während der Bildung von jeder Silizium-Germanium-Schicht 200 kann die Strömungsrate und/oder der Partialdruck der Siliziumquelle und der Germaniumquelle variiert werden, um SiGe-Schichten mit einem bidirektionalen Germaniumgradienten zu bilden, wie oben beschrieben ist.
  • Nach der Abscheidung der ersten Silizium-Germanium-Schicht 201 wird eine erste epitaktische Siliziumschichten 301 direkt über der ersten Silizium-Germanium-Schicht 201 gebildet. Gemäß einem beispielhaften Verfahren wird ein Silizium-Precursor (z.B. Silan) während der Abscheidung der ersten Siliziumschichten 301 gleichzeitig mit einem Trägergas (z.B. H2 und/oder N2) in die Prozesskammer eingeströmt. Die Strömungsrate von Silan kann im Bereich von 5 sccm bis 500 sccm liegen und die Strömungsrate des Trägergases kann im Bereich von 1.000 sccm bis 60.000 sccm liegen, obwohl kleinere und größere Strömungsraten verwendet werden können.
  • Die Prozesskammer zur Abscheidung der Siliziumschicht 301 kann bei einem Druck von 13 Pa bis 93000 Pa (0,1-700 Torr) gehalten werden, während das Substrat 100 bei einer Temperatur im Bereich von 450°C bis 700°C gehalten wird. Gemäß bestimmter Ausführungsformen wird der Prozess durchgeführt, um eine erste Siliziumschicht 301 mit einer Dicke im Bereich von 5-30 nm zu bilden.
  • Nach der Abscheidung der ersten epitaktischen Siliziumschicht 301 werden gemäß der anschaulichen Ausführungsform abwechselnd Silizium-Germanium- und Silizium-Prozess-Bedingungen verwendet, um sukzessive eine zweite epitaktische Silizium-Germanium-Schicht 201 direkt über der ersten epitaktischen Siliziumschicht 301, eine zweite epitaktische Siliziumschicht 302 direkt über der zweiten epitaktischen Silizium-Germanium-Schicht 202, eine dritte epitaktische Silizium-Germanium-Schicht 203 direkt über der zweiten epitaktischen Siliziumschicht 302, eine dritte epitaktische Siliziumschicht 303 direkt über der dritten epitaktischen Silizium-Germanium-Schicht 203 und eine vierte epitaktische SiliziumGermanium-Schicht 204 direkt über der dritten epitaktischen Siliziumschicht 303 zu bilden.
  • Die Prozessmaterialien und Bedingungen, die zum Bilden der zweiten, dritten und vierten Silizium-Germanium-Schichten 202, 203, 204 verwendet werden, können gleich den Prozessmaterialen und -bedingungen sein, die zur Bildung der ersten Silizium-Germanium-Schicht 201 verwendet werden. Die Prozessmaterialien und -bedingungen, die zur Bildung der zweiten und dritten Siliziumschichten 302, 303 verwendet werden, können die gleichen Prozessmaterialien und -bedingungen sein, die zur Bildung der ersten Siliziumschicht 301 verwendet werden. In Ausführungsformen weist wenigstens eine der Silizium-Germanium-Schichten 201, 202, 203, 204 einen gestuften Germaniumgehalt auf. Beispielsweise kann jede Silizium-Germanium-Schicht einen gestuften Germaniumgehalt aufweisen.
  • In verschiedenen Verfahren kann die Bildung der epitaktischen SiGe-Schichten einen Zusammensetzungsgradienten der Zwischenschicht aufweisen, der durch Beibehalten eines konstanten Partialdrucks (z.B. Strömungsrate) des Silizium-Precursors während jedes SiGe-Prozesses erreicht wird, während der Partialdruck (z.B. Strömungsrate) des Germanium-Precursors erniedrigt oder erhöht wird. In alternativen Verfahren kann die Bildung der epitaktischen SiGe-Schichten durch Beibehalten eines konstanten Partialdrucks (z.B. Strömungsrate) des Germanium-Precursors während dieses SiGe-Prozesses erreicht werden, während der Partialdruck (z.B. Strömungsrate) des Silizium-Precursors erhöht oder erniedrigt wird.
  • Demzufolge kann die Zusammensetzung der Halbleiterschichten 301, 302, 303 usw. in verschiedenen Ausführungsformen über den Stapel hinweg konstant sein, wohingegen die Zusammensetzung der Opferschichten 201, 202, 203, 204 usw. variiert, so dass der Germaniumgehalt innerhalb der oberen und unteren Bereiche von jeder SiGe-Schicht größer ist als der Germaniumgehalt innerhalb eines Zwischenbereichs zwischen den oberen und unteren Bereichen.
  • In verschiedenen Ausführungsformen kann die Dicke der entsprechenden SiGe-Opferschichten 200 der Halbleiterschichten 300 konstant sein, während die SiGe-Opferschichten 200 dünner sind als die Halbleiterschichten. In alternativen Ausführungsformen kann die Dicke unter den entsprechenden SiGe-Opferschichten 200 und unter den Halbleiterschichten 300 konstant sein, während die SiGe-Opferschichten 200 dicker sind als die Halbleiterschichten 300.
  • Mit weiterem Bezug auf 9 wird eine Opfergatestruktur 400 mit einer Opfergateschicht 420 und einer Opfergatekappe 440 über dem Substrat 100, insbesondere direkt über dem Stapel aus epitaktischen Schichten, unter Verwendung eines Strukturierungs- und Ätzprozesses gebildet, der dem Fachmann bekannt ist. Die Opfergateschicht 420 kann beispielsweise eine Schicht aus Siliziumdioxid und eine darüberliegende Schicht aus amorphem Silizium (a-Si) umfassen und die Opfergatekappe 440 kann Siliziumnitrid umfassen. Unter Verwendung einer chemischen Gasphasenabscheidung kann elementares amorphes Silizium abgeschieden werden, z.B. in einer chemischen Gasphasenabscheidung bei niedrigem Druck (low pressure CVD, LPCVD) bei Temperaturen im Bereich von 450°C bis 700°C. Als Precursor für die Siliziumabscheidung mit CVD kann Silan (SiH4) verwendet werden.
  • Durch einen Strukturierungsprozess, z.B. Fotolithografie, können beispielsweise die Opfergatestrukturen 400 festgelegt werden, was ein Bilden einer Schicht eines Fotolackmaterials (nicht dargestellt) auf wenigstens einer zu strukturierenden Schicht umfasst. Das Fotolackmaterial kann eine Fotolackzusammensetzung mit Positivlack, eine Fotolackzusammensetzung mit Negativlack oder eine Fotolackzusammensetzung mit Hybridlack umfassen. Durch einen Abscheidungsprozess, z.B. eine Schleuderbeschichtung, kann eine Schicht eines Fotolackmaterials gebildet werden.
  • Der abgeschiedene Fotolack wird dann einer Strukturierung durch Bestrahlung unterzogen und das belichtete Fotolackmaterial wird unter Verwendung eines bekannten Lackentwicklers entwickelt. Die durch das strukturierte Fotolackmaterial bereitgestellte Struktur wird daraufhin unter Verwendung von wenigstens einem Strukturübertragungsätzprozess in die Opfergatedeckschicht 440 und die Opfergateschicht 420 übertragen.
  • Der Strukturübertragungsätzprozess stellt typischerweise ein anisotropes Ätzen dar. In bestimmten Ausführungsformen kann ein Trockenätzprozess verwendet werden, z.B. ein reaktives lonenätzen (RIE). In anderen Ausführungsformen kann ein nasschemisches Ätzmittel verwendet werden. In wieder anderen Ausführungsformen kann eine Kombination aus einem Trockenätzen und einem Nassätzen verwendet werden.
  • Die Opfergateschicht 420 kann mit einer Breite (w) von 15-25 nm strukturiert werden und eine Höhe von 50-200 nm aufweisen, z.B. 50, 75, 100, 125, 150, 175 oder 200 nm, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte, obwohl kleinere oder größere Breiten und Dicken verwendet werden können. Zwischen benachbarten Finnen-Strukturen kann eine Flachgrabenisolationsschicht (nicht dargestellt) als elektrische Isolierung bereitgestellt werden.
  • Mit Bezug auf 10 werden Seitenwandabstandshalter 460 über Seitenwänden (vertikale Oberflächen) der Opfergatestrukturen 400 gebildet. Seitenwandabstandshalter 460 können durch eine großflächige (konforme) Abscheidung eines Abstandshaltermaterials (z.B. unter Verwendung eines Atomlagenabscheidungsprozesses) gefolgt von einem gerichteten Ätzen, z.B. einem reaktiven lonenätzen (RIE), gebildet werden, um das Abstandshaltermaterial von horizontalen Oberflächen zu entfernen. In bestimmten Ausführungsformen beträgt die Dicke des Seitenwandabstandshalters 5-20 nm, z.B. 5, 10, 15, 20 nm, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte.
  • Geeignete Seitenwandabstandshaltermaterialien umfassen Oxide, Nitride und Oxynitride, z.B. Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid, und Materialien mit einer niedrigen Dielektrizitätskonstante (low-k), z.B. amorpher Kohlenstoff, SiOC, SiOCN und SiBCN, sowie ein dielektrisches Material mit niedriger Dielektrizitätskonstante (low-k dielectric). Gemäß der Verwendung hierin weist ein Low-k-Material eine Dielektrizitätskonstante auf, die kleiner ist als die von Siliziumdioxid.
  • Beispielhafte Low-k-Materialien umfassen ohne Beschränkung amorphen Kohlenstoff, mit Fluor dotierte Oxide oder mit Kohlenstoff dotierte Oxide. Im Handel erhältliche dieelektrische Produkte mit niedriger Dielektrizitätskonstante und Materialien mit niedriger Dielektrizitätskonstante umfassen Dow Corning's SiLK™ und poröses SiLK™, Applied Materials' Black Diamond™, Texas Instruments' Coral™ und TSMC's Black Diamond™ und Coral™.
  • In verschiedenen Ausführungsformen werden die Seitenwandabstandshalter 460 und das Opfergate 420 aus Materialien gebildet, die zueinander selektiv geätzt werden können. In speziellen Ausführungsformen umfasst das Opfergate 420 amorphes Silizium (a-Si) und die Seitenwandabstandshalter 460 umfassen Siliziumnitrid oder SiOCN.
  • Mit Bezug auf 11 werden freiliegende Abschnitte der epitaktischen Schichten unter Verwendung des Opfergates 400 und der Seitenwandabstandshalter 460 als eine Ätzmaske geätzt, um Source/Drain-Aussparungen 620 seitlich neben dem Opfergate 400 zu erzeugen und zusammengesetzte Finnen-Strukturen 390 festzulegen. Das Ätzen kann gemäß einem Beispiel einen Silizium-RIE-Prozess umfassen. Gemäß der ausführlicheren Beschreibung unten bilden Abschnitte des verbleibenden Stapels, der durch die Siliziumschichten 301, 302, 303 auf Nanoskala festgelegt wird, sofern er von den SiGe-Opferschichten 201, 202, 203, 204 befreit wird, Kanäle eines Nanosheet- oder Nanodraht-FETs.
  • Die Finnen-Strukturen 390 können eine Breite von 6-100 nm, z.B. 6, 10, 20, 50, 75 oder 100 nm, gemessen senkrecht zu der Gatebreite (w) und eine Breite (W2) von 25-65 nm gemessen parallel zu der Gatebreite (w) aufweisen, z.B. 25, 30, 35, 40, 45, 50, 55, 60 oder 65 nm, einschließlich der Bereiche zwischen jedem der entsprechenden vorangegangenen Werte.
  • Es kann eine Finnen-Struktur mit einer Breite, die senkrecht zu der Gatebreite (w) gemessen wird, die kleiner ist als 30 nm, verwendet werden, um eine Nanodraht-Vorrichtung zu bilden, wohingegen eine Finnen-Struktur mit einer Breite, die 30 nm oder mehr beträgt und senkrecht zu der Gatebreite (w) gemessen wird, verwendet werden kann, um eine Nanosheet-Vorrichtung zu bilden. In diesen Vorrichtungen fließt ein Strom von einem Source-Bereich zu einem Drain-Bereich durch einen Kanal-Bereich in einer Richtung parallel zu der Gatebreite (w).
  • In verschiedenen Ausführungsformen können Seitenwände der sich ergebenden Finnen-Strukturen 390 gemäß der Beschreibung unten aufgrund von Unvollständigkeiten von einer Vertikalen (insbesondere von einer Richtung senkrecht zu einer Hauptoberfläche des Substrats) um einen Neigungswinkel (α) abweichen, wobei 0 ≤ α ≤ 15°.
  • Mit Bezug auf 12 werden dann Opferschichten 201, 202, 203, 204 seitlich unterhalb der Seitenwandabstandshalter 460 unter Verwendung eines selektiven isotropen Ätzens, z.B. eines auf Salzsäure (HCl) basierenden Nassätzens oder einer Nassmischung mit Essigsäure (CH3COH), Wasserstoffperoxid (H2O2) und Flusssäure (HF) selektiv isotrop geätzt, um entsprechende Aussparungsbereiche 221, 222, 223, 224 zu bilden. Das selektive Ätzen entfernt SiGe, zum Beispiel ohne Silizium zu ätzen. Gemäß der Darstellung kann das Aussparungsätzen zu verbleibenden Abschnitten der Opferschichten 201, 202, 203, 204 mit einer im Wesentlichen konstanten Breite führen, die gleich der Breite (w) der Opfergateschicht 420 ist. In alternativen Ausführungsformen kann eine Breite der verbleibenden Abschnitte der Opferschichten 201, 202, 203, 204 kleiner oder größer sein, als die Breite (w) der Opfergateschicht 420. Die Anfangsbreiten von entsprechenden der Opferschichten 201, 202, 203, 203 können aufgrund der Neigung, die mit der Ätzung von der mit Bezug auf 11 beschriebenen Finnen-Struktur einhergeht, ungleich sein. Das Aspektverhältnis der Finnen-Strukturen 390 und der überlagernden Opfergatestruktur 400 zusammen mit einem relativ engen Abstand zwischen benachbarten Seitenwandabstandshaltern 460 kann zu dem Neigungsprofil der SiGe-Schichten beitragen.
  • Gemäß der Beschreibung hierin kann jedoch die Variation in der Zusammensetzung unter entsprechenden der Opferschichten 201, 202, 203, 204 verwendet werden, um die geometrischen Effekte oder Abschattungseffekte zur Erzeugung von Opferschichten 201, 202, 203, 204 mit einer im Wesentlichen konstanten Breite nach dem Aussparungsätzen zu verlagern. Gemäß der Verwendung hierin variieren Dimensionen, die „im Wesentlichen gleich“ oder „im Wesentlichen konstant“ sind, um weniger als 5 %, z.B. 0, 1, 2, 3, 4 oder 5 %, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte. In verschiedenen Ausführungsformen kann die relative Ätzrate (R) während des Aussparungsätzens der Opferschichten 201, 202, 203, 204 charakterisiert werden als R(200A)>R(200B) und R(200C)>R(200B).
  • Mit Bezug auf 13 werden die epitaktischen Halbleiterschichten 301, 302, 303 außerhalb der Kanalbereiche 325 davon dotiert, um Erweiterungsbereiche 331, 332, 333 zu bilden. Insbesondere werden die epitaktischen Halbleiterschichten 301, 302, 303 in Bereichen dotiert, die seitlich von der Opfergateschicht 420 und darunterliegenden Seitenwandabstandshaltern 460 beabstandet sind. In bestimmten Ausführungsformen werden die Erweiterungsbereiche gleichförmig dotiert.
  • Durch Hinzufügen von Dotierstoffatomen zu einem intrinsischen Halbleiter können dotierte Bereiche gebildet werden. Dies ändert die Elektronen- und Löcherkonzentrationen des intrinsischen Halbleiters im thermischen Gleichgewicht. Ein dotierter Bereich kann vom p-Typ oder n-Typ sein. Gemäß der Verwendung hierin bezieht sich „p-Typ“ auf den Zusatz von Verunreinigungen zu einem intrinsischen Halbleiter, der ein Defizit an Valenzelektronen erzeugt. Für Silizium umfassen beispielhafte Dotierstoffe vom p-Typ, insbesondere Verunreinigungen, ohne Beschränkung Bor, Aluminium, Gallium und Indium. Gemäß der Verwendung hierin bezieht sich „n-Typ“ auf den Zusatz von Verunreinigungen, die freien Elektronen zu einem intrinsischen Halbleiter beitragen. Für Silizium umfassen beispielhafte Dotierstoffe vom n-Typ, insbesondere Verunreinigungen, ohne Beschränkung Antimon, Arsen und Phosphor. Der wenigstens eine Dotierstoff kann durch Ionenimplantation oder Plasmadotierung eingebracht werden. Abschnitte der epitaktischen Halbleiterschichten 301, 302, 303, die unter der Opfergateschicht 420 liegen, insbesondere mit Kanalbereichen 325, können ohne Dotierung verbleiben. Erweiterungsbereiche 331, 332, 333 stellen einen leitfähigen Pfad zwischen den Kanälen und später gebildeten Source/Drain-Kontakten bereit.
  • Mit Bezug auf 14 werden innere Abstandshalter 500 nach der Bildung von Erweiterungsbereichen 331, 332, 333 gebildet, um die Aussparungsbereiche 221, 222, 223, 224 wieder aufzufüllen, die durch die Aussparungsätzung der Opferschichten 201, 202, 203, 204 erzeugt werden. Innere Abstandshalter 500 können unter Verwendung eines konformen ALD- oder CVD-Abscheidungsprozesses gefolgt von einem isotropen Zurückätzen gebildet werden. In Verbindung mit verschiedenen Ausführungsformen umfassen innere Abstandshalter 500 ein Material, das selektiv zu Silizium-Germanium geätzt wird, z.B. Siliziumnitrid, obwohl innere Abstandshalter 500 andere selektiv ätzbare dielektrische Materialien umfassen können. Als ein Ergebnis der Bildung der inneren Abstandshalter 500 verbleiben Seitenwandoberflächen der Erweiterungsbereiche 331, 332, 333 freiliegend, jedoch werden die Opferschichten 201, 202, 203, 204 durch das innere Abstandshaltermaterial bedeckt.
  • Mit Bezug auf 15 werden daraufhin dotierte epitaktische Source/Drain-Kontakte 600 innerhalb von Source/Drain-Aussparungen 620 mittels Epitaxiewachstum von freiliegenden Abschnitten der epitaktischen Halbleiterschichten 331, 332, 332 gebildet. Die epitaktischen Source/Drain-Kontakte 600 werden mit epitaktischen Halbleiterschichten 301, 302, 303 innerhalb der Kanalbereiche der Struktur durch die Erweiterungsbereiche 331, 332, 333 elektrisch verbunden, sind jedoch von Opferschichten 201, 202, 203, 204 durch innere Abstandshalter 500 isoliert.
  • Mit Bezug auf 16 wird eine dielektrische Zwischenschicht 700 über den Source/Drain-Kontakten 600 und zwischen freiliegenden Seitenwänden der Seitenwandabstandshalter 460 gebildet. Die ILD-Schicht 700 kann unter Verwendung eines CVD-Prozesses gebildet werden und ein Material mit einer niedrigen Dielektrizitätskonstante umfassen. Die ILD-Schicht 700 kann gemäß einem Beispiel ein Oxid umfassen, z.B. SiO2, Borphosphorsilikatglas (BPSG), TEOS, nicht dotiertes Silikatglas (USG), mit Fluor versetztes Silikatglas (FSG), ein hochdichtes Plasma (HDP) -oxid oder ein Plasma-unterstütztes TEOS (PE-TEOS).
  • Es kann ein CMP-Prozess durchgeführt werden, um übermäßiges ILD zu entfernen und eine oberseitige Oberfläche der Struktur zu planarisieren. „Planarisierung“ betrifft einen Materialentfernungsprozess, der wenigstens mechanische Kräfte verwendet, z.B. ein Reibmedium, um eine im Wesentlichen zweidimensionale Oberfläche zu erzeugen. Ein Planarisierungsprozess kann ein chemisch-mechanisches Polieren (CMP) oder Schleifen umfassen. Das chemisch-mechanische Polieren (CMP) stellt einen Materialentfernungsprozess dar, der chemische Reaktionen und mechanische Kräfte verwendet, um Material zu entfernen und eine Oberfläche zu planarisieren. Gemäß der Darstellung in der anschaulichen Ausführungsform aus 16 kann die Opfergateschicht 420 als eine CMP-Ätzstoppschicht fungieren, so dass der CMP-Prozess die Opfergate-Abdeckung 440 entfernt.
  • Mit Bezug auf 17 wird daraufhin ein selektiver Ätzschritt verwendet, um die Opfergateschicht 420 zu entfernen. In Ausführungsformen, in denen die Opfergateschicht 420 amorphes Silizium umfasst, kann die Opfergateschicht 420 bezüglich Siliziumdioxid und Siliziumnitrid unter Verwendung einer Nassätzchemie mit z.B. heißem Ammoniak oder TMAH selektiv geätzt und entfernt werden.
  • Mit Bezug auf 18 werden nach der Entfernung der Opfergateschicht 420 verbleibende Abschnitte der SiGe-Opferschichten 201, 202, 203, 204 bezüglich den Halbleiterschichten 301, 302, 303 selektiv entfernt. Während der Entfernung der SiGe-Schichten wirken die inneren Abstandshalter 500 und die ILD-Schicht 700 zusammen, um die Source/Drain-Kontakte 600 zu schützen, die SiGe umfassen können.
  • Mit Bezug auf 19 wird eine funktionale Gate-Struktur 800 mit Gatedielektrikum- und Gateleiter-Schichten (nicht separat dargestellt) in die Leerräume, die vorab durch das SiGe-Opfermaterial belegt werden, nach Freilegung der Halbleiterschichten 301, 302, 303 mit Nanodimensionen, die eine im Wesentlichen konstante Breite aufweisen können, abgeschieden, um mehrere Oberflächen von jeder Nanostruktur zu kontaktieren. Es können Halbleiterschichten 301, 302, 303 auf Nano-Skala, die eine im Wesentlichen konstante Breite aufweisen, insbesondere innerhalb von Kanalbereichen 325, durch ein Bereitstellen von sukzessiven Schichten vom Boden zur Oberseite gebildet werden, die einen gesamten Germaniumgehalt aufweisen, der von einer Schicht zur anderen Schicht abnimmt, zusätzlich zu einem bidirektionalen Germaniuminnenschichtgradienten, wie oben beschrieben ist.
  • Eine hierin beschriebene Halbleiterstruktur kann wenigstens einen Transistor umfassen, wobei jede Vorrichtung ein Source, Drain, einen Kanal und ein Gate umfasst. Darüber hinaus beziehen sich die verschiedenen hierin beschriebenen Verfahren zu beispielhaften Gate-All-Around-FET-Strukturen, wobei diese Verfahren nicht auf eine spezielle Vorrichtungsarchitektur beschränkt sind und zusammen mit jedem anderen Typ von Vorrichtung oder Struktur verwendet werden können, die nun bekannt ist oder später entwickelt wird.
  • Die hierin beschriebenen Verfahren können z.B. für die Herstellung von integrierten Schaltungs (IC) -Chips verwendet werden. Die sich ergebenden integrierten Schaltungschips können durch den Hersteller in der Form von rohen Wafern, insbesondere als ein einzelner Wafer mit mehreren nicht-gehausten Chips, als ein reines Dies oder in gehauster Form vertrieben werden. Im späteren Fall kann der Chip in einem Einzelchipgehäuse (z.B. einem Plastikträger, mit Leitungen, die an einem Motherboard oder einem Träger höherer Ordnung angebracht sind) oder in einem Mehrchipgehäuse (z.B. einem Keramikträger mit Oberflächenzwischenverbindungen und/oder vergrabenen Zwischenverbindungen) integriert werden. In jedem Fall kann der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder signalverarbeitenden Vorrichtungen als Teil von einem Zwischenprodukt, z.B. einem Motherboard, oder einem Endprodukt integriert werden. Das Endprodukt kann ein beliebiges Produkt zeigen, das integrierte Schaltungschips umfasst, im Bereich von Spielzeug und fortschrittlichen Computerprodukten mit einem Zentralprozessor, einer Anzeige und einer Tastatur oder einer anderen Eingabevorrichtung.
  • Gemäß der Verwendung hierin umfassen die Einzelformen „einer, eine, eines“ und „der, die, das“ Mehrzahlformen, sofern der Kontext dies nicht anderweitig anzeigt. Demzufolge umfasst z.B. eine Bezugnahme auf ein „Silizium-Nanosheet“ Beispiele mit zwei oder mehr dieser „Nanosheets“, sofern es der Kontext nicht anderweitig klar anzeigt.
  • Sofern es nicht anderweitig klar ausgedrückt wird, soll ein beliebiges Verfahren, das hierin beschrieben wird, nicht als die Schritte in einer speziellen Reihenfolge erfordernd angesehen werden. Demgemäß, wo ein Verfahrensanspruch keine Anordnung nennt, die durch seine Schritte einzuhalten sind, oder es in den Ansprüchen oder der Beschreibung nicht anderweitig speziell angemerkt wird, dass die Schritte als auf eine spezielle Reihenfolge zu beschränken sind, soll eine spezielle Anordnung nicht vorliegen. Jedes einzelne oder mehrere genannte Merkmale oder Aspekte in wenigstens einem Anspruch können kombiniert oder mit anderen genannten Merkmalen oder Aspekten permutiert werden.
  • Wenn ein Element, z.B. eine Schicht, ein Bereich oder Substrat, als auf einem anderen Element gebildet, abgeschieden oder angeordnet oder über dem anderen Element gebildet, abgeschieden oder angeordnet bezeichnet wird, kann es direkt auf dem anderen Element oder auf einem dazwischenliegenden Element angeordnet sein. Wenn ein Element im Gegensatz dazu als „direkt auf“ oder „direkt über“ einem anderen Element wird, ist kein anderes Element dazwischen vorhanden.
  • Während verschiedene Merkmale, Elemente oder Schritte spezielle Ausführungsformen unter Verwendung des Begriffs „umfassend“ beschrieben ist, ist zu verstehen, dass alternative Ausführungsformen, einschließlich der die unter Verwendung der Übergangsphrase „bestehend aus“ oder „im Wesentlichen bestehend aus“ impliziert werden, zu verstehen sind. Demzufolge umfassen z.B. implizierte alternative Ausführungsformen ein Nanosheet, das Silizium umfasst, Ausführungsformen, in denen ein Nanosheet aus im Wesentlichen Silizium besteht und Ausführungsformen, in denen ein Nanosheet aus Silizium besteht.

Claims (18)

  1. Verfahren zum Herstellen einer Vorrichtung, umfassend: ein Bilden eines Stapels aus alternierenden Schichten aus epitaktischem Silizium-Germanium (200) und epitaktischem Silizium (300) über einem Halbleitersubstrat (100), wobei ein Germaniumgehalt innerhalb unterer und oberer Bereiche von jeder Schicht aus epitaktischem Silizium-Germanium (200) größer ist als ein Germaniumgehalt innerhalb eines Zwischenbereichs zwischen den unteren und oberen Bereichen; ein Bilden einer Opfergatestruktur (400) über dem Stapel, wobei die Opfergatestruktur (400) eine Länge und eine Breite aufweist, die kleiner ist als die Länge; ein Bilden von Seitenwandabstandshaltern (460) über Seitenwänden der Opfergatestruktur (400); und ein Ätzen von freiliegenden Abschnitten des Stapels unter Verwendung der Opfergatestruktur (400) und der Seitenwandabstandshalter (460) als eine Ätzmaske, um eine Finnen-Struktur (390) zu bilden.
  2. Verfahren nach Anspruch 1, ferner umfassend ein Entfernen der epitaktischen Silizium-Germanium-Schichten (200) unter den Seitenwandabstandshaltern (460), um ausgesparte Bereiche (221, 222, 223, 224) zu bilden.
  3. Verfahren nach Anspruch 2, ferner umfassend ein Bilden von dielektrischen inneren Abstandshaltern (500) innerhalb der ausgesparten Bereiche (221, 222, 223, 224).
  4. Verfahren nach Anspruch 1, ferner umfassend ein Entfernen von Abschnitten der epitaktischen Silizium-Germanium-Schichten (200) unter den Seitenwandabstandshaltern (460), wobei eine Verteilung des Germaniumgehalts innerhalb von jeder der Silizium-Germanium-Schichten (200) bewirkt, dass verbleibende Abschnitte der Silizium-Germanium-Schichten (200) eine im Wesentlichen konstante Breite aufweisen.
  5. Verfahren nach Anspruch 1, wobei Seitenwände des Stapels nach dem Ätzen der freiliegenden Abschnitte um einen Winkel α relativ zu einer Richtung senkrecht zu einer Hauptoberfläche des Substrats (100) geneigt sind, wobei 0 ≤ α ≤ 15°.
  6. Verfahren nach Anspruch 1, wobei eine erste Schicht der Schichten aus epitaktischem Silizium-Germanium (200) direkt über dem Substrat (100) gebildet wird.
  7. Verfahren nach Anspruch 1, wobei eine oberste Schicht in dem Stapel aus alternierenden Schichten ein epitaktisches Silizium-Germanium (200) umfasst.
  8. Verfahren nach Anspruch 1, wobei der Germaniumgehalt innerhalb der unteren und oberen Bereiche von jeder Schicht aus epitaktischem Silizium-Germanium (200) um 5-25 Atom-% größer ist als der Germaniumgehalt innerhalb des Zwischenbereichs.
  9. Verfahren nach Anspruch 1, wobei sich der Germaniumgehalt innerhalb von jeder Schicht aus epitaktischem Silizium-Germanium (200) diskontinuierlich ändert.
  10. Verfahren nach Anspruch 1, wobei sich der Germaniumgehalt innerhalb von jeder Schicht aus epitaktischem Silizium-Germanium (200) kontinuierlich ändert.
  11. Verfahren nach Anspruch 1, wobei die Finnen-Struktur (390) eine erste Breite von 6 bis 100 nm gemessen senkrecht zu der Breite der Opfergatestruktur (400) und eine zweite Breite von 25 bis 65 nm gemessen parallel zu der Breite der Opfergatestruktur (400) aufweist.
  12. Verfahren nach Anspruch 1, ferner umfassend ein Bilden von epitaktischen Source/Drain-Bereichen (600) lateral neben der Finnen-Struktur (390).
  13. Verfahren nach Anspruch 1, ferner umfassend ein Entfernen der Opfergatestruktur (400) von oberhalb der Finnen-Struktur (390), um eine Öffnung zu bilden, und ein Entfernen der epitaktischen Silizium-Germanium-Schichten (200) unterhalb der Öffnung selektiv zu den epitaktischen Siliziumschichten (300), wobei freiliegende Abschnitte der epitaktischen Siliziumschichten (300) Kanalbereiche (325) der Vorrichtung festlegen.
  14. Verfahren nach Anspruch 13, wobei die Kanalbereiche (325) jeweils eine im Wesentlichen konstante Breite aufweisen.
  15. Verfahren zum Herstellen einer Vorrichtung, umfassend: ein Bilden eines Stapels aus alternierenden Schichten aus epitaktischem Silizium-Germanium (200) und epitaktischem Silizium (300) über einem Halbleitersubstrat (100), wobei das Bilden jeder Schicht aus Silizium-Germanium (200) ein Bilden einer ersten Unterschicht (200A) mit einem ersten Germaniumgehalt, ein Bilden einer zweiten Unterschicht (200B) über der ersten Unterschicht (200A) mit einem zweiten Germaniumgehalt, der kleiner ist als der erste Germaniumgehalt, und ein Bilden einer dritten Unterschicht (200C) über der zweiten Unterschicht (200B) mit einem dritten Germaniumgehalt umfasst, der größer ist als der zweite Germaniumgehalt; ein Bilden einer Opfergatestruktur (400) über dem Stapel aus alternierenden Schichten; ein Bilden von Seitenwandabstandshaltern (460) über Seitenwänden der Opfergatestruktur (400); ein Ätzen des Stapels aus alternierenden Schichten unter Verwendung der Opfergatestruktur (400) und den Seitenwandabstandshaltern (460) als eine Ätzmaske, um eine Finnen-Struktur (390) zu bilden; und ein Entfernen der Silizium-Germanium-Schichten (200) unter den Seitenwandabstandshaltern (460), um ausgesparte Bereiche (221, 222, 223, 224) zu bilden, wobei die verbleibenden Abschnitte der Silizium-Germanium-Schichten (200) jeweils eine im Wesentlichen konstante Breite entlang der Schicht aufweisen.
  16. Verfahren nach Anspruch 15, wobei jede epitaktische Schicht aus Silizium (300) zwischen einer darunterliegenden Schicht aus epitaktischem Silizium-Germanium (200) und einer darüberliegenden Schicht aus epitaktischem Silizium-Germanium (200) gebildet wird.
  17. Verfahren nach Anspruch 15, wobei der erste Germaniumgehalt gleich dem dritten Germaniumgehalt ist.
  18. Verfahren nach Anspruch 15, wobei eine Dicke der ersten Unterschicht (200A) gleich einer Dicke der dritten Unterschicht (200C) ist.
DE102018214400.1A 2017-09-13 2018-08-27 Herstellungsverfahren für einen Nanosheet-Transistor mit verbessertem inneren Abstandshalter Active DE102018214400B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/703,221 US20190081155A1 (en) 2017-09-13 2017-09-13 Nanosheet transistor with improved inner spacer
US15/703,221 2017-09-13

Publications (2)

Publication Number Publication Date
DE102018214400A1 DE102018214400A1 (de) 2019-03-14
DE102018214400B4 true DE102018214400B4 (de) 2022-03-17

Family

ID=65441771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018214400.1A Active DE102018214400B4 (de) 2017-09-13 2018-08-27 Herstellungsverfahren für einen Nanosheet-Transistor mit verbessertem inneren Abstandshalter

Country Status (4)

Country Link
US (1) US20190081155A1 (de)
CN (1) CN109494158B (de)
DE (1) DE102018214400B4 (de)
TW (1) TWI683783B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600889B2 (en) * 2017-12-22 2020-03-24 International Business Machines Corporation Nanosheet transistors with thin inner spacers and tight pitch gate
US11043556B2 (en) * 2018-06-26 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Local epitaxy nanofilms for nanowire stack GAA device
US10483375B1 (en) * 2018-07-17 2019-11-19 International Business Machines Coporation Fin cut etch process for vertical transistor devices
US10971630B2 (en) 2019-04-24 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having both gate-all-around devices and planar devices
CN112071908A (zh) * 2019-06-10 2020-12-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11315925B2 (en) * 2019-08-28 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Uniform gate width for nanostructure devices
US10950731B1 (en) * 2019-09-17 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Inner spacers for gate-all-around semiconductor devices
US11239335B2 (en) 2019-09-27 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for semiconductor devices
US11296199B2 (en) * 2019-10-29 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods
KR20210056778A (ko) 2019-11-11 2021-05-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11664420B2 (en) 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20210091478A (ko) 2020-01-14 2021-07-22 삼성전자주식회사 반도체 장치
US11393898B2 (en) 2020-02-27 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
CN113314418B (zh) * 2020-02-27 2024-03-08 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件
US11532702B2 (en) * 2020-05-19 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain isolation structures for leakage prevention
US11271113B2 (en) * 2020-06-12 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11367784B2 (en) 2020-06-15 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11791401B2 (en) * 2020-07-30 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US11974441B2 (en) * 2020-08-13 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array including epitaxial source lines and bit lines
KR20220030374A (ko) * 2020-08-28 2022-03-11 삼성전자주식회사 반도체 장치
US20220149176A1 (en) * 2020-11-12 2022-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures and methods of forming same
US20220165867A1 (en) * 2020-11-23 2022-05-26 Intel Corporation Gradient-doped sacrificial layers in integrated circuit structures
KR20220080852A (ko) 2020-12-08 2022-06-15 삼성전자주식회사 반도체 장치
US11688767B2 (en) * 2021-02-25 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US20220336614A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Source/Drain Silicide for Multigate Device Performance and Method of Fabricating Thereof
US20220336677A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11575047B2 (en) * 2021-05-12 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device active region profile and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060216897A1 (en) 2005-03-24 2006-09-28 Samsung Electronics Co., Ltd. Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same
US20140225065A1 (en) 2011-12-23 2014-08-14 Willy Rachmady Non-planar gate all-around device and method of fabrication thereof
US20160111284A1 (en) 2014-10-21 2016-04-21 Samsung Electronics Co., Ltd. Strained stacked nanosheet fets and/or quantum well stacked nanosheet
US9425259B1 (en) 2015-07-17 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor device having a fin

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811344B (zh) * 2012-11-09 2016-08-10 中国科学院微电子研究所 半导体器件及其制造方法
US9437501B1 (en) * 2015-09-22 2016-09-06 International Business Machines Corporation Stacked nanowire device width adjustment by gas cluster ion beam (GCIB)
CN106611793B (zh) * 2015-10-21 2021-07-06 三星电子株式会社 应变堆叠的纳米片fet和/或量子阱堆叠的纳米片
US9570567B1 (en) * 2015-12-30 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain process for FinFET
KR102413782B1 (ko) * 2016-03-02 2022-06-28 삼성전자주식회사 반도체 장치
US9660028B1 (en) * 2016-10-31 2017-05-23 International Business Machines Corporation Stacked transistors with different channel widths
US10008583B1 (en) * 2017-05-08 2018-06-26 Samsung Electronics Co., Ltd. Gate-all-around nanosheet field-effect transistors and methods of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060216897A1 (en) 2005-03-24 2006-09-28 Samsung Electronics Co., Ltd. Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same
US20140225065A1 (en) 2011-12-23 2014-08-14 Willy Rachmady Non-planar gate all-around device and method of fabrication thereof
US20160111284A1 (en) 2014-10-21 2016-04-21 Samsung Electronics Co., Ltd. Strained stacked nanosheet fets and/or quantum well stacked nanosheet
US9425259B1 (en) 2015-07-17 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor device having a fin

Also Published As

Publication number Publication date
TWI683783B (zh) 2020-02-01
TW201914950A (zh) 2019-04-16
US20190081155A1 (en) 2019-03-14
CN109494158B (zh) 2021-09-17
CN109494158A (zh) 2019-03-19
DE102018214400A1 (de) 2019-03-14

Similar Documents

Publication Publication Date Title
DE102018214400B4 (de) Herstellungsverfahren für einen Nanosheet-Transistor mit verbessertem inneren Abstandshalter
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
US10297664B2 (en) Nanosheet transistor with uniform effective gate length
DE112006000151B4 (de) Herstellungsverfahren für CMOS Transistsorübergangsbereiche, die durch ein CVD Ätzen gebildet sind und eine Ablagerungsabfolge in ein und derselben Kammer
DE602004006782T2 (de) Verfahren zur herstellung eines verformten finfet-kanals
DE112013000813B4 (de) Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen
DE112012001742B4 (de) Halbleiterstruktur mit einem graphennanoband und verfahren zu dessen herstellung
US7575968B2 (en) Inverse slope isolation and dual surface orientation integration
CN108281422B (zh) 应变沟道的场效应晶体管
DE102019204737B4 (de) Hybrid-Gate-Schnitt
DE112017005474T5 (de) Vertikal-transport-fet-einheiten unter verwendung einer selektiven epitaxie bei niedriger temperatur
DE102018206437B4 (de) Fin-Fertigungsprozess mit dualer Flachgrabenisolation und einstellbarem Profil für Innen- und Außenfinnen
DE112013001158B4 (de) Nichtplanare Halbleitereinheit und Verfahren zum Bilden dieser
DE102014204114A1 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
TWI765765B (zh) 包含具氧單層及碳單層之超晶格之半導體元件及相關方法
KR100339474B1 (ko) 양자 세선의 제조방법 및 반도체 장치
DE102019118376A1 (de) Finfet-vorrichtung und verfahren zum bilden derselben
DE112020005273B4 (de) Verfahren zum Bilden eines Nanosheet-Transistors mit selbstausgerichteter dielektrischer Säule
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102020134585A1 (de) Eingebettete stressoren in epitaxie-source/drain-bereichen
DE102020112030A1 (de) Ultradünne finnenstruktur
DE102021120584A1 (de) Dielektrische schicht auf halbleitervorrichtung und verfahren zum bilden derselben
DE102020135028A1 (de) Asymmetrische epitaxiebereiche für absetzkontaktanschluss
US11600728B2 (en) Method of manufacturing a facet-free source/drain epitaxial structure having an amorphous or polycrystalline layer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021335000

Ipc: H01L0021336000

R018 Grant decision by examination section/examining division
R020 Patent grant now final