DE102018210855A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018210855A1
DE102018210855A1 DE102018210855.2A DE102018210855A DE102018210855A1 DE 102018210855 A1 DE102018210855 A1 DE 102018210855A1 DE 102018210855 A DE102018210855 A DE 102018210855A DE 102018210855 A1 DE102018210855 A1 DE 102018210855A1
Authority
DE
Germany
Prior art keywords
lid
semiconductor device
sealing material
base plate
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018210855.2A
Other languages
English (en)
Other versions
DE102018210855B4 (de
Inventor
Kota Ohara
Manabu Matsumoto
Yoshitaka Otsubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102018210855A1 publication Critical patent/DE102018210855A1/de
Application granted granted Critical
Publication of DE102018210855B4 publication Critical patent/DE102018210855B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Die Erfindung betrifft eine Halbleitervorrichtung umfassend: eine Basisplatte; einen Halbleiter-Chip, welcher auf der Basisplatte befestigt ist; ein Gehäuse, welches den Halbleiter-Chip auf der Basisplatte umgibt; einen Elektrodenanschluss, welcher mit dem Halbleiter-Chip verbunden ist; ein Versiegelungsmaterial, welches eine obere Fläche der Basisplatte, den Halbleiter-Chip und einen Teil des Elektrodenanschlusses im Gehäuse bedeckt; und einen Deckel, welcher am Gehäuse oberhalb des Versiegelungsmaterials befestigt ist, wobei der Elektrodenanschluss nicht auf einer oberen Fläche des Versiegelungsmaterials freiliegt, und wobei zwischen der oberen Fläche des Versiegelungsmaterials und einer unteren Fläche des Deckels ein Zwischenraum besteht.

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Hintergrund
  • Halbleitervorrichtungen für zum Beispiel IGBT-Module, die in verschiedenen Leistungselektronikvorrichtungen, wie zum Beispiel Universalwechselrichtern verwendet werden, müssen äußerst zuverlässig sein. Darüber hinaus muss die Packungsform auf SiC-Halbleiterbauelemente anwendbar sein, die aufgrund ihrer hohen Betriebstemperaturen und ihres hohen Wirkungsgrades ein großes Potential besitzen, sich in Zukunft zu etablieren. Dementsprechend beginnt ein Direktvergussharz als Material zum Versiegeln und Isolieren von Halbleiterchips und -drähten in einem Gehäuse in einem Fall Anwendungen zu finden, in dem das Ziel die Verbesserung einer Zuverlässigkeit ist.
  • Direktvergussharz, das ein Epoxidharz ist, welches darin verteilte Füllstoffe wie Siliziumdioxid (engl. silica) enthält, wird in flüssiger Form in ein Gehäuse gegossen und unter Anwendung von Wärme gehärtet. Somit sind Formen, die beim Transferformen eingesetzt werden, für das Direktvergussharz nicht erforderlich. In herkömmlichen Halbleitervorrichtungen neigt die Temperatur auf der oberen Fläche des Harzes, die der Außenseite zugewandt ist, dazu, aufgrund der durch die Halbleiter-Chips erzeugten Wärme in einem Hochtemperaturbetrieb hoch zu werden. In einer als Gegenmaßnahme vorgeschlagen Methode ist ein Gehäuse oberhalb des Epoxidharzes vorgesehen, das die Halbleiter-Chips versiegelt und es sind Anschlussrahmen vorgesehen, die aus der oberen Fläche des Harzes zur Außenluft hin herausragen, um gekühlt zu werden (siehe zum Beispiel Japanische Patentanmeldungs-Offenlegungs-Nr. 2010-219419).
  • Zusammenfassung
  • Der Temperaturanstieg an der oberen Fläche der Vorrichtung konnte jedoch nicht ausreichend unterdrückt werden, da die Anschlussrahmen, die aus der oberen Fläche des Harzes herausragen, heiß werden. Es bestanden Bedenken, dass die Haltbarkeit der elektronischen Bauteile, die auf einer Steuerplatine angebracht sind, die oberhalb der Vorrichtung angeordnet ist, nachteilig beeinflusst wird. Da diese Module in den letzten Jahren bei noch höheren Temperaturen betrieben werden müssen, wird dieses Problem immer gravierender.
  • Die vorliegende Erfindung wurde umgesetzt, um das oben beschriebene Problem zu lösen und es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung zu erhalten, die in der Lage ist, den Temperaturanstieg auf einer oberen Fläche der Vorrichtung ausreichend zu unterdrücken.
  • Gemäß der vorliegenden Erfindung umfasst eine Halbleitervorrichtung: eine Basisplatte; einen Halbleiter-Chip, welcher auf der Basisplatte befestigt ist; ein Gehäuse, welches den Halbleiter-Chip auf der Basisplatte umgibt; einen Elektrodenanschluss, welcher mit dem Halbleiter-Chip verbunden ist; ein Versiegelungsmaterial, welches eine obere Fläche der Basisplatte, den Halbleiter-Chip und einen Teil des Elektrodenanschlusses im Gehäuse bedeckt; und einen Deckel, welcher am Gehäuse oberhalb des Versiegelungsmaterials befestigt ist, wobei der Elektrodenanschluss nicht auf einer oberen Fläche des Versiegelungsmaterials freiliegt, und wobei zwischen der oberen Fläche des Versiegelungsmaterials und einer unteren Fläche des Deckels ein Zwischenraum besteht.
  • In der vorliegenden Erfindung liegt der Elektrodenanschluss nicht auf der oberen Fläche des Versiegelungsmaterials frei und es besteht ein Zwischenraum zwischen der oberen Fläche des Versiegelungsmaterials und der unteren Fläche des Deckels. Somit kann ein Temperaturanstieg der oberen Fläche der Vorrichtung ausreichend unterdrückt werden.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden anhand der folgenden Beschreibung verdeutlicht.
  • Weitere Einzelheiten, Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnung.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • 2 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht.
    • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht.
    • 4 ist eine Querschnittsansicht, die eine Einraststruktur bzw. snap-fit structure in 3 in einem größeren Maßstab veranschaulicht.
    • 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform veranschaulicht.
    • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform veranschaulicht.
    • 7 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform veranschaulicht.
    • 8 ist eine Querschnittsansicht, welche einen Überstand in 7 in einem größerem Maßstab veranschaulicht.
    • 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer siebten Ausführungsform veranschaulicht.
    • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer achten Ausführungsform veranschaulicht.
    • 11 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer neunten Ausführungsform veranschaulicht.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß der Ausführungsformen der vorliegenden Erfindung wird mit Bezug zu den Figuren beschrieben. Dieselben Komponenten werden mittels derselben Bezugszeichen gekennzeichnet und deren wiederholte Beschreibung kann ausgelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform. Eine Basisplatte 1 ist eine harzisolierte CU-Basisplatte, welche eine Cu-Basisplatte 1a, eine Harzisolierschicht 1b und ein Schaltungsmuster 1c umfasst, welche aufeinandergestapelt und als eine integrale Platte ausgebildet sind.
  • Die Halbleiter-Chips 2 und 3 werden auf der Basisplatte 1 befestigt. Ein Gehäuse 4 umgibt die Halbleiter-Chips 2 und 3 auf der Basisplatte 1. Eine Oberflächenelektrode des Halbleiter-Chips 2 ist mit dem Schaltungsmuster 1c über einen Aluminiumdraht 5 verbunden. Ein Elektrodenanschluss 6, der am Gehäuse 4 vorgesehen ist, ist mit dem Halbleiter-Chip 3 über einen Aluminiumdraht 7 verbunden.
  • Das Innere des Gehäuses 4 wird mittels eines Direktgusses mit einem Versiegelungsmaterial 8 gefüllt, so dass das Versiegelungsmaterial 8 die obere Fläche der Basisplatte 1 und die Halbleiter-Chips 2 und 3, die Aluminiumdrähte 5 und 7 und einen Teil des Elektrodenanschlusses 6 bedeckt. Das Versiegelungsmaterial 8 ist ein duroplastisches Epoxidharz, das über eine Wärmeleitfähigkeit von 0,5 W/(mK) oder mehr verfügt. Epoxidharz weist eine hohe Haftung mit der harzisolierten Cu-Basisplatte auf, so dass eine Schichtablösung zwischen deren Grenzflächen selbst bei Temperaturänderungen kaum auftritt.
  • Ein Deckel 9, der aus einem isolierenden Material besteht, wird am Gehäuse 4 oberhalb des Versiegelungsmaterials 8 durch Einfügen (engl. fitting) oder Einpressen (engl. press-fitting) befestigt. Der Elektrodenanschluss 6 liegt nicht auf der oberen Fläche des Versiegelungsmaterials 8 frei. Die obere Fläche des Deckels 9 die der Außenseite zugewandt ist, ist die obere Fläche der Vorrichtung. Es besteht ein Zwischenraum 10 zwischen der oberen Fläche des Versiegelungsmaterials 8 und der unteren Fläche des Deckels 9.Obwohl nicht gezeigt, ist eine Steuerplatine oberhalb des Deckels 9 angeordnet, welche eingerichtet ist, die Halbleiter-Chips 2 und 3 zu anzusteuern.
  • In dieser Ausführungsform liegt der Elektrodenanschluss 6 nicht auf der oberen Fläche des Versiegelungsmaterials 8 frei, und es besteht der Zwischenraum 10 zwischen der oberen Fläche des Versiegelungsmaterials 8 und der unteren Fläche des Deckels 9. Somit kann ein Temperaturanstieg der oberen Fläche der Vorrichtung ausreichend unterdrückt werden. Nachteilige Auswirkungen durch Strahlungswärme auf die an einem oberen Teil der Halbleitervorrichtung angebrachte Steuerplatine können dementsprechend reduziert werden.
  • Die harzisolierte Cu-Basisplatte verwendet Harz als isolierendes Material und hat deshalb im Vergleich zu Keramiksubstraten eine niedrigere Wärmeleitfähigkeit. Falls die Basisplatte 1 eine harzisolierte CU-Basisplatte ist, leitet die Basisplatte 1 weniger Wärme an den unteren Teil der Vorrichtung weiter. Epoxidharz verfügt im Vergleich zu Silikongel über eine höhere Wärmeleitfähigkeit. Wenn das Versiegelungsmaterial 8 ein Epoxidharz ist, leitet das Versiegelungsmaterial 8 Wärme gut zur oberen Fläche der Vorrichtung. Die Temperatur kann in solchen Fällen auf der oberen Fläche der Vorrichtung problemlos ansteigen, und daher ist der Aufbau dieser Ausführungsform besonders effektiv.
  • Der Deckel 9 besteht zum Beispiel aus einem Polyphenylensulfid- (PPS) Harz. Gasbarriereeigenschaften und eine chemische Beständigkeit werden dadurch verbessert. Der Deckel 9 kann alternativ ein Metallblech, oder ein isolierendes Material sein, in dem ein Metallblech vorgesehen ist. Der Temperaturanstieg auf der oberen Fläche der Vorrichtung kann durch den Wärmeabschirmungseffekt von Metall noch stärker unterdrückt werden.
  • Zweite Ausführungsform
  • 2 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht. Eine Stufe 11 ist an einer inneren Seitenfläche des Gehäuses 4 zur Befestigung des Deckels 9 vorgesehen. Dadurch wird verhindert, dass der Deckel 9 einsinkt, so dass eine Maßgenauigkeit der Halbleitervorrichtung verbessert wird. Weitere Merkmale und Auswirkungen sind ähnlich jenen der ersten Ausführungsform. Zur Befestigung des Deckels 9 kann ein Klebstoff oder eine Schraube verwendet werden.
  • Dritte Ausführungsform
  • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht. 4 ist eine Querschnittsansicht, die eine Einraststruktur (engl. snap-fit structure) in 3 in einem größeren Maßstab veranschaulicht. Eine Einraststruktur 12 ist auf einer inneren Seitenfläche des Gehäuses 4 zur Befestigung des Deckels 9 vorgesehen, welcher von oben eingepasst wird. Dies erleichtert den Fertigungsprozess der Halbleitervorrichtung. Weitere Merkmale und Auswirkungen sind ähnlich jenen der ersten Ausführungsform.
  • Vierte Ausführungsform
  • 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform veranschaulicht. Eine Mehrzahl von überstehenden Teilen 13 ist auf der unteren Fläche des Deckels 9 vorgesehen und die unteren Flächen der überstehenden Teile 13 stehen in Kontakt mit der oberen Fläche des Versiegelungsmaterials 8. Die Höhe des Deckels 9 vom Versiegelungsmaterial 8 kann durch diese überstehenden Teile 13 einheitlich ausgestaltet werden, so dass die Maßgenauigkeit der Halbleitervorrichtung verbessert wird.
  • Außerdem kann der Fertigungsprozess einfach gehalten werden, indem die überstehenden Teile 13 des Deckels 9 mit dem Versiegelungsmaterial 8 während des Abbindens des Versiegelungsmaterials 8 verbunden werden. Weitere Merkmale und Auswirkungen sind ähnlich jenen der ersten Ausführungsform. Die überstehenden Teile 13 können mit dem Versiegelungsmaterial 8 unter Verwendung eines Klebstoffes verbunden werden.
  • Fünfte Ausführungsform
  • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform veranschaulicht. Die überstehenden Teile 13 sind nur in einem äußeren umlaufenden Teil des Gehäuses 9 vorgesehen. Dies erleichtert die Positionierung, so dass die Fertigungseffizienz verbessert wird. Weitere Merkmale und Auswirkungen sind ähnlich jenen der vierten Ausführungsform.
  • Sechste Ausführungsform
  • 7 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform veranschaulicht. 8 ist eine Querschnittsansicht, welche einen Überstand in 7 in einem größerem Maßstab veranschaulicht. Die Überstände 14 sind an einer inneren Seitenfläche des Gehäuses 4 vorgesehen. Der Deckel 9 wird durch ein Einpressen in die Überstände 14 mit dem Gehäuse 4 befestigt. Der Deckel 9 kann hierdurch fest mit dem Gehäuse 4 verbunden werden. Es wird außerdem verhindert, dass sich der Deckel 9 anhebt. Weitere Merkmale und Auswirkungen sind ähnlich jenen der ersten Ausführungsform.
  • Siebte Ausführungsform
  • 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer siebten Ausführungsform veranschaulicht. Der Deckel 9 wird mit einem Klebstoff 15 am Gehäuse 4 befestigt. Der Deckel 9 kann hierdurch fest mit dem Gehäuse 4 verbunden werden. Weitere Merkmale und Auswirkungen sind ähnlich jenen der ersten Ausführungsform.
  • Achte Ausführungsform
  • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer achten Ausführungsform veranschaulicht. Eine Säule 16 ist an der unteren Fläche des Deckels 9 vorgesehen und erstreckt sich bis zur oberen Fläche der Basisplatte 1. Die Säule 16 besteht aus demselben Material wie das des Deckels 9. Die Höhe des Deckels 9 von der Basisplatte 1 wird dadurch vorgeben und es wird verhindert, dass der Deckel 9 einsinkt, so dass eine Maßgenauigkeit der Halbleitervorrichtung verbessert wird. Außerdem kann der Fertigungsprozess vereinfacht werden, indem der Deckel 9 während des Abbindens des Versiegelungsmaterials 8 mit dem Versiegelungsmaterial 8 verbunden wird. Weitere Merkmale und Auswirkungen sind ähnlich jenen der ersten Ausführungsform.
  • Neunte Ausführungsform
  • 11 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer neunten Ausführungsform veranschaulicht. Ein Klebstoff 17 ist zwischen der oberen Fläche des Versiegelungsmaterials 8 und der unteren Fläche des Deckels 9 vorgesehen. Auf diese Weise kann der Deckel 9 fest verbunden werden, während sichergestellt wird, dass der Zwischenraum 10 ausgebildet wird. Weitere Merkmale und Auswirkungen sind ähnlich jenen der ersten Ausführungsform.
  • Die Halbleiter-Chips 2 und 3 sind nicht auf Halbleiter-Chips beschränkt, die aus Silizium ausgebildet werden, sondern sie können stattdessen auch aus einem Halbleiter mit einer breiten Bandlücke bestehen, welcher eine breitere Bandlücke aufweist als Silizium. Der Halbleiter mit einer breiten Bandlücke kann zum Beispiel aus Siliziumcarbid, einem Galliumnitrid-basierten Material oder aus Diamant bestehen. Da die Halbleiter-Chips 2 und 3, die aus einem Halbleiter mit einer breiten Bandlücke bestehen, bei einer hohen Temperatur betrieben werden können, sind diese Ausführungsformen besonders effektiv. Ein Halbleiter-Chip, der aus einem solchen Halbleiter mit einer breiten Bandlücke besteht, verfügt über eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte und kann somit miniaturisiert werden. Die Verwendung eines solchen miniaturisierten Halbleiter-Chips ermöglicht die Miniaturisierung und Hochintegration der Halbleitervorrichtung, in welche der Halbleiter-Chip eingebracht wird. Darüber hinaus kann eine Kühllamelle eines Kühlkörpers miniaturisiert und ein wassergekühlter Teil kann luftgekühlt werden, da der Halbleiter-Chip über eine hohe Hitzebeständigkeit verfügt, was zu einer weiteren Miniaturisierung der Halbleitervorrichtung führt. Da der Halbleiter-Chip einen geringen Leistungsverlust und eine hohe Effizienz besitzt, kann eine hocheffiziente Halbleitervorrichtung erzielt werden.
  • Offensichtlich sind viele Modifikationen und Variationen der vorliegenden Erfindung in Anbetracht der obigen Lehren möglich. Es versteht sich daher, dass die Erfindung innerhalb des Schutzbereiches der beigefügten Ansprüche anderweitig ausgeführt werden kann, als konkret beschrieben.
  • Die vollständige Offenlegung der Japanischen Patentanmeldungs-Nr. 2017-197913, eingereicht am 11. Oktober 2017, umfassend Beschreibung, Ansprüche, Figuren und Zusammenfassung, auf der die Priorität der vorliegenden Anmeldung basiert, wird hier durch Bezugnahme in ihrer Gesamtheit aufgenommen.

Claims (13)

  1. Halbleitervorrichtung umfassend: • eine Basisplatte (1); • einen auf der Basisplatte (1) befestigten Halbleiter-Chip (2,3); • ein Gehäuse (4), welches den Halbleiter-Chip (2,3) auf der Basisplatte umgibt; • ein Elektrodenanschluss (6), welcher mit dem Halbleiter-Chip (2,3) verbunden ist; • ein Versiegelungsmaterial (8), welches eine obere Fläche der Basisplatte (1), den Halbleiter-Chip (2,3) und einen Teil des Elektrodenanschlusses (6) im Gehäuse (4) bedeckt; und • einen Deckel (9), welcher oberhalb des Versiegelungsmaterials (8) am Gehäuse (4) befestigt ist, • wobei der Elektrodenanschluss (6) nicht auf einer oberen Fläche des Versiegelungsmaterials (8) freiliegt, und • wobei zwischen der oberen Fläche des Versiegelungsmaterials (8) und einer unteren Fläche des Deckels (9) ein Zwischenraum (10) besteht.
  2. Halbleitervorrichtung nach Anspruch 1, • wobei die Basisplatte (1) eine harzisolierte CU-Basisplatte ist, welche eine Cu-Basisplatte (1a), eine Harzisolierschicht (1b) und ein Schaltungsmuster (1c) umfasst, welche aufeinandergestapelt und als eine integrale Platte ausgebildet sind, und • wobei das Versiegelungsmaterial (8) ein Epoxidharz ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Stufe (11) an einer inneren Seitenfläche des Gehäuses (4) zur Befestigung des Deckels (9) vorgesehen ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Einraststruktur (12) an einer inneren Seitenfläche des Gehäuses (4) zur Befestigung des Deckels (9) vorgesehen ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, • wobei ein überstehendes Teil (13) auf der unteren Fläche des Deckels (9) vorgesehen ist, und • eine untere Fläche des überstehenden Teils (13) in Kontakt mit der oberen Fläche des Versiegelungsmaterials (8) steht.
  6. Halbleitervorrichtung nach Anspruch 5, wobei das überstehende Teil (13) nur in einem äußeren umlaufenden Teil des Deckels (9) vorgesehen ist.
  7. Halbleitervorrichtung nach Anspruch 1 oder 2, • wobei ein Überstand (14) an einer inneren Seitenfläche des Gehäuses (4) vorgesehen ist, und • der Deckel (9) durch ein Einpressen in den Überstand (14) am Gehäuse (4) befestigt ist.
  8. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Deckel (9) mit einem Klebstoff (15) am Gehäuse (4) befestigt ist.
  9. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Säule (16) an der unteren Fläche des Deckels (9) vorgesehen ist, welche sich zur oberen Fläche der Basisplatte (1) erstreckt.
  10. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Klebstoff (17) zwischen der oberen Fläche des Versiegelungsmaterials (8) und der unteren Fläche des Deckels (9) vorgesehen ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei der Deckel (9) aus einem Polyphenylensulfid-Harz besteht.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei der Deckel (9) ein Metallblech umfasst.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei der Halbleiter-Chip (2,3) aus einem Halbleiter mit einer breiten Bandlücke besteht.
DE102018210855.2A 2017-10-11 2018-07-02 Halbleitervorrichtung Active DE102018210855B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017197913A JP6848802B2 (ja) 2017-10-11 2017-10-11 半導体装置
JP2017-197913 2017-10-11

Publications (2)

Publication Number Publication Date
DE102018210855A1 true DE102018210855A1 (de) 2019-04-11
DE102018210855B4 DE102018210855B4 (de) 2022-06-15

Family

ID=65817273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018210855.2A Active DE102018210855B4 (de) 2017-10-11 2018-07-02 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11004756B2 (de)
JP (1) JP6848802B2 (de)
CN (1) CN109659284B (de)
DE (1) DE102018210855B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018055667A1 (ja) * 2016-09-20 2018-03-29 三菱電機株式会社 半導体装置
JP7379886B2 (ja) * 2019-07-03 2023-11-15 富士電機株式会社 半導体装置
JP2021077698A (ja) * 2019-11-06 2021-05-20 キオクシア株式会社 半導体パッケージ
CN111725159A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种高散热半导体产品、封装方法及电子产品
CN111725145A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种半导体封装结构、封装方法及电子产品
CN111725160A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种高功率半导体模组、封装方法及电子产品
WO2022049660A1 (ja) * 2020-09-02 2022-03-10 三菱電機株式会社 半導体装置、電力変換装置、および移動体

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843695A (en) * 1987-07-16 1989-07-04 Digital Equipment Corporation Method of assembling tab bonded semiconductor chip package
JPH04342158A (ja) * 1991-05-20 1992-11-27 Fuji Electric Co Ltd 半導体装置のパッケージ
JP2956363B2 (ja) 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP3316714B2 (ja) 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JP3905704B2 (ja) * 2000-12-27 2007-04-18 太陽誘電株式会社 半導体パッケージモジュールとその製造方法。
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP2003086722A (ja) * 2001-09-14 2003-03-20 Hitachi Ltd 樹脂封止型パワーモジュール装置
JP2003297979A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2004014863A (ja) * 2002-06-07 2004-01-15 Mitsubishi Electric Corp 電力用半導体装置
US20040189333A1 (en) * 2003-01-10 2004-09-30 Stephan Dobritz Carrier for receiving and electrically contacting individually separated dies
US20040233639A1 (en) * 2003-01-31 2004-11-25 Cooligy, Inc. Removeable heat spreader support mechanism and method of manufacturing thereof
DE502004000545D1 (de) 2003-02-13 2006-06-14 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
US6779260B1 (en) 2003-03-28 2004-08-24 Delphi Technologies, Inc. Overmolded electronic package including circuit-carrying substrate
DE102006039975B4 (de) 2006-08-25 2012-01-12 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP5369798B2 (ja) 2009-03-18 2013-12-18 富士電機株式会社 半導体装置およびその製造方法
JP5229271B2 (ja) * 2010-05-19 2013-07-03 三菱電機株式会社 半導体装置
DE102010041892A1 (de) 2010-10-01 2012-04-05 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Grundmodul und einem Verbindungsmodul
CN103250242B (zh) 2010-11-25 2016-03-30 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2012222009A (ja) 2011-04-05 2012-11-12 Nippon Inter Electronics Corp パワー半導体モジュール
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP5570476B2 (ja) * 2011-07-05 2014-08-13 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5987719B2 (ja) * 2013-02-13 2016-09-07 三菱電機株式会社 半導体装置
WO2015004832A1 (ja) * 2013-07-11 2015-01-15 三菱電機株式会社 パワーモジュール
CN105940489B (zh) * 2014-01-17 2019-04-05 富士电机株式会社 半导体模块
JP6323325B2 (ja) * 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2016181536A (ja) * 2015-03-23 2016-10-13 住友ベークライト株式会社 パワー半導体装置
JP6497213B2 (ja) * 2015-05-26 2019-04-10 株式会社デンソー 電力変換装置
JP6540326B2 (ja) * 2015-07-24 2019-07-10 富士電機株式会社 半導体装置およびその製造方法
WO2017090267A1 (ja) 2015-11-27 2017-06-01 三菱電機株式会社 電力用半導体装置
CN108604589B (zh) 2016-02-16 2022-03-15 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20190109059A1 (en) 2019-04-11
DE102018210855B4 (de) 2022-06-15
JP2019071392A (ja) 2019-05-09
CN109659284A (zh) 2019-04-19
US11004756B2 (en) 2021-05-11
JP6848802B2 (ja) 2021-03-24
CN109659284B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
DE102018210855A1 (de) Halbleitervorrichtung
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015212831B4 (de) Leistungshalbleitervorrichtung
DE102011077543B4 (de) Halbleitervorrichtung
DE112013007047B4 (de) Halbleitermodul
DE102012224355B4 (de) Leistungsmodul
DE112015002348T5 (de) Halbleitervorrichtung für elektrische Energie
DE102012214917B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102006047989A1 (de) Halbleitervorrichtung
DE10260663A1 (de) Halbleiterleistungsvorrichtung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102013218486A1 (de) Halbleitereinrichtung
DE102014106857B4 (de) Leistungshalbleitereinrichtung
DE102012218304A1 (de) Leistungshalbleitervorrichtungsmodul
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015215133B4 (de) Halbleitervorrichtung
DE102018219377A1 (de) Stapeltyp-leistungsmodul und verfahren zum herstellen desselben
DE102013016464A1 (de) Verfahren zur Montage einer elektrischen Baugruppe und elektrische Baugruppe
DE112017007982B4 (de) Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung
DE112011104406B4 (de) Halbleitervorrichtung
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025070000

Ipc: H01L0023360000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final