CN111725145A - 一种半导体封装结构、封装方法及电子产品 - Google Patents

一种半导体封装结构、封装方法及电子产品 Download PDF

Info

Publication number
CN111725145A
CN111725145A CN202010549576.9A CN202010549576A CN111725145A CN 111725145 A CN111725145 A CN 111725145A CN 202010549576 A CN202010549576 A CN 202010549576A CN 111725145 A CN111725145 A CN 111725145A
Authority
CN
China
Prior art keywords
heat dissipation
epoxy resin
packaging
packaging material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010549576.9A
Other languages
English (en)
Inventor
王琇如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202010549576.9A priority Critical patent/CN111725145A/zh
Publication of CN111725145A publication Critical patent/CN111725145A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请实施例公开了一种半导体封装结构、封装方法及电子产品。本申请实施例提供的技术方案，通过对设置在芯片载体上的芯片使用绝缘散热胶进行封闭固定，使用封装材料进行封装并通过塑料壳体进行封盖。采用上述技术手段，通过绝缘散热胶可以在提供半导体元件良好的散热效果的同时保障元件的绝缘性，避免封装材料导电造成产品短路。此外，本申请实施例的封装材料采用环氧树脂和散热体混合构成，通过环氧树脂可以保护元件内部结构，避免腐蚀气体侵蚀，并通过离散设置的散热体进一步提供良好的散热效果。

Description

一种半导体封装结构、封装方法及电子产品
技术领域
本申请实施例涉及半导体封装技术领域，尤其涉及一种半导体封装结构、封装方法及电子产品。
背景技术
半导体是一种导电能力介于导体与非导体之间的材料，半导体元件根据半导体材料的特性，属于固态元件，其体积可以缩小到很小的尺寸，因此耗电量少，集成度高，在电子技术领域获得了广泛的引用。而对于高功率半导体元件而言，其散热性能是评价高功率半导体元件工作可靠性、稳定性的重要指标。特别是在高热量的工作环境下，保持半导体元件良好散热性能是非常重要的问题。
发明内容
本申请实施例提供一种半导体封装结构，能够提供元件良好的散热性能。
在第一方面，本申请实施例提供了一种半导体封装结构，包括芯片载体、设置在所述芯片载体顶部的芯片、覆盖在所述芯片顶部的绝缘散热胶以及覆盖在所述绝缘散热胶顶部用于进行塑封的封装材料，所述芯片载体包括基板及贴覆于所述基板顶部和底部铜箔，所述封装材料的两侧及顶部还封盖有塑料壳体。
优选的，所述封装材料包括环氧树脂和散热体，所述散热体呈离散状态与所述环氧树脂混合。
优选的，所述散热体为绝缘散热体，包括散热内芯及完全包覆于所述散热内芯外部的绝缘层。
优选的，所述散热内芯为石墨烯或碳化物。
优选的，所述散热内芯为球状结构、柱状结构或者立方体状结构。
在第二方面，本申请实施例提供了一种半导体封装方法，包括：
S1、提供一芯片载体；
S2、使用接合材料将芯片接合于所述芯片载体的表面，所述接合材料为焊接材料或者环氧树脂；
S3、烘烤固化所述接合材料；
S4、使用绝缘散热胶覆盖所述芯片；
S5、烘烤固化所述绝缘散热胶；
S6、使用封装材料覆盖在所述绝缘散热胶顶部进行塑封，所述封装材料包括环氧树脂和散热体，所述散热体呈离散状态与所述环氧树脂混合；
S7、烘烤固化所述封装材料；
S8、使用塑料壳体封盖所述封装材料。
进一步的，使用封装材料覆盖在所述绝缘散热胶顶部进行塑封，包括：
S61、制备所述封装材料；
S62、使用所述封装材料进行注塑封装。
进一步的，制备所述封装材料，包括：
将散热体按质量分数40～60，环氧树脂按质量分数60～40配置并混合制备所述封装材料；或者，
提供第一环氧树脂层，在所述第一环氧树脂层的表面设置一层散热体，提供第二环氧树脂层，将第二环氧树脂层覆盖在设置了散热体的第一环氧树脂层的表面，使得散热体位于第一环氧树脂层与第二环氧树脂层之间形成层叠结构，并将层叠后的第一环氧树脂层与第二环氧树脂层进行热压，使得第一环氧树脂层与第二环氧树脂层融合。
在第三方面，本申请实施例提供了一种电子产品，其包括如本申请第一方面所述的半导体封装结构。
在第四方面，本申请实施例提供了一种电子产品，包括半导体器件，所述半导体器件采用如本申请第二方面所述的半导体封装方法封装形成。
本申请实施例提供的半导体封装结构，通过对设置在芯片载体上的芯片使用绝缘散热胶进行封闭固定，使用封装材料进行封装并通过塑料壳体进行封盖。采用上述技术手段，通过绝缘散热胶可以在提供半导体元件良好的散热效果的同时保障元件的绝缘性，避免封装材料导电造成产品短路。
此外，本申请实施例的封装材料采用环氧树脂和散热体混合构成，通过环氧树脂可以保护元件内部结构，避免腐蚀气体侵蚀，并通过离散设置的散热体进一步提供良好的散热效果。
附图说明
图1是本申请实施例一提供的一种半导体封装结构的结构示意图；
图2是本申请实施例提供的一种散热体的结构示意图；
图3是本申请实施例提供的另一种散热体的结构示意图；
图4是本申请实施例提供的一种半导体封装方法的流程图；
图5是本申请实施例提供的一种封装材料制备流程图；
图6是本申请实施例提供的封装材料结构示意图。
图中，11、基板；12、铜箔；13、芯片；14、环氧树脂；15、散热体；151、绝缘层；152、散热内芯；153、银颗粒；16、塑料壳体；17、绝缘散热胶。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本申请提供的半导体封装结构，旨在进行半导体元件封装时，使用绝缘散热胶覆盖芯片，进一步使用环氧树脂混合散热体作为封装材料对芯片进行注塑封装。绝缘散热胶可以提供良好的绝缘散热性能，封装材料的环氧树脂可以保护元件内部结构，避免腐蚀气体侵蚀，而离散设置的散热体也可以提供较好的散热效果。以此可在保护元件内部结构的同时提供良好的散热性能，保障半导体元件工作的可靠性和稳定性。相对于传统的高功率半导体元件，其在对芯片进行封装时，一般采用硅凝胶和硅橡胶顺序填充的方式封装，通过两种聚合物以实现保护元件内部结构、防止腐蚀气体侵蚀的效果。但是，使用上述封装材料进行封装无法提供较好的散热效果，且封装工序相对复杂。对于高功率半导体元件而言，其工作可靠性和稳定性容易受到影响。基于此，提供本申请实施例的一种半导体封装结构，以解决现有高功率半导体元件散热性能差的技术问题。
实施例：
图1给出了本申请实施例一提供的一种半导体封装结构的结构示意图，参照图1，该半导体封装结构具体包括：包括芯片载体、设置在所述芯片载体顶部的芯片13、覆盖在所述芯片13顶部的绝缘散热胶17以及覆盖在所述绝缘散热胶17顶部用于进行塑封的封装材料，所述芯片载体包括基板11及贴覆于所述基板11顶部和底部的铜箔12，所述封装材料的两侧及顶部还封盖有塑料壳体16；所述封装材料包括环氧树脂14和散热体15，所述散热体15呈离散状态与所述环氧树脂14混合。
本申请实施例使用的封装材料，具备良好的散热性能及密封保护性能，相较于传统的使用硅凝胶和硅橡胶封装，或者直接使用环氧树脂14封装的方式，其能够取得更好的散热效果。使得以此进行封装的半导体能够应用于更多大功率的产品中，如可应用在2.5IC产品、3DIC产品、SIP模块或电源模块等大发热量产品中。
进一步的，参照图1，本申请实施例中，还在封装材料与芯片13之间设置一层绝缘散热胶17，绝缘散热胶17覆盖在芯片13上，可以进一步提供良好的散热效果。并且由于绝缘散热17的绝缘特性，可以在提供芯片13良好的散热效果的同时保障芯片13的绝缘性能，避免芯片13漏电造成短路的情况。需要说明的是，绝缘散热胶17可以仅仅覆盖在芯片13对应的范围之上，也可以是覆盖在整个基板的对应范围上。绝缘散热胶17可以是单组份室温硫化的硅酮胶粘剂，其具有使用方便、粘接强度高、固化后呈弹性体、抗冲击、震动等特点，同时固化物还具有良好的导热、散热功能及优异的耐高低温性能和电气性能。
进一步的，本申请实施例还在封装材料的顶部覆盖一层散热层(图未示出)，再在散热层顶部进行封盖，散热层采用石墨烯或者高散热碳化物以提供良好的散热性能，进一步优化半导体元件的散热效果。
在一个实施例中，在封装材料的顶部设置一层散热封盖层(图未示出)，散热封盖层采用铜箔或者铜片，通过散热封盖层替换传统的使用塑料壳体的方式进行半导体元件的最终封盖，以提供良好的散热性能，进一步优化半导体元件的散热效果。并且，需要说明的是，本申请实施例中，直接使用散热封盖层替换塑料壳体封盖半导体元件的顶部，在实现封盖保护元件的同时提供良好的散热效果。并且，散热封盖层在进行封盖时，直接在封装材料之上进行封盖，也可以在上述散热层之上进行封盖。
优选的，参照图2，所述散热体15为绝缘散热体，包括散热内芯152及完全包覆于所述散热内芯152外部的绝缘层151。本申请实施例通过在封装材料中离散地设置绝缘的散热体15，散热体15的比热容吸收一部分热量，另一方面可以加速封装材料中的热传递，从而提升半导体产品的散热效果。绝缘的散热体15具有良好的热传导性能以及绝缘性能，在通过散热内芯152提高半导体产品散热效果的同时能够通过绝缘层151保证产品的绝缘性，避免封装材料导电而造成产品短路。
具体的，所述散热内芯152为球状结构、柱状结构或者立方体状结构。如图2所示，该散热体15的散热内芯152采用球状结构，并通过绝缘层151包覆形成球状的散热体15。需要指出的是，本申请散热体15的结构并不局限于如上所述的球状结构，在一些实施例中还可以采用柱状结构、立方体状结构、条状结构或椭圆结构。绝缘体主要要求为具有包裹在外部的绝缘层151以及设置在内部的具有良好散热性能的散热内芯152，其形状上不受限制。
在一个实施例中，参照图3，提供另一种散热体15的结构示意图。该散热体15在上述球状散热体15的基础上，在所述散热内芯152的内部还包含了离散设置的银颗粒153。银颗粒153是导热性能较为优秀的金属，其导热系数可达到400W/m·K，可进一步优化散热体15的散热效果。
在一个实施例中，散热体15与环氧树脂14混合的封装材料中，散热体15受环氧树脂14完全包覆。散热体15需要与环氧树脂14的边缘位置保持一定的距离，使得散热体15的外部的绝缘层151形成一次绝缘密封，环氧树脂14同时实现第二次绝缘密封，保证产品的绝缘性能。并且，根据实际需要，散热体15到封装材料边缘的距离可以设定在固定的距离范围以内。在一个实施例中，可以将散热体15与封装材料的边缘位置的距离设置为等于散热体15的直径。在其他实施例中，最接近所述封装材料的边缘的散热体15与所述封装材料的边缘之间的距离还可以大于散热体15的直径，或小于散热体15的直径。上述方案的区别在于散热效果以及绝缘效果的不同，可以理解的是，当需要更好的散热效果时可以选择缩小散热体15与封装材料边缘之间的最小距离，同时减少相邻的散热体15之间的距离；当需要更好的绝缘效果时，可以选择增加散热体15与封装材料边缘之间的最小距离，增加相邻的散热体15之间的距离。
在半导体元件实际工作过程中，热量从芯片13扩散至封装材料中，首先从封装材料的环氧树脂14进行扩散，当扩展至散热体15时，热量通过绝缘层151传递至散热内芯152，由于散热内芯152具有良好的散热性能，此时热量迅速扩散，通过散热体15向各个方向传递，由此可以加速热量在封装材料中的传递速度提高散热效果。
具体的，本方案中散热内芯152与绝缘层151之间的尺寸关系也影响到封装材料的绝缘及散热性能。其中，本申请中所述散热内芯152的直径与绝缘层151的厚度尺寸比为5∶1。在另一个实施例中，所述散热内芯152的直径与所述绝缘层151的厚度尺寸比为4∶1。在又一个优选实施例中，所述散热内芯152的直径与所述绝缘层151的厚度尺寸比为3∶1。可以理解的是，在相同体积状态下散热内芯152的直径与绝缘层151的厚度尺寸比值越大则产品散热效果越好，相反的由于绝缘层151相对较薄，则绝缘效果相对于小比值时绝缘效果差。
本申请实施例中，绝缘体在环氧树脂14中的设置方式可采用相邻的绝缘体距离不同随机设置，仅限定最接近封装材料的边缘位置的绝缘体与封装材料的边缘位置之间的距离，并通过该距离保证绝缘效果的可靠性。需要指出的是，所述绝缘体的布置方式并不局限于上述距离相同的方式，在一些实施例中，相邻的绝缘体之间也可以采用相同距离设置。
更具体的，散热体15的所述散热内芯152为石墨烯或碳化物。石墨烯具有非常好的热传导性能。纯的无缺陷的单层石墨烯的导热系数高达5300W/mK，是目前为止导热系数最高的碳材料，高于单壁碳纳米管(3500W/mK)和多壁碳纳米管(3000W/mK)。当它作为载体100时，导热系数也可达600W/mK。因此在封装材料中设置具有石墨烯的散热体15，使得封装材料中形成若干具有良好散热效果的散热岛，利用其热吸收以及热传导效果，将芯片13处的热量快速扩散至封装材料外部。而碳化物采用高散热碳化物，其同样具备良好的散热性能。需要说明的是，在一些实施例中，散热内芯152还可以采用其他散热性能良好的导热材料替代。根据实际散热性能需求，可适应性选择对应的材料作为该散热内芯152。此外，本申请实施例中，包覆在散热内芯152的绝缘层151可采用橡胶、树脂等绝缘性能良好的绝缘材料。
在第二方面，参照图4，本申请实施例还提供了一种半导体封装方法，包括：
S1、提供一芯片载体；
S2、使用接合材料将芯片接合于所述芯片载体的表面，所述接合材料为焊接材料或者环氧树脂；
S3、烘烤固化所述接合材料；
S4、使用绝缘散热胶覆盖所述芯片；
S5、烘烤固化所述绝缘散热胶；
S6、使用封装材料覆盖在所述绝缘散热胶顶部进行塑封，所述封装材料包括环氧树脂和散热体，所述散热体呈离散状态与所述环氧树脂混合；
S7、烘烤固化所述封装材料；
S8、使用塑料壳体封盖所述封装材料。
具体的，在进行半导体封装时，提供一芯片载体以设置芯片13。芯片载体包括基板11及覆盖在基板11上下两面的铜箔12。基板11采用陶瓷材料，便于半导体元件散热。进一步将芯片13接合于该芯片载体上。其中，芯片13的接合可以采用焊接或者粘接的方式。对应的，在进行芯片13接合时，提供焊接物进行芯片13焊接或者提供环氧树脂14进行芯片13粘接。完成芯片13接合后，通过烘烤固化接合材料，以使芯片13固定于该芯片载体上。如若芯片之间需要连线，则通过焊线将芯片13之间进行连接。完成芯片13接合后，使用该绝缘散热胶17覆盖在芯片13上。
完成该绝缘散热胶17覆盖后，即可使用封装材料对芯片13进行塑封。使用环氧树脂14混合散热体15作为封装材料对芯片13进行注塑成型，进一步使用塑料壳体封盖封装材料的顶部。以此来提供半导体元件良好的散热效果。本申请实施例在半导体封装方法，在现有的封装工艺上增加绝缘散热胶的封装步骤，并对封装材料的散热性能进行了优化，可以在优化整个半导体元件的散热效果的同时提供工艺简单的封装方法。可以理解的是，上述封装方法在除去绝缘散热胶或将封装材料更换为传统的封装材料时，其封装得到的产品也可以独立使用，本申请实施例仅在现有的封装工艺上增加步骤，而没有改变传统的产品加工工艺，对现有设备及工艺的沿用率高，从而降低半导体元件的封装工艺改进成本。
其中，参照图5，使用封装材料对所述芯片13进行塑封，包括：
S61、制备所述封装材料；
S62、使用所述封装材料进行注塑封装。
可以理解的是，本申请实施例采用注塑的方式封装该芯片13，在此之前，需要预先制备该封装材料，以便于后续一次性完成注塑封装工序。相对于传统的采用硅凝胶和硅橡胶依序填充封装的方式，本申请在提供散热及封闭保护效果的同时，在封装工序上得到了简化。进一步的，在制备所述封装材料时，将散热体15按质量分数40～60，环氧树脂14按质量分数60～40配置并混合制备所述封装材料；或者，如图6所示，提供第一环氧树脂14层，在所述第一环氧树脂14层的表面设置一层散热体15，提供第二环氧树脂14层，将第二环氧树脂14层覆盖在设置了散热体15的第一环氧树脂14层的表面，使得散热体15位于第一环氧树脂14层与第二环氧树脂14层之间形成层叠结构，并将层叠后的第一环氧树脂14层与第二环氧树脂14层进行热压，使得第一环氧树脂14层与第二环氧树脂14层融合。将环氧树脂14和散热体15混合制备封装材料的方式有很多，本申请实施例不做固定限制。
具体的，上述封装材料的制备过程并不局限于上述具有两层环氧树脂层，并在两层环氧树脂层之间设置散热体15的技术方案，在具体的实施过程中环氧树脂层的数量可以根据实际需要设置为多层，每层的厚度也可以根据散热及绝缘要求的不同而有不同选择。封装材料的制备过程也不局限于上述的多层环氧树脂层层压的结构，其还可以采用散热体15与环氧树脂14材料混合成型，并在成型后的材料表面设置环氧树脂层进行绝缘，以避免混合成型过程中散热体15位于边缘位置，而影响绝缘效果。此外，散热体15在设置在环氧树脂层上时，可以采用均匀间隔设置的方式，也可以采用随机间隔设置的方式布置在环氧树脂层上。在一些实施例中，每一层环氧树脂层设置的散热体15数量固定，保障各层环氧树脂层的散热效果均匀。
在一个实施例中，提供上述封装材料的混合制备流程。其制备过程包括：
(1)将石墨和NaNO3放入烧瓶中，并加入硫酸，再将KMnO4添加到烧瓶中，保持温度在35～55℃充分搅拌5～9h，反应完成后，在烧瓶中加入去离子水使温度上升到80-95℃保持15～20分钟，再将溶液冷却到室温后，并注入过氧化氢和去离子水，再经过水洗和酸洗后，取出产物，放入在真空干燥箱干燥后，得到石墨烯；
(2)将步骤(1)得到的石墨烯溶于绝缘材料中充分搅拌均匀，得到包覆绝缘层151的散热体15；
(3)按质量分数40～60配置散热体15，按质量分数60～40配置环氧树脂14，使用行星式真空拌脱泡机在1500～2000rpm公转转速和800～1000rpm的自转转速下搅拌5～10min后使散热体15与环氧树脂14充分混合；
(4)将步骤(3)中得到的环氧树脂14与散热体15的混合物的外围裹上一层环氧树脂14层，最终得到该封装材料。
上述，通过对设置在芯片载体上的芯片使用绝缘散热胶进行封闭固定，使用封装材料进行封装并通过塑料壳体进行封盖。采用上述技术手段，通过绝缘散热胶可以在提供半导体元件良好的散热效果的同时保障元件的绝缘性，避免封装材料导电造成产品短路。
此外，本申请实施例的封装材料采用环氧树脂和散热体混合构成，通过环氧树脂可以保护元件内部结构，避免腐蚀气体侵蚀，并通过离散设置的散热体进一步提供良好的散热效果。同时，本发明实施例还提供一种电子产品，其具有如上所述的半导体封装结构。
本发明实施例还提供一种电子产品，包括半导体器件，所述半导体器件采用如上所述的半导体封装方法封装形成。
于本文的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、等方位或位置关系,仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：芯片载体、设置在所述芯片载体顶部的芯片、覆盖在所述芯片顶部的绝缘散热胶以及覆盖在所述绝缘散热胶顶部用于进行塑封的封装材料，所述芯片载体包括基板及贴覆于所述基板顶部和底部铜箔，所述封装材料的两侧及顶部还封盖有塑料壳体。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述封装材料包括环氧树脂和散热体，所述散热体呈离散状态与所述环氧树脂混合。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述散热体为绝缘散热体，包括散热内芯及完全包覆于所述散热内芯外部的绝缘层。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述散热内芯为石墨烯或碳化物。
5.根据权利要求3所述的半导体封装结构，其特征在于，所述散热内芯为球状结构、柱状结构或者立方体状结构。
6.一种半导体封装方法，其特征在于，包括：
S1、提供一芯片载体；
S2、使用接合材料将芯片接合于所述芯片载体的表面，所述接合材料为焊接材料或者环氧树脂；
S3、烘烤固化所述接合材料；
S4、使用绝缘散热胶覆盖所述芯片；
S5、烘烤固化所述绝缘散热胶；
S6、使用封装材料覆盖在所述绝缘散热胶顶部进行塑封，所述封装材料包括环氧树脂和散热体，所述散热体呈离散状态与所述环氧树脂混合；
S7、烘烤固化所述封装材料；
S8、使用塑料壳体封盖所述封装材料。
7.根据权利要求6所述的半导体封装方法，其特征在于，使用封装材料覆盖在所述绝缘散热胶顶部进行塑封，包括：
S61、制备所述封装材料；
S62、使用所述封装材料进行注塑封装。
8.根据权利要求7所述的半导体封装方法，其特征在于，制备所述封装材料，包括：
将散热体按质量分数40～60，环氧树脂按质量分数60～40配置并混合制备所述封装材料；或者，
提供第一环氧树脂层，在所述第一环氧树脂层的表面设置一层散热体，提供第二环氧树脂层，将第二环氧树脂层覆盖在设置了散热体的第一环氧树脂层的表面，使得散热体位于第一环氧树脂层与第二环氧树脂层之间形成层叠结构，并将层叠后的第一环氧树脂层与第二环氧树脂层进行热压，使得第一环氧树脂层与第二环氧树脂层融合。
9.一种电子产品，其特征在于，具有权利要求1-5中任一项所述的半导体封装结构。
10.一种电子产品，包括半导体器件，其特征在于，所述半导体器件采用权利要求6-8中任一项所述的半导体封装方法封装形成。
CN202010549576.9A 2020-06-16 2020-06-16 一种半导体封装结构、封装方法及电子产品 Pending CN111725145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010549576.9A CN111725145A (zh) 2020-06-16 2020-06-16 一种半导体封装结构、封装方法及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010549576.9A CN111725145A (zh) 2020-06-16 2020-06-16 一种半导体封装结构、封装方法及电子产品

Publications (1)

Publication Number Publication Date
CN111725145A true CN111725145A (zh) 2020-09-29

Family

ID=72567083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010549576.9A Pending CN111725145A (zh) 2020-06-16 2020-06-16 一种半导体封装结构、封装方法及电子产品

Country Status (1)

Country Link
CN (1) CN111725145A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030158294A1 (en) * 2002-02-15 2003-08-21 Chaudhuri Arun K. Thermally-conductive electrically-insulating polymer-base material
KR20070028715A (ko) * 2005-09-07 2007-03-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2008133172A1 (ja) * 2007-04-17 2008-11-06 Hitachi High-Technologies Corporation 樹脂混合用複合フィラー
JP2013001866A (ja) * 2011-06-20 2013-01-07 Toyota Central R&D Labs Inc 樹脂組成物およびその製造方法
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
CN105764969A (zh) * 2013-10-04 2016-07-13 纳幕尔杜邦公司 导热电绝缘颗粒和组合物
CN109659284A (zh) * 2017-10-11 2019-04-19 三菱电机株式会社 半导体装置
CN110391190A (zh) * 2018-04-17 2019-10-29 英飞凌科技股份有限公司 模制化合物和具有模制化合物的半导体封装

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030158294A1 (en) * 2002-02-15 2003-08-21 Chaudhuri Arun K. Thermally-conductive electrically-insulating polymer-base material
KR20070028715A (ko) * 2005-09-07 2007-03-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2008133172A1 (ja) * 2007-04-17 2008-11-06 Hitachi High-Technologies Corporation 樹脂混合用複合フィラー
JP2013001866A (ja) * 2011-06-20 2013-01-07 Toyota Central R&D Labs Inc 樹脂組成物およびその製造方法
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
CN105764969A (zh) * 2013-10-04 2016-07-13 纳幕尔杜邦公司 导热电绝缘颗粒和组合物
CN109659284A (zh) * 2017-10-11 2019-04-19 三菱电机株式会社 半导体装置
CN110391190A (zh) * 2018-04-17 2019-10-29 英飞凌科技股份有限公司 模制化合物和具有模制化合物的半导体封装

Similar Documents

Publication Publication Date Title
CN205452265U (zh) 电子功率模块
JP6626083B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
JP6625599B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
TW201606886A (zh) 製造具有高效率散熱路徑之堆疊式半導體晶粒總成之方法
CN105161467B (zh) 一种用于电动汽车的功率模块
KR101223485B1 (ko) 복합 기능성 방열 입자와 이를 포함하는 구조체 및 필름, 및 그 제조방법
CN206585785U (zh) 电驱动器和照明装置
CN103515332A (zh) 半导体封装件
CN102290387A (zh) 半导体装置
JP2008270469A (ja) パワーモジュール及びその製造方法
CN111725161B (zh) 一种半导体散热器件、封装方法及电子产品
CN111725160A (zh) 一种高功率半导体模组、封装方法及电子产品
CN111725159A (zh) 一种高散热半导体产品、封装方法及电子产品
CN105163485A (zh) 发热装置和发热器件的导热基板及其制作方法
CN108183090B (zh) 一种芯片独立成型的压接式igbt模块及其制备方法
CN111725145A (zh) 一种半导体封装结构、封装方法及电子产品
JP5368492B2 (ja) パワー半導体装置
CN103794594A (zh) 半导体封装件
CN212342611U (zh) 塑封功率模块及塑封模具
CN110444518B (zh) 半导体封装结构和制作方法
CN209708964U (zh) 一种功率模块及电子设备
JP2013229535A (ja) 半導体装置
JP2013229534A (ja) 半導体装置
CN202948921U (zh) 非绝缘型功率模块
CN102299080A (zh) 一种基板及其加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200929

RJ01 Rejection of invention patent application after publication