DE102018128373A1 - Chip auf Film und Anzeigevorrichtung, die denselben aufweist - Google Patents

Chip auf Film und Anzeigevorrichtung, die denselben aufweist Download PDF

Info

Publication number
DE102018128373A1
DE102018128373A1 DE102018128373.3A DE102018128373A DE102018128373A1 DE 102018128373 A1 DE102018128373 A1 DE 102018128373A1 DE 102018128373 A DE102018128373 A DE 102018128373A DE 102018128373 A1 DE102018128373 A1 DE 102018128373A1
Authority
DE
Germany
Prior art keywords
gate
group
panel
lines
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018128373.3A
Other languages
English (en)
Inventor
Soon-Dong CHO
Hoon Jang
Min-Gyu Park
Won-Yong JANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102018128373A1 publication Critical patent/DE102018128373A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H01L2224/09134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/09135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Es sind ein Chip-auf-Film (COF) (300) und eine Anzeigevorrichtung, die denselben aufweist, offenbart, bei denen eine Anzahl von Eingangskontakten unter Verwendung einer Verzweigungsstruktur reduziert ist. Der COF (300) ist mit 2N Gate-in-Panel-Ausgangskontakten verbunden unter Verwendung einer Struktur, die gebildet ist mittels Verzweigens von N Gate-in-Panel-Leitungen, die mit den N Gate-in-Panel-Eingangskontakten (332, 334) verbunden sind, in 2N Teile in einem integrierten Datentreiberschaltkreis (310) oder einem Schaltkreisfilm (320), sodass die Anzahl von Gate-in-Panel-Eingangskontakten (332, 334) von 2N gemäß dem Stand der Technik auf N reduziert ist.

Description

  • QUERVERWEIS AUF BEZOGENE ANMELDUNG
  • Diese Anmeldung beansprucht den Nutzen der koreanischen Patentanmeldung Nummer 10-20170163390 , eingereicht am 30. November 2017.
  • HINTERGRUND
  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft einen Chip-auf-Film (englisch: Chip-On-Film; COF) und eine Anzeigevorrichtung, die denselben aufweist, wobei eine Anzahl von Eingangskontakten unter Verwendung einer Verzweigungsstruktur reduziert ist.
  • Beschreibung der bezogenen Technik
  • Heutzutage weisen repräsentative Beispiele von Anzeigevorrichtungen zum Anzeigen eines Bildes unter Verwendung digitaler Daten auf eine Flüssigkristallanzeige (LCD), die Flüssigkristalle verwendet, eine organische lichtemittierende Dioden(OLED)-Anzeige, die OLEDs verwendet, und eine elektrophoretische Anzeige (EPD), die elektrophoretische Teilchen verwendet.
  • Ein Gatetreiber vom Gate-in-Paneel(GIP)-Typ, der in einem Paneel angeordnet ist, wird als Gatetreiber zum Ansteuern der Gateleitungen eines Paneels verwendet. Der Gatetreiber vom GIP-Typ empfängt benötigte GIP-Treibersignale über GIP-Übertragungsleitungen eines Chips-auf-Film (COF) mit einem darin ausgebildeten integrierten Datentreiberschaltkreis (IC) von einer Leiterplatte (PCB).
  • Der COF, der die die GIP-Übertragungsleitungen aufweist, weist auf N GIP-Eingangskontakte, die an einer linken Seite eines Schaltkreisfilms angeordnet sind, und N GIP-Eingangskontakte, die an einer rechten Seite des Schaltkreisfilms angeordnet sind. Während des COF-Bondings werden nur die N GIP-Eingangskontakte, die an einer Seite angeordnet sind, mit einer PCB verbunden und die N GIP-Eingangskontakte, die an der anderen Seite angeordnet sind, sind Dummykontakte, die nicht verwendet werden.
  • Jedoch, wenn die Anzahl von GIP-Treibersignalen erhöht wird, wie bei einer OLED-Anzeigevorrichtung, wird auch die Anzahl der GIP-Eingangskontakte, die in jedem COF ausgebildet sind, erhöht und dadurch gibt es dahingehend ein Problem, dass ein Pitch (beispielsweise ein Versatz) der Eingangskontakte des COFs verringert wird.
  • Wenn die Anzahl von Eingangskontakten eines COF erhöht wird, kann ein Anpassungsfehler während eines Prozesses des Verbindens des COFs mit einer PCB auftreten, und daher wird eine horizontale Breite des COFs vergrößert, jedoch gibt es dann ein Problem dahingehend, dass Herstellungskosten erhöht werden, da die horizontale Breite des COFs vergrößert wird.
  • Ein Verfahren zum zusätzlichen Teilen von zwei Quellleiterplatten in je zwei Teile wurde vorgeschlagen, um den Anpassungsfehler während des Verbindungsprozesses zu vermeiden, jedoch müssen die zusätzlichen Quellleiterplatten über einen Stecker und ein flexibles Kabel miteinander verbunden werden und daher gibt es dahingehend ein Problem, dass die Anzahl von Arbeitsschritten bei einem Verbindungs- und Herstellungsprozess erhöht wird, wodurch eine Taktzeit und Herstellungskosten erhöht werden.
  • KURZE BESCHREIBUNG
  • In verschiedenen Ausführungsformen stellt die vorliegende Offenbarung einen Chip-auf-Film (COF) und eine Anzeigevorrichtung, die denselben aufweist, bereit, wobei eine Anzahl von Eingangskontakten unter Verwendung einer Verzweigungsstruktur reduziert ist.
  • Zusätzliche Vorteile, Aufgaben und Merkmale der Offenbarung werden zum Teil in der folgenden Beschreibung fortgesetzt und werden zum Teil den Fachmännern auf diesem Gebiet bei der Prüfung des Folgenden offensichtlich oder können von der Anwendung der Offenbarung erlernt werden. Die Aufgaben und andere Vorteile der Offenbarung können realisiert und erhalten werden mittels der Struktur, die im Besonderen in der geschriebenen Beschreibung und den Ansprüchen hiervon sowie in den angehängten Zeichnungen herausgestellt ist.
  • Um diese Aufgaben und andere Vorteile zu erzielen und in Übereinstimmung mit dem Zweck der Offenbarung, wie sie hierin ausgeführt und breit beschrieben ist, werden ein Chip-auf-Film (engl.: Chip-on-Film; COF) gemäß Anspruch 1 und ein Chip-auf-Film gemäß Anspruch 6 bereitgestellt. Weitere Ausführungsformen sind in den angehängten Ansprüchen beschrieben. Gemäß einem Aspekt der vorliegenden Offenbarung weist ein Chip-auf-Film auf: einen Schaltkreisfilm mit einem integrierten Treiberschaltkreis (IC), der darauf angeordnet ist; N Gate-in-Paneel (GIP)-Eingangskontakte und IC-Eingangskontakte, die in einem ersten Kontaktbereich des Schaltkreisfilms ausgebildet sind (N ist eine natürliche Zahl gleich oder größer als 2); N GIP-Ausgangskontakte einer ersten Gruppe, die in einem zweiten Kontaktbereich des Schaltkreisfilms ausgebildet sind, und N GIP-Ausgangskontakte und IC-Ausgangskontakte einer zweiten Gruppe; N GIP-Eingangsleitungen, die auf dem Schaltkreisfilm ausgebildet sind und die die GIP-Eingangskontakte mit Eingangsanschlüssen eines ersten Randabschnitts des Treiber-ICs verbinden; und N GIP-Ausgangsleitungen der ersten Gruppe, die die GIP-Ausgangskontakte der ersten Gruppe mit Ausgangsanschlüssen eines zweiten Randabschnitts des Treiber-ICs verbinden; und N GIP-Ausgangsleitungen einer zweiten Gruppe, die die GIP-Ausgangskontakte der zweiten Gruppe mit Ausgangsanschlüssen eines dritten Kantenabschnitts des Treiber-ICs verbinden, welche auf dem Schaltkreisfilm ausgebildet sind, und wobei die N GIP-Eingangsleitungen über den Treiber-IC mit den GIP-Ausgangsleitungen der ersten Gruppe und mit den GIP-Ausgangsleitungen der zweiten Gruppe verbunden sind.
  • Der Treiber-IC kann aufweisen N erste Verbindungsleitungen, die separiert mit den GIP-Eingangsleitungen verbunden sind, und N zweite Verbindungsleitungen, die separiert die GIP-Ausgangsleitungen der ersten Gruppe und die GIP-Ausgangsleitungen der zweiten Gruppe miteinander verbinden, und die ersten Verbindungsleitungen können separat über ein Kontaktloch mit den zweiten Verbindungsleitungen verbunden sein, die in einer anderen Schicht desselben angeordnet sind.
  • Die zweiten Verbindungsleitungen können separiert die Ausgangsanschlüsse des zweiten Randabschnitts des Treiber-ICs und die Ausgangsanschlüsse des dritten Randabschnitts, die dem zweiten Randabschnitt zugewandt sind, miteinander verbinden.
  • Die GIP-Ausgangskontakte der ersten Gruppe können an einer Seite des zweiten Kontaktbereiches angeordnet sein, die GIP-Ausgangskontakte der zweiten Gruppe können an der anderen Seite angeordnet sein und die IC-Ausgangskontakte können an einem zentralen Abschnitt zwischen der einen Seite unter anderen Seite angeordnet sein.
  • Die GIP-Eingangskontakte können an einer Seite und in einem zentralen Abschnitt oder an entgegengesetzten Seiten des ersten Kontaktbereichs angeordnet sein, und die GIP-Eingangsleitungen, die mit den GIP-Eingangskontakten verbunden sind, können verbunden sein mit den Eingangsanschlüssen, die an einer Seite des ersten Randbereichs des Treiber-ICS angeordnet sind, mit Eingangsanschlüssen, die in dem zentralen Abschnitt des ersten Randabschnitts angeordnet sind, oder mit Eingangsanschlüssen, die separiert an entgegengesetzten Seiten des ersten Randabschnitts angeordnet sind.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung weist ein Chip-auf-Film auf: einen Schaltkreisfilm mit einem integrierten Treiberschaltkreis (IC), der darauf ausgebildet ist; N Gate-in-Paneel (GIP)-Eingangskontakte und IC-Eingangskontakte, die in einem ersten Randbereich des Schaltkreisfilms angeordnet sind (N ist eine natürliche Zahl, die gleich oder größer als 2 ist); N GIP-Ausgangskontakte einer ersten Gruppe, die in einem zweiten Kontaktbereich des Schaltkreisfilms angeordnet sind; und N GIP-Ausgangskontakte und IC-Ausgangskontakte einer zweiten Gruppe; N GIP-Eingangsleitungen, die auf dem Schaltkreisfilm ausgebildet sind und mit den GIP-Eingangskontakten verbunden sind; N GIP-Ausgangsleitungen der erste Gruppe, die mit den GIP-Ausgangskontakten der ersten Gruppe verbunden sind; und N GIP-Ausgangsleitungen der zweiten Gruppe, die mit den GIP-Ausgangskontakten der zweiten Gruppe verbunden sind, welche auf dem Schaltkreisfilm ausgebildet sind; und N erste Verbindungsleitungen, die auf dem Schaltkreisfilm ausgebildet sind und mit den GIP-Eingangsleitungen verbunden sind; N zweite Verbindungsleitungen, die auf dem Schaltkreisfilm in einer anderen Schicht ausgebildet sind als die ersten Verbindungsleitungen und die die GIP-Ausgangsleitungen der ersten Gruppe mit den GIP-Ausgangsleitungen der zweiten Gruppe verbinden, wobei die ersten Verbindungsleitungen über ein Kontaktloch separiert mit den zweiten Verbindungsleitungen verbunden sind.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung ist eine Anzeigevorrichtung so ausgebildet, dass ein erster COF, der mit einem ersten Gatetreiber, der auf dem Paneel ausgebildet ist, verbunden ist, und ein zweiter COF, der mit einem zweiten Gatetreiber, der auf dem Paneel ausgebildet ist, verbunden ist, eine Mehrzahl von GIP-Treibersignalen unter Verwendung des vorgenannten COFs übertragen.
  • Figurenliste
  • Die beigefügten Zeichnungen, welche eingeschlossen sind, um ein weiteres Verständnis der Offenbarung bereitzustellen und welche hierin aufgenommen sind und einen Teil dieser Anmeldung darstellen, veranschaulichen Ausführungsformen der Offenbarung und dienen zusammen mit der Beschreibung dazu, bestimmte Prinzipien der Offenbarung zu erläutern.
    • 1 ist ein schematisches Blockdiagramm, das eine Konfiguration einer Anzeigevorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
    • 2 ist ein Diagramm, das eine COF-Struktur in Bezug auf einen Gate-in-Paneel (GIP)-Übertragungspfad in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Offenbarung zeigt;
    • 3 ist eine vergrößerte Ansicht eines GIP-Übertragungspfads, der in dem COF, der in 2 veranschaulicht ist, ausgebildet ist;
    • 4 ist ein Diagramm, das eine COF-Struktur in Bezug auf einen GIP-Übertragungspfad gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung zeigt;
    • 5 ist ein Diagramm, das eine COF-Struktur in Bezug auf einen GIP-Übertragungspfad gemäß einer dritten Ausführungsform der vorliegenden Offenbarung zeigt; und
    • 6 ist ein Diagramm, das eine COF-Struktur in Bezug auf einen GIP-Übertragungspfad gemäß einer vierten Ausführungsform der vorliegenden Offenbarung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Es wird nun im Detail auf bevorzugte Ausführungsformen der vorliegenden Offenbarung Bezug genommen, deren Beispiele in den beigefügten Zeichnungen veranschaulicht sind.
  • 1 ist ein schematisches Blockdiagramm, das eine Konfiguration einer Anzeigevorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Bezugnehmend auf 1 kann die Anzeigevorrichtung aufweisen ein Paneel 100, einen Gatetreiber 200, 210 vom Gate-in-Paneel (GIP)-Typ, einen Datentreiber, Quellleiterplatten (PCBs) 500, 510, usw.
  • Das Paneel 100 kann ein Bild darstellen mittels einer Pixelanordnung PA, bei welcher Unterpixel in einer Matrix angeordnet sind. Ein Basispixel kann mindestens drei Unterpixel aufweisen, die in der Lage sind, Weiß über eine Farbmischung von Weiß W, Rot R, Grün G und Blau B -Unterpixeln darzustellen. Beispielsweise kann das Basispixel Unterpixel einer R/G/B-Kombination oder Unterpixel einer W/R/G/B-Kombination aufweisen. Das Basispixel kann Unterpixel aufweisen einer R/G/B-Kombination, Unterpixel einer W/R/G-Kombination, Unterpixel einer B/W/R-Kombination und/oder Unterpixel einer G/B/W-Kombination.
  • Das Paneel 100 kann verschiedene Anzeigepaneele aufweisen, wie beispielsweise ein Flüssigkristallanzeige (LCD)-Paneel oder ein organische lichtemittierende Diode (OLED)-Paneel, und kann ein Touch-Paneel aufweisen sein, das eine Berührungserfassungsfunktion und eine Anzeigefunktion hat.
  • Das Paneel 100 kann erste und zweite Gate Treiber 200, 210 vom GIP-Typ aufweisen, die darin ausgebildet sind. Der erste und der zweite Gatetreiber 200, 210 können in ersten bzw. zweiten nicht aktiven Bereichen des Paneels 100 angeordnet sein, um die Gateleitungen anzusteuern, die die Pixelanordnung PA aufweist. Der erste und der zweite Gatetreiber 200, 210 können jeder der Gateleitungen an entgegengesetzten Enden gleichzeitig Gatesignale zuführen, um eine Verzögerung der Gatesignale zu reduzieren.
  • Der Datentreiber kann eine Mehrzahl von Chips-auf-Film (COFs) 300 aufweisen, in denen eine Mehrzahl von integrierten Datentreiberschaltkreisen (ICs) 310 separiert auf einer Mehrzahl von Schaltkreisfilmen 320 ausgebildet sind.
  • Die Mehrzahl von COFs 300 kann die ersten und zweiten Quellleiterplatten 500, 510 mit dem Paneel 100 verbinden. Ein erster Kontaktbereich jedes der Mehrzahl von COFs 300 kann eine Mehrzahl von Eingangskontakten aufweisen, die an Kontaktbereichen der ersten und zweiten Quellleiterplatten 500, 510 über einen anisotropischen leitfähigen Film (ACF) unter Verwendung eines Tape Automatic Bondings (TAB) befestigt und mit diesen verbunden sind. Ein zweiter Kontaktbereich jedes der Mehrzahl von COFs 300 kann eine Mehrzahl von Ausgangskontakten aufweisen, die an Kontaktbereichen des Paneels 100 über einen ACF unter Verwendung eines TAB-Verfahrens befestigt und mit diesen verbunden sind.
  • Die erste und zweite PCB 500, 510 können mit einer Steuer-PCB 400 über erste und zweite flache flexible Kabel (FFCs) 410, 420 verbunden sein. Eine Zeitablaufsteuerung zum Erzeugen einer Mehrzahl von Datensteuersignalen und zum Ausgeben der Datensteuersignale mit Bilddaten, ein Levelverschieber (engl.: level shifter) zum Erzeugen und Ausgeben einer Mehrzahl von GIP-Treibersignalen unter der Steuerung der Zeitablaufsteuerung und Treiberschaltkreise, wie beispielsweise ein Energiemanagementschaltkreis zum Erzeugen und Ausgeben einer Mehrzahl von Treiberspannungen, die von einer Anzeigevorrichtung benötigt werden, können auf der Steuer-PCB 400 ausgebildet sein.
  • Die Mehrzahl von Datentreiber-ICs 310 kann eine Mehrzahl von Datensteuersignalen und Bilddaten von der Steuer-PCB 400 über die FFCs 410, 420 und die Quellleiterplatten 500, 510 empfangen, die empfangenen Bilddaten in analoge Datensignal umwandeln und die analogen Datensignale den Datenleitungen des Paneels 100 zu führen.
  • Wenn das Paneel 100 ein organische lichtemittierende Dioden (OLED)-Paneel ist, kann die Mehrzahl von Datentreiber-ICs 310 eine Abtasteinheit zum Erfassen eines Pixelstroms aufweisen, der elektrische Eigenschaften (eine Schwellenspannung und eine Beweglichkeit eines Treiber-TFTs und eine Schwellenspannungen einer OLED Vorrichtung) jedes Unterpixels als Strom oder Spannung kennzeichnet, unter der Steuerung der Zeitablaufsteuerung, den Pixelstrom in digitale Abtastdaten umwandeln und die digitalen Abtastdaten der Zeitablaufsteuerung zu führen. Die Zeitablaufsteuerung kann einen Kompensationswert jedes Subpixels erneuern unter Verwendung der Abtastdaten jedes Subpixels, die von der Mehrzahl der Datentreiber-ICS 310 empfangen werden. Die Zeitablaufsteuerung kann in Übereinstimmung mit jedem Unterpixel Bilddaten mit einem entsprechenden Kompensationswert kompensieren, um eine Ungleichförmigkeit der Helligkeit aufgrund von Unterschieden zwischen den Eigenschaften der Unterpixel zu kompensieren.
  • GIP-Treibersignale, die von dem Levelverschieber der Steuer-PCB 400 erzeugt werden, können zu einem ersten COF 300 über das erste FFC 410 und die erste Quellleiterplatte 500 übertragen werden und können zu mindestens einem COF 300 über das zweite FFC 420 und die zweite Quellleiterplatte 510 übertragen werden.
  • Beispielsweise können die GIP-Treibersignale eine Mehrzahl von Scantakten aufweisen, die verwendet werden als Startpuls, als Resetpuls, als Wechselspannung (AC)-Treiberspannungen für ein ungerades Einzelbild (englisch: frame), eine AC-Treiberspannung für ein gerades Einzelbild und ein Abtastsignal zum Ansteuern der Gateleitungen und kann ferner eine Mehrzahl von Trägertakten zum Steuern einer Verschiebeoperation der Gatetreiber 200, 210 aufweisen. Wenn das Paneel 100 ein OLED-Paneel ist, können die GIP-Treibersignale ferner eine Mehrzahl von Abtasttakten aufweisen, die als Abtastsignale zum Betreiben der Abtastgateleitungen verwendet werden.
  • Der erste und der letzte COF 300 können ferner einen GIP-Übertragungspfad aufweisen. Der erste und der letzte COF 300 übertragen eine Mehrzahl von GIP-Treibersignalen, die von den Quellleiterplatten 500, 510 dem ersten und dem zweiten Gatetreiber 200, 210 des Paneels 100 über den GIP-Übertragungspfad zugeführt werden.
  • Insbesondere können der erste und der letzte COF 300 gemäß einer Ausführungsform der vorliegenden Offenbarung jeweils mit 2N GIP-Ausgangskontakten verbunden sein unter Verwendung einer Struktur, die in einem Datentreiber-IC oder einem Schaltkreisfilm mittels Abzweigens von N GIP-Leitern, die mit den N GIP-Eingangskontakten verbunden sind, in 2N Teile gebildet ist. Dementsprechend kann die Anzahl von GIP-Eingangskontakten von 2N wie bei der bezogenen Technik auf N reduziert werden, d.h., auf die Hälfte des Falls der bezogenen Technik.
  • 2 ist ein Diagramm, das eine COF-Struktur mit Bezug auf einen GIP-Übertragungspfad gemäß einer ersten Ausführungsform der vorliegenden Offenbarung zeigt. 3 ist eine vergrößerte Ansicht eines GIP-Übertragungspfads, der in dem COF angeordnet ist, der in 2 veranschaulicht ist.
  • Bezugnehmend auf die 2 und 3 kann ein COF 300, der einen GIP-Übertragungspfad gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist, aufweisen N GIP-Eingangskontakte 332, 334, die in einem ersten Kontaktbereich 322 des Schaltkreisfilms 320 angeordnet sind, und 2N GIP-Ausgangskontakte 362, 364, die in einem zweiten Kontaktbereich 324 des Schaltkreisfilms 320 ausgebildet sind. Der COF 300 kann ferner aufweisen N GIP-Eingangsleitungen 342, 344, die auf dem Schaltkreisfilm 320 ausgebildet sind und die die N GIP-Eingangskontakte 332, 334 mit dem Datentreiber-IC 310 verbinden, und 2N GIP-Ausgangsleitung 352, 354, die auf dem Schaltkreisfilm 320 ausgebildet sind und die den Datentreiber-IC 310 und die 2N GIP-Ausgangskontakte 362, 364 miteinander verbinden.
  • Der Datentreiber-IC 310 kann erste bis vierte Randbereiche a, b, c, d aufweisen. Anschlüsse, die mit dem ersten Kontaktbereich 322 verbunden sind, können an einem ersten Randabschnitt a des Datentreiber-ICS 310 angeordnet sein und Anschlüsse, die mit dem zweiten Kontaktbereich 324 verbunden sind, können an dem zweiten bis vierten Randbereich b, c, d angeordnet sein. Der erste und der vierte Randbereich a, d des Datentreiber-ICs 310 können einander zugewandt sein und der zweite und der dritte Randabschnitt b, c können einander zugewandt sein.
  • Der erste Kontaktbereich 322 des Schaltkreisfilms 320 kann mit den Kontaktbereichen der Quellleiterplatte 500 oder 510 verbunden sein. Der erste Kontaktbereich 322 des Schaltkreisfilms 320 kann die N GIP-Eingangskontakte 332, 334 und die IC-Eingangskontakte 336 aufweisen. Die N GIP-Eingangskontakte 332, 334 können eine erste Gruppe 332 und eine zweite Gruppe 334 aufweisen, von denen jede in N/2 Teile aufgeteilt ist, und die IC-Eingangskontakte 336 können zwischen der ersten und der zweiten Gruppe 332, 334 angeordnet sein. Die N/2 GIP-Eingangskontakte 332 der ersten Gruppe können an einer Seite des ersten Kontaktbereich 322 angeordnet sein und die N/2 Eingangskontakten 334 der zweiten Gruppe können an der anderen Seite angeordnet sein. Ferner können IC-Ausgangskontakte (nicht gezeigt), die mit der Quellleiterplatte 500 oder 510 verbunden sind, auf dem ersten Kontaktbereich 322 ausgebildet sein.
  • Die N GIP-Eingangsleitungen 342, 344, die in dem Schaltkreisfilm 320 ausgebildet sind, können auch die erste Gruppe 342 und die zweite Gruppe 344 aufweisen, von denen jede in N/2 Teile aufgeteilt ist. Die GIP-Eingangsleitungen 342 der ersten Gruppe können separiert mit den GIP-Eingangskontakten 332 der ersten Gruppe verbunden sein und können separiert mit den Eingangsanschlüssen verbunden sein, die an einer Seite des ersten Randabschnitts des Datentreiber-ICS 310 ausgebildet sind. Die GIP-Eingangsleitungen 344 der zweiten Gruppe können separiert mit den GIP-Eingangskontakten 334 der zweiten Gruppe verbunden sein und können separiert mit Eingangsanschlüssen verbunden sein, die an dem anderen Ende des ersten Randbereichs des Datentreiber-IC 310 ausgebildet sind.
  • Der zweite Kontaktbereich 324 des Schaltkreisfilms 320 kann mit dem Kontaktbereich des Paneels 100 verbunden sein und in diesem Fall kann mit Bezug auf die 2N GIP-Ausgangskontakte 362, 364 die ersten Gruppe 362 oder die zweite Gruppe 364 mit dem Kontaktbereich des Paneels 100 verbunden sein und die andere Gruppe kann ein Dummykontakt sein, der nicht mit dem Paneel 100 verbunden ist. Die N GIP-Ausgangskontakte 362 der ersten Gruppe können an einer Seite des zweiten Kontaktbereichs 324 ausgebildet sein, die N GIP-Ausgangskontakte 364 der zweiten Gruppe können an der anderen Seite des zweiten Kontaktbereichs 324 ausgebildet sein und IC-Ausgangskontakte 366 können zwischen der ersten Gruppe und der zweiten Gruppe 362, 364 ausgebildet sein. Die IC-Ausgangskontakte 366 können mit Ausgangsanschlüssen des vierten Randabschnitts d des Datentreiber-ICs 310 über Leitungen verbunden sein.
  • Die 2N GIP-Ausgangsleitungen 352, 354, die auf dem Schaltkreisfilm 320 ausgebildet sind, können eine erste Gruppe 352 und eine zweite Gruppe 354 aufweisen, von denen jede in N Teile aufgeteilt ist. Die GIP-Ausgangsleitungen 352 der ersten Gruppe können separiert mit Ausgangsanschlüssen des zweiten Randabschnitts b des Datentreiber-ICs 310 verbunden sein und können separiert mit den N GIP-Ausgangskontakten 362 der ersten Gruppe verbunden sein. Die GIP-Ausgangsleitungen 354 der zweiten Gruppe können separiert mit Ausgangsanschlüssen des dritten Randabschnitts c des Datentreiber-ICs 310 verbunden sein und können separiert mit den N GIP-Ausgangskontakten 364 der zweiten Gruppe verbunden sein.
  • Die N GIP-Eingangsleitungen 342, 344 können über den Datentreiber IC 310 mit den N GIP-Ausgangsleitungen 352 der ersten Gruppe und auch mit den N GIP-Ausgangsleitungen 354 der zweiten Gruppe verbunden sein. Dementsprechend können die N GIP-Eingangskontakte 332, 334 mit den 2N GIP-Ausgangskontakten 362, 364 über den Datentreiber-IC 310 verbunden sein.
  • Bezugnehmend auf 3 können die N GIP-Eingangsleitungen 342, 344 über Anschlüsse des ersten Randabschnitts a des Datentreiber-ICs 310 separiert mit N ersten Verbindungsleitungen 312 verbunden sein, die in dem Datentreiber-IC 310 ausgebildet sind. Die N ersten Verbindungsleitungen 312 können separiert mit N zweiten Verbindungsleitungen 314 in dem Datentreiber-IC 310 verbunden sein. Die N zweiten Verbindungsleitungen 314 und die N ersten Verbindungsleitungen 312 können mit einer dazwischen ausgebildeten Isolierschicht einander kreuzen und die N zweiten Verbindungsleitungen 314 können mit den N ersten Verbindungsleitungen 312 über ein Durchgangsloch, das in der Isolierschicht ausgebildet ist, verbunden sein. Die ersten Verbindungsleitung 312 können sich in Richtung der Y-Achse erstrecken und die zweiten Verbindungsleitungen 314 können sich in Richtung der X-Achse erstrecken.
  • Erste Enden der N zweiten Verbindungsleitungen 314 können separiert mit den N GIP-Ausgangsleitungen 352 der ersten Gruppe über Anschlüsse des zweiten Randabschnitts b des Datentreiber-ICs 310 verbunden sein und dadurch können sie mit den GIP-Ausgangskontakten 362 der ersten Gruppe verbunden sein. Die anderen Enden der N zweiten Verbindungsleitungen 314 können separiert mit den N GIP-Ausgangsleitungen 354 der zweiten Gruppe über Anschlüsse des dritten Randabschnitts c des Datentreiber-ICs 310 verbunden sein und dadurch können Sie mit den GIP-Ausgangskontakten 364 der zweiten Gruppe verbunden sein.
  • In anderen Worten können die N GIP-Ausgangsleitungen der ersten Gruppe separiert mit den N GIP-Ausgangsleitungen 354 der zweiten Gruppe über die zweiten Verbindungsleitungen 314 in dem Datentreiber-IC 310, die sich in Richtung der X-Achse erstrecken, verbunden sein. Die N GIP-Ausgangsleitungen 352 der ersten Gruppe und die N GIP-Ausgangsleitungen 354 der zweiten Gruppe können mit den ersten Verbindungsleitungen 312 in dem Datentreiber-IC 310 über die zweiten Verbindungsleitungen 314 in dem Datentreiber-IC 310 verbunden sein.
  • Die GIP-Ausgangsleitungen 352 der ersten Gruppe können aufweisen Y-Achsen-Richtung-Erweiterungsabschnitte, die mit den GIP-Ausgangskontakten 362 der ersten Gruppe verbunden sind, und X-Achsen-Richtung-Erweiterungsabschnitte, die die Y-Achsen-Richtung-Erweiterungsabschnitte mit den Ausgangsanschlüssen des zweiten Randabschnitts b des Datentreiber-ICs 310 verbinden. Die GIP-Ausgangsleitungen 354 der zweiten Gruppe können aufweisen Y-Achsen-Richtung-Erweiterungsabschnitte, die mit den GIP-Ausgangskontakten 364 der zweiten Gruppe verbunden sind, und X-Achsen-Richtung-Erweiterungsabschnitte, die die Y-Achsen-Richtung-Erweiterungsabschnitte mit den Ausgangsanschlüssen des dritten Randabschnitts c des Datentreiber-ICs 310 verbinden.
  • Somit kann der COF 300 die zweiten Verbindungsleitungen 314, die in dem Datentreiber-IC 310 über die Verzweigungsstruktur mit den ersten Verbindungsleitungen 312 verbunden sind, verwenden, um die N GIP-Eingangskontakte mit den 2N GIP-Ausgangskontakten zu verbinden. Dementsprechend kann die Anzahl von GIP-Eingangskontakten von 2N gemäß der bezogenen Technik auf N reduziert werden, d.h. auf die Hälfte des Falls bei der bezogenen Technik.
  • Die 4 und 5 sind Diagramme, die eine COF-Struktur in Bezug auf einen GIP-Übertragungspfad gemäß einer zweiten und einer dritten Ausführungsform der vorliegenden Offenbarung zeigen.
  • Bezugnehmend auf 4 können in dem ersten Kontaktbereich 322 des Schaltkreisfilms 320 N GIP-Eingangskontakte 331 an einer Seite angeordnet sein und IC-Eingangskontakte 336 können an der anderen Seite angeordnet sein. N GIP-Eingangsleitungen 341, die mit den N GIP-Eingangskontakten 331 verbunden sind, können mit Eingangsanschlüssen verbunden sein, die an einer Seite des ersten Randbereichs a des Datentreiber-ICs 310 angeordnet sind. Die anderen Komponenten sind die gleichen wie im Vorhergehenden mit Bezug zu 2 und 3 beschrieben.
  • Bezugnehmend auf 5 können in dem ersten Kontaktbereich 322 des Schaltkreisfilms 320 die N GIP-Eingangskontakte 333 in einem zentralen Abschnitt angeordnet sein und die IC-Eingangskontakte 336 können an entgegengesetzten Seiten des ersten Kontaktbereichs 322 des Schaltkreisfilms 320 angeordnet sein. Die N GIP-Eingangsleitungen 343, die mit den N GIP-Eingangskontakten 333 verbunden sind, können mit Eingangsanschlüssen verbunden sein, die in einem zentralen Abschnitt des ersten Randbereichs a des Datentreiber-ICs 310 angeordnet sind. Die anderen Komponenten sind die gleichen wie im Vorhergehenden mit Bezug zu 2 und 3 beschrieben.
  • 6 ist ein Diagramm, das eine COF-Struktur mit Bezug auf einen GIP-Übertragungspfad gemäß einer vierten Ausführungsform der vorliegenden Offenbarung zeigt.
  • Im Vergleich zu dem COF, der in 3 gezeigt ist, kann der COF, der in 6 gezeigt ist, so ausgebildet sein, dass alle Leitungen für einen GIP auf dem Schaltkreisfilm 320 angeordnet sind, um unabhängig GIP-Treibersignale zu übertragen, ohne Verbindung zu dem Datentreiber-IC 310, und erste Verbindungsleitungen 380 und zweite Verbindungsleitungen 370 können in verschiedenen Schichten eines Schaltkreisfilms 320 ausgebildet sein und können über ein Durchgangsloch miteinander verbunden sein.
  • Beispielsweise können die zweiten Verbindungsleitungen 370, die die N-Ausgangsleitungen 352 für einen GIP der ersten Gruppe mit den N-Ausgangsleitungen 354 für einen GIP der zweiten Gruppe verbinden, auf der gleichen Schicht wie die Ausgangsleitungen 352, 354 für einen GIP ausgebildet sein und die GIP-Eingangsleitungen 342, 344 können auch in der gleichen Schicht ausgebildet sein. Die ersten Verbindungsleitungen 380, die mit den GIP-Eingangsleitungen 342, 344 verbunden sind, können in einer anderen Schicht so ausgebildet sein, dass sie die zweiten Verbindungsleitungen 370 kreuzen, und können mit den GIP-Eingangsleitungen 342, 344 und den zweiten Verbindungsleitungen 370 über ein Durchgangsloch miteinander verbunden sein.
  • Die zweiten Verbindungsleitungen 370 können mit einem Installationsbereich für den Datentreiber-IC 310 überlappen, und andererseits können die ersten Verbindungsleitungen 380 nicht mit dem Installationsbereich für den Datentreiber-IC 310 überlappen, können die zweite Verbindungsleitungen 370 kreuzen und können mit den zweiten Verbindungsleitungen 370 über ein Durchgangsloch separiert verbunden sein.
  • Die N GIP-Ausgangsleitungen 352 der ersten Gruppe können aufweisen einen Y-Achsen-Richtung-Erweiterungsabschnitt, der mit den GIP-Ausgangskontakten 362 der ersten Gruppe verbunden ist, und einen X-Achsen-Richtung-Erweiterungsabschnitt, der den Y-Achsen-Richtung-Erweiterungsabschnitt mit einem Ende der zweiten Verbindungsleitungen 370 verbindet. Die GIP-Ausgangsleitungen 354 der zweiten Gruppe können aufweisen einen Y-Achsen-Richtung-Erweiterungsabschnitt, der mit den GIP-Ausgangskontakten der zweiten Gruppe verbunden ist, und einen X-Achsen-Richtung-Erweiterungsabschnitt, der den Y-Achsen-Richtung-Erweiterungsabschnitt mit dem anderen Ende der zweiten Verbindungsleitungen 370 verbindet.
  • Die N GIP-Eingangsleitungen 342, 344 können mit den N GIP-Ausgangsleitungen 352 der ersten Gruppe verbunden sein und können auch mit den N GIP-Ausgangsleitungen 354 der zweiten Gruppe verbunden sein, die auf dem Schaltkreisfilm 320 ausgebildet sind, und zwar über eine Verzweigungsstruktur der ersten Verbindungsleitungen 380 und der zweiten Verbindungsleitungen 370. Dementsprechend können die N GIP-Eingangskontakte 332, 334 mit den 2N GIP-Ausgangskontakten 362, 364 verbunden sein und dadurch kann die Anzahl von GIP-Eingangskontakten von 2N gemäß der bezogenen Technik auf N reduziert werden, d.h. auf die Hälfte des Falls bei der bezogenen Technik.
  • Die COF-Struktur gemäß der vorhergehenden Ausführungsformen, die mit Bezug zu den 2 bis 6 beschrieben wurden, können auf die gleiche Art auf eine PCB-Struktur übertragen werden, die zu dem COF oder zu einem COF einer Anzeigevorrichtung korrespondiert, bei der ein Gatetreiber-IC verwendet wird.
  • Ein COF gemäß einer Ausführungsform kann mit 2N GIP-Ausgangskontakten verbunden werden unter Verwendung einer Struktur, die ausgebildet wird mittels Verzweigens von N GIP-Leitungen, die mit den N GIP-Eingangskontakten verbunden sind, in 2N Teile in einem Treiber-IC oder einem Schaltkreisfilm. Dementsprechend kann die Anzahl von GIP-Eingangskontakten von 2N gemäß der bezogenen Technik auf N reduziert werden, d.h. auf die Hälfte des Falls der bezogenen Technik.
  • Dementsprechend kann, auch wenn eine horizontale Breite eines COFs nicht vergrößert wird, ein Pitch eines Eingangskontakts unverändert beibehalten werden und so kann ein Anpassungsfehler während des Verbindungsprozesses eines COF mit einer PCB minimiert werden und Herstellungskosten können reduziert werden.
  • Um den Anpassungsfehler eines COF und einer Leiterplatte zu vermeiden, ist es nicht nötig, jede der zwei Quellleiterplatten in eine Mehrzahl von Teile zu unterteilen und daher können Verbindungsprozesse und Herstellungsprozesse einfach durchgeführt werden, wodurch eine Taktzeit und Herstellungskosten verringert werden.
  • Ein COF gemäß einer Ausführungsform der vorliegenden Offenbarung kann bei jeglicher Anzeigevorrichtung, wie beispielsweise einer OLED-Anzeigevorrichtung oder einem LCD, verwendet werden.
  • Verschiedene Ausführungsformen stellen einen Chip-auf-Film bereit, aufweisend: einen Schaltkreisfilm mit einem integrierten Treiberschaltkreis-IC, der darauf ausgebildet ist; IC-Eingangskontakte und N Gate-in-Panel (GIP)-Eingangskontakte, die in einem ersten Kontaktbereich des Schaltkreisfilms angeordnet sind, wobei N eine natürliche Zahl gleich oder größer als 2 ist; IC-Ausgangskontakte, N GIP-Ausgangskontakte einer ersten Gruppe und N GIP-Ausgangskontakte einer zweiten Gruppe, die in einem zweiten Kontaktbereich des Schaltkreisfilms ausgebildet sind; N GIP-Eingangsleitungen, die in dem Schaltkreisfilm ausgebildet sind und die die GIP-Eingangskontakte mit den Eingangsanschlüssen eines ersten Randbereichs des Treiber-PCs verbinden; und N GIP-Ausgangsleitungen einer zweiten Gruppe, die die GIP-Ausgangskontakte der ersten Gruppe mit den Ausgangsanschlüssen eines zweiten Randbereichs des Treiber-ICs verbinden, und N GIP-Ausgangsleitungen einer zweiten Gruppe, die die GIP-Ausgangskontakte der zweiten Gruppe mit den Ausgangsanschlüssen eines zweiten Randbereichs des Treiber-IC verbinden, welche in dem Schaltkreisfilm ausgebildet sind; und wobei die N GIP-Eingangsleitungen über den Treiber-IC mit den GIP-Ausgangsleitungen der ersten Gruppe und mit den GIP-Ausgangsleitungen der zweiten Gruppe verbunden sind.
  • Bei einer oder mehreren Ausführungsformen weist der Treiber-IC auf N erste Verbindungsleitungen, die separiert mit den GIP-Eingangsleitungen verbunden sind, und N zweite Verbindungsleitungen, die separiert die GIP-Ausgangsleitungen der ersten Gruppe mit den GIP-Ausgangsleitungen der zweiten Gruppe verbinden; und die ersten Verbindungsleitungen sind separiert mit den zweiten Verbindungsleitungen, die in einer anderen Schicht ausgebildet sind, über ein Kontaktloch miteinander verbunden.
  • Bei einer oder mehreren Ausführungsformen verbinden die zweiten Verbindungsleitungen separiert die Ausgangsanschlüsse des zweiten Randabschnitts des Treiber-ICs mit den Ausgangsanschlüssen des dritten Randabschnitts, der dem zweiten Randabschnitt zugewandt ist.
  • Bei einer oder mehreren Ausführungsformen sind die GIP-Ausgangskontakte der ersten Gruppe an einer Seite des zweiten Kontaktbereichs ausgebildet, die GIP-Ausgangskontakte der zweiten Gruppe sind an der anderen Seite des zweiten Kontaktbereichs ausgebildet und die IC-Ausgangskontakte sind in einem zentralen Abschnitt zwischen der einen und der anderen Seite ausgebildet.
  • Bei einer oder mehreren Ausführungsformen sind die GIP-Eingangskontakte an einer Seite des ersten Kontaktbereichs, in einem zentralen Abschnitt des ersten Kontaktbereichs oder an zwei entgegengesetzten Seiten des ersten Kontaktbereichs ausgebildet; und die GIP-Eingangsleitungen sind verbunden mit Eingangsanschlüssen, die an einer Seite des ersten Randabschnitts des Treiber-ICs ausgebildet sind, mit Eingangsanschlüssen, die in dem zentralen Abschnitt des ersten Randbereichs ausgebildet sind, oder mit Eingangsanschlüssen, die separiert an zwei entgegengesetzten Seiten des ersten Randabschnitts ausgebildet sind.
  • Verschiedene Ausführungsformen stellen einen Chip-auf-Film bereit, aufweisend: einen Schaltkreisfilm mit einem integrierten Treiberschaltkreis-IC, der darauf ausgebildet ist; IC-Eingangskontakte und N Gate-in-Panel GIP-Eingangskontakte, die auf einem ersten Kontaktbereich des Schaltkreisfilms ausgebildet sind, wobei N eine natürliche Zahl gleich oder größer als 2 ist; IC-Ausgangskontakte, N GIP-Ausgangskontakte einer ersten Gruppe und N GIP-Ausgangskontakte einer zweiten Gruppe, die in einem zweiten Kontaktbereich des Schaltkreisfilms ausgebildet sind; N GIP-Eingangsleitungen, die auf dem Schaltkreisfilm ausgebildet sind und die mit den GIP-Eingangskontakten verbunden sind; N GIP-Ausgangsleitungen einer ersten Gruppe, die mit den GIP-Ausgangskontakten der ersten Gruppe verbunden sind, und N GIP-Ausgangsleitungen einer zweiten Gruppe, die mit den GIP-Ausgangskontakten der zweiten Gruppe verbunden sind, welche auf dem Schaltkreisfilm ausgebildet sind; und N erste Verbindungsleitungen, die auf dem Schaltkreisfilm ausgebildet sind und die mit den GIP-Eingangsleitungen verbunden sind; und N zweite Verbindungsleitungen, die in dem Schaltkreisfilm in einer anderen Schicht ausgebildet sind als die ersten Verbindungsleitungen und die die GIP-Ausgangsleitungen der erste Gruppe mit den GIP-Ausgangsleitungen der zweiten Gruppe verbinden, wobei die ersten Verbindungsleitungen über ein Durchgangsloch separiert mit den zweiten Verbindungsleitungen verbunden sind.
  • Bei einer oder mehreren Ausführungsformen überlappen die ersten Verbindungsleitungen nicht mit einem Installationsbereich für den Treiber-IC; und die zweiten Verbindungsleitungen überlappen mit dem Installationsbereich für den Treiber-ICs.
  • Verschiedene Ausführungsformen stellen eine Anzeigevorrichtung bereit, aufweisend: ein Paneel, das aufweist eine Pixelanordnung und erste und zweite Gatetreiber, die an entgegengesetzten Seiten des Paneels angeordnet sind, um Gateleitungen der Pixelanordnung anzusteuern; und eine Mehrzahl von Chips-auf-Film, auf der eine Mehrzahl von integrierten Datentreiberschaltkreisen (ICs) zum Ansteuern von Datenleitungen der Pixelanordnung auf einer Mehrzahl von entsprechenden Schaltkreisfilmen ausgebildet sind und welche das Paneel mit einer Leiterplatte verbinden, wobei die Mehrzahl von Chips-auf-Film Chips-auf-Film gemäß einer oder mehreren Ausführungsformen, die hierin beschrieben sind, als ersten Chip-auf-Film und als zweiten Chip-auf-Film aufweisen, wobei der erste Chip-auf-Film mit dem ersten Gatetreiber verbunden ist, der zweite Chip-auf-Film mit dem zweiten Gatetreiber verbunden ist und der erste und der zweite Chip-auf-Film eine Mehrzahl von GIP-Treibersignalen übertragen.
  • Bei einer oder mehreren Ausführungsformen sind der erste und der zweite Chip-auf-Film mit der Leiterplatte über den ersten Kontaktbereich und mit dem Paneel über den zweiten Kontaktbereich verbunden; wobei für den ersten und den zweiten Chip-auf-Film jeweils nur eine Gruppe der GIP-Ausgangskontakte der ersten Gruppe und der GIP-Ausgangskontakte der zweiten Gruppe in dem zweiten Kontaktbereich mit dem Paneel verbunden sind und die verbleibende Gruppe nicht mit dem Paneel verbunden ist.
  • Es wird den Fachmännern auf diesem Gebiet offensichtlich sein, dass verschiedene Modifikationen und Variationen der vorliegenden Offenbarung vorgenommen werden können, ohne von dem Umfang der Offenbarung abzuweichen. Daher ist es beabsichtigt, dass die vorliegende Offenbarung die Modifikationen und Variationen dieser Offenbarung abdeckt, sofern diese innerhalb des Umfangs der angehängten Ansprüche liegen.
  • Die verschiedenen Ausführungsformen, die im Vorhergehenden beschrieben wurden, können kombiniert werden, um weitere Ausführungsformen bereitzustellen. Diese und andere Veränderungen können an den Ausführungsformen im Lichte der vorstehenden detaillierten Beschreibung vorgenommen werden. Im Allgemeinen sollten in den nachfolgenden Ansprüchen die verwendeten Begriffe nicht so ausgelegt werden, dass sie die Ansprüche auf die spezifischen Ausführungsformen, die in der Beschreibung und den Ansprüchen offenbart sind, beschränken. Dementsprechend sind die Ansprüche nicht durch die Offenbarung beschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020170163390 [0001]

Claims (9)

  1. Chip-auf-Film (300), aufweisend: einen Schaltkreisfilm (320) mit einem integrierten Treiberschaltkreis (310), der darauf angeordnet ist; integrierter Schaltkreis-Eingangskontakte (336) und N Gate-in-Panel-Eingangskontakte (332, 334), die auf einem ersten Kontaktbereich (322) des Schaltkreisfilms (320) ausgebildet sind, wobei N eine natürliche Zahl gleich oder größer als 2 ist; integrierter Schaltkreis-Ausgangskontakte, N Gate-in-Panel-Ausgangskontakte (362) einer ersten Gruppe und N Gate-in-Panel-Ausgangskontakte (364) einer zweiten Gruppe, die auf einem zweiten Kontaktbereich (324) des Schaltkreisfilms (320) ausgebildet sind; N Gate-in-Panel-Eingangsleitungen (342, 344), die auf dem Schaltkreisfilm (320) ausgebildet sind und die die Gate-in-Panel-Eingangskontakte (332, 334) mit Eingangsanschlüssen eines ersten Randbereichs des integrierten Treiberschaltkreises (310) verbinden; und N Gate-in-Panel-Ausgangsleitungen (352) einer ersten Gruppe, die die Gate-in-Panel-Ausgangskontakte (362) der ersten Gruppe mit Ausgangsanschlüssen eines zweiten Randabschnitts des integrierten Treiberschaltkreises (310) verbinden, und N Gate-in-Panel-Ausgangsleitungen (345) einer zweiten Gruppe, die die Gate-in-Panel-Ausgangskontakte (364) der zweiten Gruppe mit Ausgangsanschlüssen eines dritten Randabschnitts des integrierten Treiberschaltkreises (310) verbinden, welche auf dem Schaltkreisfilm (320) ausgebildet sind; und wobei die N Gate-in-Panel-Eingangsleitungen (342, 344) über den integrierten Treiberschaltkreis (310) mit den Gate-in-Panel-Ausgangsleitungen (352) der ersten Gruppe und mit den Gate-in-Panel-Ausgangsleitungen (354) der zweiten Gruppe verbunden sind.
  2. Chip-auf-Film (300) nach Anspruch 1, wobei der integrierte Treiberschaltkreis (310) aufweist N erste Verbindungsleitungen (312), die separiert mit den Gate-in-Panel-Eingangsleitungen (342, 344) verbunden sind, und N zweite Verbindungsleitungen (314), die separiert die Gate-in-Panel-Ausgangsleitungen (352) der ersten Gruppe mit den Gate-in-Panel-Ausgangsleitungen (354) der zweiten Gruppe verbinden; und wobei die ersten Verbindungsleitungen (312) über ein Kontaktloch separiert mit den zweiten Verbindungsleitungen (314) verbunden sind, die in einer anderen Schicht desselben ausgebildet sind.
  3. Chip-auf-Film (300) nach Anspruch 2, wobei die zweiten Verbindungsleitungen (314) Ausgangsanschlüsse des zweiten Randabschnitts des integrierten Treiberschaltkreises (310) mit Ausgangsanschlüssen des dritten Randabschnitts, der dem zweiten Randabschnitt zugewandt ist, verbinden.
  4. Chip-auf-Film (300) nach Anspruch 3, wobei die Gate-in-Panel-Ausgangskontakte (362) der ersten Gruppe auf einer Seite des zweiten Kontaktbereichs (324) ausgebildet sind, die Gate-in-Panel-Ausgangskontakte (364) der zweiten Gruppe an der anderen Seite des zweiten Kontaktbereichs (324) ausgebildet sind und die integrierter Schaltkreis-Ausgangskontakte in einem zentralen Abschnitt zwischen der einen Seite und der anderen Seite ausgebildet sind.
  5. Chip-auf-Film (300) nach einem der Ansprüche 2 bis 4, wobei die Gate-in-Panel-Eingangskontakte (332,334) ausgebildet sind an einer Seite des ersten Kontaktbereichs (322), in einem zentralen Abschnitt des ersten Kontaktbereichs (322) oder auf entgegengesetzten Seiten des ersten Kontaktbereichs (322); und wobei die Gate-in-Panel-Eingangsleitungen (342, 344) verbunden sind mit Eingangsanschlüssen, die an einer Seite des ersten Randbereichs des integrierten Treiberschaltkreises (310) angeordnet sind, mit Eingangsanschlüssen, die in dem zentralen Abschnitt des ersten Randabschnitts angeordnet sind, oder mit Eingangsanschlüssen, die separiert an zwei entgegengesetzten Seiten des ersten Randabschnitts ausgebildet sind.
  6. Chip-auf-Film (300), aufweisend: einen Schaltkreisfilm (320) mit einem integrierten Treiberschaltkreis (310), der darauf angeordnet ist; integrierter Schaltkreis-Eingangskontakte (336) und N Gate-in-Panel-Eingangskontakte (332, 334), die in einem ersten Kontaktbereich (322) des Schaltkreisfilms (320) angeordnet sind, wobei N eine natürliche Zahl gleich oder größer als 2 ist; integrierter Schaltkreis-Ausgangskontakte, N Gate-in-Panel-Ausgangskontakte (362) einer ersten Gruppe und N Gate-in-Panel-Ausgangskontakte (364) einer zweiten Gruppe, die in einem zweiten Kontaktbereich (324) des Schaltkreisfilms (320) ausgebildet sind; N Gate-in-Panel-Eingangsleitungen (342, 344), die auf dem Schaltkreisfilm (320) ausgebildet sind und die mit den Gate-in-Panel-Eingangskontakten (332, 334) verbunden sind; N Gate-in-Panel-Ausgangsleitungen (352) einer ersten Gruppe, die mit den Gate-in-Panel-Ausgangskontakten (362) der ersten Gruppe verbunden sind, und N Gate-in-Panel-Ausgangsleitungen (354) einer zweiten Gruppe, die mit den Gate-in-Panel-Ausgangskontakten (364) der zweiten Gruppe verbunden sind, welche auf dem Schaltkreisfilm (320) ausgebildet sind; und N erste Verbindungsleitungen (380), die auf dem Schaltkreisfilm (320) ausgebildet sind und die mit den Gate-in-Panel-Eingangsleitungen (342, 344) verbunden sind; und N zweite Verbindungsleitungen (370), die auf dem Schaltkreisfilm (320) in einer anderen Schicht ausgebildet sind wie die ersten Verbindungsleitungen (380) und die die Gate-in-Panel-Ausgangsleitungen (352) der ersten Gruppe mit den Gate-in-Panel-Ausgangsleitungen (354) der zweiten Gruppe verbinden, wobei die ersten Verbindungsleitungen (380) über ein Durchgangsloch mit den zweiten Verbindungsleitungen (370) separiert verbunden sind.
  7. Chip-auf-Film (300) nach Anspruch 6, wobei die ersten Verbindungsleitungen (380) nicht mit einem Installationsbereich für den integrierten Treiberschaltkreis (310) überlappen; und wobei die zweiten Verbindungsleitungen (370) mit dem Installationsbereich für den integrierten Treiberschaltkreis (310) überlappen.
  8. Anzeigevorrichtung, aufweisend: ein Paneel (100), das eine Pixelanordnung (PA) und erste und zweite Gatetreiber (200, 210) aufweist, die an entgegengesetzten Seiten des Paneels (100) angeordnet sind, um Gateleitungen der Pixelanordnung (PA) anzusteuern; und eine Mehrzahl von Chips-auf-Film (300), in denen eine Mehrzahl von integrierten Datentreiberschaltkreisen (310) zum Ansteuern von Datenleitungen der Pixelanordnung (PA) auf einer Mehrzahl von entsprechenden Schaltkreisfilmen (320) angeordnet sind und die das Paneel (100) mit einer Leiterplatte (500, 510) verbinden, wobei die Mehrzahl von Chips-auf-Film (300) Chips-auf-Film nach einem der Ansprüche 1 bis 7 als ersten Chip-auf-Film und als zweiten Chip-auf-Film aufweist, wobei der erste Chip-auf-Film mit dem ersten Gatetreiber (200) und der zweite Chip-auf-Film mit dem zweiten Gatetreiber (210) verbunden ist und der erste und der zweite Chip-auf-Film eine Mehrzahl von Gate-in-Panel-Treibersignalen übertragen.
  9. Anzeigevorrichtung nach Anspruch 8, wobei der erste und der zweite Chip-auf-Film (300) jeweils mit der Leiterplatte (500, 510) über den ersten Kontaktbereich (322) verbunden sind und jeweils mit dem Paneel (100) über den zweiten Kontaktbereich (324) verbunden sind; und wobei für den ersten und den zweiten Chip-auf-Film (300) jeweils nur eine Gruppe der Gate-in-Panel-Ausgangskontakte (362) der ersten Gruppe und der Gate-in-Panel-Ausgangskontakte (364) der zweiten Gruppe auf dem zweiten Kontaktbereich (324) mit dem Paneel (100) verbunden ist und die verbleibende Gruppe nicht mit dem Paneel (100) verbunden ist.
DE102018128373.3A 2017-11-30 2018-11-13 Chip auf Film und Anzeigevorrichtung, die denselben aufweist Pending DE102018128373A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0163390 2017-11-30
KR1020170163390A KR102379779B1 (ko) 2017-11-30 2017-11-30 칩 온 필름 및 그를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
DE102018128373A1 true DE102018128373A1 (de) 2019-06-06

Family

ID=66548396

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018128373.3A Pending DE102018128373A1 (de) 2017-11-30 2018-11-13 Chip auf Film und Anzeigevorrichtung, die denselben aufweist

Country Status (4)

Country Link
US (1) US10546807B2 (de)
KR (1) KR102379779B1 (de)
CN (1) CN109860142B (de)
DE (1) DE102018128373A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666490B (zh) * 2018-06-15 2019-07-21 友達光電股份有限公司 電子裝置
KR20210030773A (ko) * 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20210048630A (ko) * 2019-10-23 2021-05-04 삼성디스플레이 주식회사 연성 회로 필름 및 이를 포함하는 표시 장치
CN110853591A (zh) * 2019-11-11 2020-02-28 福建华佳彩有限公司 一种gip驱动电路及其控制方法
WO2021227031A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
TWI738504B (zh) 2020-09-11 2021-09-01 頎邦科技股份有限公司 電路板捲帶及其對接方法
CN113140185A (zh) * 2021-04-21 2021-07-20 深圳市芯视佳半导体科技有限公司 一种硅基oled微显示控制系统及方法
CN113178169B (zh) * 2021-04-27 2023-08-04 深圳市芯视佳半导体科技有限公司 硅基oled芯片结构、ar设备及制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP2005140934A (ja) * 2003-11-05 2005-06-02 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
KR100598032B1 (ko) 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR101700701B1 (ko) 2010-09-24 2017-02-14 삼성전자 주식회사 화상 표시 장치
KR101395636B1 (ko) * 2012-09-12 2014-05-15 엘지디스플레이 주식회사 전원링크배선을 포함하는 표시장치
KR101452288B1 (ko) * 2012-11-19 2014-10-21 엘지디스플레이 주식회사 디스플레이 장치
KR102203281B1 (ko) * 2014-08-29 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치와 이의 제조방법
KR102316101B1 (ko) * 2015-06-24 2021-10-26 엘지디스플레이 주식회사 표시장치와 그 검사 방법
KR102392889B1 (ko) 2015-08-07 2022-05-03 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US10546807B2 (en) 2020-01-28
CN109860142A (zh) 2019-06-07
CN109860142B (zh) 2023-07-18
KR102379779B1 (ko) 2022-03-28
KR20190064095A (ko) 2019-06-10
US20190164877A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
DE102018128373A1 (de) Chip auf Film und Anzeigevorrichtung, die denselben aufweist
DE102018102475A1 (de) Arraysubstrat, anzeigefeld und anzeigevorrichtung
DE102017117882B4 (de) Anzeigetafel und Anzeigevorrichtung
DE102009034412B4 (de) Flüssigkristallanzeigevorrichtung
DE102015223411B4 (de) Array-Substrat, Anzeigebildschirm und Flüssigkristallanzeigevorrichtung
DE102018128484A1 (de) Chip-auf-Film und Anzeigevorrichtung, die denselben aufweist
DE102006024447B4 (de) Flüssigkristallanzeigevorrichtung
DE102014119718B4 (de) Treiberschaltung und Ansteuerungsverfahren für eine Anzeigevorrichtung
DE102009044332B4 (de) Flüssigkristallanzeige
DE102006054049B4 (de) Gatetreiberschaltung und dazugehöriges Reparaturverfahren sowie Flüssigkristallanzeigevorrichtung, die ein derartiges Verfahren verwendet
DE102005030337B4 (de) Flüssigkristalldisplay und Ansteuerverfahren für dieses
DE102019135074A1 (de) Anzeigevorrichtung
DE102017122568B4 (de) Anzeigevorrichtung
DE102015224165A1 (de) Arraysubstrat, Anzeigevorrichtung und Treiberverfahren
DE102005029995B4 (de) Anzeigevorrichtung und Ansteuerungsverfahren derselben
DE102012110068B4 (de) Flachbildschirmvorrichtung
DE102013106760A1 (de) Anzeigevorrichtung mit Treibereinheit
DE102015225972A1 (de) Selbstkapazitives Berührungsanzeigebedienfeld und Arraysubstrat desselben
DE102017126977B4 (de) Anzeigevorrichtung
DE102019118306A1 (de) Anzeigevorrichtung mit berührungssensor
DE102016124999A1 (de) Anzeigetafel mit organischen Leuchtdioden und damit versehene Anzeigevorrichtung mit organischen Leuchtdioden
DE102018111398B4 (de) Flaches Anzeigefeld und Verfahren zur Herstellung desselben
DE112014006045T5 (de) LC-Panel, Verfahren zum Ansteuern desselben und LC-Vorrichtung, welche das LC-Panel umfasst
DE102016125850B4 (de) Anzeigepaneel und Anzeigevorrichtung
DE112015006851T5 (de) Displaypanel

Legal Events

Date Code Title Description
R012 Request for examination validly filed