DE102018102949A1 - Verfahren zur herstellung einer leistungs-halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer leistungs-halbleitervorrichtung Download PDF

Info

Publication number
DE102018102949A1
DE102018102949A1 DE102018102949.7A DE102018102949A DE102018102949A1 DE 102018102949 A1 DE102018102949 A1 DE 102018102949A1 DE 102018102949 A DE102018102949 A DE 102018102949A DE 102018102949 A1 DE102018102949 A1 DE 102018102949A1
Authority
DE
Germany
Prior art keywords
forming
semiconductor device
power semiconductor
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018102949.7A
Other languages
English (en)
Other versions
DE102018102949B4 (de
Inventor
Jeong Hwan Park
Seung Sik PARK
Ha Yong YANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of DE102018102949A1 publication Critical patent/DE102018102949A1/de
Application granted granted Critical
Publication of DE102018102949B4 publication Critical patent/DE102018102949B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung umfasst Bilden von Gräben in einem Substrat, wobei das Substrat eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche umfasst, Bilden einer Gate-Isolationsschicht und einer Gate-Elektrode in jedem der Gräben, Bilden einer Basiszone des P-Typs zwischen den Gräben in dem Substrat, Durchführen eines ersten Implantationsverfahrens unter Verwendung von Dotierstoffen des P-Typs, die auf die Basiszone des P-Typs implantiert werden, Bilden einer N+-Source-Zone in dem Substrat, Bilden einer Zwischenschicht-Isolationszone auf der N+-Source-Zone, Durchführen eines zweiten Implantationsverfahrens unter Verwendung von Dotierstoffen des P-Typs, um eine P+-dotierte Zone auf der Basiszone des P-Typs zu bilden, Bilden einer Emitterelektrode in Kontakt mit der N+-Source-Zone und der P+- dotierten Zone, Bilden einer Kollektorzone des P-Typs auf der zweiten Fläche des Substrats und Bilden einer Drain-Elektrode auf der Kollektorzone des P-Typs.

Description

  • HINTERGRUND
  • Gebiet
  • Die folgende Beschreibung betrifft ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung. Die folgende Beschreibung betrifft außerdem ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung, welche durch Verringerung der Leistung eines elektrischen Feldes (E-Feldes) im Vergleich zu einer alternativen Leistungs-Halbleitervorrichtung durch die Verbesserung einer Struktur eines Transistors mit injektionsverbessertem Gate (Injection Enhanced Gate Transistors, IEGT) eine Durchschlagspannung effektiv verwaltet und eine Gate-Kapazität verringert und dementsprechend den Energieverbrauch verringert und die Schaltleistungsfähigkeit verbessert.
  • Beschreibung des Standes der Technik
  • Auf dem Gebiet der Leistungselektronik sind eine Miniaturisierung und eine hohe Leistungsfähigkeit von Stromversorgungsvorrichtungen sehr gefragt. Um diesen Bedarf zu befriedigen, sind Leistungs-Halbleitervorrichtungen in ihrer Leistungsfähigkeit verbessert worden, für einen niedrigen Verlust und geringes Rauschen zu sorgen sowie in der Lage zu sein, hohe Spannungen und Ströme auszuhalten. Unter solchen Umständen ist ein IEGT, der durch Verbesserung eines Bipolartransistors mit isoliertem Gate (Insulated Gate Bipolar Transistor, IGBT) hergestellt wird, als eine Vorrichtung interessant geworden, welche eine niedrige EIN-Spannungscharakteristik aufweist und gleichzeitig einen Ausschaltverlust verringern kann.
  • Insbesondere werden durch kürzlich veröffentlichte alternative Technologien ein Floating-Intervall des IEGT minimiert oder ein Widerstandswert einer Epi-Schicht erhöht und die BVCES sichergestellt, welche die Durchschlagspannung zwischen dem Kollektor und dem Emitter ist, um einen Durchschlagsspannungs-Kollektor-Emitter sicherzustellen, der mit einer Gate-Emitter-Spannung (BVCES) eines IEGT von Null spezifiziert ist.
  • Solche alternativen Technologien wiesen jedoch die Probleme auf, dass durch die Verringerung eines Floating-Effekts die Kollektor-Emitter-Sättigungsspannung (Vce(sat)) erhöht wurde oder durch Erhöhen der Dicke der Epi-Schicht die Schaltleistungsfähigkeit verringert wurde.
  • KURZDARSTELLUNG
  • Diese Kurzdarstellung dient dazu, eine Auswahl von Konzepten in einer vereinfachten Form vorzustellen, welche nachstehend in der Detaillierten Beschreibung weiter beschrieben werden. Diese Kurzdarstellung soll weder die Schlüsselelemente oder wesentlichen Elemente des beanspruchten Gegenstands identifizieren, noch soll sie als ein Hilfsmittel verwendet werden, um den Umfang des beanspruchten Gegenstands zu bestimmen.
  • In einer allgemeinen Erscheinungsform umfasst ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung Bilden von Gräben in einem Substrat, wobei das Substrat eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche umfasst, Bilden einer Gate-Isolationsschicht und einer Gate-Elektrode in jedem der Gräben, Bilden einer Basiszone des P-Typs zwischen den Gräben in dem Substrat, Durchführen eines ersten Implantationsverfahrens unter Verwendung von Dotierstoffen des P-Typs, die auf die Basiszone des P-Typs implantiert werden, Bilden einer N+-Source-Zone in dem Substrat, Bilden einer Zwischenschicht-Isolationszone auf der N+-Source-Zone, Durchführen eines zweiten Implantationsverfahrens unter Verwendung von Dotierstoffen des P-Typs, um eine P+-dotierte Zone auf der Basiszone des P-Typs zu bilden, Bilden einer Emitterelektrode in Kontakt mit der N+-Source-Zone und der P+-dotierten Zone, Bilden einer Kollektorzone des P-Typs auf der zweiten Fläche des Substrats und Bilden einer Drain-Elektrode auf der Kollektorzone des P-Typs.
  • Das Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung kann ferner Bilden einer Floating-Zone und einer Wannenzone des N-Typs in dem Substrat umfassen.
  • Das Substrat kann eine erste Epitaxieschicht hoher Konzentration und eine zweite Epitaxieschicht niedriger Konzentration umfassen.
  • Die P+-dotierte Zone kann eine größere Tiefe aufweisen als eine Tiefe der N+-Source-Zone.
  • Die N+-Source-Zone und die P+-dotierte Zone können jeweils eine Seitenwand der Emitterelektrode kontaktieren.
  • Das Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung kann ferner Durchführen eines schnellen thermischen Verfahrens nach dem Durchführen des ersten Implantationsverfahrens und Durchführen eines Schleifverfahrens auf der zweiten Fläche des Substrats vor dem Bilden der Kollektorzone umfassen.
  • Eine Ionenimplantationsenergie des ersten Implantationsverfahrens kann höher sein als eine Ionenimplantationsenergie des zweiten Implantationsverfahrens.
  • Eine Dosishöhe des zweiten Implantationsverfahrens kann geringer sein als eine Dosishöhe des ersten Implantationsverfahrens.
  • Die Zwischenschicht-Isolationsschicht kann zwei gestapelte Schichten umfassen.
  • Eine erste Schicht der Zwischenschicht-Isolationsschicht kann eine Oxidschicht einer chemischen Abscheidung aus der Gasphase (Chemical Vapor Deposition, CVD) sein und eine zweite Schicht der Zwischenschicht-Isolationsschicht kann eines aus Phosporsilikatglas (PSG) und Borphosphorsilikatglas (BPSG) sein.
  • Die Emitterelektrode kann aus Aluminium (AI), Kupfer (Cu) oder einer Aluminium/Kupfer(Al/Cu)-Legierung gebildet werden.
  • In einer anderen allgemeinen Erscheinungsform umfasst ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung Bilden von Gräben in einem Substrat, welches eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche umfasst, Bilden einer Gate-Isolationsschicht und einer Gate-Elektrode in jedem der Gräben, Bilden einer Basiszone des P-Typs in dem Substrat, Bilden einer P+- dotierten Zone und einer N+-Source-Zone in der Basiszone des P-Typs, Bilden einer Zwischenschicht-Isolationsschicht auf der P+-dotierten Zone und der N+-Source-Zone, Bilden einer Zwischenschicht-Isolationsschicht-Struktur auf der Gate-Elektrode und anschließend Durchführen eines Kompensationsverfahrens, Bilden einer Emitterelektrode, welche die N+-Source-Zone kontaktiert, Bilden einer Kollektorzone auf der zweiten Fläche des Substrats und Bilden einer Drain-Elektrode auf der Kollektorzone.
  • Das Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung kann ferner Durchführen eines schnellen thermischen Verfahrens nach dem Bilden der P+- dotierten Zone umfassen.
  • Das Kompensationsverfahren kann ferner Durchführen eines Implantationsverfahrens in die P+-dotierte Zone unter Verwendung von Dotierstoffen des P-Typs umfassen.
  • Ein Teil der P+-dotierten Zone, der eine Seitenwand der Emitterelektrode kontaktiert, kann größer sein als ein Teil der N+-Source-Zone, der die Seitenwand der Emitterelektrode kontaktiert.
  • Die Zwischenschicht-Isolationsschicht kann zwei gestapelte Schichten umfassen.
  • Eine erste Schicht der Zwischenschicht-Isolationsschicht kann eine Oxidschicht einer chemischen Abscheidung aus der Gasphase (CVD) sein und eine zweite Schicht der Zwischenschicht-Isolationsschicht kann eines aus Phosporsilikatglas (PSG) und Borphosphorsilikatglas (BPSG) sein.
  • Die Emitterelektrode kann aus Aluminium (AI), Kupfer (Cu) oder einer Aluminium/Kupfer(Al/Cu)-Legierung gebildet werden.
  • Andere Merkmale und Erscheinungsformen werden aus der folgenden detaillierten Beschreibung, den Zeichnungen und den Patentansprüchen ersichtlich.
  • Figurenliste
    • 1 ist eine Draufsicht auf eine Leistungs-Halbleitervorrichtung gemäß einem Beispiel.
    • 2 ist ein Ablaufplan zur Herstellung einer Leistungs-Halbleitervorrichtung gemäß einem Beispiel.
    • 3 bis 10 sind Zeichnungen, welche eine Leistungs-Halbleitervorrichtung gemäß einem Beispiel veranschaulichen.
    • 11 ist ein Ergebnis einer Vorrichtungssimulation einer Leistungs-Halbleitervorrichtung, die durch alternative Technologie hergestellt wurde.
    • 12 ist ein Ergebnis einer Vorrichtungssimulation eines Leistungs-Halbleiters gemäß einem Beispiel.
    • 13 ist eine Rasterelektronenmikroskopie(SEM)-Aufnahme eines Leistungs-Halbleiters gemäß einem Beispiel.
  • Überall in den Zeichnungen und der detaillierten Beschreibung beziehen sich die gleichen Bezugszahlen auf die gleichen Elemente. Die Zeichnungen müssen nicht maßstabsgetreu sein und die relative Größe, die Proportionen und die Abbildung von Elementen in den Zeichnungen können zur Verdeutlichung, Veranschaulichung und Vereinfachung übermäßig groß dargestellt sein.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende detaillierte Beschreibung dient dazu, dem Leser dabei zu helfen, ein umfassendes Verständnis der hierin beschriebenen Verfahren, Vorrichtungen und/oder Systeme zu erhalten. Jedoch werden bei Verständnis der Offenbarung der vorliegenden Patentanmeldung verschiedene Änderungen, Modifikationen und Äquivalente der hierin beschriebenen Verfahren, Vorrichtungen und/oder Systeme ersichtlich. Beispielsweise sind die hierin beschriebenen Reihenfolgen von Operationen lediglich Beispiele und sind nicht auf jene hierin ausgeführten beschränkt, sondern können geändert werden, wie bei Verständnis der Offenbarung der vorliegenden Patentanmeldung ersichtlich wird, mit Ausnahme von Operationen, die notwendigerweise in einer bestimmten Reihenfolge erfolgen müssen. Außerdem können Beschreibungen von Elementen, die auf dem Fachgebiet bekannt sind, weggelassen sein, um eine höhere Klarheit und Prägnanz zu erhalten
  • Die hierin beschriebenen Elemente können in verschiedenen Formen verkörpert sein und sind nicht so auszulegen, dass sie auf die hierin beschriebenen Beispiele beschränkt sind. Stattdessen werden die hierin beschriebenen Beispiele lediglich gegeben, um einige der vielen möglichen Wege zur Realisierung der hierin beschriebenen Verfahren, Vorrichtungen und/oder Systeme zu veranschaulichen, die bei Verständnis der Offenbarung der vorliegenden Patentanmeldung ersichtlich werden.
  • Überall in der Beschreibung, wenn ein Element, z.B. eine Schicht, eine Zone oder ein Substrat, als „auf“, „verbunden mit“ oder „verknüpft mit“ einem anderen Element beschrieben wird, kann es direkt „auf“, „verbunden mit“ oder „verknüpft mit“ dem anderen Element sein, oder es kann ein oder mehrere andere Elemente geben, die dazwischen angeordnet sind. Wenn hingegen ein Element als „direkt auf“, „direkt verbunden mit“ oder „direkt verknüpft mit“ einem anderen Element beschrieben wird, können keine anderen Elemente dazwischen angeordnet sein.
  • Wie hierin verwendet, umfasst der Begriff „und/oder“ ein beliebiges und eine beliebige Kombination von beliebigen zwei oder mehr der zugehörigen aufgelisteten Elemente.
  • Obwohl hierin Begriffe wie „erste“, „zweite“ und „dritte“ verwendet werden können, um verschiedene Elemente, Komponenten, Zonen, Schichten oder Abschnitte zu beschreiben, sollen diese Elemente, Komponenten, Zonen, Schichten oder Abschnitte durch diese Begriffe nicht beschränkt werden. Stattdessen werden diese Begriffe nur verwendet, um ein Element, eine Komponente, eine Zone, eine Schicht oder einen Abschnitt von einem anderen Element, einer anderen Komponente, einer anderen Zone, einer anderen Schicht oder einem anderen Abschnitt zu unterscheiden. Somit kann ein erstes Element, eine erste Komponente, eine erste Zone, eine erste Schicht oder ein erster Abschnitt, auf die in den hierin beschriebenen Beispielen Bezug genommen wird, auch als ein zweites Element, eine zweite Komponente, eine zweite Zone, eine zweite Schicht oder ein zweiter Abschnitt bezeichnet werden, ohne von den Lehren der Beispiele abzuweichen.
  • Begriffe der räumlichen Beziehung wie „über“, „obere“, „unter“ und „untere“ können hierin zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements zu einem anderen Element zu beschreiben, wie in den Figuren veranschaulicht. Solche Begriffe der räumlichen Beziehung sollen zusätzlich zu der Orientierung, die in den Figuren abgebildet sind, andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, ist ein Element, das als „über“ einem anderen Element oder als „das obere“ relativ zu diesem beschrieben wird, dann „unter“ dem anderen Element oder „das untere“. Somit umfasst der Begriff „über“ in Abhängigkeit von der räumlichen Orientierung der Vorrichtung sowohl die Orientierung darüber als auch darunter. Die Vorrichtung kann also anders orientiert sein (um 90 Grad gedreht sein oder andere Orientierungen aufweisen) und die hierin verwendeten Deskriptoren der räumlichen Beziehung können gleichermaßen entsprechend interpretiert werden.
  • Die hierin verwendete Terminologie dient lediglich der Beschreibung verschiedener Beispiele und soll nicht verwendet werden, um die Offenbarung zu beschränken. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ sollen ebenso die Pluralformen umfassen, sofern es durch den Zusammenhang nicht eindeutig anders angezeigt ist. Die Begriffe „umfasst“ und „weist auf“ spezifizieren das Vorhandensein angegebener Merkmale, Anzahlen, Operationen, Elemente und/oder Kombinationen davon, schließen aber nicht das Vorhandensein oder Hinzufügen eines/einer oder mehrerer anderer Merkmale, Anzahlen, Operationen, Elemente und/oder Kombinationen aus.
  • Aufgrund von Herstellungstechniken und/oder -toleranzen können Variationen der Formen auftreten, die in den Zeichnungen dargestellt sind. Daher sind die hierin beschriebenen Beispiele nicht auf die speziellen Formen beschränkt, die in den Zeichnungen dargestellt sind, sondern umfassen Änderungen der Form die während der Herstellung auftreten.
  • Die Merkmale der hierin beschriebenen Beispiele können auf verschiedene Weisen kombiniert werden, wie bei Verständnis der Offenbarung der vorliegenden Patentanmeldung ersichtlich wird. Ferner sind, auch wenn die hierin beschriebenen Beispiele eine Vielfalt an Konfigurationen aufweisen, andere Konfigurationen möglich, wie bei Verständnis der Offenbarung der vorliegenden Patentanmeldung ersichtlich wird.
  • Ausdrücke wie „erster Leitfähigkeitstyp“ und „zweiter Leitfähigkeitstyp“, wie hierin verwendet, können sich auf entgegengesetzte Leitfähigkeitstypen beziehen, z.B. die Leitfähigkeitstypen N und P, und Beispiele, die hierin unter Verwendung solcher Ausdrücke beschrieben werden, umfassen ebenso komplementäre Beispiele. Beispielsweise umfasst ein Beispiel, bei welchem ein erster Leitfähigkeitstyp N ist und ein zweiter Leitfähigkeitstyp P ist, auch ein Beispiel, bei welchem der erste Leitfähigkeitstyp P ist und der zweite Leitfähigkeitstyp N ist.
  • Hierin werden im Folgenden Beispiele detailliert unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • In dem Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung gemäß Beispielen sind die lonenimplantationsenergie und die Dosishöhe bei der Bildung der zweiten P+-dotierten Zone geringer als die lonenimplantationsenergie und die Dosishöhe, die zum Bilden der ersten P+-dotierten Zone verwendet werden.
  • Das Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung gemäß den Beispielen ist darauf gerichtet, eine Halbleitervorrichtung bereitzustellen, welche für eine niedrige Vce(sat) und eine verbesserte Schaltleistungsfähigkeit ohne eine Verringerung von BVCES sorgen kann, indem ein elektrisches Feld verringert wird, das auf der Unterseite der Grabenstruktur konzentriert ist, indem eine Floating-Zone gebildet wird, die tiefer als gewöhnlich ist, so dass sie die Unterseite der Grabenstruktur umfasst.
  • Somit dient die vorliegende Offenbarung dazu, ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung einzuführen, durch welches BVCES gleich bleiben kann, die Gate-Kapazität verringert werden kann und dementsprechend für eine verbesserte Schaltleistungsfähigkeit mit niedrigerem Energieverbrauch gesorgt werden kann.
  • Hierin werden im Folgenden in 1 bis 12 ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung gemäß einem Beispiel und eine dadurch hergestellte Leistungs-Halbleitervorrichtung in weiteren Einzelheiten beschrieben.
  • 1 ist eine Draufsicht auf eine Leistungs-Halbleitervorrichtung gemäß einem Beispiel.
  • Die Leistungs-Halbleitervorrichtung umfasst mehrere zehn und hunderte von Zonen aktiver Zellen 205. Eine Einheitszone aktiver Zellen 205 umfasst eine N+-Source-Zone 230 und eine P+-dotierte Zone 235, wobei sich das N+ auf eine hohe Dotierungskonzentration von Dotierstoffen des N-Typs bezieht und P+ sich ebenso auf eine hohe Dotierungskonzentration von Dotierstoffen des P-Typs bezieht. In einem solchen Beispiel umgibt die N+-Source-Zone 230 die P+-dotierte Zone 235. Außerdem umfasst die Leistungs-Halbleitervorrichtung Graben-Gate-Strukturen 210, welche die N+-Source-Zone 230 und die P+-dotierte Zone 235 umgeben. Eine Floating-Zone des P-Typs (DF) 220 ist zwischen jeder der Graben-Gate-Strukturen 210 und den anderen Graben-Gate-Strukturen 210 ausgebildet. Die Floating-Zone 220 ist nicht elektrisch mit der Emitterelektrode oder der Gate-Elektrode verbunden und befindet sich somit vollständig in einem Floating-Zustand.
  • 2 ist ein Ablaufplan der Herstellung einer Leistungs-Halbleitervorrichtung gemäß einem Beispiel. In der Operation S10 wird ein Substrat hergestellt, welches eine erste Epitaxieschicht 250 und eine zweite Epitaxieschicht 252 umfasst. Die zweite Epitaxieschicht wird als Stoppschicht des elektrischen Feldes benutzt. In dem Beispiel der 2 wird die erste Epitaxieschicht als eine Drift-Zone benutzt. In der Operation S20 werden in der ersten Epitaxieschicht eine Floating-Zone und eine Wannenzone des N-Typs gebildet. In der Operation S30 werden in dem Substrat Gräben gebildet und in jedem der Gräben werden eine Gate-Isolationsschicht und eine Gate-Elektrode gebildet. In der Operation S40 wird in dem Substrat eine Basiszone des P-Typs gebildet. Die Operation S50 ist ein erstes Implantationsverfahren zum Bilden einer P+-dotierten Zone. In der Operation S60 wird eine N+-Source-Zone gebildet. Die Operation S70 ist ein Kontaktbildungsverfahren zum Öffnen einer oberen Fläche des Substrats. Die Operation S80 ist ein Kompensationsverfahren zum Kompensieren von Dotierstoffen des P-Typs in der P+- dotierten Zone unter Anwendung eines zweiten Implantationsverfahrens. Detaillierter ist die Operation S80 eine Operation zum Bilden einer zweiten P+-dotierten Zone in der ersten P+-dotierten Zone. In einem Beispiel sind die lonenimplantationsenergie und die Dosishöhe beim Bilden der zweiten P+-dotierten Zone geringer als die lonenimplantationsenergie und die Dosishöhe beim Bilden der ersten P+-dotierten Zone.
  • In der Operation S90 werden eine Emitterelektrode und eine Passivierungsschicht gebildet. Die Emitterelektrode kontaktiert die N+-Source-Zone und die P+-dotierte Zone. Außerdem wird in der Operation S100 eine Rückseiten-Schleifoperation auf der Rückfläche des Substrats durchgeführt, um einen Teil des Substrats zu entfernen, bis die N+-Feld-Stoppschicht frei liegt. Außerdem wird eine P+-Kollektorschicht 257 gebildet. Ferner wird eine Leistungs-Halbleitervorrichtung durch Bilden einer Drain-Elektrode 259 fertiggestellt.
  • Zuerst umfasst das Substrat 100, wie in dem Beispiel der 3 dargestellt, eine erste Epitaxieschicht 252, die mit einem hochkonzentrierten Dotierstoff des N-Typs dotiert ist, und eine zweite Epitaxieschicht 250, die mit einem niedrigkonzentrierten Dotierstoff des N-Typs dotiert ist, auf dem Basissubstrat 254. In einem solchen Beispiel werden zwei Epitaxieschichten 252, 250 mit zueinander unterschiedlichen Konzentrationen gebildet. In diesem Beispiel dient die erste Epitaxieschicht 252 mit einer hohen Konzentration an Fremdstoffen als eine Feld-Stoppschicht oder eine Pufferschicht, wie in 9 bis 10 in Bezug auf die Pufferschicht 255 dargestellt. Die zweite Epitaxieschicht 250 dient als eine Drift-Zone 250, welche hierin nachstehend weiter erläutert wird.
  • Die Dicke der zweiten Epitaxieschicht 250 kann 90 µm ∼ 100 µm betragen. Ein Grund dafür, die zweite Epitaxieschicht 250 so dick zu machen, ist, die Floating-Zone 220 um einen vorgegebenen Abstand von der ersten Epitaxieschicht 252 zu trennen, welche anschließend gebildet wird. Durch diesen Ansatz der Verwendung der festgelegten Dicken wird es möglich, die Durchschlagspannung für die Leistungs-Halbleitervorrichtung zu erhöhen, indem ein bestimmter Abstand zwischen der ersten Epitaxieschicht 252 und der Basiszone 240 oder der Floating-Zone 210 sichergestellt wird.
  • Dann werden, wie in dem Beispiel der 4 dargestellt, in dem Substrat eine Floating-Zone des P-Typs DF 220, eine Schicht einer lokalen Oxidation von Silizium (Local Oxidation of Silicon, LOCOS) 260 und eine Wannenzone des N-Typs 245 gebildet.
  • Speziell werden auf dem Substrat Floating-Maskenstrukturen gebildet, die in regelmäßigen Abständen voneinander zu trennen sind. Außerdem werden durch Ionenimplantation eines Dotierstoffs des P-Typs in dem Substrat Floating-Zonen 220 gebildet. Zum Beispiel kann als ein solcher Dotierstoff des P-Typs Bor (B) oder Bordifluorid (BF2) verwendet werden. Dies sind jedoch nur Beispiele und in anderen Beispielen werden andere Dotierstoffe des P-Typs verwendet. Beispielsweise werden die Floating-Zonen 220 so gebildet, dass sie eine Tiefe von 8 µm bis 9 µm aufweisen. In Bezug auf das Sicherstellen der Durchschlagspannung beträgt die Tiefe der Floating-Zone 220 potenziell etwa 8 % bis 10 % der Dicke der Drift-Zone des N-Typs 250. Beispielsweise kann die Floating-Zone 220 mit einer größeren Tiefe gebildet werden als die Wannenzone 245.
  • In dem Substrat 100 wird eine LOCOS-Zone 260 gebildet. Diese LOCOS-Zone 260 wird verwendet, um mehrere Zonen aktiver Zellen zu trennen. Außerdem wird in einem Beispiel eine Wannenzone des N-Typs 245 zwischen den Floating-Zonen 220 gebildet. Beispielsweise wird die Wannenzone 245 so gebildet, dass sie eine Dicke von 6 µm bis 7 µm aufweist, gemessen von der Oberseite des Substrats.
  • Eine solche Wannenzone des N-Typs 245 dient dazu zu verhindern, dass sich der Defektelektronenträger aus der Drain-Metallschicht oder der Elektrode 259 zu der N+-Source-Zone 230 bewegt. In einem Beispiel wird die Wannenzone des N-Typs 245 zu diesem Zweck so gebildet, dass sie eine höhere Konzentration an Fremdstoffen aufweist als die Drift-Zone des N-Typs 240. Dementsprechend findet, wenn sich Defektelektronenträger in der Drift-Zone 140 ansammeln, häufiger eine Leitfähigkeitsmodulation durch die Zunahme der Elektronenträger statt und als ein Ergebnis verringert sich der Widerstand. Deswegen sind die Elektronenträger in der Lage, sich einfach in die Drain-Zone zu bewegen, sogar bei einer geringen Spannung, wodurch eine niedrige Vce(sat)-Charakteristik erreicht wird.
  • Außerdem werden, wie in dem Beispiel der 5 veranschaulicht, die Gräben 211, 212, 213 und 214 in einer vorgegebenen Tiefe von der oberen Fläche des Substrats gebildet. Beispielsweise werden die Gräben 211, 212, 213 und 214 jeweils so gebildet, dass sie mit den Seiten der Floating-Zonen 220 und der Wannenzone 245 in Kontakt stehen. Im Folgenden werden zur Vereinfachung der Erläuterung die Gräben von links nach rechts in der Zeichnung als der erste Graben 211, der zweite Graben 212, der dritte Graben 213 bzw. der vierte Graben 214 bezeichnet. Beispielsweise können die Gräben vom ersten Graben bis zum vierten Graben 211, 212, 213, 214 durch das Ätzverfahren auf dem Halbleitersubstrat gebildet werden und werden jeweils durch ein identisches Verfahren so gebildet, dass sie eine zueinander identische Tiefe aufweisen.
  • Innerhalb jedes Grabens der Gräben 211, 212, 213, 214 werden eine Gate-Isolationsschicht 216 und eine Gate-Elektrode 215 gebildet. Die Gate-Elektrode 216 wird durch Abscheiden und Strukturieren von Polysilizium gebildet, welches ein leitfähiges Material ist.
  • Anschließend werden, wie in 5 veranschaulicht, Photomaskenstrukturen in dem Substrat gebildet und durch selektive Ionenimplantation eines Dotierstoffs des P-Typs unter Verwendung einer Maskenstruktur innerhalb einer Wannenzone des N-Typs 245 wird eine Basiszone des P-Typs 240 gebildet. Entsprechend wird der Bereich der Wannenzone des N-Typs 245 verringert. Außerdem kann ein Temperverfahren bei hoher Temperatur, z.B. 700 °C bis 900 °C, durchgeführt werden, um die Basiszone des P-Typs in die Richtung nach unten in dem Substrat auszudehnen.
  • 6 zeigt ein erstes Implantationsverfahren unter Verwendung von Dotierstoffen des P-Typs über der Basiszone des P-Typs. Auf dem Substrat werden P+-Maskenstrukturen 120 gebildet, um die P+-dotierte Zone 235 zu bilden. Die P+-Maskenstrukturen 120 werden auf den Gate-Elektroden 215 gebildet und dementsprechend wird das Substrat frei gelegt. Die erste P+-dotierte Zone 235 wird durch ein erstes Implantationsverfahren 285 unter Verwendung eines Dotierstoffs des P-Typs gebildet. Beispielsweise kann Bor als der P+-Dotierstoff verwendet werden, in anderen Beispielen werden jedoch andere geeignete Dotierstoffe verwendet. In einem Beispiel wird das lonenimplantationsverfahren unter Verwendung eines Bor-Dotierstoffs mit einer lonenimplantationsenergie von 100 keV bis 200 keV und einer Dosis von 1×1014/cm2 bis 1×1016/cm2 durchgeführt. Nach dem Bilden der ersten P+- dotierten Zone 235 wird ein schnelles thermisches Verfahren (Rapid Thermal Process, RTP) durchgeführt, um die P+-Dotierstoffe zu aktivieren. Somit ist das RTP eines der Aktivierungsverfahren. In einem Beispiel wird das RTP für 10 bis 20 Sekunden bei einer hohen Temperatur durchgeführt, z.B. einer Temperatur in einem Bereich von 850 °C bis 1200 °C.
  • Wie in dem Beispiel der 7 veranschaulicht, wird die N+-Source-Zone 230 gebildet. Beispielsweise wird die N+-Source-Zone 230 durch selektive Ionenimplantation unter Verwendung eines Dotierstoffs des N-Typs in dem Substrat gebildet. In einem solchen Beispiel ist eine Tiefe der N+-Source-Zone flacher als eine Tiefe der P+-dotierte Zone 235.
  • Beispielsweise kann ein alternatives Verfahren den folgenden Ablauf aufweisen. Zuerst wird die N+-Source-Zone 230 gebildet und anschließend wird eine P+-dotierte Zone gebildet. Es wird ein Aktivierungsverfahren angewendet, z.B. RTP. In diesem Beispiel diffundieren die Dotierstoffe des N-Typs in großer Menge in die P+- dotierte Zone 235. Dementsprechend kann ein Bereich der P+-dotierten Zone verringert werden. Außerdem kann in diesem Beispiel nicht genug von einem Sicherheitsbetriebsbereich (Safety Operation Area, SOA) sichergestellt werden. Jedoch wird, wie in einem Beispiel der vorliegenden Offenbarung, wenn unmittelbar nach dem ersten Implantationsverfahren ein Kurzzeittempern (Rapid Thermal Annealing, RTA) durchgeführt wird, die Diffusion der Dotierstoffe des N-Typs in die P+- dotierte Zone unterdrückt. Durch einen solchen Ansatz wird die P+-dotierte Zone in gewissem Maße sichergestellt. Dementsprechend kann ein ausreichender Betriebsbereich sichergestellt werden.
  • Wie in dem Beispiel der 8 veranschaulicht, wird auf der oberen Fläche des Substrats durch ein Verfahren der chemischen Abscheidung aus der Gasphase (CVD) eine dicke Zwischenschicht-Isolationsschicht 270 abgeschieden. Somit wird als eine Zwischenschicht-Isolationsschicht eine Isolationsschicht 270 der Siliziumoxid-Reihe verwendet. Beispielsweise kann die Isolationsschicht 270 zwei gestapelte Schichten umfassen. Die erste Schicht kann eine CVD-Oxidschicht sein und bei der zweiten Schicht kann es sich um eines aus Phosporsilikatglas(PSG)- oder Borphosphorsilikatglas(BPSG)-Materialien handeln. Diese sind jedoch nur beispielhafte Materialien und in anderen Beispielen können alternative Materialien mit ähnlichen Eigenschaften verwendet werden. Das PSG- oder BPSG-Material weist jedoch gute Fließeigenschaften auf und dadurch kann die Zwischenschicht-Isolationsschicht 270 abgeflacht werden. Dieser Ansatz wird gewählt, da es notwendig ist, die Zwischenschicht-Isolationsschicht 270 so zu bilden, dass sie abgeflacht wird, um eine Kontaktmaskenstruktur zu bilden. Außerdem wird die Kontaktmaskenstruktur 140 auf der Zwischenschicht-Isolationsschicht 270 gebildet. Unter Verwendung einer solchen Kontaktmaskenstruktur 140 als eine Maske wird auch ein Kontaktätzverfahren zum Ätzen eines Teils der Zwischenschicht-Isolationsschicht 270 durchgeführt.
  • 9 zeigt ein zweites Implantationsverfahren unter Verwendung von Dotierstoffen des P-typs zum Bilden einer P+-dotierten Zone in der Basiszone des P-Typs. Durch das Kontaktätzverfahren wird über der Gate-Elektrode 215 eine Isolationsschichtstruktur 270 gebildet. Es wird eine obere Fläche oder erste Fläche des Substrats 100 frei gelegt, umfassend die P+-dotierte Zone 235. Und zwar weist das frei gelegte Substrat eine P+-dotierte Zone 235 auf. Ein oberer Teil der P+-dotierten Zone wird während des Kontaktätzverfahrens in geringfügigem Maße entfernt. Dementsprechend wird ein oberer Teil der ersten P+-dotierten Zone 235 geätzt. Als ein Ergebnis wird die Gesamtdicke der ersten P+-dotierten Zone 235 dünner und der Bereich der P+-dotierten Zone 235 wird geringfügig verringert. Aufgrund dieser Verarbeitung nimmt die Dotierstoffkonzentration der P+-dotierten Zone 235 ab.
  • Deswegen wird, um die Änderungen an der Dotierstoffkonzentration der P+-dotierten Zone 235 zu kompensieren, ein zweites Implantationsverfahren 295 unter Verwendung von Dotierstoffen des P-Typs durchgeführt, wie in dem Beispiel der 9 veranschaulicht. Die verringerte Menge an Dotierstoff des P-Typs wird kompensiert durch die Durchführung des zweiten Implantationsverfahrens 295. Das Kompensationsverfahren umfasst ein zweites Implantationsverfahren 295 unter Verwendung von Dotierstoffen des P-Typs in die erste P+-dotierte Zone. Dementsprechend wird die Dotierstoffkonzentration der ersten dotierten Zone erhöht. Beispielsweise wird das zweite Implantationsverfahren 295 unter Verwendung von BF-Dotierstoffen mit einer Implantationsenergie von weniger als 100 keV und einer Implantationsdosis im Bereich von 1×1014/cm2 bis 1×1016/cm2 durchgeführt. Dies sind jedoch nur Beispiele und in anderen können nach Bedarf andere geeignete Dotierstoffe und Implantationsparameter verwendet werden. Die Dosis und die lonenimplantationsenergie des zweiten Implantationsverfahrens 295 sind gering im Vergleich zu dem ersten Implantationsverfahren 285. Deswegen kann man sagen, dass durch ein zweites Implantationsverfahren 295 eine zweite P+-dotierte Zone in der ersten P+-dotierten Zone gebildet wird.
  • Außerdem wird nach dem zweiten Implantationsverfahren ein Temperverfahren bei einer Temperatur unterhalb von 900 °C durchgeführt. Durch ein solches Temperverfahren wird eine durch das Kontaktätzverfahren verursachte Ätzbeschädigung des Substrats nachbehandelt. Eine Diffusion von N+-Dotierstoffen ist während dieses Temperverfahrens vernachlässigbar.
  • Wie in dem Beispiel der 10 veranschaulicht, wird auf der Isolationsschichtstruktur 270 und einem Substrat 100 eine Emitterelektrode 280 gebildet, wobei ein metallisches Material wie Aluminium (AI), Kupfer (Cu) oder eine Al/Cu-Legierung verwendet wird. Dies sind jedoch nur Beispiele und in anderen Beispielen werden andere geeignete metallische Materialien mit ähnlichen Eigenschaften verwendet. Die Emitterelektrode 280 und die Gate-Elektrode 215 sind durch die Gegenwart der Isolationsschichtstruktur 270 elektrisch voneinander getrennt. Die N+-Source-Zone 230 und die P+-dotierte Zone 235 sind mit der Emitterelektrode 280 elektrisch verbunden.
  • Ferner wird nach dem Bilden der Emitterelektrode eine Passivierungsschicht 290 gebildet, um zu verhindern, dass Feuchtigkeit und anderes potenziell schädliche Material in die Halbleitervorrichtung eindringen. Außerdem wird auf der Rückseite oder der zweiten Fläche des Substrats ein Rückseiten-Schleifverfahren durchgeführt. Durch das Rückseiten-Schleifverfahren wird ein Basissubstrat 254 beseitigt. Wenn das Basissubstrat 254 beseitigt ist, wird das Rückseiten-Schleifverfahren durchgeführt, bis die erste Epitaxieschicht 252 frei gelegt ist. Die zurückbleibende erste Epitaxieschicht 252 wird im Ergebnis zu einer N+-Feld-Stoppschicht 255. Daher ist es ein Vorteil dieses Beispiels, dass kein separates lonenimplantationsverfahren zum Bilden der N+-Feld-Stoppschicht 255 notwendig ist.
  • Die Feld-Stoppschicht 255 wirkt so, dass sie verhindert, dass sich das durch die Emitterelektrode gebildete elektrische Feld weiter zu der P+-Kollektorschicht 257 ausdehnt. Ohne die Feld-Stoppschicht 255 muss die Dicke der Drift-Zone 250 sehr dick gemacht werden, wobei in diesem Fall der Widerstand durch die Gegenwart einer Drift-Zone 250 erhöht wird, die mit einer niedrigen Dotierstoffkonzentration dotiert ist. Außerdem wird ohne die Feld-Stoppschicht 255 das elektrische Feld so gebildet, dass es sich tiefer nach unten ausdehnt, und die PN-Diode kann nicht gebildet werden, so dass die IGBT-Funktion, die für einen Strom hoher Kapazität verwendet wird, nicht richtig ausgebildet werden kann.
  • Als Nächstes wird eine P+-Kollektorschicht 257 gebildet. Schließlich wird eine Leistungs-Halbleitervorrichtung fertiggestellt durch die Abscheidung einer Drain-Elektrode 259.
  • 11 und 12 sind Vorrichtungssimulationsergebnisse, die dargestellt sind, um den Unterschied zwischen der alternativen Technologie und den vorliegenden Beispielen zu erläutern und zu veranschaulichen. 11 veranschaulicht ein Beispiel, das durch ein alternatives Verfahren hergestellt wird, und 12 entspricht einem Beispiel.
  • Wenn das Herstellungsverfahren durch ein alternatives Verfahren durchgeführt wird, wie in 11 bei (A) und (B) dargestellt, liegen die in 11 dargestellten Pfeile tiefer in der N+-Source-Zone 230 als in der P+-dotierten Zone 235. Insbesondere wird die P+-dotierte Zone 235 so gebildet, dass sie flacher ist. Außerdem ist zu beobachten, dass die Seitenwand 280a der Emitterelektrode 280 hauptsächlich mit der N+-Source-Zone 230 in Kontakt steht. Da die Konzentration der Dotierstoffe des N-typs an der unteren Ecke der Emitterelektrode lokal höher ist als die der Dotierstoffe des P-Typs, wird das Bor durch Phosphor verdrängt, welches ein Dotierstoff des N-Typs ist. Die Dotierstoffe des N-Typs diffundieren in Richtung der unteren Ecke der Emitterkontaktelektrode. Deswegen kann es in der alternativen Technologie aufgrund ihrer Empfindlichkeit für das dynamische Latch-up möglich sein, einen Sicherheitsbetriebsbereich mit umgekehrter Vorspannung (Reverse Bias Safety Operation Area, RBSOA) im Zustand umgekehrter Vorspannung zu erhalten. Der RBSOA-Parameter ist für eine Testung stabiler Betriebsbedingungen in der IGBT-Vorrichtung im ausgeschalteten Zustand relevant.
  • In den vorliegenden Beispielen jedoch, wie in 12 bei (A) und (B) dargestellt, wird die N+-Source-Zone 230 so gebildet, dass sie flacher ist als die P+- dotierte Zone 235. Dementsprechend wird eine wünschenswerte P+-dotierte Zone 235 sichergestellt. Ein Teil der P+-dotierten Zone, der die Seitenwand der Emitterelektrode kontaktiert, ist größer als ein Teil der N+-Source-Zone 230, der die Seitenwand der Emitterelektrode kontaktiert. Es ist in dem Beispiel der 12 zu sehen, dass die N+-Source-Zone 230 und die P+-dotierte Zone 235 gleichzeitig die Seitenwand 280a der Emitterelektrode 280 kontaktieren. Nach dem Aktivieren des Dotierstoffs des P-Typs, gefolgt von dem Dotierstoff des N-Typs, ist an der unteren Ecke des Emitterkontakts 280 eine stabile P+-Zone sichergestellt. Deswegen ist die Leistungsfähigkeit beim dynamischen Latch-up verbessert. Außerdem kann das fünffache RBSOA-Niveau sichergestellt werden. Als ein Ergebnis eines SOA-Tests wurden unter allen Untersuchungsbedingungen gute Ergebnisse erhalten und für die verschiedenen RTP-Bedingungen wurde kein signifikanter Unterschied bemerkt.
  • 13 ist eine Rasterelektronenmikroskopie(SEM)-Aufnahme eines Leistungs-Halbleiters gemäß einem Beispiel. Wie in der Zeichnung veranschaulicht, sind die N+-Source-Zone und die P+-dotierte Zone deutlich dargestellt. Es ist auch zu sehen, dass die SEM-Aufnahme mit dem Ergebnis der Vorrichtungssimulation nahezu identisch ist.
  • Das Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung gemäß den vorliegenden Beispielen liefert ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung, mit welchem durch die obige technische Konstruktion eine P+-dotierte Zone mit einem gewünschten Design sichergestellt werden kann und ein breites RBSOA-Fenster bereitgestellt werden kann.
  • Obwohl die vorliegende Offenbarung spezielle Beispiele umfasst, wird es bei Verständnis der Offenbarung der vorliegenden Patentanmeldung ersichtlich, dass in diesen Beispielen verschiedene Änderungen in Form und Einzelheiten vorgenommen werden können, ohne von der Idee und vom Umfang der Patentansprüche und ihrer Äquivalente abzuweichen. Die hierin beschriebenen Beispiele sind lediglich als Veranschaulichung zu betrachten und dienen nicht dem Zweck einer Beschränkung. Beschreibungen von Merkmalen oder Erscheinungsformen in jedem Beispiel sind so zu betrachten, dass sie auf ähnliche Merkmale oder Erscheinungsformen in anderen Beispielen anwendbar sind. Es können geeignete Ergebnisse erhalten werden, wenn die beschriebenen Techniken in einer anderen Reihenfolge durchgeführt werden und/oder wenn Komponenten in einem beschriebenen System, einer beschriebenen Architektur, Vorrichtung oder Schaltung in einer anderen Weise kombiniert und/oder durch andere Komponenten oder deren Äquivalente ersetzt oder ergänzt werden. Deswegen wird der Umfang der Offenbarung nicht durch die detaillierte Beschreibung definiert, sondern durch die Patentansprüche und deren Äquivalente, und alle Variationen innerhalb des Umfangs der Patentansprüche und deren Äquivalente sind so auszulegen, dass sie von der Offenbarung umfasst sind.

Claims (15)

  1. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung, umfassend: Bilden von Gräben in einem Substrat, wobei das Substrat eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche umfasst (S30); Bilden einer Gate-Isolationsschicht und einer Gate-Elektrode in jedem der Gräben; Bilden einer Basiszone des P-Typs zwischen den Gräben in dem Substrat (S40); Durchführen eines ersten Implantationsverfahrens unter Verwendung von Dotierstoffen des P-Typs, die auf die Basiszone des P-Typs implantiert werden (S50); Bilden einer N+-Source-Zone (230) in dem Substrat (S60); Bilden einer Zwischenschicht-Isolationszone auf der N+-Source-Zone (230) (S70); Durchführen eines zweiten Implantationsverfahrens unter Verwendung von Dotierstoffen des P-Typs, um eine P+-dotierte Zone (235) auf der Basiszone des P-Typs zu bilden (S80); Bilden einer Emitterelektrode in Kontakt mit der N+-Source-Zone (230) und der P+-dotierten Zone (235) (S90); Bilden einer Kollektorzone des P-Typs auf der zweiten Fläche des Substrats (S100); und Bilden einer Drain-Elektrode auf der Kollektorzone des P-Typs.
  2. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 1, ferner umfassend: Bilden einer Floating-Zone und einer Wannenzone des N-Typs (245) in dem Substrat.
  3. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Substrat eine erste Epitaxieschicht hoher Konzentration (250) und eine zweite Epitaxieschicht niedriger Konzentration (252) umfasst.
  4. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die P+-dotierte Zone (235) eine größere Tiefe aufweist als eine Tiefe der N+-Source-Zone (230).
  5. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die N+-Source-Zone (230) und die P+-dotierte Zone (235) jeweils eine Seitenwand der Emitterelektrode (280) kontaktieren.
  6. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: Durchführen eines schnellen thermischen Verfahrens nach dem Durchführen des ersten Implantationsverfahrens; und Durchführen eines Schleifverfahrens auf der zweiten Fläche des Substrats vor dem Bilden der Kollektorzone.
  7. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Ionenimplantationsenergie des ersten Implantationsverfahrens höher ist als eine Ionenimplantationsenergie des zweiten Implantationsverfahrens.
  8. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Dosishöhe des zweiten Implantationsverfahrens geringer ist als eine Dosishöhe des ersten Implantationsverfahrens.
  9. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung, umfassend: Bilden von Gräben in einem Substrat, welches eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche umfasst (S30); Bilden einer Gate-Isolationsschicht und einer Gate-Elektrode in jedem der Gräben; Bilden einer Basiszone des P-Typs in dem Substrat (S40); Bilden einer P+-dotierten Zone (235) (S50) und einer N+-Source-Zone in der Basiszone des P-Typs (S60); Bilden einer Zwischenschicht-Isolationsschicht auf der P+-dotierten Zone (235) und der N+-Source-Zone (230) (S70); Bilden einer Zwischenschicht-Isolationsschicht-Struktur auf der Gate-Elektrode und anschließend Durchführen eines Kompensationsverfahrens (S80); Bilden einer Emitterelektrode, welche die N+-Source-Zone (230) kontaktiert (S90); Bilden einer Kollektorzone auf der zweiten Fläche des Substrats (S100); und Bilden einer Drain-Elektrode auf der Kollektorzone.
  10. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 9, ferner umfassend: Durchführen eines schnellen thermischen Verfahrens nach dem Bilden der P+- dotierten Zone (235).
  11. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 9, wobei das Kompensationsverfahren Durchführen eines Implantationsverfahrens in die P+-dotierte Zone (235) unter Verwendung von Dotierstoffen des P-Typs umfasst.
  12. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 11, wobei ein Teil der P+-dotierten Zone (235), der eine Seitenwand der Emitterelektrode kontaktiert, größer ist als ein Teil der N+-Source-Zone (230), der die Seitenwand der Emitterelektrode (280) kontaktiert.
  13. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 1 oder Anspruch 9, wobei die Zwischenschicht-Isolationsschicht zwei gestapelte Schichten umfasst.
  14. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 13, wobei eine erste Schicht der Zwischenschicht-Isolationsschicht eine Oxidschicht einer chemischen Abscheidung aus der Gasphase (CVD) ist und eine zweite Schicht der Zwischenschicht-Isolationsschicht eines aus Phosporsilikatglas (PSG) und Borphosphorsilikatglas (BPSG) ist.
  15. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 1 oder Anspruch 9, wobei die Emitterelektrode (280) aus Aluminium (AI), Kupfer (Cu) oder einer Aluminium/Kupfer(Al/Cu)-Legierung gebildet wird.
DE102018102949.7A 2017-03-10 2018-02-09 Verfahren zur herstellung einer leistungs-halbleitervorrichtung Active DE102018102949B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170030500A KR20180104236A (ko) 2017-03-10 2017-03-10 전력 반도체 소자의 제조 방법
KR10-2017-0030500 2017-03-10

Publications (2)

Publication Number Publication Date
DE102018102949A1 true DE102018102949A1 (de) 2018-09-13
DE102018102949B4 DE102018102949B4 (de) 2021-07-15

Family

ID=63259160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018102949.7A Active DE102018102949B4 (de) 2017-03-10 2018-02-09 Verfahren zur herstellung einer leistungs-halbleitervorrichtung

Country Status (3)

Country Link
US (2) US10217836B2 (de)
KR (1) KR20180104236A (de)
DE (1) DE102018102949B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200105874A1 (en) 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
CN109494254A (zh) * 2018-10-16 2019-03-19 扬州国扬电子有限公司 改进栅控型功率器件安全工作区性能的自对准工艺
CN113193039A (zh) * 2021-04-09 2021-07-30 深圳深爱半导体股份有限公司 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6693310B1 (en) * 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6121089A (en) 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
CN1268003C (zh) 2001-02-01 2006-08-02 三菱电机株式会社 半导体器件及其制造方法
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP3934613B2 (ja) 2004-01-21 2007-06-20 株式会社東芝 半導体装置
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
EP2955758B1 (de) * 2013-08-06 2018-03-07 Fuji Electric Co., Ltd. Trench-gate-mos-halbleiterbauelement und verfahren zur herstellung davon
WO2015050262A1 (ja) * 2013-10-04 2015-04-09 富士電機株式会社 半導体装置
JP2015177010A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
JP6267624B2 (ja) * 2014-10-24 2018-01-24 住友電気工業株式会社 炭化珪素半導体装置
JP6729999B2 (ja) * 2015-02-16 2020-07-29 富士電機株式会社 半導体装置
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102015117469A1 (de) * 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
JP6566835B2 (ja) * 2015-10-22 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107452627B (zh) * 2016-06-01 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
US10157983B2 (en) * 2017-03-09 2018-12-18 Maxpower Semiconductor Inc. Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands

Also Published As

Publication number Publication date
KR20180104236A (ko) 2018-09-20
US20180358451A1 (en) 2018-12-13
US10686051B2 (en) 2020-06-16
US10217836B2 (en) 2019-02-26
DE102018102949B4 (de) 2021-07-15
US20180261680A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE102006047244B4 (de) Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE19701189A1 (de) Halbleiterbauteil
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102013112608B4 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102013112012A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102012107988A1 (de) Halbleiterbauelement mit vergrabener Elektrode
DE102013105009A1 (de) Halbleitervorrichtung mit einer Silikatglasstruktur und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102015118616B3 (de) Latchup-fester Transistor
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final