DE102013105009A1 - Halbleitervorrichtung mit einer Silikatglasstruktur und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einer Silikatglasstruktur und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013105009A1
DE102013105009A1 DE201310105009 DE102013105009A DE102013105009A1 DE 102013105009 A1 DE102013105009 A1 DE 102013105009A1 DE 201310105009 DE201310105009 DE 201310105009 DE 102013105009 A DE102013105009 A DE 102013105009A DE 102013105009 A1 DE102013105009 A1 DE 102013105009A1
Authority
DE
Germany
Prior art keywords
continuous
silicate glass
layer
glass structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310105009
Other languages
English (en)
Other versions
DE102013105009B4 (de
Inventor
Hans-Joachim Schulze
Alexander Susiti
Markus Zundel
Reinhard Ploss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013105009A1 publication Critical patent/DE102013105009A1/de
Application granted granted Critical
Publication of DE102013105009B4 publication Critical patent/DE102013105009B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Halbleiterkörper (105) mit einer ersten Oberfläche (110). Die Halbleitervorrichtung umfasst weiterhin eine kontinuierliche Silikatglasstruktur (115) über der ersten Oberfläche (110). Ein erster Teil (115a) der kontinuierlichen Glasstruktur (115) über einem aktiven Gebiet (105a) des Halbleiterkörpers (105) umfasst eine erste Zusammensetzung von Dotierstoffen, die von einer zweiten Zusammensetzung von Dotierstoffen in einem zweiten Teil (115b) der kontinuierlichen Glasstruktur (115) über einem Gebiet (105b) des Halbleiterkörpers (105) außerhalb des aktiven Gebietes (105a) verschieden ist.

Description

  • HINTERGRUND
  • Randabschlussgebiete von Halbleitervorrichtungen, beispielsweise Leistungshalbleitervorrichtungen mit Sperrspannungsvermögen von einigen hundert oder tausend Volt, sind empfindlich gegenüber Ladungen, die in Dielektrika angesammelt sind, welche Oberflächen bedecken. Positive und negative Ladungen können beide die Sperrspannungsvermögen von Halbleitervorrichtungen, beispielsweise Bipolartransistoren mit isoliertem Gate (IGBTs), FETs (Feldeffekttransistoren) oder Dioden nachteilhaft beeinträchtigen. Da in Dielektrika angesammelte Ladungen durch elektrische Felder verschoben werden können, kann dies zu Instabilitäten während eines Betriebs der Halbleitervorrichtungen führen. Jegliche Art von Junction- bzw. Übergangsabschlüssen, beispielsweise Feldringstrukturen, Randabschlussstrukturen mit Veränderung der lateralen Dotierung (VLD) oder Randabschlussstrukturen mit einer Junction- bzw. Übergangsabschlusserstreckung oder -ausdehnung (JTE) kann nachteilhaft beeinträchtigt sein und eine Zuverlässigkeit der Halbleitervorrichtung zerstören. In dem Randabschlussgebiet kann eine beträchtliche Menge an unerwünschten Ladungen angesammelt sein, da das Randabschlussgebiet zu einem wesentlichen Teil der gesamten Chipfläche beitragen kann. Als ein Beispiel können positive Ladungen in Oxiden aufgrund eines Vorhandenseins von Alkalimetallen, beispielsweise Natrium (Na) und/oder Kalium (K), und negative Ladungen aufgrund eines Vorhandenseins von Unreinheiten, beispielsweise OH– vorliegen.
  • Es ist wünschenswert, die Zuverlässigkeit von Halbleitervorrichtungen zu verbessern und ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, welche den obigen Forderungen genügen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese einen Halbleiterkörper mit einer ersten Oberfläche. Die Halbleitervorrichtung umfasst weiterhin eine kontinuierliche, d.h. zusammenhängende Silikatglasstruktur über der ersten Oberfläche. Ein erster Teil der kontinuierlichen Glasstruktur über einem aktiven Gebiet des Halbleiterkörpers umfasst eine erste Zusammensetzung von Dotierstoffen, die sich von einer zweiten Zusammensetzung von Dotierstoffen in einem zweiten Teil der kontinuierlichen Glasstruktur über einem Gebiet des Halbleiterkörpers außerhalb des aktiven Gebiets unterscheidet.
  • Gemäß einem anderen Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese einen Halbleiterkörper mit einer ersten Oberfläche. Die Halbleitervorrichtung umfasst weiterhin eine kontinuierliche Silikatglasstruktur über der ersten Oberfläche. Wenigstens ein Teil der kontinuierlichen Glasstruktur umfasst eine Konzentration von wenigstens einem Stoff aus Phosphor und Bor, der um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur abnimmt, wobei die zweite Seite näher an der ersten Oberfläche des Halbleiterkörpers ist als die zweite Seite.
  • Gemäß einem anderen Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese einen Halbleiterkörper mit einer ersten Oberfläche. Die Halbleitervorrichtung umfasst weiterhin einen kontinuierlichen Silikatglasschichtstapel über der ersten Oberfläche. Der Silikatglasschichtstapel umfasst wenigstens eine BPSG-Schicht (Borphosphorsilikatglasschicht) und eine PSG-Schicht (Phosphorsilikatglasschicht).
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer kontinuierlichen Silikatglasstruktur über einer ersten Oberfläche eines Halbleiterkörpers mit einem ersten Teil der kontinuierlichen Glasstruktur über einem aktiven Gebiet des Halbleiterkörpers und einem zweiten Teil der kontinuierlichen Glasstruktur über einem Gebiet des Halbleiterkörpers außerhalb des aktiven Gebiets. Eine erste Zusammensetzung von Dotierstoffen, die in dem ersten Teil der kontinuierlichen Glasstruktur enthalten ist, weicht von einer zweiten Zusammensetzung von Dotierstoffen in dem zweiten Teil der kontinuierlichen Glasstruktur ab.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer kontinuierlichen Silikatglasstruktur über einer ersten Oberfläche eine Halbleiterkörpers. Das Verfahren umfasst weiterhin ein Bilden einer Konzentration von wenigstens einem Stoff aus Phosphor und Bor in wenigstens einem Teil der kontinuierlichen Glasstruktur, wobei die Konzentration um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur abnimmt. Die zweite Seite ist enger zu der ersten Oberfläche des Halbleiterkörpers als die erste Seite.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und nach Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Erfindung zu liefern, und sie sind in die Offenbarung eingebunden und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, wenn sie unter Bezugnahme auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1 veranschaulicht eine Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung mit einer Silikatglasstruktur, die verschiedene Zusammensetzungen von Dotierstoffen in einem ersten Gebiet und in einem zweiten Gebiet hat.
  • 2 veranschaulicht eine Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung mit einer Silikatglasstruktur, die verschiedene Zusammensetzungen von Dotierstoffen in einem ersten Gebiet mit einem Silikatglasschichtstapel und in einem zweiten Gebiet hat.
  • 3 und 4A veranschaulichen Schnittdarstellungen von Ausführungsbeispielen einer Halbleitervorrichtung mit einer Silikatglasstruktur, die verschiedene Zusammensetzungen von Dotierstoffen in einem ersten Gebiet und in einem zweiten Gebiet mit einem Silikatglasschichtstapel hat.
  • 4B veranschaulicht eine Schnittdarstellung eines anderen Ausführungsbeispiels einer Halbleitervorrichtung mit einem Silikatglasschichtstapel.
  • 5 veranschaulicht eine Schnittdarstellung eines Ausführungsbeispiels einer Halbleitervorrichtung mit einer Silikatglasstruktur, die Silikatgebiete mit Dotierstoffen hat, die unter einer hohen Dosis und bei niedriger Energie implantiert sind.
  • 6 veranschaulicht ein Beispiel eines Profils von implantierten Phosphor längs einer Linie AA', die in 5 veranschaulicht ist.
  • 7 veranschaulicht ein Ausführungsbeispiel eines Prozessflusses des Herstellens einer Halbleitervorrichtung mit einer Silikatglasstruktur, die verschiedene Zusammensetzungen von Dotierstoffen in einem ersten Gebiet und in einem zweiten Gebiet hat.
  • 8 veranschaulicht ein Ausführungsbeispiel eines Prozessflusses des Herstellens einer Halbleitervorrichtung mit einer Silikatglasstruktur, die Silikatgebiete mit Dotierstoffen hat, die unter einer hohen Dosis und bei niedriger Energie implantiert sind.
  • 9A bis 9D veranschaulichen schematische Schnittdarstellungen eines Halbleiterkörpers, der Implantationen unter hoher Dosis und niedriger Energie in eine Polysiliziumschicht in einem Graben bzw. Trench unterworfen ist.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die als Teil eines Ausführungsbeispiels veranschaulicht oder beschrieben sind, zusammen mit anderen Ausführungsbeispielen verwendet werden, um zu einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind unter Verwendung einer speziellen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente oder Herstellungsprozesse mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, wenn nicht etwas anderes festgestellt wird.
  • Der in der Beschreibung verwendete Ausdruck "elektrisch gekoppelt" soll nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen. Vielmehr können dazwischen liegende Elemente zwischen den "elektrisch gekoppelten" Elementen vorgesehen sein. Als ein Beispiel kann keines, ein Teil oder können alle dazwischen liegende(n) Element(e) steuerbar sein, um eine niederohmige Verbindung und zu einer anderen Zeit eine nicht niederohmige Verbindung zwischen den "elektrisch gekoppelten" Elementen zu liefern. Der Ausdruck "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen, beispielsweise eine Verbindung über ein Metall und/oder einen hochdotierten Halbleiter, beschreiben.
  • Einige Figuren beziehen sich auf relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp. Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die geringer ist als die Dotierungskonzentration eines "n"-Dotierungsbereiches, während ein "n+"-Dotierungsbereich eine größere Dotierungskonzentration hat als der "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration können die gleiche absolute Dotierungskonzentration haben, müssen diese aber nicht aufweisen. Beispielsweise können zwei verschiedene n+-dotierte Bereiche unterschiedliche absolute Dotierungskonzentrationen haben. Das Gleiche gilt beispielsweise für einen n—dotierten und einen p+-dotierten Bereich. In den unten beschriebenen Ausführungsbeispielen ist ein Leitungs- bzw. Leitfähigkeitstyp der veranschaulichten Halbleiterbereiche als n-Typ oder p-Typ und genauer als ein Typ aus einem n–-Typ, einem n-Typ, einem n+-Typ, einem p–-Typ, einem p-Typ und einem p+-Typ angegeben. In jedem der veranschaulichten Ausführungsbeispiele kann der Leitfähigkeitstyp der gezeigten Halbleiterbereiche umgekehrt sein. Mit anderen Worten, in einem alternativen Ausführungsbeispiel zu irgendeinem der unten beschriebenen Ausführungsbeispiele kann ein gezeigter p-Typ-Bereich ein n-Typ und ein gezeigter n-Typ-Bereich ein p-Typ sein.
  • 1 veranschaulicht eine Schnittdarstellung einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel. Die Halbleitervorrichtung 100 umfasst einen Halbleiterkörper 105 mit einer ersten Oberfläche 110. Eine kontinuierliche Silikatglasstruktur 115 ist über der ersten Oberfläche 110 gebildet. Ein erster Teil 115a der kontinuierlichen Glasstruktur 115 über einer aktiven Fläche bzw. einem aktiven Gebiet 105a des Halbleiterkörpers 105 umfasst eine erste Zusammensetzung von Dotierstoffen, die sich von einer zweiten Zusammensetzung von Dotierstoffen in einem zweiten Teil 115b der kontinuierlichen Glasstruktur 115 über einer Fläche bzw. einem Gebiet 105b des Halbleiterkörpers 105 außerhalb des aktiven Gebiets 105a unterscheidet.
  • Die Halbleitervorrichtung 100 kann irgendeine Halbleitervorrichtung sein, die einen IGBT, einen FET, beispielsweise einen Metall-Oxid-Halbleiter-FET (MOSFET) und eine Diode umfasst. Gemäß einem Ausführungsbeispiel ist die Halbleitervorrichtung 100 eine Leistungshalbleitervorrichtung, die nach ähnlichen Prinzipien zu ihrem Niederleistungs-Gegenstück arbeitet, jedoch in der Lage ist, eine größere Menge an Strom zu führen und insbesondere auch eine größere Rückwärts-Vorspannung in einem Aus-Zustand auszuhalten. Als ein Beispiel ist die Halbleitervorrichtung 100 eine Leistungshalbleitervorrichtung, die gestaltet ist, Rückwärts-Vorspannungen, die 30 V überschreiten, zu sperren und/oder Ströme, die 1A überschreiten, zu schalten.
  • Der Halbleiterkörper 105 umfasst ein Halbleitersubstrat, beispielsweise ein Siliziumsubstrat, ein Verbindungshalbleitersubstrat, ein Silizium-auf-Isolator-(SOI-)Substrat mit keiner, einer oder mehreren Halbleiterschichten, beispielsweise epitaktischen Halbleiterschichten, die darauf gebildet sind.
  • In dem aktiven Gebiet 105a der Halbleitervorrichtung 100 sind Vorrichtungselemente vorhanden, die in dem Gebiet 105b, das das aktive Gebiet 105a umgibt, abwesend sind. Als ein Beispiel kann das das aktive Gebiet 105a umgebende Gebiet 105b ein Randabschlussgebiet mit einer oder mehreren Feldringstrukturen, VLD-Randabschlussstrukturen und JTE-Randabschlussstrukturen umfassen. Vorrichtungselemente, die in dem aktiven Gebiet 105a vorhanden und in dem das aktive Gebiet 105a umgebenden Gebiet 105b abwesend sind, können eine Gateelektrode und/oder Source und/oder Body von IGBTs und FETs und Anodenemitter oder Kathodenemitter einer Diode umfassen.
  • Gemäß einem Ausführungsbeispiel grenzt die Silikatglasstruktur 115 an den Halbleiterkörper 105 an der Oberfläche 110 in dem Gebiet 105b. Mit anderen Worten, die Silikatglasstruktur 115 ist in Kontakt mit dem Halbleiterkörper 105 in dem Gebiet 105b. Die Silikatglasstruktur 115 kann Durchgangslochteile beispielsweise in dem aktiven Gebiet 105a und/oder dem Gebiet 105b umfassen, die Kontaktstrukturen einschließen können, die gestaltet sind, um Halbleiterbereiche in dem Halbleiterkörper 105 und eine Verdrahtung, die über der Silikatglasstruktur 115 angeordnet ist, elektrisch zu koppeln.
  • Gemäß einem Ausführungsbeispiel ist eine Dicke d1 der Silikatglasstruktur 115 in dem ersten Teil 115a gleich zu einer Dicke d2 in dem zweiten Teil 115b. Als ein Beispiel können die verschiedenen Zusammensetzungen der Dotierstoffe in dem ersten Teil 115a und in dem zweiten Teil 115b, d.h., die ersten und zweiten Zusammensetzungen, gebildet werden, indem Dotierstoffe den einen Teil aus dem ersten Teil 115a und dem zweiten Teil 115b durch ein geeignetes Verfahren eingeführt werden, beispielsweise durch Einführen der Dotierstoffe während einer epitaktischen Abscheidung oder durch Ionenimplantation einschließlich einer Ionen-Shower-Implantation oder einer Plasmaabscheidung für Implantationen mit hoher Dosis und niedriger Energie. Als ein weiteres Beispiel können die verschiedenen Zusammensetzungen der Dotierstoffe in dem ersten Teil 115a und in dem zweiten Teil 115b durch Einführen von verschiedenen Typen und/oder Konzentrationen von Dotierstoffen in den ersten Teil 115a und den zweiten Teil 115b mittels eines geeigneten Verfahrens, beispielsweise Ionenimplantation einschließlich einer Ionen-Shower-Implantation für Implantationen mit hoher Dosis und niedriger Energie gebildet werden.
  • Gemäß einem anderen Ausführungsbeispiel ist eine Dicke d1 der Silikatglasstruktur 115 in dem ersten Teil 115a größer als eine Dicke d2 des zweiten Teils 115b, d.h. d1 > d2. Als ein Beispiel kann der erste Teil 115a eine höhere Anzahl an gestapelten Silikatglasschichten als der zweite Teil 115b umfassen. Gemäß noch einem anderen Ausführungsbeispiel ist eine Dicke d1 der Silikatglasstruktur 115 in dem ersten Teil 115a kleiner als eine Dicke d2 des zweiten Teils 115b, d.h. d1 < d2. Als ein Beispiel kann der erste Teil 115a eine kleinere Anzahl an gestapelten Silikatglasschichten als der zweite Teil 115b umfassen.
  • Gemäß einem anderen Ausführungsbeispiel ist wenigstens ein Verdrahtungspegel bzw. eine Verdrahtungsebene einschließlich eines Metalls über der kontinuierlichen Silikatglasstruktur 115 angeordnet, und ein Verdrahtungspegel bzw. eine Verdrahtungsebene einschließlich eines Metalls ist abwesend zwischen der kontinuierlichen Silikatglasstruktur 115 und der Oberfläche 110 des Halbleiterkörpers 105 in dem zweiten Gebiet 105b. In dem aktiven Gebiet 105a kann die kontinuierliche Silikatglasstruktur 115 Durchgangslöcher einschließlich Kontakten umfassen.
  • Eine Bildung von verschiedenen Zusammensetzungen von Dotierstoffen in dem ersten Teil 115a und in dem zweiten Teil 115b der Silikatglasstruktur 115 erlaubt eine bessere Einstellung der Eigenschaften der Silikatglasstruktur 115 auf spezifische Anforderungen in dem ersten Teil 115a und in dem zweiten Teil 115b, die abweichend sein können. Als ein Beispiel können Anforderungen an eine Fließeigenschaft der Silikatglasstruktur 115 höher in dem ersten Teil 115a als in dem zweiten Teil 115b aufgrund einer stärker ausgedrückten Topologie innerhalb des aktiven Zellgebiets als in dem Randabschlussgebiet sein. Dies erlaubt ein Fokussieren auf eine Getter-Wirksamkeit in dem Randabschlussgebiet und auf eine Fließeigenschaft in dem aktiven Zellgebiet beispielsweise durch Verwenden von getterwirksamen Phosphorsilikatglas (PSG) in dem Randabschlussgebiet, das gewöhnlich das empfindlichste Gebiet hinsichtlich positiven oder negativen Ladungen aufgrund relativ hoher elektrischer Felder in diesem Gebiet ist, und Borphosphorsilikatglas (BPSG) mit einer vorteilhaften Fließeigenschaft in dem aktiven Zellgebiet. Da verschiedene Zusammensetzungen von Dotierstoffen in der Silikatglasstruktur 115 ein Verbessern von verschiedenen Eigenschaften der Silikatglasstruktur erlauben, kann die Zuverlässigkeit der Halbleitervorrichtung durch Einstellen der Zusammensetzungen der Dotierstoffe in der Silikatglasstruktur 115 auf spezifische Anforderungen in dem ersten Teil 115a und in dem zweiten Teil 115b verbessert werden.
  • Gemäß einem Ausführungsbeispiel einer Halbleitervorrichtung 200, die in 2 veranschaulicht ist, umfasst der erste Teil 115a der kontinuierlichen Silikatglasstruktur 115 eine Borphosphorsilikatglas-(BPSG-)Schicht 117. Der erste Teil 115a der kontinuierlichen Glasstruktur 115 umfasst einen Silikatglasschichtstapel, und die BPSG-Schicht 117 ist eine unterste Schicht des Stapels und hat eine kürzere Distanz zu der ersten Oberfläche 110 des Halbleiterkörpers 105 als eine oberste Silikatglasschicht 118 des Schichtstapels. Zwischen der BPSG-Schicht 117 und der obersten Silikatglasschicht 118 kann keine, eine oder können mehrere zusätzliche Silikatglasschichten gebildet sein. Der Schichtstapel in dem ersten Teil 115a der Silikatglasstruktur 115 umfasst wenigstens eine Schicht aus einer Borsilikatglas-(BSG-)Schicht und einer Phosphorsilikatglas-(PSG-)Schicht über der BPSG-Schicht 117. Gemäß einem Beispiel ist die oberste Schicht 118 spiel ist die oberste Schicht 118 die Phosphorsilikatglas-(PSG-)Schicht. Gemäß einem anderen Ausführungsbeispiel ist eine optionale Silikatglasschicht zwischen der BPSG-Schicht 117 in der Art eines Sandwich gelegen, und die oberste Silikatglasschicht 118 ist die PSG-Schicht. Gemäß einem anderen Ausführungsbeispiel kann eine undotierte Silikatglas-(USG-)Schicht zwischen dem Halbleiterkörper 105 und der BPSG-Schicht 117 vorgesehen sein, beispielsweise eine dünne USG-Schicht. Weiterhin kann eine USG-Schicht auf der obersten Silikatglasschicht 118 vorgesehen sein, um eine Diffusion von Dotierstoffen aus der Silikatglasstruktur 115 in den Halbleiterkörper 105 und/oder in die Umgebung zu vermeiden oder zu reduzieren. Dadurch kann eine Wechselwirkung oder eine Reaktion zwischen dem Dotierstoff und der Umgebung, beispielsweise Phosphorsäure, vermieden oder reduziert werden. Dies erlaubt es, höhere P-Konzentrationen als üblich zu verwenden, beispielsweise mehr als 8 % oder mehr als 10 %. Als ein weiteres Beispiel kann die BPSG-Schicht 117 auch eine PSG-Schicht sein, und die PSG-Schicht 118 kann eine BPSG-Schicht sein.
  • Gemäß einem Ausführungsbeispiel wird eine Silikatglasschicht 119 in dem zweiten Teil 115b der Silikatglasstruktur 115 zusammen mit der obersten Schicht 118 in dem ersten Teil 115a beispielsweise durch konforme Schichtabscheidung nach einem Mustern der BPSG-Schicht 117 und optionaler (zusätzlicher) undotierter oder dotierter Silikatglasschichten darauf gebildet. Die Silikatglasschichten 118, 119 können einen Stapel von einzelnen Silikatglasschichten oder einzige PSG-Schicht umfassen. Gemäß einem anderen Ausführungsbeispiel werden die Silikatglasschichten 118 und 119 nacheinander gebildet, beispielsweise wird die Silikatglasschicht 118 vor der Silikatglasschicht 119 gebildet. In diesem Fall kann die Silikatglasschicht 118 zusammen mit der BPSG-Schicht 117 gemustert werden. Gemäß einem anderen Beispiel wird die Silikatglasschicht 119 vor der Silikatglasschicht 118 gebildet. Eine Dicke d1 der kontinuierlichen Silikatglasstruktur 115 in dem ersten Teil 115a ist höher als eine Dicke d2 der kontinuierlichen Silikatglasstruktur 115 in dem zweiten Teil 115b.
  • In der vorliegenden Beschreibung liegt ein Gewichtsprozentverhältnis zwischen Bor und Phosphor, d.h. B/P in BPSG, in einem Bereich von 30 % bis 70 %. Ein Gewichtsprozentverhältnis zwischen Bor und Phosphor, d.h. B/P in PSG, ist in einem Bereich von 0 % bis 10 %. Ein Gewichtsprozentverhältnis zwischen Bor und Phosphor, d.h. B/P in BSG, ist in einem Bereich von 90 % bis 100 %. Weiterhin umfasst eine Konzentration von wenigstens einem Stoff aus B und P in BPSG, PSG und BSG wenigstens 1020 cm–3 oder wenigstens 5 × 1020 cm–3 oder wenigstens 3 × 1021 cm–3.
  • Gemäß einem Ausführungsbeispiel einer Halbleitervorrichtung 300, die in 3 veranschaulicht ist, umfasst der zweite Teil 115b der kontinuierlichen Silikatglasstruktur 115 eine PSG-Schicht 121. Der zweite Teil 115b der kontinuierlichen Glasstruktur 115 umfasst einen Silikatglasschichtstapel, und die PSG-Schicht 121 ist eine unterste Schicht des Stapels und hat eine kürzere Distanz zu der ersten Oberfläche 110 des Halbleiterkörpers 105 als eine oberste Silikatglasschicht 122 des Schichtstapels. Zwischen der PSG-Schicht 121 und der obersten Silikatglasschicht 122 kann keine, eine oder können mehrere zusätzliche Silikatglasschichten gebildet sein. Der Schichtstapel in dem zweiten Teil 115b umfasst wenigstens eine Schicht aus einer BSG-Schicht und einer BPSG-Schicht über der PSG-Schicht 121. Gemäß einem Beispiel ist die oberste Schicht 122 eine BSG-Schicht. Gemäß einem anderen Ausführungsbeispiel ist eine optionale Silikatglasschicht in der Art eines Sandwich zwischen der PSG-Schicht 121 vorgesehen, und die oberste Silikatglasschicht 122 ist eine BPSG-Schicht.
  • Gemäß einem Ausführungsbeispiel ist eine Silikatglasschicht 123 in dem ersten Teil 115a der Silikatglasstruktur 115 zusammen mit der obersten Schicht 122 in dem zweiten Teil 115b gebildet, beispielsweise durch konforme Schichtabscheidung nach einem Mustern der PSG-Schicht 121 und optionaler zusätzlicher Silikatglasschichten darauf. Die Silikatglasschichten 122, 123 können einen Stapel von einzelnen Silikatglasschichten umfassen. Gemäß einem anderen Ausführungsbeispiel werden die Silikatglasschichten 122 und 123 nacheinander gebildet, beispielsweise wird die Silikatglasschicht 122 vor der Silikatglasschicht 123 gebildet. In diesem Fall kann die Silikatglasschicht 122 zusammen mit der PSG-Schicht 121 gemustert werden. Gemäß einem anderen Beispiel wird die Silikatglasschicht 123 vor der Silikatglasschicht 122 gebildet. Eine Dicke d1 der kontinuierlichen Silikatglasstruktur 115 in dem zweiten Teil 115b ist höher bzw. größer als eine Dicke d2 der kontinuierlichen Silikatglasstruktur 115 in dem ersten Teil 115a. Ähnlich zu dem oben beschriebenen Ausführungsbeispiel kann eine USG-Schicht zwischen dem Halbleiterkörper 105 und der PSG-Schicht 121 und/oder der Silikatglasschicht 123, beispielsweise eine dünne USG-Schicht, oder auf den Silikatglasschichten 122 und/oder 123 vorgesehen sein.
  • Gemäß einem Ausführungsbeispiel einer Halbleitervorrichtung 400, die in 4A veranschaulicht ist, umfasst der zweite Teil 115b der kontinuierlichen Silikatglasstruktur 115 eine BSG-Schicht 124. Der zweite Teil 115b der kontinuierlichen Glasstruktur 115 umfasst einen Silikatglasschichtstapel, und die BSG-Schicht 124 ist eine unterste Schicht des Stapels und hat eine kürzere Distanz zu der ersten Oberfläche 110 des Halbleiterkörpers 105 als eine oberste Silikatglasschicht 125 des Schichtstapels. Zwischen der BSG-Schicht 124 und der obersten Silikatglasschicht 125 kann keine, eine oder können mehrere zusätzliche Silikatglasschichten gebildet sein. Der Schichtstapel in dem zweiten Teil 115b umfasst wenigstens eine Schicht aus einer PSG-Schicht und einer BPSG-Schicht über der BSG-Schicht 124. Gemäß einem Beispiel ist die oberste Schicht 125 eine PSG-Schicht. Gemäß einem anderen Ausführungsbeispiel ist eine optionale Silikatglasschicht in der Art eines Sandwich zwischen der BSG-Schicht 124 vorgesehen, und die oberste Silikatglasschicht 125 ist eine PSG-Schicht.
  • Gemäß einem Ausführungsbeispiel wird eine Silikatglasschicht 126 in dem ersten Teil 115a zusammen mit der obersten Schicht 125 in dem zweiten Teil 115b beispielsweise durch konforme Schichtabscheidung nach einem Mustern der BSG-Schicht 124 und optionaler zusätzlicher Silikatglasschichten darauf gebildet. Die Silikatglasschichten 125, 126 können einen Stapel von einzelnen Silikatglasschichten umfassen. Gemäß einem anderen Ausführungsbeispiel werden die Silikatglasschichten 125 und 126 nacheinander gebildet, beispielsweise wird die Silikatglasschicht 125 vor der Silikatglasschicht 126 gebildet. In diesem Fall kann die Silikatglasschicht 125 zusammen mit der BSG-Schicht 124 gemustert werden. Gemäß einem anderen Beispiel wird die Silikatglasschicht 126 vor der Silikatglasschicht 125 gebildet. Eine Dicke d2 der kontinuierlichen Silikatglasstruktur 115 in dem zweiten Teil 115b ist höher oder größer als eine Dicke d1 der kontinuierlichen Silikatglasstruktur 115 in dem ersten Teil 115a. Ähnlich zu dem oben beschriebenen Ausführungsbeispiel kann eine USG-Schicht zwischen dem Halbleiterkörper 105 und der BSG-Schicht 124 und/oder der Silikatglasschicht 126, beispielsweise eine dünne USG-Schicht, oder auf den Silikatglasschichten 125 und/oder 126 vorgesehen sein.
  • Gemäß einem Ausführungsbeispiel wird die erste Zusammensetzung von Dotierstoffen in den ersten Teil 115a der Silikatglasstruktur 115, die von der zweiten Zusammensetzung von Dotierstoffen und dem zweiten Teil 115b abweicht, durch eine Implantation mit hoher Dosis und niedriger Energie, beispielsweise durch eine maskierte Ionen-Shower-Implantation oder durch eine maskierte Plasmaabscheidung in einer oder in mehreren Silikatglasschichten 117...126 der in den 2 bis 4A veranschaulichten Ausführungsbeispiele oder in einem Teil, beispielsweise dem ersten Teil 115a oder dem zweiten Teil 115b der Silikatglasstruktur 115, die in dem in 1 veranschaulichten Ausführungsbeispiel oben beschrieben ist, gebildet. Der Teil der Silikatglasstruktur 115, der Dotierstoffe umfasst, die durch Implantation mit der hohen Dosis und niedriger Energie eingeführt sind, umfasst eine Konzentration von wenigstens einem Stoff aus Phosphor und Bor, der um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur 115 abnimmt, wobei die zweite Seite enger zu der ersten Oberfläche 110 des Halbleiterkörpers 105 als die erste Seite ist. Gemäß einem Ausführungsbeispiel liegt eine Dosis von wenigstens einem Stoff aus Phosphor und Bor, die in die Silikatglasstruktur 115 durch eine Implantation mit einer hohen Dosis und niedriger Energie eingeführt sind, in einem Bereich zwischen 5 × 1016 cm–2 und 5 × 1017 cm–2. Als ein Beispiel umfasst der zweite Teil 115b Dotierstoffe, die durch eine Implantation mit hoher Dosis und niedriger Energie eingebracht sind, so dass eine Konzentration von wenigstens einem Stoff aus Phosphor und Bor um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur 115 abnimmt.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung 450, die in 4B veranschaulicht ist, umfasst ein kontinuierlicher Silikatglasschichtstapel 460 über einer Oberfläche 470 eines Halbleiterkörpers 465 eine PSG-Schicht 461 und eine BPSG-Schicht 462. Eine Bildung des kontinuierlichen Silikatglasschichtstapels 460 kann ohne Lithographie ausgeführt werden. Der kontinuierliche Silikatglasschichtstapel 460 kann weitere Silikatglasschichten, beispielsweise optionale USG- oder BSG-Schichten oder sogar weitere PSG- oder BPSG-Schichten umfassen. Diese Schichten können unter, zwischen oder über der PSG-Schicht 461 und der BPSG-Schicht 462 angeordnet sein. Die Anordnung der PSG-Schicht 461 und der BPSG-Schicht 462 kann auch entgegengesetzt zu der Darstellung von 4B sein, d.h., die PSG-Schicht 461 kann über der BPSG-Schicht 462 angeordnet sein. Als ein Beispiel kann der kontinuierliche Silikatschichtstapel 460 eine Folge von einer optionalen USG-Schicht, einer PSG-Schicht, einer optionalen BSG-Schicht und einer BPSG-Schicht umfassen. Die Dotierung dieser Schichten kann durch Einführen der Dotierstoffe während der Abscheidung dieser Schichten oder durch Implantations- oder Plasmaabscheidungsschritte, die nach der Abscheidung jeder Schicht vorgenommen werden, realisiert werden.
  • 5 veranschaulicht eine Schnittdarstellung einer Halbleitervorrichtung 500 gemäß einem Ausführungsbeispiel. Die Halbleitervorrichtung 500 umfasst einen Halbleiterkörper 505 mit einer ersten Oberfläche 510. Eine kontinuierliche Silikatglasstruktur 515 ist über der ersten Oberfläche 110 gebildet. Wenigstens ein Teil der kontinuierlichen Glasstruktur 515, beispielsweise Silikatglasgebiete 526 und 527 oder sogar ein Gesamtgebiet der kontinuierlichen Glasstruktur 515 umfasst eine Konzentration von wenigstens einem Stoff aus Phosphor und Bor, der um wenigstens einen Faktor von Zwei oder sogar wenigstens um einen Faktor von 10 zwischen der ersten Seite 530 und der zweiten Seite 531 der kontinuierlichen Glasstruktur 515 abnimmt, wobei die zweite Seite 531 enger mit der ersten Oberfläche 510 des Halbleiterkörpers 505 als die erste Seite 530 gelegen ist.
  • Die Halbleitervorrichtung 500 kann irgendeine Halbleitervorrichtung einschließlich eines IGBTs, FETs, beispielsweise eines Metall-Oxid-Halbleiter-FETs (MOSFETs) und einer Diode sein. Gemäß einem Ausführungsbeispiel ist die Halbleitervorrichtung 500 eine Leistungshalbleitervorrichtung, die nach ähnlichen Prinzipien, wie ihr Niederleistungs-Gegenstück arbeitet, jedoch in der Lage ist, eine größere Menge an Strom zu führen und insbesondere auch eine größere Rückwärts-Vorspannung in dem Aus-Zustand auszuhalten. Als ein Beispiel ist die Halbleitervorrichtung 500 eine Leistungshalbleitervorrichtung, die gestaltet ist, um Rückwärts-Vorspannungen, die 30 V überschreiten, und/oder Schaltströme, die 1 A überschreiten, zu sperren, einschließlich beispielsweise Rückwärts-Vorspannungen in dem Bereich von kV oder 10 kV und Ströme in dem Bereich von kA.
  • In den Silikatglasgebieten 526 und 527 der kontinuierlichen Glasstruktur 515 kann wenigstens ein Stoff aus Phosphor und Bor, der um wenigstens einem Faktor von Zwei oder sogar um wenigstens einen Faktor von 10 zwischen der ersten Seite 530 und der zweiten Seite 531 abnimmt, in die Silikatglasgebiete 526 und 527, beispielsweise in Implantationsgebiete 526a, 527a, unter einer hohen Dosis und niedriger Implantationsenergie, beispielsweise durch Ionen-Shower-Implantation oder durch Plasmaabscheidung, eingeführt sein.
  • Gemäß einem Ausführungsbeispiel ist die kontinuierliche Silikatglasstruktur 515 eine BPSG-Schicht, und der wenigstens eine Stoff aus Phosphor und Bor, der um wenigstens einen Faktor von Zwei zwischen der ersten Seite 530 und der zweiten Seite 531 in den Silikatglasgebieten 526 und 527 abnimmt, ist Phosphor.
  • Gemäß einem Ausführungsbeispiel sind die Silikatglasgebiete 526, 527 der kontinuierlichen Glasstruktur 515 in einem Gebiet gelegen, das ein aktives Gebiet der Halbleitervorrichtung 500 umgibt. Als ein Beispiel können die Silikatglasgebiete 526, 527 in einem Randabschlussgebiet einschließlich einer oder mehrerer Feldringstrukturen, VLD-Randabschlussstrukturen und JTE-Randabschlussstrukturen gelegen sein. Vorrichtungselemente, die in dem aktiven Gebiet vorhanden sind, können in einem das aktive Gebiet umgebenden Gebiet abwesend sein. Als ein Beispiel können eine Gateelektrode und/oder eine Source und/oder ein Body der IGBTs und der FETs und Anodenemitter oder Kathodenemitter einer Diode in dem aktiven Gebiet vorhanden, jedoch in dem das aktive Gebiet umgebende Gebiet abwesend sein.
  • Als ein Beispiel kann die Silikatglasstruktur 515 an den Halbleiterkörper bzw. -body 505 in wenigstens einem Teil der Oberfläche 510 angrenzen. Mit anderen Worten, die Silikatglasstruktur 515 kann in Kontakt mit dem Halbleiterkörper 505 in wenigstens einem Teil der Oberfläche 510 sein. Als ein weiteres Beispiel können zwischen der Oberfläche 510 und der Silikatglasstruktur 515 ein oder mehrere Dielektrika, beispielsweise Siliziumoxid, angeordnet sein. Die Silikatglasstruktur 515 kann Durchgangslochteile umfassen, die gestaltet sind, um elektrisch Halbleiterbereiche in dem Halbleiterkörper 505 und eine Verdrahtung, die oberhalb der Silikatglasstruktur 515 angeordnet ist, zu koppeln.
  • Das spezifische Ausführungsbeispiel, das in 5 veranschaulicht ist, umfasst zwei gesonderte oder getrennte Silikatglasgebiete 526 und 527, die wenigstens einen Stoff aus Phosphor und Bor umfassen, der um wenigstens einen Faktor von Zwei zwischen der ersten Seite 530 und der zweiten Seite 531 der kontinuierlichen Glasstruktur 515 abnimmt. Gemäß einem anderen Ausführungsbeispiel umfasst ein Gesamtteil oder ein vorherrschender Teil der Silikatglasstruktur 527 wenigstens einen Stoff aus Phosphor und Bor, der um wenigstens einen Faktor von Zwei zwischen der ersten Seite 530 und der zweiten Seite 531 der kontinuierlichen Glasstruktur 515 abnimmt. Weiterhin kann jegliche Anzahl von getrennten oder gesonderten Silikatglasgebieten einschließlich wenigstens eines Stoffs aus Phosphor und Bor, der um wenigstens einen Faktor von Zwei oder sogar um wenigstens einen Faktor von 10 zwischen der ersten Seite 530 und der zweiten Seite 531 der kontinuierlichen Glasstruktur 515 abnimmt, gebildet sein.
  • Wenn die Silikatglasstruktur 515 aus BPSG gebildet wird und weiterhin Phosphor in die Silikatglasstruktur 515 über die erste Seite 530 in einer Menge eingeführt wird, die um wenigstens einen Faktor von Zwei oder sogar um wenigstens einen Faktor von 10 zwischen der ersten Seite 530 und der zweiten Seite 531 der kontinuierlichen Glasstruktur 515 abnimmt, dann erlaubt dies Gebrauch zu machen von a) vorteilhaften Fließeigenschaften von BPSG und b) einer vorteilhaften Gettereigenschaft ähnlich zu PSG in dem Gebiet, das die vermehrte Menge an Phosphor enthält. Als ein Beispiel kann ein Einführen von zusätzlichem Phosphor in einer Menge, die um wenigstens einen Faktor von Zwei oder sogar um wenigstens einen Faktor von 10 zwischen der ersten Seite 530 und der zweiten Seite 531 der kontinuierlichen Glasstruktur 515 abnimmt, in dem Randgebiet eines Chips und/oder in einem Gebiet eines Wafers entsprechend einer Waferschneidspur ausgeführt werden. Weiterhin kann durch Einführen von Phosphor und/oder Bor in die Silikatglasschicht 515 über eine maskierte Implantation die Fließeigenschaft der Silikatglasschicht 515 in Gebieten verbessert werden, die empfindlich sind für positive oder negative Ladungen, oder die eine kritische oder ausgeprägte Topologie haben. Als ein Beispiel können implantierte Gebiete in dem Bereich von einigen 10 µm2 bis einigen 100 µm2 in Gebieten vorgesehen sein, die empfindlich sind für positive und negativen Ladungen oder die eine kritische oder ausgeprägte Topologie haben. Diese implantierten Gebiete können beispielsweise in einem Muster von Inseln angeordnet sein. Einige oder alle der Inseln können voneinander getrennt sein oder sich überlappen und sie können sich in der Größe und/oder Gestalt unterscheiden.
  • 6 veranschaulicht ein Beispiel eines Phosphorprofils längs einer Linie A-A' durch das in 5 veranschaulichte Silikatglasgebiet. Das Profil von Phosphor nimmt längs einer Tiefe z von der ersten Seite 530 der in 5 gezeigten kontinuierlichen Glasstruktur 515 zu der in 5 veranschaulichten zweiten Seite 531 ab. In einem Teil p1 entspricht das Profil einem Implantationsprofil nach einem thermischen Glühen/Eintreiben, wohingegen ein zweiter Teil p2 eine konstante oder nahezu konstante Menge an Phosphor umfasst, das in einer BPSG-Schicht vorhanden ist. Abgesehen von dem in 6 veranschaulichten spezifischen Profil an Phosphor kann eine weite Vielzahl von verschiedenen Profilen gebildet werden, sofern die Konzentration von Phosphor um wenigstens einem Faktor von Zwei zwischen der ersten Seite 530 und der zweiten Seite 531 abnimmt. Als ein Beispiel kann implantierter Phosphor die zweite Seite 531 durch Diffusion erreichen. Als ein Beispiel liegt eine Dosis des implantierten Phosphors in einem Bereich zwischen 5 × 1016 cm–2 und 5 × 1017 cm–2. Implantationsspannungen können beispielsweise in einem Bereich von 0,1 kV bis 30 kV oder in einem Bereich von 0,5 kV bis 20 kV liegen.
  • 7 veranschaulicht ein Ausführungsbeispiel eines Prozessflusses zum Herstellen einer Halbleitervorrichtung. Ein Prozessmerkmal oder -schritt S100 umfasst ein Bilden einer kontinuierlichen Silikatglasstruktur über einer ersten Oberfläche eines Halbleiterkörpers, der einen ersten Teil der kontinuierlichen Glasstruktur über einem aktiven Gebiet des Halbleiterkörpers und einen zweiten Teil der kontinuierlichen Glasstruktur über einem Gebiet außerhalb des aktiven Gebiets umfasst, wobei eine erste Zusammensetzung von Dotierstoffen, die in dem ersten Teil der kontinuierlichen Glasstruktur enthalten sind, von einer zweiten Zusammensetzung von Dotierstoffen des zweiten Teils der kontinuierlichen Glasstruktur abweicht.
  • Gemäß einem Ausführungsbeispiel umfasst der Prozessfluss weiterhin ein Bilden einer ersten Silikatglasschicht der kontinuierlichen Silikatglasstruktur über dem aktiven Gebiet und dem Gebiet außerhalb des aktiven Gebietes, ein Entfernen von wenigstens einem Teil der ersten Silikatglasschicht über dem Gebiet außerhalb des aktiven Gebietes und ein Bilden einer zweiten Silikatglasschicht der kontinuierlichen Silikatglasstruktur über dem aktiven Gebiet und dem Gebiet außerhalb des aktiven Gebiets. Gemäß einem Ausführungsbeispiel umfasst die erste Silikatglasschicht BPSG, und die zweite Silikatglasschicht umfasst wenigstens ein Stoff aus PSG und BSG.
  • Gemäß einem anderen Ausführungsbeispiel umfasst der Prozessfluss weiterhin ein Bilden einer ersten Silikatglasschicht der kontinuierlichen Silikatglasstruktur über dem aktiven Gebiet und dem Gebiet außerhalb des aktiven Gebiets, ein Entfernen der ersten Silikatglasschicht über dem aktiven Gebiet und ein Bilden einer zweiten Silikatglasschicht der kontinuierlichen Silikatglasstruktur über dem aktiven Gebiet und dem Gebiet außerhalb des aktiven Gebiets. Gemäß einem Ausführungsbeispiel umfasst die erste Silikatglasschicht wenigstens einen Stoff aus PSG und BSG, und die zweite Silikatglasschicht umfasst BPSG.
  • Gemäß noch einem anderen Ausführungsbeispiel umfasst der Prozessfluss ein Bilden einer ersten Silikatglasschicht der kontinuierlichen Silikatglasstruktur über dem aktiven Gebiet und dem Gebiet außerhalb des aktiven Gebiets, ein Entfernen der ersten Silikatglasschicht über dem aktiven Gebiet, ein Bilden einer zweiten Silikatglasschicht der kontinuierlichen Silikatglasstruktur über dem aktiven Gebiet und dem Gebiet außerhalb des aktiven Gebietes und ein Entfernen der zweiten Silikatglasschicht über dem Gebiet außerhalb des aktiven Gebietes.
  • 8 veranschaulicht ein Ausführungsbeispiel eines Prozessflusses zum Herstellen einer Halbleitervorrichtung. Ein Prozessmerkmal bzw. -schritt S200 umfasst ein Bilden einer kontinuierlichen Silikatglasstruktur über einer ersten Oberfläche eines Halbleiterkörpers. Ein Prozessmerkmal bzw. -schritt S210 umfasst ein Bilden in wenigstens einem Teil der kontinuierlichen Glasstruktur mit einer Konzentration von wenigstens einem Stoff aus Phosphor und Bor, der um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur abnimmt, wobei die zweite Seite enger an der ersten Oberfläche des Halbleiterkörpers ist als die erste Seite.
  • Gemäß einem Ausführungsbeispiel wird die kontinuierliche Silikatglasstruktur als BPSG gebildet, und Phosphor wird in wenigstens einem Teil der kontinuierlichen Glasstruktur mit hoher Dosis bei niedriger Energie implantiert, wobei ein Profil des implantierten Bors um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur abnimmt.
  • Gemäß einem anderen Ausführungsbeispiel wird die kontinuierliche Silikatglasstruktur als ein undotiertes Silikatglas (USG) gebildet, und Bor wird in wenigstens einem Teil der kontinuierlichen Glasstruktur mit hoher Dosis bei niedriger Energie implantiert, wobei ein Profil des implantierten Bors um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur abnimmt. Eine dritte undotierte Silikatglas kann optional zwischen dem Halbleiter und der BPSG-Schicht aufgetragen sein, und eine andere undotierte Silikatglasschicht kann optional auf der mit Phosphor dotierten BPSG-Schicht abgeschieden sein.
  • Gemäß einem anderen Ausführungsbeispiel ist die kontinuierliche Silikatglasstruktur als ein Stapel von BSG und USG gebildet, und Bor wird in wenigstens einem Teil des USG mit hoher Dosis bei niedriger Energie implantiert, wobei ein Profil des implantierten Bors um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur abnimmt.
  • Gemäß noch einem anderen Ausführungsbeispiel ist die kontinuierliche Silikatglasstruktur als ein USG gebildet, und Bor und Phosphor werden nacheinander in beliebiger Folge in die gleichen oder verschiedenen Teile der kontinuierlichen Glasstruktur mit hoher Dosis bei niedriger Energie implantiert, wobei ein Profil von jedem Stoff aus dem implantierten Bor und Phosphor um wenigstens einen Faktor von Zwei zwischen einer ersten Seite und einer zweiten Seite der kontinuierlichen Glasstruktur abnimmt. Optional kann ein Glühschritt zwischen den einzelnen Implantationsschritten und/oder nach allen Implantationsschritten vorgenommen werden.
  • Als ein Beispiel liegt eine Dosis von wenigstens einem Stoff aus Phosphor und Bor in einem Bereich zwischen 5 × 1016 cm–2 und 5 × 1717 cm–2. Implantationsspannungen können in einem Bereich von beispielsweise 0,1 kV bis 30 kV oder in einem Bereich von 0,5 kV bis 20 kV sein. Implantationen mit hoher Dosis und geringer Energie können auch angewandt werden, wenn Polysiliziummaterial in einem Trench bzw. Graben dotiert wird.
  • 9A veranschaulicht eine Schnittdarstellung eines Halbleiterkörpers 905 während einer Herstellung einer Halbleitervorrichtung, beispielsweise eines FETs oder eines IGBTs. Die in 9A veranschaulichte Prozessstufe beginnt mit dem Halbleiterkörper 905, der einen Trench bzw. Graben 940 an einer ersten Oberfläche 910 umfasst. Der Trench 940 umfasst eine optionale Feldelektrode 942 und eine Polysilizium-Gateelektrode 944. Die optionale Feldelektrode 942 und die Gateelektrode 944 sind durch eine dielektrische Struktur 946 umgeben, die als ein Gatedielektrikum zwischen der Gateelektrode 944 und dem Halbleiterkörper 905 wirkt. Die Polysilizium-Gatelektrode 944 kann undotiert oder schwach bzw. leicht dotiert sein.
  • Bor wird unter einer hohen Dosis und bei niedriger Energie in einen Teil 949 der Polysilizium-Gateelektrode 944 an der ersten Oberfläche 910 implantiert. Als ein Beispiel liegt eine Dosis von wenigstens einem Stoff aus Phosphor und Bor in einem Bereich sowie 5 × 1016 cm–2 und 5 × 1017 cm–2. Implantationsspannungen können beispielsweise in einem Bereich von 0,1 kV bis 30 kV oder in einem Bereich von 0,5 kV bis 20 kV sein.
  • Wie in der Schnittdarstellung von 9B veranschaulicht ist, führt eine Wärmebehandlung zu einem Eintreiben des implantierten Bors in eine Tiefe der Polysilizium-Gateelektrode 944, welches zu einer niedrigen oder mittleren p-Dotierung in einem Bodenteil und mittleren Teil der Polysilizium-Gatelektrode 944 führt, während eine p+-Dotierung in einem oberen Teil der Polysilizium-Gateelektrode 944 an der ersten Oberfläche 910 verbleibt. Dies erlaubt einen reduzierten Bahnwiderstand der Polysilizium-Gateelektrode 944 aufgrund der p+-Dotierung in dem oberen Teil, während einer Diffusion von Bor durch das Gateoxid aufgrund der niedrigen oder mittleren p-Dotierung in dem mittleren Teil des Polysilizium-Gates, wo das Gateoxid gelegen ist, entgegengewirkt wird.
  • 9C veranschaulicht eine Schnittdarstellung eines Halbleiterkörpers 955 während einer Herstellung einer Halbleitervorrichtung, beispielsweise eines FETs oder eines IGBTs. Die in 9C veranschaulichte Prozessstufe beginnt mit dem Halbleiterkörper 955, der einen Trench 990 an einer ersten Oberfläche 960 umfasst. Der Trench 990 umfasst eine optionale Feldelektrode 992 und eine konforme Polysiliziumschicht 995. Die optionale Feldelektrode 992 ist durch eine dielektrische Struktur 996 umgeben, und die konforme Polysiliziumschicht 995 grenzt an die dielektrische Struktur 996 an. Die konforme Polysiliziumschicht 995 kann undotiert bzw. leicht bzw. schwach dotiert sein.
  • Bor wird unter einer hohen Dosis und bei niedriger Energie in eine Oberfläche der konformen Polysiliziumschicht 995 in einem Bodenteil 999a des Trenches 990 sowie in einem Oberflächenteil 999b der konformen Polysiliziumschicht 995 auf der ersten Oberfläche 960 implantiert. Als ein Beispiel liegt eine Dosis von wenigstens einem Stoff aus Phosphor und Bor in einem Bereich zwischen 5 × 1016 cm–2 und 5 × 17 cm–2. Implantationsspannungen können beispielsweise in einem Bereich von 0,1 kV bis 30 kV oder in einem Bereich von 0,5 kV bis 20 kV liegen.
  • Wie in der Schnittdarstellung von 9D veranschaulicht ist, wird die konforme Polysiliziumschicht 995 auf der ersten Oberfläche 960 beispielsweise durch einen geeigneten Prozess, wie Ätzen oder chemisch-mechanisches Polieren (CMP) entfernt. Eine Wärmebehandlung führt zu einem Eintreiben des implantierten Bors von dem Bodenteil 999a der konformen Polysiliziumschicht 995, was zu einer niedrigen oder mittleren p-Dotierung in einem oberen Teil der konformen Polysiliziumschicht 995 in dem Trench 990 führt, während eine p+-Dotierung in einem Bodenteil der konformen Polysiliziumschicht 995 zurückbleibt. Dadurch können variable Bahnwiderstände längs einer Ausdehnung eines Trenches, beispielsweise in einem Trenchstreifen, realisiert werden, was ein Dämpfen von schnellen Betriebszyklen erlaubt, die zu Resonanzoszillationen neigen können. Gemäß anderen Ausführungsbeispielen erlauben nachfolgende Implantationen mit hoher Dosis und niedriger Energie von Bor und Phosphor in das Polysiliziummaterial in einem Trench ein Herstellen von Zener-Dioden, Dioden, npn- oder pnp-Strukturen, die beispielsweise in Temperatursensoren verwendet werden können. Als ein Beispiel kann eine hohe Konzentration von Dotierstoffen, die auf einer Bodenseite von Polysilizium in einem Trench vergraben sind, gebildet werden.
  • In den in den 9A bis 9D veranschaulichten Ausführungsbeispielen wird Bor in die Polysilizium-Gateelektrode mit einer hohen Dosis und bei niedriger Energie implantiert. Gemäß anderen Beispielen kann Phosphor in gleicher Weise in die Polysilizium-Gateelektrode mit einer hohen Dosis und niedriger Energie implantiert werden.
  • Ausdrücke wie "erste", "zweite" und dergleichen dienen zur Beschreibung verschiedener Strukturen, Elemente, Bereiche, Abschnitte usw. und sollen nicht begrenzend sein. Ähnliche Begriffe beziehen sich auf ähnliche Elemente in der gesamten Beschreibung.
  • Begriffe wie "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, d.h. neben den "umfassten Begriffen" können weitere Elemente oder Merkmale vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular als auch im Plural vorhanden sein, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Die in den verschiedenen Ausführungsbeispielen beschriebenen Elemente können beliebig miteinander kombiniert werden, sofern sie sich nicht gegenseitig ausschließen.
  • Obwohl spezifische Ausführungsbeispiele veranschaulicht und hier beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von anderen und/oder äquivalenten Ausführungsbeispielen für die spezifischen gezeigten und beschriebenen Ausführungsbeispielen herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher alle Anpassungen oder Veränderungen der spezifischen, hier beschriebenen Ausführungsbeispiele abdecken. Daher soll diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt sein.

Claims (40)

  1. Halbleitervorrichtung, umfassend: einen Halbleiterkörper (105) mit einer ersten Oberfläche (110), eine kontinuierliche Silikatglasstruktur (115) über der ersten Oberfläche (110), wobei ein erster Teil (115a) der kontinuierlichen Glasstruktur (115) über einem aktiven Gebiet (105a) des Halbleiterkörpers (105) eine erste Zusammensetzung von Dotierstoffen aufweist, die von einer zweiten Zusammensetzung von Dotierstoffen in einem zweiten Teil (115b) der kontinuierlichen Glasstruktur (115) über einem Gebiet (105b) des Halbleiterkörpers (105) außerhalb des aktiven Gebiets (105a) abweicht.
  2. Halbleitervorrichtung nach Anspruch 1, bei der eine Gateelektrode in dem aktiven Gebiet (105a) angeordnet und in dem Gebiet (105b) außerhalb des aktiven Gebiets (105a) nicht vorhanden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der das Gebiet (105b) außerhalb des aktiven Gebiets (105a) ein Randabschlussgebiet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der wenigstens ein Verdrahtungsniveau einschließlich eines Metalls über der kontinuierlichen Silikatglasstruktur angeordnet ist und ein Verdrahtungsniveau einschließlich eines Metalls zwischen der kontinuierlichen Silikatglasstruktur (115) und der ersten Oberfläche (110) des Halbleiterkörpers (105) nicht vorhanden ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der der erste Teil (115a) der kontinuierlichen Glasstruktur (115) eine Borphosphorsilikatglasschicht umfasst.
  6. Halbleitervorrichtung nach Anspruch 5, bei der der erste Teil (115a) der kontinuierlichen Glasstruktur (115) einen Schichtstapel (117, 118) umfasst und bei der die Borphosphorsilikatglasschicht eine unterste Schicht (117) des Schichtstapels ist und eine kürzere Distanz zu der ersten Oberfläche (110) des Halbleiterkörpers (105) als eine oberste Schicht (118) des Schichtstapels hat.
  7. Halbleitervorrichtung nach Anspruch 6, bei der der Schichtstapel (117, 118) wenigstens eine Schicht aus einer Borsilikatglasschicht und einer Phosphorsilikatglasschicht über der Borphosphorsilikatglasschicht umfasst.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der der erste Teil (115a) der kontinuierlichen Glasstruktur (115) wenigstens eine Glasschicht aus einer Borsilikat/Phosphorsilikat- oder Phosphorsilikat/Borsilikat-Glasschicht als eine unterste Schicht (117) hat.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der der zweite Teil (115b) eine Phosphorsilikatglasschicht umfasst.
  10. Halbleitervorrichtung nach Anspruch 9, bei der der zweite Teil (115b) eine Borphosphorsilikatglasschicht (122) auf der Phosphorsilikatglasschicht (121) oder die Phosphorsilikatglasschicht auf einer Borphosphorsilikatglasschicht umfasst.
  11. Halbleitervorrichtung nach Anspruch 10, bei der der zweite Teil (115b) eine Doppelschicht ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der der zweite Teil (115b) wenigstens zwei Schichten aus einer Phosphorsilikatglasschicht, einer Borsilikatglasschicht und einer Borphosphorsilikatglasschicht umfasst, und bei der der zweite Teil weiterhin eine undotierte Silikatglasschicht auf einer Oberseite und/oder an einer Unterseite der wenigstens zwei Schichten umfasst.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die kontinuierliche Glasstruktur (115) eine unterste Borphosphorsilikatglasschicht und eine Schichtstruktur auf der Borphosphorsilikatglasschicht umfasst und bei der der zweite Teil (115b) der kontinuierlichen Glasstruktur (115) aus der Schichtstruktur besteht.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der eine mittlere Dicke des ersten Teils (115a) der kontinuierlichen Silikatglasstruktur (115) von einer mittleren Dicke des zweiten Teiles (115b) der kontinuierlichen Silikatglasstruktur (115) verschieden ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der der zweite Teil (115b) der kontinuierlichen Glasstruktur (115) eine Konzentration von wenigstens einem Stoff aus Phosphor und Bor hat, die um wenigstens einen Faktor Zwei zwischen einer ersten Seite und einer zweiten Seite des zweiten Teiles (115b) der kontinuierlichen Glasstruktur (115) abnimmt, wobei die zweite Seite enger bei der ersten Oberfläche (110) des Halbleiterkörpers (105) als die erste Seite gelegen ist.
  16. Halbleitervorrichtung nach Anspruch 15, bei der eine Implantationsdosis des wenigstens einen Stoffes aus Phosphor und Bor in einem Bereich zwischen 5 × 1016 cm–2 und 5 × 1017 cm–2 liegt.
  17. Halbleitervorrichtung, umfassend: einen Halbleiterkörper (505) mit einer ersten Oberfläche (510), eine kontinuierliche Silikatglasstruktur (515) über der ersten Oberfläche (510), wobei wenigstens ein Teil (526, 527) der kontinuierlichen Glasstruktur (515) eine Konzentration von wenigstens einem Stoff aus Phosphor und Bor hat, die um wenigstens einen Faktor Zwei zwischen einer ersten Seite (530) und einer zweiten Seite (531) der kontinuierlichen Glasstruktur (515) abnimmt, wobei die zweite Seite (531) enger zu der ersten Oberfläche (510) des Halbleiterkörpers (505) als die erste Seite (530) gelegen ist.
  18. Halbleitervorrichtung nach Anspruch 17, bei der eine Implantationsdosis des wenigstens einen Stoffes aus Phosphor und Bor in einem Bereich zwischen 5 × 1016 cm–2 und 5 × 1017 cm–2 liegt.
  19. Halbleitervorrichtung nach Anspruch 17 oder 18, bei der der Teil der kontinuierlichen Glasstruktur ein aktives Gebiet ausschließt und ein Gebiet, das wenigstens teilweise das aktive Gebiet umgibt, einschließt.
  20. Halbleitervorrichtung nach Anspruch 17 oder 18, bei der der Teil der kontinuierlichen Glasstruktur (515) ein Gesamtgebiet der kontinuierlichen Glasstruktur umfasst.
  21. Halbleitervorrichtung nach Anspruch 17 oder 18, bei der die kontinuierliche Glasstruktur (515) eine undotierte Silikatglasschicht auf der Oberseite und/oder an der Unterseite umfasst.
  22. Halbleitervorrichtung nach einem der Ansprüche 17 bis 21, bei der die Halbleitervorrichtung ein Bipolartransistor mit isoliertem Gate, eine Diode, ein gesteuerter Siliziumgleichrichter oder ein Metall-Oxid-Halbleiter-Feldeffekttransistor ist.
  23. Halbleitervorrichtung, umfassend: einen Halbleiterkörper (505) mit einer ersten Oberfläche (510), einen kontinuierlichen Silikatglasschichtstapel über der ersten Oberfläche (510), wobei der kontinuierliche Silikatglasschichtstapel wenigstens eine Schicht aus einer BPSG-Schicht und einer PSG-Schicht umfasst.
  24. Halbleitervorrichtung nach Anspruch 23, bei der der kontinuierliche Silikatglasschichtstapel weiterhin wenigstens ein Material aus BSG und USG umfasst.
  25. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden einer kontinuierlichen Silikatglasstruktur (115) über einer ersten Oberfläche (110) eines Halbleiterkörpers (105) einschließlich eines ersten Teiles (115a) der kontinuierlichen Glasstruktur (115) über einem aktiven Gebiet (105a) des Halbleiterkörpers (105) und eines zweiten Teiles (115b) der kontinuierlichen Glasstruktur (115) über einem Gebiet (105b) des Halbleiterkörpers (105) außerhalb des aktiven Gebietes (105a), wobei eine erste Zusammensetzung von Dotierstoffen, die in dem ersten Teil (115a) der kontinuierlichen Glasstruktur (115) enthalten sind, von einer zweiten Zusammensetzung von Dotierstoffen des zweiten Teiles (115b) der kontinuierlichen Glasstruktur (115) verschieden ist.
  26. Verfahren nach Anspruch 25, weiterhin umfassend: Bilden einer ersten Silikatglasschicht der kontinuierlichen Silikatglasstruktur (115) über dem aktiven Gebiet (105a) und dem Gebiet (105b) außerhalb des aktiven Gebietes (105a), Entfernen wenigstens eines Teils der ersten Silikatglasschicht über dem Gebiet (105b) außerhalb des aktiven Gebietes (105a), und Bilden einer zweiten Silikatglasschicht der kontinuierlichen Silikatglasstruktur (115) über dem aktiven Gebiet (105a) und dem Gebiet (105b) außerhalb des aktiven Gebietes (105a).
  27. Verfahren nach Anspruch 26, bei dem die erste Silikatglasschicht ein Borphosphorsilikatglas umfasst, und bei dem die zweite Silikatglasschicht wenigstens ein Glas aus einem Phosphorsilikatglas und einem Borsilikatglas umfasst.
  28. Verfahren nach Anspruch 25, weiterhin umfassend: Bilden einer ersten Silikatglasschicht der kontinuierlichen Silikatglasstruktur (115) über dem aktiven Gebiet (105a) und dem Gebiet (105b) außerhalb des aktiven Gebietes (105a), Entfernen der ersten Silikatglasschicht über dem aktiven Gebiet (105a) und Bilden einer zweiten Silikatglasschicht der kontinuierlichen Silikatglasstruktur (115) über dem aktiven Gebiet (105a) und dem Gebiet (105b) außerhalb des aktiven Gebietes (105a).
  29. Verfahren nach Anspruch 28, bei dem die erste Silikatglasschicht wenigstens ein Glas aus einem Phosphorsilikatglas und einem Borsilikatglas umfasst, und bei dem die zweite Silikatglasschicht ein Borphosphorsilikatglas umfasst.
  30. Verfahren nach Anspruch 25, weiterhin umfassend: Bilden einer ersten Silikatglasschicht der kontinuierlichen Silikatglasstruktur (115) über dem aktiven Gebiet (105a) und dem Gebiet (105b) außerhalb des aktiven Gebietes (105a), Entfernen der ersten Silikatglasschicht über dem aktiven Gebiet (105a), Bilden einer zweiten Silikatglasschicht der kontinuierlichen Silikatglasstruktur (115) über dem aktiven Gebiet (105a) und dem Gebiet (105b) außerhalb des aktiven Gebietes (105a), und Entfernen der zweiten Silikatglasschicht über dem Gebiet außerhalb des aktiven Gebietes (105a).
  31. Verfahren nach Anspruch 30, bei dem die erste Silikatglasschicht wenigstens ein Glas aus einem Phosphorsilikatglas und einem Borsilikatglas umfasst, und bei dem die zweite Silikatglasschicht ein Borphosphorsilikatglas umfasst.
  32. Verfahren nach einem der Ansprüche 25 bis 31, weiterhin umfassend ein Bilden von Durchgangslöchern in der kontinuierlichen Silikatglasstruktur.
  33. Verfahren nach einem der Ansprüche 25 bis 32, bei der die kontinuierliche Silikatglasstruktur (115) eine undotierte Silikatglasschicht auf der Oberseite und/oder an der Unterseite umfasst.
  34. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden einer kontinuierlichen Silikatglasstruktur (515) über einer ersten Oberfläche (510) eines Halbleiterkörpers (505), und Bilden einer Konzentration von wenigstens einem Stoff aus Phosphor und Bor in wenigstens einem Teil der kontinuierlichen Glasstruktur (515), die um wenigstens einen Faktor Zwei zwischen einer ersten Seite (530) und einer zweiten Seite (531) der kontinuierlichen Glasstruktur (515) abnimmt, wobei die zweite Seite (531) enger oder näher an der ersten Oberfläche (510) des Halbleiterkörpers (505) als die erste Seite (530) gelegen ist.
  35. Verfahren nach Anspruch 34, bei der die kontinuierliche Silikatglasstruktur (515) als ein Borphosphorsilikatglas gebildet wird und Phosphor in wenigstens einen Teil der kontinuierlichen Glasstruktur mit einer hohen Dosis bei niedriger Energie implantiert wird, wobei ein Profil des implantierten Bors um wenigstens einen Faktor Zwei zwischen der ersten Seite (530) und der zweiten Seite (531) der kontinuierlichen Glasstruktur (515) abnimmt.
  36. Verfahren nach Anspruch 34, bei dem die kontinuierliche Silikatglasstruktur (515) als ein undotiertes Silikatglas gebildet und Bor in wenigstens einen Teil der kontinuierlichen Glasstruktur (515) mit hoher Dosis bei niedriger Energie implantiert wird, wobei ein Profil des implantierten Bors um wenigstens einen Faktor Zwei zwischen der ersten Seite (530) und der zweiten Seite (531) der kontinuierlichen Glasstruktur (515) abnimmt.
  37. Verfahren nach Anspruch 34, bei dem die kontinuierliche Silikatglasstruktur (515) als ein Stapel eines Borsilikatglases und eines undotierten Silikatglases gebildet und Bor in wenigstens einen Teil des undotierten Silikatglases mit hoher Dosis bei niedriger Energie implantiert wird, wobei ein Profil des implantierten Bors um wenigstens einen Faktor Zwei zwischen der ersten Seite (530) und der zweiten Seite (531) der kontinuierlichen Glasstruktur (515) abnimmt.
  38. Verfahren nach Anspruch 34, bei dem die kontinuierliche Silikatglasstruktur (515) als ein undotiertes Silikatglas gebildet und Bor und Phosphor nacheinander in beliebiger Folge in die gleichen oder verschiedene Teil der kontinuierlichen Glasstruktur (515) mit hoher Dosis bei niedriger Energie implantiert wird, wobei ein Profil von jedem Stoff aus dem implantierten Bor und Phosphor um wenigstens einen Faktor Zwei zwischen der ersten Seite (530) und der zweiten Seite (531) der kontinuierlichen Glasstruktur (515) abnimmt.
  39. Verfahren nach einem der Ansprüche 34 bis 38, bei dem eine Implantationsdosis von wenigstens einem Stoff aus Phosphor und Bor in einem Bereich zwischen 5 × 1016 cm–2 und 5 × 1017 cm–2 liegt.
  40. Verfahren nach einem der Ansprüche 34 bis 39, bei dem die kontinuierliche Glasstruktur (515) eine undotierte Silikatglasschicht auf der Oberseite und/oder an der Unterseite umfasst.
DE102013105009.3A 2012-05-16 2013-05-15 Leistungshalbleitervorrichtung mit Silikatglasstruktur, Halbleitervorrichtung mit implantierter Silikatglasstruktur und Verfahren zu deren Herstellung Active DE102013105009B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/473,231 2012-05-16
US13/473,231 US8785997B2 (en) 2012-05-16 2012-05-16 Semiconductor device including a silicate glass structure and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102013105009A1 true DE102013105009A1 (de) 2013-11-21
DE102013105009B4 DE102013105009B4 (de) 2020-09-10

Family

ID=49511081

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013105009.3A Active DE102013105009B4 (de) 2012-05-16 2013-05-15 Leistungshalbleitervorrichtung mit Silikatglasstruktur, Halbleitervorrichtung mit implantierter Silikatglasstruktur und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (4) US8785997B2 (de)
CN (1) CN103426887B (de)
DE (1) DE102013105009B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE102016101670B4 (de) 2016-01-29 2022-11-03 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
FR3049770B1 (fr) * 2016-03-31 2018-07-27 Stmicroelectronics (Tours) Sas Composant de puissance vertical
US10211326B2 (en) 2016-03-31 2019-02-19 Stmicroelectronics (Tours) Sas Vertical power component
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US11145509B2 (en) * 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
EP0698919B1 (de) * 1994-08-15 2002-01-16 Siliconix Incorporated Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
EP0851463A1 (de) * 1996-12-24 1998-07-01 STMicroelectronics S.r.l. Herstellungsverfahren von einer dielektrischen Zwischenschicht zur Verbesserung der Planarität in elektronischen Halbleiterschaltungen
JPH1139894A (ja) * 1997-07-23 1999-02-12 Sharp Corp クロック同期式読み出し専用メモリ
US5847463A (en) * 1997-08-22 1998-12-08 Micron Technology, Inc. Local interconnect comprising titanium nitride barrier layer
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6150222A (en) * 1999-01-07 2000-11-21 Advanced Micro Devices, Inc. Method of making a high performance transistor with elevated spacer formation and self-aligned channel regions
US7084456B2 (en) * 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US6627467B2 (en) * 2001-10-31 2003-09-30 Hewlett-Packard Development Company, Lp. Fluid ejection device fabrication
US7294567B2 (en) * 2002-03-11 2007-11-13 Micron Technology, Inc. Semiconductor contact device and method
US6821855B2 (en) * 2002-08-29 2004-11-23 Micron Technology, Inc. Reverse metal process for creating a metal silicide transistor gate structure
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
KR100678631B1 (ko) * 2005-06-08 2007-02-05 삼성전자주식회사 반도체 집적 회로 소자 및 그 제조 방법
KR100703971B1 (ko) * 2005-06-08 2007-04-06 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7667242B1 (en) * 2006-10-23 2010-02-23 Northrop Grumman Systems Corporation Systems and methods for maximizing breakdown voltage in semiconductor devices
KR100886643B1 (ko) * 2007-07-02 2009-03-04 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US7700466B2 (en) * 2007-07-26 2010-04-20 International Business Machines Corporation Tunneling effect transistor with self-aligned gate
KR20090057730A (ko) * 2007-12-03 2009-06-08 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법
US7777295B2 (en) * 2007-12-11 2010-08-17 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
KR101023074B1 (ko) * 2008-09-23 2011-03-24 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR101046719B1 (ko) * 2009-05-19 2011-07-05 주식회사 하이닉스반도체 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 그의 구동방법
CN101924130A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 具有沟槽式接触孔的沟槽式mosfet及其制备方法

Also Published As

Publication number Publication date
CN103426887A (zh) 2013-12-04
DE102013105009B4 (de) 2020-09-10
US20160300920A1 (en) 2016-10-13
US20140291816A1 (en) 2014-10-02
CN103426887B (zh) 2017-03-01
US9384960B2 (en) 2016-07-05
US8785997B2 (en) 2014-07-22
US20130307127A1 (en) 2013-11-21
US9142401B2 (en) 2015-09-22
US20150348776A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008064779B3 (de) Halbleitervorrichtung
DE19701189B4 (de) Halbleiterbauteil
DE102008032547B4 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014114230B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102015103070A1 (de) Leistungshalbleitervorrichtung einschliesslich trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten longitudinalachsen
DE102013105009B4 (de) Leistungshalbleitervorrichtung mit Silikatglasstruktur, Halbleitervorrichtung mit implantierter Silikatglasstruktur und Verfahren zu deren Herstellung
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102013112608B4 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE4040993A1 (de) Halbleiterbauelement und herstellungsverfahren dafuer
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014108966A1 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative