DE102017118303A1 - Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen - Google Patents

Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen Download PDF

Info

Publication number
DE102017118303A1
DE102017118303A1 DE102017118303.5A DE102017118303A DE102017118303A1 DE 102017118303 A1 DE102017118303 A1 DE 102017118303A1 DE 102017118303 A DE102017118303 A DE 102017118303A DE 102017118303 A1 DE102017118303 A1 DE 102017118303A1
Authority
DE
Germany
Prior art keywords
dielectric layer
dielectric
layer
sidewall
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017118303.5A
Other languages
English (en)
Other versions
DE102017118303B4 (de
Inventor
Chih-Ming Chen
Lee-Chuan Tseng
Ming Chyi Liu
Po-Chun Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017118303A1 publication Critical patent/DE102017118303A1/de
Application granted granted Critical
Publication of DE102017118303B4 publication Critical patent/DE102017118303B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1037—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIVBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

Einige Ausführungsformen betreffen einen integrierten Schaltkreis (IC), der auf einem Siliziumsubstrat angeordnet ist, das eine Muldenregion enthält, die einen ersten Leitfähigkeitstyp aufweist. Eine dielektrische Schicht ist über einer Oberseite des Siliziumsubstrats angeordnet und erstreckt sich über äußere Ränder der Muldenregion und enthält eine Öffnung, die einen inneren Abschnitt der Muldenregion frei liegend zurücklässt. Ein epitaxialer Pfeiler aus SiGe oder Ge erstreckt sich aufwärts von dem inneren Abschnitt der Muldenregion. Der epitaxiale Pfeiler enthält eine untere epitaxiale Region eines ersten Leitfähigkeitstyps und eine obere epitaxiale Region, die einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine dielektrische Seitenwandstruktur umgibt den epitaxialen Pfeiler und hat eine Unterseite, die auf einer Oberseite der dielektrischen Schicht ruht.

Description

  • HINTERGRUND
  • Halbleiterbauelemente auf der Basis von Silizium, wie zum Beispiel Transistoren und Fotodioden, sind in den vergangenen drei Jahrzehnten weithin verwendet worden. In den zurückliegenden Jahren haben Halbleiterbauelemente auf der Basis alternativer Materialien, wie zum Beispiel Germanium, eine immer breitere Verwendung gefunden, weil sie Vorteile gegenüber Silizium-basierten Halbleiterbauelementen realisieren können. Zum Beispiel können reines Germanium (Ge) sowie seine Siliziumlegierungen (im Folgenden „SiGe”), die ein Molverhältnis von Silizium zu Germanium von Si1-xGex haben können, im Bereich der Fotodetektoren vorteilhaft eingesetzt werden, weil ihre Bandabstände besser justiert werden können als die reiner Siliziummaterialien. Dadurch können SiGe-Bauelemente Photonen effizienter einfangen und SiGe-Bauelemente für den Bereich der Fotodetektoren attraktiv machen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
  • 1 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur, die einen epitaxialen Pfeiler aufweist und einen pn-Grenzschicht-Fotodetektor mit einer dielektrischen Seitenwandstruktur entlang Seitenwänden des epitaxialen Pfeilers enthält.
  • 2 veranschaulicht eine Draufsicht der Halbleiterstruktur von 1 entlang der Querschnittslinie, wie in 1 gezeigt.
  • 3 veranschaulicht eine Draufsicht der Halbleiterstruktur von 1 entlang der Querschnittslinie, wie in 1 gezeigt.
  • 4 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur, die einen epitaxialen Pfeiler aufweist und einen Stift-Grenzschicht-Fotodetektor mit einer dielektrischen Seitenwandstruktur entlang Seitenwänden des epitaxialen Pfeilers enthält.
  • 5 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur, die einen epitaxialen Pfeiler aufweist und einen Fotodetektor mit einer dielektrischen Seitenwandstruktur, die gerundete obere Ecken aufweist, enthält.
  • 6 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen einer Halbleiterstruktur, die einen epitaxialen Pfeiler aufweist und einen Fotodetektor mit einer dielektrischen Seitenwandstruktur, die gerundete obere Ecken aufweist, enthält.
  • 7–19 veranschaulichen eine Reihe von Querschnittsansichten einiger Ausführungsformen einer Halbleiterstruktur auf verschiedenen Fertigungsstufen.
  • 20 veranschaulicht ein Flussdiagramm einiger Ausführungsformen eines Verfahrens zum Herstellen einer Halbleiterstruktur gemäß einigen Beispielen der 7–19.
  • 21–24 veranschaulichen eine Reihe von Querschnittsansichten einiger Ausführungsformen einer Halbleiterstruktur auf verschiedenen Fertigungsstufen.
  • 25 veranschaulicht ein Flussdiagramm einiger Ausführungsformen eines Verfahrens zum Herstellen einer Halbleiterstruktur gemäß einigen Beispielen der 21–24.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der hier besprochenen Offenbarung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Fotodetektoren, wie zum Beispiel Fotodioden, werden in einer Vielzahl verschiedener elektronischer Geräte verwendet, wie zum Beispiel Digitalkameras, Smartphones und optischen Sensoren. Hochwertige Fotodetektoren enthalten oft eine Region von epitaxial gezüchtetem Halbleitermaterial, das über einem Halbleitersubstrat angeordnet ist. Um das epitaxial gezüchtete Halbleitermaterial zu bilden, wird eine Resistschutzoxid(RPO)-Schicht über einer Oberseite des Halbleitersubstrats ausgebildet, eine Siliziumnitridschicht wird über der RPO-Schicht ausgebildet, und eine dielektrische Schicht, wie zum Beispiel undotiertes Silikatglas (USG), wird über der Siliziumnitridschicht ausgebildet. In einigen herkömmlichen Ansätzen wird dann ein Plasma-Ätzen mittels einer Maske ausgeführt, um eine Aussparung durch jede der dielektrischen Schicht, der Siliziumnitridschicht und der RPO-Schicht hindurch zu bilden, wodurch eine Oberseite des Halbleitersubstrats freigelegt wird. Das einem Fotodetektor entsprechende Halbleitermaterial wird in der Aussparung gezüchtet. Jedoch berücksichtigt die vorliegende Offenbarung, dass der physikalische Beschuss mit Ionen beim Plasma-Ätzen die frei liegende Oberseite des Halbleitersubstrats beschädigen kann, indem zum Beispiel kleine Brüche oder Dislokationen verursacht werden, und somit die zuvor monokristalline Struktur des Halbleitersubstrats zu einer polykristallinen Gitterstruktur verändern kann. Wenn das epitaxial gezüchtete Halbleitermaterial auf dieser beschädigten Region des Halbleitersubstrats ausgebildet wird, um den Fotodetektor zu bilden, so kann die resultierende Vorrichtung durch unerwünschte Leckströme aufgrund der zugrunde liegenden Brüche oder Dislokationen beeinträchtigt werden.
  • Andere herkömmliche Ansätze beenden das Plasma-Ätzen, nachdem eine Aussparung teilweise ausgebildet wurde, aber bevor die Oberseite des Halbleitersubstrats frei gelegt wird, und verwenden dann ein Nassätzmittel, um den letzten Abschnitt der RPO-Schicht zu entfernen, um die Oberseite des Halbleitersubstrats frei zu legen. Obgleich dieser alternative Ansatz eine Plasmaschädigung der Substratoberseite vermeiden oder begrenzen kann, berücksichtigen Aspekte dieser Offenbarung, dass die Verwendung dieser Nassätzmittel zum Entfernen der RPO-Schicht die Siliziumnitridschicht „unterschneiden” können. Wenn das einem Fotodetektor entsprechende Halbleitermaterial mit einer solchen vorhandenen „Unterschneidung” gezüchtet wird, so kann die „Unterschneidung” zu Befüllungsproblemen führen, indem das Halbleitermaterial nicht vollständig die äußersten Abschnitte der Aussparung unter äußeren Rändern der Siliziumnitridschicht ausfüllt. Somit kann dieser Nassätzansatz auch zu suboptimalen Bauelement-Kennlinien führen.
  • Die vorliegende Offenbarung stellt Bauelemente und Verfahren bereit, welche die Bauelement-Kennlinien von Fotodioden gegenüber herkömmlichen Ansätzen verbessern. Insbesondere stellen einige Ausführungsformen der vorliegenden Offenbarung Halbleiterbauelemente bereit, die einen Pfeiler aus epitaxialem Halbleitermaterial enthalten, der einer Fotodiode entspricht. Dieser Pfeiler aus Halbleitermaterial berührt eine Oberseite des darunterliegenden Halbleitersubstrats mit nur geringer oder gar keiner Plasmaschädigung und ist von einer dielektrischen Seitenwandstruktur umgeben, die dafür konfiguriert ist, eine „Unterschneidung” während der Herstellung der Vorrichtung zu verhindern und/oder weitgehend zu begrenzen. Somit können die offenbarten Halbleiterbauelemente in einigen Aspekten bessere Bauelement-Kennlinien realisieren als herkömmliche Ansätze.
  • 1 veranschaulicht eine Querschnittsansicht eines integrierten Schaltkreises (Integrated Circuit, IC) 100 gemäß einigen Ausführungsformen, während 2–3, die nun zusammen mit 1 beschrieben werden, wie durch die Querschnittslinien in den 1–3 gezeigt, Draufsichten des IC 100 von 1 bei verschiedenen Tiefen veranschaulichen. Der IC 100 enthält ein Substrat 102, das eine Muldenregion 104 enthält, die einen ersten Leitfähigkeitstyp (zum Beispiel n-Typ) aufweist, der lateral von einer Isolierregion 106 umgeben ist. In einigen Ausführungsformen ist das Substrat 102 ein monokristallines Siliziumsubstrat oder ein Silicon-on-Insulator(SOI)-Substrat, und die Isolierregion 106 ist eine Muldenregion, die einen zweiten Leitfähigkeitstyp (zum Beispiel p-Typ) aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine dielektrische Schicht 108, die in einigen Ausführungsformen als eine RPO-Schicht verkörpert sein kann, ist über einer Oberseite des Substrats 102 angeordnet. Die dielektrische Schicht 108 erstreckt sich über äußere Ränder der Muldenregion 104 und bedeckt die Isolierregion 106 und enthält eine Öffnung, dass die einen inneren Abschnitt der Muldenregion 104 frei liegend zurücklässt. Eine Siliziumnitridschicht 110 wird über der dielektrischen Schicht 108 angeordnet, und eine dielektrische Schicht mit niedrigem k-Wert 112 wird über der Siliziumnitridschicht 110 angeordnet. Ein epitaxialer Pfeiler 114, der aus reinem Ge oder einer SiGe-Legierung besteht, die ein monokristallines Gitter aufweist, erstreckt sich aufwärts von dem inneren Abschnitt der Muldenregion 104 und durch die Öffnung in der dielektrischen Schicht 108.
  • Der epitaxiale Pfeiler 114 enthält eine untere epitaxiale Region 114a eines ersten Leitfähigkeitstyps und eine obere epitaxiale Region 114b eines zweiten Leitfähigkeitstyps. Die oberen und unteren epitaxialen Regionen 114a, 114b treffen sich an einer Grenzschicht 115, um eine Fotodiode zu bilden. Wenn ein auftreffendes Photon 116 von ausreichender Energie die Fotodiode trifft, so entsteht ein Elektron-Loch-Paar, und die Träger des Paares werden durch ein integriertes elektrisches Feld innerhalb der Fotodiode über die Grenzschicht 115 getrieben. Wenn also der IC 100 mit Photonen 116 von ausreichender Energie in Kontakt kommt, so wird ein Photostrom erzeugt, in dem sich Löcher in Richtung einer Anode der Vorrichtung bewegen (zum Beispiel von der Grenzschicht 115 durch die untere epitaxiale Region 114a, durch die Muldenregion 104, durch die hochdotierte Muldenkontaktregion 118, den unteren Kontakt 120 hinauf und durch die erste leitfähige Leitung 122), und in dem sich Elektronen zu einer Katode der Vorrichtung bewegen (zum Beispiel von der Grenzschicht 115, durch die obere epitaxiale Region 114b, durch den oberen Kontakt 124 und durch die zweite leitfähige Leitung 126). In einigen Ausführungsformen sind die erste und die zweite leitfähige Leitung 122, 126 Aluminium-Kupfer-Interconnect-Leitungen, die über dem Substrat 102 angeordnet sind, und sind dafür ausgelegt, eine Fensteröffnung 128 zu enthalten, die über einer Oberseite des epitaxialen Pfeilers 114 ausgerichtet ist und durch die die auftreffenden Photonen 116 passieren können, um den epitaxialen Pfeiler 114 und seine entsprechende Fotodiode zu erreichen. Eine Antireflexionsbeschichtung (Anti-Reflective Coating, ARC) 130, wie zum Beispiel eine Siliziumnitridbeschichtung, ist über der ersten und der zweiten leitfähigen Leitung 122, 126 angeordnet und kleidet die Seitenwände und die Unterseite der Fensteröffnung 128 aus.
  • Genauer gesagt, umgibt eine dielektrische Seitenwandstruktur 132 lateral den epitaxialen Pfeiler 114 und hat eine Unterseite, die auf einer Oberseite der dielektrischen Schicht 108 so ruht, dass die dielektrische Seitenwandstruktur 132 und die dielektrische Schicht 108 zusammen die volle Höhe der Seitenwände des epitaxialen Pfeilers 114 auskleiden. In einigen Ausführungsformen haben die dielektrische Schicht 108 und die dielektrische Seitenwandstruktur 132 die gleiche Zusammensetzung ihrer dielektrischen Materialien. Zum Beispiel bestehen in einigen Ausführungsformen die dielektrische Schicht 108 und die dielektrische Seitenwandstruktur 132 beide aus Siliziumdioxid (SiO2) und können gleiche Ätzraten für ein zuvor festgelegtes Ätzmittel haben. In anderen Ausführungsformen bestehen die dielektrische Schicht 108 und die dielektrische Seitenwandstruktur 132 aus Materialien, die zum Beispiel geringfügig unterschiedliche Ätzraten aufweisen, die aber innerhalb von 35% voneinander, innerhalb von 10% voneinander oder sogar innerhalb von 5% voneinander für ein zuvor festgelegtes Ätzmittel liegen. Somit kann die dielektrische Schicht 108 eine erste Ätzrate haben, und die dielektrische Seitenwandstruktur 132 kann eine zweite, geringfügig unterschiedliche Ätzrate haben, wobei die erste Ätzrate in einigen Ausführungsformen zwischen 70% und 130% der zweiten Ätzrate oder in anderen Ausführungsformen sogar zwischen 95% und 105% der zweiten Ätzrate liegen kann. Zum Beispiel können die dielektrische Schicht 108 und/oder dielektrischen Seitenwandstruktur 132 in einigen anderen Ausführungsformen aus Siliziumnitrid Si3N4 bestehen und können durch Plasma-verstärktes chemisches Aufdampfen (PECVD) gebildet werden oder können thermisch gezüchtet werden.
  • Wie im weiteren Verlauf noch deutlich wird, hilft die dielektrische Seitenwandstruktur 132 während der Herstellung, Ätzschäden an der Oberseite der Muldenregion 104 zu begrenzen, und weil die Ätzraten der dielektrischen Schicht 108 und der dielektrischen Seitenwandstruktur 132 gleich oder ähnlich sind, hilft sie zu verhindern, dass die dielektrische Schicht 108 die Siliziumnitridschicht 110 unterschneidet. Auf diese Weise kann der epitaxiale Pfeiler 114 mit äußeren Seitenwänden gebildet werden, die planar oder im Wesentlichen planar sind, und die vertikal oder im Wesentlichen vertikal sind, um ein gutes Befüllen durch epitaxiales Wachstum ohne Lücken oder Lunker zu ermöglichen. Obgleich der epitaxiale Pfeiler 114 und die dielektrische Seitenwandstruktur 132 so veranschaulicht sind, dass sie in der Draufsicht quadratisch oder rechteckig sind, versteht es sich, dass der epitaxiale Pfeiler 114 und die dielektrische Seitenwandstruktur 132 in anderen Ausführungsformen in der Draufsicht eine kreisrunde, eine ovale oder eine polygonale Form haben können und/oder in der Draufsicht quadratische Ecken oder gerundete Ecken haben können. Darüber hinaus veranschaulicht 1 zwar ein Beispiel, wo die untere epitaxiale Region 114a vom n-Typ ist und die obere epitaxiale Region 114b vom p-Typ ist. Doch in anderen Ausführungsformen kann auch die untere epitaxiale Region 114a vom p-Typ sein, und die obere epitaxiale Region 114b kann vom n-Typ sein, sofern der Leitfähigkeitstyp der anderen Regionen entsprechend transponiert wird.
  • Die dielektrische Seitenwandstruktur 132 hat am weitesten innen liegende Seitenwände, die auf am weitesten innen liegende Seitenwände der dielektrischen Schicht 108 ausgerichtet sind. Die dielektrische Seitenwandstruktur 132 trennt auch eine innere Seitenwand der Siliziumnitridschicht 110 von einer äußeren Seitenwand des epitaxialen Pfeilers 114, was hilft, eine Unterschneidung der Siliziumnitridschicht 110 zu begrenzen oder zu verhindern. Eine Unterseite der dielektrischen Seitenwandstruktur 132 ist in einigen Ausführungsformen koplanar mit einer Unterseite der Siliziumnitridschicht 110, und eine Oberseite der dielektrischen Schicht mit niedrigem k-Wert 112 ist in einigen Ausführungsformen koplanar sowohl mit einer Oberseite der dielektrischen Seitenwandstruktur 132 als auch einer Oberseite des epitaxialen Pfeilers 114. In einigen Ausführungsformen fungiert die dielektrische Schicht 108 als eine RPO-Schicht, die eine Silicidsperrschicht ist, um einen spezifischen Widerstand des darunterliegenden Siliziumsubstrats aufrecht zu erhalten und/oder einen spezifischen Widerstand einer Polysiliziumschicht über dem darunterliegenden Siliziumsubstrat aufrecht zu erhalten. Falls zum Beispiel der IC 100 einen Polysilizium-Widerstand enthält, so kann die RPO-Schicht strukturiert werden, um an ihrem Platz über dem Polysilizium-Widerstand zu bleiben und auch über den Regionen des Substrats 102 zu liegen. Wenn also Silicid über anderen Regionen des IC ausgebildet wird, wie zum Beispiel auf Source/Drain-Regionen und/oder Gate-Elektroden, um zum Beispiel ohmische Kontakte zu bilden, so verbleibt die RPO-Schicht an ihrem Platz über dem Polysilizium-Widerstand, um zu verhindern, dass das Silicid den Polysilizium-Widerstand berührt, wodurch der Widerstandswert des Polysilizium-Widerstands beibehalten bleibt.
  • 4 zeigt eine Querschnittsansicht einiger Ausführungsformen, wobei der epitaxiale Pfeiler 114 des Weiteren eine intrinsisches Region aus reinem Ge oder eine intrinsische Region aus SiGe-Legierung umfasst, welche die untere epitaxiale Region 114a von der oberen epitaxialen Region 114b trennt. Somit enthält die Fotodiode in 4 eine untere epitaxiale Region 114a, die vom n-Typ ist, eine Zwischenregion 115', die intrinsisches Ge oder SiGe ist, und eine obere epitaxiale Region 114b, die vom p-Typ ist, obgleich die Dotierung vom p-Typ und vom n-Typ in anderen Ausführungsformen auch transponiert werden könnte. In 4 hat ein unterster Abschnitt der intrinsischen Region 115' eine erste Höhe, gemessen von einer Oberseite des Substrats 102, und ein unterster Abschnitt der Siliziumnitridschicht 110 hat eine zweite Höhe, die niedriger ist als die erste Höhe, obgleich die Dicke der unteren epitaxialen Region 114a in anderen Ausführungsformen verändert werden könnte, um die erste Höhe so zu verändern, dass sie größer ist als die der Siliziumnitridschicht 110.
  • 5 zeigt eine Querschnittsansicht einiger Ausführungsformen, wobei innere Seitenwände der dielektrischen Seitenwandstruktur 132 gerundete Oberseiten 140 haben, und wobei eine Oberseite des epitaxialen Pfeilers 114 sich nach außen über die gerundeten Oberseiten aufweitet. Somit weitet sich in 5 ein oberster Abschnitt des epitaxialen Pfeilers 114 relativ zu unteren oder Zwischenabschnitten des epitaxialen Pfeilers 114 nach außen auf, um die gerundeten Oberseiten 140 der dielektrischen Seitenwandstruktur 132 zu bedecken.
  • Wie in 6 gezeigt, kann in einigen Ausführungsformen eine oberste Fläche der dielektrischen Seitenwandstruktur 132, die gerundete Ecken 142 aufweisen kann, vertikal von einer obersten planaren Fläche der dielektrischen Schicht mit niedrigem k-Wert 112 beabstandet sein. Somit kann in einigen Ausführungsformen die oberste Fläche der dielektrischen Seitenwandstruktur 132 eine erste Höhe, h1, von der Oberseite des Substrats 102 gemessen, haben, und die oberste Fläche der dielektrischen Schicht mit niedrigem k-Wert 112 kann eine zweite Höhe, h2, der Oberseite des Substrats 102 gemessen von, haben, wobei die zweite Höhe, h2, größer ist als die erste Höhe, h1.
  • In den 7–19 sind eine Reihe von Querschnittsansichten einiger Ausführungsformen einer Halbleitervorrichtung mit einer dielektrischen Seitenwandstruktur auf verschiedenen Fertigungsstufen gezeigt.
  • Wie durch 7 veranschaulicht, wird ein Substrat 102 bereitgestellt. In einigen Ausführungsformen ist das Substrat 102 ein Volumen-Siliziumsubstrat aus monokristallinem Silizium. Wenn das Substrat 102 Silizium ist, so kann das Substrat 102 vom n-Typ, vom p-Typ oder intrinsisches Silizium sein. In anderen Ausführungsformen kann das Substrat 102 andere geeignete Materialien sein, zum Beispiel ein Siliziumcarbid-Substrat, ein Saphir-Substrat oder ein Semiconductor-on-Insulator(SOI)-Substrat, die vom dotierten p-Typ oder n-Typ sein können und/oder zum Beispiel eine Dicke zwischen etwa 800 und 2000 Nanometern haben können. In weiteren Ausführungsformen kann das Substrat 102 ein binäres Halbleitermaterial (zum Beispiel GaAs), ein tertiäres Halbleitermaterial (zum Beispiel InGaAs) oder anderes Halbleitermaterial enthalten.
  • Eine Muldenregion 104, die einen ersten Leitfähigkeitstyp hat, wird in dem Substrat 102 durch Bilden einer (nicht gezeigten) Muldenmaske ausgebildet, wie zum Beispiel ein Oxid, eine Hartmaske und/oder eine Fotoresistschicht zum Beispiel über einer Oberseite des Substrats 102. Die Muldenmaske lässt einen Abschnitt der oberen Substratfläche, der der Muldenregion 104 entspricht, frei liegend zurück und bedeckt andere Abschnitte der oberen Substratfläche. Mit der Muldenmaske an ihrem Platz werden Ionen in das Substrat 102 implantiert, um die Muldenregion 104 zu bilden, oder eine hoch-dotierte Schicht wird über dem Substrat 102 ausgebildet, und dann werden Dotanden aus der hoch-dotierten Schicht in das Substrat 102 ausdiffundiert, um die Muldenregion 104 zu bilden.
  • Eine Isolierregion 106, die einen zweiten Leitfähigkeitstyp haben kann, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wird in dem Substrat 102 ausgebildet, indem eine (nicht gezeigte) Isoliermaske, wie zum Beispiel ein Oxid, eine Hartmaske und/oder eine Fotoresistschicht zum Beispiel über der Oberseite des Substrats 102 ausgebildet wird.
  • Die Isoliermaske lässt einen Abschnitt der oberen Substratfläche, die der Isolierregion 106 entspricht, frei liegend zurück und bedeckt andere Abschnitte der oberen Substratfläche. Mit der Isoliermaske an ihrem Platz werden Ionen in dem Substrat implantiert, um die Isolierregion 106 zu bilden, oder eine hoch-dotierte Schicht wird über dem Substrat ausgebildet, und dann werden Dotanden aus der hoch-dotierten Schicht in das Substrat ausdiffundiert, um die Isolierregion 106 zu bilden. Die Isolierregion 106 kann in Abhängigkeit vom der Implementierung vor der Muldenregion gebildet werden, oder umgekehrt.
  • Wie durch 8 veranschaulicht, wird eine dielektrische Schicht 108, die in einigen Ausführungsformen als eine RPO-Schicht fungieren kann, über der Oberseite des Substrats 102 ausgebildet, und eine Siliziumnitridschicht 110, die in einigen Ausführungsformen als eine Ätzstoppschicht fungieren kann, wird über der dielektrischen Schicht 108 ausgebildet. Eine dielektrische Schicht mit niedrigem k-Wert 112, wie zum Beispiel eine USG- oder Fluorsilikatglas(FSG)-Schicht, wird dann über der Siliziumnitridschicht 110 ausgebildet.
  • Wie durch 9 veranschaulicht, wird eine Pfeilermaske 902, die zum Beispiel aus Fotoresistmaterial und/oder einer Hartmaske bestehen kann, über der dielektrischen Schicht mit niedrigem k-Wert 112 mittels Fotolithografie-Techniken strukturiert. Die Pfeilermaske 902 erstreckt sich über eine Oberseite der dielektrischen Schicht mit niedrigem k-Wert 112 und enthält eine Öffnung, die einen Abschnitt der dielektrischen Schicht mit niedrigem k-Wert frei liegend zurück lässt. Mit der Pfeilermaske 902 an ihrem Platz wird ein Ätzvorgang ausgeführt, um den frei liegenden Abschnitt der dielektrischen Schicht mit niedrigem k-Wert 112 und entsprechende Abschnitte der Siliziumnitridschicht 110 zu entfernen. Das Ätzen stoppt auf einer Oberseite der dielektrischen Schicht 108, wodurch eine erste Aussparung 904 gebildet wird. In einigen Ausführungsformen hat die erste Aussparung eine Breite von ungefähr 1 Mikrometer, eine Länge im Bereich von 1 Mikrometer bis etwa 30 Mikrometer und eine Höhe von ungefähr 30 Mikrometern. In einigen Ausführungsformen ist das in 9 ausgeführte Ätzen ein Plasma-Ätzen, das C4F4, O2 und Ar-Gasspezies enthält, die in einer Plasma-Kammer enthalten sind, zum Beispiel bei einer angelegten Leistung im Bereich von 1000 Watt bis 8000 Watt.
  • Wie durch 10 veranschaulicht, wird dann eine konformale dielektrische Auskleidung 132' über einer Oberseite und Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert 112, entlang Seitenwänden der Siliziumnitridschicht 110 und über der Oberseite der dielektrischen Schicht 108 ausgebildet, um die erste Aussparung 904 teilweise zu füllen. In einigen Ausführungsformen hat die konformale dielektrische Auskleidung 132' eine erste Dicke, t1, und die dielektrische Schicht hat eine zweite Dicke, t2, wobei die ersten Dicke t1 größer ist als die zweiten Dicke, t2. Zum Beispiel kann in einigen Ausführungsformen die erste Dicke t1 in einem Bereich von 10 Ångström bis 2000 Ångström liegen, und die zweite Dicke t2 kann geringer sein als die erste Dicke t1. In einigen Ausführungsformen besteht die konformale dielektrische Auskleidung 132' aus SiO2 und kann durch Aufschleudertechniken, chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Plasma-verstärktes CVD (PECVD) oder andere Techniken gebildet werden.
  • Wie durch 11 veranschaulicht, wird ein anisotropes oder vertikales Ätzen mit der konformalen dielektrischen Auskleidung 132' an ihrem Platz ausgeführt, um Abschnitte der konformalen dielektrischen Auskleidung 132' von der Oberseite der dielektrischen Schicht mit niedrigem k-Wert 112 und von der Oberseite der dielektrischen Schicht 108 zu entfernen. Somit ätzt dieses anisotrope oder vertikale Ätzen die konformale dielektrische Auskleidung 132' zurück, um einen Abschnitt der konformalen dielektrischen Auskleidung als eine dielektrische Seitenwand-Vorläuferstruktur 132'' entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert 112 und entlang Seitenwänden der Siliziumnitridschicht 110 zurückzulassen, und lässt eine Oberseitenregion der dielektrischen Schicht 108 frei liegend zurück. Aufgrund der Eigenschaften des verwendeten anisotropen oder vertikalen Ätzens hat die dielektrische Seitenwand-Vorläuferstruktur 132'' weiterhin eine Dicke, die mindestens im Wesentlichen gleich t1 ist und die größer ist als die verbliebene Dicke (~t2) der dielektrischen Schicht 108. In einigen Ausführungsformen ist das in 11 ausgeführte Ätzen ein Trockenätzprozess, der über eine zuvor festgelegte Zeit ausgeführt wird, und dieses Ätzen enthält zum Beispiel C4F4, O2 und Ar-Gasspezies, die in einer Plasma-Kammer enthalten sind.
  • Wie durch 12 veranschaulicht, wird dann ein isotropes oder Nassätzen ausgeführt, um die dielektrische Seitenwand-Vorläuferstruktur (132'' von 11) auf eine Dicke t1' auszudünnen und gleichzeitig die frei liegende Oberseitenregion von der dielektrischen Schicht 108 zu entfernen. Auf diese Weise kann eine dielektrische Seitenwandstruktur 132 gebildet werden, die Seitenwände hat, die auf Seitenwände der dielektrischen Schicht 108 ausgerichtet sind, durch die hindurch die Oberseite der Muldenregion 104 frei liegt. In einigen Ausführungsformen entspricht das Ausführen des isotropen oder Nassätzens dem Eintauchen des Substrats in eine wässrige Lösung aus verdünnter Fluorwasserstoffsäure über eine zuvor festgelegte Zeit. Die dielektrische Seitenwandstruktur 132 kann gerundete Oberseiten haben, die ungefähr bündig mit einer Oberseite der dielektrischen Schicht mit niedrigem k-Wert 112 abschließen können oder die unter der Oberseite der dielektrischen Schicht mit niedrigem k-Wert 112 beabstandet sein können. Aufgrund der Art und Weise, in der das Ätzen ausgeführt wird, um die dielektrische Seitenwandstruktur 132 zu bilden, ist die frei liegende Oberseite der Muldenregion 104 auf dieser Stufe frei von Beschädigung: Zum Beispiel ist die Oberseite der Muldenregion eine monokristalline Oberflächenregion mit nur geringen oder gar keinen Dislokationen oder Brüchen. Weil die dielektrische Seitenwandstruktur 132 weiterhin an ihrem Platz über der inneren Seitenwand der Siliziumnitridschicht 110 verbleibt, kann darüber hinaus die Aussparung in 12 vertikale oder im Wesentlichen vertikale Seitenwände haben, und die dielektrische Schicht 108 unterschneidet nicht die Siliziumnitridschicht 110, so wie es in einigen herkömmlichen Ansätzen geschehen könnte.
  • In einigen Ausführungsformen von 12 haben die dielektrische Seitenwand-Vorläuferstruktur (132'' von 11) und die dielektrische Schicht 108 die gleiche Zusammensetzung ihres dielektrischen Materials und werden so mit gleichen Raten geätzt, um Seitenwände zu erzeugen, die für die resultierende geätzte Struktur, wie in 12 gezeigt, ausgerichtet, planar und/oder im Wesentlichen planar sind. In anderen Ausführungsformen können die dielektrische Seitenwand-Vorläuferstruktur (132'' von 11) und die dielektrische Schicht 108 geringfügig unterschiedliche Ätzraten haben. Zum Beispiel kann die dielektrische Seitenwand-Vorläuferstruktur eine erste Ätzrate haben, und die dielektrische Schicht 108 kann eine zweite Ätzrate haben, die sich von der ersten Ätzrate für das isotrope oder Nassätzen unterscheidet. Oft ist in solchen Ausführungsformen die erste Ätzrate geringfügig größer als die zweite Ätzrate, zum Beispiel um weniger als dreißig Prozent, so dass die dielektrische Schicht 108 nicht die Siliziumnitridschicht 110 unterschneidet, und die durch das Ätzen gebildete Aussparung ist an ihren oberen Abschnitten breiter, um ein besseres Befüllen ohne Lücken oder Lunker zu ermöglichen.
  • Wie durch 13 veranschaulicht, wird ein epitaxialer Pfeiler 114 aus Si- oder SiGe-Material epitaxial direkt auf der unbeschädigten Muldenregion 104 ohne Lunker oder Lücken gezüchtet. Der epitaxiale Wachstumsprozess, der zum Bilden des epitaxialen Pfeilers 114 verwendet wird, verwendet zunächst einen ersten Satzes epitaxialer Wachstumsbedingungen zum Bilden einer unteren epitaxialen Region, die einer n-Typ-Region aus monokristallinem Germanium oder monokristallinem SiGe entspricht. Die epitaxialen Wachstumsbedingungen werden dann geändert, um eine obere epitaxiale Region zu bilden, die einer p-Typ-Region aus monokristallinem Ge oder monokristallinem SiGe entspricht, die direkt die n-Typ-Region auf einer p-n-Grenzschicht berührt. In anderen Ausführungsformen berührt nicht die p-Typ-Region direkt die n-Typ-Region auf einer p-n Grenzschicht, sondern der epitaxiale Wachstumsprozess wird zum Bilden einer intrinsischen Region aus Ge oder einer intrinsischen Region aus SiGe zwischen der p-Typ-Region und der n-Typ-Region verwendet, so dass eine p-i-n-Grenzschicht entsteht. In anderen Ausführungsformen kann die p-Typ-Region vor der n-Typ-Region gebildet werden. In Ausführungsformen, wo die dielektrische Seitenwandstruktur 132 gerundete Oberseiten hat, kann der epitaxiale Pfeiler 114 so gezüchtet werden, dass er sich über die gerundeten Oberseiten hinaus aufweitet. In anderen Ausführungsformen wird kein epitaxiales Ge- oder SiGe-Material für den epitaxialen Pfeiler 114 gezüchtet, sondern es können andere Materialien, wie zum Beispiel monokristallines Silizium, ein binäres Halbleitermaterial (zum Beispiel GaAs), tertiäres Halbleitermaterial (zum Beispiel InGaAs) oder anderes Halbleitermaterial zum Bilden des epitaxialen Pfeilers 114 gezüchtet werden.
  • Wie durch 14 veranschaulicht, kann optional ein chemisch-mechanisches Planarisieren (CMP) ausgeführt werden, so dass die dielektrische Seitenwandstruktur 132 eine planare Oberseite hat. Diese planare Oberseite ist koplanar mit einer obersten Fläche des epitaxialen Pfeilers 114 und ist koplanar mit einer Oberseite der dielektrischen Schicht mit niedrigem k-Wert 112. Obgleich diese CMP-Operation optional ist, sind die anschließenden Figuren so veranschaulicht, dass sie sich von 14 aus fortsetzen. Aber es versteht sich, dass sich die anschließenden Figuren gleichermaßen an 13 anschließen könnten (wobei sich zum Beispiel obere Abschnitte des epitaxialen Pfeilers 114 immer noch über die Oberseite der dielektrischen Seitenwandstruktur 132 hinaus aufweiten).
  • Wie durch 15 veranschaulicht, wird eine Kontaktöffnungsmaske 1502 ausgebildet, und es wird ein Ätzen ausgeführt, um eine Kontaktöffnung 1504 zu bilden, die sich abwärts durch die dielektrische Schicht mit niedrigem k-Wert 112 erstreckt, um eine Oberseite des Substrats 102 frei zu legen. Ein Ionenimplantationsprozess kann dann ausgeführt werden, so dass ein Fluss von Molekülen oder geladenen Ionen durch die Kontaktöffnung hindurch verläuft, um eine hoch-dotierte Muldenkontaktregion 118 zu bilden.
  • Wie durch 16 veranschaulicht, wird ein leitfähiges Material wie zum Beispiel Wolfram oder Aluminium ausgebildet. Das leitfähige Material erstreckt sich über die dielektrische Schicht mit niedrigem k-Wert 112 und erstreckt sich abwärts in der Kontaktöffnung 1504, um einen Kontakt mit der hoch-dotierten Muldenkontaktregion 118 herzustellen. Eine CMP-Operation wird dann ausgeführt, um eine Oberseite des leitfähigen Materials zu planarisieren, um einen leitfähigen Kontakt 1602 herzustellen, und dann wird eine zweite dielektrische Schicht mit niedrigem k-Wert 1604 ausgebildet, und Durchkontaktierungsöffnungen 1606 werden in der zweiten dielektrischen Schicht mit niedrigem k-Wert 1604 gebildet.
  • Wie durch 17 veranschaulicht, wird ein leitfähiges Material, wie zum Beispiel Kupfer oder Aluminium, über der zweiten dielektrischen Schicht mit niedrigem k-Wert 1604 ausgebildet. Dieses leitfähige Material erstreckt sich über die zweite dielektrische Schicht mit niedrigem k-Wert 1604 und erstreckt sich abwärts in die Durchkontaktierungsöffnungen, und wird planarisiert, um leitfähige Durchkontaktierungen 1700 und eine erste und eine zweite leitfähige Leitung 122, 126 zu bilden.
  • Wie durch 18 veranschaulicht, wird eine Fensteraussparungsmaske 1802 über der Struktur ausgebildet, und es wird ein Ätzvorgang ausgeführt, um Abschnitte der zweiten dielektrischen Schicht mit niedrigem k-Wert 1604 und/oder der leitfähigen Leitungen 122, 126 zu entfernen, um eine Fensteröffnung 128 zu bilden, die den Betrag der auftreffenden Strahlung erhöht, die den epitaxialen Pfeiler 114 während des Betriebes erreicht.
  • Wie durch 19 veranschaulicht, wird eine Antireflexionsbeschichtung (ARC) 130 über der Oberseite der leitfähigen Leitungen 122, 126 und der zweiten dielektrischen Schicht mit niedrigem k-Wert 1604 ausgebildet. Wie die Fensteröffnung 128, erhöht die ARC 130 den Betrag der auftreffenden Strahlung, die den epitaxiale Pfeiler 114 während des Betriebes erreicht. In einigen Ausführungsformen ist die ARC 130 eine Siliziumnitridschicht.
  • Ein beispielhaftes Verfahren 2000, das einigen Ausführungsformen der 7–19 entspricht, wird nun mit Bezug auf ein Flussdiagramm von 20 beschrieben. Es versteht sich jedoch, dass die in den 7–19 offenbarten Strukturen nicht auf das Verfahren 2000 von 20 beschränkt sind, sondern auch allein als Strukturen unabhängig von dem Verfahren existieren können. Gleichermaßen wird zwar das Verfahren von 20 in Bezug auf die 7–19 beschrieben, doch es versteht sich, dass das Verfahren nicht auf die in den 7–19 offenbarten Strukturen beschränkt ist, sondern statt dessen auch allein und unabhängig von den in den 7–19 offenbarten Strukturen existieren können. Außerdem wird das durch 20 beschriebene Verfahren 2000 zwar im vorliegenden Text als eine Reihe von Funktionen oder Ereignissen veranschaulicht und beschrieben, doch es versteht sich, dass die veranschaulichte Reihenfolge solcher Funktionen oder Ereignisse nicht in einem einschränkenden Sinne ausgelegt werden dürfen. Zum Beispiel können einige Funktionen in anderen Reihenfolgen und/oder gleichzeitig mit anderen Funktionen oder Ereignissen als den im vorliegenden Text veranschaulichten und/oder beschriebenen ausgeführt werden. Darüber hinaus müssen nicht alle veranschaulichten Funktionen erforderlich sein, um einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung im vorliegenden Text zu implementieren, und eine oder mehrere der im vorliegenden Text gezeigten Funktionen können in einer oder mehreren separaten Funktionen und/oder Phasen ausgeführt werden.
  • Bei 2002 wird ein Substrat empfangen, das eine Muldenregion enthält. In einigen Ausführungsformen kann die Aktion 2002 zum Beispiel 7 entsprechen.
  • Bei 2004 wird eine dielektrische Schicht über einer Oberseite des Substrats und über einer Oberseite der Muldenregion ausgebildet. In einigen Ausführungsformen kann die Aktion 2004 zum Beispiel 8 entsprechen.
  • Bei 2006 wird eine Siliziumnitridschicht über der dielektrischen Schicht ausgebildet. In einigen Ausführungsformen kann die Aktion 2004 zum Beispiel 8 entsprechen.
  • Bei 2008 wird eine dielektrische Schicht mit niedrigem k-Wert über der Siliziumnitridschicht ausgebildet. In einigen Ausführungsformen kann die Aktion 2004 zum Beispiel 8 entsprechen.
  • Bei 2010 wird eine Pfeilermaske ausgebildet und über der dielektrischen Schicht mit niedrigem k-Wert strukturiert. In einigen Ausführungsformen kann die Aktion 2004 zum Beispiel 9 entsprechen.
  • Bei 2012 wird ein Ätzen mit der Pfeilermaske an ihrem Platz ausgeführt, um einen Abschnitt der dielektrischen Schicht mit niedrigem k-Wert und einen Abschnitt der Siliziumnitridschicht zu entfernen. Das Ätzen stoppt auf einer Oberseite der dielektrischen Schicht, wodurch eine erste Aussparung gebildet wird. In einigen Ausführungsformen kann die Aktion 2012 zum Beispiel 9 entsprechen.
  • Bei 2014 wird eine konformale dielektrische Auskleidung über einer Oberseite der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der Siliziumnitridschicht und über der Oberseite der dielektrischen Schicht ausgebildet, um die erste Aussparung teilweise zu füllen. In einigen Ausführungsformen kann die Aktion 2014 zum Beispiel 10 entsprechen.
  • Bei 2016 wird ein Ätzen mit der konformalen dielektrischen Auskleidung an ihrem Platz ausgeführt, um Abschnitte der konformalen dielektrischen Auskleidung von der Oberseite der dielektrischen Schicht mit niedrigem k-Wert und von der Oberseite der dielektrischen Schicht zu entfernen, wodurch ein Abschnitt der konformalen dielektrischen Auskleidung als eine dielektrische Seitenwand-Vorläuferstruktur zurückbleibt und eine Oberseitenregion der dielektrischen Schicht frei liegend zurückbleibt. In einigen Ausführungsformen kann die Aktion 2016 zum Beispiel 11 entsprechen.
  • Bei 2018 wird ein Ätzen ausgeführt, um die dielektrische Seitenwand-Vorläuferstruktur auszudünnen und gleichzeitig die frei liegende Oberseitenregion der dielektrischen Schicht zu entfernen, wodurch eine zweite Aussparung gebildet wird, die auf einer Oberseite der Muldenregion endet und an einer dielektrischen Seitenwandstruktur endet. Die dielektrische Seitenwandstruktur erstreckt sich entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert und entlang Seitenwänden der Siliziumnitridschicht. In einigen Ausführungsformen kann die Aktion 2018 zum Beispiel 12 entsprechen.
  • Bei 2020 wird ein Pfeiler aus Si- oder SiGe-Material epitaxial in der zweiten Aussparung gezüchtet, um die zweite Aussparung vollständig auszufüllen. In einigen Ausführungsformen kann die Aktion 2020 zum Beispiel 13 entsprechen.
  • 21–24 veranschaulichen eine alternative Ausführungsform gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 21 entspricht der oben besprochenen 9, wo ein Substrat 102 bereitgestellt wird. Das Substrat 102 enthält eine Muldenregion 104, die einen ersten Leitfähigkeitstyp hat, und eine Isolierregion 106, die einen zweiten Leitfähigkeitstyp haben kann, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine dielektrische Schicht 108, die in einigen Ausführungsformen als eine RPO-Schicht fungieren kann, wird über der Oberseite des Substrats 102 ausgebildet, und eine Siliziumnitridschicht 110, die in einigen Ausführungsformen als eine Ätzstoppschicht fungieren kann, wird über der dielektrischen Schicht 108 ausgebildet. Eine dielektrische Schicht mit niedrigem k-Wert 112, wie zum Beispiel eine USG- oder Fluorsilikatglas (FSG) Schicht, wird dann über der Siliziumnitridschicht 110 ausgebildet. Ein Ätzen wird mit einer Pfeilermaske 902 an ihrem Platz ausgeführt, um den frei liegenden Abschnitt der dielektrischen Schicht mit niedrigem k-Wert 112 und entsprechende Abschnitte der Siliziumnitridschicht 110 zu entfernen. Das Ätzen stoppt auf einer Oberseite der dielektrischen Schicht 108, wodurch eine erste Aussparung 904 gebildet wird.
  • Wie durch 22 veranschaulicht, wird dann eine konformale dielektrische Auskleidung 132' über einer Oberseite und Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert 112, entlang Seitenwänden der Siliziumnitridschicht 110 und über der Oberseite der dielektrischen Schicht 108 ausgebildet, um die erste Aussparung 904 teilweise zu füllen. In einigen Ausführungsformen hat die konformale dielektrische Auskleidung 132' eine erste Dicke, t1, und die dielektrische Schicht hat eine zweite Dicke, t2, wobei die erste Dicke t1 größer ist als die zweite Dicke, t2.
  • Wie in 23 veranschaulicht, wird ein Ätzen, wie zum Beispiel ein chemisches Trockenätzen (CDE), über eine zuvor festgelegte Zeit ausgeführt, um die konformale dielektrische Auskleidung 132' anisotrop oder vertikal zu ätzen und in situ auch die darunterliegenden Abschnitte der dielektrischen Schicht 108 zu entfernen, die frei gelegt werden, wenn das Ätzen die lateralen Abschnitte der konformalen dielektrischen Auskleidung 132' entfernt. Genauer gesagt, ist – im Gegensatz zu den 11–12 (wobei 11 ein anisotropes Ätzen verwendet und 12 ein separates Nassätzen verwendet) – das Ätzen in 23 ein einzelner, in situ ausgeführter Ätzvorgang, der verwendet wird, um die dielektrische Seitenwandstruktur 132 zu bilden. In einigen Ausführungsformen kann dieser in situ ausgeführte Ätzvorgang über eine zuvor festgelegte Zeit ausgeführt werden, während der die Plasma-Kammer zum Beispiel C4F4, O2 und Ar-Gasspezies enthält.
  • Wie in 24 veranschaulicht, wird ein epitaxialer Pfeiler 114 aus Ge- oder SiGe-Material epitaxial direkt auf der Muldenregion 104 ohne Lunker oder Lücken gezüchtet, ähnlich dem, was oben mit Bezug auf 13 besprochen wurde. Nach 24 kann der Herstellungsprozess fortgesetzt werden, wie mit Bezug auf die 14–20 veranschaulicht und beschrieben, um die Herstellen der Vorrichtung zu vollenden.
  • Ein beispielhaftes Verfahren 2500, das einigen Ausführungsformen entspricht, die gemäß den 21–24 arbeiten, wird nun mit Bezug auf ein Flussdiagramm von 25 beschrieben. Wie oben angesprochen, kann dieses Verfahren auch einige Ausführungsformen verwenden, die zuvor mit Bezug auf die 7–19 beschrieben wurden.
  • Bei 2502 wird ein Substrat empfangen, das eine Muldenregion enthält. In einigen Ausführungsformen kann die Aktion 2502 zum Beispiel 7 entsprechen.
  • Bei 2504 wird eine dielektrische Schicht über einer Oberseite des Substrats und über einer Oberseite der Muldenregion ausgebildet. In einigen Ausführungsformen kann die Aktion 2504 zum Beispiel 8 entsprechen.
  • Bei 2506 wird eine Siliziumnitridschicht über der dielektrischen Schicht ausgebildet. In einigen Ausführungsformen kann die Aktion 2504 zum Beispiel 8 entsprechen.
  • Bei 2508 wird eine dielektrische Schicht mit niedrigem k-Wert über der Siliziumnitridschicht ausgebildet. In einigen Ausführungsformen kann die Aktion 2504 zum Beispiel 8 entsprechen.
  • Bei 2510 wird eine Pfeilermaske über der dielektrischen Schicht mit niedrigem k-Wert ausgebildet und strukturiert. In einigen Ausführungsformen kann die Aktion 2504 zum Beispiel 21 entsprechen.
  • Bei 2512 wird ein Ätzen mit der Pfeilermaske an ihrem Platz ausgeführt, um einen Abschnitt der dielektrischen Schicht mit niedrigem k-Wert und einen Abschnitt der Siliziumnitridschicht zu entfernen. Das Ätzen stoppt auf einer Oberseite der dielektrischen Schicht, wodurch eine erste Aussparung gebildet wird. In einigen Ausführungsformen kann die Aktion 2012 zum Beispiel 21 entsprechen.
  • Bei 2514 wird eine konformale dielektrische Auskleidung über einer Oberseite der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der Siliziumnitridschicht und über der Oberseite der dielektrischen Schicht ausgebildet, um die erste Aussparung teilweise zu füllen. In einigen Ausführungsformen kann die Aktion 2514 zum Beispiel 22 entsprechen.
  • Bei 2516 wird ein Ätzen mit der konformalen dielektrischen Auskleidung an ihrem Platz ausgeführt, um Abschnitte der konformalen dielektrischen Auskleidung von der Oberseite der dielektrischen Schicht mit niedrigem k-Wert zu entfernen, während Abschnitte der konformalen dielektrischen Auskleidung entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert und der Siliziumnitridschicht zurückbleiben. In 2516 entfernt das Ätzen auch darunterliegende Abschnitte der dielektrischen Schicht, um eine Oberseite des Substrats frei zu legen. In einigen Ausführungsformen kann die Aktion 2516 zum Beispiel 23 entsprechen.
  • Bei 2518 wird ein Pfeiler aus Si- oder SiGe-Material epitaxial auf der frei liegenden Oberseite des Substrats gezüchtet. In einigen Ausführungsformen kann die Aktion 2518 zum Beispiel 24 entsprechen.
  • In einigen Ausführungsformen betrifft die vorliegende Offenbarung einen integrierten Schaltkreis (IC), der auf einem Siliziumsubstrat angeordnet wird, das eine Muldenregion enthält, die einen ersten Leitfähigkeitstyp aufweist. Eine dielektrische Schicht wird über einer Oberseite des Siliziumsubstrats angeordnet und erstreckt sich über äußere Ränder der Muldenregion und enthält eine Öffnung, die einen inneren Abschnitt der Muldenregion frei liegend zurücklässt. Ein epitaxialer Pfeiler aus SiGe oder Ge erstreckt sich aufwärts von dem inneren Abschnitt der Muldenregion. Der epitaxiale Pfeiler enthält eine untere epitaxiale Region eines ersten Leitfähigkeitstyps und eine obere epitaxiale Region, die einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine dielektrische Seitenwandstruktur umgibt den epitaxialen Pfeiler und hat eine Unterseite, die auf einer Oberseite der dielektrischen Schicht ruht.
  • Andere Ausführungsformen betreffen ein Verfahren. In diesem Verfahren wird ein Substrat, das eine Muldenregion enthält, empfangen. Eine dielektrische Schicht wird über einer Oberseite des Substrats und über einer Oberseite der Muldenregion ausgebildet. Eine Siliziumnitridschicht wird über der dielektrischen Schicht ausgebildet, und eine dielektrische Schicht mit niedrigem k-Wert wird über der Siliziumnitridschicht ausgebildet. Ein Abschnitt der dielektrischen Schicht mit niedrigem k-Wert und ein darunterliegender Abschnitt der Siliziumnitridschicht werden selektiv entfernt, um eine erste Aussparung zu bilden, die eine Oberseite der dielektrischen Schicht frei legt. Eine konformale dielektrische Auskleidung wird über einer Oberseite der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der Siliziumnitridschicht und über der frei liegenden Oberseite der dielektrischen Schicht ausgebildet, um die erste Aussparung teilweise zu füllen. Ein erstes Ätzen wird mit der konformalen dielektrischen Auskleidung an ihrem Platz ausgeführt, um Abschnitte der konformalen dielektrischen Auskleidung von der Oberseite der dielektrischen Schicht mit niedrigem k-Wert und von der Oberseite der dielektrischen Schicht zu entfernen, wodurch ein Abschnitt der konformalen dielektrischen Auskleidung als eine dielektrische Seitenwand-Vorläuferstruktur entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert und entlang Seitenwänden der dielektrischen Schicht zurückbleibt und während eine Oberseitenregion der dielektrischen Schicht frei liegend zurückbleibt.
  • Weitere Ausführungsformen betreffen einen integrierten Schaltkreis (IC). Der IC enthält ein Siliziumsubstrat, das eine Muldenregion enthält, die einen ersten Leitfähigkeitstyp aufweist. Eine dielektrische Schicht wird über einer Oberseite des Siliziumsubstrats angeordnet. Die dielektrische Schicht erstreckt sich über äußere Ränder der Muldenregion und enthält eine erste Öffnung, die einen inneren Abschnitt der Muldenregion frei liegend zurücklässt. Eine Siliziumnitridschicht wird über der dielektrischen Schicht angeordnet und enthält eine zweite Öffnung, die auf die erste Öffnung ausgerichtet ist und die den inneren Abschnitt der Muldenregion frei liegend zurücklässt. Eine dielektrische Schicht mit niedrigem k-Wert wird über der Siliziumnitridschicht angeordnet und enthält eine dritte Öffnung, die auf die erste Öffnung und die zweite Öffnung ausgerichtet ist und die den inneren Abschnitt der Muldenregion frei liegend zurücklässt. Ein epitaxialer Pfeiler aus SiGe oder Ge erstreckt sich von dem inneren Abschnitt der Muldenregion aufwärts zu einer oberen Region der dielektrischen Schicht mit niedrigem k-Wert. Der epitaxiale Pfeiler enthält eine untere epitaxiale Region eines ersten Leitfähigkeitstyps und eine obere epitaxiale Region, die einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine dielektrische Seitenwandstruktur umgibt den epitaxialen Pfeiler. Die dielektrische Seitenwandstruktur hat eine Unterseite, die auf einer Oberseite der dielektrischen Schicht ruht, und hat eine Oberseite nahe der oberen Region der dielektrischen Schicht mit niedrigem k-Wert.
  • Weitere Ausführungsformen betreffen ein Verfahren. In diesem Verfahren wird ein Substrat empfangen. Eine erste dielektrische Schicht wird über einer Oberseite des Substrats ausgebildet, und eine zweite dielektrische Schicht wird über der ersten dielektrischen Schicht ausgebildet. Ein Abschnitt der zweiten dielektrischen Schicht wird selektiv entfernt, um eine erste Aussparung zu bilden, die eine Oberseite der ersten dielektrischen Schicht frei legt. Eine konformale dielektrische Auskleidung wird über einer Oberseite und entlang Seitenwänden der zweiten dielektrischen Schicht und über der frei liegenden Oberseite der ersten dielektrischen Schicht ausgebildet, um die erste Aussparung teilweise zu füllen. Ein erstes Ätzen wird ausgeführt, um laterale Abschnitte der konformalen dielektrischen Auskleidung zu entfernen, wodurch ein verbliebener Abschnitt der konformalen dielektrischen Auskleidung als eine dielektrische Seitenwand-Vorläuferstruktur entlang Seitenwänden der zweiten dielektrischen Schicht zurückbleibt, während eine Oberseitenregion der ersten dielektrischen Schicht frei liegend zurückbleibt. Eine Dicke der dielektrischen Seitenwand-Vorläuferstruktur, von einer am weitesten innen liegenden Seitenwand des dielektrischen Seitenwand-Vorläufers zu einer nächstgelegenen Seitenwand der zweiten dielektrischen Schicht gemessen, ist größer als eine Dicke der ersten dielektrischen Schicht, von einer Oberseite der ersten dielektrischen Schicht zu einer Oberseite des Substrats gemessen. Ein zweites Ätzen, das einen anderen Ätzcharakter als das erste Ätzen hat, wird ausgeführt, um die dielektrische Seitenwand-Vorläuferstruktur auszudünnen und gleichzeitig die frei liegende Oberseitenregion der ersten dielektrischen Schicht zu entfernen, wodurch eine zweite Aussparung gebildet wird, die auf einer Oberseite des Substrats endet. Ein Pfeiler aus Halbleitermaterial wird in der zweiten Aussparung ausgebildet.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Integrierter Schaltkreis (IC), der Folgendes umfasst: ein Substrat, das eine Muldenregion enthält, die einen ersten Leitfähigkeitstyp aufweist, eine dielektrische Schicht, die über einer Oberseite des Substrats angeordnet ist, wobei sich die dielektrische Schicht über äußere Ränder der Muldenregion erstreckt und eine Öffnung enthält, die einen inneren Abschnitt der Muldenregion frei liegend zurücklässt, einen epitaxialen Pfeiler aus SiGe oder Ge, der sich von dem inneren Abschnitt der Muldenregion aufwärts erstreckt, wobei der epitaxiale Pfeiler eine untere epitaxiale Region eines ersten Leitfähigkeitstyps und eine obere epitaxiale Region, die einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, enthält, und eine dielektrische Seitenwandstruktur, die den epitaxialen Pfeiler umgibt und eine Unterseite aufweist, die auf einer Oberseite der dielektrischen Schicht ruht.
  2. IC nach Anspruch 1, wobei die dielektrische Schicht und die dielektrische Seitenwandstruktur die gleiche Zusammensetzung ihres dielektrischen Materials haben.
  3. IC nach Anspruch 1 oder 2, wobei die dielektrische Schicht eine erste Ätzrate hat und die dielektrische Seitenwandstruktur eine zweite Ätzrate hat, die sich von der ersten Ätzrate für ein zuvor festgelegtes Ätzen unterscheidet, und wobei die erste Ätzrate zwischen 70% und 130% der zweiten Ätzrate beträgt.
  4. IC nach einem der vorangehenden Ansprüche, wobei die oberen und unteren epitaxialen Regionen des epitaxialen Pfeilers einer Fotodiode entsprechen, die dafür konfiguriert ist, auftreffende Strahlung bei einer vorgegebenen Wellenlänge oder einem vorgegebenen Bereich von Wellenlängen zu absorbieren, wobei der IC des Weiteren Folgendes umfasst: eine Aluminium-Kupfer-Schicht-Interconnect-Schicht, die über dem Substrat angeordnet ist, wobei die Aluminium-Kupfer-Schicht eine Öffnung enthält, die über einer Oberseite des epitaxialen Pfeilers ausgerichtet ist und durch die hindurch die auftreffende Strahlung die Aluminium-Kupfer-Schicht passieren kann, um die Fotodiode zu lesen, und eine Antireflexionsbeschichtung, die über der Aluminium-Kupfer-Schicht angeordnet und die Öffnung der Aluminium-Kupfer-Schicht auskleidet.
  5. IC nach einem der vorangehenden Ansprüche, wobei innere Seitenwände der dielektrischen Seitenwandstruktur gerundete Oberseiten haben, und wobei eine Oberseite des epitaxialen Pfeilers sich nach außen über die gerundeten Oberseiten aufweitet.
  6. IC nach einem der vorangehenden Ansprüche, wobei die dielektrische Schicht am weitesten innen liegende Seitenwände hat, die auf am weitesten innen liegende Seitenwände der dielektrischen Seitenwandstruktur ausgerichtet sind.
  7. IC nach einem der vorangehenden Ansprüche, der des Weiteren Folgendes umfasst: eine Siliziumnitridschicht, die über der dielektrischen Schicht angeordnet ist, wobei die Siliziumnitridschicht eine innere Seitenwand aufweist, die von einer äußeren Seitenwand des epitaxialen Pfeilers durch die dielektrische Seitenwandstruktur beabstandet ist.
  8. IC nach Anspruch 7, der des Weiteren Folgendes umfasst: eine dielektrische Schicht mit niedrigem k-Wert, die über der Siliziumnitridschicht angeordnet ist, wobei eine Oberseite der dielektrischen Schicht mit niedrigem k-Wert sowohl mit einer Oberseite der dielektrischen Seitenwandstruktur als auch einer Oberseite des epitaxialen Pfeilers koplanar ist.
  9. IC nach Anspruch 7 oder 8, wobei eine Unterseite der dielektrischen Seitenwandstruktur mit einer Unterseite der Siliziumnitridschicht koplanar ist.
  10. IC nach einem der vorangehenden Ansprüche, wobei der epitaxiale Pfeiler des Weiteren eine intrinsische Region aus Si oder SiGe umfasst, welche die untere epitaxiale Region von der oberen epitaxialen Region trennt.
  11. IC nach Anspruch 10, wobei ein unterster Abschnitt der intrinsischen Region eine erste Höhe hat, von einer Oberseite des Substrats gemessen, und wobei ein unterster Abschnitt der Siliziumnitridschicht eine zweite Höhe hat, die niedriger ist als die erste Höhe.
  12. Verfahren, das Folgendes umfasst: Empfangen eines Substrats, wobei das Substrat eine Muldenregion enthält, Bilden einer dielektrischen Schicht über einer Oberseite des Substrats und über einer Oberseite der Muldenregion, Bilden einer Siliziumnitridschicht über der dielektrischen Schicht, Bilden einer dielektrischen Schicht mit niedrigem k-Wert über der Siliziumnitridschicht, selektives Entfernen eines Abschnitts der dielektrischen Schicht mit niedrigem k-Wert und eines darunterliegenden Abschnitt der Siliziumnitridschicht, um eine erste Aussparung zu bilden, die eine Oberseite der dielektrischen Schicht frei legt, Bilden einer konformalen dielektrischen Auskleidung über einer Oberseite der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert, entlang Seitenwänden der Siliziumnitridschicht und über der frei liegenden Oberseite der dielektrischen Schicht, um die erste Aussparung teilweise zu füllen, und Ausführen eines ersten Ätzens mit der konformalen dielektrischen Auskleidung an ihrem Platz, um Abschnitte der konformalen dielektrischen Auskleidung von der Oberseite der dielektrischen Schicht mit niedrigem k-Wert und von der Oberseite der dielektrischen Schicht zu entfernen, wodurch ein Abschnitt der konformalen dielektrischen Auskleidung als eine dielektrische Seitenwand-Vorläuferstruktur entlang Seitenwänden der dielektrischen Schicht mit niedrigem k-Wert und entlang Seitenwänden der dielektrischen Schicht zurückbleibt, und während eine Oberseitenregion der dielektrischen Schicht frei liegend zurückbleibt.
  13. Verfahren nach Anspruch 12, wobei eine Dicke der dielektrischen Seitenwand-Vorläuferstruktur, von einer am weitesten innen liegenden Seitenwand des dielektrischen Seitenwand-Vorläufers zu der Siliziumnitridschicht gemessen, größer ist als eine Dicke der dielektrischen Schicht, von einer Oberseite der dielektrischen Schicht zu einer Oberseite des Substrats gemessen.
  14. Verfahren nach Anspruch 12 oder 13, das des Weiteren Folgendes umfasst: Ausführen einen zweiten Ätzens, das von dem ersten Ätzen verschieden ist, um die dielektrische Seitenwand-Vorläuferstruktur auszudünnen und gleichzeitig die frei liegende Oberseitenregion der dielektrischen Schicht zu entfernen, wodurch eine zweite Aussparung gebildet wird, die auf einer Oberseite der Muldenregion endet.
  15. Verfahren nach Anspruch 14, das des Weiteren Folgendes umfasst: epitaxiales Züchten eines Pfeilers aus Ge- oder SiGe-Material in der zweiten Aussparung, um die zweite Aussparung vollständig ohne Lunker oder Lücken auszufüllen.
  16. Verfahren nach Anspruch 14 oder 15, wobei das erste Ätzen ein anisotropes Ätzen ist und das zweite Ätzen ein isotropes Ätzen ist.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei die dielektrische Seitenwand-Vorläuferstruktur und die dielektrische Schicht die gleiche Zusammensetzung ihres dielektrischen Materials haben.
  18. Verfahren nach Anspruch 15, wobei die dielektrische Seitenwand-Vorläuferstruktur eine erste Ätzrate hat und die dielektrische Schicht eine zweite Ätzrate hat, die sich von der ersten Ätzrate für das zweite Ätzen unterscheidet.
  19. Verfahren nach Anspruch 18, wobei die zweite Ätzrate um dreißig Prozent oder weniger niedriger ist als die erste Ätzrate.
  20. Verfahren, das Folgendes umfasst: Empfangen eines Substrat, Bilden einer ersten dielektrischen Schicht über einer Oberseite des Substrats, Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, selektives Entfernen eines Abschnitts der zweiten dielektrischen Schicht, um eine erste Aussparung zu bilden, die eine Oberseite der ersten dielektrischen Schicht frei legt, Bilden einer konformalen dielektrischen Auskleidung über einer Oberseite und entlang Seitenwänden der zweiten dielektrischen Schicht und über der frei liegenden Oberseite der ersten dielektrischen Schicht, um die erste Aussparung teilweise zu füllen, Ausführen ein erstes Ätzens, um laterale Abschnitte der konformalen dielektrischen Auskleidung zu entfernen, wodurch ein verbleibender Abschnitt der konformalen dielektrischen Auskleidung als eine dielektrische Seitenwand-Vorläuferstruktur entlang Seitenwänden der zweiten dielektrischen Schicht zurückbleibt, während eine Oberseitenregion der ersten dielektrischen Schicht frei liegend zurückbleibt, wobei eine Dicke der dielektrischen Seitenwand-Vorläuferstruktur, von einer am weitesten innen liegenden Seitenwand des dielektrischen Seitenwand-Vorläufers zu einer nächstgelegenen Seitenwand der zweiten dielektrischen Schicht gemessen, größer ist als eine Dicke der ersten dielektrischen Schicht, von einer Oberseite der ersten dielektrischen Schicht zu einer Oberseite des Substrats gemessen, Ausführen eines zweiten Ätzens, das einen anderen Ätzcharakter als das erste Ätzen hat, um die dielektrische Seitenwand-Vorläuferstruktur auszudünnen und gleichzeitig die frei hegende Oberseitenregion der ersten dielektrischen Schicht zu entfernen, wodurch eine zweite Aussparung gebildet wird, die auf einer Oberseite des Substrats endet, und Bilden eines Pfeilers aus Halbleitermaterial in der zweiten Aussparung.
DE102017118303.5A 2016-09-23 2017-08-11 Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen Active DE102017118303B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/273,880 US10147829B2 (en) 2016-09-23 2016-09-23 Dielectric sidewall structure for quality improvement in Ge and SiGe devices
US15/273,880 2016-09-23

Publications (2)

Publication Number Publication Date
DE102017118303A1 true DE102017118303A1 (de) 2018-03-29
DE102017118303B4 DE102017118303B4 (de) 2023-01-19

Family

ID=61564342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017118303.5A Active DE102017118303B4 (de) 2016-09-23 2017-08-11 Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen

Country Status (5)

Country Link
US (4) US10147829B2 (de)
KR (1) KR102012506B1 (de)
CN (1) CN107871796B (de)
DE (1) DE102017118303B4 (de)
TW (1) TWI658602B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797193B2 (en) * 2018-01-23 2020-10-06 Lumentum Operations Llc Bias control structure for avalanche photodiodes
US11830961B2 (en) * 2018-09-02 2023-11-28 Newport Fab, Llc Silicon nitride hard mask for epitaxial germanium on silicon
CN110943145B (zh) * 2019-12-13 2022-03-25 京东方科技集团股份有限公司 光电二极管及制备方法、显示基板、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867983B2 (ja) * 1996-12-03 1999-03-10 日本電気株式会社 フォトディテクタおよびその製造方法
JPH10290023A (ja) 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
US7459367B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming a vertical P-N junction device
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8871554B2 (en) 2007-10-30 2014-10-28 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
JP5231890B2 (ja) * 2008-07-31 2013-07-10 株式会社東芝 固体撮像装置とその製造方法
KR20100030768A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 보호막 후면에 차광막을 갖는 시모스 이미지 센서 및 그 제조 방법
US7871854B1 (en) * 2009-08-19 2011-01-18 Freescale Semiconductor, Inc. Method of making a vertical photodetector
US8399949B2 (en) * 2011-06-30 2013-03-19 Micron Technology, Inc. Photonic systems and methods of forming photonic systems
US8987855B2 (en) 2011-08-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structures formed in double openings in dielectric layers
JP5636604B2 (ja) 2012-06-29 2014-12-10 住友電工デバイス・イノベーション株式会社 半導体受光素子
KR102117995B1 (ko) * 2013-06-07 2020-06-03 삼성전자주식회사 씨모스 이미지 센서
US9405063B2 (en) * 2013-06-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated metal grating
US9184191B2 (en) * 2013-10-17 2015-11-10 Micron Technology, Inc. Method providing an epitaxial photonic device having a reduction in defects and resulting structure
CN103762263A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种感光单元、显示面板的阵列基板及其制作方法
US9799689B2 (en) * 2014-11-13 2017-10-24 Artilux Inc. Light absorption apparatus
WO2016077791A1 (en) 2014-11-13 2016-05-19 Artilux Inc. Light absorption apparatus
US9728501B2 (en) * 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches

Also Published As

Publication number Publication date
US20180090631A1 (en) 2018-03-29
CN107871796A (zh) 2018-04-03
US20190035955A1 (en) 2019-01-31
US20230369521A1 (en) 2023-11-16
KR102012506B1 (ko) 2019-08-26
TWI658602B (zh) 2019-05-01
CN107871796B (zh) 2019-08-09
US20210167236A1 (en) 2021-06-03
US10147829B2 (en) 2018-12-04
DE102017118303B4 (de) 2023-01-19
KR20180033070A (ko) 2018-04-02
TW201830713A (zh) 2018-08-16
US10896985B2 (en) 2021-01-19
US11749763B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE112008002387B4 (de) Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102017117795A1 (de) Fets und verfahren zu deren herstellung
DE102011079138A1 (de) Vertikales transistorbauelement
DE102016101844B4 (de) Interconnect-Struktur, Herstellungsverfahren dafür und Halbleitervorrichtung mit einer solchen Interconnect-Struktur
DE102017127856B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102017118303B4 (de) Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen
DE102017126510A1 (de) Dotierung für Halbleitervorrichtung mit leitfähigem Merkmal
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102016118062A1 (de) Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102016108949B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014108966A1 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE102014115321A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102015107977A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102006004627B3 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102011001529A1 (de) Plasmazerteilung und dadurch gebildete Halbleiterbauelemente
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final