DE102016121352A1 - Eine überspannungsschutzvorrichtung und ein galvanischer trennschalter in kombination mit einer überspannungsschutzvorrichtung - Google Patents

Eine überspannungsschutzvorrichtung und ein galvanischer trennschalter in kombination mit einer überspannungsschutzvorrichtung Download PDF

Info

Publication number
DE102016121352A1
DE102016121352A1 DE102016121352.7A DE102016121352A DE102016121352A1 DE 102016121352 A1 DE102016121352 A1 DE 102016121352A1 DE 102016121352 A DE102016121352 A DE 102016121352A DE 102016121352 A1 DE102016121352 A1 DE 102016121352A1
Authority
DE
Germany
Prior art keywords
protection device
node
type
semiconductor
constraining structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016121352.7A
Other languages
English (en)
Other versions
DE102016121352B4 (de
Inventor
Edward Coyne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of DE102016121352A1 publication Critical patent/DE102016121352A1/de
Application granted granted Critical
Publication of DE102016121352B4 publication Critical patent/DE102016121352B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Komponenten können beschädigt werden, wenn sie zu hohen Spannungen ausgesetzt werden. Hier wird eine Vorrichtung offenbart, die mit einer Komponente oder einem Knoten in Reihe geschaltet werden kann, die oder der hohen Spannungen ausgesetzt werden kann. Wenn die Spannung zu hoch wird, kann die Vorrichtung eigenständig in einen Zustand mit relativ hoher Impedanz umschalten, wodurch die anderen Komponenten geschützt werden.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung bezieht sich auf halbleitergestützte Überspannungsschutzvorrichtungen und auf galvanische Trennschalter, die in Datenübertragungssystemen verwendet und diesen Überspannungsschutzvorrichtungen zugeordnet werden können. Diese Offenbarung bezieht sich auch auf integrierte Schaltkreise, die halbleitergestützte Überspannungsschutzvorrichtungen umfassen.
  • HINTERGRUND
  • Es gibt viele Gebiete der Elektronik, in denen es erwünscht ist, Signale, entweder analoge oder digitale Signale, von einem Spannungsbereich in einen anderen Spannungsbereich weiterzuleiten. Beispiele dieser Systeme umfassen eine Leistungsüberwachung oder eine Motorregelung, wo die Spannungen in einem ersten Spannungsbereich bis zu 1200 V oder mehr in Bezug auf eine erste Bezugsspannung erreichen können, wohingegen die Steuerelektronik erfordern kann, dass sie sich mit anderen Systemen verbindet und typischerweise in einem Spannungsbereich von nur wenigen Volt zum Beispiel 5 V in Bezug auf eine zweite Bezugsspannung typischerweise eine Erdung liegt. Eine solche Anordnung wird in 1 gezeigt, wo sich die Spannungen in dem ersten Spannungsbereich (VDOM1) zwischen einer Spannung V1 und einer Spannung VREF1 erstrecken und wo sich die Spannungen in dem zweiten Spannungsbereich (VDOM2) zwischen einer Spannung V2 und einer Spannung VREF2 erstrecken. Die Übertragung von Signalen zwischen dem ersten und dem zweiten Spannungsbereich wird typischerweise mithilfe eines Trennschalters 10 vorgenommen. Der Trennschalter 10 kann eine galvanische Trennung zwischen den beiden Spannungsbereichen bereitstellen. Die Trennschalter können optoelektronische Koppler umfassen, aber auch andere Technologien wie zum Beispiel Kondensatoren 12, wie in 2 gezeigt wird, oder Transformatoren 14 sind möglich, wie in 3 gezeigt wird. Typischerweise können eine kapazitive und eine transformatorgestützte Trennung bevorzugt werden und können in der Größenordnung von Chip-Gehäusen (z.B. der Form eines integrierten Schaltkreises) bereitgestellt werden. Die kapazitive und die transformatorgestützte Trennung können in einer monolithischen Integration oder als zwei oder mehre Chips in der Größenordnung von Chip-Gehäusen (integrierter Schaltkreis in einem Gehäuse) bereitgestellt werden.
  • Diese Trennschalter können der gesamten Spannungsdifferenz zwischen dem ersten und dem zweiten Spannungsbereich VDOM1 und VDOM2 ausgesetzt werden. Unter einigen Bedingungen könnten diese Spannungsbereiche transienten Überspannungen unterliegen, sodass entweder der Trennschalter hinsichtlich seiner maximalen Spannung erheblich überdimensioniert werden muss, möglicherweise mit einer Beeinträchtigung seiner Fähigkeit, Daten zu übertragen, oder andernfalls ein Risiko bestehen kann, dass die Vorrichtung beschädigt wird. Darüber hinaus kann es im Fall von transformatorgestützten Trennschaltern wünschenswert sein, zu verhindern, dass die in der Spule wirkende Spannung zu groß wird, was zusätzliche elektrische Spannungen erzeugen kann, die zu einem Ausfall des Übertragungspfads in dem Trennschalter führt, selbst wenn die Trennschaltung zwischen den beiden Spannungsbereichen nicht ausfällt. Zum Beispiel kann in Transformatoren, die in integrierten Schaltkreisen ausgebildet sind, eine überschüssige Spannung an einem Knoten des Transformators einen überschüssigen Stromfluss verursachen, der den Transformator beschädigen könnte.
  • KURZDARSTELLUNG
  • Gemäß einem ersten Aspekt der vorliegenden Offenbarung wird eine Schutzvorrichtung bereitgestellt, die geeignet ist, einen Stromfluss zwischen einem ersten Knoten und einem zweiten Knoten zu verhindern, wenn eine Potentialdifferenz zwischen dem ersten Knoten und einem Steuerknoten einen vorbestimmten Wert überschreitet, wobei die Schutzvorrichtung umfasst: einen vertikal gebildeten Feldeffekttransistor, der ein Halbleitermaterial umfasst, das dotiert ist, um einen ersten Halbleitertyp in einer Stromflusskommunikation zwischen dem ersten und dem zweiten Knoten zu bilden, und eine einschränkende Struktur, die geeignet ist, eine räumliche Ausdehnung eines leitenden Kanals des ersten Halbleitertyps zu begrenzen, wobei die einschränkende Struktur mit dem Steuerknoten verbunden ist und wobei die einschränkende Struktur einen zweiten Halbleitertyp umfasst, der in einem Abstand von der Oberfläche der Vorrichtung angebracht ist.
  • Ein nicht einschränkender Vorteil der hier offenbarten Schutzvorrichtung ist, dass die Schutzvorrichtung in Kombination mit einem galvanischen Trennschalter und mindestens ein Teil der Schutzvorrichtung auf dem gleichen Substrat wie dieser bereitgestellt wird.
  • Bei einigen Umsetzungen weist die Schutzvorrichtung die Form eines Sperrschicht-Feldeffekttransistors (Junction Field Effect Transistor, JFET) auf. Bei einer Ausführungsform wird der Sperrschicht-Feldeffekttransistor als eine Verarmungstypvorrichtung betrieben, sodass der Sperrschicht-Feldeffekttransistor leitend ist, wenn die Spannung an seinem Steuerknoten ähnlich ist wie die Spannung in dem Kanalgebiet der Schutzvorrichtung. In diesem Zusammenhang kann „ähnlich“ so definiert werden, dass es innerhalb eines kleineren als eines vorbestimmten Differenzschwellenwerts bedeutet.
  • Wenn die Spannung an dem ersten Knoten der Schutzvorrichtung ansteigt, kann sich auch die Kanalspannung ändern, sodass der Kanal zwischen dem ersten und dem zweiten Knoten fortschreitend reduziert wird, bis er letztendlich abgeklemmt wird, und einen Stromfluss zwischen dem ersten und dem zweiten Knoten verhindert. Dementsprechend begrenzt die Schutzvorrichtung die Spannung, die an dem galvanischen Trennschalter oder anderen Komponenten oder Schaltkreisen auftreten kann, die mit der Schutzvorrichtung verbunden sind.
  • Ein nicht einschränkender Vorteil der hier offenbarten Schutzvorrichtung ist, dass die Schutzvorrichtung außerdem einen integrierten steuerbaren Stromflusspfad zwischen dem zweiten Knoten und entweder dem Steuerknoten oder einem anderen Knoten umfassen kann, wobei der integrierte Stromflusspfad als ein hochohmiger Pfad betrieben wird, wenn zum Beispiel die Differenz zwischen der Kanalspannung und der Steuerspannung unter dem vorbestimmten Schwellenwert liegt und der erste und der zweite Knoten in einer Stromflusskommunikation miteinander stehen, und wobei der Stromflusspfad zwischen dem zweiten Knoten und dem Steuerknoten oder dem anderen Knoten leitend oder niederohmig wird, wenn zum Beispiel die vorbestimmte Spannungsdifferenz überschritten wird und der erste und der zweite Knoten nicht in einer Stromflusskommunikation stehen, wenn zum Beispiel die vorbestimmte Spannungsdifferenz überschritten wird.
  • Die Schutzvorrichtung kann auch bereitgestellt werden in einer Reihenschaltung mit den Eingangs- und Ausgangsklemmen/-kontaktstiften/-knoten von einer Vielfalt von integrierten Schaltkreisen, um Komponenten des integrierten Schaltkreises vor Überspannungs- oder Unterspannungsereignissen zu schützen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Einige Ausführungsformen der vorliegenden Offenbarung werden jetzt nur nichteinschränkend beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
  • 1 einen galvanischen Trennschalter schematisch darstellt, der funktioniert, um eine Signalweiterleitung zwischen einem ersten Spannungsbereich und einem zweiten Spannungsbereich zu erlauben;
  • 2 einen kapazitiven Spannungstrennschalter schematisch darstellt;
  • 3 einen transformatorgestützten Spannungstrennschalter schematisch darstellt;
  • 4 einen asymmetrischen Schutzschaltkreis in der Form eines hochspannungsblockierenden JFET schematisch darstellt, der eine Ausführungsform der vorliegenden Offenbarung darstellt und der in Verbindung mit einer Spule eines magnetisch gekoppelten Trennschalters bereitgestellt wird;
  • 5 einen asymmetrischen Schutzschaltkreis schematisch darstellt, in dem ein hochspannungsblockierender JFET gemäß der vorliegenden Offenbarung mit einer Klemme eines kapazitiv gekoppelten Trennschalters verbunden ist;
  • 6 einen Schaltplan einer symmetrischen Trennschaltung schematisch darstellt, in der hochspannungsblockierende JFETs gemäß den Lehren der vorliegenden Offenbarung sowohl an der Primär- als auch der Sekundärwicklung eines magnetisch gekoppelten Trennschalters bereitgestellt werden;
  • 7 einen Schaltplan einer symmetrischen Schutzvorrichtung schematisch darstellt, in der hochspannungsblockierende JFETs gemäß den Lehren der vorliegenden Offenbarung in Verbindung mit der ersten und der zweiten Klemme einer kapazitiven Trennschaltungssperre bereitgestellt werden;
  • 8 einen schematischen Querschnitt durch einen Teil einer Schutzvorrichtung gemäß den Lehren der vorliegenden Offenbarung zeigt;
  • 9 einen oberen Abschnitt der Vorrichtung aus 8 ausführlicher zeigt;
  • 10 eine alternative Konfiguration eines obersten Abschnitts einer Vorrichtung gemäß den Lehren der vorliegenden Offenbarung schematisch darstellt;
  • 11 eine weitere Konfiguration eines obersten Abschnitts einer Vorrichtung gemäß den Lehren der vorliegenden Offenbarung zeigt;
  • 12 verschiedene Dotierungskonzentrationen als eine Funktion der Position in der in 9 gezeigten Vorrichtung schematisch darstellt;
  • 13 eine beispielhafte Dotierungskonzentration in einer Ausführungsform der Vorrichtung gemäß den Lehren der vorliegenden Offenbarung zeigt;
  • 14 eine Kurvendarstellung einer Spannung in verschiedenen Positionen in der in 9 gezeigten Vorrichtung als eine Funktion der Spannung zeigt, die an dem Drain der Vorrichtung angelegt ist;
  • 15 einen Abschnitt von 14 ausführlicher zeigt;
  • 16 einen äquivalenten Schaltplan einer weiteren Ausführungsform der Schutzvorrichtung gemäß den Lehren der vorliegenden Offenbarung zeigt;
  • 17 die Vorrichtung aus 16 schematisch darstellt, die angeordnet ist, um einen asymmetrischen Schutz für einen magnetischen Trennschalter bereitzustellen;
  • 18 die Vorrichtung aus 16 schematisch darstellt, die angeordnet ist, um einen asymmetrischen Schutz für einen kondensatorgestützten Trennschalter bereitzustellen;
  • 19 eine beispielhafte Anordnung zeigt, in der Vorrichtungen des in 16 gezeigten Typs einen symmetrischen Überspannungsschutz für einen kondensatorgestützten Trennschalter bereitstellen;
  • 20 eine beispielhafte Anordnung zeigt, in der Vorrichtungen des in 16 gezeigten Typs angeordnet sind, um einen symmetrischen Überspannungsschutz für einen kapazitiven Trennschalter bereitzustellen;
  • 21a ein Querschnitt eines Abschnitts der in 16 gezeigten Vorrichtung ist;
  • 21b die äquivalenten Positionen von Komponenten der in 21a gezeigten Struktur zeigt;
  • 22 ein Querschnitt der vertikalen Ausdehnung der in 16 gezeigten Vorrichtung ist;
  • 23 ein Querschnitt durch eine weitere Ausführungsform der vorliegenden Offenbarung ist;
  • 24 ein Querschnitt der in 23 gezeigten Vorrichtung ist, wobei der Querschnitt senkrecht zur Ebene in 23 steht;
  • 25 einen integrierten Schaltkreis schematisch darstellt, der Überspannungsschutzvorrichtungen aufweist, die ihren Eingängen und Ausgängen gemäß den Lehren der vorliegenden Offenbarung zugeordnet sind;
  • 26 eine weitere Variation einer Schutzvorrichtung und eines galvanischen Trennschalters schematisch darstellt, wobei die Schutzvorrichtung gemäß den Lehren der vorliegenden Offenbarung auf die Spannung reagiert, die über dem Trennschalter anliegt;
  • 27 eine veränderte Gatestruktur in dem dritten Gebiet einer Schutzvorrichtung schematisch darstellt, um zwei unabhängige Abklemmgebiete bereitzustellen, wobei jede eine entsprechende Abklemmspannung aufweist; und
  • 28 ein Querschnitt einer weiteren Ausführungsform einer Vorrichtung ist, die mehrere Schutzvorrichtungen darstellt, die gemäß den Lehren der vorliegenden Offenbarung parallel zueinander ausgebildet sind, um eine zusammengesetzte Vorrichtung mit einem reduzierten Widerstand zu schaffen.
  • DETAILLIERTE BESCHREIBUNG BESTIMMTER AUSFÜHRUNGSFORMEN
  • Die folgende detaillierte Beschreibung bestimmter Ausführungsformen stellt zahlreiche Beschreibungen spezifischer Ausführungsformen dar. Die hier beschriebenen Neuerungen können jedoch in einer Vielzahl verschiedener Weisen verkörpert werden, zum Beispiel so, wie es in den Ansprüchen definiert und abgedeckt wird. In dieser Beschreibung wird auf die Zeichnungen Bezug genommen, in denen gleiche Bezugszeichen identische oder funktionell ähnliche Elemente bezeichnen können. Es ist selbstverständlich, dass die in den Figuren dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet sind. Darüber hinaus ist es selbstverständlich, dass bestimmte Ausführungsformen mehr als die in einer Zeichnung dargestellten Elemente und/oder eine Teilgruppe von den in einer Zeichnung dargestellten Elementen umfassen können. Außerdem können einige Ausführungsformen jede beliebige Kombination von Merkmalen aus einer oder mehreren Zeichnungen enthalten.
  • Einige Ausführungsformen der vorliegenden Offenbarung werden unter Bezugnahme auf die begleitenden Zeichnungen mit einer Ausrichtung der Ausführungsformen beschrieben, wie sie in den Zeichnungen gezeigt wird. Somit wird eine oberste Fläche der Vorrichtung als horizontal gezeigt und der Kanal ist vertikal und diese Begriffe werden in der Beschreibung in Bezug auf Vorrichtungen verwendet, die wie in den Zeichnungen ausgerichtet sind. Wo Halbleitergebiete getrennt voneinander sind, wird die Trennung außerdem als eine Grenzlinie gezeigt, obwohl es selbstverständlich ist, dass in tatsächlichen Vorrichtungen die Grenzen weniger ausgeprägt sind.
  • 4 stellt einen transformatorgestützten galvanischen Trennschalter 20 schematisch dar, wobei eine erste Wicklung 22 des Transformators in Reihe geschaltet mit einem hochspannungsblockierenden Sperrschicht-Feldeffekttransistor (Junction Field-Effect Transistor, JFET) 24 bereitgestellt wird, der gemäß der vorliegenden Offenbarung gebildet ist. Ein Drainkontakt 24D des JFET 24 ist mit einem Hochspannungsknoten 26 des ersten Spannungsbereichs verbunden und ein Sourcekontakt 24S des JFET 24 ist mit einer ersten Klemme 22-1 der ersten Wicklung 22 verbunden. Ein Gate 24G des JFET 24 ist mit einer zweiten Klemme 22-2 der ersten Wicklung 22 und mit einer lokalen Erdung 28 verbunden, die äquivalent zu einer ersten Bezugsspannung (VREF1) der 1 ist. Die erste und zweite Wicklung 22 und 30 können eine magnetisch gekoppelte Trennschaltung verwenden. Eine zweite Wicklung 30 des transformatorgestützten Trennschalters 20 kann ein Ende 30-2 seiner Wicklung in einer Verbindung mit einer zweiten lokalen Erdung 32 aufweisen, die äquivalent zu einer zweiten Bezugsspannung (VREF2) in dem zweiten Spannungsbereich ist, und das andere Ende 30-1 der Wicklung 30 ist mit einem Knoten 34 verbunden. Einer der Knoten 26 und 34 kann mit einem (nicht gezeigten) Signalübertragungsschaltkreis verbunden sein und der andere der Knoten 26 und 34 kann mit einem Signalempfangsschaltkreis verbunden sein. Ein Beispiel dieser Schaltkreise wird in dem Dokument EP1171980 beschrieben, das hiermit durch Bezugnahme vollinhaltlich aufgenommen wird. Der Signalübertragungsschaltkreis kann ein eingehendes Signal empfangen, das ein digitales Signal oder ein analoges Signal sein kann, und kann es in einer Weise verarbeiten, dass das Signal für eine Übertragung über den transformatorgestützten Trennschalter 20 geeignet ist. Diese Schaltkreise umfassen im Zusammenhang mit digitalen Signalen ein Codieren von Anstiegs- und Abfallflanken digitaler Pulse entweder hinsichtlich der Pulsbreite oder hinsichtlich der Pulsanzahl, sodass ein Empfänger die Pulse decodieren und das ursprüngliche digitale Signal wiederherstellen kann. Informationen können auch übertragen werden, indem ein Signal moduliert wird, sodass es eine „1“ darstellt, oder indem es nicht moduliert wird, sodass es eine „0“ darstellt, oder indem die Signale bei verschiedenen Frequenzen übertragen werden, sodass sie eine „1“ bzw. ein „0“ darstellen. Sowohl ein Empfänger als auch ein Sender (die beide nicht gezeigt werden) können für eine bidirektionale Kommunikation über den Trennschalter 20 mit jedem der Knoten 26 und 34 verbunden werden. 5 zeigt eine ähnliche Anordnung, wobei aber der transformatorgestützte Trennschalter 20 durch einen kondensatorgestützten galvanischen Trennschalter 40 ersetzt wurde, der eine kapazitiv gekoppelte Trennschaltung bereitstellen kann.
  • 6 und 7 sind konzeptuell ähnlich wie 4 und 5, aber die hochspannungsblockierenden JFETs werden auf beiden Seiten des galvanischen Trennschalters 20 bereitgestellt, egal ob es sich um einen Transformator bzw. einen Kondensator 40 handelt.
  • 8 ist ein schematischer Querschnitt einer Ausführungsform einer Schutzvorrichtung 50, die gemäß den Lehren der vorliegenden Offenbarung als eine vertikal gebildete JFET-Struktur dargestellt wird. 8 umfasst eine numerische Skala, die von Null bis 120 µm reicht, es ist jedoch selbstverständlich, dass die in 8 dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet sind und die numerische Skala wird nur zu anschaulichen Zwecken gezeigt. Die Schutzvorrichtung 50 kann weitgehend so betrachtet werden, dass es drei n-dotierte Gebiete in dem Halbleitersubstrat 66 umfasst, in dem die Schutzvorrichtung 50 gebildet ist. Ein erstes Gebiet 52 bildet den Drain der Schutzvorrichtung 50, die auf einen JFET gestützt sein kann. Dementsprechend wird hier die JFET-geeignete Terminologie verwendet. Ein zweites Gebiet, das allgemein mit 54 bezeichnet wird, bildet ein ausgedehntes Spannungsabfallgebiet, das als ein erweitertes Draingebiet betrachtet werden kann. Das dritte Gebiet 56 kann als ein aktiver Abschnitt der Vorrichtung betrachtet werden, da das dritte Gebiet 56 einen Stromfluss steuern kann.
  • Das erste Gebiet 52 umfasst einen Trägerwafer 60. Der Trägerwafer 60 kann mit einer Dotierungskonzentration von ungefähr 1019 Donatoren pro Kubikzentimeter stark n-dotiert sein. Ein metallischer Kontakt 62 kann auf einem Teil des Trägerwafers 60 gebildet werden, um eine Stromflusskommunikation mit dem Drain der Schutzvorrichtung 50 bereitzustellen.
  • Der Halbleiter 66 ist in dem zweiten Gebiet 54 weniger dotiert als der Trägerwafer 60, aber er ist so dotiert, dass er der gleiche Halbleitertyp wie der Trägerwafer 60 ist. In dem in 8 dargestellten Beispiel ist das zweite Gebiet 54 ein n-Typ-Gebiet, das als eine Epitaxialschicht mit einer Dotierungskonzentration von ungefähr 1014 Donatoren pro Kubikzentimeter gebildet werden kann. Diese geringer dotierte epitaxiale Siliciumschicht des Halbleiters 66, der das erweiterte Draingebiet bildet, kann eine nach Bedarf angepasste Tiefe aufweisen, um der Schutzvorrichtung 50 zu erlauben, eine Auslegungsspannung auszuhalten. Im Allgemeinen erlaubt ein tieferer Halbleiter 66, dass die Schutzvorrichtung 50 eine größere Betriebsspannung aushält oder eine höhere Überspannung aushält. Ein tieferer Halbleiter 66 kann jedoch auch die Ladungsträgerlaufzeit durch den Halbleiter 66 vergrößern und die Reaktionsfähigkeit der Schutzvorrichtung 50 hinsichtlich ihrer Schaltzeit kann mit zunehmender Tiefe der epitaxialen n-Typ-Siliciumschicht des dargestellten Halbleiters 66 abnehmen.
  • Wie in 8 zu sehen ist, kann die Schutzvorrichtung 50 relativ dick sein, wobei das zweite Gebiet 54 bei einigen Ausführungsformen ungefähr 110 µm dick ist. Andere Abmessungen sind möglich, ohne die Prinzipien und Vorteile der Ausführungsformen der hier offenbarten Schutzvorrichtungen zu verändern. Wafer dieser Dicke, die ein erstes und zweites Gebiet 52 und 54 mit den entsprechenden Tiefen umfassen, sind handelsüblich, da sie einen Ausgangspunkt für Vorrichtungen mit einem Bipolartransistor mit isolierter Gateelektrode darstellen können.
  • Das dritte Gebiet 56 umfasst ein stark n-dotiertes Sourcegebiet 70, das in Kontakt mit einem metallischen Kontakt 72 steht, sodass der Strom in die Schutzvorrichtung 50 eingeführt werden kann und zwischen dem Drain- und dem Sourcekontakt 62 bzw. 72 fließen kann. Das Sourcegebiet 70 kann von einer einschränkenden Struktur umgeben sein, die allgemein als einschränkende Struktur 75 bezeichnet wird. Die einschränkende Struktur 75 kann funktionieren, um eine Bewegung der Ladungsträger seitlich des Sourcegebiets 70 zu verhindern und zu erzwingen, dass ein Stromfluss und eine Ladungsträgerbewegung in der Nähe des Sourcegebiets 70 vertikal erfolgen. Die einschränkende Struktur 75 kann funktionieren, um einen sich vertikal erstreckenden Kanal zu definieren, der allgemein als Kanal 80 bezeichnet wird. Das Bilden der einschränkenden Struktur 75, die den Kanal 80 definiert, wird ausführlicher in Bezug auf die 9, 10 und 11 erörtert. Bei einigen Ausführungsformen kann das dritte Gebiet 56 ungefähr 8 µm dick sein. Andere Abmessungen sind möglich, ohne die Prinzipien und Vorteile der Ausführungsformen der hier offenbarten Schutzvorrichtungen zu verändern.
  • 9 zeigt das dritte Gebiet 56 der in 8 gezeigten Schutzvorrichtung 50 ausführlicher. 9 umfasst eine numerische Skala, die von Null bis 8 µm reicht, es ist jedoch selbstverständlich, dass die in 9 dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet sind und die numerische Skala wird nur zu anschaulichen Zwecken gezeigt. Bei dieser Ausführungsform kann die einschränkende Struktur 75 so betrachtet werden, dass sie mindestens zwei Rollen ausführt. Eine erste Rolle ist es, eine Breite des Kanals 80 zu definieren, und eine zweite Rolle ist es, die Ausdehnung eines aus einem n-Typ-Material bestehenden Pfropfens 102 zu definieren, der den Kanal 80 mit dem Sourcegebiet 70 verbindet. Bei der in 9 dargestellten Ausführungsform umfasst die einschränkende Struktur 75 isolierte leitende Kanäle 92, die auf beiden Seiten des Sourcegebiets 70 gebildet sind und sich über mehrere Mikrometer nach unten erstrecken. Bei einer Ausführungsform können sich die isolierten leitenden Kanäle 92 zwischen ungefähr vier und ungefähr sechs Mikrometer erstrecken. Andere Abmessungen sind möglich, ohne die Prinzipien und Vorteile der Ausführungsformen der hier offenbarten Schutzvorrichtungen zu verändern. Bei diesem Beispiel kann jeder isolierte leitende Kanal 92 gebildet werden, indem ein Graben aus der Oberseite 93 der Schutzvorrichtung 50 geätzt wird und danach die Seiten des Grabens mit einem dielektrischen Material wie zum Beispiel einem thermischen Oxid beschichtet werden, um isolierende Wände 94 zu bilden. Die isolierenden Wände 94 können jedes geeignete dielektrische Material umfassen. Die isolierten leitenden Kanäle 92 können an der Unterseite offen sein und in einem Kontakt mit einem ersten und einem zweiten p-dotierten Gebiet 100-1 und 100-2 stehen, welche die räumliche Ausdehnung des Kanals 80 aus n-Typ-Material begrenzen. Der Kanal 80 kann sich zurück in das Gebiet 102 aus n-Typ-Material öffnen, das von den isolierten leitenden Kanälen 92 begrenzt wird. Die Gebiete zwischen den isolierenden Wänden 94 können mit einem leitfähigen Material 95 zum Beispiel einem p-Typ-Halbleiter gefüllt sein, sodass die Gebiete 100-1 und 100-2 ein vergrabenes JFET-Gate bilden, das in einem Kontakt mit den Gateelektroden 110 steht. In dem in 9 gezeigten Querschnitt werden die isolierten leitfähigen Kanäle als separate Elemente gezeigt. In einer realen dreidimensionalen Vorrichtung können die Kanäle getrennt und verschieden sein oder sie können Teil eines einzigen Kanals sein, der als Voll- oder Teilschleife gebildet ist.
  • Bei einigen Ausführungsformen kann die Struktur gebildet werden, indem die Dotierung der Epitaxialschicht des Halbleiters 66 geändert wird, wenn sie von einem n-Typ zu einem p-Typ in dem Gebiet aufgewachsen wird. Bei einer Ausführungsform, bei der das Kanalgebiet 80 und das p-dotierte Gebiet 100-1 und 100-2 bereitgestellt werden, entspricht die Dotierung der Epitaxialschicht des Halbleiters 66 einer Tiefe von ungefähr 8 µm bis ungefähr 4 µm von der Oberseite der fertiggestellten Schutzvorrichtung 50. Andere Abmessungen sind möglich, ohne die Prinzipien und Vorteile der Ausführungsformen der hier offenbarten Schutzvorrichtungen zu verändern. Bei einer weiteren Ausführungsform, bei welcher der Ausgangswafer ein erstes und ein zweites Gebiet 52 und 54 mit einer entsprechenden Tiefe umfasst, kann das p-Typ-Material in ausgewählte Gebiete an der Oberseite des Wafers eingepflanzt werden oder das p-Typ-Material kann über die Oberfläche des Wafers aufgewachsen werden. Das Gebiet, das dem Kanal 80 entspricht, kann n-Typ-dotiert sein, um wieder eine n-Typ-Säule zwischen den Gebieten 100-1 und 100-2 einzurichten. Die Maske, die verwendet wird, um das Gebiet (die Gebiete) 80 wiedereinzurichten, kann dann entfernt werden und der Rest der Schutzvorrichtung 50 kann epitaxial aufgewachsen werden, um das n-Typ-Gebiet 102 zu bilden, das sich zur Oberfläche erstreckt. Das Gebiet 102 kann als ein aus einem Halbleitermaterial bestehender Pfropfen betrachtet werden. Sobald die einschränkende Struktur 75 gebildet wurde, können weitere Verarbeitungsschritte ausgeführt werden, um das Sourcegebiet 70 und die Gräben und das thermische Oxid zu bilden, mit dem Ziel die isolierten Kanäle 92 zu schaffen.
  • Die Grenzen eines Verarmungsgebiets können um die Grenzfläche zwischen dem n-Typ-Kanal 80 und den p-Typ-Gebieten 100-1 und 100-2 gebildet werden, welche einen Teil der einschränkenden Struktur 75 bilden, die ihrerseits die räumliche Ausdehnung des Kanals 80 einschränken kann und die Ladungsträger dabei einschränken kann, entlang eines Pfads zu fließen, der vertikal auf das Sourcegebiet 70 und zwischen den Wänden 94 aus dielektrischem Material ausgerichtet ist. Die Breite des Verarmungsgebiets kann durch die Spannungsdifferenz zwischen dem Kanal 80 und den Gebieten 100-1 und 100-2 moduliert werden. Wenn die Spannungsdifferenz zunimmt, können die Verarmungsgebiete um die p-Typ-Gebiete 100-1 und 100-2 aufeinanderzuwachsen, bis sie sich überschneiden, wodurch der Kanal 80 abgeklemmt wird und ein Stromfluss verhindert wird. Die Spannung, bei welcher der Kanal 80 abgeklemmt wird, kann durch die relativen Positionen der Kanten der Gebiete 100-1 und 100-2 in Bezug zueinander und optional durch die Dotierungskonzentrationen der Gebiete 100-1 und 100-2 und/oder des n-Typ-Materials eingestellt werden, das den Kanal 80 bildet. Bei einigen Ausführungsformen können, wie in 9 gezeigt wird, die (nicht gezeigten) isolierenden Schichten eine Passivierungsschicht über der Oberseite 93 der Schutzvorrichtung 50 bilden, wobei die isolierenden Schichten Öffnungen aufweisen, die dabei so gebildet werden, dass die Kontakte 72 und 110 mit dem Sourcegebiet 70 der Schutzvorrichtung 50 und dem leitfähigen Material innerhalb der isolierenden Kanäle 80 hergestellt werden können.
  • Bei einer weiteren in 10 gezeigten Ausführungsform könnten die Enden der Gräben, die verwendet werden, um die isolierten leitenden Kanäle 92 zu bilden, auch durch die isolierenden Wände 94 geschlossen werden und das p-Typ-Material 100 könnte sich bis zu der Oberseite 93 der Schutzvorrichtung 50 erstrecken, um das Gebiet 100-3 in jenen Abschnitten der Vorrichtung zu bilden, die in einem Abstand von dem Sourcegebiet 70 angebracht sind. Der Gatekontakt 110 kann mithilfe eines dotierten p-Typ-Gebiets 112, das in Bezug auf das Gebiet 100-3 stärker dotiert ist, einen Kontakt mit dem Gebiet 100-3 und somit den Gebieten 100-1 und 100-2 herstellen. Somit bilden die Gebiete 100-1 und 100-2 in Verbindung mit den isolierenden Wänden 94 die einschränkende Struktur 75 um die Source der Schutzvorrichtung 50 und der isolierte leitende Kanal 92 wird in einem Abstand von mehreren µm von der Oberfläche der Schutzvorrichtung 50 angebracht. Eine weitere Variation ist es, Gräben um den Pfropfen 102 zu ätzen. 10 umfasst eine numerische Skala, die von Null bis 8 µm reicht, es ist jedoch selbstverständlich, dass die in 10 dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet sind und die numerische Skala wird nur zu anschaulichen Zwecken gezeigt. Andere Abmessungen sind möglich, ohne die Prinzipien und Vorteile der Ausführungsformen der hier offenbarten Schutzvorrichtungen zu verändern.
  • 11 zeigt eine weitere Variation, bei der die p-Typ-Dotierung funktioniert, um allein die einschränkende Struktur 75 zu bilden, und bei der das dritte Gebiet 100-3 des p-Typ-dotierten Halbleiters den n-Typ Pfropfen 102 umgibt oder einschließt. Bei der in 11 dargestellten Ausführungsform wird die n-Typ-Epitaxialschicht während der Herstellung von dem n-Typ-Träger bis zu einer Distanz von ungefähr 8 µm von dem aufgewachsen, was die mögliche Oberseite 93 der Schutzvorrichtung 50 sein wird. Andere Abmessungen sind möglich, ohne die Prinzipien und Vorteile der Ausführungsformen der hier offenbarten Schutzvorrichtungen zu verändern. Danach wird eine p-Typ-Schicht von ungefähr 4 µm oder ähnlich aufgewachsen und dann werden beide so strukturiert, dass ein selektives Einpflanzen des n-Typ-Materials erlaubt wird, um den Kanal 80 zu bilden. Danach wird für zusätzliche ungefähr 4 µm das p-Typ-Material auf der Oberseite 93 der Schutzvorrichtung 50 abgeschieden und danach werden weitere n-Typ-Einpflanzungen ausgeführt, mit dem Ziel das Gebiet mit der vergrößerten Breite 102 im Vergleich zu der Breite des Kanalgebiets 80 zu bilden und danach das Sourcegebiet 70 zu bilden, das an den Sourcekontakt 72 angeschlossen wird. 11 umfasst numerische Skalen, die von Null bis 8 µm und von minus sechs bis plus sechs µm reichen, es ist jedoch selbstverständlich, dass die in 11 dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet sind und die numerische Skala wird nur zu anschaulichen Zwecken gezeigt. Der Sourcekontakt 72 kann aus einem Metallleiter gebildet werden, der ausgewählt wird, um die meistgesuchte Funktionalität bereitzustellen. Wie zuvor befindet sich das n-Typ-Gebiet 102 über dem Kanalgebiet 80 und ist breiter als dieses und kann noch immer als ein Pfropfen des n-Typ-Halbleiters betrachtet werden.
  • Obwohl drei Variationen des dritten Gebiets 56 in 8 offenbart wurden, ist es offensichtlich, dass sie alle versuchen, einen engen JFET-Kanal zu bilden, der vertikal in der Schutzvorrichtung 50 in einem Abstand von der Oberfläche 93 mit einem Ladungsträgerfluss angebracht ist, der senkrecht zur Oberfläche 93 der Schutzvorrichtung 50 verläuft. Alle hier erörterten Prinzipien und Vorteile können auf jede geeignet geformte Vorrichtungskonfiguration angewandt werden.
  • 12 stellt die relativen Dotierungsdichten der in Bezug auf 10 erörterten Schutzvorrichtung 50 dar. Somit wird in dem Kanalgebiet 80 der Vorrichtung z.B. direkt unter dem Sourcegebiet 70 die p-Typ-Dotierung, die verwendet wird, um die Gebiete 100-1 und 100-2 herum zu bilden, als ein graduelles Profil bereitgestellt, wie in Bezug auf das Bezugszeichen 100 in 12 angezeigt wird. Bei einigen Ausführungsformen umfasst das graduelle Profil Konzentrationen von Akzeptorunreinheiten, die von 1013 cm–3 bei einer Tiefe von ungefähr 1,9 und ungefähr 8,1 µm auf ungefähr 2 × 1017 cm–3 bei einer Tiefe von ungefähr 5 µm ansteigen. Gleichzeitig kann beobachtet werden, dass die n-Typ-Dotierung in dem Sourcegebiet 70 mit ungefähr 1020 Donatoren pro Kubikzentimeter relativ hoch dotiert ist und dann auf ungefähr 7 × 1016 Donatoren pro Kubikzentimeter in dem Gebiet 102 verringert wird, dass sich über mehrere µm unterhalb des Sourcegebiets 70 erstreckt. Die n-Typ-Dotierung in dem Sourcegebiet kann auch potenziell variiert werden, entweder um ungefähr 50 % nach oben oder nach unten, um abhängig von der gewünschten Abklemmspannung mit dem Zentrum des Kanalgebiets 80 übereinzustimmen und danach auf ungefähr 2 × 1014 Donatoren pro Kubikzentimeter über den Großteil des Epitaxialschichtgebiets des Halbleiters 66 abzunehmen, der das erweiterte Draingebiet bildet. Diese Dotierungen werden in Zusammenhang mit der Vorrichtungsstruktur in 12 gezeigt, die ähnlich wie die Schutzvorrichtung in 10 sein kann.
  • 13 zeigt die ungefähren Dotierungskonzentrationen für die Schutzvorrichtung 50 als Ganzes. 13 zeigt auch, dass über die Tiefe der Schutzvorrichtung 50 von ungefähr 8 oder 9 µm bis zu ungefähr 110 µm die Dotierungskonzentration für das epitaxial gewachsene Gebiet des Halbleiters 66 im Wesentlichen konstant bleibt, bevor die Konzentration an dem p-Typ Trägerwafer 60 relativ steil ansteigt.
  • Wie oben in Bezug auf die 9 bis 11 beschrieben wurde, ist die Struktur eines JFET gemäß einiger Ausführungsformen einer hier offenbarten Schutzvorrichtung 50 so, dass das Kanalgebiet 80 abgeklemmt wird, sobald die Spannungsdifferenz durch eine ausreichende Spannung in Sperrrichtung vorgespannt wird. Dementsprechend fällt der Rest der Spannung über der Schutzvorrichtung 50 über den erweiterten Halbleiter 66 ab. Ein weiterer nicht einschränkender Vorteil der hier offenbarten Schutzvorrichtungen ist, dass ein relativ moderater Gatestrom (z.B. einige Picoampere bis einige Nanoampere) fließt, was dabei helfen kann, das Potential der Gebiete 100-1 und 100-2 auf einem festen Wert zu halten.
  • 14 zeigt eine Reihe von Kurven, die ein in Volt ausgedrücktes Potential innerhalb des Körpers einer Schutzvorrichtung 50 zeigen und als eine Funktion des Abstands in µm von der Oberseite 93 der Schutzvorrichtung 50 zu dem Draingebiet oder dem Trägerwafer 60 gemessen wurden. Die in 14 dargestellten Kurven werden durch eine Reihe von Drainspannungen (VD) zwischen ungefähr 100 und ungefähr 1200 V gezeigt. In jedem Fall ist die Spannung in der Schutzvorrichtung 50 über einen relativ ausgedehnten Bereich abgefallen, sodass die elektrostatische Feldstärke innerhalb des Siliciums immer in verträglichen Grenzen bleibt. 14 zeigt auch, dass sich in der Nähe des dritten Gebiets 56 die Entwicklung der Spannung in Bezug auf die Distanz ändert und zwischen einer Distanz von ungefähr 6 µm und der Oberseite 93 der Schutzvorrichtung 50 im Wesentlichen konstant auf einem vorbestimmten Wert (z.B. ungefähr 18 V) gehalten wird. 15 stellt diesen Aspekt des Spannungspotentials ausführlicher dar. Dies ist mindestens teilweise zurückführbar auf die Aktion der abgeklemmten Schutzvorrichtung 50.
  • Die Ausführungsformen der Schutzvorrichtungen, die bis hierher in Bezug auf die 9 bis 15 erörtert wurden, waren eigenständig. Im Betrieb stellen die Schutzvorrichtungen das Leiten ein, sobald die Spannung zwischen dem Kanalgebiet 80 und ihrer Gateelektrode einen vorbestimmten Wert überschreitet. Ein weiterer nicht einschränkender Vorteil ist, dass dieses Merkmal auch fehlersicher ist, da zum Beispiel kein externes Signal erforderlich ist, um die Schutzvorrichtungen so zu steuern, dass sie zwischen Niedrigimpedanz- und Hochimpedanzzuständen umschalten.
  • 16 ist ein Schaltplan, der eine weitere Ausführungsform einer Schutzvorrichtung 180 darstellt, die einen Hochspannungs-JFET 24 aufweist, der zwischen die Knoten 160 und 162 geschaltet ist. Die Schutzvorrichtung 180 funktioniert im Wesentlichen ähnlich wie die Schutzvorrichtung 50 der 9 bis 15, um einen Stromfluss zwischen den Knoten 160 und 162 zu verhindern, sobald die Spannung in dem Kanal des JFET 24 (oder 50, wenn auf 8 Bezug genommen wird) eine Gatespannung um einen vorbestimmten Wert überschreitet. In der Variation von 16 wird der JFET 24 in Verbindung mit einem Bipolartransistor 170 bereitgestellt. Der Bipolartransistor 170 kann durch den Gatestrom eingeschaltet werden, der durch den JFET-Transistor 24 fließt, wenn der JFET 24 abgeklemmt wird, um einen Stromflusspfad zwischen dem Knoten 162 und einem weiteren Knoten bereitzustellen, der mit dem Emitter des JFET 24 oder, wie in 16 gezeigt wird, mit dem Steuerknoten 172 verbunden ist, der auf einer lokalen Erdungsspannung gehalten wird. Diese Kombination des hochspannungsblockierenden JFET 24 mit dem Bipolartransistor 170 wird in 16 allgemein als Schutzvorrichtung 180 bezeichnet und sie kann in den symmetrischen oder asymmetrischen Schutzschaltkreisen eingesetzt werden, die in Bezug auf die 4 bis 7 beschrieben wurden und wie sie in den 17, 18, 19 und 20 gezeigt werden.
  • Bei dieser Anordnung ist die Schutzvorrichtung 180 in 16 ähnlich wie diejenige, die in Bezug auf die 8 und 9 beschrieben wurde. Die Schutzvorrichtung 180 kann zum Beispiel ein erstes, ein zweites und ein drittes Gebiet 52, 54 und 56 aufweisen, wobei das dritte Gebiet 56 verändert werden kann, um die veränderte Funktionalität zu schaffen, wie sie oben beschrieben wurde. Die veränderte Struktur dieser Ausführungsform der Schutzvorrichtung wird ausführlicher in 21a gezeigt. Bei einer weiteren Ausführungsform zeigt 22 den Querschnitt der gesamten Schutzvorrichtung 180, um die Ähnlichkeiten mit der Schutzvorrichtung 50 zu zeigen, die weiter oben in Bezug auf die 8 bis 15 beschrieben wurden.
  • In Bezug auf 21a beruht die dort gezeigte Struktur bei diesem Beispiel auf der in Bezug auf 11 beschriebenen Anordnung. Die 21a und 21b umfassen eine numerische Skala, die von Null bis 10 µm reicht, es ist jedoch selbstverständlich, dass die in den 21a und 21b dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet sind und die numerische Skala wird nur zu anschaulichen Zwecken gezeigt. Der anschaulichen Einfachheit halber werden in den 21a und 21b keine Metallverbindungen gezeigt. Der Einfachheit halber werden gleiche Bezugszeichen verwendet, um sich auf gleiche Bauteile zu beziehen. Der Bipolartransistor 170 (z.B. ein npn-Transistor), wie er in dem äquivalenten Schaltplan der 16 dargestellt wird, kann eine Basis aufweisen, die mit dem Gate des JFET 24 verbunden ist. Somit können die Gebiete 100, die äquivalent zu den Gebieten 100-1 bis 100-3 sein können, sowohl als Gate des JFET 24 als auch als Basis des Bipolartransistors 170 funktionieren. Es ist auch zu erkennen, dass der Kollektor des Bipolartransistors 170 mit der Source des JFET 24 verbunden ist. Somit kann das Gebiet 102 als Kollektor des Bipolartransistors 170 und als Teil der Source des JFET 24 funktionieren. Somit ist der Emitter des Bipolartransistors 170 das einzige Element, das neu gebildet werden muss. Der Emitter wird durch ein weiteres relativ hoch dotiertes n-Typ-Gebiet 172 in der Oberfläche der Schutzvorrichtung 180 bereitgestellt und dieses kann ungefähr gleichzeitig mit dem Bilden des Sourcegebiets 70 gebildet werden. Bei einigen Ausführungsformen wird das Gebiet 102 in einer Tiefe von der Oberseite 93 von ungefähr 5 µm gebildet, das Kanalgebiet 80 wird in einer Tiefe des Zentrums von ungefähr 5 µm gebildet und der Halbleiter 66 kann in einer Tiefe zwischen ungefähr 5 µm und 10 µm gebildet werden. Andere Abmessungen sind möglich, ohne die Prinzipien und Vorteile der Ausführungsformen der hier offenbarten Schutzvorrichtungen zu verändern. Die Position der in 16 dargestellten Komponenten innerhalb der in 21a dargestellten Schutzvorrichtung 180 wird in 21b gezeigt.
  • 21a stellt auch dar, dass ein Basis-Emitter-Widerstand 175 sich zwischen der Basis und dem Emitter des Bipolartransistors 170 erstrecken kann. Dies kann als eine reale Vorrichtung bereitgestellt werden, die zwischen das Emitter- und das Basisgebiet geschaltet ist, oder der Widerstand kann alternativ innerhalb des p-Typ-Siliciumgebiets 100 und insbesondere zwischen der Dotierung 172 und der Dotierung der Kontakte 112 ausgenutzt werden, um den Basis-Emitter-Widerstand 175 zu bilden. Durch das Bereitstellen der Emitterdotierung 172 und das Verbinden der Emitterdotierung mit der Erdung mithilfe von (nicht gezeigten) Metallkontakten, die mit den dotierten Gebieten 172 verbunden sind, kann die Schutzvorrichtung 180 somit von einem Blockieren eines Stromflusses zwischen den Knoten 160 und 162 in eine Schutzvorrichtung 180 geschaltet werden, die den Stromfluss zwischen den Knoten 160 und 162 blockiert und wenn sie im Blockiermodus ist, einen leitfähigen Pfad zwischen dem Knoten 162 und dem Knoten 172 öffnet, um einen zusätzlichen Schutz für Vorrichtungen bereitzustellen, die mit dem Knoten 162 verbunden sind.
  • Ein nicht einschränkender Vorteil bei Hochspannungsanordnungen, die mit über 1000 V arbeiten ist es, den vertikalen JFET so zu bilden, dass er sich von einer Seite des Halbleiterwafers bis zu der andern Seite des Halbleiterwafers erstreckt. Obwohl dies eine gute Spannungsnutzungsfähigkeit ergibt, kann es jedoch die Unannehmlichkeit herbeiführen, dass eine Verbindung zur anderen Seite (oder Rückseite) des Wafers hergestellt werden muss. Bei Niedrigspannungsanordnungen kann dies vermieden werden, indem der vertikale JFET (und der Bipolartransistor, überall wo er bereitgestellt wird) in einer isolierten Vertiefung mithilfe einer Silicium- oder Isolationstechnologie oder einer in Sperrrichtung vorgespannten Vertiefung gebildet wird und danach die Drainverbindung mithilfe einer relativ hoch dotierten Säule des Halbleiters 200 in einigem Abstand von dem aktiven Gebiet des JFET zurück zur Oberfläche gebracht wird. Diese Anordnung wird in den 23 und 24 gezeigt, wo der Halbleiter 200 eine isolierende Vertiefung umfasst, die als isolierende Wände 150 dargestellt sind. Die isolierenden Wände 150 können jedes geeignete dielektrische Material umfassen.
  • Wie hier beschrieben wird, ist der JFET konfiguriert, um abgeklemmt zu werden, wenn die Gebiete 100, die das Gate bilden, hinsichtlich des Kanals auf einer Abklemmspannung liegen. Die Abklemmspannung Vp ist gegeben durch:
    Figure DE102016121352A1_0002
    wobei Nc die Dotierungskonzentration in dem Kanal pro m3 ist. Nc wird in SI-Einheiten ausgedrückt und ist folglich eine Dotierungskonzentration pro Kubikmeter. Folglich wird eine Dotierungskonzentration, die als Konzentration von 1 × 1017 Unreinheiten cm–3 angegeben ist, zu 1023 m–3. Der Kanal hat eine nominelle Breite von 2a, daher ist a die halbe Breite des Transistors (die Hälfte des Abstands zwischen den Gates), e ist die Ladung eines Elektrons (1.602 × 10–19 Coulomb) und εsi ist die Permittivität von Silicium. Die relative Permittivität von Silicium beträgt ungefähr 11,68 und ε0 = 8.854 × 10–12 Fm–1.
  • Die Ausführungsformen der hier beschriebenen Schutzvorrichtung können auch für ein Einbinden in integrierte Schaltkreise geeignet sein und sie können in ein oder mehrere Chips in der Größenordnung von Chip-Gehäusen (für einen integrierten Schaltkreis) eingebunden werden, um ein angemessenes Niveau von Trennschaltung und Schutz zwischen Kontaktstiften eines integrierten Schaltkreises bereitzustellen, die in unterschiedlichen Spannungsbereichen betrieben werden.
  • Die in den 23 und 24 gezeigte isolierte Vertiefungsstruktur kann mit einer reduzierten Tiefe der epitaxialen Siliciumschicht 66 verwendet werden, um einen Überspannungsschutz innerhalb des integrierten Schaltkreises bereitzustellen. Die Vertiefungsstruktur kann mit Ausführungsformen der oben beschriebenen Schutzvorrichtungen verwendet werden, indem die tiefe durchgängige Vorrichtungsstruktur der 6 durch die Vertiefungsstruktur aus 23 ersetzt wird.
  • 25 stellt einen integrierten Schaltkreis auf einem Chip 215 schematisch dar, wobei der integrierte Schaltkreis einen Kern 220 umfasst, der eine Aufgabe wie zum Beispiel eine Datenverarbeitung, eine Verstärkung, einen Speicher oder jede beliebige Aufgabe ausführen kann, die innerhalb eines integrierten Schaltkreises bereitgestellt werden kann. Der Kern 220 weist einen oder mehrere Eingangsknoten 222-1 bis 222-N und einen oder mehrere Ausgangsknoten 224-1 bis 224-M auf, von denen einer oder mehrere eine entsprechende Schutzvorrichtung des hier beschriebenen Typs aufweisen (zum Beispiel die Schutzvorrichtung 50, die Schutzvorrichtung 180 und die in Bezug auf die 8 bis 16 und 21 beschriebenen Variationen oder die in Bezug auf die 23 und 24 beschriebenen flacheren Schutzvorrichtungen). Dementsprechend können die Eingänge und Ausgänge eines integrierten Schaltkreises eigenständig in einen Zustand mit hoher Impedanz eintreten, um die Inhalte des Kerns 220 zu schützen, wenn dieser einem Überspannungsereignis unterliegt.
  • Bei einigen Umsetzungen kann die Schutzvorrichtung robuster sein als ein galvanischer Trennschalter und es kann möglich sein, dass die Schutzvorrichtung die Spannungsbereiche überspannt. Bei einer Variation der in 4 gezeigten Anordnung kann zum Beispiel das Gate 24G, das ein Steuerknoten ist, mit einem der Knoten in dem zweiten Spannungsbereich verbunden sein, während sich der Stromflusspfad 24D bis 24S in dem ersten Spannungsbereich befinden kann, wie in 26 gezeigt wird.
  • Bei einer Ausführungsform kann der JFET so verändert werden, dass er zwei in Reihe geschaltete Kanäle aufweist, wie in 27 schematisch gezeigt wird. 27 stellt eine weitere Variation des dritten Gebiets 56 der Schutzvorrichtung 50 dar. Bei dieser Ausführungsform wird die in Bezug auf 9 beschriebene einschränkende Struktur 75 (die p-Typ-Gebiete 100-1, 100-2 und die Leiterbahnen 95, die von den isolierenden Wänden 94 begrenzt werden) gebildet, wie weiter oben beschrieben wurde. Die einschränkende Struktur 75 kann sich jedoch innerhalb einer zweiten einschränkenden Struktur 76 befinden, welche die p-Typ-Gebiete 260-1 und 260-2 umfasst, die hinsichtlich der Gebiete 100-1 und 100-2 tiefer vergraben sind und in Kontakt mit den Leiterbahnen 262 in weiteren isolierten Kanälen stehen, die von den Wänden 94 und 265 gebildet werden. Diese Struktur kann erste und zweite in Reihe geschaltete Kanäle 80-1 und 80-2 bilden, die unabhängig voneinander bei einer entsprechenden Abklemmspannung abgeklemmt werden können. Ein nicht einschränkender Vorteil dieser Anordnung ist, dass sie verwendet werden kann, um zu veranlassen, dass ein zweiter Kanal 80-2 zum Beispiel bei einer höheren Spannung abgeklemmt wird als der erste Kanal 80-1, um die elektrischen Feldgradienten in der Nähe der Kanäle 80-1 und 80-2 zu verändern und um eine zusätzliche Widerstandsfähigkeit gegen eine Überspannung bereitzustellen. Als eine weitere Möglichkeit kann eines der Gates G1 oder G2 mit einer Bezugsspannung (z.B. der Erdung) verbunden werden, um eine Schutzvorrichtung bereitzustellen, die eigenständig auf eine hohe Impedanz umschaltet. Auf ähnliche Weise kann das andere Gate (G2 oder G1) mit einem Schaltsignal verbunden werden, um eine kombinierte Schalt- und Schutzvorrichtung bereitzustellen.
  • Bei einigen Umsetzungen zum Verbessern der Stromnutzungsfähigkeit und/oder zum Verringern des effektiven „Ein“-Widerstands der Schutzvorrichtung können mehrere Vorrichtungen nebeneinander bereitgestellt werden und das gleiche Substrat gemeinsam nutzen, wie in 28 dargestellt wird.
  • Die p- und n-Typ-Gebiete können gegenseitig ausgetauscht werden, um weitere Versionen funktionierender Überspannungsschutzvorrichtungen zu schaffen. Die Schutzvorrichtungen können zum Beispiel gemäß der hier vorliegenden Offenbarung pnp-Transistoren in Verbindung mit einem JFET verwenden.
  • Die hier offenbarten Vorrichtungen können in jedem beliebigen Aufgabenfeld verwendet werden, in dem es erwünscht ist, einen verbesserten Schutz zwischen unterschiedlichen Spannungsbereichen bereitzustellen. Diese Vorrichtungen können im industriellen Bereich wie zum Beispiel in Steuersystemen, Motorantrieben und Meßsystemen verwendet werden, um nur einige nicht einschränkende Beispiele zu nennen. Auf ähnliche Weise können diese Vorrichtungen auch in medizinischen und häuslichen Umgebungen verwendet werden, um eine verbesserte Sicherheit zwischen einer Benutzerschnittstelle oder einem Kontakt mit einem Körper eines Benutzers und anderen Komponenten innerhalb einer Systemmaschine oder einer Systemvorrichtung bereitzustellen, die höheren Spannungen ausgesetzt sind.
  • Aspekte dieser Offenbarung können auch in zahlreichen elektronischen Vorrichtungen umgesetzt werden. Zu den Beispielen der elektronischen Vorrichtungen gehören, ohne darauf beschränkt zu sein, Unterhaltungselektronikprodukte, Teile von elektronischen Produkten wie zum Beispiel in einem Gehäuse angebrachte Schaltkomponenten, elektronische Prüfgeräte, eine Mobilfunkinfrastruktur usw. Zu den Beispielen der elektronischen Vorrichtungen gehören, ohne darauf beschränkt zu sein, Präzisionsinstrumente, medizinische Vorrichtungen, drahtlose Vorrichtungen, ein Computermonitor, ein Computer, ein Modem, ein tragbarer Computer, ein Laptop-Computer, ein Tablet-Computer, eine tragbare Rechnervorrichtung wie zum Beispiel ein Smartwatch, ein persönlicher Datenassistent (Personal Digital Assistant, PDA), ein Fahrzeugelektroniksystem, eine Mikrowelle, ein Kühlschrank, ein Fahrzeugelektroniksystem wie zum Beispiel ein Automobilelektroniksystem, ein Stereosystem, ein DVD-Player, ein CD-Player, ein digitales Musikwidergabegerät wie zum Beispiel ein MP3-Player, ein Radio, eine Videokamera, eine Kamera, eine digitale Kamera, ein tragbarer Speicherchip, eine Waschmaschine, ein Trockner, ein Waschtrockner, eine Armbanduhr, eine Uhr usw. Außerdem können die elektronischen Vorrichtungen unfertige Produkte umfassen.
  • Die hier vorgelegten Ansprüche sind in einem Format mit einer einfachen Abhängigkeit für eine Anmeldung bei dem US-Patentamt verfasst. Es ist jedoch selbstverständlich, dass die Ansprüche für eine Mehrfachabhängigkeit von allen vorangehenden Ansprüchen vorgesehen sind, ausgenommen wo diese Kombination eindeutig nicht ausführbar ist.
  • Außer wenn der Zusammenhang eindeutig gegenteiliges erfordert, sind in der ganzen Beschreibung und den Ansprüchen die Begriffe „umfassen“, „umfassend“, „aufweisen“, „aufweisend“ und ähnliche in einem einschließenden Sinne zu verstehen, der im Gegensatz zu einem ausschließlichen oder erschöpfenden Sinne steht, das heißt, in dem Sinne eines „umfassen, ohne auf diese beschränkt zu sein“. Der Begriff „verbunden“, so wie er hier allgemein verwendet wird, bezieht sich auf zwei oder mehr Elemente, die entweder direkt oder mittels einem oder mehreren Zwischenelementen miteinander verbunden sein können. Auf ähnliche Weise bezieht sich der Begriff „geschaltet“, so wie er hier allgemein verwendet wird, auf zwei oder mehr Elemente, die entweder direkt oder mittels einem oder mehreren Zwischenelementen miteinander verbunden sein können. Außerdem beziehen sich die Begriffe „hier“, „oben“, „unten“ und Begriffe mit einer ähnlichen Bedeutung, wenn sie in dieser Anmeldung verwendet werden, auf diese Anmeldung als Ganzes, aber nicht auf spezielle Abschnitte dieser Anmeldung. Dort wo es der Zusammenhang erlaubt, können Begriffe in der obigen detaillierten Beschreibung bestimmter Ausführungsformen, welche die Einzahl oder die Mehrzahl verwenden, auch die Mehrzahl bzw. die Einzahl umfassen. Wo es der Zusammenhang erlaubt, ist der Begriff „oder“ im Zusammenhang mit einer Liste von zwei oder mehreren Elementen so zu verstehen, dass er alle der folgenden Interpretationen des Begriffs abdeckt: jedes der Elemente in der Liste, alle Elemente in der Liste und eine beliebige Kombination von Elementen aus der Liste.
  • Darüber hinaus ist eine konditionale Ausdrucksweise wie unter anderem zum Beispiel „können“, „könnten“ „z.B.“, „zum Beispiel“, „wie zum Beispiel“ und ähnliche Begriffe allgemein so zu verstehen, dass sie erläutern, dass bestimmte Ausführungsformen bestimmte Merkmale, Elemente und/oder Zustände umfassen, während andere Ausführungsformen diese nicht umfassen, ausgenommen wenn dies ausdrücklich gegenteilig angemerkt wurde oder wenn dies im verwendeten Zusammenhang anderweitig zu verstehen ist. Somit ist diese konditionale Ausdrucksweise nicht allgemein so zu verstehen, dass Merkmale, Elemente und/oder Zustände auf jeden Fall für eine oder mehrere Ausführungsformen erforderlich sind oder dass eine oder mehrere Ausführungsformen unbedingt eine Logik umfassen, um mit oder ohne eine Eingabehilfe oder Abfrage zu entscheiden, ob diese Merkmale, Elemente und/oder Zustände enthalten sind oder in einer beliebigen speziellen Ausführungsform ausgeführt werden müssen.
  • Obwohl bestimmte Ausführungsformen beschrieben worden sind, wurden diese Ausführungsformen nur im Sinne eines Beispiels dargestellt, und sie sind nicht so zu verstehen, dass sie den Umfang der Offenbarung beschränken. Tatsächlich können die hier beschriebenen neuen Vorrichtungen, Verfahren und Systeme in einer Vielfalt anderer Formen verkörpert sein; außerdem können an der Form, der hier beschriebenen Verfahren und Systeme verschiedene Elemente und Teile weggelassen, ersetzt oder verändert werden, ohne von dem Erfindungsgedanken der Offenbarung abzuweichen. Obwohl zum Beispiel Blöcke in einer gegebenen Anordnung dargestellt werden, können alternative Ausführungsformen ähnliche Funktionalitäten mit unterschiedlichen Komponenten und/oder Schaltkreistopologien ausführen und einige Blöcke können gelöscht, verschoben, hinzugefügt, unterteilt, kombiniert und/oder verändert werden. Jeder dieser Blöcke kann in einer Vielfalt von verschiedenen Weisen umgesetzt werden. Jede geeignete Kombination der Elemente und Aktionen der oben beschriebenen verschiedenen Ausführungsformen kann kombiniert werden, um weitere Ausführungsformen bereitzustellen. Die beigefügten Ansprüche und ihre Äquivalenzen sind so zu verstehen, dass sie diese Formen oder Veränderungen abdecken, so wie sie in den Umfang und den Erfindungsgedanken der Offenbarung fallen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 1171980 [0042]

Claims (20)

  1. Schutzvorrichtung, die geeignet ist, einen Stromfluss zwischen einem ersten Knoten und einem zweiten Knoten zu verhindern, wenn eine Potentialdifferenz zwischen dem ersten Knoten und einem Steuerknoten einen vorbestimmten Wert überschreitet, wobei die Schutzvorrichtung umfasst: einen vertikal gebildeten Feldeffekttransistor, der ein Halbleitermaterial umfasst, das dotiert ist, um einen ersten Typ eines Halbleitermaterials in einer Stromflusskommunikation zwischen dem ersten und dem zweiten Knoten zu bilden, und eine einschränkende Struktur, die geeignet ist, eine räumliche Ausdehnung eines leitenden Kanals des ersten Halbleitertyps zu begrenzen, wobei die einschränkende Struktur mit dem Steuerknoten verbunden ist und wobei die einschränkende Struktur einen zweiten Halbleitertyp umfasst, der in einem Abstand von einer Oberfläche der Schutzvorrichtung angebracht ist.
  2. Schutzvorrichtung nach Anspruch 1, wobei die einschränkende Struktur mit dem ersten Halbleitertyp zusammenwirkt, um einen Sperrschicht-Feldeffekttransistor zu bilden.
  3. Schutzvorrichtung nach Anspruch 1 oder 2, wobei die einschränkende Struktur ein erstes Gebiet und ein zweites Gebiet des zweiten Halbleitertyps umfasst, um ein erstes und ein zweites vergrabenes Gategebiet zu bilden.
  4. Schutzvorrichtung nach Anspruch 1 oder 2, wobei die einschränkende Struktur einen zweiten Halbleitertyp umfasst, der profiliert ist, um in der Nähe eines Kanals des vertikal gebildeten Feldeffekttransistors ein vergrabenes Gate zu bilden.
  5. Schutzvorrichtung nach einem der vorangehenden Ansprüche, wobei die einschränkende Struktur außerdem Gräben umfasst, die sich von einer Oberfläche der Schutzvorrichtung aus erstrecken.
  6. Schutzvorrichtung nach einem der vorangehenden Ansprüche, wobei die einschränkende Struktur isolierende Wände umfasst, die sich von einer Oberfläche der Schutzvorrichtung aus erstrecken.
  7. Schutzvorrichtung nach Anspruch 6, wobei die einschränkende Struktur eine Leiterbahn umfasst, die zwischen den isolierenden Wänden angebracht ist, wobei die Leiterbahn mit dem Steuerknoten und mindestens einem des ersten und des zweiten vergrabenen Gategebiets in Kommunikation steht.
  8. Schutzvorrichtung nach Anspruch 3 oder einem der Ansprüche 5 bis 7, wenn sie von Anspruch 3 abhängig sind, wobei die einschränkende Struktur außerdem ein drittes Gebiet des zweiten Halbleitertyps umfasst, das mit dem ersten und dem zweiten vergrabenen Gategebiet und dem Steuerknoten verbunden ist.
  9. Schutzvorrichtung nach Anspruch 8, wobei das dritte Gebiet einen aus dem ersten Halbleitertyp bestehenden Pfropfen umgibt.
  10. Schutzvorrichtung nach einem der Ansprüche 1 bis 7, wobei sich ein aus dem ersten Halbleitertyp bestehender Pfropfen von dem zweiten Knoten an der Oberfläche der Schutzvorrichtung zu dem leitenden Kanal erstreckt, wobei der aus dem ersten Halbleitertyp bestehende Pfropfen so konfiguriert ist, dass er eine größere horizontale Ausdehnung als der leitende Kanal aufweist.
  11. Schutzvorrichtung nach Anspruch 10, wobei der aus dem ersten Halbleitertyp bestehende Pfropfen und der leitende Kanal von dem zweiten Halbleitertyp umgeben sind.
  12. Schutzvorrichtung nach Anspruch 3 oder einem der Ansprüche 5 bis 7, wenn sie von Anspruch 3 abhängig sind, wobei die Trennung zwischen dem ersten und dem zweiten vergrabenen Gategebiet eine Abklemmspannung der Schutzvorrichtung einstellt.
  13. Schutzvorrichtung nach Anspruch 2 oder einem der Ansprüche 3 bis 12, wenn sie von Anspruch 2 abhängig sind, die außerdem einen integrierten Stromflusspfad von dem zweiten Knoten zu mindestens einem aus einem dritten Knoten und dem Steuerknoten umfasst.
  14. Schutzvorrichtung nach Anspruch 13, wobei der integrierte Stromflusspfad einen Bipolartransistor umfasst und wobei ein Gatestrom von dem Sperrschicht-Feldeffekttransistor einen Basisstrom für den Bipolartransistor bereitstellt.
  15. Schutzvorrichtung nach Anspruch 4 oder einem der Ansprüche 5 bis 11, wenn sie von Anspruch 4 abhängig sind, wobei eine Breite des Kanals in einem Gebiet, in dem die Kanalbreite durch den zweiten Halbleitertyp eingeschränkt wird, eine Abklemmspannung der Schutzvorrichtung einstellt.
  16. Schutzvorrichtung nach einem der vorangehenden Ansprüche, die außerdem ein erweitertes Draingebiet zwischen dem ersten Knoten, der konfiguriert ist, um als ein Drain zu funktionieren, und dem leitenden Kanal umfasst, und wobei eine Distanz eines Stromflusspfads zwischen dem ersten Knoten und dem leitenden Kanal ausgewählt wird, um eine Durchbruchspannung der Schutzvorrichtung einzustellen.
  17. Schutzvorrichtung nach Anspruch 16, wobei sich die Schutzvorrichtung so durch einen Wafer erstreckt, dass sich der erste Knoten auf einer ersten Seite des Wafers befindet und dass sich der zweite Knoten und der Steuerknoten auf einer zweiten Seite des Wafers befinden.
  18. Schutzvorrichtung nach Anspruch 16, wobei die Schutzvorrichtung in einer isolierten Vertiefung gebildet ist und wobei sich der erste und der zweite Knoten und der Steuerknoten auf der gleichen Seite des Wafers befinden.
  19. Galvanischer Trennschalter, umfassend: einen Wafer, wobei der galvanische Trennschalter zumindest teilweise auf dem Wafer gebildet ist, und wobei die Schutzvorrichtung geeignet ist, einen Stromfluss zwischen einem ersten Knoten und einem zweiten Knoten zu verhindern, wenn eine Potentialdifferenz zwischen dem ersten Knoten und einem Steuerknoten einen vorbestimmten Wert überschreitet, wobei die Schutzvorrichtung umfasst: einen vertikal gebildeten Feldeffekttransistor, der ein Halbleitermaterial umfasst, das dotiert ist, um einen ersten Typ eines Halbleitermaterials in einer Stromflusskommunikation zwischen dem ersten und dem zweiten Knoten zu bilden, und eine einschränkende Struktur, die geeignet ist, eine räumliche Ausdehnung eines leitenden Kanals des ersten Halbleitertyps zu begrenzen, wobei die einschränkende Struktur mit dem Steuerknoten verbunden ist und wobei die einschränkende Struktur einen zweiten Halbleitertyp umfasst, der in einem Abstand von einer Oberfläche der Schutzvorrichtung angebracht ist.
  20. Integrierter Schaltkreis, der eine Schutzvorrichtung umfasst, die geeignet ist, einen Stromfluss zwischen einem ersten Knoten und einem zweiten Knoten zu verhindern, wenn eine Potentialdifferenz zwischen dem ersten Knoten und einem Steuerknoten einen vorbestimmten Wert überschreitet, wobei die Schutzvorrichtung umfasst: einen vertikal gebildeten Feldeffekttransistor, der ein Halbleitermaterial umfasst, das dotiert ist, um einen ersten Typ eines Halbleitermaterials in einer Stromflusskommunikation zwischen dem ersten und dem zweiten Knoten zu bilden, und eine einschränkende Struktur, die geeignet ist, eine räumliche Ausdehnung eines leitenden Kanals des ersten Halbleitertyps zu begrenzen, wobei die einschränkende Struktur mit dem Steuerknoten verbunden ist und wobei die einschränkende Struktur einen zweiten Halbleitertyp umfasst, der in einem Abstand von einer Oberfläche der Schutzvorrichtung angebracht ist.
DE102016121352.7A 2015-11-10 2016-11-08 Eine überspannungsschutzvorrichtung und ein galvanischer trennschalter in kombination mit einer überspannungsschutzvorrichtung Active DE102016121352B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/937,771 2015-11-10
US14/937,771 US9698594B2 (en) 2015-11-10 2015-11-10 Overvoltage protection device, and a galvanic isolator in combination with an overvoltage protection device

Publications (2)

Publication Number Publication Date
DE102016121352A1 true DE102016121352A1 (de) 2017-05-11
DE102016121352B4 DE102016121352B4 (de) 2021-02-11

Family

ID=58585213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016121352.7A Active DE102016121352B4 (de) 2015-11-10 2016-11-08 Eine überspannungsschutzvorrichtung und ein galvanischer trennschalter in kombination mit einer überspannungsschutzvorrichtung

Country Status (4)

Country Link
US (1) US9698594B2 (de)
JP (1) JP6316907B2 (de)
CN (1) CN106684081B (de)
DE (1) DE102016121352B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213489A1 (de) * 2017-08-03 2019-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Monolithisch integrierter Halbleiterschalter, insbesondere Leistungstrennschalter

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866245B2 (en) * 2015-11-18 2018-01-09 Linear Technology Corporation Active differential resistors with reduced noise
US11342288B2 (en) 2019-06-04 2022-05-24 Allegro Microsystems, Llc Signal isolator having at least one isolation island
US11515246B2 (en) * 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1171980A1 (de) 2000-02-14 2002-01-16 Analog Devices, Inc. Isolator zum übertragen logischer signale durch eine isolierende barriere

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112045B2 (ja) * 1989-07-14 1995-11-29 昌也 圓尾 過電流保護回路と半導体装置
SE500814C2 (sv) 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
CN1035294C (zh) 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
JPH10108359A (ja) * 1996-09-27 1998-04-24 Nissan Motor Co Ltd 入力保護回路
JPH10107214A (ja) * 1996-10-01 1998-04-24 Masashi Mukogawa 半導体装置
SE512661C2 (sv) 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
JP3504190B2 (ja) * 1999-07-21 2004-03-08 株式会社ルネサステクノロジ 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置
JP3460639B2 (ja) * 1999-09-21 2003-10-27 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2002314097A (ja) * 2001-04-16 2002-10-25 Auto Network Gijutsu Kenkyusho:Kk 接合型電界効果トランジスタ
JP4682438B2 (ja) * 2001-04-18 2011-05-11 Ｔｄｋラムダ株式会社 スイッチング電源装置
AUPS045702A0 (en) * 2002-02-12 2002-03-07 Fultech Pty Ltd A protection device
EP2302850A1 (de) 2003-04-30 2011-03-30 Analog Devices, Inc. Signalisolator, der Mikrotransformer benutzt
US20050067630A1 (en) * 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2008235612A (ja) * 2007-03-21 2008-10-02 Denso Corp 保護素子
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
US8462477B2 (en) * 2010-09-13 2013-06-11 Analog Devices, Inc. Junction field effect transistor for voltage protection
US9209091B1 (en) * 2011-08-05 2015-12-08 Maxim Integrated Products, Inc. Integrated monolithic galvanic isolator
JP5828768B2 (ja) * 2012-01-05 2015-12-09 パナソニック株式会社 保護回路
CN102931191B (zh) * 2012-10-31 2016-03-02 成都芯源系统有限公司 半导体器件及其制造方法
JP2014176045A (ja) * 2013-03-13 2014-09-22 Panasonic Corp 半導体リレーの駆動装置及びそれを用いた半導体リレー
US9087911B2 (en) * 2013-06-06 2015-07-21 United Silicon Carbide, Inc. Trench shield connected JFET
US9082790B2 (en) * 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
EP3683964B1 (de) 2014-09-15 2023-03-29 Analog Devices International Unlimited Company Verfahren und strukturen zur erzeugung von codierten ein-/aus-trägersignalen für signalisolatoren

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1171980A1 (de) 2000-02-14 2002-01-16 Analog Devices, Inc. Isolator zum übertragen logischer signale durch eine isolierende barriere

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213489A1 (de) * 2017-08-03 2019-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Monolithisch integrierter Halbleiterschalter, insbesondere Leistungstrennschalter

Also Published As

Publication number Publication date
US9698594B2 (en) 2017-07-04
CN106684081A (zh) 2017-05-17
DE102016121352B4 (de) 2021-02-11
JP2017092473A (ja) 2017-05-25
JP6316907B2 (ja) 2018-04-25
CN106684081B (zh) 2020-03-24
US20170133841A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
DE102016015952B3 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102013112283B4 (de) Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung
DE112018002602B4 (de) Transient stabilisierte SOI-FETs
DE102017111285A1 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102016121352B4 (de) Eine überspannungsschutzvorrichtung und ein galvanischer trennschalter in kombination mit einer überspannungsschutzvorrichtung
DE102018118033A1 (de) Einrichtungen für Sendeempfängerschnittstellen eines Kommunikationssystems
DE112020000376T5 (de) Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen
DE102015119837A1 (de) Vorrichtungen und Verfahren für die Transceiver-Schnittstellen-Überspannungsbegrenzung
DE102015119349B4 (de) Intelligenter halbleiterschalter
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE112013006080T5 (de) Vorrichtung und Verfahren für einen Hochspannungs-E/A-Elektrostatikentladungsschutz
DE102013106798A1 (de) Bidirektionaler festkörperschalter mit einem ersten leistungs-fet und einem zweiten leistungs-fet
DE112013001543T5 (de) Vorrichtung und Verfahren zum Schutz von elektronischen Präzisions-Mischsignalschaltungen
DE102008039732A1 (de) Halbleiter-Herstellungsprozess-Ladungsschutz-Schaltkreise
DE112011103065T5 (de) Sperrschicht-Feldeffekttransistor für den Spannungsschutz
DE102015115506A1 (de) III-V-Halbleitermaterial-basierter Wechselstromschalter
DE102013109831A1 (de) Schutzbegrenzer für Heteroübergangsverbindungshalbleiter und Verfahren zu deren Herstellung
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102016121451B4 (de) Stromfluss-steuervorrichtung mit fet-bipolartransistor-kombination
DE102008004861A1 (de) Schalteranordnung für einen Hochfrequenzsignalpfad
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE112020002866T5 (de) Verteiltes fet-rückseitenvorspannungsnetzwerk

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES INTERNATIONAL UNLIMITED COMPANY, IE

Free format text: FORMER OWNER: ANALOG DEVICES GLOBAL, HAMILTON, BM