DE102016117597A1 - Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung - Google Patents

Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung Download PDF

Info

Publication number
DE102016117597A1
DE102016117597A1 DE102016117597.8A DE102016117597A DE102016117597A1 DE 102016117597 A1 DE102016117597 A1 DE 102016117597A1 DE 102016117597 A DE102016117597 A DE 102016117597A DE 102016117597 A1 DE102016117597 A1 DE 102016117597A1
Authority
DE
Germany
Prior art keywords
coil
capacitor
network
power
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016117597.8A
Other languages
English (en)
Inventor
Ming Hsien Tsai
Chien-Min Lin
Fu-Lung Hsueh
Han-Ping Pu
Sa-Lly Liu
Sen-Kuei HSU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016117597A1 publication Critical patent/DE102016117597A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225Shielding layers formed together with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/93Variable capacitance diodes, e.g. varactors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein integrierter Schaltungs-(IC)-Die zur Rauschunterdrückung einer elektromagnetischen Bandlücke (EBG) wird bereitgestellt. Ein Leistungsnetz und ein Massenetz sind innerhalb einer Back-End-Of-Line-(BEOL)-Region gestapelt, die über einem Halbleitersubstrat liegt, und eine Spule ist über dem Leistungs- und dem Massenetz angeordnet. Die Spule umfasst mehrerer Spulensegmente, die übereinander gestapelt und Ende-zu-Ende zwischen Anschlüssen der Spule verbunden sind, um eine Länge der Spule zu definieren. Ein Kondensator liegt unter dem Leistungs- und dem Massenetz und ist mit der Spule in Reihe verbunden. Jeweilige Anschlüsse des Kondensators und der Spule sind jeweils mit dem Leistungs- und dem Massenetz gekoppelt. Ein Verfahren zum Herstellen des IC-Dies wird ebenfalls bereitgestellt.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • In den letzten Jahrzehnten hat die Halbleiterindustrie die Verarbeitungskapazitäten und den Energieverbrauch von integrierten Schaltungen (Integrated Circuits = IC) durch Verkleinern der minimalen Merkmalsgröße kontinuierlich verbessert. Dies hat die Entwicklung und kontinuierliche Verbesserung von Hochgeschwindigkeitssystemen auf Chips (Systems-on-Chips = SoC) und Systemen in Packages (Systems-in-Packages = SiP) mit niedrigen Betriebsspannungen und hohen Taktfrequenzen ermöglicht. Solche SoC und SiP werden mit der Ankunft des Internets der Dinge (Internet of Things = IoT) und von hochmodernen Kommunikationssystemen wie drahtlosen Kommunikationssystemen der vierten und fünften Generation immer wichtiger.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung sind am besten aus der folgenden ausführlichen Beschreibung zu verstehen, wenn diese mit den beiliegenden Figuren gelesen werden. Es sei klargestellt, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. In der Tat können die Abmessungen der verschiedenen Merkmale willkürlich erhöht oder reduziert werden.
  • 1 stellt eine Querschnittsansicht einiger Ausführungsformen einer elektromagnetischen Bandlücken-(EBG)-Struktur zur Rauschunterdrückung dar.
  • 2 stellt ein Schaltbild dar, das einige Ausführungsformen der EBG-Struktur aus 1 abbildet.
  • 3 stellt ein Schaubild einiger Ausführungsformen einer Isolierungsverlaufskurve für die EBG-Struktur aus 1 dar.
  • 4 stellt eine Querschnittsansicht einiger ausführlicherer Ausführungsformen der EBG-Struktur aus 1 dar.
  • 5 stellt eine perspektivische Ansicht einiger ausführlicherer Ausführungsformen der EBG-Struktur aus 1 dar.
  • 6 stellt eine Querschnittsansicht der EBG-Struktur aus 5 dar.
  • 7A bis 7H stellen Draufsichten verschiedener Ausführungsformen einer Spule aus 1 dar.
  • 8 stellt eine perspektivische Ansicht einiger ausführlicherer Ausführungsformen der EBG-Struktur aus 1 dar.
  • 9 stellt eine perspektivische Ansicht einer Spule aus 8 dar.
  • 10 stellt eine Draufsicht einiger Ausführungsformen einer Netzstruktur aus 1 dar.
  • 11A und 11B stellen Querschnittsansichten verschiedener Ausführungsformen eines Kondensators aus 1 dar.
  • 12 stellt ein Blockdiagramm einiger Ausführungsformen eines integrierten Schaltungs-(IC)-Dies dar, der eine oder mehrere EBG-Strukturen umfasst.
  • 13A und 13B stellen Ansichten von oben bzw. von unten einiger Ausführungsformen der EBG-Struktur(en) aus 12 dar.
  • 14A, 14B und 15 bis 17 stellen Querschnittsansichten einiger Ausführungsformen einer EBG-Struktur in verschiedenen Herstellungsstufen dar.
  • 18 stellt ein Blockdiagramm einiger Ausführungsformen eines Verfahrens zum Herstellen einer EBG-Struktur dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Implementierung unterschiedlicher Merkmale dieser Offenbarung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachstehend zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich reine Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der nun folgenden Beschreibung Ausführungsformen beinhalten, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausfürungsformen beinhalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sind, sodass das erste und das zweite Merkmal nicht in direktem Kontakt stehen. Zudem kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt selbst keine Beziehung zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumliche Begriffe wie „unterhalb”, „unter”, „unterer”, „über”, „oberer” und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element(en) oder Merkmal(en), die in den Figuren veranschaulicht sind, zu beschreiben. Die räumlichen Ausdrücke sollen neben den in den Figuren dargestellten Ausrichtungen andere Ausrichtungen der Vorrichtung umfassen, die verwendet wird oder in Betrieb ist. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad oder in anderen Ausrichtungen gedreht sein) und die hierin verwendeten räumlichen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Leistungsverteilungsnetzwerke verwenden Leistungs- und Masseebenen, um Leistungs- und Massenspannungen von Pins integrierter Schaltungs-(IC-Chips an eine Vielzahl von Vorrichtungen in den IC-Chips zu verteilen. Da Taktfrequenzen in Hochgeschwindigkeitssystemen auf Chips (Systems-on-Chips = SoC) und Systemen in Packages (Systems-in-Packages = SiP) weiter steigen und Betriebsspannungen weiter sinken, werden die Signalintegrität (SI) und Leistungsintegrität (PI) immer wichtiger für Datenübertragungsraten insgesamt. Allerdings beeinträchtigen elektromagnetische Interferenz (EMI), Leistungsschwankungen und Ground Bounce Noise (GBN) (z. B. gleichzeitiges Schaltrauschen (Simultaneous Switching Noise = SSN) auf der Leistungs- und der Masseebene die SI und die PI zunehmend. Eine Beeinträchtigung der PI kann verursachen, dass große Schaltströme in der Leistungs- und der Masseebene fließen, was die Leistung und Zuverlässigkeit von Vorrichtungen innerhalb eines IC-Chips verschlechtern kann.
  • Viele Lösungen zum Vermeiden von Rauschen auf Leistungsverteilungsnetzwerken setzen auf gedruckten Leiterplatten (Printed Circuit Board = PBC) basierende Lösungen, die nicht mit SoC und SiP integriert sind. Allerdings erhöhten solche Lösungen die Kosten und nutzen mehr Fläche. Andere Lösungen für die vorstehenden Probleme, die mit SoC und SiP integriert sind, setzen oftmals On-Chip-Entkopplungskondensatoren zwischen Leistungs- und Masseebene ein. Die Entkopplungskondensatoren schaffen niederohmige Wege zwischen der Leistungs- und der Masseebene, sodass die SI und die PI verbessert werden. Allerdings sind die Entkopplungskondensatoren bei hohen Frequenzen wie Frequenzen von mehr als etwa 1 bis 2 Gigahertz aufgrund der begrenzten Leitungsinduktivität nicht effektiv.
  • Die vorliegende Anmeldung betrifft eine elektromagnetische Bandlücken-(EBG)-Struktur zur Verwendung in SoC und SiP. In einigen Ausführungsformen umfasst die EBG-Struktur ein Leistungsnetz und ein Massenetz, die in einer Back-End-Of-Line-(BEOL)-Region der EBG-Struktur gestapelt sind, und umfasst ferner eine Spule, die in die BEOL-Region über dem Leistungs- und dem Massenetz integriert ist. Das Leistungs- und das Massenetz weisen ein gemeinsames Profil und Ränder oder Zentroide auf, die miteinander ausgerichtet sind. Die Spule weist ein ringförmiges Profil (z. B. ein quadratisches oder rechteckiges ringförmiges Profil) auf und umfasst mehrere Spulensegmente, die übereinander gestapelt und Ende-zu-Ende durch intermetallische Durchkontaktierungen verbunden sind. Ferner umfasst die EGB-Struktur einen Kondensator, der in die BEOL-Region oder eine Front-End-Of-Line-(FEOL)-Region der EBG-Struktur integriert ist, die unter der BEOL-Region liegt.
  • Die EBG-Struktur stellt vorteilhafterweise einen niederohmigen Rauschweg durch die Reihenverbindung der Spule und den Verbinder bereit, um Rauschen aus dem Leistungs- und dem Massenetz zu filtern. Dies führt zu einer guten SI und PI, wenn die EBG-Struktur eine niedrige Betriebsspannung und/oder eine hohe Taktfrequenz hat. Ferner ermöglicht die EBG-Struktur vorteilhafterweise eine problemlose Einstellung einer Mittelfrequenz des Filters ohne Erhöhen der Fläche. Darüber hinaus kann die EBG-Struktur vorteilhafterweise zwecks einer verbesserten Rauschunterdrückung mit zusätzlichen EBG-Strukturen kombiniert werden.
  • Unter Bezugnahme auf 1 wird eine Querschnittsansicht 100 einiger Ausführungsformen einer EBG-Struktur bereitgestellt. Die EBG-Struktur umfasst eine periodische Struktur, die zum Unterdrücken der Verbreitung von unerwünschtem Rauschen (z. B. elektromagnetischen Wellen) in einem bestimmten Frequenzband in Leistungs- und Massenetzen der EBG-Struktur konfiguriert ist. Wie dargestellt, umfasst die EBG-Struktur ein Halbleitersubstrat 102 und eine BEOL-Region 104, die über dem Halbleitersubstrat 102 angeordnet ist. Die BEOL-Region 104 umfasst mehrere dielektrische Zwischenschichten (ILD) 106, 108, die übereinander gestapelt sind. Ferner umfasst die BEOL-Region 104 ein Leistungsverteilungsnetzwerk und eine Spule 110, die zwischen den ILD-Schichten 106, 108 angeordnet ist.
  • Das Leistungsverteilungsnetzwerk umfasst ein Leistungsnetz 112 und ein Massenetz 114, die zwischen den ILD-Schichten 106, 108 gestapelt und jeweils mit Anschlüssen einer Energiequelle 115 an Eingangsknoten 116 (von denen nur einer mit Bezugszeichen versehen ist) verbunden sind. Das Leistungsnetz 112 kann zum Beispiel eine oder mehrere Metallschichten umfassen und ist zum Bereitstellen einer Versorgungsspannung an eine Halbleitervorrichtung 117 wie einen Transistor innerhalb des Halbleitersubstrats 102 konfiguriert. Das Massenetz 114 kann zum Beispiel eine oder mehrere Metallschichten umfassen und ist mit der Masse 118 verbunden. Ferner ist das Massenetz 114 zum Bereitstellen einer Masse an eine Halbleitervorrichtung 117 konfiguriert. Die Anschlüsse der Halbleitervorrichtung 117 können mit dem Leistungs- und dem Massenetz 112, 114 an Ausgangsknoten 119 (von denen nur einer mit Bezugszeichen versehen ist) verbunden werden. In einigen Ausführungsformen ist das Massenetz 114 von dem Leistungsnetz 112 durch ein dielektrisches Material beabstandet, welches das Massenetz 114 abdeckt und sich zwischen einer unteren Oberfläche des Leistungsnetzes 112 und einer oberen Oberfläche des Massenetzes 114 erstreckt.
  • Die Spule 110 ist über dem Leistungsverteilungsnetzwerk angeordnet und in Reihe mit einem Satz einer oder mehrerer Kondensatoren 120 zwischen Zwischenleitungsknoten 121 (von denen nur einer mit Bezugszeichen versehen ist) verbunden. Ein erster Anschluss T1,1 der Spule 110 ist mit dem Leistungsnetz 112 verbunden und ein zweiter Anschluss T2,1 der Spule 110 ist mit dem bzw. den Kondensator(en) 120 verbunden. In einigen Ausführungsformen kann die Spule 110 eine oder mehrere Metallschichten umfassen, die zwischen den ILD-Schichten 106, 108 angeordnet sind. Der bzw. die Kondensator(en) 120 liegen unter dem Leistungsverteilungsnetzwerk und sind in der BEOL-Region 104, dem Halbleitersubstrat 102 angeordnet oder unter der BEOL-Region 104 und dem Halbleitersubstrat aufgeteilt. Der bzw. die Kondensator(en) 120 umfassen einen oder mehrere entsprechende erste Anschlüsse T1,C, die elektrisch mit dem zweiten Anschluss T2,1 der Spule 110 verbunden sind, und umfassen ferner einen oder mehrere entsprechende Anschlüsse T2,C, die mit dem Massenetz 114 verbunden sind.
  • Zwischen dem Eingangs- und dem Ausgangsknoten 116, 119 definieren Regionen des Leistungs- und des Massenetzes 112, 114 Übertragungsleitungen (oder Regionen) 122, 124. Eine erste Übertragungsleitung 122 ist zwischen den Eingangsknoten 116 und den Zwischenleitungsknoten 121 angeordnet und eine zweite Übertragungsleitung 124 ist zwischen den Zwischenleitungsknoten 121 und den Ausgangsknoten 119 angeordnet. In einigen Ausführungsformen können die Übertragungsleitungen 122, 124 zum Beispiel als Widerstands-Kapazitäts-Induktivitäts(Resistance-Capacitance-Inductance = RLC)-Schaltungen von parasitären Elementen gestaltet sein.
  • Die EBG-Struktur filtert vorteilhafterweise ein Rauschfrequenzband auf dem Leistungs- und dem Massenetz 112, 114 oder unterdrückt dieses anderweitig, sodass eine gute SI und PI resultieren. Zum Beispiel kann die EBG-Struktur Rauschen, das durch Hochgeschwindigkeitssignale erzeugt wird, die durch ein Verbindungsnetzwerk (das beispielsweise in der BEOL-Region 104 angeordnet ist) geleitet werden, und/oder Rauschen, das durch das Schalten von Vorrichtungen innerhalb des Halbleitersubstrats 102 erzeugt wird, und eine Beeinflussung des Leistungs- und des Massenetzes 112, 114 unterdrücken. Ferner ermöglichen die Spule 110 und der bzw. die Kondensator(en) 120, dass das Frequenzband bei hohen Frequenzen wie Frequenzen von über 1 oder 2 GHz zentriert wird, was für SoC und SiP mit hohen Taktfrequenzen und niedrigen Betriebsspannungen vorteilhaft ist. Darüber hinaus können Eigenschaften (z. B. Größe, Induktivität, Kapazität usw.) der Spule 110 und des bzw. der Kondensator(en) 120 vorteilhafterweise variiert werden, um ein Zentrum des Frequenzbandes ohne wesentliche Erhöhung der Fläche problemlos zu verändern.
  • Unter Bezugnahme auf 2 wird ein Schaltbild 200 bereitgestellt, das einige Ausführungsformen der EBG-Struktur aus 1 abbildet. Wie dargestellt, ist eine Energiequelle 115 mit einer Halbleitervorrichtung 117 durch ein Paar Übertragungsleitungen 122, 124 verbunden, deren Ausgang mit dem Eingang verbunden ist. Die Energiequelle 115 ist mit einer ersten Übertragungsleitung 122 des Übertragungsleitungspaars an Eingangsknoten 116 verbunden und die Halbleitervorrichtung 117 ist mit einer zweiten Übertragungsleitung 124 des Übertragungsleitungspaars an Ausgangsknoten 119 verbunden. Der Eingangs- und der Ausgangsknoten 116, 119 entsprechen Positionen auf dem Leistungs- und dem Massenetz 112, 114 aus 1, wobei die Energiequelle 115 und die Halbleitervorrichtung 117 mit dem Leistungs- und dem Massenetz 112, 114 verbunden sind.
  • Die Übertragungsleitungen 122, 124 sind miteinander an Zwischenleitungsknoten 121 verbunden, die zwischen den Übertragungsleitungen 122, 124 liegen. Die Zwischenleitungsknoten 121 entsprechen Positionen auf dem Leistungs- und dem Massenetz 112, 114 aus 1, die zwischen den Positionen der Eingangs- und Ausgangsknoten 116, 119 liegen. Ferner entsprechen die Übertragungsleitungen 122, 124 Regionen des Leistungs- und des Massenetzes 112, 114 aus 1, die zwischen den Positionen der Knoten 116, 119, 121 liegen. Zum Beispiel kann die erste Übertragungsleitung 122 Regionen des Leistungs- und des Massenetzes 112, 114 aus 1 entsprechen, die zwischen den Positionen der Eingabeknoten 116 und den Zwischenleitungsknoten 121 liegen. In einigen Ausführungsformen sind die Übertragungsleitungen 122, 124 als parasitäre Elemente (in 1 nicht dargestellt) gestaltet, die in Widerstands-Spulen-Kondensator-(RLC)-Schaltungen angeordnet sind. Zum Beispiel können die Übertragungsleitungen 122, 124 entsprechende Widerstände 214 und Spulen 216 umfassen, die Ende-zu-Ende zwischen den Eingangs- und Ausgangsknoten 116, 119 verbunden sind, sowie entsprechende Kondensatoren 218, die zwischen der Masse 118 und internen Knoten jeweiliger Widerstands-Spulen-Paare verbunden sind.
  • Ein Reihenresonator 220 ist mit den Zwischenleitungsknoten 121 verbunden und umfasst eine Spule 110, die mit einem Satz eines oder mehrerer Kondensatoren 120 in Reihe verbunden ist. In einigen Ausführungsformen weist die Spule 110 eine Induktivität von etwa 0,1 Nanohenry auf und/oder der bzw. die Kondensator(en) 120 weisen eine kollektive Kapazität von etwa 0,3 Picofarad auf. Der Reihenresonator 220 stellt vorteilhafterweise einen Rauschweg für Rauschen auf den Übertragungsleitungen 122, 124 bereit, sodass das Rauschen von den Übertragungsleitungen 122, 124 entfernt wird. In einigen Ausführungsformen wird die Impedanz Zw des Reihenresonators 220 bei einer Winkelfrequenz w als
    Figure DE102016117597A1_0002
    berechnet, wobei L eine Induktivität der Spule 110 ist und C eine kombinierte Kapazität des bzw. der Kondensator(en) 120 ist. Ferner wird in einigen Ausführungsformen die kleinste Impedanz Zs des Reihenresonators 220 unter Verwendung der vorstehenden Gleichung bei einer Resonanzwinkelfrequenz wres des Reihenresonators 220 berechnet. Die Resonanzwinkelfrequenz wres des Reihenresonators 220 kann zum Beispiel als
    Figure DE102016117597A1_0003
    berechnet werden.
  • Wenngleich nicht dargestellt, kann in anderen Ausführungsformen eine Vielzahl von Reihenresonatoren eingesetzt werden, um die Rauschunterdrückung und/oder -Isolierung zu verbessern. In solchen Ausführungsformen sind N + 1 Übertragungsleitungen sequentielle von Ausgang zu Eingang zwischen den Eingangs- und Ausgangsknoten 208, 210 verbunden, wobei N die Anzahl von Reihenresonatoren ist. Ferner sind die Reihenresonatoren mit einzelnen Zwischenleitungsknoten zwischen einzelnen Paaren von Übertragungsleitungen verbunden. Wie oben entsprechen die Übertragungsleitungen Regionen des Leistungs- und Massenetzes 112, 114 aus 1 und können als RLC-Schaltungen gestaltet sein.
  • Unter Bezugnahme auf 3 stellt ein Schaubild 300 einige Ausführungsformen einer Isolierungsverlaufskurve 302 für die EBG-Struktur aus 1 dar. Die Isolierungsverlaufskurve 302 beschreibt die Rauschisolierung (d. h. die Schwächung oder Unterdrückung) im Dezibel und in Abhängigkeit der Frequenz in GHz. Wie zu sehen ist, weist die EBG-Struktur eine Resonanzfrequenz fres (d. h. eine Frequenz einer Spitzenisolierung) von rund 3,3 GHz auf. Durch Einstellen der Induktivität der Spule und/oder der Kapazität des Kondensators kann die Resonanzfrequenz fres je nach Wunsch verschoben werden. Ferner kann durch Erhöhen der Anzahl von EBG-Strukturen eine Isolierung verbessert werden.
  • Unter Bezugnahme auf 4 wird eine Querschnittsansicht 400 einer ausführlicheren Ausführungsform der EBG-Struktur aus 1 bereitgestellt. Wie dargestellt, umfasst eine FEOL-Region 402 ein Halbleitersubstrat 102 und eine Vorrichtungsregion 404, die auf einer oberen Seite des Halbleitersubstrats 102 angeordnet ist. Das Halbleitersubstrat 102 kann zum Beispiel ein Bulk-Halbleitersubstrat wie ein Bulk-Siliciumsubstrat oder ein Silicium-auf-Isolator-(SOI)-Substrat sein. Die Vorrichtungsregion 404 umfasst elektronische Vorrichtungen wie zum Beispiel Transistoren, Kondensatoren, Dioden, Speicherzellen und so weiter.
  • Eine BEOL-Region 104 ist über der FEOL-Region 402 angeordnet. Die BEOL-Region 104 umfasst mehrere ILD-Schichten 106, 108, 406 und mehrere Metallschichten 408, 410, 412, 414. Die ILD-Schichten 106, 108, 406 sind übereinander gestapelt und können zum Beispiel ein dielektrisches Low-k-Material (d. h. ein dielektrisches Material mit einer dielektrischen Konstante k von weniger als etwa 3,9) oder ein Oxid wie Siliciumoxid aufweisen. Die Metallschichten 408, 410, 412, 414 umfassen Metallmerkmale wie Metalllinien 415 und Kontaktpads und sind zwischen den ILD-Schichten 106, 108, 406 übereinander gestapelt. Ferner sind die Metallschichten 408, 410, 412, 414 miteinander durch intermetallische Durchkontaktierungen 416 verbunden und mit der Vorrichtungsregion 404 durch Kontaktdurchkontaktierungen 418 verbunden. Der Einfachheit halber sind nur eine intermetallische Durchkontaktierung 416 und nur eine Kontaktdurchkontaktierung 418 mit Bezugszeichen versehen. Die Metallschichten 408, 410, 412, 414 und die intermetallischen und/oder Kontaktdurchkontaktierungen 416, 418 können zum Beispiel Kupfer, Aluminiumkupfer, Aluminium oder ein anderes Material sein.
  • Eine Spule 110 ist in den Metallschichten 408, 410, 412, 414 angeordnet. In einigen Ausführungsformen kann die Spule 110 in einer oder mehreren obersten Schichten der Metallschichten 408, 410, 412, 414 angeordnet sein. Ferner ist die Spule 110 in einigen Ausführungsformen in einer Vielzahl von Schichten der Metallschichten 408, 410, 412, 414 angeordnet. Zum Beispiel kann die Spule 110 überlappenden Regionen von 2 oder 3 obersten Metallschichten entsprechen. Die Vielzahl von Schichten kann zum Erhöhen einer Dicke der Spule 110 konfiguriert sein, sodass der Qualitätsfaktor und/oder Widerstand der Spule 110 erhöht werden. Als Alternative kann die Vielzahl von Schichten kann zum Erhöhen einer Länge der Spule 110 konfiguriert sein, sodass die Induktivität der Spule 110 erhöht wird.
  • Ein Leistungsnetz 112 und ein Massenetz 114 sind in der BEOL-Region 104 unter der Spule 110 gestapelt. Ferner liegt in einigen Ausführungsformen das Leistungsnetz 112 über dem Massenetz 114. In anderen Ausführungsformen liegt das Massenetz 114 über dem Leistungsnetz 112. Das Leistungs- und das Massenetz 112, 114 sind in zwei der Metallschichten 408, 410, 412, 414 angeordnet. Zum Beispiel entsprechen das Leistungs- und das Massenetz 112, 114 überlappenden Regionen der zwei Metallschichten. In einigen Ausführungsformen befinden sich Leistungs- und das Massenetz 112, 114 benachbart zueinander ohne dazwischen liegende Metallschicht. In anderen Ausführungsformen sind Leistungs- und das Massenetz 112, 114 durch eine oder mehrere dazwischen liegende Metallschichten voneinander beabstandet. Das Leistungs- und das Massenetz 112, 114 sind mit jeweiligen Anschlüssen einer Energiequelle 115 wie einer Gleichstrom-(DC)- oder Wechselstrom-(AC)-Energiequelle verbunden. Ferner ist das Massenetz 114 mit der Masse 118 verbunden und das Leistungsnetz 112 ist mit einem ersten Anschluss der Spule 110 verbunden. In einigen Ausführungsformen ist das Leistungsnetz 112 mit dem ersten Anschluss der Spule 110 durch die intermetallischen Durchkontaktierungen 416 und/oder anderen Metallschichten (nicht dargestellt) elektrisch gekoppelt.
  • Ein oder mehrere Kondensatoren 120 liegen unter dem Leistungs- und dem Massenetz 112, 114 und sind zwischen der Spule 110 und dem Massenetz 114 verbunden. In einigen Ausführungsformen sind der bzw. die Kondensator(en) 120 zwischen der Spule 110 und dem Massenetz 114 durch die intermetallischen und/oder Kontaktdurchkontaktierungen 416.,1 418 und/oder die Metallschichten 408, 410, 412, 414 verbunden. Der bzw. die Kondensator(en) 120 umfassen einen oder mehrere BEOL-Kondensatoren und/oder einen oder mehrere FEOL-Kondensatoren. Der bzw. die BEOL-Kondensator(en) sind in der BEOL-Region 104 angeordnet und umfassen zum Beispiel einen Metall-Oxid-Metall-(MOM)-Kondensator und/oder einen Metall-Isolator-Metall-(MIM)-Kondensator. Der bzw. die FEOL-Kondensator(en) sind in der FEOL-Region 402 angeordnet und umfassen zum Beispiel einen Metall-Oxid-Halbleiter-(MOS)-Kondensator, einen MOS-Varaktor oder einen diodenbasierten Kondensator.
  • In einigen Ausführungsformen umfassen der bzw. die Kondensator(en) 120 eine Gatestruktur 420, die über einer dielektrischen Gatestruktur 422+ liegt, eine Spacer-Struktur 424, die Seitenwände der Gatestruktur 420 auskleidet, und Source-/Drainregionen 426, die auf gegenüberliegenden Seiten einer Kanalregion 428, die unter der Gatestruktur 420 liegt, seitlich beabstandet sind. Die Source-/Drainregionen 426 können zum Beispiel dotierte Regionen des Halbleitersubstrats 102 sein und/oder können zum Beispiel mit dem Massenetz 114 elektrisch verbunden sein. Die dielektrische Gatestruktur 422 kann zum Beispiel Siliciumdioxid oder ein anderes Dielektrikum sein und die Spacer-Struktur 424 kann zum Beispiel Siliciumnitrid oder ein anderes Dielektrikum sein. Die Gatestruktur 420 kann zum Beispiel mit der Spule 110 elektrisch verbunden sein und kann zum Beispiel dotiertes Polysilicium oder ein Metall sein.
  • Unter Bezugnahme auf 5 ist eine perspektivische Ansicht 500 von anderen ausführlicheren Ausführungsformen der EBG-Struktur aus 1 bereitgestellt. Wie dargestellt, ist eine Spule 110 über dem Leistungs- und dem Massenetz 112, 114 angeordnet und ist in einigen Ausführungsformen wie der Buchstabe „G” geformt. Die Spule 110 ist durch mehrere Spulenmetallschichten 502, 504, 506 einer BEOL-Region 104 definiert. Vorteilhafterweise erhöht die Verwendung einer Vielzahl von Spulenmetallschichten 502, 504, 506 zur Definition der Spule 110 die Dicke der Spule 110, sodass der Qualitätsfaktor und/oder der Widerstand der Spule 110 erhöht werden. In einigen Ausführungsformen sind die Spulenmetallschichten 502, 504, 506 oberste Metallschichten der BEOL-Region 104. Ferner weisen die Spulenmetallschichten 502, 504, 506 ein gemeinsames Profil auf und/oder sind durch eine oder mehrere dazwischen liegende intermetallische Spulendurchkontaktierungen 508, 510 beabstandet und verbunden. Die intermetallische(n) Spulendurchkontaktierung(en) 508, 510 können zum Beispiel ein gemeinsames Profil aufweisen. In anderen Ausführungsformen sind die Profile der Spulenmetallschichten 502, 504, 506 unterschiedlich. Ferner sind die Profile der intermetallischen Spulendurchkontaktierung(en) 508, 510 in anderen Ausführungsformen unterschiedlich.
  • Das Leistungs- und das Massenetz 112, 114 sind unter der Spule 110 übereinander gestapelt. In anderen Ausführungsformen weisen das Leistungs- und das Massenetz 112, 114 ein gemeinsames Profil auf. In anderen Ausführungsformen sind die Profile des Leistungs- und des Massenetzes 112, 114 unterschiedlich. Ferner ist in einigen Ausführungsformen das Leistungsnetz 112 über dem Massenetz 114 angeordnet. In anderen Ausführungsformen ist das Massenetz 114 über dem Leistungsnetz 112 angeordnet. Das Leistungs- und das Massenetz 112, 114 umfassen ein Netz von Öffnungen 512, die in Reihen und Spalten angeordnet sind. In einigen Ausführungsformen weisen die Öffnungen des Leistungsnetzes 112 ein gemeinsames Profil mit Öffnungen des Massenetzes 114 auf und/oder sind mit entsprechenden Öffnungen des Massenetzes 114 (z. B. durch Zentroide, in Breitenrichtung verlaufende Zentren oder Ränder) ausgerichtet. Das Leistungs- und das Massenetz 112, 114 sind zwischen einer Energiequelle 115 elektrisch verbunden. Ferner ist das Leistungsnetz 112 mit einem ersten Ende der Spule 110 durch eine intermetallische Spulen-Leistungs-Durchkontaktierung 514 elektrisch verbunden und das Massenetz 114 ist mit der Masse 118 elektrisch verbunden.
  • Ein oder mehrere Kondensatoren 120 liegen unter dem Leistungs- und dem Massenetz 112, 114. In einigen Ausführungsformen sind der bzw. die Kondensator(en) 120 in einem Halbleitersubstrat 102 in der BEOL-Region 104 angeordnet oder zwischen dem Halbleitersubstrat 102 und der BEOL-Region 104 verteilt. Der bzw. die Kondensator(en) 120 sind kollektiv zwischen dem Massenetz 114 und einem zweiten Ende der Spule 110 verbunden, die dem ersten Ende gegenüberliegt. Zum Beispiel können der bzw. die Kondensator(en) 120 mit dem zweiten Ende der Spule 110 durch einen oder mehrere intermetallische Kondensator-Spulen-Durchkontaktierungen 516 und/oder eine oder mehrere Metallschichten verbunden sein.
  • Unter Bezugnahme auf 6 wird eine Querschnittsansicht 600 einiger Ausführungsformen der Spule 110 aus 5 bereitgestellt. Wie dargestellt, umfasst eine Spule 110 mehrere Spulenmetallschichten 502, 504, 506 und eine oder mehrere intermetallische Spulendurchkontaktierungen 508, 510, die zwischen den Spulenmetallschichten 502, 504, 506 angeordnet sind. In einigen Ausführungsformen weist die oberste Spulenmetallschicht 506 der Spule 110 eine Dicke Thm,top auf, die eine Dicke Thm,und der einen oder mehreren darunterliegenden Spulenmetallschichten 504, 506 überschreitet, und/oder weist eine niedrigere Leitfähigkeit als die darunterliegende(n) Spulenmetallschicht(en) 504, 506 auf. Ferner weist eine oberste intermetallische Spulendurchkontaktierung 510 der Spule 110 in einigen Ausführungsformen eine Dicke Thv,top auf, die eine Dicke Thv,und von darunterliegenden intermetallischen Spulendurchkontaktierungen 508 der Spule 110 überschreitet, und/oder weist eine niedrigere Leitfähigkeit als darunterliegende intermetallische Spulendurchkontaktierungen 508 der Spule 110 auf.
  • Ein erstes Ende der Spule 110 ist mit einer intermetallischen Spulen-Leistungs-Durchkontaktierung 514 elektrisch gekoppelt und ein zweites Ende der Spule 110 ist mit mehreren intermetallischen Kondensator-Spulen-Durchkontaktierungen 516, 602 gekoppelt. Die intermetallische Spulen-Leistungs-Durchkontaktierung 514 koppelt die Spule 110 elektrisch mit einem darunterliegenden Leistungsnetz 112 und die intermetallischen Kondensator-Spulen-Durchkontaktierungen 516, 602 koppeln die Spule elektrisch 110 mit einem darunterliegenden Kondensator (nicht dargestellt). In einigen Ausführungsformen sind die intermetallische Spulen-Leistungs-Durchkontaktierung 514 und/oder die intermetallischen Kondensator-Spulen-Durchkontaktierungen 516, 602 dünner als die intermetallische(n) Spulendurchkontaktierung(en) 508, 510 und/oder weisen niedrigere Leitfähigkeiten als die intermetallische(n) Spulendurchkontaktierung(en) 508, 510 auf. Ferner sind in einigen Ausführungsformen die intermetallische Spulen-Leistungs-Durchkontaktierung 514 und/oder eine erste intermetallischen Kondensator-Spulen-Durchkontaktierung 516 dicker als eine zweite intermetallische Kondensator-Spulen-Durchkontaktierung 602 darunter und/oder weisen höhere Leitfähigkeiten als die zweite intermetallische Kondensator-Spulen-Durchkontaktierung 602 auf.
  • Das Leistungsnetz 112 liegt unter der Spule 110 und benachbart zu einem Massenetz 114. In einigen Ausführungsformen sind das Leistungs- und das Massenetz 112, 114 dünner als die Spulenmetallschichten 502, 504, 506. Ferner weisen in einigen Ausführungsformen das Leistungs- und das Massenetz 112, 114 niedrigere Leitfähigkeiten als die Spulenmetallschichten 502, 504, 506 auf.
  • Unter Bezugnahme auf 7A bis 7H sind Draufsichten 700A bis 700H von verschiedenen Ausführungsformen der Spule 110 aus 1 bereitgestellt.
  • Wie in 7A dargestellt, ist eine G-förmige Spule 110a bereitgestellt. Die G-förmige Spule 110a ist in Übereinstimmung mit dem Buchstaben „G” geformt und erstreckt sich zwischen einem ersten und einem zweiten Ende 702a, 704a. Seitenwände der G-förmigen Spule 110a definieren einen Graben 706a, der in einigen Ausführungsformen in Übereinstimmung mit dem Buchstaben „C” geformt ist. Ein erste Ende des Grabens 706a ist von einer Seitenwand der G-förmigen Spule 110a eingeschlossen und ein zweites Ende des Grabens 706a, das dem ersten Ende gegenüberliegt, ist offen. In einigen Ausführungsformen ist eine Breite WG des Grabens 706a entlang der Länge des Grabens 706a im Wesentlichen gleichmäßig.
  • Wie in 7B dargestellt, ist eine spiralförmige Spule 110b bereitgestellt. Die spiralförmige Spule 110b erstreckt sich von einem ersten Ende 702b an einem Zentrum der spiralförmigen Spule 110b zu einem zweiten Ende 704b an einer Peripherie der spiralförmigen Spule 110b, während sie sich vom Zentrum der spiralförmigen Spule 110b nach außen schraubt. In einigen Ausführungsformen schraubt sich die spiralförmige Spule 110b etwa 660 bis 720 Grad um das Zentrum. Seitenwände der spiralförmigen Spule 110b definieren einen spiralförmigen Graben 706b, der an einem ersten Ende geschlossen und an einem gegenüberliegenden zweiten Ende offen ist. In einigen Ausführungsformen ist eine Breite WS des Grabens 706b entlang der Länge des spiralförmigen Grabens 706b im Wesentlichen gleichmäßig.
  • Wie in 7C dargestellt, ist eine C-förmige Spule 110c bereitgestellt. Die C-förmige Spule 110c ist in Übereinstimmung mit dem Buchstaben „C” geformt und erstreckt sich zwischen einem ersten und einem zweiten Ende 702c, 704c. In einigen Ausführungsformen umfasst die C-förmige Spule 110c ein Paar erste Leitungssegmente 708, die parallel zueinander und orthogonal zu einem zweiten Leitungssegment 710 sind.
  • Wie in 7D dargestellt, ist eine mäanderförmige Spule 110d bereitgestellt. Die mäanderförmige Spule 110d verläuft mäanderförmig zwischen einem ersten Ende 702d und einem zweiten Ende 704d, indem sie wiederholt in einer Richtung senkrecht zu einer Achse 712 vor- und zurück verläuft, während sie parallel mit der Achse 712 vor und/oder nach jedem Zurück- oder Vorwärtsverlauf 714 verläuft. In einigen Ausführungsformen ist ein Abstand D zwischen den Zurück- und Vorwärtsverläufen 714 entlang der Achse 712 im Wesentlichen gleichmäßig und/oder Zentroide der Zurück- und Vorwärtsverläufe 714 sind entlang der Achse 712 ausgerichtet. Ferner weisen die Zurück- und Vorwärtsverläufe 714 ein gemeinsames Profil auf.
  • In einigen Ausführungsformen können die Formen aus 7A bis 7D dupliziert und zu einer Verbundspule kombiniert sein, um die Induktivität zu erhöhen. Zum Beispiel kann eine Vielzahl von Formen der G-förmigen Spule aus 7A zu einer Verbundspule kombiniert werden.
  • Wie in 7E dargestellt, ist eine Spule 110e mit symmetrischer doppelter Spirale bereitgestellt. Die Spule 110e mit symmetrischer doppelter Spirale ist um eine Achse 716 symmetrisch, die eine Breite WSDS der Spule 110e mit symmetrischer doppelte Spirale halbiert. Ferner umfasst die Spule 110e mit symmetrischer doppelter Spirale ein Paar spiralförmige Regionen 718a, 720a, die seitlich zueinander benachbart sind. Die spiralförmigen Regionen 718a, 720a schrauben sich in entgegengesetzten Richtungen von gegenüberliegenden Enden 702e, 704e der Spule 110e mit symmetrischer doppelter Spirale, die an Zentren der spiralförmigen Regionen 718a, 720a angeordnet sind, nach außen. Nach dem Auswärtsschrauben treffen sich die spiralförmigen Regionen 718a, 720a an einer gemeinsamen Stelle 722a zwischen den spiralförmigen Regionen 718a, 720a. In einigen Ausführungsformen weisen die spiralförmigen Regionen 718a, 720a einzeln die spiralförmige Struktur auf, die in Verbindung mit 7B beschrieben ist.
  • Wie in 7F dargestellt, ist eine Spule 110f mit asymmetrischer doppelter Spirale bereitgestellt. Die Spule 110f mit asymmetrischer doppelter Spirale ist um eine Achse 716 asymmetrisch, die eine Breite WADS der Spule 110f mit asymmetrischer doppelte Spirale halbiert. Ferner umfasst die Spule 110f mit asymmetrischer doppelter Spirale ein Paar spiralförmige Regionen 718b, 720b, die seitlich zueinander benachbart sind. Die spiralförmigen Regionen 718b, 720b schrauben sich in der gleichen Richtung von gegenüberliegenden Enden 702f, 704f der Spule 110f mit asymmetrischer doppelter Spirale, die an Zentren der spiralförmigen Regionen 718b, 720b angeordnet sind, nach außen. Nach dem Auswärtsschrauben treffen sich die spiralförmigen Regionen 718b, 720b an einer gemeinsamen Stelle 722b zwischen den spiralförmigen Regionen 718b, 720b. In einigen Ausführungsformen weisen die spiralförmigen Regionen 718b, 720b einzeln die spiralförmige Struktur auf, die in Verbindung mit 7B beschrieben ist.
  • Wie in 7G dargestellt, ist eine symmetrische doppelte mäanderförmig verlaufende Spule 110g bereitgestellt. Die symmetrische doppelte mäanderförmig verlaufende Spule 110g ist um eine Achse 712 symmetrisch, die eine Breite WSDM der symmetrischen doppelten mäanderförmig verlaufenden Spule 110g halbiert. Ferner umfasst die symmetrische doppelte mäanderförmig verlaufende Spule 110g ein Paar mäanderförmig verlaufende Regionen 724a, 726a, die seitlich zueinander benachbart sind. Die mäanderförmig verlaufenden Regionen 724a, 726a verlaufen von jeweiligen Enden 702g, 704g der symmetrischen doppelten mäanderförmig verlaufenden Spule 110g zu einer gemeinsamen Stelle 722c zwischen den mäanderförmig verlaufenden Regionen 724a, 726a. Der mäanderförmige Verlauf beinhaltet den wiederholen Zurück- und Vorwärtsverlauf in einer Richtung senkrecht zu der Achse 712, während sie parallel mit der Achse 712 vor und/oder nach jedem Zurück- oder Vorwärtsverlauf verläuft. In einigen Ausführungsformen befinden sich die Enden 702g, 704g der symmetrischen doppelten mäanderförmig verlaufenden Spule 110g auf einer gemeinsamen Seite und/oder seitlich gegenüberliegenden Ecken der symmetrischen doppelten mäanderförmig verlaufenden Spule 110g und/oder die gemeinsame Stelle 722c befindet sich auf der symmetrischen doppelten mäanderförmig verlaufenden Spule 110g, die der gemeinsamen Seite gegenüberliegt. In einigen Ausführungsformen weisen die mäanderförmig verlaufenden Regionen 724a, 726a einzeln die mäanderförmig verlaufende Struktur auf, die in Verbindung mit 7D beschrieben ist.
  • Wie in 7H dargestellt, ist eine asymmetrische doppelte mäanderförmig verlaufende Spule 110h bereitgestellt. Die asymmetrische doppelte mäanderförmig verlaufende Spule 110h ist um eine Achse 712 asymmetrisch, die eine Breite WARM der asymmetrischen doppelten mäanderförmig verlaufenden Spule 110h halbiert. Ferner umfasst die asymmetrische doppelte mäanderförmig verlaufende Spule 110h ein Paar mäanderförmig verlaufende Regionen 724b, 726b, die seitlich zueinander benachbart sind. Die mäanderförmig verlaufenden Regionen 724b, 726b verlaufen von jeweiligen Enden 702h, 704h der asymmetrischen doppelten mäanderförmig verlaufenden Spule 110h zu einer gemeinsamen Stelle 722d zwischen den mäanderförmig verlaufenden Regionen 724b, 726b. Der mäanderförmige Verlauf beinhaltet den wiederholen Zurück- und Vorwärtsverlauf senkrecht zu der Achse 712, während sie parallel mit der Achse 712 vor und/oder nach jedem Zurück- oder Vorwärtsverlauf verläuft. In einigen Ausführungsformen befinden sich die Enden 702h, 704h der asymmetrischen doppelten mäanderförmig verlaufenden Spule 110h auf gegenüberliegenden Seiten und/oder diagonal gegenüberliegenden Ecken der asymmetrischen doppelten mäanderförmig verlaufenden Spule 110h und/oder die gemeinsame Stelle 722d ist zwischen den gegenüberliegenden Seiten angeordnet. Ferner weisen in einigen Ausführungsformen die mäanderförmig verlaufenden Regionen 724b, 726b einzeln die mäanderförmig verlaufende Struktur auf, die in Verbindung mit 7D beschrieben ist.
  • In einigen Ausführungsformen können die Spulen 110a bis 110h aus 7A bis 7H in verschiedenen Kombinationen kombiniert werden, um die Induktivität zu erhöhen. Zum Beispiel kann die G-förmige Spule 110a aus 7A mit der mäanderförmig verlaufenden Spule 110d aus 7D kombiniert werden. Ferner weisen in einigen Ausführungsformen die Spulen 110a bis 110h aus 7A bis 7H gleichmäßige Leitungsbreiten (z. B. etwa 5 bis 10 Mikrometer) auf und/oder sind durch mehrere Leitungssegmente definiert, die Ende-zu-Ende (z. B. in einem Winkel von etwa 90 Grad) angeordnet sind.
  • Unter Bezugnahme auf 8 ist eine perspektivische Ansicht 800 von einigen ausführlicheren Ausführungsformen der EBG-Struktur aus 1 bereitgestellt. Wie dargestellt, ist die Spule 110 über dem Leistungs- und dem Massenetz 112, 114 angeordnet und durch mehrere Spulenmetallschichten 802, 804, 806 einer BEOL-Region 104 definiert, die übereinander gestapelt sind. In einigen Ausführungsformen weist die Spule 110 ein ringförmiges (z. B. quadratisches ringförmiges) Profil und/oder eine im Wesentlichen gleichmäßige Leitungsbreite auf. Zum Beispiel kann die Spule 110 eine zentrale Öffnung 807 mit einer im Wesentlichen gleichmäßigen Leitungsbreite seitlich umgeben. Ferner sind in einigen Ausführungsformen die Spulenmetallschichten 802, 804, 806 oberste Metallschichten der BEOL-Region 104.
  • Die Spulenmetallschichten 802, 804, 806 umfassen entsprechende Spulensegmente 808, die kontinuierliche, längliche Regionen der Spulenmetallschichten 802, 804, 806 sind. Die Spulensegmente 808 können zum Beispiel einzeln in Übereinstimmung mit einer oder mehreren der Spulen 110a bis 110h aus 7A bis 7H geformt sein. Ferner können die Spulensegmente 808 einer einzelnen Spulenmetallschicht 802, 804, 806 zum Beispiel Ende-zu-Ende angeordnet sein, um einzeln und/oder zusammen eine nach innen gerichtete Schraubung und/oder eine ringförmige Struktur (z. B. eine quadratische ringförmige Struktur) zu definieren. Die Spulensegmente 808 sind in Reihe zwischen einem ersten Ende 810 (oder Anschluss) der Spule 110 und einem zweiten Ende 812 (oder Anschluss) der Spule 110 durch eine oder mehrere intermetallische Spulendurchkontaktierungen 814, 816 verbunden, die zwischen den Spulenmetallschichten 802, 804, 806 angeordnet sind, sodass die Länge der Spule 110 drei Dimensionen umfasst. In einigen Ausführungsformen sind die Spulensegmente 808 Ende-zu-Ende durch Spulendurchkontaktierung(en) 814, 816 verbunden und/oder verbundene Enden der Spulensegmente 808 überlappen einander. Ferner sind in einigen Ausführungsformen die Spulensegmente 808 derart verbunden, dass Strom in einer gemeinsamen Richtung von dem ersten Ende 810 der Spule 110 zu dem zweiten Ende 812 der Spule 110 fließt. Vorteilhafterweise ermöglicht die Verteilung der Länge der Spule 110 unter einer Vielzahl von Spulenmetallschichten 802, 804, 806 die Erhöhung der Induktivität der Spule 110 ohne Erhöhung der Profilgröße.
  • Das Leistungs- und das Massenetz 112, 114 liegen unter der Spule 110. Das Leistungsnetz 112 ist mit dem ersten Ende 810 der Spule 110 elektrisch verbunden und das Massenetz 114 ist mit der Masse 118 elektrisch verbunden. Ferner liegen ein oder mehrere Kondensatoren 120 unter dem Leistungs- und dem Massenetz 112, 114 und sind kollektiv zwischen dem Leistungsnetz 114 und dem zweiten Ende 812 der Spule 110 verbunden.
  • Unter Bezugnahme auf 9 wird eine perspektivische Ansicht 900 einiger Ausführungsformen der Spule 110 aus 8 bereitgestellt. Wie dargestellt, umfasst eine erste Spulenmetallschicht 806 der Spule 110 ein erstes äußeres Spulensegment 902 und ein erstes inneres Spulensegment 904. Das erste äußere Spulensegment 902 umgibt das erste innere Spulensegment 904 und das erste innere Spulensegment 904 schraubt sich nach innen. Zum Beispiel kann sich das erste innere Spulensegment 904 um etwa 660 bis 720 Grad nach innen schrauben. In einigen Ausführungsformen weisen das erste innere Spulensegment 904 und/oder das erste äußere Spulensegment 902 ringförmige Profile (z. B. quadratische oder rechteckige ringförmige Profile) auf.
  • Eine zweite Spulenmetallschicht 804 liegt unter der ersten Spulenmetallschicht 806 und umfasst zweite und dritte äußere Spulensegmente 808, 906 und ein zweites inneres Spulensegment 908. Das zweite und das dritte äußere Spulensegment 808, 906 umgibt das zweite innere Spulensegment 908 seitlich. Ferner schraubt sich das zweite äußere Spulensegment 906 nach innen. Zum Beispiel kann sich das zweite äußere Spulensegment 906 um etwa 660 bis 720 Grad nach innen schrauben. Das zweite innere Spulensegment 908 kleidet Seitenwände des zweiten äußeren Spulensegments 906 aus. In einigen Ausführungsformen weisen das zweite innere Spulensegment 908 und/oder das zweite äußere Spulensegment 906 ringförmige Profile auf.
  • eine dritte Spulenmetallschicht 802 liegt unter der zweiten Spulenmetallschicht 804 und umfasst ein viertes äußeres Spulensegment 910. Das vierte äußere Spulensegment 910 schraubt sich nach innen und schraubt sich in einigen Ausführungsformen um etwa 660 bis 780 Grad nach innen. In einigen Ausführungsformen weist das vierte äußere Spulensegment 910 ein ringförmiges Profil auf.
  • Die Spulensegmente 808, 902 bis 910 sind zwischen ersten und zweiten Enden 810, 812 der Spule 110 in Reihe verbunden. Das erste Ende 810 der Spule 110 ist durch ein erstes Ende des ersten äußeren Spulensegments 902 definiert und das zweite Ende 812 der Spule 110 ist durch ein erstes Ende des dritten äußeren Spulensegments 808 definiert. Die Spulensegmente 808, 902 bis 918 sind durch intermetallische Spulendurchkontaktierungen 814, 816, die zwischen der ersten, der zweiten und der dritten Metallspulenschicht 802, 804, 806 angeordnet sind, in Reihe verbunden.
  • In einigen Ausführungsformen sind die Spulensegmente 808, 902 bis 918 zwischen ersten und zweiten Enden 810, 812 der Spule 110 wie folgt in Reihe verbunden. Eine erste intermetallische Spulendurchkontaktierung 814 koppelt ein zweites Ende des ersten äußeren Spulensegments 902 elektrisch mit einem ersten Ende des zweiten äußeren Spulensegments 906. Eine zweite intermetallische Spulendurchkontaktierung 912 koppelt ein erstes Ende des ersten inneren Spulensegments 904 elektrisch mit einem zweiten Ende des zweiten äußeren Spulensegments 906. Eine dritte intermetallische Spulendurchkontaktierung 914 koppelt ein zweites Ende des ersten inneren Spulensegments 904 elektrisch mit einem ersten Ende des zweiten inneren Spulensegments 908. Eine vierte intermetallische Spulendurchkontaktierung 816 koppelt ein zweites Ende des dritten äußeren Spulensegments 808 elektrisch mit einem ersten Ende des vierten äußeren Spulensegments 910. Eine fünfte intermetallische Spulendurchkontaktierung 916 koppelt ein zweites Ende des zweiten inneren Spulensegments 908 elektrisch mit einem zweiten Ende des vierten äußeren Spulensegments 910.
  • Unter Bezugnahme auf 10 ist eine Draufsicht 1000 einiger Ausführungsformen einer Netzstruktur bereitgestellt, die für das Leistungs- und oder das Massenetz 112, 114 aus 1 verwendet werden kann. Wie dargestellt, umfasst die Netzstruktur mehrere aneinander angrenzende Netzsegmente 1002, 1004 (d. h. Regionen), die in Reihen und Spalten angeordnet sind, wie zum Beispiel die dargestellten 5 Reihen und 5 Spalten. Die Netzsegmente 1002, 1004 umgeben entsprechende Öffnungen 1006 seitlich und weisen in einigen Ausführungsformen ein gemeinsames Profil auf. Zum Beispiel weisen die Netzsegmente 1002, 1004 ein gemeinsames quadratisches ringförmiges Profil auf. Ferner umfassen die Netzsegmente 1002, 1004 in einigen Ausführungsformen gleichmäßige Dicken Thgs um die Öffnungen 1006.
  • In einigen Ausführungsformen, in denen die Netzstruktur zum Übertragen von Leistung zwischen einer Energiequelle und einer Last (nicht dargestellt) verwendet wird, ist die Netzstruktur als ein zusammenpassendes Netzwerk zur Impedanzanpassung der Energiequelle an die Last über einen breiten Bereich von Frequenzen konfiguriert. Zum Beispiel können das Material der Netzstruktur und/oder die Dichte (z. B. ein Verhältnis von Materialfläche zu einer offenen Fläche) der Netzstruktur zur Impedanzanpassung eingestellt werden. In einigen Ausführungsformen ist die Netzstruktur Metall und/oder die Materialdichte der Netzstruktur beträgt etwa 40 bis 60% wie zum Beispiel etwa 50%.
  • Unter Bezugnahme auf 11A und 11B sind Querschnittsansichten 1100A, 1100B verschiedener Ausführungsformen eines Kondensators 120 aus 1 bereitgestellt.
  • Wie durch 11A dargestellt, ist ein MOS-Varaktor 120a auf einer oberen Seite eines Halbleitersubstrats 102 in einer dotierten Region eines ersten Dotierungstyps (z. B. n- oder gleitend) angeordnet. Zum Beispiel kann der Bulk des Halbleitersubstrats 102 den ersten Dotierungstyp aufweisen und der MOS-Varaktor 120a kann direkt in dem Bulk des Halbleitersubstrats 102 angeordnet sein. Als anderes Beispiel kann das Halbleitersubstrat 102 eine Vorrichtungswannenregion (nicht dargestellt) mit dem ersten Dotierungstyp umfassen und der MOS-Varaktor 120a kann direkt in der Vorrichtungswannenregion angeordnet sein. Ferner ist der MOS-Varaktor 120a in einigen Ausführungsformen seitlich von einer ersten Isolierregion 1102a umgeben. Die erste Isolierregion 1102a kann zum Beispiel eine flache Grabenisolation-(STI)- oder eine tiefe Grabenisolations-(DTI)-Region sein und/oder kann zum Beispiel ein ringförmiges Profil aufweisen.
  • Der MOS-Varaktor 120a umfasst eine erste Wannenregion 1104a und eine zweite Wannenregion 1106a, die beide einen zweiten Dotierungstyp aufweisen, der dem ersten Dotierungstyp entgegengesetzt ist. Die erste Wannenregion 1104a grenzt an eine obere Oberfläche des Halbleitersubstrats 102 an und ist in einigen Ausführungsformen von einer zweiten Isolierregion 1108 umgeben. Die zweite Isolierregion 1108 kann zum Beispiel eine STI-Region sein und/oder kann ein ringförmiges Profil aufweisen. Die zweite Wanne 1106a ist unter der ersten Wannenregion 1104a tief vergraben und weist eine höhere Dotierungskonzentration als die erste Wannenregion 1104a auf, um zwecks einer reduzierten Leckage vorteilhafterweise eine hohe Übergangssperre zu definieren.
  • Ein Gate 1110 ist über der ersten Wannenregion 1104a angeordnet und von der ersten Wannenregion 1104a durch eine dielektrische Gatestruktur 1112 beabstandet. Ferner sind Seitenwände des Gates 1110 und der dielektrischen Gatestruktur 1112 von einer Spacer-Struktur 1114 ausgekleidet. In einigen Ausführungsformen umgibt die Spacer-Struktur 1114 das Gate 1110 und die dielektrische Gatestruktur 1112 seitlich und/oder weist ein ringförmiges Profil auf. Das Gate 1110 kann zum Beispiel dotiertes Polysilicium sein und ist in einigen Ausführungsformen mit einer Spule 110 in 1 elektrisch gekoppelt.
  • Erste Kontaktregionen 1115a des zweiten Dotierungstyps sind in der ersten Wannenregion 1104a auf gegenüberliegenden Seiten des Gates 1110a angeordnet. Die ersten Kontaktregionen 1115a weisen eine höhere Dotierungskonzentration als die erste Wannenregion 1104a auf und sind in einigen Ausführungsformen mindestens teilweise von ersten Silicidstrukturen 1118 abgedeckt. Ferner sind eine oder mehrere zweite Kontaktregionen 1120a des ersten Dotierungstyps in dem Bulk des Halbleitersubstrats 102 oder der Vorrichtungswannenregion zwischen der ersten und der zweiten Isolierregion 1102a, 1108 angeordnet. Die zweite(n) Kontaktregion(en) 1120a weisen eine höhere Dotierungskonzentration als das Bulk des Halbleitersubstrats 102 oder der Vorrichtungswannenregion auf und sind in einigen Ausführungsformen mindestens teilweise von zweiten Silicidstrukturen 1122 abgedeckt. Ferner umfassen die zweiten Kontaktregion(en) 1120a in einigen Ausführungsformen eine einzige zweite Kontaktregion, welche die erste Wannenregion 1104a seitlich umgibt und/oder ein ringförmiges Profil aufweist. Die Silicidstrukturen 1118, 1122 und/oder die Kontaktregionen 1112a, 1120a sind elektrisch miteinander gekoppelt und sind in einigen Ausführungsformen mit einem Massenetz 114 in 1 elektrisch gekoppelt.
  • Wie in 11B dargestellt, ist ein MOS-Kondensator 120b auf einer oberen Seite eines Halbleitersubstrats 102 angeordnet und umfasst eine erste Wannenregion 1104b und eine zweite Wannenregion 1106b. Die erste Wannenregion 1104b grenzt an eine obere Oberfläche des Halbleitersubstrats 102 an und weist einen ersten Dotierungstyp auf. Ferner ist die erste Wannenregion 1104b in einigen Ausführungsformen seitlich von einer Isolierregion 1102b umgeben. Die Isolierregion 1102b kann zum Beispiel eine STI-Region und/oder eine dotierte Region mit einem zweiten Dotierungstyp sein, der dem ersten Dotierungstyp entgegengesetzt ist. Die zweite Wannenregion 1106b ist unter der ersten Wannenregion 1104b tief vergraben und weist den zweiten Dotierungstyp auf. In einigen Ausführungsformen weist die zweite Wannenregion 1106b eine höhere Dotierungskonzentration auf als die erste Wannenregion 1104b und/oder die Isolierregion 1102b.
  • Ein Gate 1110 ist über der ersten Wannenregion 1104b angeordnet und von der ersten Wannenregion 1104 durch eine dielektrische Gatestruktur 1112 beabstandet. Ferner sind Seitenwände des Gates 1110 und der dielektrischen Gatestruktur 1112 von einer Spacer-Struktur 1114 ausgekleidet.
  • Erste Kontaktregionen 1115b des zweiten Dotierungstyps sind in der ersten Wannenregion 1104b auf gegenüberliegenden Seiten des Gates 1110 angeordnet. Die ersten Kontaktregionen 1115b weisen eine höhere Dotierungskonzentration als die erste Wannenregion 1104b auf und sind in einigen Ausführungsformen mindestens teilweise von ersten Silicidstrukturen 1118 abgedeckt. Ferner sind eine oder mehrere zweite Kontaktregionen 1120b des ersten Dotierungstyps in der ersten Wannenregion 1104b angeordnet. Die zweite(n) Kontaktregionen 1115b weisen eine höhere Dotierungskonzentration als die erste Wannenregion 1104b auf und sind in einigen Ausführungsformen mindestens teilweise von zweiten Silicidstrukturen 1122 abgedeckt. Ferner umfassen die zweiten Kontaktregion(en) 1120b in einigen Ausführungsformen eine einzige zweite Kontaktregion, welche die erste Wannenregion 1115b seitlich umgibt und/oder ein ringförmiges Profil aufweist. Die Silicidstrukturen 1118, 1122 und/oder die Kontaktregionen 1112b, 1120b sind elektrisch miteinander gekoppelt und sind in einigen Ausführungsformen mit einem Massenetz 114 in 1 elektrisch gekoppelt.
  • Unter Bezugnahme auf 12 ist ein Blockdiagramm einiger Ausführungsformen eines IC-Dies bereitgestellt. Der IC-Die kann zum Beispiel in SoC und/oder SiP verwendet werden. Wie dargestellt, umfasst der IC-Die eine oder mehrere EBG-Strukturen 1202a bis 1202d gemäß den vorstehenden Ausführungsformen zur Rauschunterdrückung auf Leistungs- und Massenetzen der EBG-Struktur(en) 1202a bis 1202d. Die Leistungs- und Massenetze der EBG-Strukturen 1202a bis 1202d sind mit einer Energiequelle 115 verbunden und eine oder mehrere Lasten 202 sind mit den Leistungs- und Massenetzen verbunden.
  • In einigen Ausführungsformen, in denen die EBG-Struktur(en) 1202a bis 1202d eine Vielzahl von EBG-Strukturen umfassen, sind die EBG-Struktur(en) 1202a bis 1202d in Reihen und Spalten mit den Leistungsnetzen der miteinander verbundenen EBG-Struktur(en) 1202a bis 1202d und den Massenetzen der miteinander verbundenen EBG-Struktur(en) 1202a bis 1202d angeordnet. Ferner können in einigen Ausführungsformen, in denen die EBG-Struktur(en) 1202a, 1202d eine Vielzahl von EBG-Strukturen umfassen, die Leistungsnetze der EBG-Struktur(en) 1202a bis 1202d zusammen zu einem gemeinsamen Leistungsnetz integriert werden und/oder die Massenetze der EBG-Struktur(en) 1202a bis 1202d können zusammen zu einem gemeinsamen Massenetz integriert werden. Die Verwendung einer Vielzahl von EBG-Strukturen verbessert vorteilhafterweise die Rauschunterdrückung auf den Leistungs- und Massenetzen.
  • Unter Bezugnahme auf 13A und 13B sind Ansichten 1300A, 1300B von oben bzw. von unten einiger Ausführungsformen der EBG-Struktur(en) aus 12 bereitgestellt.
  • Wie durch 13A dargestellt, umfasst die Rauschunterdrückungsstruktur mehrere EBG-Struktur(en) 1202a bis 1202d wie zum Beispiel die 4 dargestellten EBG-Strukturen. Die EBG-Strukturen 1202a bis 1202d umfassen einzelne Spulen 1302, 1304, die über einem Leistungsnetz 112 angeordnet sind, und umfassen ferner einzelne Kondensatoren (nicht dargestellt), die unter den Spulen 1302, 1304 angeordnet sind. Die Spulen 1302, 1304 umfassen erste Enden 1306, 1308, die elektrisch mit dem Leistungsnetz 112 gekoppelt sind, und umfassen ferner zweite Enden 1310, 1312, die elektrisch mit den Kondensatoren gekoppelt sind. In einigen Ausführungsformen ist das Leistungsnetz 112 gemäß der Netzstruktur aus 10 konfiguriert. Ferner sind in einigen Ausführungsformen die Spulen 1302, 1304 gemäß Ausführungsformen aus 5, 7A bis 7H oder 8 konfiguriert.
  • Wie in 13B dargestellt, liegt ein Massenetz 114 unter dem Leistungsnetz 112 (siehe 13A) und ist elektrisch mit den Kondensatoren (nicht dargestellt) gekoppelt, sodass die Kondensatoren zwischen den Spulen 1302, 1304 und dem Massenetz 114 verbunden sind. Das Massenetz 114 ist von dem Leistungsnetz 112 durch eine dielektrische Schicht (nicht dargestellt) beabstandet und ist in einigen Ausführungsformen gemäß der Netzstruktur aus 10 konfiguriert.
  • Eine Energiequelle 115 ist zwischen dem Leistungs- und dem Massenetz 112, 114 (siehe 13A bzw. 13B) derart verbunden, dass das Leistungs- und das Massenetz 112, 114 als Übertragungsleitungen für eine Last (nicht dargestellt) fungieren, die mit dem Leistungs- und dem Massenetz 112, 114 verbunden ist. Wie oben erwähnt, können Parameter des Leistungs- und des Massenetzes 112, 114 wie eine Materialdichte zur Impedanzanpassung abgestimmt werden. Ferner sind die Spulen 1302, 1304 mit dem Leistungsnetz 112 an Punkten zwischen der Energiequelle 115 und der Last zur Rauschunterdrückung verbunden. Wenngleich ein einziger EBG-Filter bei der Rauschunterdrückung wirksam ist, verbessert eine Vielzahl von EBG-Filtern vorteilhafterweise die Rauschunterdrückung.
  • Unter Bezugnahme auf 14A, 14B und 15 bis 17 sind Querschnittsansichten 1400A, 1400B, 1500 bis 1700 einiger Ausführungsformen der EBG-Struktur aus 1 in verschiedenen Herstellungsstufen bereitgestellt. Ferner betreffen 14A und 14B alternative Ausführungsformen zur Bildung eines Kondensators für die EBG-Struktur.
  • Wie in 14A dargestellt, ist ein FEOL-Kondensator 120c in einer oberen Seite des Halbleitersubstrats 102 gebildet. Das Halbleitersubstrat 102 kann zum Beispiel ein Bulk-Halbleitersubstrat oder ein SOI-Substrat sein. Der FEOL-Kondensator 120c kann zum Beispiel ein n- oder ein p-leitender MOS-Kondensator oder ein n- oder p-leitender MOS-Varaktor oder ein n- oder ein p-leitender diodenbasierter Kondensator sein. Der diodenbasierte Kondensator kann zum Beispiel auf einer Gatediode oder einer STI-Diode basieren.
  • In einigen Ausführungsformen beinhaltet der Prozess zum Bilden des FEOL-Kondensators 120c das sequentielle Abscheiden oder anderweitige Bilden einer ersten dielektrischen Schicht und einer leitfähigen Schicht, die über dem Halbleitersubstrat 102 gestapelt ist. Eine selektive Ätzung wird in der leitfähigen und der ersten dielektrischen Schicht zur Bildung einer Gatestruktur 420 bzw. einer dielektrischen Gatestruktur 422 ausgeführt. Eine zweite dielektrische Schicht wird konform abgeschieden oder anderweitig gebildet, wobei die Gate- und die dielektrische Gatestruktur 420, 422 ausgekleidet werden, und anschließend zurückgeätzt, um eine Spacer-Struktur 424 zu bilden, die Seitenwände der Gate- und der dielektrischen Gatestruktur 420, 422 auskleidet. Mit den gebildeten Spacer-Strukturen 424 werden Source-/Drainregionen 426 implantiert oder anderweitig auf gegenüberliegenden Seiten der Gate- und der dielektrischen Gatestruktur 420, 422 gebildet, um eine Kanalregion 428 zu definieren, die unter der Gate- und der dielektrischen Gatestruktur 420, 422 liegt.
  • Wie ebenfalls in 14A dargestellt, sind mehrere ILD-Schichten 406, 1402 und mehrere Metallschichten 408, 1404 über dem FEOL-Kondensator 120c gestapelt gebildet. Die ILD-Schichten 406, 1402 können zum Beispiel aus einem dielektrischen Low-k-Material oder einem Oxid gebildet sein. Ferner können die ILD-Schichten 406, 1402 einzeln durch zum Beispiel einen Prozess gebildet werden, der eine ILD-Abscheidung gefolgt von einer Planarisierung (z. B. einer chemisch-mechanischen Polierung (CMP)) der Abscheidung umfasst. Die Metallschichten 408, 1404 umfassen Metallmerkmale wie zum Beispiel Metalllinien 415 und sind zwischen den ILD-Schichten 406, 1402 gebildet. Die Metallschichten 408, 1404 können zum Beispiel aus Aluminiumkupfer, Kupfer oder eine anderen Metall gebildet sein. Ferner können die Metallschichten 408, 1404 einzeln durch zum Beispiel einen Prozess gebildet werden, der eine Metallabscheidung gefolgt von einer selektiven Ätzung der Metallabscheidung umfasst.
  • Ebenfalls in 14A dargestellt, sind intermetallische Durchkontaktierungen 1406 und Kontaktdurchkontaktierungen 418 zwischen den Metallschichten 408, 1404 durch die ILD-Schichten 406, 1402 gebildet. Die Kontaktdurchkontaktierungen 418 koppeln die Metallschichten 408, 1404 elektrisch mit dem FEOL-Kondensator 120c und die intermetallischen Durchkontaktierungen 1406 koppeln die Metallschichten 408, 1404 elektrisch miteinander. Die Metallschichten 1406 und die Kontaktdurchkontaktierungen 418 können zum Beispiel aus Aluminiumkupfer, Kupfer, Aluminium oder eine anderen Metall gebildet sein. Ferner können einzelne Schichten oder Ebenen der intermetallischen und/oder Kontaktdurchkontaktierungen 418, 1406 beispielsweise durch einen Prozess gebildet werden, der eine selektive Ätzung in eine ILD-Schicht, eine Abscheidung in Öffnungen, die durch die selektive Ätzung gebildet werden, und eine Ätzung und/oder eine Planarisierung der Abscheidung umfasst.
  • Wie in 14B dargestellt, sind eine oder mehrere elektronische Vorrichtungen 1408 in einer oberen Seite eines Halbleitersubstrats 102 gebildet. Die elektronische(n) Vorrichtung(en) 1408 können zum Beispiel einen oder mehrere Transistoren, Dioden, Speicherzellen, Kondensatoren (z. B. den FEOL-Kondensator 120c aus 14A) und so weiter umfassen. Ferner sind mehrere ILD-Schichten 406, 1410 und mehrere Metallschichten 408, 1404 über der bzw. den elektronischen Vorrichtung(en) 1408 gebildet. Die Metallschichten 408, 1404 umfassen Metallmerkmale und sind zwischen den ILD-Schichten 406, 1410 gebildet. Ferner sind die Metallschichten 408, 1404 miteinander durch intermetallische Durchkontaktierungen 1406 verbunden und mit der bzw. den elektronischen Vorrichtung(en) 1408 durch Kontaktdurchkontaktierungen 1412 verbunden. In einigen Ausführungsformen sind eine oder mehrere der ILD-Schichten 406, 1410, die Metallschichten 408, 1404 und die intermetallischen und/oder Kontaktdurchkontaktierungen 1406, 1412 wie in 14A beschrieben gebildet.
  • Wie ebenfalls in 14B dargestellt, ist ein BEOL-Kondensator 120d zwischen einem Paar der Metallschichten 1404 gebildet, während die ILD-Schichten 406, 1410 und die Metallschichten 408, 1404 gebildet werden. Ferner wird der BEOL-Kondensator 120d mit den Metallschichten 408, 1404 durch die intermetallischen Durchkontaktierungen 1406 elektrisch gekoppelt gebildet. Der BEOL-Kondensator 120d kann zum Beispiel ein MOM-Kondensator oder ein MIM-Kondensator sein.
  • In einigen Ausführungsformen umfasst der Prozess zum Bilden des BEOL-Kondensators 120d das sequentielle Abscheiden oder anderweitige Bilden eines Paars leitfähiger Schichten und einer ersten dielektrischen Schicht, die über einer ILD-Schicht 1410 gestapelt ist, wobei die erste dielektrische Schicht zwischen den leitfähigen Schichten des Paars angeordnet ist. Eine erste Ätzung wird selektiv in einer obersten leitfähigen Schicht des Paars und der ersten dielektrischen Schicht ausgeführt, um eine obere Elektrode 1414 bzw. eine dielektrische Struktur 1416 zu bilden. Eine zweite dielektrische Schicht wird konform abgeschieden oder anderweitig gebildet, wobei sie die obere Elektrode 1414 und die dielektrische Struktur 1416 auskleidet. Eine zweite Ätzung wird selektiv in der zweiten dielektrischen Schicht und einer untersten leitfähigen Schicht des Paars ausgeführt, um eine untere Elektrode 1418 und eine Deckstruktur 1420 zu bilden.
  • Wie in 15 dargestellt, wird ein Massenetz 114 über einer Halbleiterstruktur 1400 gemäß beispielsweise 14A oder 14B gebildet und elektrisch mit einem darunterliegenden Kondensator 120 der Halbleiterstruktur 1400 gekoppelt gebildet. Zum Beispiel kann das Massenetz 114, wie dargestellt, über der Halbleiterstruktur 1400A aus 14A gebildet werden und elektrisch mit einem Anschluss des FEOL-Kondensators 120c aus 14A gekoppelt werden. In einigen Ausführungsformen wird das Massenetz 114 gemäß der Netzstruktur aus 10 gebildet. Ferner wird das Massenetz 114 nach dem Bilden des Massenetzes 114 von einer Masse-ILD-Schicht 1502 abgedeckt.
  • In einigen Ausführungsformen umfasst der Prozess des Bildens und Abdeckens des Massenetzes 114 das Bilden von intermetallischen Massedurchkontaktierungen 1504 auf einer oberen Seite der Halbleiterstruktur 1400. Anschließend wird eine leitfähige Schicht über der Halbleiterstruktur 1400 und den intermetallischen Massedurchkontaktierungen 1504 abgeschieden und eine selektive Ätzung in die leitfähige Schicht wird ausgeführt, um eine Massemetallschicht 410 zu bilden, die das Massenetz 114 umfasst. Ferner wird die Masse-ILD-Schicht 1502 abgeschieden oder anderweitig über dem Massenetz 114 gebildet und anschließend zum Beispiel durch CMP planarisiert. In solchen Ausführungsformen ist das Massenetz 114 mit dem Kondensator 120 durch darunterliegende intermetallische und/oder Kontaktdurchkontaktierungen 418, 1406, 1504 und Metallschichten 408, 1404 elektrisch gekoppelt.
  • Wie in 16 dargestellt, wird ein Massenetz 112 über einer Halbleiterstruktur 1500 gemäß beispielsweise 15 gebildet und anschließend von einer Leistungs-ILD-Schicht 1602 abgedeckt. In einigen Ausführungsformen wird das Leistungsnetz 112 gemäß der Netzstruktur aus 10 gebildet. Ferner weist in einigen Ausführungsformen das Leistungsnetz 112 ein gemeinsames Profil mit dem Massenetz 114 auf. Der Prozess zum Bilden und Abdecken des Leistungsnetzes 112 kann zum Beispiel das Abscheiden oder anderweitige Bilden einer leitfähigen Schicht über der Halbleiterstruktur 1500 und Ausführen einer selektiven Ätzung in die leitfähige Schicht umfassen, um eine Leistungsmetallschicht 412 zu bilden, die das Leistungsnetz 112 umfasst. Die Leistungs-ILD-Schicht 1602 kann dann abgeschieden oder anderweitig über dem Leistungsnetz 112 gebildet und anschließend planarisiert werden.
  • Wie in 17 dargestellt, wird eine Spule 110 über einer Halbleiterstruktur 1600 gemäß beispielsweise 16 gebildet und elektrisch zwischen einem darunterliegenden Kondensator 120 der Halbleiterstruktur 1600 und einem darunterliegenden Leistungsnetz 112 gekoppelt. Zum Beispiel kann die Spule 110 zwischen dem Kondensator 120 und dem Leistungsnetz 112 durch darunterliegende intermetallische und/oder Kontaktdurchkontaktierungen 416, 418, 1406, 1504 und Metallschichten 408, 410, 412, 1404 verbunden sein. Ferner ist in einigen Ausführungsformen die Spule 110 gemäß einer der Ausführungsformen aus 5, 7A bis 7H oder 8 gebildet.
  • In einigen Ausführungsformen umfasst der Prozess des Bildens der Spule 110 das Bilden von intermetallischen Durchkontaktierungen 416 auf einer oberen Seite der Halbleiterstruktur 1600. Anschließend wird eine leitfähige Schicht über der Halbleiterstruktur 1600 und den intermetallischen Massedurchkontaktierungen 416 abgeschieden und eine selektive Ätzung in die leitfähige Schicht wird ausgeführt, um eine Spulenmetallschicht 414 zu bilden, die eine Schicht der Spule 110 umfasst. Die Schicht kann zum Beispiel ein oder mehrere Spulensegmente der Spule 110 umfassen. Ferner wird eine Spulen-ILD-Schicht 108 abgeschieden oder anderweitig über der Schicht der Spule 110 gebildet und anschließend planarisiert. Der Prozess kann zum Beispiel für jede zusätzliche Schicht der Spule 110 wiederholt werden.
  • Unter Bezugnahme auf 18 ist ein Blockdiagramm 1800 einiger Ausführungsformen eines Verfahrens zum Herstellen der EBG-Struktur aus 1 bereitgestellt.
  • Bei Vorgang 1802 wird eine Halbleiterstruktur bereitgestellt, die eine BEOL-Region umfasst, die über einem Halbleitersubstrat liegt, und ferner einen Kondensator umfasst, der in der BEOL-Region und/oder dem Halbleitersubstrat angeordnet ist. Siehe zum Beispiel 14A oder 14B. In einigen Ausführungsformen ist der Kondensator ein Varaktor mit einer tiefen Wannenregion.
  • Bei Vorgang 1804 wird ein Massenetz über dem Kondensator gebildet und elektrisch mit einem ersten Anschluss des Kondensators durch erste Metallmerkmale der BEOL-Region gekoppelt, die unter dem Massenetz liegen. Siehe zum Beispiel 15.
  • Bei Vorgang 1806 wird ein Leistungsnetz über dem Massenetz gebildet. Siehe zum Beispiel 16. In einigen Ausführungsformen wird das Leistungsnetz mit einem gleichen Profil wie das Massenetz gebildet und/oder durch Zentroide oder Ränder mit dem Massenetz ausgerichtet.
  • Bei Vorgang 1808 wird eine Spule über dem Leistungsnetz gebildet, elektrisch zwischen einem zweiten Anschluss des Kondensators und dem Leistungsnetz durch zweite Metallmerkmale der BEOL-Region gekoppelt, die unter der Spule liegen. Siehe zum Beispiel 17. In einigen Ausführungsformen umfasst die Länge der Spule eine Vielzahl von gestapelten Schichten und/oder das Profil der Spule ist ringförmig (z. B. quadratisch ringförmig).
  • Wenngleich das offenbarte Verfahren (z. B. das Verfahren, das durch das Blockdiagramm 1800 beschrieben ist) als eine Abfolge von Vorgängen oder Ereignissen dargestellt und beschrieben wird, wird man zu schätzen wissen, dass die dargestellte Reihenfolge solcher Vorgänge oder Ereignisse nicht im einschränkenden Sinne ausgelegt werden darf. Zum Beispiel können solche Vorgänge in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen neben den hier dargestellten und/oder beschriebenen stattfinden. Ferner müssen nicht alle dargestellten Vorgänge einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung hierin implementieren, wobei einer oder mehrere der hierin dargelegten Vorgänge in einem oder mehreren Vorgängen und/oder Phasen ausgeführt werden können.
  • Aus den vorstehenden Ausführungen wird man zu schätzen wissen, dass die vorliegende Offenbarung einen IC-Die bereitstellt. Ein Leistungsnetz und ein Massenetz sind innerhalb einer BEOL-Region gestapelt, die über einem Halbleitersubstrat liegt, und eine Spule ist über dem Leistungs- und dem Massenetz angeordnet. Die Spule umfasst mehrerer Spulensegmente, die übereinander gestapelt und Ende-zu-Ende zwischen Anschlüssen der Spule verbunden sind, um eine Länge der Spule zu definieren. Ein Kondensator liegt unter dem Leistungs- und dem Massenetz und ist mit der Spule in Reihe verbunden. Jeweilige Anschlüsse des Kondensators und der Spule sind jeweils mit dem Leistungs- und dem Massenetz gekoppelt.
  • In anderen Ausführungsformen stellt die vorliegende Offenbarung ein Verfahren zum Herstellen eines IC-Dies bereit. Ein Halbleitersubstrat wird bereitgestellt und umfasst eine BEOL-Region, die über einem Halbleitersubstrat und einem Kondensator liegt. Ein Massenetz wird über dem Kondensator gebildet und mit einem ersten Anschluss des Kondensators elektrisch gekoppelt. Ein Leistungsnetz wird über dem Massenetz mit einem gleichen Profil wie das Massenetz und mit einem Zentroid gebildet, der mit eine Zentroid des Massenetzes ausgerichtet ist. Eine Spule ist über dem Leistungsnetz gebildet und umfasst einen ersten Anschluss und einen zweiten Anschluss. Der erste Anschluss der Spule ist mit dem Leistungsnetz gekoppelt und der zweite Anschluss der Spule ist mit einem zweiten Abschluss des Kondensators gebildet.
  • In wieder anderen Ausführungsformen stellt die vorliegende Offenbarung einen IC-Die bereit. Eine BEOL-Region liegt über einem Halbleitersubstrat und ein Leistungsnetz und ein Massenetz sind in der BEOL-Region gestapelt. Ferner umfasst ein Reihenresonator eine Spule und einen Kondensator, die in Reihe verbunden sind. Anschlüsse des Reihenresonators sind jeweils mit dem Leistungs- und dem Massenetz gekoppelt. Die Spule ist über dem Leistungsnetz in der BEOL-Region angeordnet und umfasst mehrere leitfähige Schichten, die übereinander gestapelt sind. Der Kondensator liegt unter Leistungs- und dem Massenetz.
  • Die vorstehenden Ausführungen heben Merkmale mehrerer Ausführungsformen hervor, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann wird zu schätzen wissen, dass er die vorliegende Offenbarung ohne Weiteres als Grundlage für die Konzipierung oder Modifizierung anderer Prozesse und Strukturen für die gleichen Zwecke und/oder zur Erzielung der gleichen Vorteile der hierin vorgestellten Ausführungsformen nutzen kann. Der Fachmann sollte auch realisieren, dass solche äquivalenten Konstruktionen vom Geist und Schutzbereich der vorliegenden Offenbarung nicht abweichen und dass verschiedene Änderungen, Substitutionen und Veränderungen hierin vorgenommen werden können, ohne von dem Geist und Schutzbereich der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Integrierter Schaltungs-(IC)-Die, umfassend: ein Leistungsnetz und ein Massenetz, die innerhalb einer Back-End-Of-Line-(BEOL)-Region gestapelt sind, die über einem Halbleitersubstrat liegt; eine Spule, die über dem Leistungs- und dem Massenetz angeordnet ist, wobei die Spule mehrere Spulensegmente umfasst, die übereinander gestapelt und Ende-zu-Ende verbunden sind, um eine Länge der Spule zu definieren; einen Kondensator, der unter dem Leistungs- und dem Massenetz liegt; wobei der Kondensator und die Spule in Reihe gekoppelt sind und wobei jeweilige Anschlüsse des Kondensators und der Spule jeweils mit dem Leistungs- und dem Massenetz gekoppelt sind.
  2. IC-Die nach Anspruch 1, wobei ein Profil der Spule eine zentrale Öffnung mit einer im Wesentlichen gleichmäßigen Dicke seitlich umgibt.
  3. IC-Die nach Anspruch 1 oder 2, wobei die Spulensegmente voneinander durch eine dielektrische Zwischenschicht (ILD) getrennt sind und Ende-zu-Ende durch Durchkontaktierungen verbunden sind, die zwischen den Spulensegmenten angeordnet sind.
  4. IC-Die nach einem der vorhergehenden Ansprüche, wobei die Spulensegmente in mehreren Metallschichten angeordnet sind, die innerhalb der BEOL-Region gestapelt und durch Durchkontaktierungen verbunden sind, und wobei eine der Metallschichten ein inneres Segment der Spulensegmente und ein äußeres Segment der Spulensegmente umfasst, welches das innere Segment seitlich umgibt.
  5. IC-Die nach einem der vorhergehenden Ansprüche, wobei das Leistungs- und das Massenetz innerhalb des gleichen Grundrisses liegen und wobei die Ränder des Leistungs- und des Massenetzes ausgerichtet sind.
  6. IC-Die nach einem der vorhergehenden Ansprüche, wobei der Kondensator einen oder mehrere der Folgenden umfasst: einen Metall-Oxid-Metall-(MOM)-Kondensator; einen Metall-Isolator-Metall-(MIM)-Kondensator; einen Metall-Oxid-Halbleiter-(MOS)-Kondensator; einen MOS-Varaktor; oder einen diodenbasierten Kondensator.
  7. IC-Die nach einem der vorhergehenden Ansprüche, wobei der Kondensator in der BEOL-Region mit Abstand von dem Halbleitersubstrat angeordnet ist, das unter der BEOL-Region liegt.
  8. IC-Die nach einem der vorhergehenden Ansprüche, wobei der Kondensator Folgendes umfasst: eine erste Wannenregion und eine zweite Wannenregion, die in dem Halbleitersubstrat angeordnet sind, das unter der BEOL-Region liegt, wobei die erste Wannenregion über der zweiten Wannenregion liegt und wobei die zweite Wannenregion in dem Halbleitersubstrat vollständig vergraben ist und eine höhere Dotierungskonzentration als die erste Wannenregion aufweist.
  9. IC-Die nach Anspruch 8, wobei der Kondensator in einer dotierten Region des Halbleitersubstrats angeordnet ist, die einen ersten Dotierungstyp aufweist, wobei die erste Wannenregion und die zweite Wannenregion einen gemeinsamen zweiten Dotierungstyp aufweisen, der dem ersten Dotierungstyp entgegengesetzt ist, und wobei der Kondensator ferner Folgendes umfasst: eine Gatestruktur, die über der ersten Wannenregion angeordnet ist; und ein Paar Kontaktregionen, die in der Wannenregion angeordnet sind und auf gegenüberliegenden Seiten der Gatestruktur seitlich beabstandet sind, wobei die Kontaktregionen eine höhere Konzentration des zweiten Dotierungstyps als die erste Wannenregion aufweisen.
  10. Verfahren zum Herstellen eines integrierten Schaltungs-(IC)-Dies, umfassend: Bereitstellen einer Halbleiterstruktur, die eine Back-End-Of-Line-(BEOL)-Region umfasst, die über einem Substrat liegt, und ferner einen Kondensator umfasst; Bilden eines Massenetzes über dem Kondensator, das mit einem ersten Anschluss des Kondensators gekoppelt ist; Bilden eines Leistungsnetzes über dem Massenetz; und Bilden einer Spule über dem Leistungsnetz, die einen ersten Anschluss und einen zweiten Anschluss umfasst, wobei der erste Anschluss der Spule mit dem Leistungsnetz gekoppelt ist und wobei der zweite Anschluss der Spule mit einem zweiten Anschluss des Kondensators gekoppelt ist.
  11. Verfahren nach Anspruch 10, ferner umfassend: Bilden eines Profils der Spule, das eine zentrale Öffnung mit einer im Wesentlichen gleichmäßigen Dicke seitlich umgibt.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei das Bilden der Spule Folgendes umfasst: Bilden einer ersten leitfähigen Schicht; Ausführen einer Ätzung in die erste leitfähige Schicht, um ein erstes Spulensegment zu definieren; Bilden einer Zwischenschicht (ILD) über dem ersten Spulensegment; Bilden einer Durchkontaktierung durch die ILD-Schicht zu einem Ende des ersten Spulensegments; Bilden einer zweiten leitfähigen Schicht über der Durchkontaktierung und der ILD-Schicht; und Ausführen einer zweiten Ätzung in die zweite leitfähige Schicht, um ein zweites Spulensegment mit einem Ende zu definieren, das über der Durchkontaktierung liegt.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Bilden der Spule Folgendes umfasst: Bilden mehrerer Spulensegmente, die übereinander gestapelt und Ende-zu-Ende zwischen Anschlüssen der Spule verbunden sind.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Bilden der Spule Folgendes umfasst: Bilden einer leitfähigen Schicht; und Ausführen einer Ätzung in die leitfähige Schicht, um eine Form zu definieren, die mäanderförmig zwischen gegenüberliegenden Enden verläuft, indem sie wiederholt zurück und vorwärts in einer Richtung senkrecht zu einer Achse verläuft und gleichzeitig vor oder nach jedem Zurück- und Vorwärtsverlauf parallel mit der Achse verläuft.
  15. Verfahren nach einem der Ansprüche 10 bis 14, ferner umfassend: Bilden des Kondensators in der BEOL-Region, die von dem Halbleitersubstrat beabstandet ist.
  16. Verfahren nach einem der Ansprüche 10 bis 15, ferner umfassend: Bilden des Kondensators als einen Metall-Oxid-Metall-(MOM)-Kondensator, einen Metall-Isolator-Metall-(MIM)-Kondensator, einen Metall-Oxid-Halbleiter-(MOS)-Kondensator, einen MOS-Varaktor oder einen diodenbasierten Kondensator.
  17. Verfahren nach einem der Ansprüche 10 bis 16, ferner umfassend: Bilden des Kondensators in dem Halbleitersubstrat, wobei das Bilden des Kondensators das Bilden einer ersten Wannenregion und einer zweiten Wannenregion umfasst, die in dem Halbleitersubstrat gestapelt ist, wobei die zweite Wannenregion mit einer höheren Dotierungskonzentration als die erste Wannenregion gebildet wird und in dem Halbleitersubstrat vollständig vergraben ist.
  18. Verfahren nach Anspruch 17, wobei die erste und die zweite Wannenregion mit einem gemeinsamen Dotierungstyp gebildet werden und wobei das Bilden des Kondensators ferner Folgendes umfasst: Bilden einer Gatestruktur über der ersten Wannenregion; und Bilden eines Paars von Kontaktregionen in der ersten Wannenregion, die auf gegenüberliegenden Seiten der Gatestruktur seitlich beabstandet sind, wobei die Kontaktregionen mit dem gemeinsamen Dotierungstyp gebildet werden.
  19. Integrierter Schaltungs-(IC)-Die, umfassend: eine Back-End-Of-Line-(BEOL)-Region, die über einem Halbleitersubstrat liegt; ein Leistungsnetz und ein Massenetz, das innerhalb der BEOL-Region gestapelt ist; und einen Reihenresonator, der eine Spule und einen Kondensator umfasst, die in Reihe gekoppelt sind, wobei Anschlüsse des Reihenresonators jeweils mit dem Leistungs- und dem Massenetz gekoppelt sind, wobei die Spule über dem Leistungsnetz in der BEOL-Region angeordnet ist und mehrere übereinander gestapelte leitfähige Schichten umfasst und wobei der Kondensator unter dem Leistungs- und dem Massenetz liegt.
  20. IC-Die nach Anspruch 19, wobei die Spule mehrere Spulensegmente umfasst, die übereinander gestapelt und voneinander beabstandet sind, und wobei die Spulensegmente Ende-zu-Ende gekoppelt sind, um eine Länge der Spule zwischen Anschlüssen der Spule zu definieren.
DE102016117597.8A 2015-11-23 2016-09-19 Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung Granted DE102016117597A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/948,477 US9899982B2 (en) 2015-11-23 2015-11-23 On-chip electromagnetic bandgap (EBG) structure for noise suppression
US14/948,477 2015-11-23

Publications (1)

Publication Number Publication Date
DE102016117597A1 true DE102016117597A1 (de) 2017-05-24

Family

ID=58694077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016117597.8A Granted DE102016117597A1 (de) 2015-11-23 2016-09-19 Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung

Country Status (5)

Country Link
US (1) US9899982B2 (de)
KR (1) KR101843245B1 (de)
CN (1) CN107039418A (de)
DE (1) DE102016117597A1 (de)
TW (1) TW201729382A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6683366B2 (ja) * 2016-02-03 2020-04-22 学校法人慶應義塾 半導体集積回路装置
KR102140358B1 (ko) * 2016-12-23 2020-08-03 매그나칩 반도체 유한회사 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자
US10643985B2 (en) 2017-12-15 2020-05-05 Qualcomm Incorporated Capacitor array overlapped by on-chip inductor/transformer
US10600731B2 (en) * 2018-02-20 2020-03-24 Qualcomm Incorporated Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
US10411745B1 (en) * 2018-04-05 2019-09-10 Speedlink Technology Inc. Broadband image-reject receiver for multi-band millimeter-wave 5G communication
US10855317B2 (en) 2018-04-05 2020-12-01 Swiftlink Technologies Inc. Broadband receiver for multi-band millimeter-wave wireless communication
CN111696961B (zh) * 2019-03-11 2022-04-12 联华电子股份有限公司 半导体结构及其制作方法
US11901282B2 (en) * 2019-04-20 2024-02-13 Texas Instruments Incorporated Device isolators
US11094628B2 (en) 2019-07-18 2021-08-17 Microchip Technology Incorporated Techniques for making integrated inductors and related semiconductor devices, electronic systems, and methods
TWI694545B (zh) * 2019-08-13 2020-05-21 創意電子股份有限公司 工作單元模組之半導體結構
KR20210062824A (ko) 2019-11-22 2021-06-01 삼성전자주식회사 반도체 소자 및 그의 제조 방법
DE112020006535T5 (de) * 2020-01-15 2023-01-12 Microchip Technology Incorporated Techniken zur herstellung von integrierten induktor-kondensator-oszillatoren und zugehörige verfahren, oszillatoren, halbleitervorrichtungen, systems-on-chips und andere systeme
US11670583B2 (en) * 2020-06-04 2023-06-06 Microchip Technology Incorporated Integrated inductor with a stacked metal wire
US11616013B2 (en) 2020-06-12 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Extended via semiconductor structure and device
US11348884B1 (en) * 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022462A (ja) * 1996-06-28 1998-01-23 Sharp Corp 半導体装置及びその製造方法
JP2001036015A (ja) * 1999-07-23 2001-02-09 Mitsubishi Electric Corp オンチップキャパシタ
JP3348709B2 (ja) * 1999-11-24 2002-11-20 日本電気株式会社 プリント回路基板設計支援装置及び制御プログラム記録媒体
JP2003332447A (ja) * 2002-05-13 2003-11-21 Mitsubishi Electric Corp 容量素子
JP4092173B2 (ja) * 2002-10-24 2008-05-28 Necエレクトロニクス株式会社 半導体集積回路装置
US7237218B2 (en) * 2004-08-26 2007-06-26 Lsi Corporation Optimizing dynamic power characteristics of an integrated circuit chip
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Rf모듈의 전력단 회로를 내장한 인쇄회로기판
JP2009246014A (ja) 2008-03-28 2009-10-22 Ricoh Co Ltd 半導体装置の製造方法及び半導体装置
US8169050B2 (en) * 2008-06-26 2012-05-01 International Business Machines Corporation BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
US8089135B2 (en) * 2008-07-30 2012-01-03 International Business Machine Corporation Back-end-of-line wiring structures with integrated passive elements and design structures for a radiofrequency integrated circuit
US9218903B2 (en) * 2013-09-26 2015-12-22 International Business Machines Corporation Reconfigurable multi-stack inductor
JP6277944B2 (ja) * 2014-11-20 2018-02-14 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
KR20170059868A (ko) 2017-05-31
TW201729382A (zh) 2017-08-16
KR101843245B1 (ko) 2018-05-14
US9899982B2 (en) 2018-02-20
CN107039418A (zh) 2017-08-11
US20170149404A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
DE102016117597A1 (de) Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung
DE112010003418B4 (de) Kondensator mit ineinander greifenden Strukturen
DE102006062924B3 (de) Halbleitereinrichtung sowie zugehörige integrierte Schaltung, Spannungsoszillator, Transformator mit Induktionsspulen in mehreren leitenden Schichten und zugehöriges Herstellungsverfahren
DE60128414T2 (de) Integrierter Helixspuleninduktor auf Silizium und Herstellungsverfahren
DE102012219375A1 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE10340391A1 (de) Induktor mit geringem Energieverlust
DE102015114913A1 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontkaktierungs-Einsetzschema und zugehörige Lauyout-Struktur
DE102010038264A1 (de) Induktoren und Verfahren für integrierte Schaltungen
DE102012223256A1 (de) Wellenleiter
DE102012219376A1 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE10392479T5 (de) Spiralförmige Induktionsspule und Übertrager
DE10343297A1 (de) Halbleiterbauelement mit Poly-Poly-Kondensator
DE102016114784A1 (de) Verbesserte IC-Dichte mit aktivem Atomreservoir
DE102014103294A1 (de) Kondensatoren in integrierten Schaltungen und Verfahren zu deren Herstellung
DE102014111279A1 (de) Halbleiterchip mit integrierten Serienwiderständen
DE102005046734A1 (de) Halbleiterbauelement mit integrierter Kapazitätsstruktur
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE102016100055A1 (de) Aktives Atomreservoir zum Verbessern der Elektromigrationszuverlässigkeit in integrierten Schaltungen
DE10012118A1 (de) Hochfrequenz-Schaltungsvorrichtung
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE102005056906A1 (de) Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
DE102013113678B4 (de) Dreidimensionaler integrierter Schaltungskondensator
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102005038526B4 (de) Integriertes Schaltkreisbauelement und zugehöriges Herstellungsverfahren
DE102016203906A1 (de) Halbleiterbauelement, insbesondere Leistungstransistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division