DE102016116345A1

DE102016116345A1 - Verfahren für das zusammenbauen von halbleiterbauelementen

Info

Publication number: DE102016116345A1
Application number: DE102016116345.7A
Authority: DE
Inventors: Gero Neuroth; Hans-Joachim Schulze; Andreas Schulz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2016-09-01
Filing date: 2016-09-01
Publication date: 2018-03-01
Anticipated expiration: 2036-09-02
Also published as: DE102016116345B4

Abstract

Ein Verfahren umfasst die folgenden Handlungen: Bereitstellen eines Halbleiterwafers mit mehreren Halbleiterchips, wobei der Halbleiterwafer aus einem Halbleiter-Ingot geschnitten ist; Bestimmen mehrerer Gruppierungszonen des Halbleiterwafers, wobei die Gruppierungszonen konzentrisch um eine Mitte des Halbleiterwafers herum angeordnet sind; Zuweisen jedes der Halbleiterchips zu einer der Gruppierungszonen, wobei der jeweilige Halbleiterchip mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet ist; und Zusammenbauen mindestens zweier Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement.

Description

FELD
Die vorliegende Offenbarung betrifft allgemein Halbleitertechnologie. Die Offenbarung betrifft spezieller Verfahren für das Zusammenbauen von Halbleiterbauelementen.
HINTERGRUND
Halbleiterbauelemente können aus mehreren Halbleiterchips zusammengebaut („assembled“) werden, die von dem gleichen Halbleiterwafer stammen können oder nicht. Die Halbleiterchips einer Art in einem Halbleiterbauelement wie etwa beispielsweise in einem Leistungsmodul können sich hinsichtlich ihres elektrischen Verhaltens unterscheiden, was zu unerwünschten Effekten, wie etwa beispielsweise der Hotspot-Bildung, während eines Betriebs des Halbleiterbauelements führen kann. Halbleiterbauelemente müssen ständig verbessert werden. Hersteller von Halbleiterbauelementen streben danach, Lösungen mit verbesserter Zuverlässigkeit bereitzustellen.
ZUSAMMENFASSUNG
Verschiedene Aspekte betreffen ein Verfahren mit den folgenden Handlungen: Bereitstellen eines Halbleiterwafers mit mehreren Halbleiterchips, wobei der Halbleiterwafer aus einem Halbleiter-Ingot geschnitten ist; Bestimmen mehrerer Gruppierungszonen des Halbleiterwafers, wobei die Gruppierungszonen konzentrisch um eine Mitte des Halbleiterwafers herum angeordnet sind; Zuweisen jedes der Halbleiterchips zu einer der Gruppierungszonen, wobei der jeweilige Halbleiterchip mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet ist; und Zusammenbauen mindestens zweier Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement.
Verschiedene Aspekte betreffen ein Verfahren mit den folgenden Handlungen: Bereitstellen eines Halbleiterwafers mit mehreren Halbleiterchips, wobei der Halbleiterwafer aus einem Halbleiter-Ingot geschnitten ist; Zuweisen jedes der Halbleiterchips zu einer von mehreren Gruppierungszonen des Halbleiterwafers, wobei der jeweilige Halbleiterchip mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet ist und wobei eine Differenz in einer Materialeigenschaft des Halbleiterwafers für Halbleiterchips einer gleichen Gruppierungszone kleiner ist als eine Differenz in der Materialeigenschaft für Halbleiterchips von verschiedenen Gruppierungszonen; und Zusammenbauen mindestens zweier Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement.
Verschiedene Aspekte betreffen ein Verfahren mit den folgenden Handlungen: Bereitstellen eines Halbleiterwafers, umfassend mehrere Halbleiterchips, wobei der Halbleiterwafer aus einem Halbleiter-Ingot geschnitten ist; Bestimmen eines oder mehrerer Streifungsbereiche des Halbleiterwafers; Zuweisen jedes der Halbleiterchips zu einem der Streifungsbereiche, wobei der jeweilige Halbleiterchip mindestens teilweise in dem zugewiesenen Streifungsbereich angeordnet ist; und Zusammenbauen mindestens zweier Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beiliegenden Zeichnungen sind aufgenommen, um ein weiteres Verständnis von Aspekten bereitzustellen, und sind in diese Beschreibung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Aspekten. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten ergeben sich ohne weiteres, wenn sie durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
1 veranschaulicht schematisch eine Querschnittseitenansicht eines Ingot 100 mit mehreren gekrümmten Wachstumsgrenzflächen.
2 veranschaulicht schematisch eine Draufsicht auf einen aus dem Ingot 100 von 1 geschnittenen Halbleiterwafer 200.
3 veranschaulicht eine radiale Widerstandsverteilung des Halbleiterwafers 200 von 2.
4 enthält die 4A bis 4E, die schematisch ein Verfahren gemäß der Offenbarung für das Zusammenbauen eines oder mehrerer Halbleiterbauelemente 400 veranschaulicht, in 4E dargestellt.
5 veranschaulicht ein Flussdiagramm eines Verfahrens 500 gemäß der Offenbarung für das Zusammenbauen eines oder mehrerer Halbleiterbauelemente.
6 veranschaulicht ein Flussdiagramm eines Verfahrens 600 gemäß der Offenbarung für das Zusammenbauen eines oder mehrerer Halbleiterbauelemente.
7 veranschaulicht ein Flussdiagramm eines Verfahrens 700 gemäß der Offenbarung für das Zusammenbauen eines oder mehrerer Halbleiterbauelemente.
AUSFÜHRLICHE BESCHREIBUNG
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Aspekte gezeigt werden, wie die Offenbarung praktiziert werden kann. In dieser Hinsicht kann Richtungsterminologie wie etwa „oberer“, „unterer“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Komponenten von beschriebenen Vorrichtungen in einer Reihe verschiedener Orientierungen positioniert sein können, kann die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet werden und ist auf keinerlei Weise beschränkend. Andere Aspekte können genutzt und strukturelle oder logische Änderungen können vorgenommen werden, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen. Somit ist die folgende detaillierte Beschreibung nicht in einem beschränkenden Sinne zu verstehen, und das Konzept der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
1 veranschaulicht schematisch eine Querschnittsseitenansicht eines Ingot 100. Bei einem Beispiel kann der Ingot 100 auf der Basis eines Czochralski(CZ)-Prozesses hergestellt werden und kann somit als ein CZ-Ingot bezeichnet werden. Der CZ-Prozess ist ein Verfahren des Kristallwachstums, um Einkristalle von Halbleitern zu erhalten, wie etwa z.B. Silizium, Germanium, Galliumarsenid usw. Beispielsweise kann hochreines Silizium von Halbleiterqualität in einem Siliziumdioxid- oder Quarztiegel bei Temperaturen geschmolzen werden, die z.B. in einem Bereich von etwa 1400 Grad Celsius bis etwa 1500 Grad Celsius liegen können. Bei einer weiteren Handlung können Dotierstoffverunreinigungsatome dem geschmolzenen Silizium zugesetzt werden, um das Silizium zu dotieren. Beispielsweise kann der Dotierstoff mindestens eines von Antimon, Arsen, Bor, Gallium, Germanium, Stickstoff, Phosphor, Sauerstoff usw. enthalten. Auf diese Weise kann das geschmolzene Silizium beispielsweise zu einem Silizium vom p-Typ oder vom n-Typ mit unterschiedlichen Elektroneneigenschaften verändert werden. Eine Dotierungshandlung während des Kristallwachsens kann als Volumendotierung (Bulkdoping) bezeichnet werden. Bei einer weiteren Handlung kann ein orientierter, stabmontierter Keimkristall in die Schmelze getaucht werden und der Stab kann langsam nach oben gezogen werden (siehe Pfeil) und gleichzeitig gedreht werden, wobei ein einkristalliner zylindrischer Ingot 100 aus der Schmelze extrahiert werden kann. Hierbei kann das Extrahieren des Ingot 100 aus der Schmelze durch verschiedene Parameter wie etwa z.B. Temperaturgradienten, Ziehrate, Drehgeschwindigkeit usw. gesteuert werden.
Während des Wachsens des Ingot 100 können sich Sauerstoff und Kohlenstoff in dem geschmolzenen Silizium lösen, was zu Verunreinigungen der Schmelze führt. Insbesondere können gelöster Sauerstoff und Kohlenstoff von dem Quartztiegel bzw. eingesetzten Graphitheizungen stammen. Während der Ingot 100 aus der Schmelze gezogen wird und das Silizium erstarrt, können die Verunreinigungen in das Kristallgitter des Ingot 100 eingebaut werden. Hier können Kohlenstoffatome Stellen besetzen, die normalerweise von Siliziumatomen in der Gitterstruktur eingenommen werden, wobei eine resultierende Kohlenstoffverunreinigung als substitutionell (C_S) bezeichnet werden kann. Weiterhin können Sauerstoffatome Positionen innerhalb der Kristallgitterstruktur zwischen den Siliziumatomen einnehmen, wobei eine resultierende Sauerstoffverunreinigung als interstitiell (O_i) bezeichnet werden kann. Es wird angemerkt, dass Verunreinigungen in dem geschmolzenen Silizium möglicherweise nicht auf Sauerstoff und Kohlenstoff beschränkt sind. Bei weiteren Beispielen können Verunreinigungen von Metallatomen herrühren, die sich in dem geschmolzenen Silizium lösen.
Der beschriebene CZ-Prozess kann durch Anlegen von Magnetfeldern modifiziert werden und kann dann als ein magnetischer CZ-Prozess oder MCZ-Prozess bezeichnet werden. Bei einem Beispiel kann ein Magnetfeld senkrecht zur geschmolzenen Siliziumoberfläche angelegt werden. Bei einem weiteren Beispiel kann ein Magnetfeld parallel zur geschmolzenen Siliziumoberfläche angelegt werden. Bei noch einem weiteren Beispiel kann ein Paar Elektromagnete platziert werden, um Magnetfelder in entgegengesetzten Richtungen zu erzeugen. Der beschriebene CZ-Prozess kann auch durch Anwenden einer diskontinuierlichen Ziehtechnik modifiziert werden. Hier kann der Quartztiegel derart mit Silizium wieder befüllt werden, dass mehrere Kristalle aus dem gleichen Tiegel gezogen werden können. Es wird angemerkt, dass der Ausdruck CZ-Prozess, wie er hier verwendet wird, sich auf eine beliebige Art eines modifizierten CZ-Prozesses beziehen kann. Als solches können alle der oben beschriebenen modifizierten CZ-Prozesse eine Teilmenge eines allgemeinen CZ-Prozesses darstellen. Es gibt zahlreiche weitere Beispiele für mögliche Modifikationen, die der Einfachheit halber hier nicht explizit beschrieben sind.
Bei einem weiteren Beispiel kann der Ingot 100 auf der Basis eines Float-Zone(FZ)-Prozesses hergestellt werden. Hier kann Silizium durch Induktionsheizen ohne Verwendung eines (Quarz-)Tiegels geschmolzen werden. Das geschmolzene Silizium kann durch Oberflächenspannung gehalten werden, und die Hochtemperaturzone kommt somit nicht notwendigerweise mit anderen Materialien in Kontakt. FZ-Silizium kann somit eine hochreine Alternative für durch die CZ-Verfahren aufgewachsene Kristalle darstellen. Die Konzentrationen an Verunreinigungen (z.B. Kohlenstoff und Sauerstoff) für FZ-Silizium können im Vergleich zu CZ-Silizium reduziert sein.
Während des Kristallwachstums kann beim Ausführen eines der oben beschriebenen Verfahren die Schmelze Fluktuationen bezüglich mindestens einer der oben spezifizierten Materialeigenschaften beinhalten, d.h. Dotierungskonzentrationen (und somit Widerstand), Verunreinigungskonzentrationen usw. Diese Fluktuationen in der Schmelze können während des Kristallisierungsprozesses in dem Ingot 100 eingefroren werden, wobei der Form von gekrümmten Wachstumsgrenzflächen 10 gefolgt wird, wie in 1 dargestellt. 1 veranschaulich ein nichtbeschränkendes Beispiel eines auf der Basis eines CZ-Prozesses hergestellten Ingots. Man beachte, dass gemäß anderer Techniken, wie etwa z.B. einem FZ-Prozess, hergestellte Ingots ähnliche Strukturen von gekrümmten Wachstumsgrenzflächen enthalten können, wie in dem Beispiel von 1 gezeigt.
2 veranschaulicht eine Draufsicht auf einen Halbleiterwafer 200, der aus dem Ingot 100 von 1 geschnitten worden sein kann. Je nach dem gewählten Herstellungsprozess kann der Halbleiterwafer 200 ein CZ-Wafer oder ein FZ-Wafer sein, wobei das rohe Halbleitermaterial ein CZ-basiertes Halbleitermaterial bzw. ein FZ-basiertes Halbleitermaterial beinhaltet. Im Beispiel von 2 kann der Halbleiterwafer 200 kreisförmig sein. Man beachte, dass in der Querschnittseitenansicht von 1 der Halbleiterwafer 200 von 2 durch zwei horizontale Linien angezeigt ist, die mehrere der gekrümmten Wachstumsgrenzflächen 10 schneiden. Dementsprechend kann der aus dem Ingot 100 geschnittene Halbleiterwafer 200 eine gefrorene Wachstumshistorie auf der Basis eines entsprechenden Zeitintervalls enthalten, in dem die relevanten Kristallsektionen gewachsen sind.
Aufgrund des Durchschneidens mehrerer der gekrümmten Wachstumsgrenzflächen 10 (und somit dem Durchschneiden entsprechender Fluktuationen der Materialeigenschaften im Ingot 100) können beim Schneiden des Halbleiterwafers 200 aus dem Ingot 100 die Materialeigenschaften des Halbleiterwafers 200 (d.h. Dotierstoff, Widerstand, Verunreinigungen usw.) konzentrisch um die Mitte C des Halbleiterwafers 200 herum angeordnet sein. Bei dem Beispiel von 2 können die Materialeigenschaften insbesondere in ringförmigen Gebieten um die Mitte C herum angeordnet sein, die als Streifungen (oder Streifungsbereiche, engl. striations) bezeichnet werden können. In dieser Hinsicht ist anzumerken, dass die Ausdrücke „Streifung“ und „Streifungsbereich“ in dieser Beschreibung austauschbar verwendet werden können. Für den Fall von CZ-Wafern und FZ-Wafern können alle Rohwafer-Materialeigenschaften einem radialen Muster folgen, wie in 2 dargestellt. Die Streifungen können zu einer starken Variation der Halbleiterwaferdotierung in radialer Richtung über relativ kurze Distanzen führen. Außerdem kann eine Variation des Anfangswiderstands über längere radiale Distanzen beobachtet werden.
Im Beispiel von 2 kann der Halbleiterwafer 200 drei beispielhafte Bereiche mit Streifungen S1, S2, S3 enthalten. Es versteht sich, dass eine Partitionierung des Halbleiterwafers 200 in Streifungen, wie in 2 gezeigt, von qualitativer Natur ist und insbesondere Veranschaulichungszwecken dienen kann. Eine tatsächliche Anzahl von Streifungen kann insbesondere von mindestens einem der Größe des Halbleiterwafers 200, der Größe und der Anzahl von Halbleiterchips, die aus dem Halbleiterwafer 200 geschnitten werden sollen, usw. abhängen. Beispielsweise können die Streifungen Bereichen mit einer radialen Erstreckung von 1 Mikrometer bis über 100 Mikrometer entsprechen. Oberflächenbereiche von aus einem Wafer ausgeschnittenen und insbesondere innerhalb des Bereichs einer Streifung liegenden Halbleiterchips können willkürlich und von makroskopischer Erstreckung sein. Bei einem nichtbeschränkenden Beispiel können Oberflächenbereiche von zersägten Halbleiterchips in einem Bereich von etwa 1 Quadratmillimeter bis etwa 20 Quadratmillimeter liegen.
Die Materialeigenschaften des rohen Halbleiterwafers 200 können für Halbleiterchips (oder Halbleiter-Dies), die aus einer gleichen Streifung (oder einem gleichen Streifungsbereich) geschnitten sind, im Wesentlichen gleich sein. Wie oben spezifiziert, können zu solchen Materialeigenschaften mindestens eines eines Substratwiderstands des rohen Halbleiterwafers 200, einer Dotierungskonzentration des rohen Halbleiterwafers 200, einer Verunreinigungskonzentration des rohen Halbleiterwafers 200 zählen. Hier kann die Verunreinigungskonzentration insbesondere mindestens eine einer Sauerstoffkonzentration, einer Kohlenstoffkonzentration, einer Metallkonzentration enthalten. Weiterhin kann die Dotierungskonzentration mindestens eine einer Antimondotierungskonzentration, einer Arsendotierungskonzentration, einer Bordotierungskonzentration, einer Galliumdotierungskonzentration, einer Germaniumdotierungskonzentration, einer Stickstoffdotierungskonzentration, einer Phosphordotierungskonzentration, einer Sauerstoffdotierungskonzentration beinhalten.
Mit anderen Worten kann eine Differenz bei einer Materialeigenschaft des rohen Halbleiterwafers 200 für Halbleiterchips aus einem gleichen Streifungsbereich kleiner sein als eine Differenz bei der Materialeigenschaft für Halbleiterchips von verschiedenen Streifungsbereichen. Beispielsweise kann eine Differenz zwischen der Dotierungskonzentration eines aus dem Streifungsbereich S1 geschnittenen ersten Halbleiterchips und eines aus dem Streifungsbereich S1 geschnittenen zweiten Halbleiterchips kleiner sein als eine Differenz zwischen der Dotierungskonzentration eines aus dem Streifungsbereich S1 geschnittenen Halbleiterchips und eines aus dem Streifungsbereich S2 geschnittenen Halbleiterchips. Bei einem weiteren Beispiel kann eine Differenz zwischen der Sauerstoffverunreinigungskonzentration eines aus dem Streifungsbereich S2 geschnittenen ersten Halbleiterchips und eines aus dem Streifungsbereich S2 geschnittenen zweiten Halbleiterchips kleiner sein als eine Differenz zwischen der Sauerstoffverunreinigungskonzentration eines aus dem Streifungsbereich S2 geschnittenen Halbleiterchips und eines aus dem Streifungsbereich S3 geschnittenen Halbleiterchips. Es versteht sich, dass es zahlreiche weitere Beispiele gibt, die der Einfachheit halber hier nicht explizit beschrieben sind.
Die elektrischen und/oder magnetischen Eigenschaften von aus dem Halbleiterwafer 200 geschnittenen Halbleiterchips können insbesondere von den Materialeigenschaften des rohen Halbleiterwafers abhängen, wie oben beschrieben. Dementsprechend unterscheidet sich das elektrische Verhalten von aus einem gleichen Streifungsbereich geschnittenen Halbleiterchips möglicherweise weniger voneinander im Vergleich zu dem elektrischen Verhalten von aus verschiedenen Streifungsbereichen geschnittenen Halbleiterchips.
Bei einem weiteren Beispiel kann der rohe Halbleiterwafer 200 eine nicht dargestellte zusätzliche Schicht enthalten, die auf einer Hauptoberfläche des Wafers 200 angeordnet sein kann. Eine derartige Schicht kann aus Halbleitermaterial hergestellt sein, das durch epitaxiales Wachsen (Epitaxie) hergestellt wird. Eine resultierende Epitaxialschicht (oder Epi-Schicht) kann z.B. eine Siliziumschicht sein, die aus durch eine Dampfabscheidungstechnik erhaltenem Halbleitermaterial hergestellt werden kann. Weitere Materialien können auf oder in der Epi-Schicht während einer weiteren Überarbeitung der Epi-Schicht dampfabgeschieden werden.
3 veranschaulicht eine radiale Widerstandsverteilung eines Halbleiterwafers ähnlich dem Halbleiterwafer 200 von 2. Die Verteilung kann entlang einer gestrichelten Linie durch die Mitte des Halbleiterwafers genommen werden, wie in 2 gezeigt. Der Widerstand des rohen Halbleiterwafermaterials in Einheiten von [Ω·cm] ist über der Distanz von der Mitte des Halbleiterwafers in Einheiten von [mm] aufgetragen. Die Verteilung von 3 veranschaulicht den beispielhaften Fall eines 8-Inch-FZ-Wafers. Man beachte, dass die Form der Verteilung von den jeweiligen Ziehbedingungen des Ingots abhängen kann, aus dem der Halbleiterwafer geschnitten worden ist. Im dargestellten Beispiel kann ein radialer Widerstandsgradient (RRG – Radial Resistivity Gradient) in einem Bereich von etwa 6,1% bis etwa 23,7% liegen. Ein RRG kann als eine Differenz zwischen dem Widerstand in der Mitte eines Halbleiterwafers und dem Wert an einem Punkt oder an mehreren, symmetrisch angeordneten Punkten weg von der Mitte des Halbleiterwafers, typischerweise bei der Hälfte des Halbleiterwaferradius oder nahe der Halbleiterwaferkante spezifiziert werden. Diese Differenz kann als ein Prozentsatz des Mittelwerts ausgedrückt werden.
4 enthält die 4A bis 4E, die schematisch ein Verfahren gemäß der Offenbarung für das Zusammenbauen eines oder mehrerer Halbleiterbauelemente darstellen. Ein Querschnitt der Halbleiterbauelemente 400, die durch das Verfahren erhalten werden, ist in 4E dargestellt.
In 4A kann ein Halbleiterwafer 20 bereitgestellt werden. Der Halbleiterwafer 20 kann ein CZ-Wafer oder ein FZ-Wafer sein. Beispielsweise kann der Halbleiterwafer 20 auf dem Halbleiterwafer 200 von 2 basieren oder ihm ähnlich sein, wobei in Verbindung mit 1 bis 3 vorgenommene Kommentare auch für 4 gelten. Das heißt, der Halbleiterwafer 20 kann einen rohen Halbleiterwafer mit einem CZ-basierten Halbleitermaterial oder einem FZ-basierten Halbleitermaterial enthalten. Insbesondere kann der rohe Siliziumwafer ein CZ-basiertes Siliziummaterial oder ein FZ-basiertes Siliziummaterial enthalten.
Der Halbleiterwafer 20 kann mehrere Halbleiterchips 30 enthalten. Die Anzahl an Halbleiterchips 30 kann von der Größe des Halbleiterwafers 20 und der Größe der Halbleiterchips 30 abhängen, die aus dem Halbleiterwafer 20 geschnitten werden sollen. Die Halbleiterchips 30 können durch Verarbeiten des rohen Halbleiterwafers 20 durch eine oder mehrere Verarbeitungshandlungen hergestellt werden, beispielsweise mindestens eine von Maskierungshandlungen, Diffusionshandlungen, Implantierungshandlungen, Ätzhandlungen usw. Die Halbleiterchips 30 können von einem beliebigen Typ sein und können durch beliebige Technologien hergestellt werden. Im Allgemeinen können die Halbleiterchips 30 integrierte Schaltungen, passive Elektronikkomponenten, aktive Elektronikkomponenten usw. enthalten. Die integrierten Schaltungen können als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen usw. ausgelegt sein. Nachdem die Halbleiterchips 30 verarbeitet worden sind, können sie derart zerlegt werden, dass individuelle Halbleiterchips 30 erhalten werden können.
In 4B können Gruppierungszonen Z1 bis Z4 des Halbleiterwafers 20 bestimmt werden. Eine explizite Darstellung der Halbleiterchips 30 entfällt in 4B. In dem Beispiel von 4B kann der Halbleiterwafer 20 vier Gruppierungszonen Z1 bis Z4 enthalten. Bei weiteren Beispielen jedoch kann sich die Anzahl an Gruppierungszonen unterscheiden und kann einen beliebigen anderen Wert annehmen, beispielsweise einen beliebigen Wert zwischen eins und zwanzig. Die Gruppierungszonen Z1 bis Z4 können konzentrisch um eine Mitte des Halbleiterwafers 20 herum angeordnet sein. In dem Beispiel von 4B können die Gruppierungszonen Z1 bis Z4 insbesondere kreisringförmig sein. Bei einem weiteren Beispiel können die Gruppierungszonen Z1 bis Z4 die Form rechteckiger Ringe besitzen. Bei noch einem weiteren Beispiel können die Gruppierungszonen Z1 bis Z4 polygon-ringförmig sein, d.h. die die Gruppierungszonen definierenden Umrisse können die Form von (geschlossenen) Polygonen mit einer beliebigen Anzahl an Segmenten besitzen.
Wie in Verbindung mit den obigen Figuren erläutert, können die Materialeigenschaften (Widerstand, Dotierungskonzentration, Verunreinigungskonzentration usw.) des rohen Halbleiterwafers 20 besonders in den ringförmigen Gebieten (Streifungen) um die Mitte des Halbleiterwafers 20 herum angeordnet sein. Die Gruppierungszonen Z1 bis Z4 können insbesondere den Streifungen des Halbleiterwafers 20 folgen. Das heißt, die Materialeigenschaften des rohen Halbleiterwafers 20 können für die in einer gleichen Gruppierungszone angeordneten Halbleiterchips im Wesentlichen die gleichen sein. Mit anderen Worten kann eine Differenz bei einer Materialeigenschaft für in einer gleichen Gruppierungszone angeordnete Halbleiterchips kleiner sein als eine Differenz bei der Materialeigenschaft für in verschiedenen Gruppierungszonen angeordnete Halbleiterchips. Beispielsweise kann eine Differenz bei dem Widerstand der in der Gruppierungszone Z3 angeordneten beiden Halbleiterchips kleiner sein als eine Differenz beim Widerstand eines in der Gruppierungszone Z3 angeordneten Halbleiterchips und einem Widerstand eines in der Gruppierungszone Z4 angeordneten Halbleiterchips.
In 4C kann jedem der Halbleiterchips 30 eine der Gruppierungszonen Z1 bis Z4 zugewiesen sein, wobei der jeweilige Halbleiterchip mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet ist. In dem Beispiel von 4C ist die Zuweisung der Halbleiterchips 30 zu den Gruppierungszonen Z1 bis Z4 (oder zu den entsprechenden Streifungen des Halbleiterwafers 20) durch Zahlen in den die Halbleiterchips 30 darstellenden Rechtecken angegeben. Beispielsweise kann ein Halbleiterchip, der durch ein Rechteck mit der Zahl „4“ darin dargestellt ist, der Gruppierungszone Z4 zugewiesen sein. Man beachte, dass das Beispiel von 4C von qualitativer Natur ist und insbesondere Darstellungszwecken dienen kann. Es versteht sich, dass sich eine tatsächliche Zahl an Halbleiterchips, die einer Gruppierungszone zugewiesen sind, in einem realen Fall unterscheiden kann. Beispielsweise enthält in 4C die innerste Gruppierungszone Z1 aus Veranschaulichungsgründen lediglich einen Halbleiterchip. In einem realen Fall kann eine innerste Gruppierungszone mehrere Halbleiterchips enthalten, beispielsweise mindestens vier Halbleiterchips. Es wird weiter angemerkt, dass das Zuweisen der Halbleiterchips 30 zu den Gruppierungszonen Z1 bis Z4 möglicherweise keine an dem Halbleiterwafer 20 oder an einem beliebigen der Halbleiterchips 30 durchgeführte physische Handlung beinhaltet. Vielmehr kann die Zuweisung das Bestimmen einer Abbildung der Halbleiterchips 30 auf die Gruppierungszonen Z1 bis Z4 beinhalten oder ihr entsprechen. Eine derartige Abbildung kann verwendet werden, wenn ein Werkzeug gesteuert wird, das konfiguriert ist, die vereinzelten Halbleiterchips 30 in einer gewünschten Reihenfolge aufzugreifen, um beispielsweise die Halbleiterchips 30 einer spezifischen der Gruppierungszonen Z1 bis Z4 aufzugreifen. Ein derartiges Werkzeug kann zum Beispiel einen Die-Auswerfer (Die Ejector) und/oder eine Pick-and-Place-Maschine beinhalten. Die Abbildung kann insbesondere durch eine entsprechende Auswerferwerkzeugsoftware (Ejector Tool Software) verwendet werden.
4D veranschaulicht eine Reihenfolge, in der die Halbleiterchips 30 durch ein Werkzeug für das Zusammenbauen von Halbleiterbauelementen aufgegriffen werden können. Die Aufgreifreihenfolge ist durch die Zahlen angegeben, die unten rechts in den die Halbleiterchips 30 darstellenden Rechtecken angeordnet sind. Wie aus dem Beispiel von 4D ersichtlich ist, können die Halbleiterchips 30 ringförmig und entgegen dem Uhrzeigersinn von dem Halbleiterwafer 20 aufgegriffen werden. Zuerst werden möglicherweise die der Gruppierungszone Z4 zugewiesenen Halbleiterchips aufgegriffen (siehe die Zahlen 1–24). Dann werden möglicherweise die der Gruppierungszone Z3 zugewiesenen Halbleiterchips aufgegriffen (siehe die Zahlen 25–40). Dann werden möglicherweise die der Gruppierungszone Z2 zugewiesenen Halbleiterchips aufgegriffen (siehe die Zahlen 41–44). Dann werden möglicherweise die der Gruppierungszone Z1 zugewiesenen Halbleiterchips aufgegriffen (siehe Zahl 45). In dem Beispiel von 4D werden möglicherweise die Halbleiterchips 30 radial und ringförmig von der Außenseite zur Innenseite des Halbleiterwafers 20 aufgegriffen. Bei einem weiteren Beispiel werden die Halbleiterchips 30 möglicherweise in einer umgekehrten Reihenfolge aufgegriffen, d.h. von der Innenseite zur Außenseite des Halbleiterwafers 20. Bei noch einem weiteren Beispiel werden die Halbleiterchips 30 möglicherweise im Uhrzeigersinn aufgegriffen.
4E veranschaulicht mehrere Halbleiterbauelemente 400.1 bis 400.3, die aus den Halbleiterchips 30 des Halbleiterwafers 20 zusammengebaut werden können. Im Allgemeinen kann sich der Ausdruck Halbleiterbauelement, wie er hierin verwendet wird, auf eine beliebige Art von elektronischem Bauelement mit mehreren Halbleiterchips beziehen, die eine gemeinsame Schaltungsanordnung ausbilden können. Es ist anzumerken, dass die in 4E gezeigten Halbleiterbauelemente 400 beispielhaft sind und dass auch andere Typen von Halbleiterbauelementen aus den Halbleiterchips 30 zusammengebaut werden können. Beispielsweise kann ein Halbleiterbauelement ein Halbleiterpackage (z.B. ein Leistungshalbleiterpackage) oder ein Halbleitermodul mit mehreren Halbleiterchips sein. Bei einem weiteren Beispiel kann ein Halbleiterbauelement eine Mutterplatine (Mother Board), eine Leiterplatte (PCB) oder ein Substrat sein, auf denen mehrere Halbleiterchips montiert werden können und eine Schaltungsanordnung bilden.
In dem Beispiel von 4E kann jedes der Halbleiterbauelemente 400 mehrere Halbleiterchips 30 enthalten, die auf einem Träger 32 angeordnet sein können. Jedes Halbleiterbauelement 400 kann eine beispielhafte Anzahl von vier Halbleiterchips 30 enthalten. Bei weiteren Beispielen kann die Anzahl an Halbleiterchips je nach dem Typ des zusammenzubauenden Halbleiterbauelements verschieden sein. Die Halbleiterchips 30 können von beliebigem Typ sein. Beispielsweise können die Halbleiterchips 30 Dioden oder Transistoren sein, insbesondere MOSFETs oder IGBTs. Insbesondere können die Halbleiterchips 30 eines Halbleiterbauelements vom gleichen Typ sein, d.h., sie können die gleiche elektrische Funktionalität bereitstellen. Es versteht sich, dass das Halbleiterbauelement 400 weitere nicht dargestellte Halbleiterchips von anderen Typen enthalten kann.
In dem Beispiel von 4E kann der Träger 32 als ein DCB(Direct Copper Bonded)-Substrat mit einem Keramikkern 32A mit Metallisierungen 32B, 32C, auf entgegengesetzten Hauptoberflächen des Keramikkerns 32A angeordnet, ausgebildet sein. Auf ähnliche Weise können die Halbleiterchips 30 auf gegenüberliegenden Hauptoberflächen der Halbleiterchips 30 angeordnete Elektroden 36A, 36B enthalten.
Die Halbleiterchips 30 der Halbleiterbauelemente 400 können zum Beispiel parallel zusammengeschaltet sein. Hier können die Halbleiterchips 30 über die Metallisierungen 32B, 36B elektrisch an den Träger 32 gekoppelt sein. Außerdem können die Halbleiterchips 30 über Verbindungselemente 34 elektrisch aneinander gekoppelt sein. Bei dem Beispiel von 4E können die Verbindungselemente 34 Bonddrähte sein. Bei weiteren Beispielen können die Verbindungsmittel 34 von einem anderen Typ sein, beispielsweise Bänder, Clips usw.
Das erste Halbleiterbauelement 400.1 kann aus Halbleiterchips 30 zusammengebaut werden, die von der Gruppierungszone Z4 des Halbleiterwafers 20 stammen können. Dementsprechend können die Halbleiterchips 30 des Halbleiterbauelements 400.1 mit der Zahl „4“ markiert sein. Auf ähnliche Weise kann das zweite Halbleiterbauelement 400.2 aus Halbleiterchips 30 zusammengebaut werden, die von der Gruppierungszone Z3 des Halbleiterwafers 20 stammen, und das dritte Halbleiterbauelement 400.3 kann aus Halbleiterchips 30 zusammengebaut sein, die von der Gruppierungszone Z2 des Halbleiterwafers 20 stammen können.
Im Allgemeinen können auf der Basis eines Verfahrens gemäß der Offenbarung hergestellte Halbleiterbauelemente mindestens zwei Halbleiterchips einer gleichen Gruppierungszone (oder eines gleichen Streifungsbereichs) eines Halbleiterwafers enthalten. In einem besonderen Fall können alle Halbleiterchips eines Halbleiterbauelements von einer gleichen Gruppierungszone stammen. Die Halbleiterchips des Halbleiterbauelements können somit ähnliche Waferrohmaterialeigenschaften besitzen und somit ein ähnliches elektrisches Verhalten bereitstellen. Das ähnliche elektrische Verhalten kann zu einer verbesserten Zuverlässigkeit des Halbleiterbauelements im Vergleich zu Halbleiterbauelementen führen, die Halbleiterchips von verschiedenen Gruppierungszonen mit unterschiedlichen elektrischen Verhalten enthalten. Insbesondere können unerwünschte Effekte (z.B. Hotspot-Ausbildung) während eines Betriebs des Halbleiterbauelements vermieden werden, die möglicherweise durch ein unterschiedliches elektrisches Verhalten der Halbleiterchips verursacht oder unterstützt worden sein können.
Die 5 bis 7 veranschaulichen schematisch Flussdiagramme der Verfahren 500 bis 700 gemäß der Offenbarung. Die Verfahren 500 bis 700 sind auf eine allgemeine Weise dargestellt, um Aspekte der Offenbarung qualitativ zu spezifizieren. Jedes der Verfahren 500 und 700 kann weitere Handlungen beinhalten, die der Einfachheit halber nicht dargestellt sind. Beispielsweise kann jedes der Verfahren 500 bis 700 durch einen beliebigen der in Verbindung mit dem Verfahren von 4 beschriebenen Aspekte erweitert werden.
Das Verfahren 500 von 5 beinhaltet die folgenden Handlungen. In einer Handlung 52 kann ein Halbleiterwafer mit mehreren Halbleiterchips bereitgestellt werden. Der Halbleiterwafer kann aus einem Halbleiter-Ingot geschnitten sein. In einer Handlung 54 können mehrere Gruppierungszonen des Halbleiterwafers bestimmt werden. Die Gruppierungszonen können konzentrisch um eine Mitte des Halbleiterwafers herum angeordnet sein. In einer Handlung 56 kann jedem der Halbleiterchips eine der Gruppierungszonen zugewiesen werden. Der jeweilige Halbleiterchip kann mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet sein. In einer Handlung 58 können mindestens zwei Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement zusammengebaut werden.
Das Verfahren 600 von 6 beinhaltet die folgenden Handlungen. In einer Handlung 62 kann ein Halbleiterwafer mit mehreren Halbleiterchips bereitgestellt werden. Der Halbleiterwafer kann aus einem Halbleiter-Ingot geschnitten sein. In einer Handlung 64 kann jedem der Halbleiterchips eine von mehreren Gruppierungszonen des Halbleiterwafers zugewiesen werden. Der jeweilige Halbleiterchip kann mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet sein. Außerdem kann eine Differenz bei einer Materialeigenschaft des Halbleiterwafers für Halbleiterchips einer gleichen Gruppierungszone kleiner sein als eine Differenz bei der Materialeigenschaft für Halbleiterchips von verschiedenen Gruppierungszonen. In einer Handlung 66 können mindestens zwei Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement zusammengebaut werden.
Das Verfahren 700 von 7 beinhaltet die folgenden Handlungen. In einer Handlung 72 kann ein Halbleiterwafer mit mehreren Halbleiterchips bereitgestellt werden. Der Halbleiterwafer kann aus einem Halbleiter-Ingot geschnitten sein. In einer Handlung 74 können ein oder mehrere Streifungsbereiche des Halbleiterwafers bestimmt werden. In einer Handlung 76 kann jeder der Halbleiterchips einem der Streifungsbereiche zugewiesen werden. Der jeweilige Halbleiterchip kann mindestens teilweise im zugewiesenen Streifungsbereich angeordnet sein. In einer Handlung 78 können mindestens zwei Halbleiterchips eines gleichen Streifungsbereichs in einem Halbleiterbauelement zusammengebaut werden.
Wie in dieser Beschreibung verwendet, bedeuten die Ausdrücke „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ nicht notwendigerweise, dass Elemente direkt verbunden oder zusammengekoppelt sein müssen. Dazwischen liegende Elemente können zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ oder „elektrisch gekoppelten“ Elementen vorliegen.
Weiterhin kann das Wort „über“, das zum Beispiel bezüglich einer Materialschicht verwendet wird, die „über“ einer Oberfläche eines Objekts ausgebildet ist oder sich darüber befindet, hier so verwendet werden, dass es bedeutet, dass sich die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit, der implizierten Oberfläche befinden kann (z.B. ausgebildet, abgeschieden usw.). Weiterhin kann das Wort „über“, das zum Beispiel bezüglich einer Materialschicht verwendet wird, die „über“ einer Oberfläche eines Objekts ausgebildet ist oder sich darüber befindet, hier so verwendet werden, dass es bedeutet, dass sich die Materialschicht „indirekt auf“ der implizierten Oberfläche befinden kann (z.B. ausgebildet, abgeschieden usw.), wobei zum Beispiel eine oder mehrere zusätzliche Schichten zwischen der implizierten Oberfläche und der Materialschicht angeordnet sind.
Zudem sollen in dem Ausmaß, dass die Ausdrücke „aufweisend“, „enthaltend“, „einschließlich“, „mit“ oder Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassend“ inklusiv sein. Das heißt, wie hierin verwendet, sind die Ausdrücke „habend“, „enthaltend“, „einschließlich“, „mit“, „umfassend“ und dergleichen offene Ausdrücke, die die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein/eine/einer“ und „der/die/das“ sollen den Plural sowie den Singular einschließen, sofern der Kontext nicht deutlich etwas Anderes angibt.
Zudem wird das Wort „beispielhaft“ hier verwendet, um zu bedeuten, als ein Beispiel, ein Fall oder eine Darstellung dienend. Jeder Aspekt oder jedes Design, die hierin als „beispielhaft“ beschrieben werden, ist nicht notwendigerweise als gegenüber anderen Aspekten oder Designs vorteilhaft auszulegen. Vielmehr soll die Verwendung des Worts „beispielhaft“ Konzepte auf konkrete Weise darstellen. Wie in dieser Anmeldung verwendet, soll der Ausdruck „oder“ ein inklusives „oder“ statt ein exklusives „oder“ bedeuten. Das heißt, sofern nicht etwas anderes festgelegt ist oder aus dem Kontext klar ist, soll „X verwendet A oder B“ beliebige der natürlichen inklusiven Permutationen bedeuten. Das heißt, falls X A verwendet; X B verwendet; oder X sowohl A wie auch B verwendet, dann ist „X verwendet A oder B“ unter einen beliebigen der obigen Instanzen erfüllt. Außerdem sollen die Artikel „ein/eine/einer“, wie sie in dieser Anmeldung und den beigefügten Ansprüchen verwendet werden, allgemein „einer oder mehrere“ bedeuten, sofern nicht anderweitig spezifiziert ist oder aus dem Kontext klar ist, dass er sich auf eine Singularform bezieht. Außerdem bedeutet mindestens eines von A und B oder dergleichen im Allgemeinen A oder B oder sowohl A als auch B.
Es werden hier Vorrichtungen und Verfahren zum Herstellen von Vorrichtungen beschrieben. In Verbindung mit einer beschriebenen Vorrichtung gemachte Kommentare können auch für ein entsprechendes Verfahren und umgekehrt gelten. Falls beispielsweise eine spezifische Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zum Herstellen der Vorrichtung eine Handlung des Bereitstellens der Komponente auf geeignete Weise beinhalten, selbst falls eine derartige Handlung nicht explizit beschrieben oder in den Figuren dargestellt ist. Außerdem können die Merkmale der hierin beschriebenen verschiedenen beispielhaften Aspekte miteinander kombiniert werden, sofern nicht spezifisch etwas anderes angegeben ist.
Obwohl die Offenbarung bezüglich einer oder mehrerer Implementierungen gezeigt und beschrieben worden ist, ergeben sich äquivalente Abänderungen und Modifikationen Fachleuten mindestens teilweise auf der Basis einer Lektüre und einem Verständnis dieser Beschreibung und den angehängten Zeichnungen. Die Offenbarung beinhaltet alle derartigen Modifikationen und Abänderungen und wird nur durch das Konzept der folgenden Ansprüche beschränkt. Im besonderem Hinblick auf die verschiedenen, durch die oben beschriebenen Komponenten durchgeführten Funktionen (z.B. Elemente, Ressourcen usw.), sollen die zum Beschreiben solcher Komponenten verwendeten Ausdrücke, sofern nicht etwas anderes angegeben ist, einer beliebigen Komponente entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (d.h. die funktional äquivalent ist), wenngleich sie nicht strukturell der offenbarten Struktur äquivalent ist, die die Funktion in den hierin dargestellten beispielhaften Implementierungen der Offenbarung durchführt. Wenngleich ein bestimmtes Merkmal der Offenbarung möglicherweise bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie dies für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein mag.

Claims

Verfahren, umfassend: Bereitstellen eines Halbleiterwafers umfassend mehrere Halbleiterchips, wobei der Halbleiterwafer aus einem Halbleiter-Ingot geschnitten ist; Bestimmen mehrerer Gruppierungszonen des Halbleiterwafers, wobei die Gruppierungszonen konzentrisch um eine Mitte des Halbleiterwafers herum angeordnet sind; Zuweisen jedes der Halbleiterchips zu einer der Gruppierungszonen, wobei der jeweilige Halbleiterchip mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet ist; und Zusammenbauen mindestens zweier Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement.
Verfahren nach Anspruch 1, ferner umfassend: Zusammenbauen aller Halbleiterchips des Halbleiterbauelements von der gleichen Gruppierungszone.
Verfahren nach Anspruch 1 oder 2, wobei die Halbleiterchips von einem gleichen Typ sind.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterwafer ein CZ-Wafer oder ein FZ-Wafer ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterwafer einen rohen Halbleiterwafer umfasst, umfassend ein CZ-basiertes Halbleitermaterial oder ein FZ-basiertes Halbleitermaterial.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterwafer einen rohen Siliziumwafer umfasst, umfassend ein CZ-basiertes Siliziummaterial oder ein FZ-basiertes Siliziummaterial.
Verfahren nach Anspruch 5 oder 6, wobei eine Materialeigenschaft des rohen Halbleiterwafers im Wesentlichen die gleiche ist für einer gleichen Gruppierungszone zugewiesene Halbleiterchips.
Verfahren nach einem der Ansprüche 5 bis 7, wobei eine Differenz in einer Materialeigenschaft des rohen Halbleiterwafers für Halbleiterchips einer gleichen Gruppierungszone kleiner ist als eine Differenz in der Materialeigenschaft für Halbleiterchips von verschiedenen Gruppierungszonen.
Verfahren nach Anspruch 7 oder 8, wobei die Materialeigenschaft mindestens eine eines Substratwiderstands des rohen Halbleiterwafers, einer Dotierungskonzentration des rohen Halbleiterwafers, einer Verunreinigungskonzentration des rohen Halbleiterwafers ist.
Verfahren nach Anspruch 9, wobei die Verunreinigungskonzentration mindestens eine einer Sauerstoffkonzentration, einer Kohlenstoffkonzentration, einer Metallkonzentration umfasst.
Verfahren nach Anspruch 9 oder 10, wobei die Dotierungskonzentration mindestens eine einer Antimondotierungskonzentration, einer Arsendotierungskonzentration, einer Bordotierungskonzentration, einer Galliumdotierungskonzentration, einer Germaniumdotierungskonzentration, einer Stickstoffdotierungskonzentration, einer Phosphordotierungskonzentration, einer Sauerstoffdotierungskonzentration umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei mindestens eine der Gruppierungszonen kreisringförmig ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei mindestens eine der Gruppierungszonen polygon-ringförmig ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei mindestens eine der Gruppierungszonen rechteckig-ringförmig ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei mindestens eine der Gruppierungszonen mindestens einer Streifung des Halbleiterwafers folgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterwafer ferner eine über einer Hauptoberfläche des Halbleiterwafers angeordnete Epitaxieschicht umfasst.
Verfahren, umfassend: Bereitstellen eines Halbleiterwafers, umfassend mehrere Halbleiterchips, wobei der Halbleiterwafer aus einem Halbleiter-Ingot geschnitten ist; Zuweisen jedes der Halbleiterchips zu einer von mehreren Gruppierungszonen des Halbleiterwafers, wobei der jeweilige Halbleiterchip mindestens teilweise in der zugewiesenen Gruppierungszone angeordnet ist und wobei eine Differenz in einer Materialeigenschaft des Halbleiterwafers für Halbleiterchips einer gleichen Gruppierungszone kleiner ist als eine Differenz in der Materialeigenschaft für Halbleiterchips von verschiedenen Gruppierungszonen; und Zusammenbauen mindestens zweier Halbleiterchips einer gleichen Gruppierungszone in einem Halbleiterbauelement.
Verfahren nach Anspruch 17, wobei die Gruppierungszonen konzentrisch um eine Mitte des Halbleiterwafers herum angeordnet sind.
Verfahren nach Anspruch 17 oder 18, wobei die Materialeigenschaft mindestens eine eines Substratwiderstands des Halbleiterwafers, einer Dotierungskonzentration des Halbleiterwafers, einer Verunreinigungskonzentration des Halbleiterwafers ist.
Verfahren nach Anspruch 19, wobei die Verunreinigungskonzentration mindestens eine einer Metallkonzentration, einer Sauerstoffkonzentration, einer Kohlenstoffkonzentration umfasst.
Verfahren nach Anspruch 19 oder 20, wobei die Dotierungskonzentration mindestens eine einer Antimondotierungskonzentration, einer Arsendotierungskonzentration, einer Bordotierungskonzentration, einer Galliumdotierungskonzentration, einer Germaniumdotierungskonzentration, einer Stickstoffdotierungskonzentration, einer Phosphordotierungskonzentration, einer Sauerstoffdotierungskonzentration umfasst.
Verfahren, umfassend: Bereitstellen eines Halbleiterwafers, umfassend mehrere Halbleiterchips, wobei der Halbleiterwafer aus einem Halbleiter-Ingot geschnitten ist; Bestimmen eines oder mehrerer Streifungsbereiche des Halbleiterwafers; Zuweisen jedes der Halbleiterchips zu einem der Streifungsbereiche, wobei der jeweilige Halbleiterchip mindestens teilweise in dem zugewiesenen Streifungsbereich angeordnet ist; und Zusammenbauen mindestens zweier Halbleiterchips eines gleichen Streifungsbereichs in einem Halbleiterbauelement.
Verfahren nach Anspruch 22, wobei jeder Streifungsbereich konzentrisch um eine Mitte des Halbleiterwafers herum angeordnet ist.
Verfahren nach Anspruch 22 oder 23, wobei der Halbleiterwafer einen rohen Halbleiterwafer umfasst, umfassend ein CZ-basiertes Halbleitermaterial oder ein FZ-basiertes Halbleitermaterial.