DE102016100775A1 - Schutz vor harten Kommutierungsereignissen an Leistungsschaltern - Google Patents

Schutz vor harten Kommutierungsereignissen an Leistungsschaltern Download PDF

Info

Publication number
DE102016100775A1
DE102016100775A1 DE102016100775.7A DE102016100775A DE102016100775A1 DE 102016100775 A1 DE102016100775 A1 DE 102016100775A1 DE 102016100775 A DE102016100775 A DE 102016100775A DE 102016100775 A1 DE102016100775 A1 DE 102016100775A1
Authority
DE
Germany
Prior art keywords
driver
output
switch
circuit breaker
impedance output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016100775.7A
Other languages
English (en)
Inventor
Gerald Deboy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102016100775A1 publication Critical patent/DE102016100775A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Treiber eines Leistungsschalters wird beschrieben, der verwendet wird, um einer Last für zumindest einen Schaltzyklus des Leistungsschalters Leistung zuzuführen. Der Treiber umfasst zumindest einen Ausgang, der einen hochohmigen Ausgang und einen niederohmigen Ausgang umfasst. Der hochohmige Ausgang des Treibers ist während zumindest eines Teils einer ersten Schaltzyklusphase, in welchem der Leistungsschalter ausgeschaltet ist, aktiviert. Der niederohmige Ausgang des Treibers ist sowohl während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter eingeschaltet ist, als auch während eines beliebigen restlichen Teils der ersten Phase, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in welchem der hochohmige Ausgang aktiviert ist, aktiviert.

Description

  • Technisches Gebiet
  • Diese Offenbarung betrifft Techniken und Schaltkreise zum Steuern eines Leistungsschalters.
  • Hintergrund
  • Ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) ist ein Beispiel eines Leistungsschalters, der zum Steuern des Stromflusses in einem Leistungsschaltkreis (z. B. einem Schaltnetzgerät) verwendet werden kann. Während normalen oder regulären Schaltoperationen eines Leistungsschaltkreises kann ein MOSFET unter anormalen Betriebsbedingungen (z. B. Hochspannung oder hohen Strömen am MOSFET) leiden, die einen Schaden verursachen oder den MOSFET auf andere Weise stören können. Ein hartes Kommutierungsereignis ist eine Art anormale Betriebsbedingung, die aufgrund des „Sperrverzögerungsverhaltens“ des MOSFETs Schaden am MOSFET verursachen kann, wenn eine Spannungsblockierung im MOSFET erzwungen wird, während gleichzeitig ein positiver, vorwärts gerichteter Strom durch die Bodydiode des MOSFETs fließt. Es ist daher eine Aufgabe der vorliegenden Anmeldung, Möglichkeiten bereitzustellen, die Auswirkungen oder das Auftreten von derartigen harten Kommutierungsereignissen zumindest zu verringern.
  • Zusammenfassung
  • Es werden ein Verfahren nach Anspruch 1, ein Treiber nach Anspruch 10 sowie ein System nach Anspruch 19 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
  • Treiber und System können zur Durchführung der Verfahren eingerichtet sein.
  • Im Allgemeinen werden Techniken und Schaltkreise zum Aktivieren einer Gegenmaßnahme in einem Leistungsschaltkreis beschrieben, um einen MOSFET vor einem harten Kommutierungsereignis zu schützen. Der Leistungsschaltkreis wird gemäß einem „passiven“ Schutzmechanismus und/oder einem „aktiven“ Schutzmechanismus betrieben.
  • Beim Betrieb in einem passiven Schutzmechanismus aktiviert der Leistungsschaltkreis vorübergehend einen hochohmigen Ausgang eines Treibers eines MOSFETs während zumindest eines Teils jedes Schaltzyklus, um den Gateanschluss des MOSFETs auf ein niedriges Potential zu bringen, um den MOSFET auf diese Weise vor jeglichem potentiellen Schaden zu schützen, der andernfalls während eines harten Kommutierungsereignisses entstehen könnte. Während jedes restlichen Schaltzyklus (d.h. des Teils des Schaltzyklus, in dem der hochohmige Ausgang nicht aktiviert ist) kann der Leistungsschaltkreis stattdessen einen niederohmigen Ausgang des Treibers aktivieren, um auf diese Weise die Effizienz aufrechtzuerhalten. In einigen Beispielen können der hochohmige Ausgang und der niederohmige Ausgang des Treibers ein einziger Ausgangsanschlussport sein, und in anderen Beispielen können die beiden Ausgänge mehrere, einzelne Ausgangsanschlussports des Treibers sein.
  • In einem „aktiven“ Schutzmechanismus prognostiziert der Leistungsschaltkreis zuerst, ob das Auftreten eines harten Kommutierungsereignisses während eines zukünftigen Schaltzyklus wahrscheinlich ist oder nicht, bevor er irgendeine Maßnahme ergreift, um harte Kommutierungsereignisse zu verhindern oder zumindest den MOSFET vor diesen zu schützen. In Reaktion auf das Feststellen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, kann der Leistungsschaltkreis eine oder mehrere Gegenmaßnahmen aktivieren, die einen MOSFET davor schützen, während eines bevorstehenden harten Kommutierungsereignisses beschädigt zu werden. Andernfalls kann der Leistungsschaltkreis in Reaktion auf das Feststellen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist, das Aktivieren einer oder mehrerer Gegenmaßnahmen unterlassen.
  • In einem Beispiel betrifft die Offenbarung ein Verfahren, welches das Ansteuern eines Leistungsschalters mit einem Treiber umfasst, um einer Last für zumindest einen Schaltzyklus des Leistungsschalters Leistung zuzuführen. Das Ansteuern des Leistungsschalters umfasst es, einen hochohmigen Ausgang des Treibers während zumindest eines Teils einer ersten Schaltzyklusphase zu aktivieren, in welchem der Leistungsschalter ausgeschaltet ist, und einen niederohmigen Ausgang des Treibers sowohl während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter eingeschaltet ist, als auch während eines beliebigen restlichen Teils der ersten Phase zu aktivieren, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in welchem der hochohmige Ausgang aktiviert ist. Dies ist im Einklang mit der in der Beschreibung hinzugefügten Klarstellung.
  • In einem weiteren Beispiel betrifft die Offenbarung einen Treiber eines Leistungsschalters, der dazu verwendet wird, um einer Last für zumindest einen Schaltzyklus des Leistungsschalters Leistung zuzuführen. Der Treiber umfasst zumindest einen Ausgang. Der zumindest eine Ausgang umfasst einen hochohmigen Ausgang, der während zumindest eines Teils einer ersten Schaltzyklusphase aktiviert ist, in welcher der Leistungsschalter ausgeschaltet ist, sowie einen niederohmigen Ausgang, der während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter eingeschaltet ist, sowie während jedes restlichen Teils der ersten Phase aktiviert ist, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in welcher der hochohmige Ausgang aktiviert ist.
  • In einem weiteren Beispiel betrifft die Offenbarung ein System, welches eine Halbbrücke, die einen ersten Schalter umfasst, der an einem Schaltknoten mit einem zweiten Schalter gekoppelt ist, einen ersten Treiber, der konfiguriert ist, um den ersten Schalter anzusteuern, sowie einen zweiten Treiber umfasst, der konfiguriert ist, um den zweiten Schalter anzusteuern. Der zweite Schalter ist konfiguriert, um den zweiten Schalter zumindest durch folgende Schritte anzusteuern: das Ansteuern des zweiten Schalters mit einem hochohmigen Ausgangssignal des zweiten Treibers während zumindest eines Teils einer ersten Schaltzyklusphase des zweiten Schalters, in welcher der zweite Schalter ausgeschaltet ist, und das Ansteuern des zweiten Schalters in einen eingeschalteten Zustand mit einem niederohmigen Ausgangssignal des zweiten Treibers während einer zweiten Schaltzyklusphase des zweiten Schalters, in welcher der zweite Schalter eingeschaltet ist, und während jeglichen restlichen Teils der ersten Schaltzyklusphase des zweiten Schalters, der sich von dem zumindest einen Teil der ersten Phase des zweiten Schalters unterscheidet.
  • In einem weiteren Beispiel betrifft die Offenbarung ein Verfahren, welches während eines aktuellen Schaltzyklus eines ersten und zweiten Leistungsschalters einer Halbbrücke eines Resonanzwandlers das Feststellen umfasst, ob das Auftreten eines harten Kommutierungsereignisses an der Halbbrücke während eines zukünftigen Schaltzyklus des ersten und zweiten Leistungsschalters wahrscheinlich ist. Das Verfahren umfasst ferner das Aktivieren zumindest einer Gegenmaßnahme gegen harte Kommutierung in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, sowie das Unterlassen des Aktivierens der zumindest einen Gegenmaßnahme gegen harte Kommutierung in Reaktion auf das Feststellen, dass kein hartes Kommutierungsereignis während des zukünftigen Schaltzyklus auftreten wird.
  • In einem weiteren Beispiel betrifft die Offenbarung eine Steuereinheit für einen Leistungsschaltkreis. Die Steuereinheit ist konfiguriert, um: während eines aktuellen Schaltzyklus einer Halbbrücke festzustellen, ob das Auftreten eines harten Kommutierungsereignisses an der Halbbrücke während eines zukünftigen Schaltzyklus wahrscheinlich ist, wobei die Halbbrücke einen ersten Schalter umfasst, welcher an einem Schaltknoten mit einem zweiten Schalter gekoppelt ist. Die Steuereinheit ist ferner konfiguriert, um in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, einen ersten Treiber und einen zweiten Treiber zu steuern, um zumindest eine Gegenmaßnahme gegen harte Kommutierung zu aktivieren, wobei der erste Treiber den ersten Schalter ansteuert und der zweite Treiber den zweiten Schalter ansteuert.
  • In einem weiteren Beispiel betrifft die Offenbarung ein System, das eine Halbbrücke, die einen ersten Schalter umfasst, der an einem Schaltknoten mit einem zweiten Schalter gekoppelt ist, einen ersten Treiber, der konfiguriert ist, um den ersten Schalter anzusteuern, einen zweiten Treiber, der konfiguriert ist, um den zweiten Schalter anzusteuern, und eine Steuereinheit umfasst. Die Steuereinheit ist konfiguriert, um: festzustellen, ob das Auftreten eines harten Kommutierungsereignisses an der Halbbrücke während eines zukünftigen Schaltzyklus wahrscheinlich ist, und den ersten Treiber und den zweiten Treiber in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, zu steuern, um zumindest eine Gegenmaßnahme gegen harte Kommutierung zu aktivieren.
  • Die Einzelheiten eines oder mehrerer Beispiele der Offenbarung werden in den beiliegenden Zeichnungen und der unten stehenden Beschreibung dargelegt. Andere Merkmale, Ziele und Vorteile der Offenbarung werden aus der Beschreibung und den Zeichnungen sowie aus den Patentansprüchen ersichtlich.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist ein Blockdiagramm, welches ein beispielhaftes System, welches einen Leistungsschaltkreis umfasst, der konfiguriert ist, um einen Leistungsschalter vor einem harten Kommutierungsereignis zu schützen, gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellt.
  • 2 ist ein Flussdiagramm, welches Operationen eines beispielhaften passiven Schutzmechanismus zum Schutz eines Leistungsschalters vor harten Kommutierungsereignissen gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellt.
  • 3A–3C sind Flussdiagramme, welche Operationen eines beispielhaften aktiven Schutzmechanismus zum Schutz eines Leistungsschalters vor harten Kommutierungsereignissen gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellen.
  • 4–7 sind Blockdiagramme, die jeweils ein beispielhaftes System gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellen, welches einen Leistungsschaltkreis umfasst, der konfiguriert ist, um einen Leistungsschalter vor einem harten Kommutierungsereignis zu schützen.
  • 8 ist ein Zeitablaufdiagramm, welches beispielhafte elektrische Charakteristiken des beispielhaften Systems aus 1, welches einen Leistungsschaltkreis umfasst, der konfiguriert ist, um einen Leistungsschalter vor einem harten Kommutierungsereignis zu schützen, gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellt.
  • 9A und 9B sind Zeitablaufdiagramme, welche zusätzliche beispielhafte elektrische Charakteristiken des beispielhaften Systems aus 1, welches einen Leistungsschaltkreis umfasst, der konfiguriert ist, um einen Leistungsschalter vor einem harten Kommutierungsereignis zu schützen, gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellen.
  • DETAILBESCHREIBUNG
  • Einige Leistungsschaltkreise (z. B. ein LLC-Wandler, ein Phasenwandler mit Nullspannungsschalter, ein Leistungsfaktorkorrekturstufenwandler im Dreiecksstrommodus, ein synchroner Abwärtswandler und Ähnliches) umfassen einen Halbbrückenschaltkreis. Halbbrückenschaltkreise umfassen üblicherweise einen High-Side-Schalter (z. B. einen Leistungs-MOSFET oder eine andere transistorbasierte Schaltervorrichtung, die konfiguriert ist, um über ein Gatesignal ein- und ausgeschaltet zu werden), der an einem Schaltknoten mit einem Low-Side-Element gekoppelt ist. Der Leistungsschaltkreis kann den High-Side-Schalter und/oder den Low-Side-Schalter modulieren, um den Energietransport von einem Eingangsanschluss (der z. B. mit einer Quelle gekoppelt ist) zu einem Ausgangsanschluss (der z. B. mit einer Last gekoppelt ist) zu steuern.
  • Betrachten wir zum Beispiel einen LLC-Wandler, der konfiguriert ist, um Energie von einer Quelle an eine Last zu transportieren. Der LLC-Wandler kann auf einem LLC-Schaltkreis und einer Halbbrücke beruhen, welche einen High-Side-MOSFET umfasst, der an einem Schaltknoten, der als Ausgang der Halbbrücke fungiert, mit einem Low-Side-MOSFET gekoppelt ist. Ein Eingang zur Halbbrücke kann mit der Quelle gekoppelt sein, und der Ausgang der Halbbrücke kann mit dem LLC-Schaltkreis gekoppelt sein. Der LLC-Schaltkreis kann zwischen dem Schaltknoten der Halbbrücke und der Last angeordnet sein.
  • Während normalen oder regulären Schaltoperationen kann eine Steuerung den High-Side-MOSFET und/oder Low-Side-MOSFET so modulieren, dass Energie von der Quelle zur Last transportiert wird. Die Steuerung kann sicherstellen, dass der High-Side-MOSFET und der Low-Side-MOSFET nicht gleichzeitig über ihre jeweiligen Vorwärtsleitungskanäle leiten. Das bedeutet, wann immer einer der MOSFETs der Halbbrücke (d. h. entweder der High-Side-MOSFET oder der Low-Side-MOSFET) eingeschaltet ist und Strom über seinen Vorwärtsleitungskanal leitet, kann die Steuerung sicherstellen, dass der andere MOSFET der Halbbrücke ausgeschaltet bleibt (z. B. um Spannung zu blockieren). Und bevor jeder MOSFET der Halbbrücke eingeschaltet wird, kann die Steuerung sicherstellen, dass der andere MOSFET ausgeschaltet worden ist und nicht länger Strom über seinen Vorwärtsleitungskanal leitet.
  • Wie hier verwendet werden die Phrasen „Leitungskanal“ oder „Vorwärtsleitungskanal“ innerhalb dieser Beschreibung verwendet, um einen Vorwärtskanal eines MOSFETs (z. B. einer Metalloxidhalbleiterstruktur, die eine starke Inversionsschicht in einer p-Wanne ausbildet) und nicht eine Bodydiode des MOSFETs (z. B. durch den PN-Übergang des MOSFETs ausgebildet, wie z. B. zwischen der Drain und der Source eines n-Kanal-MOSFETs) zu bezeichnen, die leitet, wenn der MOSFET im Sperrbetriebsmodus ist. Darüber hinaus werden die Begriffe erster MOSFET und zweiter MOSFET verwendet, um einen MOSFET der Halbbrücke und nicht den anderen zu kennzeichnen. In einigen Beispielen kann der erste MOSFET der High-Side-MOSFET sein und der zweite MOSFET kann der Low-Side-MOSFET sein, wohingegen in anderen Beispielen der erste MOSFET der Low-Side-MOSFET sein kann und der zweite MOSFET der High-Side-MOSFET sein kann.
  • Die Bodydiode eines ersten MOSFETs der Halbbrücke (d. h. entweder der High-Side-MOSFET oder der Low-Side-MOSFET) kann in Vorwärtsrichtung vorgespannt sein (dies ist der Sperrbetriebsmodus) und einen positiven, vorwärts gerichteten Strom leiten, während sie eingeschaltet ist (z. B. Einschalten bei Nullspannung oder Nullspannungsschalten). Im normalen oder regulären Betrieb wird der Strom seine Richtung aufgrund der Charakteristik des Resonanzkreises ändern. Das bedeutet, dass der in Sperrrichtung durch den leitenden Kanal (parallel zur Bodydiode) fließende Strom seine Richtung ändern wird und sich in einen Vorwärtsstrom durch den leitenden Kanal verwandelt, wobei die Bodydiode nun nicht mehr leitet. Das Ausschalten des ersten MOSFETs aus diesem vorwärtsleitenden Zustand wird ein Laden des Ausgangskondensators des ersten MOSFETs und ein Entladen des Ausgangskondensators des zweiten MOSFETs bewirken. Die Spannung am Schaltknoten ändert sich deshalb, bis die Spannung am zweiten MOSFET negativ wird und der Strom durch die leitende Bodydiode des zweiten MOSFETs geklemmt wird (Sperrbetriebsmodus des zweiten MOSFETs). Nun kann der zweite MOSFET sicher eingeschaltet werden (ebenfalls bei einer Spannung von null). Wenn der Strom durch den zweiten MOSFET seine Polarität geändert hat und der zweite MOSFET ausgeschaltet wird, wird die Spannung am ersten MOSFET abfallen, weil der Strom nun den Ausgangskondensator des ersten MOSFETs entlädt. Wiederum wird der Strom von der leitenden Bodydiode des ersten MOSFETs geklemmt. Der Schaltzyklus beginnt von neuem.
  • Während regulären Schaltoperationen können MOSFETs unter verschiedenen anormalen Betriebsbedingungen (z. B. Hochspannungen oder hohen Strömen am MOSFET) leiden, die im Laufe der Zeit den MOSFET schädigen oder anderweitig stören können. Ein hartes Kommutierungsereignis ist eine Art anormale Betriebsbedingung, die auftreten kann, wenn ein MOSFET einer Halbbrücke eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt, während der andere MOSFET der Halbbrücke immer noch im Sperrbetriebsmodus betrieben wird. Wenn der zweite MOSFET eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt, während der erste MOSFET im Sperrbetriebsmodus betrieben wird, kann eine Spitze der Sperrverzögerungsladung im Leitungskreis der Halbbrücke auftreten, was dazu führen kann, dass ein Spannungsüberschwingen an dem MOSFET auftritt, der zuvor im Sperrbetriebsmodus war. Wenn ein Spannungspegel-Überschwingen an einem MOSFET auftritt, kann das Überschwingen bewirken, dass der MOSFET im Lawinenmodus betrieben wird; im Laufe der Zeit kann ein wiederholtes Auftreten eines Überschwingens bewirken, dass die Leistung eines MOSFETs abfällt oder dieser zerstört wird.
  • Einige Leistungsschaltkreise können verschiedene Schutzvorrichtungen umfassen und verschiedene Techniken ausführen, um zu verhindern, dass MOSFETs durch Spannungsüberschwingen beschädigt werden. Eine übliche Weise, auf die einige Leistungsschaltkreise harte Kommutierungsereignisse überstehen, besteht darin, dass sie auf inhärent robusteren MOSFETs beruhen. Das bedeutet, dass ein Leistungsschaltkreis MOSFETs umfassen kann, die harten Kommutierungsereignissen und dem daraus resultierenden Überschwingen standhalten. Bei einigen Leistungsschaltkreisen kann jedoch die Abhängigkeit von der inhärenten Robustheit eines MOSFETs nicht sinnvoll sein. Dies gilt besonders für sogenannte Superjunction-Strukturen, bei denen das Verstärken der Vorrichtungsstruktur für harte Kommutierungsereignisse mit anderen Optimierungszielen wie z. B. dem Verringern des Widerstandes im eingeschalteten Zustand oder das Verringern der Herstellungskosten der Vorrichtung in Konflikt stehen würde.
  • In einigen Beispielen können Leistungsschaltkreise auf einer zusätzlichen „Snubber-Schaltung“ beruhen, um sicherzustellen, dass einer oder beide MOSFETs einer Halbbrücke auf eine Weise betrieben werden, welche die Möglichkeit für ein Überschwingen begrenzt, während die Anforderungen bezüglich der Leistungsdrosselung (z. B. die Anforderung des Betriebs mit einem Schwellenleistungswert, der unter einer maximalen Belastbarkeit liegt, um eine lange Lebensdauer zu fördern) des Leistungsschaltkreises erfüllt werden. Diese zusätzliche Snubber-Schaltung kann die Größe, Komplexität oder Kosten des Leistungsschaltkreises erhöhen.
  • Eine weitere Weise, auf die ein Leistungsschaltkreis seine Belastung durch harte Kommutierungsereignisse reduzieren kann, besteht im Durchführen von „lebensdauerverkürzenden“ Techniken, um die Menge an Sperrverzögerungsladung zu reduzieren, die während eines harten Kommutierungsereignisses aus einem MOSFET entfernt werden muss (dies wird z. B. die Sperrverzögerungsstromspitze reduzieren). Eine Reduktion der Sperrverzögerungsladung kann jedoch die Stromabfallrate und/oder Spannungsanstiegsrate nach der Sperrverzögerungsstromspitze nicht beeinflussen. Darüber hinaus kann diese Technik eine Komplexität des Herstellungsprozesses mit sich bringen, die Kosten erhöhen und/oder den Widerstand einer Vorrichtung im eingeschalteten Zustand reduzieren.
  • Einige Leistungsschaltkreise können auf Superjunction-MOSFETs beruhen, die eine relativ dicke Pufferschicht unterhalb der p-Säulen verwenden, um so einen Schaden durch harte Kommutierungsereignisse zu verhindern. Wenn sie als ein Leistungs-MOSFET verwendet wird, kann die dicke Pufferschicht eines Superjunction-MOSFETs nach der Verarmung der p-Säulen und der n-Säulen im MOSFET eine Ausdehnung der Raumladungsschicht erlauben und kann die Weichheit der Kommutierung der Bodydiode erhöhen. Die relativ dicke Pufferschicht kann jedoch eine unerwünschte Reduktion des Widerstandes im eingeschalteten Zustand (RDSON) des MOSFETs verursachen und/oder die Kosten des MOSFETs erhöhen.
  • Schließlich können einige Leistungsschaltkreise einen Schaden durch harte Kommutierungsereignisse verhindern, indem sie permanente Gatewiderstände verwenden, die integriert sind oder extern zwischen dem Treiberausgang und dem Gate des MOSFETs angeordnet sind, sodass das Auftreten harter Kommutierungsereignisse verhindert wird. Ein Gatewiderstand kann es einem MOSFET, der eine harte Kommutierung erfährt, erlauben, in Reaktion auf eine hohe Änderungsrate der Spannung (z. B. dv/dt) an seiner Drainelektrode das Einschalten seines Vorwärtsleitungskanals auszulösen (durch dv/dt ausgelöstes erneutes Einschalten), um die harte Kommutierung zu überstehen. Diese Technik kann die Spitzenspannung, welche einem harten Kommutierungsereignis an einem MOSFET zugeordnet ist, effektiv begrenzen und es dem MOSFET erlauben, kritische Bedingungen zu überstehen; diese Technik kann jedoch verhindern, dass der MOSFET harte und schnelle Ausschaltoperationen durchführt, und in Folge dessen seine Gesamteffizienz reduzieren.
  • Im Allgemeinen werden Techniken und Schaltkreise beschrieben, um es einem Leistungsschaltkreis zu erlauben, einen „passiven“ Schutzmechanismus allein oder in Kombination mit einem „aktiven“ Schutzmechanismus zu verwenden, um eine Halbbrücke vor harten Kommutierungsereignissen zu schützen. Der passive Schutzmechanismus ist eine nicht prädiktive Weise, um einen MOSFET vor harten Kommutierungen zu schützen. Wenn er gemäß dem passiven Schutzmechanismus betrieben wird, konfiguriert ein beispielhafter Leistungsschaltkreis einen Treiber, um einen entsprechenden MOSFET zu schützen, gänzlich auf Basis des Betriebszustandes des MOSFETs und ohne Rücksicht darauf, ob eine harte Kommutierung an der Halbbrücke auftritt oder wahrscheinlich auftritt. Anders gesagt, statt zu prognostizieren, ob das Auftreten einer harten Kommutierung an einem MOSFET wahrscheinlich ist, aktiviert der Leistungsschaltkreis einfach einen hochohmigen Ausgang (hier auch als hochohmiger Zustand bezeichnet) eines Treibers während zumindest eines Teils jedes Schaltzyklus, wenn der MOSFET ausgeschaltet ist (d. h. nicht über seinen Vorwärtsleitungskanal leitet). Umgekehrt aktiviert der Leistungsschaltkreis einen niederohmigen Ausgang (hier auch als niederohmiger Zustand bezeichnet) des Treibers während des restlichen Schaltzyklus (d.h. dem Teil des Schaltzyklus, während dessen der hochohmige Ausgang nicht aktiviert ist). Auf diese Weise schützt der hochohmige Ausgang des Treibers den entsprechenden MOSFET vor potentiellen Spannungsüberschwingungen, die in Folge von harten Kommutierungsereignissen auftreten können, und der niederohmige Ausgang des Treibers erlaubt es dem MOSFET, effiziente (z. B. harte und schnelle) Schaltoperationen durchzuführen. In einigen Beispielen können der hochohmige Ausgang und der niederohmige Ausgang ein einziger Ausgangsanschlussport oder einzelne Ausgangsanschlussports des Treibers sein.
  • Ein hochohmiger Ausgang kann erzeugt werden, indem eine Treiberansteuerstufe mit hoher Impedanz verwendet wird, oder indem ein hochohmiger Widerstand zwischen den Gatetreiber und den MOSFET eingekoppelt wird. Ein niederohmiger Ausgang des Treibers kann erzeugt werden, indem eine niederohmige Impedanz des Treibers in Kombination mit einem niederohmigen oder keinem Gatewiderstand verwendet wird, welcher zwischen dem Gatetreiber und dem MOSFET eingekoppelt wird. Die Begriffe „hochohmiger Ausgang des Treibers“ und „niederohmiger Ausgang des Treibers“, die innerhalb dieser Beschreibung und in den Patentansprüchen verwendet werden, sollen deshalb als die Charakteristik des gesamten Gatestromweges zwischen einer Steuereinheit 12 und dem MOSFET einschließlich des Treibers, Gatewiderstandes und weiterer Ansteuerstufen wie z. B. diskreter Boost-Schaltkreise verstanden werden. Der „hochohmige Ausgang“ kann durch eines oder mehrere Elemente dieser diskreten Elemente erzeugt werden, z. B. unter Verwendung einer Treiberstufe mit hohem Eigenwiderstand und/oder relativ geringer Strombelastbarkeit oder durch das Hinzufügen weiterer Widerstandselemente wie z. B. hochohmiger Gatewiderstände, einer hochohmigen oder keiner Boost-Stufe etc. in den Gatestromweg. Auf ähnliche Weise bezeichnet ein niederohmiger Ausgang eine niederohmige Charakteristik des gesamten Gatestromweges und umfasst deshalb starke Treiberstufen mit geringem Eigenwiderstand und/oder hohen Strombelastbarkeiten, geringe oder keine Gatewiderstände und/oder einen starken Boost-Schaltkreis mit geringem Eigenwiderstand und/oder hoher Strombelastbarkeit.
  • Im Gegensatz zum passiven Schutzmechanismus stellt der hier beschriebene aktive Schutzmechanismus eine Weise dar, auf die ein Leistungsschaltkreis zuerst prognostizieren kann, ob das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, bevor bewirkt wird, dass der Leistungsschaltkreis Maßnahmen setzt, um die harte Kommutierung zu verhindern oder den Leistungsschaltkreis auf andere Weise zu schützen. Wenn er gemäß dem aktiven Schutzmechanismus betrieben wird, bestimmt ein beispielhafter Leistungsschaltkreis zuerst, ob das Auftreten eines harten Kommutierungsereignisses in naher Zukunft wahrscheinlich ist. Wenn das Auftreten einer harten Kommutierung wahrscheinlich ist, aktiviert der Leistungsschaltkreis eine oder mehrere Gegenmaßnahmen, um den MOSFET vor dem bevorstehenden harten Kommutierungsereignis zu schützen. Zum Beispiel kann der Leistungsschaltkreis zumindest teilweise auf Basis der Spannungspegel und/oder Strompegel an unterschiedlichen Teilen der Halbbrücke, die anzeigen, ob ein MOSFET der Halbbrücke „auf seiner Bodydiode leitet“, während der andere MOSFET eingeschaltet ist oder in Kürze eingeschaltet wird, feststellen, ob das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist. Andernfalls, wenn der Leistungsschaltkreis feststellt, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist, kann der Leistungsschaltkreis dann das Aktivieren einer beliebigen der einen oder mehrerer Gegenmaßnahmen unterlassen. Wie hier verwendet bezeichnet die Phrase „auf seiner Bodydiode leitend“ die Situation, wenn eine Bodydiode eines jeweiligen MOSFETs leitet.
  • Auf diese Weise stellen die hier beschriebenen Techniken und Schaltkreise verschiedene einfache und kostengünstige Weisen bereit, um harte Kommutierungsereignisse zu verhindern oder eine Halbbrücke zumindest vor diesen zu schützten. Unabhängig davon, ob ein Leistungsschaltkreis gemäß einem passiven und/oder einem aktiven Schutzmechanismus betrieben wird, können es die beschriebenen Techniken einem Leistungsschaltkreis ermöglichen, eine Halbbrücke kostengünstiger und einfacher vor harten Kommutierungsereignissen zu schützen als andere Schaltkreistypen, die auf Snubber-Schaltungen und/oder teureren und robusteren MOSFETs beruhen.
  • Die hier beschriebenen Techniken und Schaltkreise stellen sowohl mehrere Weisen dar, um zu detektieren, ob ein hartes Kommutierungsereignis auftreten kann, als auch mehrere Weisen, um eine Halbbrücke vor einem potentielle harten Kommutierungsereignis zu schützen. Die hier beschriebenen passiven und aktiven Techniken können in einer beliebigen Variante und in beliebiger Kombination verwendet werden um zu verhindern, dass an einer Halbbrücke ein Schaden in Folge harter Kommutierungen entsteht.
  • 1 ist ein Blockdiagramm, welches ein Beispiel eines Systems darstellt, das einen Leistungsschaltkreis umfasst, der gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung konfiguriert ist, um einen Leistungsschalter vor einem harten Kommutierungsereignis zu schützen. In dem Beispiel aus 1 umfasst das System 1 eine Leistungsquelle 2, einen Leistungsschaltkreis 6, eine Last 4, eine optionale Steuereinheit 12 und eine optionale Messeinheit 14. In einigen Beispielen kann das System 1 zusätzliche oder weniger Komponenten umfassen und die hier beschriebene Funktionsweise des Systems 1 bereitstellen.
  • Die Leistungsquelle 2 stellt dem System 1 elektrische Energie in Form von Leistung bereit. Zahlreiche Beispiele für die Leistungsquelle 2 sind vorhanden und können umfassen, sind aber nicht beschränkt auf Wechselstrom-/Gleichstromwandler, Stromnetze, Generatoren, Leistungstransformatoren, Batterien, Solarzellen, Windmühlen, Rekuperationsbremssysteme, Wasserkraftgeneratoren oder eine beliebige andere Form von elektrischen Leistungsvorrichtungen, die dazu fähig sind, dem System 1 elektrische Leistung bereitzustellen. Obwohl dies nicht konkret in 1 gezeigt wird, umfasst die Leistungsquelle 2 eine interne Kondensatorbank. Alternativ dazu kann in einigen Beispielen ein Eingangskondensator parallel zur Leistungsquelle 2 angeordnet sein.
  • Die Last 4 empfängt die elektrische Leistung (z. B. Spannung, Strom etc.), die von der Leistungsquelle 2 bereitgestellt und vom Leistungsschaltkreis 6 umgewandelt wird. Zahlreiche Beispiele für die Last 4 sind vorhanden und können umfassen, sind aber nicht beschränkt auf Rechenvorrichtungen und diesbezügliche Komponenten wie z. B. Mikroprozessoren, elektrische Komponenten, Schaltkreise, Laptops, Desktopcomputer, Tabletcomputer, Mobiltelefone, Batterien, Lautsprecher, Beleuchtungseinheiten, Automobil-/Schifffahrt-/Luftfahrt-/Eisenbahn-bezogene Komponenten, Motoren, Transformatoren oder jeglicher andere elektrische Vorrichtungs- und/oder Schaltungstyp, der eine Spannung oder einen Strom von einem Leistungswandler empfängt.
  • Die Messeinheit 14 ist optional und kann eine einzelne Komponente des Systems 1 sein, oder die Funktionsweise der Messeinheit 14 kann auf eine oder mehrere der anderen Komponenten des Systems 1 (z. B. die Steuereinheit 12, die Treiber 22 und 23 etc.) aufgeteilt sein. Die Messeinheit 14 kann das System 1 analysieren, um verschiedene elektrische Charakteristiken (z. B. Spannungspegel, Strompegel etc.) sowie Betriebszustände der Komponenten und Knoten des Systems 1 festzustellen. Zum Beispiel kann die Messeinheit 14 einen Spannungspegel, einen Strompegel und/oder eine Richtung (d. h. eine Polarität) des Stroms an einer/einem oder mehreren Komponenten und/oder Knoten des Leistungsschaltkreises 6 feststellen. Die Messeinheit 14 kann von der Verbindung 17 Informationen über das System 1 sowie an den Verbindungen 18A und 18V Ausgangsinformationen über die verschiedenen elektrischen Charakteristiken und Betriebszustände der Komponenten und Knoten des Systems 1 erhalten.
  • In einigen Beispielen kann die Messeinheit 14 Stromsensoren im Stromweg umfassen (die z. B. zwischen dem Schaltknoten 32 und dem Leistungsschalter 24 und/oder dem Schaltknoten 32 und dem Leistungsschalter 25 platziert sind). In einigen Beispielen können die Leistungsschalter 24 und 25 jeweils jeweilige Stromspiegel umfassen, von welchen die Messeinheit 14 den Pegel und die Richtung des durch die Leistungsschalter 24 und 25 fließenden Stroms abfühlen kann. Die Messeinheit 14 kann der Steuereinheit 12 über die Verbindung 18B eine Angabe über den Pegel und/oder die Richtung des durch die Leistungsschalter 24 und 25 fließenden Stroms bereitstellen, aus der die Steuereinheit 12 wie unten beschrieben feststellen kann, ob einer der Leistungsschalter 24 und 25 im Sperrbetriebsmodus ist und auf seiner Bodydiode leitet, während der entgegengesetzte der Leistungsschalter 24 und 25 in Kürze eingeschaltet wird.
  • Die Messeinheit 14 kann eine beliebige geeignete Anordnung von Hardware, Software, Firmware oder einer beliebigen Kombination daraus umfassen, um die der Messeinheit 14 zugeordneten Techniken durchzuführen. Zum Beispiel kann die Messeinheit 14 einen beliebigen einen oder mehrere Mikroprozessoren, digitale Signalprozessoren (DSPs), anwendungsspezifische integrierte Schaltkreise (ASICs), feldprogrammierbare Gatearrays (FPGAs) oder eine beliebige andere, äquivalente integrierte oder diskrete Logikschaltung sowie beliebige Kombinationen solcher Komponenten umfassen. Wenn die Messeinheit 14 Software oder Firmware umfasst, umfasst die Messeinheit 14 ferner jegliche erforderliche Hardware zum Speichern und Ausführen der Software oder Firmware, wie z. B. eine(n) oder mehrere Prozessoren oder Verarbeitungseinheiten. Im Allgemeinen kann eine Verarbeitungseinheit einen oder mehrere Mikroprozessoren, DSPs, ASICs, FPGAs oder eine beliebige andere, äquivalente integrierte oder diskrete Logikschaltung sowie beliebige Kombinationen solcher Komponenten umfassen.
  • Die Steuereinheit 12 kann im Allgemeinen die Komponenten des Leistungsschaltkreises 6 steuern, um den Leistungsfluss zwischen der Quelle 2 und der Last 4 zu steuern. Die Steuereinheit 12 ist ebenfalls optional und kann eine einzelne Komponente eines Systems 1 sein, oder die Funktionsweise der Steuereinheit 12 kann auf eine oder mehrere der anderen Komponenten des Systems 1 (z. B. die Treiber 22 und 23 etc.) aufgeteilt sein. Die Steuereinheit 12 kann eine beliebige geeignete Anordnung von Hardware, Software, Firmware oder eine beliebige Kombination daraus umfassen, um die der Steuereinheit 12 hier zugeordneten Techniken durchzuführen. Die Steuereinheit 12 kann über die Verbindung 16 mit dem Leistungsschaltkreis 6 gekoppelt sein, um Signale oder Befehle an den Leistungsschaltkreis 6 zu senden und/oder zu empfangen, um die Operationen des Leistungsschaltkreises 6 zu steuern. In einigen Beispielen kann die Steuereinheit 12 über den Link 18B auch mit der Messeinheit 14 gekoppelt sein, um Informationen zu empfangen, die verschiedene elektrische Charakteristiken (z. B. Spannungspegel, Strompegel etc.) sowie Betriebszustände der Komponenten und Knoten des Systems 1 anzeigen. Die Steuereinheit 12 kann einen beliebigen einen oder mehrere Mikroprozessoren, digitale Signalprozessoren (DSPs), anwendungsspezifische integrierte Schaltkreise (ASICs), feldprogrammierbare Gatearrays (FPGAs) oder eine beliebige andere, äquivalente integrierte oder diskrete Logikschaltung sowie beliebige Kombinationen solcher Komponenten umfassen. Wenn die Steuereinheit 12 Software oder Firmware umfasst, umfasst die Steuereinheit 12 ferner jegliche erforderliche Hardware zum Speichern und Ausführen der Software oder Firmware, wie z. B. eine(n) oder mehrere Prozessoren oder Verarbeitungseinheiten. Im Allgemeinen kann eine Verarbeitungseinheit einen oder mehrere Mikroprozessoren, DSPs, ASICs, FPGAs oder eine beliebige andere, äquivalente integrierte oder diskrete Logikschaltung sowie beliebige Kombinationen solcher Komponenten umfassen.
  • Jede der Verbindungen 8A, 8B, 10A, 10B, 16, 7, 18A und 18B (kollektiv „Verbindungen 8–18“) stellt ein beliebiges verkabeltes oder kabelloses Medium dar, das dazu fähig ist, elektrische Leistung oder elektrische Signale von einem Ort zu einem anderen zu leiten. Beispiele der Verbindungen 8–18 umfassen, sind aber nicht beschränkt auf physische und/oder drahtlose elektrische Übertragungsmedien wie z. B. elektrische Kabel, elektrische Leiterbahnen, leitfähige Gasröhren, verdrillte Drahtpaare und Ähnliches.
  • Der Leistungsschaltkreis 6 ist dafür zuständig, die von der Leistungsquelle 2 bereitgestellte elektrische Energie in eine andere, verwendbare Form von elektrischer Energie umzuwandeln, um die Last 4 mit Leistung zu versorgen. Der Leistungsschaltkreis 6 umfasst eine Halbbrückenanordnung aus Leistungsschaltern 24 und 25, Treibern 22 und 23, Gatewiderständen 21 und 22 sowie einen LLC-Schaltkreis, der aus der Spule 30 und einem Resonanzkreis besteht, der aus dem Kondensator 26 und der Spule 28 besteht.
  • Im Beispiel aus 1 ist der Leistungsschaltkreis konfiguriert, um als LLC-Leistungswandler zu fungieren, der eine Eingangsspannung, welche von der Leistungsquelle 2 an der Verbindung 8A bereitgestellt wird, in eine Ausgangsspannung für die Last 4 an den Verbindungen 10A und 10B umwandelt. Der LLC-Schaltkreis des Leistungsschaltkreises 6 steuert die Impedanz eines Resonanzkreises durch das Variieren seiner Anregungsfrequenz. Die beschriebenen Techniken sind auf andere Leistungswandler- oder Leistungsschaltkreistypen anwendbar, wie z. B. auf Phasenwandler mit Nullspannungsschalter, Leistungsfaktorkorrekturstufenwandler im Dreieck-Strommodus, synchrone Abwärts-/Aufwärtswandler, Hochsetzsteller, Tiefsetzsteller und Ähnliches, die einen oder mehrere Leistungsschalter umfassen, die während des Betriebs harten Kommutierungsereignissen unterliegen. In einigen Beispielen kann der Leistungsschaltkreis 6 zusätzliche oder weniger Elemente umfassen als die in 1 gezeigten. Zum Beispiel können zusätzliche oder andere Filtertypen oder Gatewiderstände verwendet werden. In einigen Beispielen können der Treiber 22 und der Leistungsschalter 24 und/oder der Treiber 23 und der Leistungsschalter 25 in dasselbe Gehäuse oder denselben Halbleiternacktchip integriert sein oder können in separate Gehäuse oder auf separaten Halbleiternacktchips integriert sein.
  • Die Leistungsschalter 24 und 25 sowie die Leistungsquelle 2 wirken zusammen, um den Kommutierungskreis zu bilden, der dem System 1 zugeordnet ist. Der Kommutierungskreis des Leistungssystems 1 ist ein Stromweg, der von der der Leistungsquelle 2 zugeordneten Kapazität (z. B. ein Gleichstrom-Verbindungskondensator), der Verbindung 8A, den Vorwärtsleitungskanälen der Leistungsschalter 24 und 25 sowie der Verbindung 8B ausgebildet wird.
  • Die Leistungsschalter 24 und 25 sind in einer Halbbrückenkonfiguration um den Schaltknoten 32 angeordnet. Der Leistungsschalter 24 ist ein High-Side-Schalter, und der Leistungsschalter 25 ist ein Low-Side-Schalter. Durch das Steuern (z. B. Modulieren) der Leistungsschalter 24 und 25 kann die Steuereinheit 12 die Spannung oder den Strom am Schaltknoten 32 variieren und in Folge dessen die von der Quelle 2 an die Last 4 transportierte Energiemenge variieren.
  • Zum Beispiel kann die Steuereinheit 12 die Leistungsschalter 24 und 25 gemäß Frequenzmodulation, Impulsbreitenmodulations-(PWM-)Techniken, Impulstiefenmodulations-(PDW-)Techniken, Impulsamplitudenmodulations-(PAM-)Techniken, Impulspositionsmodulations-(PPM-)Techniken, Impulsfrequenzmodulations-(PFM-)Techniken und Ähnlichem steuern, um die Spannung am Schaltknoten 32 zu steuern und den daraus resultierenden Strompegel und Spannungspegel, die vom LLC-Schaltkreis des Leistungsschaltkreises 6 an den Verbindungen 10A und 10B ausgegeben werden, zu steuern.
  • Die Leistungsschalter 24 und 25 stellen jeweils Leistungs-MOSFETs dar, die eingebaute Bodydioden zwischen den Drain- und Sourceanschlüssen der Leistungs-MOSFETs aufweisen. In einigen Beispielen kann der Leistungsschalter 24 einen Niederspannungs-MOSFET mit Feldplattenstrukturen darstellen. In einigen Beispielen kann der Leistungsschalter 24 ebenso eine Superjunction-Vorrichtung darstellen (z. B. einen MOSFET oder einen Leistungs-MOSFET mit einer dicken Driftregion, die stark dotiert ist, wodurch der elektrische Widerstand gegen den Elektronenfluss reduziert wird, und einer weiteren Region, die mit der entgegengesetzten Ladungsträgerpolarität dotiert ist, wodurch ihre Festladung effektiv neutralisiert und eine „Verarmungsregion“ ausgebildet wird), welche die hohe Spannung im ausgeschalteten Zustand (z. B. eine hohe Durchbruchspannung) unterstützt.
  • Der Gatewiderstand 20 ist zwischen dem Ausgang des Treibers 22 und dem Gateanschluss des Leistungsschalters 24 angeordnet. Der Gatewiderstand 21 ist zwischen dem Ausgang des Treibers 23 und dem Gateanschluss des Leistungsschalters 25 angeordnet. Der Treiber 22 kann über die Verbindung 16 ein Treibersteuersignal von der Steuereinheit 12 empfangen, und auf Basis des Treibersteuersignals steuert der Treiber 22 das Gatesignal des Leistungsschalters 24, um zu bewirken, dass der Leistungsschalter 24 eingeschaltet oder ausgeschaltet wird. Der Treiber 22 gibt das Gatesignal für den Leistungsschalter 24 entweder über den hochohmigen Ausgang 34 oder den niederohmigen Ausgang 36 aus. Der Treiber 23 kann über die Verbindung 16 ein Treibersteuersignal von der Steuereinheit 12 empfangen, und auf Basis des Treibersteuersignals steuert der Treiber 23 das Gatesignal des Leistungsschalters 25, um zu bewirken, dass der Leistungsschalter 25 eingeschaltet oder ausgeschaltet wird. Der Treiber 23 gibt das Gatesignal für den Leistungsschalter 25 entweder über den hochohmigen Ausgang 35 oder den niederohmigen Ausgang 37 aus.
  • Obwohl sie als separate Ausgänge der Treiber 22 und 23 dargestellt sind, können die jeweiligen hochohmigen Ausgänge 34 und 35 und die niederohmigen Ausgänge 36 und 37 ein einziger jeweiliger Ausgangsanschlussport der Treiber 22 und 23 sein oder einzelne jeweilige Ausgangsanschlussports der Treiber 22 und 23 sein. Anders gesagt kann der Treiber 22 einen einzigen Ausgangsanschlussport aufweisen, der über den Gatewiderstand 20 mit dem Gateanschluss des Leistungsschalters 24 gekoppelt ist. Der einzige Ausgangsanschlussport des Treibers 22 kann sowohl den hochohmigen Ausgang 34 als auch den niederohmigen Ausgang 36 umfassen. Umgekehrt kann der Treiber 22 zwei Ausgangsanschlussports umfassen, wobei jeder mit dem Gateanschluss des Leistungsschalters 24 gekoppelt ist. Ein erster Ausgangsanschlussport des Treibers 22 kann den hochohmigen Ausgang 34 umfassen, und ein zweiter Ausgangsanschlussport kann den niederohmigen Ausgang 36 umfassen.
  • In einigen Beispielen kann der Treiber 22 den hochohmigen Ausgang 34 aktivieren, indem er einen Anstieg des Widerstandes bewirkt, der dem Gatewiderstand 20 zugeordnet ist, und kann umgekehrt den dem Gatewiderstand 20 zugeordneten Widerstand verringern, um den niederohmigen Ausgang 36 zu aktivieren. Der Treiber 23 kann den hochohmigen Ausgang 35 aktivieren, indem er einen Anstieg des Widerstandes bewirkt, der dem Gatewiderstand 21 zugeordnet ist, und kann umgekehrt den dem Gatewiderstand 21 zugeordneten Widerstand verringern, um den hochohmigen Ausgang 37 zu aktivieren.
  • Gemäß den hier beschriebenen Techniken und der hier beschriebenen Schaltung können die Treiber 22 und 23 in einigen Beispielen den jeweiligen hochohmigen Ausgang 34 und 35 oder den jeweiligen niederohmigen Ausgang 36 und 37 auf Basis von Informationen aktivieren, die von der Steuereinheit 12 und/oder der Messeinheit 14 erhalten werden. Zum Beispiel kann der Treiber 22 über die Verbindung 16 ein Ausgangsimpedanzsignal von der Steuereinheit 12 empfangen, das dem Treiber 22 befiehlt, den hochohmigen Ausgang 24 oder den niederohmigen Ausgang 26 zu aktivieren. Darüber hinaus kann der Treiber 22 von der Messeinheit 14 Informationen über die Spannungspegel und Strompegel am Kommutierungskreis empfangen, die dem Treiber 22 anzeigen, ob der Treiber 22 den hochohmigen Ausgang 24 oder den niederohmigen Ausgang 26 aktivieren sollte.
  • In einigen Beispielen können die Treiber 22 und 23 den jeweiligen hochohmigen Ausgang 34 und 35 oder den jeweiligen niederohmigen Ausgang 36 und 37 auf Basis von Feststellungen aktivieren, die von den Treibern 22 und 23 über die Betriebszustände der Schalter 24 und 25 getroffen werden. Zum Beispiel kann der Treiber 22 den hochohmigen Ausgang 34 während zumindest eines Teils einer ersten Schaltzyklusphase aktivieren, in welcher der Leistungsschalter 24 ausgeschaltet ist, und kann den niederohmigen Ausgang 36 während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter 24 eingeschaltet ist, sowie in jedem restlichen Teil der ersten Phase aktivieren, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in welcher der hochohmige Ausgang 34 aktiviert ist. Anders gesagt kann der Treiber 22 während eines Schaltzyklus bewirken, dass sich der Leistungsschalter 24 zuerst bei aktiviertem niederohmigem Ausgang 36 ausschaltet (z. B. um die bestmögliche Effizienz zu erzielen), und danach kann der Treiber 22 nach einer kurzen Verzögerungszeit (z. B. 500 ns) bewirken, dass der Leistungsschalter 24 das Ausschalten bei aktiviertem hochohmigem Ausgang 34 fertigstellt (z. B. zum Schutz vor harten Kommutierungen). Der Treiber 22 kann den hochohmigen Ausgang aktiviert halten, bis der Treiber 22 bewirkt, dass der Leistungsschalter 24 wieder eingeschaltet wird (z. B. zum weiteren Schutz vor harten Kommutierungen). An dem Punkt im Schaltzyklus, an dem der Treiber 22 bewirkt, dass sich der Leistungsschalter 24 wieder einschaltet, kann der Treiber 22 den niederohmigen Ausgang 36 wieder aktivieren (z. B. um einen verbesserten Wirkungsgrad zu erreichen) und den niederohmigen Ausgang 36 für den restlichen Schaltzyklus aktiviert halten.
  • Wenn die hochohmigen Ausgänge 34 und 35 aktiviert sind, schalten die Treiber 22 und 23 die Leistungsschalter 24 und 25 langsamer ein oder schalten die Leistungsschalter 24 und 25 langsamer aus, indem sich die jeweiligen Gateanschlüsse der Leistungsschalter 24 und 25 hochohmig koppeln, um die jeweiligen Gateanchlüsse auf ein niedriges Potential des Treibers zu bringen. Umgekehrt können die Treiber 22 und 23 die Leistungsschalter 24 und 25 schneller einschalten und ausschalten (d. h. mit einem Gatesignal, das kürzere Verzögerungszeiten sowie eine höhere Spannungsänderungsrate (z. B. dv/dt) aufweist), wenn die niederohmigen Ausgänge 36 und 37 aktiviert sind.
  • Gemäß Techniken dieser Offenbarung aktivieren und deaktivieren die Steuereinheit 12, der Treiber 22 und der Treiber 23 alleine oder kombiniert die Ausgänge 34–37 auf unterschiedliche Weise, um einen passiven und/oder einen aktiven Schutzmechanismus zum Schutz der Leistungsschalter 24 und 25 vor harten Kommutierungsereignissen zu implementieren. Einzelheiten des passiven und aktiven Schutzmechanismus sowie die unterschiedlichen Weisen, auf welche die Steuereinheit 12 und die Treiber 22 und 23 die Ausgänge 34–37 steuern können, werden unten unter Bezugnahme auf die zusätzlichen FIG. beschrieben.
  • Zum Beispiel kann die Steuereinheit 12 während des Implementierens eines passiven Schutzmechanismus den Treiber 22 konfigurieren, um den hochohmigen Ausgang 34 immer dann zu verwenden, wenn der Treiber 22 bewirkt, dass der Leistungsschalter 24 in einem eingeschalteten Zustand betrieben wird, und um den niederohmigen Ausgang 36 immer dann zu verwenden, wenn der Treiber 22 bewirkt, dass der Leistungsschalter 24 in einem ausgeschalteten Zustand betrieben wird. Auf ähnliche Weise kann die Steuereinheit 12 den Treiber 23 konfigurieren, um den hochohmigen Ausgang 35 oder den niederohmigen Ausgang 37 abhängig davon zu verwenden, ob der Treiber 22 bewirkt, dass der Leistungsschalter 24 in einem ausgeschalteten oder eingeschalteten Zustand betrieben wird.
  • Während des Implementierens eines aktiven Schutzmechanismus kann die Steuereinheit 12 zuerst feststellen, ob das Auftreten eines harten Kommutierungsereignisses während eines anschließenden Schaltzyklus wahrscheinlich ist, und wenn dies der Fall ist, eine oder mehrere Gegenmaßnahmen aktivieren, die das bevorstehende harte Kommutierungsereignis oder zumindest das Beschädigen der Leistungsschalter 24 und 25 durch dieses verhindern. Zum Beispiel kann die Steuereinheit 12, nach dem Feststellen, dass der Leistungsschalter 25 immer noch „im Sperrbetriebsmodus“ betrieben wird, wenn der Leistungsschalter 24 in Kürze eingeschaltet wird, bewirken, dass der Treiber 23 den hochohmigen Ausgang 35 aktiviert, um den Leistungsschalter 24 davor zu schützen, von einem bevorstehenden harten Kommutierungsereignis beschädigt zu werden, das in Folge dessen wahrscheinlich auftritt. In einigen Beispielen kann die Steuereinheit, nach dem Feststellen, dass der Leistungsschalter 25 immer noch im Sperrbetriebsmodus betrieben wird und auf seiner Bodydiode leitet, wenn der Leistungsschalter 24 gerade eingeschaltet wird, bewirken, dass der Treiber 22 den Leistungsschalter 24 langsamer einschaltet (z. B. durch das Aktivieren des hochohmigen Ausgangs 34), um zu versuchen, das Spannungsüberschwingen zu begrenzen, das durch das harte Kommutierungsereignis verursacht wird. Nach dem Feststellen, dass der Leistungsschalter 25 immer noch im Sperrbetriebsmodus betrieben wird und auf seiner Bodydiode leitet, wenn der Leistungsschalter 24 an der Reihe ist, eingeschaltet zu werden, kann die Steuereinheit in einigen Beispielen bewirken, dass der Treiber 22 das Einschalten des Leistungsschalters 24 verzögert und den Leistungsschalter 24 in einem ausgeschalteten Zustand hält, um zu versuchen, das Auftreten eines harten Kommutierungsereignisses zu verhindern, indem dem Leistungsschalter 25 mehr Zeit zur Verfügung gestellt wird, um seine Sperrverzögerungsladung zu rekombinieren. Nach dem Feststellen, dass der Leistungsschalter 25 immer noch im Sperrbetriebsmodus betrieben wird und auf seiner Bodydiode leitet, wenn der Leistungsschalter 24 an der Reihe ist, eingeschaltet zu werden, kann die Steuereinheit in einigen Beispielen bewirken, dass der Treiber 22 das Einschalten des Leistungsschalters 24 verzögert und den Leistungsschalter 24 in einem ausgeschalteten Zustand hält, während er gleichzeitig auch kurz den Leistungsschalter 25 einschaltet, um zu versuchen, das Auftreten eines harten Kommutierungsereignisses zu verhindern.
  • 2 ist ein Flussdiagramm, welches die Operationen 100 eines beispielhaften passiven Schutzmechanismus darstellt, um die Leistungsschalter 24 und 25 gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung vor einem harten Kommutierungsereignis an den Leistungsschaltern 24 und 25 zu schützen. 2 wird im Kontext von 1 beschrieben. Um die Beschreibung zu vereinfachen, werden die Operationen 100 vorrangig als von der Steuereinheit 12 durchgeführt beschrieben. In einigen Beispielen können die Operationen 100 jedoch von jedem der Treiber 22 und 23 alleine oder in Kombination mit der Steuereinheit 12 durchgeführt werden.
  • Die Operationen 100 stellen eine nicht prädiktive Weise dar, auf welche das System 1 die Leistungsschalter 24 und 25 vor harten Kommutierungsereignissen schützen können. Die Operationen 100 beruhen nicht auf einem Feststellen, ob ein hartes Kommutierungsereignis auftreten kann oder nicht. Stattdessen, um die Leistungsschalter 24 und 25 vor harten Kommutierungen zu schützen, können die Operationen 100 vom System 1 durchgeführt werden, um die Leistungsschalter 24 und 25 vor harten Kommutierungsereignissen zu schützen, indem der Treiber 22 gemäß dem aktuellen Betriebszustand des Leistungsschalters 24 konfiguriert wird und indem der Treiber 23 gemäß dem aktuellen Betriebszustand des Leistungsschalters 25 konfiguriert wird. Der Kürze halber beschreibt das folgende Beispiel die Operationen 100 so, dass sie von der Steuereinheit 12 während eines Schaltzyklus durchgeführt werden, wenn der Leistungsschalter 25 gerade ausgeschaltet wird und der Leistungsschalter 24 gerade eingeschaltet wird; dieselben Operationen 100 treffen jedoch auf ähnliche Weise auf Situationen zu, in denen der Leistungsschalter 24 gerade ausgeschaltet wird und der Leistungsschalter 25 gerade eingeschaltet wird.
  • Im Beispiel aus 2 wird die Steuereinheit gemäß einem passiven Schutzmechanismus betrieben, um die Leistungsschalter 24 und 25 vor harten Kommutierungsereignissen zu schützen, indem sie zuerst feststellt, ob einer der Leistungsschalter 24 oder 25 des Leistungsschaltkreises 6 gerade ausgeschaltet wird (102). Zum Beispiel steuert die Steuereinheit 12 den Leistungsschaltkreis 6 gemäß Modulationstechniken, um Energie von der Quelle 2 zur Last 4 zu transportieren. Während eines Schaltzyklus der Leistungsschalter 24 und 25 kann die Steuereinheit 12 bewirken, dass der Leistungsschalter 24 in einem ausgeschalteten Zustand betrieben wird, während sie auch bewirkt, dass der Leistungsschalter 25 in einem eingeschalteten Zustand betrieben wird. Am Ende des Schaltzyklus und am Beginn eines nächsten Schaltzyklus kann die Steuereinheit 12 bewirken, dass der Leistungsschalter 24 in einem eingeschalteten Zustand betrieben wird, nachdem sie zuerst bewirkt hat, dass der Leistungsschalter 25 ausgeschaltet wird.
  • In Reaktion auf das Feststellen, dass der Leistungsschalter 25 gerade ausgeschaltet wird (102), kann die Steuereinheit 12 sicherstellen, dass der Leistungsschalter mit einem erhöhten Wirkungsgrad ausgeschaltet wird, indem sie bewirkt, dass der Leistungsschalter 25 zumindest anfänglich mit einer geringen Ausgangsimpedanz ausgeschaltet wird. Die Steuereinheit 12 kann gegen Ende des Ausschaltens des Schalters 25 oder danach über die Verbindung 16 ein Steuersignal ausgeben, welches den niederohmigen Ausgang 37 des Treibers 23 aktiviert (104).
  • Während der Leistungsschalter 25 immer noch ausgeschaltet wird, kann die Steuereinheit 12 bewirken, dass der Leistungsschalter 25 das Ausschalten mit einer hohen Ausgangsimpedanz fertigstellt, um den Leistungsschalter 25 vor einem harten Kommutierungsereignis zu schützen, das während oder nach dem Ausschalten auftreten kann. Anders gesagt kann die Steuereinheit 12 über die Verbindung 16 ein Steuersignal ausgeben, das den hochohmigen Ausgang 35 des Treibers 23 aktiviert (108), bevor der Leistungsschalter 25 das Ausschalten fertigstellt. Die Steuereinheit 12 kann den Treiber 23 konfigurieren, sodass dieser weiterhin auf den hochohmigen Ausgang 35 zurückgreift, während der Leistungsschalter 25 ausgeschaltet bleibt, um den Leistungsschalter 25 weiter vor harten Kommutierungsereignissen zu schützen.
  • Wenn der hochohmige Ausgang 35 aktiviert ist, kann das Gate des Leistungsschalters 25 relativ hochohmig an die Masse des Treibers 23 gekoppelt sein. Dementsprechend kann der Leistungsschalter 25, wenn eine harte Kommutierung der Bodydiode des Leistungsschalters 25 auftritt, seinen Vorwärtsleitungskanal in Reaktion auf ein durch eine Spannungsänderung (dv/dt) ausgelöstes Einschalten aufgrund der Sperreigenkapazität des Leistungsschalters 25 einschalten. Auf diese Weise ist der hier beschriebene passive Schutzmechanismus durch das Aktivieren des hochohmigen Ausgangs 35, um das automatische Einschalten des Leistungsschalters 25 zu veranlassen, anderen Schutzmechanismustypen ähnlich, die integrierte Gatewiderstände verwenden, vermeidet aber die Effizienznachteile, die von diesen anderen Schutzmechanismustypen verursacht werden und während des Normalbetriebs auftreten.
  • In einigen Beispielen kann die Steuereinheit 12 bewirken, dass der Treiber 23 den hochohmigen Ausgang 35 nach einer festen oder programmierbaren Verzögerung aktiviert, nachdem der Leistungsschalter 25 sich auszuschalten beginnt (106). Anders gesagt kann die Steuereinheit 12 bewirken, dass der Treiber 23 den hochohmigen Ausgang 35 während zumindest eines Teils einer ersten Schaltzyklusphase aktiviert, in welchem der Leistungsschalter 25 ausgeschaltet ist, und kann bewirken, dass der Treiber 23 den niederohmigen Ausgang 37 sowohl während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter 25 eingeschaltet ist, als auch während jeglichen restlichen Teils der ersten Phase aktiviert, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in dem der hochohmige Ausgang 37 aktiviert ist.
  • Zuletzt kann die Steuereinheit 12 am Ende des Schaltzyklus feststellen, dass der Leistungsschalter 25 eingeschaltet wird (110), und zur Verbesserung der Effizienz kann die Steuereinheit 12 bewirken, dass der Treiber 23 den niederohmigen Ausgang 37 aktiviert (112). Zum Beispiel kann die Steuereinheit zu Beginn des nächsten Schaltzyklus zuerst bewirken, dass der Leistungsschalter 24 ausgeschaltet wird (z. B. bei anfänglich aktiviertem niederohmigem Ausgang 36 des Treibers 22) und dann das Ausschalten bei aktiviertem hochohmigem Ausgang 34 des Treibers 22 fertigstellen. Danach kann die Steuereinheit 12 bewirken, dass der Treiber 23 den Leistungsschalter 25 ausschaltet, wobei der niederohmige Ausgang 37 aktiviert ist, sodass der Treiber 23 den Leistungsschalter 25 mit der bestmöglichen Effizienz einschaltet.
  • Der passive Schutzmechanismus, der den Operationen 100 zugeordnet ist, kann mit anderen Schutzmechanismustypen kombiniert werden. Zum Beispiel können die Leistungsschalter 24 und 25 zusätzlich zu dem passiven Mechanismus Techniken unterworfen werden, welche die Lebensdauer relativ wenig verkürzen, um eine geringe oder keine Erhöhung des den Schaltern 24 und 25 zugeordneten RDSON zu erzeugen. Ebenso kann die Integration eines kleinen Gateeigenwiderstandes in die Leistungsschalter 24 und 25 oder die Kopplung eines kleinen Bereiches des Leistungsschalters 24 oder 25 mit einem Gateeigenwiderstand in Kombination mit dem oben beschriebenen passiven Mechanismus effizient genutzt werden.
  • 3A–3C sind Flussdiagramme, welche die Operationen 200 eines beispielhaften aktiven Schutzmechanismus zum Schutz der Leistungsschalter 24 und 25 vor harten Kommutierungsereignissen gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellen. 3A–3C werden im Kontext von 1 beschrieben. Zwecks der einfacheren Beschreibung werden die Operationen 200 vorrangig so beschrieben, dass sie von der Steuereinheit 12 durchgeführt werden. In einigen Beispielen können die Operationen 200 jedoch von jedem der Treiber 22 und 23 allein oder in Kombination mit der Steuereinheit 12 durchgeführt werden. Im Gegensatz zum unter Bezugnahme auf die Operationen 100 aus 2 beschriebenen passiven Schutzmechanismus, kann der den Operationen 200 zugeordnete aktive Schutzmechanismus 200 dem System 1 eine Möglichkeit bereitstellen, um zuerst zu prognostizieren, ob das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, bevor Maßnahmen ergriffen werden oder das Ergreifen von Maßnahmen unterlassen wird, um die Leistungsschalter 24 und 25 vor harten Kommutierungsereignissen zu schützen.
  • 3A zeigt die Operationen 200. 3B stellt eine detailliertere Ansicht der Operation 202 der Operationen 200 aus 3A dar, und 3C stellt eine detailliertere Ansicht der Operation 204 der Operationen 200 aus 3A dar. Entsprechende Stellen der Flussdiagramme aus 3A–3C werden mit den Kennzeichen „START“, „A“ und „B“ bezeichnet.
  • Im Beispiel in 3A kann die Steuereinheit 12 feststellen, ob das Auftreten eines harten Kommutierungsereignisses an jedem der Leistungsschalter 24 oder 25 während eines zukünftigen (z. B. eines nächsten) Schaltzyklus wahrscheinlich ist (202). Die Steuereinheit 12 kann auf eine beliebige der unten unter Bezugnahme auf 3B und die zusätzlichen FIG. beschriebenen Weisen feststellen, ob während des Einschaltens eines Leistungsschalters in Kürze ein hartes Kommutierungsereignis auftritt. Beispielsweise kann, als ein Beispiel, die Steuereinheit 12 feststellen, ob ein hartes Kommutierungsereignis in Kürze auftreten wird, indem sie die Richtung des Stroms analysiert, der an jedem der Leistungsschalter 24 und 25 fließt.
  • Die Steuereinheit 12 kann feststellen, dass in Kürze ein hartes Kommutierungsereignis auftreten wird, wenn die Richtung oder Polarität der Ströme an jedem der Schalter 24 und 25 anzeigt, dass einer der Schalter 24 und 25 auf seiner Bodydiode leitet, während der andere, entgegengesetzte der Schalter 24 und 25 gerade eingeschaltet wird. Zum Beispiel kann die Steuereinheit 12 folgern, dass das Auftreten einer harten Kommutierung in Folge des Einschaltens nicht wahrscheinlich ist, wenn einer der Schalter 24 und 25 auf seiner Bodydiode leitet und ebenfalls in Kürze eingeschaltet wird (z. B. bevor der Strom durch die Bodydiode seine Richtung (d. h. Polarität)) ändert. Die Steuereinheit 12 kann jedoch folgern, dass das Auftreten einer harten Kommutierungsereignisbedingung (z. B. eine Stromspitze) wahrscheinlich ist, wenn einer der Schalter 24 oder 25 auf seiner Bodydiode leitet, während der andere, entgegengesetzte der Schalter 24 und 25 gerade eingeschaltet wird.
  • In Reaktion auf das Feststellen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, kann die Steuereinheit 12 eine Gegenmaßnahme gegen harte Kommutierung aktivieren (204), um das potentielle, wahrscheinlich auftretende, harte Kommutierungsereignis zu verhindern oder zumindest den durch dieses verursachten Schaden reduzieren. Verschiedene Beispiele von Gegenmaßnahmen werden unten unter Bezugnahme auf 3C und die zusätzlichen FIG. beschrieben. In einigen Beispielen kann die Steuereinheit 12 den Leistungsschalter, der im Sperrbetriebsmodus ist, mit einem hochohmigen Ausgangssignal von einem Treiber ansteuern. In einigen Beispielen kann die Steuereinheit 12 unter Verwendung eines hochohmigen Ausgangssignals eines Treibers anstelle eines niederohmigen Ausgangssignals eines Treibers den Leistungsschalter ansteuern, der gerade eingeschaltet wird, um die Rate zu verlangsamen, mit der der Schalter eingeschaltet wird. In einigen Beispielen kann die Steuereinheit 12 den Leistungsschalter einschalten, der bereits im Sperrbetriebsmodus betrieben wird (z. B. für einen halben Schaltzyklus), um das Auftreten des harten Kommutierungsereignisses zu verhindern. In einigen Beispielen kann die Steuereinheit das Einschalten des Leistungsschalters verzögern, der an der Reihe ist, eingeschaltet zu werden, um das Auftreten des harten Kommutierungsereignisses zu verhindern.
  • In Reaktion auf das Feststellen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist, kann die Steuereinheit das Aktivieren einer Gegenmaßnahme gegen harte Kommutierung unterlassen und stattdessen einen niederohmigen Ausgang 37 des Treibers 23 aktivieren (206), um es dem Leistungsschalter 25 zu erlauben, so effizient wie möglich und ohne Rücksicht auf harte Kommutierungen betrieben zu werden. Anders gesagt kann die Steuereinheit 12 die niederohmigen Ausgänge 36 und 37 der Treiber 22 und 23 immer dann aktivieren oder deren Aktivierung aufrechterhalten, wenn die Steuereinheit 12 feststellt, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus nicht wahrscheinlich ist.
  • Im Allgemeinen ist 3B ein detaillierteres Beispiel der in 3A gezeigten Operation 202. Im Beispiel in 3B kann die Steuereinheit 12 in einer beliebigen Kombination dreier Weisen feststellen, ob das Auftreten eines harten Kommutierungsereignisses an den Leistungsschaltern 24 und 25 während eines zukünftigen Schaltzyklus wahrscheinlich ist (202). 3B zeigt, dass das System 1 zuerst verschiedene elektrische Charakteristiken des Kommutierungskreises des Systems 1 misst (208A–280C), damit das System 1 eine Feststellung treffen kann, ob das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist (212) oder nicht (214), um festzustellen ob einer der Leistungsschalter des Kommutierungskreises im Sperrbetriebsmodus ist, während der andere, entgegengesetzte Schalter im selben Zweig der Halbbrücke des Kommutierungskreises in Kürze eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt (210).
  • Im Beispiel in 3B kann die Steuereinheit 12 die Richtung des Stromflusses zwischen dem Schaltknoten 32 und dem Resonanzkondensator 26 sowie die jeweiligen Betriebszustände der Leistungsschalter 24 und 25 feststellen (208A). Auf Basis der Richtung des Stromflusses zwischen dem Schaltknoten 32 und dem Resonanzkondensator 26 sowie der jeweiligen Betriebszustände kann die Steuereinheit 12 folgern, ob einer der Schalter 24 und 25 gerade im Sperrbetriebsmodus betrieben wird, während der andere der Schalter 24 und 25 gerade über seinen Vorwärtsleitungskanal leitet (210).
  • Zum Beispiel kann die Steuereinheit 12 Informationen über die Richtung des Stromflusses zwischen dem Schaltknoten 32 und dem Resonanzkondensator 26 von der Messeinheit 14 empfangen. In diesem Beispiel kann die Messeinheit 14 eine(r) oder mehrere Stromsensoren oder Vorrichtungen sein, die über die Verbindung 17 die Polarität oder Richtung des Stromes, der zwischen dem Schaltknoten 32 und dem Kondensator 26 fließt, messen können. Die Messeinheit 14 kann von der Verbindung 17 die Richtung des Stromes abfühlen, der zwischen dem Schaltknoten 32 und dem Resonanzkondensator 26 fließt, und der Steuereinheit die Informationen über die Verbindung 18B bereitstellen. In einigen Beispielen können die Leistungsschalter 24 und 25 monolithisch integrierte Stromsensoren umfassen, von welchen die Messeinheit 14 die Richtung und den Pegel des Stroms detektieren kann, der durch jeden der Leistungsschalter 24 und 25 fließt.
  • Auf Basis der von der Messeinheit 14 empfangenen Informationen bezüglich der Richtung des Stromes, der zwischen dem Schaltknoten 32 und dem Resonanzkondensator 26 fließt, können die Steuereinheit 12 und/oder die Treiber 22 und 23 den Betriebszustand jedes der Leistungsschalter 24 und 25 feststellen. Da die Steuereinheit 12 zum Beispiel das Gateansteuerungssignal ausgibt, kann die Steuereinheit 12 feststellen, ob der Strom durch die Bodydiode des Schalters fließt, der nach Angabe des Gateansteuerungssignals ausgeschaltet sein sollte. Auf ähnliche Weise können, weil die Treiber 22 und 23 das Gateansteuerungssignal empfangen, die Treiber 22 und 23 feststellen, ob der Strom durch die Bodydiode des Schalters fließt, der nach Angabe des Gateansteuerungssignals ausgeschaltet sein sollte, oder als Vorwärtsstrom durch den anderen Schalter fließt, der nach Angabe des Gateansteuerungssignals eingeschaltet sein sollte.
  • Auf Basis der von der Messeinheit 14 empfangenen Informationen bezüglich der Richtung des Stromes, der zwischen dem Schaltknoten 32 und dem Resonanzkondensator 26 fließt, gekoppelt mit einer Feststellung der Betriebszustände der Leistungsschalter 24 und 25, kann die Steuereinheit 12 feststellen, ob der Schalter 24 gerade im Sperrbetriebsmodus betrieben wird, während der Schalter 25 in Kürze eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt, oder ob der Schalter 25 gerade im Sperrbetriebsmodus betrieben wird, während der Schalter 24 in Kürze eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt (210). Wenn eine der Bedingungen zutrifft, kann die Steuereinheit 12 feststellen, dass das Auftreten eines harten Kommutierungsereignisses während eines zukünftigen (z. B. anschließenden) Schaltzyklus wahrscheinlich ist (212), und wenn keine der Bedingungen zutrifft, kann die Steuereinheit 12 feststellen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist (214). Betrachten wir zum Beispiel die folgenden vier Fälle, in denen die Steuereinheit 12 feststellen kann, ob das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, wenn einer der Leistungsschalter 24 und 25 in einem eingeschalteten Zustand betrieben wird.
  • In einem ersten Fall kann die Steuereinheit 12 feststellen, dass am Schaltknoten 32 ein Strom vom Kondensator 26 in die Halbbrücke fließt, wenn das dem Leistungsschalter 24 zugeordnete Gateansteuerungssignal den Leistungsschalter 24 ansteuert, sodass dieser eingeschaltet ist. Auf Basis der Feststellung, dass der Strom in die Halbbrücke fließt und dass der Leistungsschalter 24 eingeschaltet ist, kann die Steuereinheit 12 folgern, dass der Strom durch die Bodydiode des Leistungsschalters 24 fließen muss, während der Leitungskanal parallel zur leitenden Bodydiode des Leistungsschalters 24 bereits eingeschaltet ist.
  • Dementsprechend kann die Steuereinheit 12 darauf schließen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, wenn der Schalter 25 in Kürze eingeschaltet wird, bevor der Strom seine Richtung ändert (was er im Normalbetrieb tun sollte).
  • In einem zweiten Fall kann die Steuereinheit 12 feststellen, dass am Schaltknoten 32 ein Strom vom Kondensator 26 in die Halbbrücke fließt, wenn das dem Leistungsschalter 25 zugeordnete Gateansteuerungssignal den Leistungsschalter 25 ansteuert, sodass dieser eingeschaltet ist. Auf Basis der Feststellung, dass der Strom in die Halbbrücke fließt und der Leistungsschalter 25 eingeschaltet ist, kann die Steuereinheit 12 folgern, dass der Strom durch den Vorwärtsleitungskanal des Leistungsschalters 25 fließt und darauf schließen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist.
  • Die Steuereinheit 12 kann feststellen, dass am Schaltknoten 32 ein Strom aus der Halbbrücke heraus und in den Kondensator 26 fließt, wenn das dem Leistungsschalter 24 zugeordnete Gateansteuerungssignal den Leistungsschalter 24 ansteuert, sodass dieser eingeschaltet ist. Auf Basis der Feststellung, dass der Strom aus der Halbbrücke herausfließt und dass der Leistungsschalter 24 eingeschaltet ist, kann die Steuereinheit 12 folgern, dass der Strom durch den Vorwärtsleitungskanal des Leistungsschalters 24 fließt und darauf schließen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist.
  • Die Steuereinheit 12 kann feststellen, dass am Schaltknoten 32 ein Strom aus der Halbbrücke heraus und in den Kondensator 26 fließt, wenn das dem Leistungsschalter 25 zugeordnete Gateansteuerungssignal den Leistungsschalter 25 ansteuert, sodass dieser eingeschaltet ist. Auf Basis der Feststellung, dass der Strom aus der Halbbrücke herausfließt und dass der Leistungsschalter 25 eingeschaltet ist, kann die Steuereinheit 12 folgern, dass der Strom durch die Bodydiode des Leistungsschalters 25 fließt und dass der Leitungskanal parallel zur leitenden Bodydiode des Leistungsschalters 25 bereits eingeschaltet ist. Dementsprechend kann die Steuereinheit darauf schließen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, wenn der Schalter 24 in Kürze eingeschaltet wird, bevor der Strom seine Richtung ändert (was er im Normalbetrieb tun sollte).
  • Betrachten wir auf ähnliche Weise die folgenden zusätzlichen Fälle, in denen die Steuereinheit 12 feststellen kann, ob das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, wenn einer der Leistungsschalter 24 und 25 in einem ausgeschalteten Zustand betrieben wird. In einem ersten Fall kann die Steuereinheit 12 auf Basis des dem Leistungsschalter 25 zugeordneten Gateansteuerungssignals feststellen, dass der Leistungsschalter 25 ausgeschaltet ist, und ebenfalls feststellen, dass Strom vom Kondensator 26 in den Schaltknoten 32 fließt. In Reaktion auf das Feststellen, dass der Leistungsschalter 25 ausgeschaltet ist und Strom in den Schaltknoten 32 fließt, kann die Steuereinheit 12 feststellen, dass die Bodydiode des Leistungsschalters 24 gerade leitet. Die Steuereinheit 12 kann feststellen, dass wenn der Leistungsschalter 25 eingeschaltet ist, während die Bodydiode des Leistungsschalters 24 gerade leitet (210), dass das Auftreten eines harten Kommutierungsereignisses an der Bodydiode des Leistungsschalters 24 wahrscheinlich ist (212) und eine Gegenmaßnahme aktivieren, um zu verhindern dass das harte Kommutierungsereignis auftritt und/oder zumindest sein Schadenspotential für den Leistungsschaltkreis 6 reduzieren.
  • In einem zweiten Fall kann die Steuereinheit 12 auf Basis des dem Leistungsschalter 24 zugeordneten Gateansteuerungssignals feststellen, dass der Leistungsschalter 24 ausgeschaltet ist und der Strom aus dem Schaltknoten heraus und in den Kondensator 26 fließt. Auf Basis der Feststellung, dass der Leistungsschalter 24 ausgeschaltet ist und Strom aus dem Schaltknoten 32 herausfließt, kann die Steuereinheit 12 feststellen, dass die Bodydiode des Leistungsschalters 25 gerade leitet. Die Steuereinheit 12 kann feststellen, dass das Auftreten eines harten Kommutierungsereignisses an der Bodydiode des Leistungsschalters 25 wahrscheinlich ist (212), wenn der Leistungsschalter 24 eingeschaltet ist, während die Bodydiode des Leistungsschalters 25 leitet (210), und kann eine Gegenmaßnahme aktivieren, um zu verhindern, dass das harte Kommutierungsereignis auftritt und/oder zumindest sein Schadenspotential für den Leistungsschaltkreis 6 reduzieren.
  • Im Beispiel in 3B kann die Steuereinheit 12 die Richtung oder Polarität des Stroms feststellen, der durch die Leistungsschalter 24 und 25 fließt (208B), und auf Basis der Richtung des Stroms, der durch die Leistungsschalter 24 und 25 fließt, kann die Steuereinheit 12 feststellen, ob das Auftreten eines harten Kommutierungsereignisses während des nächsten Schaltzyklus wahrscheinlich ist (202). Zum Beispiel kann die Steuereinheit 12 Informationen von der Messeinheit 14 empfangen, welche die Richtung oder Polarität des durch jeden der Leistungsschalter 24 und 25 fließenden Stromes anzeigen. In einigen Beispielen können die Leistungsschalter 24 und 25 integrierte Schaltkreisspiegel, Abfühl-MOSFETs, Abfühlwiderstände, Hallsensoren etc. umfassen, aus denen die Messeinheit 14 die durch jeden der Leistungsschalter 24 und 25 fließenden Ströme abfühlen kann. Die Messeinheit 14 kann über die Verbindung 18B der Steuereinheit 12 eine Angabe über die Richtung des durch die Leistungsschalter 24 und 25 fließenden Stromes bereitstellen, aus welcher die Steuereinheit 12 feststellen kann, ob einer der Leistungsschalter 24 und 25 im Sperrbetriebsmodus ist, während der andere, entgegengesetzte der Leistungsschalter 24 und 25 in Kürze eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt (210). Zum Beispiel kann die Steuereinheit 12 darauf schließen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, wenn die Richtung des durch den Leistungsschalter 24 fließenden Stromes anzeigt, dass der Leistungsschalter 24 im Sperrbetriebsmodus betrieben wird, wenn der Leistungsschalter 25 in Kürze eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt. Die Steuereinheit 12 kann darauf schließen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist, wenn die Richtung des durch den Leistungsschalter 25 fließenden Stromes anzeigt, dass stattdessen der Leistungsschalter 25 im Sperrmodus betrieben wird, wenn der Leistungsschalter 24 in Kürze eingeschaltet wird und über seinen Vorwärtsleitungskanal zu leiten beginnt (210).
  • In Reaktion auf das Feststellen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist (212), kann die Steuereinheit 12 eine Gegenmaßnahme aktivieren, um das harte Kommutierungsereignis zu verhindern und/oder zumindest sein Schadenspotential für den Leistungsschaltkreis 6 zu reduzieren. Andernfalls kann die Steuereinheit 12 feststellen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist (214) und das Aktivieren einer Gegenmaßnahme unterlassen (und kann z. B. das Verwenden der niederohmigen Ausgänge 34 und 37 der Treiber 22 und 23 aktivieren oder fortführen, um die Betriebseffizienz aufrechtzuerhalten).
  • Im Beispiel in 3B kann die Steuereinheit 12 einen Spannungsabfall an einem der Leistungsschalter 24 und 25 sowie den Spannungsabfall an der Gleichstromverbindung des Leistungsschaltkreises 6 messen (208C), um zu folgern, ob einer der Leistungsschalter 24 und 25 gerade auf seiner jeweiligen Bodydiode leitet und daher im Sperrbetriebsmodus betrieben wird.
  • Zum Beispiel kann die Steuereinheit 12 Informationen von der Messeinheit 14 empfangen, welche die Spannung auf lediglich einem der Leistungsschalter 24 und 25 sowie die Gleichstromverbindungsspannung anzeigt. Als ein Beispiel können die Informationen, die von der Messeinheit 14 erhalten werden, der Steuereinheit 12 anzeigen, dass die Gleichstromverbindungsspannung etwa 380 V ist und dass die Spannung am Leistungsschalter 24300 V ist. Unter Verwendung der Informationen über die Spannung am Leistungsschalter 24 und die Gleichstromverbindungsspannung kann die Steuereinheit 12 feststellen, dass die restliche Gleichstromverbindungsspannung (d. h. 80 V) am Leistungsschalter 25 ist und daher feststellen, dass die Spannung am Leistungsschalter 25 nicht negativ ist. Die Steuereinheit 12 kann darauf schließen, dass der Leistungsschalter 25 nicht im Sperrbetriebsmodus betrieben wird, wenn der Leistungsschalter 25 bereits in einem ausgeschalteten Zustand betrieben wird, während die Spannung am Leistungsschalter 25 nicht negativ ist.
  • Als ein Beispiel können die von der Messeinheit 14 erhaltenen Informationen anzeigen, dass die Gleichspannungsverbindungsspannung etwa 380 V ist, und dass die Spannung am Leistungsschalter 24 größer als 380 V ist. Unter Verwendung der Informationen über die Spannung am Leistungsschalter 24 und die Gleichspannungsverbindungsspannung kann die Steuereinheit 12 feststellen, dass die Spannung am Leistungsschalter 25 negativ ist. Die Steuereinheit 12 kann daraus schließen, dass der Leistungsschalter 25 bereits im Sperrbetriebsmodus betrieben wird, wenn der Leistungsschalter 25 bereits in einem ausgeschalteten Zustand betrieben wird, wenn die Spannung am Leistungsschalter 25 negativ ist.
  • Im Beispiel in 3B kann die Steuereinheit 12 den Spannungsabfall an jedem der Leistungsschalter 24 und 25 messen (208C), um zu folgern, ob einer der Leistungsschalter 24 und 25 gerade auf seiner jeweiligen Bodydiode leitet und daher im Sperrbetriebsmodus ist oder nicht. Zum Beispiel kann die Steuereinheit 12 Informationen von der Messeinheit 14 empfangen, welche den Spannungsabfall an jedem der Leistungsschalter 24 und 25 anzeigen. Die Steuereinheit 12 kann feststellen, dass ein negativer Spannungsabfall an einem beliebigen Leistungsschalter eine Angabe dafür ist, dass der jeweilige Leistungsschalter gerade auf seiner Bodydiode leitet (d. h. dass die Bodydiode des jeweiligen Leistungsschalters gerade leitet).
  • In Reaktion auf das Feststellen, dass die Spannung an einem der Leistungsschalter 24 und 25 negativ ist, wenn der andere, entgegengesetzt der Leistungsschalter 24 und 25 in Kürze eingeschaltet wird, kann die Steuereinheit feststellen, dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist (212). In Reaktion auf das Feststellen, dass die Spannung an einem der Leistungsschalter 24 und 25 nicht negativ ist, während der andere, entgegengesetzte der Leistungsschalter 24 und 25 in Kürze eingeschaltet wird, kann die Steuereinheit 12 umgekehrt feststellen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist.
  • Zusammenfassend kann die Steuereinheit 12 feststellen, wenn einer der Leistungsschalter 24 und 25 eingeschaltet ist, während der andere der Leistungsschalter 24 und 25 im Sperrbetriebsmodus ist (210), dass das Auftreten eines harten Kommutierungsereignisses wahrscheinlich ist (212) und kann eine Gegenmaßnahme aktivieren, um das harte Kommutierungsereignis zu verhindern und/oder zumindest sein Schadenspotential für den Leistungsschaltkreis 6 reduzieren. Andernfalls kann die Steuereinheit 12 feststellen, dass das Auftreten eines harten Kommutierungsereignisses nicht wahrscheinlich ist und das Aktivieren einer Gegenmaßnahme unterlassen (und kann z. B. die niederohmigen Ausgänge 34 und 37 der Treiber 22 und 23 aktivieren, um die Betriebseffizienz aufrechtzuerhalten).
  • 3C ist ein detaillierteres Beispiel der in 3A gezeigten Operation 204. Im Beispiel in 3C kann die Steuereinheit 12 eine Gegenmaßnahme gegen harte Kommutierung in jeglicher geeigneten Kombination der folgenden, unten unter Bezugnahme auf die Operationen (216A)–(216D) beschriebenen vier Arten aktivieren (204). Im Beispiel in 3C kann die Steuereinheit 12 nach dem Feststellen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist (202), einen hochohmigen Ausgang eines Treibers eines Schalters aktivieren, der gerade auf seiner Bodydiode leitet (216A), um den Schalter vor dem bevorstehenden harten Kommutierungsereignis zu schützen. Nach dem Feststellen, dass der Leistungsschalter 24 gerade auf seiner Bodydiode leitet und der Leistungsschalter 25 in Kürze eingeschaltet wird, um auf seinem Vorwärtsleitungskanal zu leiten, kann die Steuereinheit 12 zum Beispiel feststellen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist (202), und in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist, kann die Steuereinheit 12 den hochohmigen Ausgang 34 des Treibers 22 aktivieren, um die Leistungsschalter 24 und 25 vor einem harten Kommutierungsereignis zu schützen. In einigen Beispielen kann die Steuereinheit 12 zuerst den Leistungsschalter 24 ausschalten, bevor sie den hochohmigen Ausgang 34 aktiviert.
  • Nach dem Feststellen, dass der Leistungsschalter 25 gerade auf seiner Bodydiode leitet und der Leistungsschalter 24 in Kürze eingeschaltet wird, um auf seinem Vorwärtsleitungskanal zu leiten zu beginnen, kann die Steuereinheit 12 umgekehrt feststellen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist (202), und in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist, kann die Steuereinheit 12 den hochohmigen Ausgang 35 des Treibers 23 aktivieren, um die Leistungsschalter 24 und 25 vor dem bevorstehenden harten Kommutierungsereignis zu schützen. In einigen Beispielen kann die Steuereinheit zuerst den Leistungsschalter 25 ausschalten, bevor sie den hochohmigen Ausgang 35 aktiviert.
  • Auf diese Weise, wenn der hochohmige Ausgang 35 aktiviert ist, ist das Gate des Leistungsschalters 25 relativ hochohmig mit der Masse des Treibers 23 gekoppelt, sodass der Leistungsschalter 25 in Reaktion auf ein durch eine Spannungsänderung (dv/dt) ausgelöstes Einschalten aufgrund der Sperreigenkapazität des Leistungsschalters 25 automatisch seinen Vorwärtsleitungskanal einschaltet, wenn eine harte Kommutierung der Bodydiode des Leistungsschalters 25 auftritt (wie von der Steuereinheit 12 erwartet).
  • Durch das Minimieren harter Kommutierungsereignisse durch einen hochohmigen Ausgang kann ein Leistungsschalter unter harter Kommutierung seinen Vorwärtsleitungskanal einschalten, was durch eine hohe Änderungsrate der Spannung (z. B. dv/dt) auf der Drainelektrode ausgelöst wird. Dementsprechend kann die Überspannungsspitze am Leistungsschalter begrenzt werden, und es ist wahrscheinlicher, dass der Leistungsschalter kritische Bedingungen übersteht. Ferner kann die Steuereinheit 12 immer dann, wenn kein hartes Kommutierungsereignis im nächsten Schaltzyklus auftritt, dem Treiber befehlen, wieder auf ein niederohmiges Ausgangssignal zu schalten oder dieses aufrechtzuerhalten, und dadurch kann der Leistungsschalter effizient betrieben werden, indem der niederohmige Ausgang während des Normalbetriebs aktiviert ist. Darüber hinaus kann der durch das Minimieren harter Kommutierungsereignisse durch einen hochohmigen Ausgang die Lebensdauer des Leistungsschalters erhöhen.
  • Im Beispiel in 3C kann die Steuereinheit 12 nach den Feststellen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist (202), das Einschalten des Leistungsschalters verlangsamen, der nicht gerade auf seiner Bodydiode leitet (216B) und in Kürze eingeschaltet wird. Zum Beispiel besteht ein Weg, um das durch eine harte Kommutierung verursachte Spannungsüberschwingen zu minimieren, darin, das Einschalten des Leistungsschalters zu verlangsamen, der in Kürze eingeschaltet wird, um auf seinem Vorwärtsleitungskanal zu leiten zu beginnen. Ein Weg, um das Einschalten eines Schalters zu verlangsamen, besteht darin, den Schalter mit einem hochohmigen Ausgangssignal anstelle eines niederohmigen Ausgangssignals anzusteuern. Nach dem Feststellen, dass der Leistungsschalter 25 gerade auf seiner Bodydiode leitet und der Leistungsschalter 24 in Kürze eingeschaltet wird, kann die Steuereinheit 12 beispielsweise feststellen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist (202), und in Reaktion auf das Feststellen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist, kann die Steuereinheit den hochohmigen Ausgang 34 des Treibers 22 aktivieren, um das Schaltverhalten des Leistungsschalters 24 zu verlangsamen und/oder zu ändern, um den Schaden an den Leistungsschaltern 24 und 25 durch eine harte Kommutierung zu minimieren und/oder zu verhindern.
  • Im Beispiel in 3C kann die Steuereinheit 12 nach dem Bestimmen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist (202), beide Schalter einer Halbbrücke im ausgeschalteten Zustand betreiben oder es anderweitig unterlassen, den Schalter einzuschalten, der an der Reihe ist, eingeschaltet zu werden (z. B. für eine Hälfte eines Schaltzyklus) (216C). Anders gesagt kann die Steuereinheit 12 warten, bis der Schalter, der gerade auf seiner Bodydiode leitet, nicht mehr im Sperrbetriebsmodus betrieben wird, bevor sie feststellt, dass der andere Schalter sicher eingeschaltet werden kann, ohne eine harte Kommutierung zu verursachen. Wenn die Leistungsschalter 24 und 25 beide ausgeschaltet sind und der Leistungsschalter 25, der als nächstes an der Reihe ist, eingeschaltet zu werden, kann die Steuereinheit 12 warten, bis der/die dem Leistungsschalter 24 zugeordnete Strom und/oder Spannung nicht negativ ist, bevor dem Treiber 23 ein Treibersteuersignal bereitgestellt wird, das dem Treiber 23 befiehlt, den Leistungsschalter 25 einzuschalten.
  • Im Beispiel in 3C kann die Steuereinheit 12 nach dem Feststellen, dass das Auftreten eines harten Kommutierungsereignisses im nächsten Schaltzyklus wahrscheinlich ist (202), den Schalter, der gerade auf seiner Bodydiode leitet, für einen halben Schaltzyklus einschalten (216D) anstatt den Schalter einzuschalten, der an der Reihe ist, eingeschaltet zu werden. Anders gesagt kann die Steuereinheit 12 den Leistungsschalter, der gerade auf seiner Bodydiode leitet, für einen halben Schaltzyklus wieder einschalten, anstatt möglicherweise ein hartes Kommutierungsereignis zu bewirken, indem ein Leistungsschalter eingeschaltet wird, während der andere Leistungsschalter im Sperrbetriebsmodus ist, um das Auftreten eines harten Kommutierungsereignisses zu verhindern. Anders gesagt, wenn die Leistungsschalter 24 und 25 in einem ausgeschalteten Zustand betrieben werden und der Leistungsschalter 24 in einem Sperrbetriebsmodus ist, wenn der Leistungsschalter 25 an der Reihe ist, eingeschaltet zu werden, kann die Steuereinheit 12 den Leistungsschalter 24 für einen Teil des Schaltzyklus (z. B. einen Bruchteil eines Schaltzyklus, wie z. B. eine Hälfte, ein Viertel, ein Drittel etc.) wieder einschalten, um zu verhindern, dass das harte Kommutierungsereignis stattfindet.
  • In jedem Fall kann die Steuereinheit 12 eine beliebige Kombination der Gegenmaßnahmen gegen harte Kommutierung der Operationen 216A–216D aktivieren, um das wahrscheinlich auftretende harte Kommutierungsereignis zu verhindern oder zumindest den Schaden zu reduzieren, der durch dieses verursacht wird. Auf diese Weise können die Operationen 200 eine kosteneffektivere und einfachere Weise bereitstellen, auf welche ein Leistungsschaltkreis einen oder beide Schalter einer Halbbrücke zu schützen, ohne auf robustere und teurere MOSFETs zurückgreifen zu müssen.
  • 4–7 sind Blockdiagramme, die jeweils ein beispielhaftes System darstellen, das einen Leistungsschaltkreis umfasst, um einen Leistungsschalter gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung vor einem harten Kommutierungsereignis zu schützen. 4–7 werden unten im Kontext des Systems 1 aus 1 sowie der Operationen 100 und 200 aus 2 und 3A–3C beschrieben.
  • 4 zeigt ein System 340, welches ein Beispiel eines Treibers mit variabler Ausgangsimpedanz umfasst. Das System 340 aus 4 umfasst den Leistungsschaltkreis 6A, die Messeinheit 14A, die Leistungsschalter 24 und 25 sowie die Treiber 22 und 23A. Die Treiber 22 und 23A sind konfiguriert, um die Leistungsschalter 24 beziehungsweise 25 anzusteuern, um eine Spannung am Schaltknoten 32 zu variieren. Das System 340 umfasst ferner einen Gatewiderstand 21, der zwischen dem Gateanschluss des Leistungsschalters 25 und dem Ausgangsknoten 345 des Treibers 23A angeordnet ist.
  • Der Treiber 23A ist mit VCC und GND gekoppelt und umfasst die Eingangsknoten 342 und 344 sowie den Ausgangsknoten 345. Der Treiber 23A gibt über den Ausgangsknoten 345 ein Gatesignal aus, um zu bewirken, dass der Leistungsschalter 25 eingeschaltet oder ausgeschaltet wird. Am Eingangsknoten 342 kann der Treiber 23A Treibersteuersignale von einer Steuerung wie z. B. der Steuereinheit 12 aus 1 empfangen. Am Eingangsknoten 344 kann der Treiber 23A Informationen von der Messeinheit 14A empfangen, die verschiedene, dem System 340 zugeordnete Spannungscharakteristiken betrifft.
  • Der Treiber 23A umfasst die Transistoren 350A–350B, die Transistoren (z. B. Feldeffekttransistoren [FETs], Sperrschicht-Feldeffekttransistoren [JFETs], MOSFETs und Ähnliche) der Transistorstufe 362 sind. Der Treiber 23A umfasst auch den Transistor 352, welcher ein Transistor (z. B. FET, JFET, MOSFET und Ähnliches) der Transistorstufe 360 ist. Die Transistorsture 360 kann einen relativ hochohmigen Widerstand im Verglich zur Transistorstufe 362 aufweisen. Anders gesagt, wenn die Transistorstufe 360 aktiviert ist, kann der Treiber 23A am Ausgangsknoten 345 eine hochohmige Impedanz aufweisen (z. B. zwischen 5 und 100 Ohm). Alternativ dazu, wenn der Transistor 362 aktiviert ist, kann der Treiber 32A am Ausgangsknoten 345 eine niederohmige Impedanz aufweisen (z. B. zwischen 0,1 und 5 Ohm).
  • Der Treiber 23A umfasst eine Logikeinheit 348 zum Verarbeiten von Eingangssignalen zum Steuern des Ausgangssignals des Treibers 23A. Die Logikeinheit 348 kann einen beliebigen aus einem oder mehreren Mikroprozessoren, Multiplexern, arithmetischen Logikeinheiten (ALUs), Registern oder einer beliebigen anderen äquivalenten integrierten Logikschaltung sowie beliebige Kombinationen solcher Komponenten umfassen. Wenn die Logikeinheit 348 Software oder Firmware umfasst, umfasst die Logikeinheit 348 ferner jegliche erforderliche Hardware, um die Software oder Firmware auszuführen, wie z. B. einen oder mehrere Prozessoren oder eine oder mehrere Verarbeitungseinheiten.
  • Die Logikeinheit 348 des Treibers 23A kann die Transistorstufen 360 und 362 steuern, um den Spannungspegel (z. B. zwischen VCC und GND) des Gatesignals zu variieren, das der Treiber 23A an den Leistungsschalter 25 am Ausgangsknoten 345 basierend auf den am Eingangsknoten 342 empfangenen Treibersteuersignalen ausgibt. Zum Beispiel kann die Logikeinheit 348 das Treibersteuersignal als einen Befehl interpretieren, um den Leistungsschalter 25 in einem eingeschalteten Zustand zu betreiben, und in Reaktion darauf kann die Logikeinheit 348 den Ausgangsknoten 345 mit VCC koppeln, indem sie die Transistoren 350B und 352 ausschaltet und den Transistor 350A einschaltet. Die Logikeinheit 348 kann das Treibersteuersignal als einen Befehl interpretieren, um zu bewirken, dass der Leistungsschalter 25 in einem ausgeschalteten Zustand betrieben wird, und in Reaktion darauf kann die Logikeinheit 348 den Ausgangsknoten 34 mit GND koppeln, indem sie den Transistor 350A ausschaltet, während sie die Transistoren 350B und 352 gleichzeitig einschaltet. Zum Beispiel kann der Leistungsschalter 25 schneller ausgeschaltet werden, wenn die Transistoren 350B und 352 gleichzeitig eingeschaltet werden.
  • In einigen Beispielen kann die Logikschaltung 348 des Treibers 23A die Treibersteuersignale als einen Befehl interpretieren, die Impedanz des Ausgangsknotens 345 zu variieren (z. B. um die Transistorstufe 360 zu aktivieren oder deren Aktivieren zu unterlassen), um den Leistungsschalter 25 vor einem harten Kommutierungsereignis zu schützen (z. B. als eine Gegenmaßnahme gegen harte Kommutierung). Zum Beispiel kann die Logikeinheit 348 das Treibersteuersignal als einen Befehl interpretieren, um zu bewirken, dass der Leistungsschalter 25 unter Verwendung eines Ausgangssignals mit niedriger Impedanz in einem ausgeschalteten Zustand betrieben wird, und in Reaktion darauf kann die Logikeinheit 348 den Ausgangsknoten 345 mit GND koppeln, indem sie den Transistor 350A ausschaltet und die Transistoren 352 und/oder 350B einschaltet. Die Logikeinheit 348 kann das Treibersteuersignal als einen Befehl interpretieren, den Leistungsschalter 25 unter Verwendung eines Ausgangssignals mit hoher Impedanz in einem ausgeschalteten Zustand zu betreiben, und in Reaktion darauf kann die Logikeinheit 348 den Ausgangsknoten 345 mit GND koppeln, indem sie die Transistoren 350A und 350B ausschaltet und den Transistor 352 einschaltet.
  • In einigen Beispielen kann die Logikeinheit 348 des Treibers 23A die Informationen von der Messeinheit 14A analysieren, die verschiedene, dem System 340 zugeordnete Spannungscharakteristiken betreffen, um festzustellen, ob das Auftreten eines harten Kommutierungsereignisses an den Leistungsschaltern 24 und 25 wahrscheinlich ist. Zum Beispiel kann die Logikeinheit 348 Informationen über die Richtung des Stroms, der durch die Leistungsschalter 24 und 25 fließt, die Spannung an zumindest einem der Leistungsschalter 24 und 25, den Betriebsstatus jedes der Leistungsschalter 24 und 25, die Spannung an der Gleichspannungsverbindung des Systems 340 etc. empfangen. Durch das Durchführen von Operationen, die den Operationen 202 aus 3B ähnlich sind, kann der Treiber 23A feststellen, ob das Auftreten eines harten Kommutierungsereignisses an den Leistungsschaltern 24 und 25 wahrscheinlich ist oder nicht.
  • Im Beispiel in 4 umfasst die Messeinheit 14A einen Spannungsteiler, der von den Widerständen 356A und 356B an den Leistungsschaltern 24 und 25 ausgebildet ist. Die Messeinheit 14 kann andere Elemente als die in 4 gezeigten umfassen, wie z. B., aber ohne Beschränkung auf, Stromsensoren und Ähnliches. Die Messeinheit 14A kann dem Treiber 23A Informationen bereitstellen, welche die Spannung an zumindest einem der Leistungsschalter 24 und 25 sowie die Spannung an der Gleichspannungsverbindung des Systems 340 oder die Spannung an beiden Leistungsschaltern 24 und 25 anzeigen. Aus den von der Messeinheit 14A empfangenen Informationen kann die Logikeinheit 348 feststellen, ob einer der Leistungsschalter 24 und 25 im Sperrbetriebsmodus ist, indem sie feststellt, ob die Spannung an einem der Leistungsschalter 24 und 25 weniger als null Volt ist.
  • Zum Beispiel kann, ähnlich wie bei den nach den Operationen 208C aus 3B erfolgenden Feststellungen, die Logikeinheit 348 Informationen von der Messeinheit 14A empfangen, welche den Spannungsabfall an einem der Leistungsschalter 24 und 25 sowie den Spannungsabfall an der Gleichspannungsverbindung des Leistungsschaltkreises 6 betreffen (208C), um zu folgern, ob einer der Leistungsschalter 24 und 25 gerade auf seiner jeweiligen Bodydiode leitet und daher im Sperrbetriebsmodus ist oder nicht. Als ein Beispiel können die von der Messeinheit 14A erhaltenen Informationen der Logikeinheit 348 anzeigen, dass die Gleichspannungsverbindungsspannung etwa gleich einer Spannungsschwelle (z. B. 380 V) ist, und dass die Spannung am Leistungsschalter 24 weniger als die Spannungsschwelle ist (z. B. 300 V).
  • Die Logikeinheit 348 kann feststellen, dass die restliche Gleichspannungsverbindungsspannung (d. h. 80 V) am Leistungsschalter 25 ist und daher die Spannung am Leistungsschalter 25 nicht negativ ist. Die Logikeinheit 348 kann feststellen, dass, wenn der Leistungsschalter 25 bereits abgeschaltet ist und einen nicht negativen Spannungsabfall aufweist, der Leistungsschalter 25 nicht im Sperrbetriebsmodus ist und daher kein Risiko für eine harte Kommutierung besteht, wenn der Leistungsschalter 24 eingeschaltet wird. Wenn die von der Messeinheit 14A erhaltenen Informationen jedoch anzeigen, dass die Spannung am Leistungsschalter 24 (z. B. 400 V) größer ist als die Spannungsschwelle, kann die Logikeinheit 348 feststellen, dass die Spannung am Leistungsschalter 25, während dieser ausgeschaltet ist, negativ ist (z. B. –2 V) und dass der Leistungsschalter 25 im Sperrbetriebsmodus ist und daher ein Risiko für eine harte Kommutierung besteht, wenn der Leistungsschalter 24 eingeschaltet wird.
  • In einigen Beispielen kann die Logikeinheit 348 gemäß dem passiven Mechanismus zum Schutz vor harten Kommutierungsereignissen betrieben werden. Die Logikeinheit 348 kann anfänglich den Transistor 350 aktivieren, um den niederohmigen Ausgang des Treibers 23A zu aktivieren, wenn die Logikeinheit 348 damit beginnt, den Leistungsschalter 25 in einen ausgeschalteten Zustand anzusteuern. Später kann die Logikeinheit 348 stattdessen den Transistor 352 und/oder den Transistor 350B aktivieren, um den hochohmigen Ausgang des Treibers 23A für die restliche Zeit zu aktivieren, wenn die Logikeinheit 348 den Leistungsschalter 25 in einen eingeschalteten Zustand ansteuert.
  • 5 zeigt ein System 380, welches ein Beispiel eines Treibers mit mehreren separaten Ausgängen umfasst, wobei jeder Ausgang konfiguriert ist, um ein Gatesignal mit einem unterschiedlichen Impedanzpegel auszugeben. Das System 380 in 5 umfasst einen Leistungsschaltkreis 6B, einen Leistungsschalter 25 und einen Treiber 23B. Der Treiber 23B ist konfiguriert, um den Leistungsschalter 25 anzusteuern, um eine Spannung an einem Schaltknoten 32 zu variieren. Das System 380 umfasst ferner die Gatewiderstände 21A–21A (kollektiv als „Gatewiderstände 21“ bezeichnet), die zwischen dem Gateanschluss des Leistungsschalters 25 und den Ausgangsknoten 345A–345N (kollektiv als „Ausgangsknoten 345“ bezeichnet) des Treibers 23B angeordnet sind.
  • Der Treiber 23B gibt ein Gatesignal über die Ausgangsknoten 345 aus, um zu bewirken, dass der Leistungsschalter 25 eingeschaltet oder ausgeschaltet wird. Jeder der Ausgangsknoten 345 koppelt einen jeweiligen der Gatewiderstände 21 mit einer jeweiligen der Transistorstufen 402A–402N (kollektiv als „Transistorstufen 345“ bezeichnet). Jede der Transistorstufen 402 umfasst zwei (z. B. einen High-Side- und einen Low-Side-)Transistoren (z. B. FETs, JFETs, MOSFETs und Ähnliches). Wenn der High-Side-Transistor jeder Transistorstufe 402 aktiviert ist, koppelt der High-Side-Transistor seinen jeweiligen einen der Ausgangsknoten 345 mit VCC. Alternativ dazu, wenn der Low-Side-Transistor jeder Transistorstufe 402 aktiviert ist, koppelt der Low-Side-Transistor seinen jeweiligen einen der Ausgangsknoten 345 mit GND.
  • Jede der Transistorstufen 402 weist einen anderen entsprechenden Gatewiderstand 21 auf. Immer dann, wenn der Treiber 23B ein Gatesignal am Knoten 346 erzeugt, wählt der Treiber 23B eine der Transistorstufen 402 aus und aktiviert diese auf Basis des entsprechenden Gatewiderstandes 21, um die Impedanz der Ausgangsstufe des Treibers 23B zu variieren, sodass der dem Gatesignal zugeordnete Strom vom entsprechenden Gatewiderstand 21 begrenzt wird. Ein Vorteil des Treibers 23C ist es, dass der entsprechende Gatewiderstand 21 so ausgewählt werden kann, dass dieser die gewünschte Ausgangsimpedanz aufweist, die jeder der Transistorstufen 402 zugeordnet ist, während die Ausgangsimpedanzen jeder der Transistorstufen 402 alleine (d. h. ohne die Gatewiderstände 21) dieselbe sein kann. Betrachten wir zum Beispiel eine Ausführungsform, in welcher die gewünschte hochohmige Ausgangsimpedanz des Treibers 23B 20 Ohm ist. Mit einer Miller-Plateau-Spannung VCC von 5 V würde der Treiber 23B ein Gatesignal mit einem Strom von etwa 250 mA erzeugen. Die sinkende Belastbarkeit der Stufe 402N kann so ausgewählt werden, dass sie etwa 300 mA ist, um sicherzustellen, dass der Spannungsabfall von 5 V (Miller-Plateau-Spannung minus GND) am Gatewiderstand 21N und nicht an der Ausgangsstufe abfällt.
  • Die Logikeinheit 348 kann die Transistorstufe 402A aktivieren, um den Leistungsschalter 25 mit einem hochohmigen Ausgangssignal anzusteuern. Zum Beispiel kann die Logikeinheit 348 feststellen, dass am Leistungsschalter 25 in Kürze ein hartes Kommutierungsereignis auftreten wird und kann die Transistorstufe 402N aktivieren, um den Leistungsschalter 25 zu schützen oder zumindest den Schaden zu minimieren, der durch das harte Kommutierungsereignis am Leistungsschalter 25 verursacht werden kann. Als weiteres Beispiel kann die Logikeinheit 348 die Transistorstufe 402A aktivieren, um den Leistungsschalter 25 mit einem niederohmigen Ausgangssignal in einen eingeschalteten Zustand anzusteuern und Informationen über die Verbindungen 16 und 18A zu empfangen, welche anzeigen, dass in Kürze ein hartes Kommutierungsereignis auftreten wird (z. B. wenn die Spannung am Leistungsschalter 24 negativ ist etc.). Um das Auftreten des harten Kommutierungsereignisses zu verhindern, kann die Logikeinheit 348 die Transistorstufe 402A deaktivieren und stattdessen die Transistorstufe 402N aktivieren, sodass der Treiber 23B den Leistungsschalter 25 langsamer in einen eingeschalteten Zustand ansteuert.
  • 6 zeigt ein System 540, welches ein Beispiel eines Treibers mit einem einzigen Ausgangsanschlussport sowie zwei zusätzliche Anschlussports zum Ein- und Ausschalten umfasst. Das System 540 in 6 umfasst einen Leistungsschaltkreis 6C, einen Leistungsschalter 25 und einen Treiber 23C. Der Treiber 23C ist konfiguriert, um den Leistungsschalter 25 anzusteuern, um eine Spannung am Schaltknoten 32 zu variieren. Das System 540 umfasst ferner Gatewiderstände 21A–21C (kollektiv als „Gatewiderstände 21“ bezeichnet), die zwischen dem Gateanschluss des Leistungsschalters 25 und den Ausgangsknoten 545A–545C (kollektiv als „Ausgangsknoten 545“ bezeichnet) des Treibers 23C angeordnet sind. Der Treiber 23C umfasst Transistoren 550A–550D (kollektiv „Transistoren 550“). Die Transistoren 550A und 550D können einen größeren Impedanzwert als die Transistoren 550B und 550C aufweisen. Der Treiber 23C kann unterschiedliche Kombinationen der Transistoren 550 aktivieren, um unterschiedliche Impedanzwege durch einen oder mehrere der Widerstände 21 zu erzeugen, um die Impedanz am Knoten 346 zu variieren. Der Treiber 23C kann auf Gatewiderständen 21 mit höherem Widerstand beruhen, um ein hochohmiges Ausgangssignal z. B. für die Gatewiderstände 21A und 21C zu erzeugen.
  • Der Ausgangsknoten 545B ist ein niederohmiger Ausgangsanschlussport, von welchem der Treiber 23C konfiguriert wird, um dem Leistungsschalter 25 ein Gatesignal bereitzustellen. Die Transistoren 550A und 550B sind an den Gatewiderstand 21B angepasst, um die gewünschte niederohmige Ausgangsimpedanz bereitzustellen.
  • Die Ausgangsknoten 545A und 545C sind hochohmige Einschalt- beziehungsweise hochohmiger Ausschalt-Ausgangsanschlussports, die immer dann aktiviert oder deaktiviert werden, wenn der Treiber 23C dem Leistungsschalter 25 ein Gatesignal hochohmig bereitstellen muss. Die Transistoren 550A und 550C sind an die Gatewiderstände 21A beziehungsweise 21C angepasst, um die gewünschte hochohmige Ausgangsimpedanz bereitzustellen. Das bedeutet, dass die Strombelastbarkeit der jeweiligen Ausgangsstufe relativ niedrig gewählt werden kann, wenn ein relativ hoher externer Gatewiderstand verwendet wird.
  • Während des Betriebs, wenn kein Risiko einer harten Kommutierung oder keine Notwendigkeit besteht, eine harte Kommutierung zu verhindern, kann die Logikeinheit 348 zum Beispiel bewirken, dass der Treiber 23C am Knoten 346 ein Gatesignal niederohmig bereitstellt, indem sie auf den Ausgang 545B und den Gatewiderstand 21B zurückgreift. Die Logikeinheit 348 kann die Transistoren 50A, 550C und 550D ausschalten und den Transistor 550B einschalten, um dem Leistungsschalter 25 niederohmig ein Gatesignal bereitzustellen. Alternativ dazu kann die Logikeinheit 348 die Transistoren 550C und 550D ausschalten und die Transistoren 550A und 550B einschalten.
  • Wenn die Logikeinheit 348 feststellt, dass ein Risiko einer harten Kommutierung besteht oder dass die Notwendigkeit besteht, eine harte Kommutierung zu verhindern, kann die Logikeinheit 348 bewirken, dass der Treiber 23C am Knoten 346 niederohmig ein Gatesignal bereitstellt, indem er auf den Ausgangsknoten 545A oder den Ausgangsknoten 545C zurückgreift. Um zum Beispiel den Schalter 25 hochohmig einzuschalten, kann die Logikeinheit 348 den Transistor 550A einschalten (und die Transistoren 550B, 550C und 550D ausschalten). Um den Schalter 25 hochohmig auszuschalten, kann die Logikeinheit 348 den Transistor 550D einschalten (und die Transistoren 550A, 550B und 550C ausschalten).
  • 7 zeigt ein System 640, welches ein Beispiel eines Treibers mit einem einzigen Ausgangsanschlussport und mehreren Transistorstufen umfasst, um an dem Ausgangsanschlussport ein Gatesignal zu treiben. Das System 640 in 7 umfasst einen Leistungsschaltkreis 6D, einen Leistungsschalter 25 und einen Treiber 23D. Der Treiber 23D ist konfiguriert, um den Leistungsschalter 25 anzusteuern, indem er am Ausgangsknoten 645 ein Gatesignal bereitstellt, um eine Spannung am Schaltknoten 32 zu variieren.
  • Der Treiber 23D umfasst die Transistorstufen 604A–604N (kollektiv als Transistorstufen 604 bezeichnet). Jede der Transistorstufen 604 umfasst zwei (d. h. einen High-Side- und einen Low-Side-)Transistoren (z. B. FETs, JFETs, MOSFETs und Ähnliches). Wenn der High-Side-Transistor jeder Transistorstufe 604 aktiviert ist, koppelt der High-Side-Transistor den Ausgangsknoten 645 mit VCC. Alternativ dazu koppelt der Low-Side-Transistor die Ausgangsknoten 645 mit GND, wenn der Low-Side-Transistor jeder Transistorstufe 604 aktiviert ist.
  • Der High-Side- und Low-Side-Transistor jeder der Transistorstufen 604 können eine andere Impedanz als die High-Side- und Low-Side-Transistoren jeder der anderen Transistorstufen 604 aufweisen. Der High-Side- und Low-Side-Transistor der Transistorstufe 604N können einen relativ hochohmigen Widerstand im Vergleich zum High-Side- und Low-Side-Transistor der Transistorstufe 604A aufweisen. Wenn der High-Side-Transistor der Transistorstufe 604N von der Logikeinheit 348 aktiviert wird, kann der Treiber 23D am Knoten 645 ein Gatesignal erzeugen, das eine relativ hochohmige Impedanz im Vergleich dazu aufweist, wenn der Treiber 23D den High-Side-Transistor der Transistorstufe 604A aktiviert. Auf ähnliche Weise, wenn der Low-Side-Transistor der Transistorstufe 604N von der Logikeinheit 348 aktiviert wird, kann der Treiber 23D am Knoten 645 ein Gatesignal erzeugen, das eine relativ hochohmige Impedanz im Vergleich dazu aufweist, wenn der Treiber 23D den Low-Side-Transistor der Transistorstufe 604A aktiviert. In einigen Beispielen kann der Treiber 23D eine Kombination einer oder aller Transistorstufen 604 und nicht nur die Transistorstufe 604A aktivieren, wenn er am Knoten 645 ein Gatesignal mit einer relativ niederohmigen Impedanz erzeugt.
  • Die Logikeinheit 348 kann die Transistorstufe 604A aktivieren, um den Leistungsschalter 25 niederohmig anzusteuern und kann stattdessen die Transistorstufe 604N aktivieren, um den Leistungsschalter 25 hochohmig anzusteuern. Zum Beispiel kann die Logikeinheit 348 feststellen, dass in Kürze ein hartes Kommutierungsereignis am Leistungsschalter 25 auftreten wird und kann die Transistorstufe 604N aktivieren, um den Leistungsschalter 25 zu schützen oder zumindest den Schaden zu minimieren, der durch das harte Kommutierungsereignis am Leistungsschalter 25 verursacht wird. Als ein weiteres Beispiel kann die Logikeinheit 348 die Transistorstufe 604A aktivieren, um den Leistungsschalter 25 mit einem niederohmigen Ausgangssignal in einen eingeschalteten Zustand anzusteuern und Informationen über die Verbindungen 16 und 18A zu empfangen, die anzeigen, dass in Kürze ein hartes Kommutierungsereignis auftreten wird (z. B. wenn die Spannung am Leistungsschalter 24 negativ ist etc.). Um das Auftreten des harten Kommutierungsereignisses zu verhindern, kann die Logikeinheit 348 die Transistorstufe 604A deaktivieren und stattdessen die Transistorstufe 604N aktivieren, sodass der Treiber 23D den Leistungsschalter 25 langsamer in einen eingeschalteten Zustand ansteuern kann (z. B. hochohmig).
  • 8 ist ein Zeitablaufdiagramm, welches beispielhafte elektrische Charakteristika eines Leistungsschalters gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellt, während dieser von einem beispielhaften System gesteuert wird. 8 wird innerhalb des Kontextes von 1 und der Operationen 100 und 200 in 2 und 3A–3C beschrieben.
  • 8 zeigt verschiedene elektrische Charakteristiken des Leistungsschalters 25 zwischen den Zeitpunkten T0 und T5. 8 stellt Variationen des Gatesignals 802, welches dem Gate des Leistungsschalters 25 vom Treiber 23 bereitgestellt wird, den dem Gatesignal 802 zugeordneten Impedanzpegel 804 (z. B. hochohmig oder niederohmig), die Drain-Source-Spannung 806 des Leistungsschalters 25 sowie den Strom 808 des Leistungsschalters 25 dar.
  • Im Beispiel in 8 wird der Leistungsschalter 24 zum Zeitpunkt T0 in einem eingeschalteten Zustand betrieben, und der Leistungsschalter 25 ist ausgeschaltet. Zwischen den Zeitpunkten T0 und T1 ist der Impedanzpegel niedrig, was anzeigt, dass das Gatesignal 802 vom Treiber 23 mit einem niederohmigen Ausgang 37 getrieben wird, um die Effizienz zu verbessern. Zum Zeitpunkt T1 ändert sich das Gatesignal 802 und steuert den Leistungsschalter 24 an, sodass dieser damit beginnt, in einen ausgeschalteten Zustand zu schalten. Zwischen den Zeitpunkten T1 und T2 besteht eine feste Verzögerung. Nach der festen Verzögerung wird der Impedanzpegel 804 zum Zeitpunkt T2 hoch, was anzeigt, dass der Treiber 23 gerade einen passiven Schutzmechanismus implementiert, um damit zu beginnen, den Leistungsschalter 24 vor harten Kommutierungsereignissen zu schützen, indem er den hochohmigen Ausgang 35 aktiviert, während er weiterhin den Leistungsschalter 24 in einen ausgeschalteten Zustand ansteuert (und diesen schließlich aufrechterhält).
  • Zum Zeitpunkt T3 wird der Leistungsschalter 24 zurück in den eingeschalteten Zustand angesteuert, wobei der niederohmige Ausgang 37 aktiviert ist, um die Effizienz zu verbessern. Zum Zeitpunkt T4 ändert sich das Gatesignal 802 und steuert den Leistungsschalter 24 wieder in einen ausgeschalteten Zustand an, wobei der niederohmige Ausgang 37 aktiviert ist, um die Effizienz zu verbessern. Zum Zeitpunkt T5 wird der Impedanzpegel hoch, was anzeigt, dass der Treiber 23 gerade einen passiven Schutzmechanismus implementiert, um den Leistungsschalter 24 vor harten Kommutierungsereignissen zu schützen, indem er den hochohmigen Ausgang 35 aktiviert, während er den Leistungsschalter 24 in einem ausgeschalteten Zustand hält, wenn die Spannung am Leistungsschalter eine Spannungsschwelle (z. B. 380 V) übersteigt oder wenn der Strom am Leistungsschalter 24 unter einen Referenzstrom fällt.
  • 9A und 9B sind Zeitsteuerdiagramme, die zusätzliche beispielhafte Spannungs- und Stromcharakteristiken eines Leistungsschalters während eines harten Kommutierungsereignisses am Leistungsschalter gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung darstellen. Insbesondere zeigen 9A und 9B, wie die hier beschriebenen Techniken einem Leistungsschaltkreis helfen können, entweder in hartes Kommutierungsereignis zu vermeiden oder die Auswirkungen zu reduzieren, die ein hartes Kommutierungsereignis auf einen Leistungsschaltkreis haben kann. 9A und 9B zeigen die Gatespannung (902) des Schalters 24, die Gatespannung (904) des Schalters 25 sowie den Strom (906) durch den Resonanzkondensator 26 als Funktion der Zeit.
  • Wie in 9A gezeigt, kann die unmittelbare Gefahr eines harten Kommutierungsereignisses zum Zeitpunkt T2 detektiert werden, wenn nach dem Ende des ersten Gateimpulses (904) des Schalters 25 der Strom (906) seine Polarität noch nicht geändert hat. Das impliziert, dass der Strom (906) immer noch durch die Bodydiode des Schalters 25 fließt anstatt durch die Bodydiode des Schalters 24 zu fließen. Deshalb würde das Einschalten des Schalters 24 zum Zeitpunkt T2 höchstwahrscheinlich zu einem harten Kommutierungsereignis am Schalter 25 führen. Daher kann das System 1 wie oben beschrieben verschiedene Gegenmaßnahmen einsetzen, um die harte Kommutierung zu verhindern oder zumindest deren Auswirkungen zu minimieren.
  • In einigen Beispielen kann der Treiber 23 den hochohmigen Ausgang 35 aktivieren, sodass der Schalter 25 mit einer hohen Impedanz angesteuert wird, nachdem er zuerst mit einer niedrigen Impedanz vom niederohmigen Ausgang 37 ausgeschaltet wurde. Durch das Ausschalten des Leistungsschalters 25 bei aktiviertem niederohmigem Ausgang 37 und das anschließende Halten des Schalters 25 im ausgeschalteten Zustand bei aktiviertem hochohmigem Ausgang 35 kann der Treiber 23 dem Schalter 25 dabei helfen, das harte Kommutierungsereignis zu überstehen, indem er ein durch dv/dt ausgelöstes Widereinschalten seines Kanals erlaubt.
  • In einigen Beispielen kann der Treiber 22 unter Verwendung des hochohmigen Ausgangs 34 den Schalter 24 langsam einschalten. Durch das Aktivieren des hochohmigen Ausgangs 34 während des Einschaltens des Schalters 24 verlangsamt der Treiber 22 den Schalter 24, wenn das harte Kommutierungsereignis initiiert wird. Daher kann die veränderliche Stromrate di/dt geringer sein, und das Spannungsüberschwingen am Schalter 25 wird ebenfalls geringer sein.
  • In einigen Beispielen, wie zwischen den Zeitpunkten T2 und T3 gezeigt, kann das System 1 die Gatespannung 902 hemmen, um zu verhindern, dass der Schalter 24 eingeschaltet wird. Durch das Hemmen des Einschaltens des Leistungsschalters 24 kann es das System 1 erlauben, dass sich der Strom, der momentan immer noch durch die Bodydiode des Schalters 25 fließt, weiterhin ungehindert fließt. Zwischen den Zeitpunkten T3 und T4 wird der Schalter 25 parallel zu seiner bereits leitenden Bodydiode eingeschaltet (Nullspannungseinschalten). Das Einschalten zwischen den Zeitpunkten T3 und T4 ist sicher.
  • Der Strom (906) durch den Resonanzkondensator ändert nun seine Richtung, und das System 1 kann den Normalbetrieb wieder aufnehmen. Auf diese Weise haben diese Techniken ein hartes Kommutierungsereignis sogar vollständig verhindert.
  • In einigen Beispielen, wie zwischen den Zeitpunkten T9 und T10 gezeigt, kann das System 1 einen „entgegengesetzten“ Schalter einschalten, um ein hartes Kommutierungsereignis zu vermeiden. Zum Beispiel kann zu einem Zeitpunkt T9 ein potentielles hartes Kommutierungsereignis detektiert werden, und das System 1 kann versuchen, das Auftreten des harten Kommutierungsereignisses zu verhindern, indem es den Leistungsschalter 25 einschaltet anstatt den Schalter 24 einzuschalten. Anders gesagt kann das System dem Leistungsschalter 25 „Doppelimpulse zuführen“, um den Strom (906) zur Richtungsänderung zu zwingen. Das Einschalten des Leistungsschalters 25 zum Zeitpunkt T9 ist wiederum sicher, weil der Strom bereits durch die Bodydiode des Schalters 25 fließt (z. B. Nullspannungsschalten). Der Strom (906) durch den Resonanzkondensator 26 ändert seine Richtung zum Zeitpunkt T10, und das System 1 kehrt zum Normalbetrieb zurück. Wiederum haben diese Techniken auf diese Weise ein hartes Kommutierungsereignis vollständig verhindert. 9A zeigt, dass das System 1 bis zum Zeitpunkt T11 warten kann, nachdem der zweite Impuls des Doppelimpulses (904) aufgehört hat, bevor es bewirkt, dass der Leistungsschalter 24 eingeschaltet wird. Indem es wartet, bis der zweite Impuls (904) aufhört, kann das System 1 vom Zeitpunkt T11 an und darüber hinaus verglichen mit vorangehenden Zeitpunkten eine Phasenverschiebung von einem halben Zyklus im Gatesignal (902) bewirken.
  • Alternativ dazu zeigt 9B, dass das System 1 den Leistungsschalter 24 einschalten kann, sobald der Strom (906) seine Polarität ändert. Das bedeutet, anstatt eine Verzögerung des Gatesignals (902) zu bewirken, die nicht länger als nötig ist, um den Leistungsschalter 24 sicher einzuschalten, zeigt 9B, dass das System 1 zum Zeitpunkt T10 den Leistungsschalter 25 ausschalten kann und den Leistungsschalter 24 einschalten kann und den Normalbetrieb wieder aufnehmen kann.
  • Die Konzepte, die in dieser Beschreibung angeführt wurden, welche explizit im Kontext eines LCC-Wandlers beschrieben wurde, können auf andere Topologien übertragen werden, wie z. B. auf synchrone Abwärtswandler, synchrone Aufwärtswandler, Dual Active Bridges, Phasenwandler mit Nullspannungsschalter, Sperrwandler und Ähnliches. Bisher wurden sogenannte „symmetrische Lösungen“ beschrieben, in welchen beide Schalter in einer Halbbrücke durchgehend in aufeinander folgenden Zeitintervallen gesteuert werden, um den Leistungstransport aktiv zu steuern. Neben symmetrischen Lösungen gibt es drei andere relevante Bereiche, in welchen die bisher angeführten Konzepte angewendet werden können.
  • Ein erster relevanter Bereich sind Topologien, die Halbbrücken oder Vollbrücken in einer nicht durchgehenden Weise verwenden, um den Leistungstransport zu steuern. Ein Beispiel ist hier die Dual Active Bridge, welche aus zwei Vollbrücken besteht, die sowohl auf der Primärseite als auch auf der Sekundärseite eines Transformators sind. Üblicherweise wird diese Topologie als bidirektionaler Wandler verwendet, z. B. zum Koppeln einer Batterie mit einer Gleichspannungsverbindung. Leistung kann von der Gleichspannungsverbindung zur Batterie transportiert werden oder umgekehrt. Deshalb werden entweder die primärseitigen Schalter oder die sekundärseitigen Schalter verwendet, um die Leistung zu steuern, während die anderen Schalter als synchrones Gleichrichtelement verwendet werden. Die in diesem Patent angeführten Patentansprüche sind deshalb so zu verstehen, dass sie auch Schalter umfassen, die nicht durchgehend verwendet werden, um die Leistung aktiv zu steuern.
  • Ein zweiter relevanter Bereich sind asymmetrische Topologien, bei denen im Gegensatz zum bisher beschriebenen LCC-Schaltkreis ein erster Schalter die Leistung aktiv steuert und ein zweiter Schalter den Stromfluss synchron gleichrichtet. Beispiele umfassen synchrone Abwärtswandler- und synchrone Aufwärtswandlertopologien. In diesem Kontext ist ein Schalter der Steuer-FET, der andere ist der sogenannte Sync-FET. Wenn diese Topologie zum Beispiel unter normalen Bedingungen in einem gepulsten Strommodus oder Übergangsmodus oder Dreiecksstrommodus verwendet wird, würde die Kommutierung des Sync-FETs immer bei einem Nullstrom oder positiven Strom durch den Vorwärtsleitungskanal auftreten. Das bedeutet, es gäbe keine harte Kommutierung. Wenn die Topologie jedoch in einem kontinuierlichen Strommodus verwendet wird (das bedeutet, der Steuer-FET wird eingeschaltet, während der Sync-FET immer noch auf seiner Boydiode leitet), können harte Kommutierungsereignisse auftreten. Diese harten Kommutierungen können vermieden werden oder zumindest kann der potentielle Schaden begrenzt werden, indem die oben beschriebenen Konzepte verwendet werden.
  • Ein dritter relevanter Bereich sind Topologien, bei denen das synchrone Gleichrichtelement auf der Sekundärseite eines Transformators ist, wie z. B. bei Sperrwandlern. Wiederum gibt es kein hartes Kommutierungsereignis im gepulsten Strommodus, Übergangsmodus oder Dreiecksstrommodus. Im kontinuierlichen Strommodus können jedoch harte Kommutierungsereignisse auftreten. Harte Kommutierungen können in diesem Fall vermieden werden oder zumindest kann der potentielle Schaden begrenzt werden, indem die oben beschriebenen Konzepte verwendet werden.
  • Punkt 1. Verfahren, umfassend: das Ansteuern mit einem Treiber eines Leistungsschalters, um einer Last Leistung für zumindest einen Schaltzyklus des Leistungsschalters bereitzustellen, wobei das Ansteuern des Leistungsschalters umfasst: das Aktivieren eines hochohmigen Ausgangs des Treibers während zumindest eines Teils einer ersten Schaltzyklusphase, in welchem der Leistungsschalter ausgeschaltet ist; sowie das Aktivieren eines niederohmigen Ausgangs des Treibers sowohl während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter eingeschaltet ist, als auch während jeglichen restlichen Teils der ersten Phase, der sich von der zumindest einen Teil der ersten Phase unterscheidet, in welchem der hochohmige Ausgang aktiviert ist. Dies ist im Einklang mit der der in der Beschreibung hinzugefügten Klarstellung.
  • Punkt 2. Verfahren nach Punkt 1, wobei das Aktivieren des hochohmigen Ausgangs des Treibers das Aktivieren des hochohmigen Ausgangs in Reaktion darauf umfasst, dass festgestellt wird, dass eine Schwellenzeitdauer vergangen ist, seit der Leistungsschalter zuletzt ausgeschaltet wurde.
  • Punkt 3. Verfahren nach einem der Punkte 1–2, wobei das Ansteuern des Leistungsschalters ferner das Feststellen umfasst, ob der Leistungsschalter ausgeschaltet oder eingeschaltet ist, wobei der hochohmige Ausgang in Reaktion auf das Feststellen aktiviert wird, dass der Leistungsschalter ausgeschaltet ist, und der niederohmige Ausgang in Reaktion auf das Feststellen aktiviert wird, dass der Leistungsschalter eingeschaltet ist.
  • Punkt 4. Verfahren nach Punkt 3, wobei eine Steuerung oder der Treiber feststellt, ob der Leistungsschalter ausgeschaltet oder eingeschaltet ist.
  • Punkt 5. Verfahren nach einem der Punkte 1–4, wobei das Aktivieren des hochohmigen Ausgangs des Treibers den Leistungsschalter während eines harten Kommutierungsereignisses schützt.
  • Punkt 6. Verfahren nach einem der Punkte 1–5, wobei das Aktivieren des hochohmigen Ausgangs den Leistungsschalter konfiguriert, sodass dieser in einer ersten Zeitdauer eingeschaltet wird, und das Aktivieren des niederohmigen Ausgangs den Leistungsschalter konfiguriert, sodass dieser in einer zweiten Zeitdauer eingeschaltet wird, die geringer als die erste Zeitdauer ist.
  • Punkt 7. Verfahren nach einem der Punkte 1–6, wobei das Aktivieren des niederohmigen Ausgangs des Treibers den Leistungsschalter aktiviert, sodass dieser schneller eingeschaltet wird als wenn der hochohmige Ausgang aktiviert ist.
  • Punkt 8. Verfahren nach einem der Punkte 1–7, wobei der hochohmige Ausgang und der niederohmige Ausgang ein einziger Ausgang des Treibers sind, der konfigurierbar ist, um einen größeren Ausgangswiderstand aufzuweisen, wenn der hochohmige Ausgang aktiviert ist, und einen niedrigeren Ausgangswiederstand aufzuweisen, wenn der niederohmige Ausgang aktiviert ist.
  • Punkt 9. Verfahren nach einem der Punkte 1–8, wobei der hochohmige Ausgang und der niederohmige Ausgang zwei unterschiedliche und einzeln auswählbare Ausgänge des Treibers sind.
  • Punkt 10. Treiber eines Leistungsschalters, der verwendet wird, um einer Last Leistung für zumindest einen Schaltzyklus des Leistungsschalters bereitzustellen, wobei der Treiber zumindest einen Ausgang umfasst, wobei der zumindest eine Ausgang Folgendes umfasst: eine hochohmigen Ausgang, der während zumindest eines Teils einer ersten Schaltzyklusphase aktiviert ist, in welchem der Leistungsschalter ausgeschaltet ist; sowie einen niederohmigen Ausgang, der während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter eingeschaltet ist, sowie während jeglichen restlichen Teils der ersten Phase aktiviert ist, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in welchem der hochohmige Ausgang aktiviert ist.
  • Punkt 11. Treiber nach Punkt 10, wobei: der hochohmige Ausgang konfiguriert ist, sodass er, wenn er aktiviert ist, dem Leistungsschalter ein Gatesignal mit einer ersten Impedanz bereitstellt; der niederohmige Ausgang konfiguriert ist, sodass er, wenn er aktiviert ist, dem Leistungsschalter das Gatesignal mit einer zweiten Impedanz bereitstellt, die geringer als die erste Impedanz ist.
  • Punkt 12. Treiber nach einem der Punkte 10–11, wobei der Treiber konfiguriert ist, auf Basis eines Treibersteuersignals, welches der Treiber von einer Steuerung empfängt, festzustellen, ob der niederohmige Ausgang oder der hochohmige Ausgang aktiviert werden soll.
  • Punkt 13. Treiber nach einem der Punkte 10–12, wobei der Treiber konfiguriert ist, um: den niederohmigen Ausgang für eine Schwellenzeitdauer während der ersten Schaltzyklusphase zu aktivieren, kurz bevor er den hochohmigen Ausgang während des zumindest einen Teils der ersten Schaltzyklusphase aktiviert.
  • Punkt 14. Treiber nach einem der Punkte 10–13, wobei der niederohmige Ausgang und der hochohmige Ausgang jeder eine jeweilige Transistorstufe umfassen, die konfiguriert ist, um einen Gateanschluss des Leistungsschalters mit einem positiven Leistungsversorgungsknoten des Treibers elektrisch zu koppeln, um den Leistungsschalter in einen eingeschalteten Zustand anzusteuern oder den Gateanschluss des Leistungsschalters mit einem Leistungsversorgungsknoten des Treibers, der auf dem niedrigsten Potential liegt, um den Leistungsschalter in einen ausgeschalteten Zustand anzusteuern.
  • Punkt 15. Treiber nach einem der Punkte 10–14, wobei die Transistorstufe des hochohmigen Ausgangs eine größere Impedanz als die Transistorstufe des niederohmigen Ausgangs aufweist.
  • Punkt 16. Treiber nach einem der Punkte 10–15, wobei der zumindest eine Ausgang ein einziger Ausgang ist, der mit einem einzigen Ausgangsanschlussport des Treibers elektrisch gekoppelt ist.
  • Punkt 17. Treiber nach einem der Punkte 10–16, wobei der zumindest ein Ausgang Folgendes umfasst: einen ersten Ausgang, welcher als der niederohmige Ausgang konfigurierbar ist, wobei der erste Ausgang mit einem ersten Ausgangsanschlussport des Treibers gekoppelt ist; und einen zweiten Ausgang, der als der hochohmige Ausgang konfigurierbar ist, wobei der zweite Ausgang mit einem zweiten Ausgangsanschlussport des Treibers gekoppelt ist.
  • Punkt 18. Treiber nach Punkt 17, wobei der erste Ausgangsanschlussport konfiguriert ist, um über einen ersten Gatewiderstand mit einem Gateanschluss des Leistungsschalters zu koppeln und der zweite Ausgangsanschlussport konfiguriert ist, um über einen zweiten Gatewiderstand mit dem Gateanschluss zu koppeln.
  • Punkt 19. System, umfassend: eine Halbbrücke, welche einen ersten Schalter umfasst, der an einem Schaltknoten mit einem zweiten Schalter gekoppelt ist; einen ersten Treiber, der konfiguriert ist, um den ersten Schalter anzusteuern; sowie einen zweiten Treiber, der konfiguriert ist, um den zweiten Schalter zumindest durch folgende Schritte anzusteuern: das Ansteuern des zweiten Schalters mit einem hochohmigen Ausgangssignal des zweiten Treibers während zumindest eines Teils einer ersten Schaltzyklusphase des zweiten Schalters, in welchem der zweite Schalter ausgeschaltet ist; sowie das Ansteuern des zweiten Schalters in einen eingeschalteten Zustand mit einem niederohmigen Ausgangssignal des zweiten Treibers während einer zweiten Schaltzyklusphase des zweiten Schalters, in welcher der zweite Schalter eingeschaltet ist und während jeglichen restlichen Teils der ersten Phase des Schaltzyklus des zweiten Schalters, der sich von dem zumindest einen Teil der ersten Phase des zweiten Schalters unterscheidet.
  • Punkt 20. System nach Punkt 19, wobei der erste Treiber ferner konfiguriert ist, um den ersten Schalter anzusteuern, indem er zumindest: den ersten Schalter mit einem hochohmigen Ausgangssignal des ersten Treibers während zumindest eines Teils einer ersten Schaltzyklusphase des ersten Schalters, in welchem der erste Schalter ausgeschaltet ist, ansteuert; den ersten Schalter mit einem niederohmigen Ausgangssignal des ersten Treibers während einer zweiten Schaltzyklusphase des ersten Schalters, in welcher der erste Schalter eingeschaltet ist, sowie während jeglichen verbleibenden Teils der ersten Schaltzyklusphase des ersten Treibers, der sich von dem zumindest einen Teil der ersten Phase des ersten Schalters unterscheidet, ansteuert.
  • Punkt 21. System nach einem der Punkte 19–20, wobei der zweite Treiber ferner konfiguriert ist, um den zweiten Schalter mit dem niederohmigen Ausgangssignal für eine Schwellenzeitdauer anzusteuern, bevor er den ersten Schalter mit dem hochohmigen Ausgangssignal ansteuert.
  • Punkt 22. System nach einem der Punkte 19–21, welches ferner eine Steuereinheit umfasst, die konfiguriert ist, um ein Treibersteuersignal an den zweiten Treiber auszugeben, wobei der zweite Treiber ferner konfiguriert ist, um den zweiten Schalter mit dem hochohmigen Ausgangssignal auf Basis des Treibersteuersignals anzusteuern.
  • Punkt 23. System nach einem der Punkte 19–22, wobei der hochohmige Ausgang des zweiten Treibers und der niederohmige Ausgang des zweiten Treibers entweder ein einziger Ausgangsanschlussport oder jeweilige einzelne Ausgangsanschlussports sind.
  • Punkt 24. System, welches Mittel zum Durchführen eines der Verfahren nach Punkt 1–9 umfasst.
  • Punkt 25. Treiber, welcher Mittel zum Durchführen eines der Verfahren nach Punkt 1–9 umfasst.
  • Punkt 26. Steuereinheit, welche Mittel zum Durchführen eines der Verfahren nach Punkt 1–9 umfasst.
  • Punkt 27. Nicht flüchtige, computerlesbare Speichereinheit, welche Befehle umfasst, die, wenn sie ausgeführt werden, zumindest einen Prozessor eines Systems konfigurieren, um eines der Verfahren nach Punkt 1–9 durchzuführen.
  • Punkt 28. Verfahren, umfassend: während eines aktuellen Schaltzyklus eines ersten und zweiten Leistungsschalters einer Halbbrücke eines Resonanzwandlers, das Feststellen, ob das Auftreten eines harten Kommutierungsereignisses an der Halbbrücke während eines zukünftigen Schaltzyklus des ersten und zweiten Leistungsschalters wahrscheinlich ist; in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, das Aktivieren zumindest einer Gegenmaßnahme gegen harte Kommutierung; und in Reaktion auf das Feststellen, dass das harte Kommutierungsereignis nicht während des zukünftigen Schaltzyklus auftreten wird, das Unterlassen der Aktivierung der zumindest einen Gegenmaßnahme gegen harte Kommutierung.
  • Punkt 29. Verfahren nach Anspruch 28, wobei das Aktivieren der zumindest einen Gegenmaßnahme gegen harte Kommutierung das harte Kommutierungsereignis verhindert oder zumindest einen aus dem ersten und zweiten Leistungsschalter vor dem harten Kommutierungsereignis schützt.
  • Punkt 30. Verfahren nach einem der Punkte 28–29, wobei das Feststellen, ob das Auftreten des harten Kommutierungsereignisses während des zukünftige Schaltzyklus wahrscheinlich ist, Folgendes umfasst: das Feststellen einer Richtung des Stromes, welcher zwischen einem Schaltknoten der Halbbrücke und einem Resonanzkondensator des Resonanzwandlers fließt; das Feststellen eines jeweiligen Betriebszustandes jedes des ersten und zweiten Leistungsschalters; das Feststellen, ob der ersten Leistungsschalter gerade im Sperrbetriebsmodus betrieben wird, indem dieser auf einer jeweiligen Bodydiode des ersten Leistungsschalters leitet, während der zweite Schalter über einen Vorwärtsleitungskanal des zweiten Schalters leitet, auf Basis der Stromrichtung und der jeweiligen Betriebszustände des ersten und zweiten Leistungsschalters; sowie in Reaktion auf das Feststellen, dass der erste Leistungsschalter gerade im Sperrbetriebsmodus betrieben wird, währen der zweite Schalter über den Vorwärtsleitungskanal leitet, das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 31. Verfahren nach einem der Punkte 28–30, wobei das Feststellen, ob das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, Folgendes umfasst: das Feststellen einer jeweiligen Richtung des Stromes, der durch jeden des ersten und zweiten Leistungsschalters fließt; das Feststellen, ob der erste Leistungsschalter gerade im Sperrbetriebsmodus betrieben wird, während der zweite Schalter über einen Vorwärtsleitungskanal des zweiten Schalters leitet, auf Basis der jeweiligen Richtungen des Stroms, der durch jeden des ersten und zweiten Leistungsschalters fließt; sowie in Reaktion auf das Feststellen, dass der erste Leistungsschalter gerade im Sperrbetriebsmodus betrieben wird, während der zweite Schalter über den Vorwärtsleitungskanal leitet, das Feststellen dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 32. Verfahren nach einem der Punkte 28–31, wobei das Feststellen, ob das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, Folgendes umfasst: das Feststellen einer jeweiligen Spannung an jedem des ersten und zweiten Leistungsschalters; das Feststellen, ob der erste Leistungsschalter gerade im Sperrbetriebsmodus betrieben wird, während der zweite Schalter über einen Vorwärtsleitungskanal des zweiten Schalters leitet, auf Basis der jeweiligen Spannungen an jedem des ersten und zweiten Leistungsschalters; sowie in Reaktion auf das Feststellen, dass der erste Leistungsschalter gerade im Sperrbetriebsmodus betrieben wird, während der zweite Schalter über den Vorwärtsleitungskanal leitet, das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 33. Verfahren nach einem der Punkte 28–32, wobei das Feststellen, ob das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, Folgendes umfasst: das Feststellen einer ersten Spannung an einem aus dem ersten und zweiten Leistungsschalter; das Feststellen einer zweiten Spannung an einer Gleichspannungsverbindung der Halbbrücke; das Feststellen, ob der erste Leistungsschalter gerade im Sperrbetriebsmodus betrieben wird, während der zweite Schalter über einen Vorwärtsleitungskanal des zweiten Schalters leitet, auf Basis der ersten Spannung und der zweiten Spannung; sowie in Reaktion auf das Feststellen, dass der erste Leistungsschalter im Sperrbetriebsmodus betrieben wird, während der zweite Schalter über den Vorwärtsleitungskanal leitet, das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 34. Verfahren nach einem der Punkte 28–33, wobei der erste Leistungsschalter konfiguriert ist, um während des zukünftigen Schaltzyklus ausgeschaltet zu bleiben, und wobei das Aktivieren der zumindest einen Gegenmaßnahme das Aktivieren eines hochohmigen Ausgangs eines Treibers des ersten Leistungsschalters umfasst.
  • Punkt 35. Verfahren nach einem der Punkte 28–34, wobei der zweite Leistungsschalter konfiguriert ist, um während des zukünftigen Schaltzyklus eingeschaltet zu werden, wobei das Aktivieren der zumindest einen Gegenmaßnahme das Aktivieren eines hochohmigen Ausgangs eines Treibers des zweiten Leistungsschalters umfasst, um das Einschalten des zweiten Leistungsschalters zu verlangsamen.
  • Punkt 36. Verfahren nach einem der Punkte 28–35, wobei der zweite Leistungsschalter konfiguriert ist, um während des zukünftigen Schaltzyklus eingeschaltet zu werden, wobei das Aktivieren der zumindest einen Gegenmaßnahme das Unterlassen des Einschaltens des zweiten Leistungsschalter während des zukünftigen Schaltzyklus umfasst.
  • Punkt 37. Verfahren nach Punkt 36, wobei das Aktivieren der zumindest einen Gegenmaßnahme das Einschalten des ersten Leistungsschalters während des zukünftigen Schaltzyklus umfasst.
  • Punkt 38. Verfahren nach einem der Punkte 28–37, wobei das Unterlassen des Aktivierens der zumindest einen Gegenmaßnahme gegen harte Kommutierung das Aktivieren eines niederohmigen Ausgangs eines Treibers von zumindest einem aus dem ersten und zweiten Leistungsschalter umfasst.
  • Punkt 39. Verfahren nach einem der Punkte 28–38, wobei der zukünftige Schaltzyklus ein nächster, anschließender Schaltzyklus ist, der dem aktuellen Schaltzyklus zeitlich unmittelbar nachfolgt.
  • Punkt 40. Steuereinheit für einen Leistungsschaltkreis, wobei die Steuerung konfiguriert ist, um: während eines aktuellen Schaltzyklus einer Halbbrücke zu bestimmen, ob das Auftreten des harten Kommutierungsereignisses an der Halbbrücke während des zukünftigen Schaltzyklus wahrscheinlich ist, wobei die Halbbrücke einen ersten Schalter umfasst, welcher an einem Schaltknoten mit einem zweiten Schalter gekoppelt ist; sowie in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, einen ersten Treiber und einen zweiten Treiber zu steuern, um zumindest eine Gegenmaßnahme gegen harte Kommutierung zu aktivieren, wobei der erste Treiber den ersten Schalter ansteuert und der zweite Treiber den zweiten Schalter ansteuert.
  • Punkt 41. Steuereinheit nach Punkt 40, wobei die Steuereinheit ferner konfiguriert ist, um: von einer Messeinheit eine Angabe über elektrische Charakteristiken der Halbbrücke zu empfangen, die von der Messeinheit abgefühlt werden; und zumindest teilweise auf Basis der elektrischen Charakteristiken festzustellen, ob das Auftreten des harten Kommutierungsereignisses an der Halbbrücke während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 42. Steuereinheit nach einem der Punkte 40–41, wobei die Steuereinheit konfiguriert ist, um zumindest teilweise auf Basis einer Richtung des Stromes, der zwischen dem Schaltknoten und einem Resonanzkondensator fließt, sowie eines jeweiligen Betriebszustands jedes des ersten und zweiten Schalters festzustellen, ob das Auftreten des harten Kommutierungsereignisses an der Halbbrücke während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 43. Steuereinheit nach einem der Punkte 40–42, wobei die Steuereinheit konfiguriert ist, um zumindest teilweise auf Basis einer jeweiligen Richtung des Stroms, welcher durch jeden des ersten und zweiten Schalters fließt, festzustellen, ob das Auftreten des harten Kommutierungsereignisses an der Halbbrücke während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 44. Steuereinheit nach einem der Punkte 40–43, wobei die Steuereinheit konfiguriert ist, um zumindest teilweise auf Basis einer jeweiligen Spannung an jedem des ersten und zweiten Schalters festzustellen, ob das Auftreten des harten Kommutierungsereignisses an der Halbbrücke während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 45. Steuereinheit nach einem der Punkte 40–44, wobei die Steuereinheit konfiguriert ist, um zumindest teilweise auf Basis einer ersten Spannung an einem aus dem ersten und zweiten Schalter sowie einer zweiten Spannung an einer Gleichspannungsverbindung der Halbbrücke festzustellen, ob das Auftreten des harten Kommutierungsereignisses an der Halbbrücke während des zukünftigen Schaltzyklus wahrscheinlich ist.
  • Punkt 46. Steuereinheit nach einem der Punkte 40–45, wobei die Steuereinheit konfiguriert ist, um den ersten Treiber und den zweiten Treiber zu steuern, um die zumindest eine Gegenmaßnahme gegen harte Kommutierung zu aktivieren, indem sie zumindest einen aus einem hochohmigen Ausgang des ersten Treibers und einem hochohmigen Ausgang des zweiten Treibers aktiviert.
  • Punkt 47. Steuereinheit nach einem der Punkte 40–46, wobei die Steuereinheit konfiguriert ist, um den ersten Treiber und den zweiten Treiber zu steuern, um die zumindest eine Gegenmaßnahme gegen harte Kommutierung zu aktivieren, indem sie zumindest: dem ersten Treiber befiehlt, das Einschalten des ersten Schalter während des zukünftigen Schaltzyklus zu unterlassen, während sie dem zweiten Treiber befiehlt, während des zukünftigen Schaltzyklus den zweiten Schalter weiterhin in einem ausgeschalteten Zustand zu halten; oder dem ersten Treiber befiehlt, das Einschalten des ersten Schalters während des zukünftigen Schaltzyklus zu unterlassen, während sie dem zweiten Treiber befiehlt, den zweiten Schalter während des zukünftigen Schaltzyklus einzuschalten.
  • Punkt 48. Steuereinheit nach einem der Punkte 40–47, wobei der zukünftige Schaltzyklus ein nächster, anschließender Schaltzyklus ist, der dem aktuellen Schaltzyklus zeitlich unmittelbar nachfolgt.
  • Punkt 49. System, umfassend: eine Halbbrücke, die einen ersten Schalter umfasst, der an einem Schaltknoten mit einem zweiten Schalter gekoppelt ist; einen ersten Treiber, der konfiguriert ist, um den ersten Schalter anzusteuern; einen zweiten Schalter, der konfiguriert ist, um den zweiten Schalter anzusteuern; sowie eine Steuereinheit, die konfiguriert ist, um: festzustellen, ob das Auftreten eines harten Kommutierungsereignisses an der Halbbrücke während eines zukünftigen Schaltzyklus wahrscheinlich ist; und in Reaktion auf das Feststellen, dass das Auftreten des harten Kommutierungsereignisses während des zukünftigen Schaltzyklus wahrscheinlich ist, den ersten Treiber und den zweiten Treiber zu steuern, um zumindest eine Gegenmaßnahme gegen harte Kommutierung zu aktivieren.
  • Punkt 50. System nach Punkt 49, wobei der zukünftige Schaltzyklus ein nächster, anschließender Schaltzyklus ist.
  • Punkt 51. System, das Mittel zum Durchführen jedes der Verfahren nach Punkt 28–39 umfasst.
  • Punkt 52. Treiber, der Mittel zum Durchführen jedes der Verfahren nach Punkt 28–39 umfasst.
  • Punkt 53. Steuereinheit, die Mittel zum Durchführen jedes der Verfahren nach Punkt 28–39 umfasst.
  • Punkt 54. Nicht flüchtige, computerlesbare Speichereinheit, die Befehle umfasst, die, wenn sie ausgeführt werden, zumindest einen Prozessor eines Systems konfigurieren, um jedes der Verfahren nach Punkt 28–39 durchzuführen.
  • Die zuvor erwähnten Beispiele werden verwendet, um Beispiele oder Anwendungen zu zeigen, die auf die hier beschriebenen Verfahren und Schaltungen anwendbar sind. In einem oder mehreren Beispielen können die beschriebenen Funktionen in Hardware, Software, Firmware oder einer beliebigen Kombination daraus implementiert werden. Falls sie in Software implementiert werden, können die Funktionen als einer oder mehrere Befehle oder Code auf einem computerlesbaren Medium gespeichert oder darüber übertragen werden und können von einer auf Hardware basierenden Prozessoreinheit ausgeführt werden. Computerlesbare Medien können computerlesbare Speichermedien umfassen, die einem realen Medium wie einem Datenspeichermedium oder Kommunikationsmedium entsprechen, einschließlich jedes Mediums, das eine Übertragung eines Computerprogramms von einem Ort an einen anderen erleichtert, z.B. gemäß einem Kommunikationsprotokoll. Auf diese Art können computerlesbare Medien im Allgemeinen (1) realen computerlesbaren Speichermedien, die nicht flüchtig sind oder (2) einem Kommunikationsmedium wie einem Signal oder einer Trägerwelle entsprechen. Datenspeichermedien können alle verfügbaren Medien sein, auf die von einem oder mehreren Computern oder einem oder mehreren Prozessoren zugegriffen werden kann, um Befehle, Code und/oder Datenstrukturen für die Implementierung der in dieser Offenbarung beschriebenen Verfahren abzurufen. Ein Computerprogrammprodukt kann ein computerlesbares Medium umfassen.
  • Beispielsweise können solche computerlesbare Speichermedien RAM, ROM, EEPROM, CD-ROM oder andere optische Disk-Speicher-, Magnetdiskettenspeicher- oder andere Magnetspeichervorrichtungen, Flash-Speicher oder jedes andere Medium umfassen, das verwendet werden kann, um gewünschten Programmcode in der Form von Befehlen oder Datenstrukturen zu speichern und auf das von einem Computer aus zugegriffen werden kann. Darüber hinaus wird jede Verbindung richtigerweise als ein computerlesbares Medium bezeichnet. Falls Befehle beispielsweise von einer Webseite, einem Server oder einer anderen Fernquelle unter Verwendung eines Koaxialkabels, eines Faseroptikkabels, eines Twisted-Pair-Kabels, einer digitalen Teilnehmeranschlussleitung (DSL) oder drahtlosen Technologien wie Infrarot, Funk und Mikrowellen übertragen werden, dann sind das Koaxialkabel, das Faseroptikkabel, das Twisted-Pair-Kabel, DSL- oder drahtlose Technologien wie Infrarot, Funk und Mikrowellen in der Definition von Medium miteingeschlossen. Es gilt jedoch zu verstehen, dass computerlesbare Speichermedien und Datenspeichermedien keine Verbindungen, Trägerwellen, Signale oder andere flüchtige Medien umfassen, sondern vielmehr auf nicht flüchtige, physische Speichermedien gerichtet sind.
  • Befehle können von einem oder mehreren Prozessoren ausgeführt werden wie von einem oder mehreren digitalen Signalprozessoren (DSPs), Allzweck-Mikroprozessoren, anwendungsspezifischen integrierten Schaltkreisen (ASICs), feldprogrammierbaren Logikanordnungen (FPGAs) oder anderen gleichwertigen integrierten oder diskreten logischen Schaltungen. Dementsprechend kann sich der Begriff „Prozessor“, wie hierin verwendet, auf jede der voranstehenden Strukturen oder jede andere Struktur beziehen, die für die Implementierung der hier beschriebenen Verfahren geeignet sind. Zusätzlich dazu kann die hier beschriebene Funktionalität in manchen Aspekten innerhalb von zugewiesenen Hardware- und/oder Software-Modulen bereitgestellt sein, die zum Verschlüsseln und Entschlüsseln konfiguriert sind oder in einem kombinierten Codec inkorporiert sind. Darüber hinaus könnten die Verfahren vollständig in einer oder mehreren Schaltungen oder Logikelementen implementiert werden.
  • Die Techniken dieser Offenbarung können in einer großen Vielzahl von Vorrichtungen oder Geräten, einem integrierten Schaltkreis (IC) oder einem Satz aus ICs (z.B. einem Chip-Satz) implementiert werden. Verschiedene Komponenten, Module oder Einheiten sind in dieser Offenbarung beschrieben, um funktionelle Aspekte von Vorrichtungen zu unterstreichen, die konfiguriert sind, die offenbarten Verfahren durchzuführen, erfordern aber nicht notwendigerweise eine Umsetzung durch verschiedene Hardware-Einheiten. Vielmehr können verschiedene Einheiten, wie oben beschrieben, in einer Codec-Hardwareeinheit kombiniert werden oder durch eine Sammlung von intraoperativen Hardware-Einheiten, einschließlich eines oder mehrerer Prozessoren, wie oben beschrieben, in Verbindung mit geeigneter Software und/oder Firmware bereitgestellt werden.
  • Verschiedene Beispiele der Offenbarung wurden beschrieben. Diese und weitere Beispiele fallen innerhalb des Schutzumfangs der nachstehenden Patentansprüche.

Claims (23)

  1. Verfahren, das Folgendes umfasst: Ansteuern eines Leistungsschalters mit einem Treiber, um einer Last für zumindest einen Schaltzyklus des Leistungsschalters elektrische Leistung zuzuführen, wobei das Ansteuern des Leistungsschalters Folgendes umfasst: Aktivieren eines hochohmigen Ausgangs des Treibers während zumindest eines Teils einer ersten Schaltzyklusphase, in welcher der Leistungsschalter ausgeschaltet ist, und Aktivieren eines niederohmigen Ausgangs des Treibers sowohl während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter eingeschaltet ist, als auch während eines beliebigen restlichen Teils der ersten Phase, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in welchem der hochohmige Ausgang aktiviert ist.
  2. Verfahren nach Anspruch 1, wobei das Aktivieren des hochohmigen Ausgangs des Treibers das Aktivieren des hochohmigen Ausgangs in Reaktion darauf umfasst, dass festgestellt wird, dass eine Schwellenzeitdauer vergangen ist, seit der Leistungsschalter zuletzt ausgeschaltet wurde.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Ansteuern des Leistungsschalters ferner ein Bestimmen umfasst, ob der Leistungsschalter ausgeschaltet oder eingeschaltet ist, wobei der hochohmige Ausgang in Reaktion auf das Bestimmen aktiviert wird, dass der Leistungsschalter ausgeschaltet ist, und der niederohmige Ausgang in Reaktion auf das Bestimmen aktiviert wird, dass der Leistungsschalter eingeschaltet ist.
  4. Verfahren nach Anspruch 3, wobei eine Steuerung oder der Treiber bestimmt, ob der Leistungsschalter ausgeschaltet oder eingeschaltet ist.
  5. Verfahren nach einem der Ansprüche 1–4, wobei das Aktivieren des hochohmigen Ausgangs des Treibers den Leistungsschalter während eines harten Kommutierungsereignisses schützt.
  6. Verfahren nach einem der Ansprüche 1–5, wobei das Aktivieren des hochohmigen Ausgangs den Leistungsschalter derart konfiguriert, dass dieser in einer ersten Zeitdauer eingeschaltet ist, und das Aktivieren des niederohmigen Ausgangs den Leistungsschalter derart konfiguriert, dass dieser in einer zweiten Zeitdauer eingeschaltet ist, die geringer als die erste Zeitdauer ist.
  7. Verfahren nach einem der Ansprüche 1–6, wobei das Aktivieren des niederohmigen Ausgangs des Treibers den Leistungsschalter aktiviert, sodass dieser schneller einschaltet als wenn der hochohmige Ausgang aktiviert ist.
  8. Verfahren nach einem der Ansprüche 1–7, wobei der hochohmige Ausgang und der niederohmige Ausgang ein einziger Ausgang des Treibers sind, der konfigurierbar ist, um einen größeren Ausgangswiderstand aufzuweisen, wenn der hochohmige Ausgang aktiviert ist, und einen niedrigeren Ausgangswiderstand aufzuweisen, wenn der niederohmige Ausgang aktiviert ist.
  9. Verfahren nach einem der Ansprüche 1–7, wobei der hochohmige Ausgang und der niederohmige Ausgang zwei unterschiedliche und einzeln auswählbare Ausgänge des Treibers sind.
  10. Treiber eines Leistungsschalters, der dazu verwendet wird, um einer Last für zumindest einen Schaltzyklus des Leistungsschalters elektrische Leistung zuzuführen, wobei der Treiber zumindest einen Ausgang umfasst, wobei der zumindest eine Ausgang Folgendes umfasst: einen hochohmigen Ausgang, der während zumindest eines Teils einer ersten Schaltzyklusphase aktiviert ist, in welcher der Leistungsschalter ausgeschaltet ist, und einen niederohmigen Ausgang, der während einer zweiten Schaltzyklusphase, in welcher der Leistungsschalter eingeschaltet ist, und während jeglichen restlichen Teils der ersten Phase aktiviert ist, der sich von dem zumindest einen Teil der ersten Phase unterscheidet, in welcher der hochohmige Ausgang aktiviert ist.
  11. Treiber nach Anspruch 10, wobei: der hochohmige Ausgang derart eingerichtet ist, dass er, wenn er aktiviert ist, dem Leistungsschalter ein Gatesignal mit einer ersten Impedanz bereitstellt; der niederohmige Ausgang derart eingerichtet ist, dass er, wenn er aktiviert ist, dem Leistungsschalter das Gatesignal mit einer zweiten Impedanz bereitstellt, die geringer als die erste Impedanz ist.
  12. Treiber nach Anspruch 10 oder 11, wobei der Treiber eingerichtet ist, auf Basis eines Treibersteuersignals, welches der Treiber von einer Steuerung empfängt, zu bestimmen, ob der niederohmige Ausgang oder der hochohmige Ausgang aktiviert werden soll.
  13. Treiber nach einem der Ansprüche 10–12, wobei der Treiber eingerichtet ist, den niederohmigen Ausgang für eine Schwellenzeitdauer während der ersten Schaltzyklusphase zu aktivieren, kurz bevor er den hochohmigen Ausgang während des zumindest einen Teils der ersten Schaltzyklusphase aktiviert.
  14. Treiber nach einem der Ansprüche 10–13, wobei: der niederohmige Ausgang und der hochohmige Ausgang jeweils eine jeweilige Transistorstufe umfassen, die eingerichtet ist, einen Gateanschluss des Leistungsschalters elektrisch mit einem positiven Leistungsversorgungsknoten des Treibers zu koppeln, um den Leistungsschalter in einen eingeschalteten Zustand zu versetzen oder den Gateanschluss des Leistungsschalters elektrisch mit einem Leistungsversorgungsknoten, der auf dem niedrigsten Potential liegt, des Treibers zu koppeln, um den Leistungsschalter in einen ausgeschalteten Zustand zu versetzen.
  15. Treiber nach Anspruch 14, wobei die Transistorstufe des hochohmigen Ausgangs eine größere Impedanz als die Transistorstufe des niederohmigen Ausgangs aufweist.
  16. Treiber nach einem der Ansprüche 10–15, wobei der zumindest eine Ausgang ein einziger Ausgang ist, der mit einem einzigen Ausgangsanschlussport des Treibers elektrisch gekoppelt ist.
  17. Treiber nach einem der Ansprüche 10–15, wobei der zumindest eine Ausgang Folgendes umfasst: einen ersten Ausgang, welcher als der niederohmige Ausgang konfigurierbar ist, wobei der erste Ausgang mit einem ersten Ausgangsanschlussport des Treibers gekoppelt ist; und einen zweiten Ausgang, der als der hochohmige Ausgang konfigurierbar ist, wobei der zweite Ausgang mit einem zweiten Ausgangsanschlussport des Treibers gekoppelt ist.
  18. Treiber nach Anspruch 17, wobei der erste Ausgangsanschlussport eingerichtet ist, um über einen ersten Gatewiderstand mit einem Gateanschluss des Leistungsschalters zu koppeln und der zweite Ausgangsanschlussport eingerichtet ist, um über einen zweiten Gatewiderstand mit dem Gateanschluss zu koppeln.
  19. System, das Folgendes umfasst: eine Halbbrücke, die einen ersten Schalter umfasst, der an einem Schaltknoten mit einem zweiten Schalter gekoppelt ist, einen ersten Treiber, der eingerichtet ist, den ersten Schalter anzusteuern, und einen zweiten Treiber, der eingerichtet ist, den zweiten Schalter zumindest durch folgende Schritte anzusteuern: Ansteuern des zweiten Schalters mit einem hochohmigen Ausgangssignal des zweiten Treibers während zumindest eines Teils einer ersten Schaltzyklusphase des zweiten Schalters, in welcher der zweite Schalter ausgeschaltet ist, und Ansteuern des zweiten Schalters in einen eingeschalteten Zustand mit einem niederohmigen Ausgangssignal des zweiten Treibers während einer zweiten Schaltzyklusphase des zweiten Schalters, in welcher der zweite Schalter eingeschaltet ist, und während jeglichen restlichen Teils der ersten Schaltzyklusphase des zweiten Schalters, der sich von dem zumindest einen Teil der ersten Schaltzyklusphase des zweiten Schalters unterscheidet.
  20. System nach Anspruch 19, wobei der erste Treiber ferner eingerichtet ist, den ersten Schalter zumindest durch folgende Schritte anzusteuern: Ansteuern des ersten Schalters mit einem hochohmigen Ausgang des ersten Treibers während zumindest eines Teils einer ersten Schaltzyklusphase des ersten Schalters, in welcher der erste Schalter ausgeschaltet ist; und Ansteuern des ersten Schalters mit einem niederohmigen Ausgang des ersten Treibers während einer zweiten Schaltzyklusphase des ersten Schalters, in welcher der erste Schalter eingeschaltet ist, und während jeglichen restlichen Teils der ersten Schaltzyklusphase des Schaltzyklus des ersten Schalters, der sich von dem zumindest einen Teil der ersten Phase des ersten Schalters unterscheidet.
  21. System nach Anspruch 19 oder 20, wobei der zweite Treiber ferner eingerichtet ist, den zweiten Schalter mit dem niederohmigen Ausgangssignal für eine Schwellenzeitdauer anzusteuern, bevor er den ersten Schalter mit dem hochohmigen Ausgangssignal ansteuert.
  22. System nach einem der Ansprüche 19–21, das ferner eine Steuereinheit umfasst, die eingerichtet ist, ein Treibersteuersignal an den zweiten Treiber auszugeben, wobei der zweite Treiber ferner eingerichtet ist, den zweiten Schalter mit dem hochohmigen Ausgangssignal auf Basis des Treibersteuersignals anzusteuern.
  23. System nach einem der Ansprüche 19–22, wobei der hochohmige Ausgang des zweiten Treibers und der niederohmige Ausgang des zweiten Treibers entweder ein einziger Ausgangsanschlussport oder jeweilige einzelne Ausgangsanschlussports sind.
DE102016100775.7A 2015-01-19 2016-01-19 Schutz vor harten Kommutierungsereignissen an Leistungsschaltern Pending DE102016100775A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/599,823 US9780639B2 (en) 2015-01-19 2015-01-19 Protection from hard commutation events at power switches
US14/599,823 2015-01-19

Publications (1)

Publication Number Publication Date
DE102016100775A1 true DE102016100775A1 (de) 2016-07-21

Family

ID=56293263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100775.7A Pending DE102016100775A1 (de) 2015-01-19 2016-01-19 Schutz vor harten Kommutierungsereignissen an Leistungsschaltern

Country Status (4)

Country Link
US (1) US9780639B2 (de)
KR (1) KR101773699B1 (de)
CN (1) CN105811374B (de)
DE (1) DE102016100775A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020208152A1 (de) 2020-06-30 2021-12-30 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780636B2 (en) 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
WO2016164086A1 (en) * 2015-04-10 2016-10-13 Dialog Semiconductor Inc. Auxiliary winding ground fault detection for isolated dc/dc converter
DE102015116094A1 (de) * 2015-09-23 2017-03-23 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Vorhersagen eines zukünftigen Zustandes einer elektronischen Komponente
US10536140B1 (en) * 2015-12-03 2020-01-14 Navitas Semiconductor, Inc. Half bridge and oscillator power integrated circuit
DE102016114002A1 (de) * 2016-07-29 2018-02-01 Eberspächer Controls Landau Gmbh & Co. Kg Trennschalteranordnung, insbesondere für ein Bordspannungssystem eines Fahrzeugs
CN106357099B (zh) * 2016-09-14 2019-04-16 昂宝电子（上海）有限公司 一种实现栅极驱动电路的系统和方法
US10181813B2 (en) * 2016-10-27 2019-01-15 Power Integrations, Inc. Half-bridge inverter modules with advanced protection through high-side to low-side control block communication
CN106849621B (zh) * 2017-01-03 2019-05-28 昂宝电子（上海）有限公司 一种实现栅极驱动电路的系统和方法
FR3064829B1 (fr) * 2017-04-03 2019-04-05 Valeo Siemens Eautomotive France Sas Procede de protection contre un courant de surpuissance dans un circuit resonnant
US10256744B2 (en) 2017-09-12 2019-04-09 Infineon Technologies Austria Ag Controller device with adaptive synchronous rectification
JP2019146300A (ja) * 2018-02-16 2019-08-29 株式会社東芝 ドライバ回路
US10224817B1 (en) * 2018-07-19 2019-03-05 Navitas Semiconductor, Inc. Power transistor control signal gating
US10879823B2 (en) * 2018-12-31 2020-12-29 Texas Instruments Incorporated Electric motor power control circuitry
CN113765341B (zh) * 2021-07-26 2024-04-09 华为技术有限公司 一种驱动器、电机驱动电路及动力系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016545A1 (en) * 2001-06-05 2003-01-23 Bel-Fuse, Inc. Buck regulator with adaptive auxiliary voltage flyback regulator
SE0104400D0 (sv) * 2001-12-21 2001-12-21 Bang & Olufsen Powerhouse As Half-bridge driver and power conversion system with such driver
JP4092246B2 (ja) 2002-05-27 2008-05-28 インフィネオン テクノロジーズ アクチエンゲゼルシャフト パワースイッチデバイス
DE10243885A1 (de) 2002-09-21 2004-04-01 Philips Intellectual Property & Standards Gmbh Konverterschaltung und Ansteuerverfahren hierfür
US7196916B2 (en) 2005-02-14 2007-03-27 University Of Central Florida Research Foundation Alternated duty cycle control method for half-bridge DC-DC converter
US7746155B2 (en) * 2005-03-30 2010-06-29 Texas Instruments Incorporated Circuit and method for transistor turn-off with strong pulldown
US7932754B1 (en) * 2006-08-17 2011-04-26 National Semiconductor Corporation Optimal control of charge-modulated gate drivers
US7800350B2 (en) * 2007-05-11 2010-09-21 Freescale Semiconductor, Inc. Apparatus for optimizing diode conduction time during a deadtime interval
EP2201669B1 (de) * 2007-09-18 2017-06-21 Nxp B.V. Steuerungsverfahren für einen halbbrücken-resonanzwandler zur vermeidung von kapazitivem betrieb
US8829946B2 (en) * 2008-09-30 2014-09-09 Infineon Technologies Austria Ag Circuit for driving a transistor dependent on a measurement signal
KR101025987B1 (ko) 2009-09-14 2011-03-30 삼성전기주식회사 전력 변환용 스위치에 부가 전류를 공급하는 전원 장치
US8674727B2 (en) * 2010-08-31 2014-03-18 Infineon Technologies Austria Ag Circuit and method for driving a transistor component based on a load condition
KR101828585B1 (ko) 2011-02-07 2018-02-13 페어차일드코리아반도체 주식회사 스위치 제어 장치 및 이를 포함하는 컨버터
US9166028B2 (en) * 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
JP5299555B2 (ja) 2011-11-28 2013-09-25 ダイキン工業株式会社 電力変換制御装置
JP5207568B1 (ja) 2012-02-23 2013-06-12 株式会社京三製作所 電流形インバータ装置、および電流形インバータ装置の制御方法
US9154026B2 (en) * 2012-06-27 2015-10-06 Intel Corporation Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch
US9455697B2 (en) * 2012-09-28 2016-09-27 Infineon Technologies Austria Ag Switch circuit with a first transistor device and a second transistor device connected in series
US9166498B2 (en) 2013-02-13 2015-10-20 Pai Capital Llc Power converter with non-symmetrical totem pole rectifier and current-shaping branch circuits
WO2015187747A2 (en) 2014-06-02 2015-12-10 Utah State University Multi-mode control for a dc-to-dc converter
US9627971B2 (en) * 2014-12-17 2017-04-18 Infineon Technologies Austria Ag Gate driver initiated zero voltage switch turn on

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020208152A1 (de) 2020-06-30 2021-12-30 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs
US11711027B2 (en) 2020-06-30 2023-07-25 Zf Friedrichshafen Ag Power module for operating an electric vehicle drive system

Also Published As

Publication number Publication date
KR101773699B1 (ko) 2017-08-31
KR20160089287A (ko) 2016-07-27
CN105811374B (zh) 2018-11-20
US9780639B2 (en) 2017-10-03
CN105811374A (zh) 2016-07-27
US20160209855A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
DE102016100776A1 (de) Schutz vor harten Kommutierungsereignissen an Leistungsschaltern
DE102016100775A1 (de) Schutz vor harten Kommutierungsereignissen an Leistungsschaltern
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
EP1884008B1 (de) Schutzschalteinrichtung für ein solarmodul
DE102017115235B4 (de) Halbbrückengekoppelte Resonanz-Gate-Treiber
DE102013111348A1 (de) Verfahren und Schaltungsanordnung zum Ermitteln einer Entmagnetisierungsnullstromzeit
DE102017107520A1 (de) Elektronische Schalt- und Schutzschaltung mit einem logarithmischen ADC
EP3028377B1 (de) Gleichspannungswandler
EP2225824B1 (de) Spannungswandlerschaltung und verfahren zum getakteten zuführen von energie zu einem energiespeicher
EP2297842A1 (de) Verfahren, schaltungsanordnung und brückenschaltung
DE102015114371A1 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE102015121996B4 (de) Gatetreiber-veranlasstes Nullspannungsschalter-Einschalten
DE102011114112A1 (de) Systeme und Verfahren zum Steuern induktiver Energie in DC/DC-Umsetzern
DE102017131359A1 (de) Elektronische schalt- und schutzschaltung
DE102015112245B4 (de) Gleichrichter
DE102012200981A1 (de) Torschaltung
DE102014018075A1 (de) Dämpfungsglied
DE112017007493T5 (de) Halbleiterbauelement ansteuerungsverfahren und treibervorrichtung und leistungswandlergerät
DE102014107815A1 (de) System und Verfahren zum Ansteuern von Transistoren
DE10328782B4 (de) Steuerschaltung für einen MOSFET zur Synchrongleichrichtung
DE3420003A1 (de) Anordnung zum verhindern uebermaessiger verlustleistung in einer leistungsschalthalbleitervorrichtung
DE102017205956A1 (de) Beseitigung von sperrladung in dc/dc-leistungswandlern
DE102017122988A1 (de) Schutz vor Schäden eines Stromrichters
DE102023103416A1 (de) Kurzschlussdetektion und begrenzung eines kanalstroms in einem transistor vor dem ausschalten in einen kurzschlusszustand
DE102015107946A1 (de) Absicherung eines floatenden Verbinders

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication