-
HINTERGRUND
-
Treiber sind so dimensioniert, dass sie den von einer Anwendung benötigten Strom unter jeglichen Bedingungen (einschließlich Technologiespreizung, Temperatur und Versorgungsschwankungen) sicherstellen. Um den Treiber vor Schäden und Überhitzung zu schützen, ist häufig eine Überstrom/Kurzschluss-Detektionsschaltung enthalten. Das System muss reagieren, indem es den Netzschalter AUS-schaltet, falls der Überstrom-Schwellenwert erreicht wird.
-
Gewöhnlich besteht ein Treiber aus zwei komplementären MOSFETs oder doppelt-diffundierten MOS-(DMOS-)Transistoren, um ein mit einer Last verbundenes Ausgangs-Pad anzusteuern. Die beiden komplementären MOSFETs werden komplementär EIN- und AUSgeschaltet, um eine Kreuzleitung zu vermeiden. Gewöhnlich wird die Gate-Source-Spannung Vgs eines MOSFET auf 0 V heruntergefahren bzw. gesteuert, um den MOSFET auszuschalten, und wird auf einen maximalen Wert für die Technologie (z. B. 3,3 V) gesteuert, um den MOSFET ganz einzuschalten. Dieser letzte Wert wird gewählt, um den Einschaltwiderstand Ron zu minimieren, um gleichfalls die Verlustleistung zu minimieren.
-
Im Fall eines echten Kurzschlusses mit sehr niedrigem Widerstand und niedriger Induktivität ist bekannt, dass Prozess-, Temperatur- und Versorgungsschwankungen das Fließen eines Stroms induzieren können, der signifikant höher als der Überstrom-Schwellenwert ist. Falls ein Kurzschluss (z. B. an der Last oder zwischen dem Ausgangs-Pad und der Last) auftritt, wird der Kurzschluss durch eine Überstromschaltung detektiert und wird der MOSFET, der gleichzeitig Strom leitet, (d. h. der eingeschaltete) nach einem Deglitch- bzw. Entstörungsfilterintervall ausgeschaltet, das genutzt wird, um ein falsches Auslösen zu vermeiden. Ein MOSFET weist einen maximalen Schaltstrom auf, den er bewältigen kann, ohne dauerhaft geschädigt zu werden, falls er schnell abgeschaltet wird. Dieser maximale Schaltstrom hängt von den Dimensionen des MOSFET ab. Falls der Laststrom den maximalen Schaltstrom zu dem Zeitpunkt, zu dem der Treiber den MOSFET ausschaltet, übersteigt, kann der MOSFET dauerhaft geschädigt werden.
-
Daher kann ein verbessertes System, das den Laststrom, der durch einen Transistor fließt, vor einer Abschaltung als Reaktion auf ein Überstromereignis reduziert, wünschenswert sein, um eine Schädigung des Transistors zu vermeiden.
-
ZUSAMMENFASSUNG
-
Die Erfindung ist in den unabhängigen Ansprüchen definiert. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert. Eine oder mehrere Ausführungsformen stellen ein Treibersystem bereit, das dafür konfiguriert ist, eine Last anzusteuern, wobei das Treibersystem umfasst: einen Leistungstransistor, der einen Steueranschluss enthält, wobei der Leistungstransistor dafür konfiguriert ist, eine Steuerspannung an dem Steueranschluss zu empfangen und einen Laststrom basierend auf der Steuerspannung zu leiten; eine Überstrom-Überwachungsschaltung, die dafür konfiguriert ist, ein Messsignal, das für den Laststrom repräsentativ ist, mit einem Komparator-Schwellenwert zu vergleichen, der einem Überstrom-Schwellenwert entspricht, ein erstes Fehlersignal als Reaktion darauf zu erzeugen, dass das Messsignal den Komparator-Schwellenwert für ein erstes Zeitintervall übersteigt, und ein zweites Fehlersignal als Reaktion darauf zu erzeugen, dass das Messsignal den Komparator-Schwellenwert für ein zweites Zeitintervall übersteigt, wobei das zweite Zeitintervall größer als das erste Zeitintervall ist; eine Gate-Treiberschaltung, die mit dem Steueranschluss verbunden ist, wobei die Gate-Treiberschaltung dafür konfiguriert ist, die Steuerspannung zu regulieren, um den Leistungstransistor zwischen Schaltzuständen anzusteuern, um den Laststrom zu steuern, wobei die Gate-Treiberschaltung dafür konfiguriert ist, die Steuerspannung zu regulieren, um den Transistor als Reaktion darauf auszuschalten, dass die Überstrom-Überwachungsschaltung das zweite Fehlersignal erzeugt; und eine Strombegrenzungsschaltung, die mit dem Steueranschluss des Leistungstransistors verbunden ist, wobei als Reaktion darauf, dass die Überstrom-Überwachungsschaltung das erste Fehlersignal erzeugt, die Strombegrenzungsschaltung dafür konfiguriert ist, die Steuerspannung auf einen eingestellten Spannungspegel einzustellen, um den Laststrom auf einen reduzierten Strompegel zu begrenzen, der so vorkonfiguriert ist, dass er größer als der Überstrom-Schwellenwert ist, wobei der eingestellte Spannungspegel ausreicht, um den Leistungstransistor im Ein-Zustand zu halten.
-
Eine oder mehrere Ausführungsformen stellen ein Verfahren zum Ansteuern eines Leistungstransistors bereit, um eine Last anzusteuern, wobei der Leistungstransistor einen Steueranschluss enthält und dafür konfiguriert ist, eine Steuerspannung am Steueranschluss zu empfangen und einen Laststrom basierend auf der Steuerspannung zu leiten, wobei das Verfahren umfasst: Vergleichen, durch eine Überstrom-Überwachungsschaltung, eines Messsignals, das für einen Laststrom repräsentativ ist, mit einem Komparator-Schwellenwert, der einem Überstrom-Schwellenwert entspricht; Erzeugen, durch eine Überstrom-Überwachungsschaltung, eines ersten Fehlersignals als Reaktion darauf, dass das Messsignal den Komparator-Schwellenwert für ein erstes Zeitintervall übersteigt; Erzeugen, durch eine Überstrom-Überwachungsschaltung, eines zweiten Fehlersignals als Reaktion darauf, dass das Messsignal den Komparator-Schwellenwert für ein zweites Zeitintervall übersteigt, wobei das zweite Zeitintervall größer als das erste Zeitintervall ist; Regulieren, durch eine Gate-Treiberschaltung, der Steuerspannung, um den Leistungstransistor zwischen Schaltzuständen anzusteuern, um den Laststrom zu steuern, was ein Regulieren der Steuerspannung einschließt, um den Transistor als Reaktion darauf auszuschalten, dass die Überstrom-Überwachungsschaltung das zweite Fehlersignal erzeugt; und als Reaktion darauf, dass die Überstrom-Überwachungsschaltung das erste Fehlersignal erzeugt, Einstellen, durch eine Strombegrenzungsschaltung, der Steuerspannung auf einen eingestellten Spannungspegel, um den Laststrom auf einen reduzierten Strompegel zu begrenzen, der so vorkonfiguriert ist, dass er größer als der Überstrom-Schwellenwert ist, wobei der eingestellte Spannungspegel ausreicht, um den Leistungstransistor in einem Ein-Zustand zu halten.
-
Eine oder mehrere Ausführungsformen stellen ein Treibersystem bereit, das dafür konfiguriert ist, eine Last anzusteuern, wobei das Treibersystem umfasst: eine Halbbrückenschaltung, die einen High-Side-Transistor und einen Low-Side-Transistor enthält, wobei der High-Side-Transistor einen ersten Steueranschluss aufweist, der dafür konfiguriert ist, eine erste Steuerspannung zu empfangen, um einen Laststrom, der in einer positiven Flussrichtung fließt, basierend auf der ersten Steuerspannung zu leiten, und wobei der Low-Side-Transistor einen zweiten Steueranschluss aufweist, der dafür konfiguriert ist, eine zweite Steuerspannung zu empfangen, um den in einer negativen Flussrichtung fließenden Laststrom basierend auf der zweiten Steuerspannung zu leiten; eine erste Überstrom-Überwachungsschaltung, die dafür konfiguriert ist, ein erstes Messsignal, das für den in der positiven Flussrichtung fließenden Laststrom repräsentativ ist, mit einem ersten Komparator-Schwellenwert zu vergleichen, der einem ersten Überstrom-Schwellenwert entspricht, ein erstes Fehlersignal als Reaktion darauf zu erzeugen, dass das erste Messsignal den ersten Komparator-Schwellenwert für ein erstes Zeitintervall übersteigt, und ein zweites Fehlersignal als Reaktion darauf zu erzeugen, dass das erste Messsignal den ersten Komparator-Schwellenwert für ein zweites Zeitintervall übersteigt, wobei das zweite Zeitintervall größer als das erste Zeitintervall ist; eine zweite Überstrom-Überwachungsschaltung, die dafür konfiguriert ist, ein zweites Messsignal, das für den in der negativen Flussrichtung fließenden Laststrom repräsentativ ist, mit einem zweiten Komparator-Schwellenwert zu vergleichen, der einem zweiten Überstrom-Schwellenwert entspricht, ein drittes Fehlersignal als Reaktion darauf zu erzeugen, dass das zweite Messsignal den zweiten Komparator-Schwellenwert für ein drittes Zeitintervall übersteigt, und ein viertes Fehlersignal als Reaktion darauf zu erzeugen, dass das zweite Messsignal den zweiten Komparator-Schwellenwert für ein viertes Zeitintervall übersteigt, wobei das vierte Zeitintervall größer als das zweite Zeitintervall ist; eine Gate-Treiberschaltung, die mit dem ersten Steueranschluss und dem zweiten Steueranschluss gekoppelt ist, wobei die Gate-Treiberschaltung dafür konfiguriert ist, die erste Steuerspannung zu regulieren, um den High-Side-Transistor zwischen Schaltzuständen anzusteuern, um den Laststrom zu steuern, und die zweite Steuerspannung zu regulieren, um den Low-Side-Transistor zwischen Schaltzuständen anzusteuern, um den Laststrom zu steuern, wobei die Gate-Treiberschaltung dafür konfiguriert ist, die erste Steuerspannung zu regulieren, um den High-Side-Transistor als Reaktion darauf auszuschalten, dass die Überstrom-Überwachungsschaltung das zweite Fehlersignal erzeugt, und die zweite Steuerspannung zu regulieren, um den Low-Side-Transistor als Reaktion darauf auszuschalten, dass die Überstrom-Überwachungsschaltung das vierte Fehlersignal erzeugt; und eine Strombegrenzungsschaltung, die mit dem ersten Steueranschluss und dem zweiten Steueranschluss verbunden ist, wobei als Reaktion darauf, dass die Überstrom-Überwachungsschaltung das erste Fehlersignal erzeugt, die Strombegrenzungsschaltung dafür konfiguriert ist, die erste Steuerspannung auf einen ersten eingestellten Spannungspegel einzustellen, um den Laststrom auf einen ersten reduzierten Strompegel zu begrenzen, der so vorkonfiguriert ist, dass er größer als der erste Überstrom-Schwellenwert ist, wobei der erste eingestellte Spannungspegel ausreicht, um den High-Side-Transistor in einem Ein-Zustand zu halten, und wobei als Reaktion darauf, dass die Überstrom-Überwachungsschaltung das dritte Fehlersignal erzeugt, die Strombegrenzungsschaltung dafür konfiguriert ist, die zweite Steuerspannung auf einen zweiten eingestellten Spannungspegel einzustellen, um den Laststrom auf einen zweiten reduzierten Strompegel zu begrenzen, der so vorkonfiguriert ist, dass er größer als der zweite Überstrom-Schwellenwert ist, wobei der zweite eingestellte Spannungspegel ausreicht, um den Low-Side-Transistor in einem Ein-Zustand zu halten.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Ausführungsformen werden hierin unter Verweis auf die beigefügten Zeichnungen beschrieben.
- 1A ist ein schematisches Blockdiagramm eines Treibersystems zum Ansteuern eines High-Side-Leistungstransistors gemäß einer oder mehreren Ausführungsformen; und
- 1B ist ein schematisches Blockdiagramm eines Treibersystems zum Ansteuern eines Low-Side-Leistungstransistors gemäß einer oder mehreren Ausführungsformen.
-
DETAILLIERTE BESCHREIBUNG
-
Im Folgenden werden Details dargelegt, um eine genauere Erläuterung der beispielhaften Ausführungsformen zu liefern. Für den Fachmann ist es jedoch offensichtlich, dass Ausführungsformen ohne diese spezifischen Details in die Praxis umgesetzt werden können. In anderen Fällen werden allgemein bekannte Strukturen und Vorrichtungen in Form eines Blockdiagramms oder in einer schematischen Ansicht statt im Detail gezeigt, um eine Verwirrung bei den Ausführungsformen zu vermeiden. Außerdem können Merkmale der hier im Folgenden beschriebenen verschiedenen Ausführungsformen, sofern nicht anders konkret angegeben, miteinander kombiniert werden.
-
Ferner werden äquivalente bzw. gleichwertige oder gleiche Elemente oder Elemente mit einer äquivalenten oder gleichen Funktionalität in der folgenden Beschreibung mit äquivalenten oder gleichen Bezugsziffern bezeichnet. Da den gleichen oder funktional äquivalenten Elementen die gleichen Bezugsziffern in den Figuren gegeben sind, kann eine wiederholte Beschreibung für Elemente, die mit denselben Bezugsziffern versehen sind, weggelassen werden. Beschreibungen, die für Elemente mit denselben oder gleichen Bezugsziffern geliefert werden, sind hier untereinander austauschbar.
-
In dieser Hinsicht kann eine Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „oberhalb“, „vorne“, „hinter“, „rückwärtig“, „vorangehend“, „nachfolgend“ etc. mit Verweis auf die Orientierung der Figuren, die hierin beschrieben werden, verwendet werden. Da Teile von Ausführungsformen in mehreren verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie zu Veranschaulichungszwecken genutzt. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom durch die Ansprüche definierten Umfang abzuweichen. Die folgende detaillierte Beschreibung soll daher nicht in einem beschränkenden Sinne genommen werden. Die Richtungsterminologie, die in den Ansprüchen verwendet wird, kann beim Definieren einer Raum- oder Lagebeziehung eines Elements zu einem anderen Element oder Merkmal helfen, ohne auf eine bestimmte Orientierung beschränkt zu sein.
-
Es versteht sich, dass, wenn auf ein Element dahingehend verwiesen wird, dass es mit einem anderen Element „verbunden“ oder „gekoppelt“ ist, es mit dem anderen Element direkt verbunden oder gekoppelt sein kann oder dazwischenliegende Elemente vorhanden sein können. Wenn im Gegensatz dazu auf ein Element dahingehend verwiesen wird, dass es mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ ist, sind keine dazwischenliegenden Elemente vorhanden. Andere Worte bzw. Begriffe, die verwendet werden, um die Beziehung zwischen Elementen zu beschreiben, sollen in gleicher Weise interpretiert werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ etc.).
-
In den hierin beschriebenen oder in den Zeichnungen gezeigten Ausführungsformen kann jede direkte elektrische Verbindung oder Kopplung, d. h. jede beliebige Verbindung oder Kopplung ohne zusätzliche dazwischenliegende Elemente, ebenfalls durch eine indirekte Verbindung oder Kopplung, d. h. eine Verbindung oder Kopplung mit einem oder mehreren zusätzlichen dazwischenliegenden Elementen, oder umgekehrt realisiert werden, solange der allgemeine Zweck der Verbindung oder Kopplung, zum Beispiel eine bestimmte Art von Signal zu übertragen oder eine bestimmte Art von Information zu übertragen, im Wesentlichen beibehalten wird. Merkmale von verschiedenen Ausführungsformen können kombiniert werden, um weitere Ausführungsformen zu bilden. Beispielsweise können in Bezug auf eine der Ausführungsformen beschriebene Varianten oder Modifikationen auch auf andere Ausführungsformen angewendet werden, sofern nichts Gegenteiliges angemerkt ist.
-
Die Begriffe „im Wesentlichen“ und „ungefähr“ können hierin verwendet werden, um geringe Fertigungstoleranzen (z. B. innerhalb 5 %) zu berücksichtigen, die in der Industrie als annehmbar erachtet werden, ohne von den Aspekten der hierin beschriebenen Ausführungsformen abzuweichen. Beispielsweise kann ein Widerstand mit einem ungefähren Widerstandswert praktisch ein Widerstand innerhalb von 5 % dieses ungefähren Widerstandswerts aufweisen.
-
In der vorliegenden Offenbarung können Ausdrücke, die Ordnungszahlen wie etwa „erster“, „zweiter“ und/oder dergleichen enthalten, verschiedene Elemente modifizieren. Solche Elemente sind jedoch nicht durch die obigen Ausdrücke beschränkt. Beispielsweise beschränken die obigen Ausdrücke nicht die Reihenfolge und/oder Bedeutung der Elemente. Die obigen Ausdrücke werden nur zum Zweck der Unterscheidung eines Elements von den anderen Elementen verwendet. Beispielsweise geben ein erstes Kästchen und ein zweites Kästchen verschiedene Boxen an, obgleich beide Kästchen sind. Als weiteres Beispiel könnte ein erstes Element als zweites Element bezeichnet werden und könnte ähnlich ein zweites Element auch als erstes Element bezeichnet werden, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.
-
Ein oder mehrere Aspekte der vorliegenden Offenbarung können als ein nicht-transitorisches computerlesbares Aufzeichnungsmedium realisiert werden, das darauf gezeichnet ein Programm aufweist, das Verfahren/Algorithmen zum Anweisen des Prozessors, die Verfahren/Algorithmen durchzuführen, verkörpert. Somit kann ein nicht-transitorisches computerlesbares Aufzeichnungsmedium darauf gespeicherte, elektronisch lesbare Steuersignale aufweisen, die mit einem programmierbaren Computersystem zusammenarbeiten (oder zusammenarbeiten können), so dass die jeweiligen Verfahren/Algorithmen ausgeführt werden. Das nichttransitorische computerlesbare Aufzeichnungsmedium kann beispielsweise ein CD-ROM, eine DVD, ein Blue-Ray-Disk, ein RAM, ein ROM, ein PROM, ein EPROM, ein EEPROM, ein FLASH-Speicher oder eine elektronische Speichervorrichtung sein.
-
Jedes der Elemente der vorliegenden Offenbarung kann konfiguriert werden, indem eine dedizierte Hardware oder ein Software-Programm auf einem Speicher implementiert wird, der einen Prozessor steuert, um die Funktionen von Beliebigen der Komponenten oder Kombinationen davon auszuführen. Jede der Komponenten kann als eine zentrale Verarbeitungseinheit (CPU) oder ein anderer Prozessor implementiert sein, der ein Software-Programm von einem Aufzeichnungsmedium wie etwa einer Festplatte oder einer Halbleiter-Speichervorrichtung liest und ausführt. Beispielsweise können Anweisungen von einem oder mehreren Prozessoren wie etwa einer oder mehreren CPUs, Digitalsignalprozessoren (DSPs), Mehrzweck-Mikroprozessoren, anwendungsspezifischen integrierten Schaltungen (ASICs), feldprogrammierbaren Logik-Arrays (FGPAs), einem programmierbaren Logik-Controller (PLC) oder einer anderen äquivalenten integrierten oder diskreten Logik-Schaltungsanordnung ausgeführt werden.
-
Dementsprechend bezieht sich der Begriff „Prozessor“, wie er hierin verwendet wird, auf jede Beliebige der vorgenannten Strukturen oder irgendeine andere Struktur, die zur Realisierung der hierin beschriebenen Technik geeignet ist. Ein Controller, der Hardware aufweist, kann ebenfalls eine oder mehrere der Techniken dieser Offenbarung ausführen. Ein Controller, der einen oder mehrere Prozessoren enthält, kann elektrische Signale und digitale Algorithmen nutzen, um seine Empfangs-, Analyse- und Steuerungsfunktionen auszuführen, welche ferner Korrekturfunktionen einschließen können. Solche Hardware, Software und Firmware können innerhalb derselben Vorrichtung oder innerhalb getrennter Vorrichtungen implementiert werden, um die in dieser Offenbarung beschriebenen verschiedenen Techniken zu unterstützen.
-
Eine Signalverarbeitungsschaltung und/oder eine Signalaufbereitungsschaltung können/kann ein oder mehrere Signale (d. h. Messsignale) von einer oder mehreren Komponenten in der Form von Rohmessdaten empfangen und können/kann aus dem Messsignal weitere Informationen ableiten. Eine Signalaufbereitung, wie sie hierin verwendet wird, bezieht sich auf ein Manipulieren eines analogen Signals auf solch eine Weise, dass das Signal die Anforderungen einer nächsten Stufe für die weitere Verarbeitung erfüllt. Die Signalaufbereitung kann eine Umwandlung von Analog in Digital (z. B. über einen Analog-Digital-Wandler), eine Verstärkung, ein Filtern, ein Umwandeln, eine Vorspannung, eine Bereichsanpassung, eine Isolierung und beliebige andere Prozesse umfassen, die erforderlich sind, um ein Signal für die Verarbeitung nach einer Aufbereitung geeignet zu machen.
-
Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Konsumgüter- und Industrieanwendungen, wie etwa Umwandeln elektrischer Energie und Ansteuern eines Elektromotors oder einer Elektromaschine, sind auf Leistungs-Halbleitervorrichtungen angewiesen. Beispielsweise wurden Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um einige zu nennen, für verschiedene Anwendungen verwendet, die Schalter in Netzteilen, Leistungsmodulen und Leistungswandlern umfassen, nicht aber darauf beschränkt sind.
-
Eine Leistungs-Halbleitervorrichtung weist gewöhnlich eine Halbleiterstruktur auf, die dafür konfiguriert ist, einen Laststrom entlang einem Laststrompfad zwischen zwei Lastanschlussstrukturen oder Lastelektroden (z. B. der Source/dem Emitter und dem Drain/Kollektor) der Vorrichtung zu leiten. Ferner kann der Laststrompfad mittels einer Steuerelektrode, auf die manchmal als Gate-Elektrode verwiesen wird, gesteuert werden. Bei Empfang eines entsprechenden Steuersignals von z. B. einer Treibereinheit kann beispielsweise die Steuerelektrode die Leistung-Halbleitervorrichtung in einen eines leitenden Zustands oder eines sperrenden Zustands versetzen. Ein Steuersignal kann ein Spannungssignal oder ein Stromsignal mit einem gesteuerten Wert sein. Dementsprechend ist der Laststrompfad eines Transistors ein Gate-gesteuerter leitfähiger Kanal, dessen Leitfähigkeit durch die Gate-Spannung des Transistors gesteuert wird.
-
Ein Leistungstransistor, auf den auch als Leistungs- bzw. Netzschalter oder Transistorschalter verwiesen wird, ist eine Leistungs-Halbleitervorrichtung, die verwendet werden kann, um einen Laststrom anzusteuern bzw. zu treiben. Beispielsweise wird ein IGBT „EIN“- oder „AUS“-geschaltet, indem sein Gate-Anschluss aktiviert und deaktiviert wird. Das Anlegen eines positiven Eingangsspannungssignals über das Gate und den Emitter wird die Vorrichtung in deren „EIN“-Zustand halten, während das Einrichten des eingespeisten Gate-Signals bei Null oder leicht negativ bewirkt, dass sie „AUS“-geschaltet wird. Es gibt einen Einschaltprozess und einen Ausschaltprozess, um den Leistungstransistor ein- und auszuschalten.
-
Während des Einschaltprozesses eines n-Kanal-Transistors kann eine integrierte Schaltung (IC) eines Gate-Treibers verwendet werden, um dem Gate des Leistungstransistors einen Gate-Strom (d. h. einen EIN-Strom) bereitzustellen (zuzuführen), um das Gate auf eine ausreichende Spannung zum Einschalten der Vorrichtung zu laden. Im Gegensatz dazu wird während des Ausschaltprozesses eines n-Kanal-Transistors die Gate-Treiber-IC verwendet, um vom Gate des Leistungstransistors einen Gate-Strom (d. h. einen Aus-Strom) zu ziehen (abzuleiten), um die Gate-Spannung ausreichend zu entladen, um die Vorrichtung auszuschalten. Ein Spannungsimpuls kann von der Gate-Treiber-IC als das Steuersignal gemäß einem Schema einer Pulsweitenmodulation (PWM) abgegeben werden. Somit kann das Steuersignal zwischen einem EIN-Spannungspegel und einem AUS-Spannungspegel während eines PWM-Zyklus zum Steuern des Leistungstransistors umgeschaltet werden. Dies wiederum lädt und entlädt die Gate-Spannung, um den Leistungstransistor ein- bzw. auszuschalten.
-
Das Umgekehrte gilt für einen p-Kanal-Transistor. Die Gate-Treiber-IC kann genutzt werden, um vom Gate des Leistungstransistors einen Gate-Strom (d. h. einen EIN-Strom) zu ziehen (abzuleiten), um das Gate auf eine ausreichende Spannung zu entladen, um die Vorrichtung einzuschalten. Im Gegensatz dazu, wird während des Ausschaltprozesses eines p-Kanal-Transistors die Gate-Treiber-IC verwendet, um dem Gate des Leistungstransistors einen Gate-Strom (d. h. einen Aus-Strom) bereitzustellen (zuzuführen), um die Gate-Spannung ausreichend zu laden, um die Vorrichtung auszuschalten. Das Steuersignal kann zwischen einem EIN-Spannungspegel und einem AUS-Spannungspegel während eines PWM-Zyklus zum Steuern des Leistungstransistors umgeschaltet werden. Dies wiederum lädt und entlädt die Gate-Spannung, um den Leistungstransistor ein- bzw. auszuschalten.
-
Für sowohl n-Kanal- als auch p-Kanal-Transistoren ist der Transistor aus bzw. ausgeschaltet, wenn die Gate-Source-Spannung Vgs 0 V beträgt oder unterhalb einer Schwellenwertspannung liegt, und ist der Transistor an bzw. eingeschaltet, wenn die Gate-Source-Spannung Vgs gleich der Schwellenwertspannung oder größer ist.
-
Um eine Last auf diese Weise anzusteuern, werden typischerweise zwei Leistungstransistoren in einer Halbbrückenkonfiguration angeordnet. Der High-Side-Leistungstransistor kann ein p-Kanal-Transistor sein, der mit einem Hochspannungsbus oder einem hohen Versorgungspotential verbunden ist, und der Low-Side-Leistungstransistor kann ein n-Kanal-Transistor sein, der mit einem Niederspannungsbus oder einem niedrigen Versorgungspotential verbunden ist. In komplizierteren Entwürfen bzw. Auslegungen können der High-Side-Leistungstransistor und der Low-Side-Leistungstransistor vom gleichen Transistortyp (z. B. beide n-Kanal-Typ) sein. Beide Typen von Halbbrücken sind denkbar.
-
Man spricht davon, dass ein Laststrom ein positiver Laststrom ist, wenn er in Richtung der Last fließt, und man spricht davon, dass ein Laststrom negativ ist, wenn er von der Last wegfließt. Ein High-Side-Leistungstransistor ist, wenn er eingeschaltet ist, dafür verantwortlich, einen positiven Laststrom zu leiten, um der Last den Laststrom zuzuführen, während dessen komplementärer Leistungstransistor ausgeschaltet ist (d. h. der Low-Side-Leistungstransistor im Sperr- oder Hochimpedanzmodus ist) . Um den Laststrom von der Last abzuleiten, werden die Rollen der beiden Transistoren vertauscht. Hier ist der Low-Side-Leistungstransistor, wenn er eingeschaltet ist, dafür verantwortlich, einen negativen Laststrom zu leiten, um den Laststrom von der Last abzuleiten, während dessen komplementärer Leistungstransistor ausgeschaltet ist (d. h. der High-Side-Leistungstransistor in einem Sperr- oder Hochimpedanzmodus ist) . Die beiden Leistungstransistoren werden typischerweise so geschaltet, dass beide nicht zur gleichen Zeit eingeschaltet sind. Spezifische, in dieser Beschreibung beschriebene Ausführungsformen beziehen sich, ohne darauf beschränkt zu sein, auf Leistungs-Halbleitervorrichtungen, die innerhalb eines Leistungswandlers oder einer Stromversorgung bzw. eines Netzteils verwendet werden können. Halbbrücken können zum Ansteuern von Elektromotoren oder Schaltnetzteilen verwendet werden.
-
Transistoren können Bipolartransistoren mit isoliertem Gate (IGBTs) und Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) (z. B. Si-MOSFETs oder SiC-MOSFETs) umfassen, sind aber nicht darauf beschränkt. Es versteht sich, dass MOSFETs für IGBTs substituiert werden können, und umgekehrt. In diesem Zusammenhang kann in jedem der hierin beschriebenen Beispiele, wenn ein MOSFET für einen IGBT substituiert wird, ein Drain des MOSFET für einen Kollektor des IGBT substituiert werden, kann die Source des MOSFET für den Emitter des IGBT substituiert werden und kann die Drain-Source-Spannung VDS des MOSFET für die Kollektor-Emitter-Spannung VCE des IGBT substituiert werden. Somit kann jeder IGBT-Transistor oder andere Transistortyp durch einen MOSFET-Transistor substituiert werden und umgekehrt.
-
1A ist ein schematisches Blockdiagramm eines Treibersystems 100A zum Ansteuern eines High-Side-Leistungstransistors gemäß einer oder mehreren Ausführungsformen. 1B ist ein schematisches Blockdiagramm eines Treibersystems 100B zum Ansteuern eines Low-Side-Leistungstransistors gemäß einer oder mehreren Ausführungsformen. Die Treibersysteme 100A und 100B weisen insofern Ähnlichkeiten bzw. Gemeinsamkeiten auf, als sie genutzt werden, um jeweilige Leistungstransistoren P1 und N1 anzusteuern, die in einer Halbbrückenschaltung angeordnet sind. Der Einfachheit halber ist eine Treiberschaltungsanordnung zum Ansteuern des High-Side-Leistungstransistors P1 in 1A gezeigt und ist eine Treiberschaltungsanordnung zum Ansteuern eines Low-Side-Leistungstransistors N1 in 1B gezeigt. Es versteht sich jedoch, dass die Treiberschaltungsanordnungen kombiniert werden können, um die Halbbrücke zum Regulieren positiver und negativer Lastströme Iload anzusteuern.
-
Das Treibersystem 100A umfasst eine Halbbrücke aus zwei MOSFETs, die einen High-Side-Leistungstransistor P1 und einen Low-Side-Leistungstransistor N1 umfasst. Das Treibersystem 100A enthält auch einen Treiber 110, der über eine Pufferschaltungsanordnung (z. B. ein Paar komplementärer FETs P2 und N2, die genutzt werden, um Einschaltströme oder -spannungen und Ausschaltströme oder -spannungen für den Transistor P1 zu erzeugen) mit dem Gate des Leistungstransistors P1 elektrisch gekoppelt ist. Der Treiber 110 enthält eine Steuerungslogik, um ein oder mehrere Signale zu empfangen und die Pufferschaltungsanordnung über ein Steuersignal S16 basierend auf den empfangenen Signalen zu steuern. Da die FETs P2 und N2 entgegengesetzte Transistortypen sind, können sie beispielsweise durch ein einziges Steuersignal S16, das hoch oder niedrig angesteuert bzw. getrieben wird, auf komplementäre Weise gesteuert werden.
-
Die Transistoren P1 und N1 sind mit einem Ausgangsknoten 112 der Halbbrücke verbunden, der mit einer Last verbunden ist. Die Spannung am Ausgangsknoten 112 ist gleich der Eingangsspannung VDD, wenn der High-Side-Transistor P1 eingeschaltet ist (und der Low-Side-Transistor N1 ausgeschaltet ist), und ist gleich einem Massepotential VSSP oder einem negativen Potential der Stromversorgungsschiene, wenn der Low-Side-Transistor N1 eingeschaltet ist (und der High-Side-Transistor P1 ausgeschaltet ist). Dies führt im Allgemeinen zu einem positiven Laststrom Iload, wenn P1 an bzw. eingeschaltet ist und N1 aus bzw. ausgeschaltet ist, und einem negativen Laststrom Iload, wenn N1 eingeschaltet ist und P1 ausgeschaltet ist.
-
Ein Schalter SW2 ist mit dem Ausgang der Pufferschaltungsanordnung P2, N2 und dem Gate des Transistors P1 und zwischen diese gekoppelt. Wie im Folgenden detaillierter beschrieben, wird der Schalter SW2 durch die Steuerungslogik des Treibers 110 gesteuert, um entweder die Pufferschaltungsanordnung P2, N2 mit dem Gate des Transistors P1 elektrisch zu verbinden oder die Pufferschaltungsanordnung P2, N2 vom Gate des Transistors P1 zu trennen. Man wird auch erkennen, dass die Pufferschaltungsanordnung P2, N2 innerhalb des Treibers 110 integriert sein kann.
-
Wenn der Transistor P2 eingeschaltet wird und der Transistor N2 ausgeschaltet wird, wird das Gate des Transistors P1 auf die Hochpegel-Stromversorgung VDD hochgezogen (d. h. die Gate-Spannung Vg = VDD gilt). Infolgedessen beträgt die Gate-Source-Spannung Vgs von P1 0 V und ist P1 ausgeschaltet. Umgekehrt wird, wenn der Transistor P2 ausgeschaltet wird und der Transistor N2 eingeschaltet wird, das Gate des Transistors P1 auf ein schwebendes Massepotential VSS heruntergezogen, was typischerweise 3,3 V niedriger als VDD ist, was ausreicht, um den Transistor P1 einzuschalten. Mit anderen Worten beträgt die Gate-Source-Spannung Vgs von P1 3,3 V und ist P1 eingeschaltet. Der Treiber 110 kann zumindest ein PWM-Steuersignal empfangen und Ansteuersignale für die Pufferschaltungsanordnung zum Steuern der Schaltzustände sowohl des High-Side-Transistors P1 als auch des Low-Side-Transistors N1 erzeugen.
-
Der Treiber 110 ist auch in 1B dargestellt. In 1B ist der Treiber 110 mit dem Gate des Leistungstransistors N1 über eine Pufferschaltungsanordnung (z. B. ein Paar komplementärer FETs P3 und N3, die genutzt werden, um Einschaltströme oder -spannungen und Ausschaltströme oder -spannungen für den Transistor N1 zu erzeugen) elektrisch gekoppelt. Die Source des Transistors P3 ist mit einer Versorgung von 3,3 V gekoppelt (z. B. 3,3 V höher als VSSP), was ausreicht, um den Transistor N1 einzuschalten. Der Treiber 110 enthält eine Steuerungslogik, um ein oder mehrere Signale zu empfangen und die Pufferschaltungsanordnung über ein Steuersignal S26 basierend auf den empfangenen Signalen zu steuern. Da beispielsweise die FETs P3 und N3 entgegengesetzte Transistortypen sind, können sie durch ein einziges Steuersignal S26, das hoch oder niedrig angesteuert wird, in komplementärer Weise gesteuert werden.
-
Ein Schalter SW4 ist mit dem Ausgang der Pufferschaltungsanordnung P3, N3 und dem Gate des Transistors N1 und zwischen diese gekoppelt. Wie im Folgenden detaillierter beschrieben, wird der Schalter SW4 durch die Steuerungslogik des Treibers 110 gesteuert, um entweder die Pufferschaltungsanordnung P3, N3 mit dem Gate des Transistors N1 elektrisch zu verbinden oder die Pufferschaltungsanordnung P3, N3 vom Gate des Transistors N1 zu trennen. Man wird auch erkennen, dass die Pufferschaltungsanordnung P3, N3 innerhalb des Treibers 110 integriert sein kann.
-
Wenn der Transistor P3 eingeschaltet wird und der Transistor N3 ausgeschaltet wird, wird das Gate des Transistors N1 auf die Low-Side-Stromversorgung 3,3 V hochgezogen (d. h. die Gate-Spannung Vg = 3,3 V gilt). Infolgedessen beträgt die Gate-Source-Spannung Vgs von N1 3,3 V-VSSP, wobei VSSP eine Masseversorgung ist, und ist N1 eingeschaltet. Umgekehrt wird, wenn der Transistor P3 ausgeschaltet wird und der Transistor N3 eingeschaltet wird, das Gate des Transistors N1 zum Massepotential VSSP heruntergezogen, was ausreicht, um den Transistor N1 auszuschalten. Mit anderen Worten beträgt die Gate-Source-Spannung Vgs von N1 0 V und ist N1 ausgeschaltet. Der Treiber 110 kann zumindest ein PWM-Steuersignal empfangen und Ansteuersignale für die Pufferschaltungsanordnung erzeugen, um die Schaltzustände beider Leistungstransistoren P1 und N1 zu steuern.
-
Zu 1A zurückkehrend enthält das Treibersystem 100A einen Stromsensor 114, der dafür konfiguriert ist, den durch den Transistor P1 fließenden Laststrom Iload zu messen und ein Messsignal S11 zu erzeugen, das einen Wert hat, der für den Wert des Laststroms Iload repräsentativ ist. Der Stromsensor 114 kann einen Shunt- bzw. Nebenschlusswiderstand, einen magnetischen Sensor oder irgendeine andere Schaltungsanordnung enthalten, die imstande ist, Strom zu messen. Das Messsignal S11 wird einem Eingang eines Überstrom-(OC-)Komparators 115 bereitgestellt, der das Messsignal S11 mit einem Komparator-Schwellenwert Refl vergleicht, der einem Überstrom-Schwellenwert entspricht. Der Komparator-Schwellenwert Refl kann je nach der Art des verwendeten Stromsensors 114 gleich dem Überstrom-Schwellenwert oder proportional dazu sein.
-
Der OC-Komparator 115 ist dafür konfiguriert, ein Ausgangssignal S12 in Abhängigkeit vom Vergleichsergebnis zu erzeugen. Das Ausgangssignal S12 kann als Überstrom-Detektionssignal erzeugt werden, wenn das Messsignal S11 den Komparator-Schwellenwert Refl übersteigt (z. B. größer als dieser ist), was angibt, dass ein mögliches Überstromereignis aufgetreten ist. Alternativ dazu kann das Ausgangssignal S12 ein Signal „kein Fehler“ sein, wenn das Messsignal S11 gleich dem Komparator-Schwellenwert Refl oder geringer als dieser ist. Beispielsweise kann das Ausgangssignal S12 logisch Niedrig sein, wenn das Messsignal S11 gleich dem Komparator-Schwellenwert Ref1 oder geringer als dieser ist, wenn kein Überstromereignis vorliegt, was somit einem Signal „kein Fehler“ entspricht. Alternativ dazu kann das Ausgangssignal S12 logisch Hoch sein, wenn das Messsignal S11 größer als der Komparator-Schwellenwert Ref1 ist, was somit einem Überstrom-Detektionssignal entspricht.
-
Der Ausgang des OC-Komparators 115 ist mit einem schnellen Deglitch- bzw. Entstörungsfilter (engl.: deglitch filter) 116 und einem langsamen Entstörungsfilter 117 gekoppelt. Beide Entstörungsfilter verfolgen, wie lang das Ausgangssignal S12 hoch bleibt (d. h. wie lang das Überstrom-Detektionssignal erzeugt wird), und vergleichen diese Dauer mit einem jeweiligen Zeitintervall. Die Entstörungsfilter können einen Zähler oder eine andere Taktgeberfunktion nutzen, um die Dauer zu verfolgen, während der das Überstrom-Detektionssignal erzeugt wird (d. h. die Dauer, während der S12 hoch bleibt). Insbesondere ist der schnelle Entstörungsfilter 116 mit einem ersten Zeitintervall vorkonfiguriert und ist der langsame Entstörungsfilter 117 mit einem zweiten Zeitintervall vorkonfiguriert, das größer als das erste Zeitintervall ist. In diesem Beispiel beträgt das erste Zeitintervall 30 ns und beträgt das zweite Zeitintervall 100 ns, sind sie aber nicht darauf beschränkt. Die Zeitintervalle werden so festgelegt, dass sie lang genug sind, um falsche Detektionen eines Überstromereignisses zu vermeiden. Falls zu irgendeinem Zeitpunkt das Ausgangssignal S12 auf Niedrig geht, was kein Fehler angibt, wird der Zähler bei jedem der Entstörungsfilter zurückgesetzt.
-
Der schnelle Entstörungsfilter 116 ist dafür konfiguriert, das Überstrom-Detektionssignal zu empfangen und das erste Fehlersignal S13 unter der Bedingung zu erzeugen, dass der schnelle Entstörungsfilter 116 das Überstrom-Detektionssignal für eine gesamte Dauer des ersten Zeitintervalls empfängt. Das heißt, falls der Zählerwert des schnellen Entstörungsfilters 116 das erste Zeitintervall erreicht, erzeugt der schnelle Entstörungsfilter 116 das erste Fehlersignal S13. Das Signal S13 wird je nachdem, ob ein Fehler detektiert wird, zwischen niedrigen und hohen Werten um- bzw. hin und her geschaltet (z. B. Niedrig = kein Fehler; Hoch = Fehler).
-
Desgleichen ist der langsame Entstörungsfilter 117 dafür konfiguriert, das Überstrom-Detektionssignal zu empfangen und das zweite Fehlersignal S14 unter der Bedingung zu erzeugen, dass der langsame Entstörungsfilter 117 das Überstrom-Detektionssignal für eine gesamte Dauer des zweiten Zeitintervalls empfängt. Das heißt, falls der Zählerwert des langsamen Entstörungsfilters 117 das zweite Zeitintervall erreicht, erzeugt der langsame Entstörungsfilter 117 das zweite Fehlersignal S14. Das Signal S14 wird in Abhängigkeit davon, ob ein Fehler detektiert wird, zwischen niedrigen und hohen Werten hin und her geschaltet (z. B. Niedrig = kein Fehler; Hoch = Fehler).
-
Auf diese Weise bilden der Stromsensor 114, der OC-Komparator 115, der schnelle Entstörungsfilter 116 und der langsame Entstörungsfilter 117 eine Überstrom-Überwachungsschaltung, die verwendet wird, um Überströme im Laststrom Iload zu detektieren und Fehler dem Treiber 110 zu signalisieren.
-
Der Treiber 110 ist mit einem Steuerungs-(Gate-)Anschluss des Transistors P1 gekoppelt und dafür konfiguriert, die Steuerspannung Vgs zu regulieren, um den Transistor P1 zwischen Schaltzuständen anzusteuern, um den Laststrom zu steuern. Die Steuerspannung Vgs wird durch Steuern der Spannung am Gate Vg eingestellt.
-
Um den Transistor P1 zu schützen, ist der Treiber 110 dafür konfiguriert, die Steuerspannung Vg zu regulieren, um den Transistor P1 als Reaktion darauf, dass die Überstrom-Überwachungsschaltung das zweite Fehlersignal S14 erzeugt, auszuschalten. Wenn der Transistor P1 aufgrund eines durch den langsamen Entstörungsfilter 117 detektierten Überstroms ausgeschaltet wird, wird der Ausgangsknoten 112 in einen Zustand hoher Impedanz versetzt, da der Transistor N1 ebenfalls in einem Aus-Zustand ist.
-
Das Treibersystem 110A umfasst ferner eine Strombegrenzungsschaltung, die mit dem Steueranschluss (Gate) des Transistors P1 verbunden ist. Die Strombegrenzungsschaltung wird als Reaktion darauf aktiviert, dass der schnelle Entstörungsfilter 116 das erste Fehlersignal S13 erzeugt, das aufgrund der Differenz in den konfigurierten Entstörungszeitintervallen (z. B. 30 ns gegenüber 100 ns) natürlich auftritt, bevor ein etwaiges zweites Fehlersignal S14 erzeugt werden kann. Als Reaktion auf den Empfang des ersten Fehlersignals S13, das angibt, dass das erste Zeitintervall erfüllt wurde, ist die Strombegrenzungsschaltung so konfiguriert, dass sie die Steuerspannung Vgs auf einen eingestellten Spannungspegel einstellt, um den Laststrom Iload auf einen reduzierten Strompegel zu begrenzen, der so vorkonfiguriert ist, dass er größer als der Überstrom-Schwellenwert ist, wobei der eingestellte Spannungspegel ausreicht, um den Leistungstransistor P1 in einem Ein-Zustand zu halten.
-
Mit anderen Worten wird die Steuerspannung Vgs auf einen Pegel eingestellt, der noch bewirkt, dass das Ausgangssignal S12 eine Überstromdetektion signalisiert (d. h. aufgrund des Umstands, dass S11 größer als Ref1 gehalten wird, hoch bleibt), was erfordert, dass Vgs bei oder oberhalb der Schwellenspannung des Transistors P1 bleibt. Konkret muss die Steuerspannung Vgs bei einem Pegel bleiben, der ausreicht, um zu ermöglichen, dass der Laststrom durch P1 fließt, der sicherstellt, dass das Messsignal S11 Ref1 noch übersteigt. Das Ziel hier besteht darin, den Laststrom auf einen akzeptablen Pegel zu begrenzen, ohne den Zähler des langsamen Entstörungsfilters 117 während einer andauernden Überstrombedingung im Laststrom Iload zu unterbrechen. Indem man so verfährt, wird der durch den Transistor P1 fließende Laststrom auf einen Strompegel begrenzt, der akzeptabel ist, damit der Transistor P1 ausgeschaltet wird, und von dem kein Schaden am Transistor verursacht wird, der sich ergeben hätte, falls der Transistor ausgeschaltet worden wäre, während der Laststrom oberhalb seiner maximalen Schaltstromkapazität lag.
-
Die Strombegrenzungsschaltung umfasst einen Treiber 110, der eine Logik enthält, die die beiden Fehlersignale S13 und S14 empfängt, zwei Schalter SW1 und SW2, die in komplementärer Weise über die Steuerungslogik des Treibers 110 arbeiten, einen Inverter 121, einen als Diode geschalteten Transistor P4, der als Diode geschaltet ist (d. h. das Gate des Transistors ist mit dem Drain des Transistors gekoppelt oder kurzgeschlossen, um eine aktive Diode zu bilden), und eine Stromquelle 122.
-
Der schnelle Entstörungsfilter 116 wird genutzt, um eine unerwünschte Aktivierung der Strombegrenzung während des normalen EIN-Schaltens von P1 zu vermeiden. Wenn der Treiber 110 das erste Fehlersignal S13 empfängt, das angibt, dass das erste Zeitintervall von S12 erfüllt wurde, steuert der Treiber 110 über das Steuersignal S15 den Schalter SW1, um ihn zu schließen, und den Schalter SW2, um ihn zu öffnen, um die Strombegrenzungsschaltung zu aktivieren. Außerdem bewirkt diese Schaltfunktion, dass die Pufferschaltung P2, N2 vom Gate des Transistors P1 getrennt wird. Außerdem wird das Steuersignal S15 mit dem Eingang des Inverters 121 gekoppelt, der den als Diode geschalteten Transistor P4 als Diode aktiviert (d. h. einschaltet). Darüber hinaus wird durch Schließen des Schalters SW1 die Stromquelle 122 nun mit dem Drain des als Diode geschalteten Transistors P4 verbunden, was die Strombegrenzungsschaltung vervollständigt.
-
Auf den Inverter 121 kann als Gate-Treiber mit einer CMOS-Ausgangsstufe wie ein Inverter verwiesen werden. Er bringt seinen Ausgang auf Niedrig, wenn sein Eingang auf Hoch geht. Seinen Ausgang auf Niedrig bringen meint ein Kurzschließen des Gates des Transistors P4 mit dem Gate des Transistors P1. Dies erzeugt einen Stromspiegel genau in dem Fall, in dem die Kurzschlussbedingung detektiert wird.
-
Wenn der Schalter SW1 geschlossen ist und der Schalter SW2 offen ist, bilden der als Diode geschaltete Transistor P4 und der Leistungstransistor P1 einen Stromspiegel, wobei die Größenordnung des durch P1 fließenden Laststroms Iload von der Größenordnung des Spiegelstroms Iref der Stromquelle 122 und dem Verhältnis der Dimensionsgrößen von P4 und P1 abhängt und durch diese begrenzt ist. Der reduzierte Strompegel des Laststroms Iload ist dem Spiegelstrom Iref, basierend auf dem Verhältnis der Dimensionsgrößen von P4 und P1, proportional.
-
Konkret kann der Treiber 110 das Steuersignal S15 zwischen logisch hohen und logisch niedrigen Zuständen hin und her schalten. Wenn das Steuersignal S15 niedrig ist (d. h. die Strombegrenzungsschaltung gesperrt bzw. deaktiviert ist), ist der Schalter SW1 offen und ist der Schalter SW2 geschlossen und wird der Transistor P1 weiter durch die primäre Steuerungsschleife über deren Pufferschaltung P2, N2 gesteuert. Wenn das Steuersignal S15 als Reaktion darauf, dass das Fehlersignal S13 empfangen wird, das angibt, dass das erste Zeitintervall von S12 erfüllt wurde, hochgesetzt wird, wird der Schalter SW1 geschlossen und wird der Schalter SW2 geöffnet und wird der durch den Transistor P1 fließende Laststrom durch den von der Strombegrenzungsschaltung gebildeten Stromspiegel begrenzt. Der Ausgang des Inverters 121 geht hier auf Niedrig, um den als Diode geschalteten Transistor P4 einzuschalten. Während dieser „Stromspiegel“-Konfiguration wird die Verlustleistung innerhalb von P1 stark erhöht; sie dauert jedoch nur etwa 70 ns (d. h. die Differenz zwischen dem ersten und dem zweiten Zeitintervall) und ist tolerierbar.
-
Die Strombegrenzungsschaltung ist dafür konfiguriert, die Steuerspannung Vgs mit dem eingestellten Spannungspegel abzustimmen bzw. an diesen anzupassen, um den Laststrom auf den reduzierten Strompegel zu begrenzen, wobei der eingestellte Spannungspegel ein vorkonfigurierter Spannungspegel ist, der durch den Stromspiegel festgelegt wird, und der reduzierte Strompegel ein vorkonfigurierter Strompegel ist, der durch den Spiegelstrom Iref und das Verhältnis der Größendimensionen der Transistoren P1 und P4 festgelegt ist. Das Einstellen der Steuerspannung Vgs lässt den Transistor P1 von ganz gesättigt (d. h. ganz eingeschaltet) auf nur teilweise eingeschaltet übergehen, was die Strommenge begrenzt, die durch den Transistor P1 fließen kann. Diese Strombegrenzungsfunktion wird ausgeführt, bevor der Treiber 110 den Leistungstransistor P1 als Reaktion darauf, dass die Überstrom-Überwachungsschaltung das zweite Fehlersignal S14 erzeugt, ausschaltet.
-
Für einen Transistor vom p-Kanal-Typ ist die Strombegrenzungsschaltung dafür konfiguriert, die Steuerspannung auf den eingestellten Spannungspegel zu erhöhen, um den Laststrom auf den reduzierten Strompegel zu begrenzen. Wie oben erwähnt wurde, enthält der Transistor P1 einen Lastpfadanschluss (d. h. einen Source-Anschluss), der mit einem hohen Versorgungspotential VDD gekoppelt ist, und wird die Steuerspannung Vgs erhöht, um eine Differenz zwischen der Gate-Spannung Vg und dem hohen Versorgungspotential VDD zu reduzieren, um den durch den Transistor P1 fließenden Laststrom zu begrenzen.
-
Für einen Transistor vom n-Kanal-Typ ist die Strombegrenzungsschaltung dafür konfiguriert, die Steuerspannung Vgs auf den eingestellten Spannungspegel zu verringern, um den Laststrom auf den reduzierten Strompegel zu begrenzen. Wie in Bezug auf 1B und den Transistor N1 erläutert wird, enthält der Transistor N1 einen Lastpfadanschluss (z. B. einen Source-Anschluss), der mit einem niedrigen Versorgungspotential VSSP gekoppelt ist, und wird dessen Steuerspannung Vgs verringert, um eine Differenz zwischen der Gate-Spannung Vg und dem niedrigen Versorgungspotential VSSP zu reduzieren.
-
Der langsame Entstörungsfilter 117 wird verwendet, um den Leistungstransistor P1 als Reaktion darauf, dass das zweite Zeitintervall vom Ausgangssignal S12 erfüllt wird (z. B. wenn S12 für die gesamte Dauer von 100 ns hoch bleibt), auszuschalten. Der Treiber 110 empfängt das zweite Fehlersignal S14, das angibt, dass das zweite Zeitintervall von S12 erfüllt worden ist, und bereitet die Steuerungsschaltungsanordnung zum Ausschalten des Transistors P1 vor. Zu diesem Zeitpunkt wurde der durch den Transistor P1 fließende Laststrom Iload auf den reduzierten Strompegel begrenzt, der zum Ausschalten des Transistors akzeptabel ist. Somit kehrt als Reaktion auf einen Empfang des zweiten Fehlersignals S14 der Treiber 110 die Schaltzustände der Schalter SW1 und SW2 so um, dass der Schalter SW1 offen ist und der Schalter SW2 geschlossen ist, indem das Steuersignal S15 niedrig angesteuert wird. Das Setzen des Steuersignals S15 auf Niedrig bewirkt auch, dass der Ausgang des Inverters 121 hochgeht, wodurch der als Diode geschaltete Transistor P4 ausgeschaltet wird. Das Ergebnis ist, dass die Strombegrenzungsschaltung deaktiviert wird, sich der Transistor P1 nicht länger in einem Stromspiegel mit dem als Diode geschalteten Transistor P4 befindet und die Pufferschaltung P2, N2 wieder mit dem Gate des Transistors P1 verbunden ist. Ist der Schalter SW1 einmal offen und der Schalter SW2 geschlossen, steuert der Treiber 110 die Pufferschaltung P2, N2, um den Transistor P1 auszuschalten (d. h. P2 ist eingeschaltet und N2 ist ausgeschaltet). Mit ebenfalls ausgeschaltetem Transistor N1 wird der Ausgangsknoten 112 in einen Zustand hoher Impedanz versetzt, um das Treibersystem 100A vor einer Schädigung zu schützen.
-
Wendet man sich 1B zu, ist das Treibersystem 100B dem Treibersystem 100A mit der Ausnahme ähnlich, dass es dafür konfiguriert ist, den Low-Side-Transistor N1 anzusteuern und einen dort hindurchfließenden negativen Laststrom Iload zu begrenzen, bevor er im Fall eines Überstromereignisses vollständig ausgeschaltet wird. Der Treiber 110 führt dieselben Funktionen, die oben beschrieben wurden, aus.
-
Das Treibersystem 100B umfasst einen Stromsensor 214 ähnlich dem Stromsensor 114. Der Stromsensor 214 erzeugt ein Messsignal S21, das für den durch den Leistungstransistor N1 fließenden Laststrom repräsentativ ist. Das Messsignal S21 wird einem Eingang eines OC-Komparators 215 bereitgestellt, der das Messsignal S21 mit einem Komparator-Schwellenwert Ref2 vergleicht, der einem Überstrom-Schwellenwert entspricht. Der Komparator-Schwellenwert Ref2 kann je nach der Art des verwendeten Stromsensors 115 gleich dem Überstrom-Schwellenwert oder diesem proportional sein.
-
Der OC-Komparator 215 ist dem OC-Komparator 115 ähnlich; er ist dafür konfiguriert, in Abhängigkeit vom Vergleichsergebnis ein Ausgangssignal S22 zu erzeugen. Das Ausgangssignal S22 kann als Überstrom-Detektionssignal erzeugt werden, wenn das Messsignal S21 den Komparator-Schwellenwert Ref2 übersteigt (z. B. größer als dieser ist), was angibt, dass ein mögliches Überstromereignis aufgetreten ist. Alternativ dazu kann es sich bei dem Ausgangssignal S22 um ein Signal „kein Fehler“ handeln, wenn das Messsignal S21 gleich dem Komparator-Schwellenwert Ref2 oder geringer als dieser ist.
-
Der Ausgang des OC-Komparators 215 ist mit einem schnellen Entstörungsfilter 216 und einem langsamen Entstörungsfilter 217 gekoppelt, die den Entstörungsfiltern 116 bzw. 117 äquivalent sind. Der schnelle Entstörungsfilter 216 ist dafür konfiguriert, das Überstrom-Detektionssignal S22 zu empfangen und das erste Fehlersignal S23 unter der Bedingung zu erzeugen, dass der schnelle Entstörungsfilter 216 das Überstrom-Detektionssignal für eine gesamte Dauer des ersten Zeitintervalls empfängt. Desgleichen ist der langsame Entstörungsfilter 217 dafür konfiguriert, das Überstrom-Detektionssignal S22 zu empfangen und das zweite Fehlersignal S24 unter der Bedingung zu erzeugen, dass der langsame Entstörungsfilter 217 das Überstrom-Detektionssignal für eine gesamte Dauer des zweiten Zeitintervalls empfängt. Auf diese Weise bilden der Stromsensor 214, der OC-Komparator 215, der schnelle Entstörungsfilter 216 und der langsame Entstörungsfilter 217 eine Überstrom-Überwachungsschaltung, die verwendet wird, um Überströme im Laststrom Iload zu detektieren und Fehler dem Treiber 110 zu signalisieren.
-
Das erste Fehlersignal S23 löst Aktionen aus, die vom Treiber 110 in einer Weise ähnlich wie oben in Bezug auf das erste Fehlersignal S13 beschrieben ausgeführt werden. Das zweite Fehlersignal S24 löst ebenfalls Aktionen aus, die vom Treiber 110 in einer Weise ähnlich wie oben in Bezug auf das zweite Fehlersignal S14 beschrieben ausgeführt werden. An diesem Punkt ist der Schalter SW3 dem Schalter SW1 äquivalent, ist der Schalter SW4 dem Schalter SW2 äquivalent, ist der Inverter 221 dem Inverter 121 äquivalent, ist der als Diode geschaltete Transistor N4 dem als Diode geschalteten Transistor P4 äquivalent, ist die Stromquelle 222 der Stromquelle 122 äquivalent und ist das Steuersignal S25 dem Steuersignal S15 äquivalent, um Strombegrenzungsfunktionen und Ausschaltfunktionen in Bezug auf den Leistungstransistor N1 durchzuführen. Die Funktionen und Operationen von jeder dieser Komponenten sind jenen äquivalent, die oben beschrieben wurden, außer dass ihre Betriebszustände von einem Messsignal 21 anstelle eines Messsignals 11 abhängen, um den durch den Transistor N1 fließenden Laststrom Iload zu steuern.
-
Als Reaktion auf einen Empfang des ersten Fehlersignals S23, das angibt, dass das erste Zeitintervall von S22 erfüllt worden ist, ist die Strombegrenzungsschaltung dafür konfiguriert, die Steuerspannung Vgs von N1 auf einen eingestellten Spannungspegel einzustellen, um den Laststrom Iload auf einen reduzierten Strompegel zu begrenzen, der so vorkonfiguriert ist, dass er größer als der Überstrom-Schwellenwert ist, wobei der eingestellte Spannungspegel ausreicht, um den Leistungstransistor N1 in einem Ein-Zustand zu halten.
-
Mit anderen Worten wird die Steuerspannung Vgs auf einen Pegel eingestellt, der noch bewirkt, dass das Ausgangssignal S22 eine Überstromdetektion signalisiert (d. h. aufgrund der Tatsache, dass S21 größer als Ref2 gehalten wird, hoch bleibt), was erfordert, dass Vgs bei oder oberhalb der Schwellenspannung des Transistors N1 bleibt. Konkret muss die Steuerspannung Vgs bei einem Pegel bleiben, der ausreicht, um zu ermöglichen, dass genug Laststrom durch N1 fließt, der sicherstellt, dass das Messsignal S21 Ref2 noch übersteigt. Das Ziel besteht hier darin, den Laststrom auf einen akzeptablen Pegel zu begrenzen, ohne den Zähler des langsamen Entstörungsfilters 217 während einer andauernden Überstrombedingung im Laststrom Iload zu unterbrechen. Indem man so verfährt, wird der durch den Transistor N1 fließende Laststrom auf einen Strompegel begrenzt, der akzeptabel ist, damit der Transistor N1 ausgeschaltet wird, und von dem keine Schädigung am Transistor verursacht wird, die sich ergeben hätte, falls der Transistor abgeschaltet worden wäre, während der Laststrom oberhalb seiner maximalen Schaltstromkapazität lag.
-
Wenn das Steuersignal S25 als Reaktion darauf, dass das Fehlersignal S23 empfangen wird, das angibt, dass das erste Zeitintervall von S22 erfüllt worden ist, auf Niedrig gesetzt wird, wird der Schalter SW3 geschlossen und ist der Schalter SW4 offen und wird der durch den Transistor N1 fließende Laststrom Iload durch den von der Strombegrenzungsschaltung gebildeten Stromspiegel begrenzt, wobei ein Spiegelstrom Iref nun durch den Transistor N4 als Begrenzungsstrom wirkend fließt. Der Ausgang des Inverters 221 geht hier hoch, um den als Diode geschalteten Transistor N4 einzuschalten. Während dieser „Stromspiegel“-Konfiguration wird die Verlustleitung innerhalb von N1 stark erhöht; sie dauert jedoch nur etwa 70 ns (d. h. die Differenz zwischen dem ersten und dem zweiten Zeitintervall) und ist tolerierbar.
-
Die Strombegrenzungsschaltung ist dafür konfiguriert, die Steuerspannung Vgs von N1 mit dem eingestellten Spannungspegel abzustimmen, um den Laststrom auf den reduzierten Strompegel zu begrenzen, wobei der eingestellte Spannungspegel ein vorkonfigurierter Spannungspegel ist, der durch den Stromspiegel festgelegt wird, und der reduzierte Strompegel ein vorkonfigurierter Strompegel ist, der durch den Spiegelstrom Iref und das Verhältnis der Größendimensionen der Transistoren N1 und N4 festgelegt ist. Das Einstellen der Steuerspannung Vgs lässt den Transistor N1 von ganz gesättigt (d. h. vollständig eingeschaltet) auf nur teilweise eingeschaltet übergehen, was die Strommenge begrenzt, die durch den Transistor N1 fließen kann. Diese strombegrenzende Funktion wird ausgeführt, bevor der Treiber 110 den Leistungstransistor N1 als Reaktion darauf, dass die Überstrom-Überwachungsschaltung das zweite Fehlersignal S24 erzeugt, ausschaltet.
-
Als Reaktion auf einen Empfang des zweiten Fehlersignals S24 kehrt der Treiber 110 die Schaltzustände der Schalter SW3 und SW4 so um, dass der Schalter SW3 offen ist und der Schalter SW4 geschlossen ist, indem das Steuersignal S25 hoch angesteuert wird. Das Setzen des Steuersignals S25 auf Hoch bewirkt auch, dass der Ausgang des Inverters 221 auf Niedrig geht, wodurch der als Diode geschaltete Transistor N4 ausgeschaltet wird. Das Ergebnis besteht darin, dass die Strombegrenzungsschaltung deaktiviert wird, sich der Transistor N1 nicht länger in einem Stromspiegel mit dem als Diode geschalteten Transistor N4 befindet und die Pufferschaltung P3, N3 wieder mit dem Gate des Transistors N1 verbunden ist. Wenn der Schalter SW3 einmal offen ist und der Schalter SW4 geschlossen ist, steuert der Treiber 110 die Pufferschaltung P3, N3, um den Transistor N1 auszuschalten (d. h. N3 wird eingeschaltet und P3 wird ausgeschaltet). Mit dem ebenfalls ausgeschalteten Transistor P1 wird der Ausgangsknoten 112 in einen Zustand hoher Impedanz versetzt, um das Treibersystem 100B vor einem Schaden zu schützen.
-
Wie oben erwähnt wurde, können die Treibersysteme 100A und 100B zum Ansteuern beider Leistungstransistoren P1 und N1 in einer einzigen integrierten Schaltung kombiniert werden. Die Ausführungsformen sind darauf ausgerichtet, volle Leistung (niedrigster Einschaltwiderstand Ron) für den leitenden Leistungstransistor die meiste Zeit zu nutzen und den Laststrom auf einen Pegel geringfügig oberhalb des Überstrom-Schwellenwerts zu begrenzen, falls und nur falls ein Überstrom detektiert und durch einen schnellen Entstörungsfilter validiert wird, auf solch eine Weise, dass die anschließende Abschaltung des Leistungstransistors bei einem begrenzten/gesteuerten Strompegel erfolgt.
-
Während verschiedene Ausführungsformen offenbart wurden, erkennt der Fachmann, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der hierin offenbarten Konzepte erzielen werden, ohne vom Geist und Umfang der Erfindung abzuweichen. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Es sollte erwähnt werden, dass mit Verweis auf eine spezifische Abbildung erläuterte Merkmale mit Merkmalen anderer Abbildungen selbst in jenen, die nicht ausdrücklich erwähnt werden, kombiniert werden können. Solche Modifikationen am allgemeinen erfinderischen Konzept sollen durch die beigefügten Ansprüche und ihre gesetzlichen Äquivalente bzw. Entsprechungen abgedeckt sein.
-
Überdies sind die folgenden Ansprüche hierbei in die detaillierte Beschreibung einbezogen, wobei jeder Anspruch als separate beispielhafte Ausführungsform für sich stehen kann. Während jeder Anspruch als separate beispielhafte Ausführungsform für sich stehen kann, ist besonders zu erwähnen, dass - obgleich sich ein abhängiger Anspruch in den Ansprüchen auf eine spezifische Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere beispielhafte Ausführungsformen ebenfalls als eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Solche Kombinationen werden hierin vorgeschlagen, sofern nicht angegeben ist, dass eine spezifische Kombination nicht beabsichtigt ist. Überdies sollen auch Merkmale eines Anspruchs in jedem beliebigen anderen unabhängigen Anspruch einbezogen sein, selbst wenn dieser Anspruch nicht direkt vom unabhängigen Anspruch abhängig gemacht wird.
-
Es ist ferner besonders zu erwähnen, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung implementiert bzw. realisiert werden können, die Mittel aufweist, um jede der jeweiligen Handlungen dieser Verfahren durchzuführen. Beispielsweise können die in dieser Offenbarung beschriebenen Techniken zumindest teilweise in Hardware, Software, Firmware oder einer beliebigen Kombination davon realisiert werden, einschließlich einer beliebigen Kombination aus einem Computersystem, einer integrierten Schaltung und einem Computerprogramm auf einem nicht-transitorischen computerlesbaren Aufzeichnungsmedium. Beispielsweise können verschiedene Aspekte der beschriebenen Techniken innerhalb eines oder mehrerer Prozessoren einschließlich eines oder mehrerer Mikroprozessoren, DSPs, ASICs oder irgendeiner anderen äquivalenten integrierten oder diskreten Logikschaltungsanordnung sowie beliebiger Kombinationen solcher Komponenten realisiert werden.
-
Ferner versteht es sich, dass die Offenbarung mehrerer Handlungen oder Funktionen, die in der Beschreibung oder in den Ansprüchen offenbart sind, nicht so aufgefasst werden kann, dass sie innerhalb der spezifischen Reihenfolge vorliegen. Daher beschränkt die Offenbarung mehrerer Handlungen oder Funktionen diese nicht auf eine bestimmte Reihenfolge; es sei denn, solche Handlungen oder Funktionen sind aus technischen Gründen nicht austauschbar. Darüber hinaus kann in einigen Ausführungsformen eine einzelne Handlung mehrere Teilhandlungen umfassen oder kann in solche unterteilt sein. Solche Teilhandlungen können einbezogen und Teil der Offenbarung dieser einzelnen Handlung sein, sofern dies nicht ausdrücklich ausgeschlossen ist.
