DE102013219475A1

DE102013219475A1 - Elektronischer schaltkreis mit einem elektronischenschalter und einem überwachungsschaltkreis

Info

Publication number: DE102013219475A1
Application number: DE201310219475
Authority: DE
Inventors: Karl Norling
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-09-29
Filing date: 2013-09-26
Publication date: 2014-04-03
Anticipated expiration: 2033-09-27
Also published as: DE102013219475B4; CN103716022B; US20190020188A1; US20140091643A1; US20150325999A1; US9112501B2; US10074967B2; US10727661B2; CN103716022A

Abstract

Offenbar ist ein elektronischer Schaltkreis, der umfasst: einen elektronischen Schalter (2), der einen Steueranschluss (G) und eine Laststrecke (D–S) aufweist; einen Überwachungsschaltkreis (5), der einen Switched-Capacitor-Schaltkreis mit wenigstens einem kapazitiven Speicherelement aufweist, wobei der Switched-Capacitor-Schaltkreis mit der Laststrecke (D–S) des elektronischen Schalters (2) verbunden ist, wobei der Überwachungsschaltkreis (5) derart betrieben werden kann, dass er eine Lastspannung (VDS) des elektronischen Schalters (2) auswertet und abhängig von der Auswertung ein Fehlersignal (SFAIL) erzeugt; und einen Treiberschaltkreis (3), der derart betrieben werden kann, dass er an dem Steueranschluss (G) des elektronischen Schalters (2) in Abhängigkeit von dem Fehlersignal ein Treibersignal (SDRV) bereitstellt.

Description

Die vorliegende Offenbarung betrifft einen elektronischen Schaltkreis mit einem elektronischen Schalter und mit einem Überwachungsschaltkreis.
Bei vielen elektronischen Schaltkreisanwendungen wie beispielsweise Leistungswandlern werden Halbleiterschalter (auch als Festkörperschalter bezeichnet) verwendet. Halbleiterschalter sind z. B. MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Field-Effect Transistors), BJTs (Bipolar Junction Transistors), oder HEMTs (High Electron-Mobility Transistors). Während des Betriebs eines elektronischen Schalters können verschiedene Arten von Fehlern wie beispielsweise ein Kurzschluss einer an dem Schalter angeschlossenen Last auftreten. Um im Fall eines Fehlers eine Zerstörung des elektronischen Schalters zu vermeiden, kann wenigstens ein Betriebsparameter des elektronischen Schalters überwacht und eine geeignete Maßnahme wie beispielsweise das Ausschalten des elektronischen Schalters ergriffen werden, wenn der Betriebsparameter anzeigt, dass ein Fehler aufgetreten ist.
Ein Bauelementparameter, der überwacht werden kann, ist eine Laststreckenspannung des elektronischen Schalters. Bei einem IGBT oder einem BJT ist die Laststreckenspannung eine Kollektor-Emitter-Spannung (V_CE), bei einem MOS-FET oder JFET ist die Laststreckenspannung eine Drain-Source-Spannung (V_DS). Die Laststreckenspannung hängt ab von einem Laststrom durch den elektronischen Schalter und steigt an, wenn der Laststrom ansteigt, sofern sich der Laststrom unterhalb eines Nominalstroms befindet, d. h., wenn der elektronische Schalter in einen Linearbereich (Ohm'scher Bereich) seiner Kennlinie betrieben wird. Bei höheren Lastströmen, d. h., wenn ein IGBT im Entsättigungsbereich seiner Kennlinie betrieben wird, oder wenn ein MOSFET, ein JFET oder ein HEMT im Sättigungsbereich (Pinch-Off Bereich) seiner Kennlinien betrieben wird, kann die Laststreckenspannung dramatisch ansteigen, was dazu führen kann, dass der elektronische Schalter beschädigt oder sogar zerstört wird, sofern nicht geeignete Maßnahmen ergriffen werden.
Für selbstsperrende (engl.: "normally-off") Bauelemente wie z. B. MOSFETs oder IGBTs, die einen Treiber mit einer positiven Energieversorgung aufweisen, gibt es verschiedene bekannte Lösungen zur Implementierung eines Schutzschaltkreises, der einen Betriebsparameter überwacht und den elektronischen Schalter im Fall eines Fehlers ausschaltet. Diese Lösungen verwenden die ohnehin verfügbare positive Energieversorgung. Diese Lösungen sind allerdings unter Umständen nicht für den Einsatz bei selbstleitenden Bauelementen (engl.: "normally-on") wie z. B. JFETs oder HEMTs geeignet. Selbstleitende Bauelemente besitzen einen Treiber mit einer negativen Energieversorgung. Daher kann es sein, dass keine positive Energieversorgung zur Verfügung steht, oder dass lediglich eine positive Energieversorgung verfügbar ist, die keine positive Versorgungsspannung bereitstellt, welche hoch genug ist, dieselbe Schutzbeschaltung zu implementieren, wie sie für selbstsperrende Bauelemente verwendet wird.
Die Kosten für die Bereitstellung einer zusätzlichen Energieversorgung für den Schutzschaltkreis von selbstleitenden Bauelementen können sehr hoch sein, und das Erzeugen einer positiven Versorgungsspannung für den Schutzschaltkreis aus einer höheren Versorgungsspannung der Last kann sehr energieverbrauchend und/oder teuer sein.
Das der vorliegenden Erfindung zugrundeliegende Problem besteht darin, einen Schaltkreis bereitzustellen, der einen elektronischen Schalter und einen Überwachungsschaltkreis aufweist, der nicht so teuer ist, der weniger Energie verbraucht und der einfach zu implementieren ist.
Dieses Problem wird durch einen elektronischen Schaltkreis gemäß Anspruch 1 gelöst. Besondere Ausführungsformen sind in den abhängigen Ansprüchen offenbart.
Eine erste Ausführungsform betrifft einen elektronischen Schaltkreis. Der elektronische Schaltkreis enthält einen elektronischen Schalter mit einem Steueranschluss und einer Laststrecke, einen Überwachungsschaltkreis mit einem Switched-Capacitor-Schaltkreis mit wenigstens einem kapazitiven Speicherelement, wobei das Switched-Capacitor-Netzwerk an die Laststrecke des elektronischen Schalters gekoppelt ist, und wobei der Überwachungsschaltkreis derart betrieben werden kann, dass er eine Lastspannung des elektronischen Schalters auswertet und in Abhängigkeit von der Auswertung ein Fehlersignal erzeugt, sowie einen Treiberschaltkreis, der derart betrieben werden kann, dass er an dem Steueranschluss des elektronischen Schalters in Abhängigkeit von dem Fehlersignal ein Treibersignal bereitstellt.
Beispiele werden nun unter Bezugnahme auf die Figuren erläutert. Die Figuren dienen dazu, das Grundprinzip zu veranschaulichen, so dass nur zum Verständnis des Grundprinzips erforderlichen Aspekte dargestellt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen die gleichen Bezugszeichen gleiche Merkmale.
1 zeigt einen Schaltkreis mit einem elektronischen Schalter, einem Treiberschaltkreis und einem Überwachungsschaltkreis gemäß einer ersten Ausführungsform;
2 zeigt eine erste Ausführungsform des Treiberschaltkreises;
3 zeigt den Schaltkreis gemäß 1, der mit einem Überwachungsschaltkreis gemäß einer ersten Ausführungsform umgesetzt ist;
4 zeigt Zeitverlaufsdiagramme, die das Betriebsprinzip des Schaltkreises gemäß 3 veranschaulichen;
5 zeigt eine erste Ausführungsform einer Mess- und Vergleichseinheit des Überwachungsschaltkreises;
7 zeigt den Schaltkreis gemäß 4, der mit einem Überwachungsschaltkreis gemäß einer zweiten Ausführungsform umgesetzt ist;
8 zeigt den Schaltkreis gemäß 1, der mit einem Überwachungsschaltkreis gemäß einer weiteren Ausführungsform umgesetzt ist; und
9 zeigt Zweitverlaufsdiagramme, die das Betriebsprinzip des Schaltkreises gemäß 7 veranschaulichen.
In der nachfolgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil der Beschreibung darstellen und in denen anhand von Illustrationen spezielle Ausführungsbeispiele gezeigt werden, auf welche Weise die Erfindung realisiert werden kann.
1 zeigt eine erste Ausführungsform eines elektronischen Schaltkreises, der einen elektronischen Schalter 2, einen Treiberschaltkreis 3 für den elektronischen Schalter 2, eine Versorgungsspannungsquelle 4 und einen Überwachungsschaltkreis 5 enthält. Bei diesem Beispiel handelt es sich bei dem elektronischen Schalter um ein selbstleitendes Bauelement, insbesondere um einen JFET 2. Allerdings ist der elektronische Schalter nicht dahingehend beschränkt, dass er als selbstleitendes Bauelement realisiert sein muss. Weiterhin ist das selbstleitende Bauelement nicht dahingehend beschränkt, dass es als JFET realisiert sein muss, sondern es könnte ebenso gut als Verarmungs-MOSFET oder als HEMT realisiert sein.
Der elektronische Schalter 2 besitzt einen Steueranschluss und eine Laststrecke zwischen einem ersten und einem zweiten Lastanschluss. In dem JFET 2 gemäß 1 ist die Laststrecke eine Drain-Source-Strecke D–S zwischen einem Drain-Anschluss D und einem Source-Anschluss S, und der Steueranschluss ist ein Gate-Anschluss G. Der elektronische Schalter 2 kann dazu verwendet werden, eine elektrische Last Z (anhand gestrichelter Linien dargestellt), wie beispielsweise eine elektrische Last in einer Anwendung mit Eigenantrieb (engl.: automotive application), einer industriellen oder einer Konsumer-Elektronikanwendung zu schalten. In diesem Fall ist die Laststrecke des Schalters mit der Last Z in Reihe geschaltet, wobei die Reihenschaltung mit der Last und dem elektronischen Schalter zwischen einem Anschluss für ein positives Versorgungspotential +VL und einem Anschluss für ein negatives Versorgungspotential oder für ein Referenzpotential wie beispielsweise Masse geschaltet ist. Eine Last-Versorgungsspannung VL ist eine Spannung zwischen den Anschlüssen für das positive und das negative Versorgungspotential. Die Last-Versorgungsspannung VL hängt ab von der Versorgungsspannung, die die Last erfordert. Bei der Versorgungsspannung kann es sich in Abhängigkeit von der Art der Last beispielsweise um eine Spannung zwischen einigen 10 V und einigen 100 V handeln.
Bei der Ausführungsform gemäß 1 ist der elektronische Schalter 2 ein Low-Side-Schalter. D. h., der Schalter ist zwischen die Last Z und den Anschluss für das negative Versorgungspotential GND geschaltet. Allerdings handelt es sich hier lediglich um ein Beispiel. Der elektronische Schalter 2 könnte ebenso gut auch als High-Side-Schalter angeschlossen sein. In diesem Fall ist der elektronische Schalter 2 zwischen den Anschluss für das positive Versorgungspotential und die Last Z geschaltet.
Bezugnehmend auf 1 steuert ein Treiberschaltkreis 3 den elektronischen Schalter 2. Der Treiberschaltkreis 3 empfängt ein Eingangssignal S_IN und schaltet, in einer normalen Betriebsart, den elektronischen Schalter 2 in Abhängigkeit von dem Eingangssignal S_IN ein und aus. Wenn der elektronische Schalter 2 eingeschaltet ist, fällt die Lastspannung V_L hauptsächlich über der Last Z ab, während die Lastspannung V_L über dem elektronischen Schalter 2 abfällt, wenn der elektronische Schalter 2 ausgeschaltet ist. Der elektronische Schalter 2 ist so gewählt, dass eine Sperrspannungsfestigkeit des elektronischen Schalters 2 höher ist als die Lastspannung V_L.
Bei dem Treiberschaltkreis 3 kann es sich um einen herkömmlichen Treiberschaltkreis zum Steuern eines elektronischen Schalters handeln, und er erzeugt aus einer Steuerspannung V_DRIVE, die an Versorgungsanschlüssen empfangen wird, ein Steuersignal S_DRV. Eine Versorgungsspannungsquelle 4 stellt die Versorgungsspannung V_DRIVE zur Verfügung. Bei dem JFET 2 handelt es sich ebenso wie bei einem Verarmungs-MOSFET und einem HEMT um ein spannungsgesteuertes Halbleiterbauelement, so dass das Steuersignal S_DRV eine Spannung (Gate-Source-Spannung, V_GS) zwischen dem Gate-Anschluss G und dem Source-Anschluss S des JFETs 2 ist. Bei einem Verarmungs-JFET handelt es sich ebenso wie bei einem Verarmungs-MOSFET und einem HEMT um ein Bauelement, um ein selbstleitendes Bauelement, das sich in einem Ein-Zustand (eingeschaltet) befindet, wenn die Gate-Source-Spannung gleich Null ist, wohingegen es erforderlich ist, eine von Null verschiedene Gate-Source-Spannung zwischen Gate und Source anzuschließen, um den JFET auszuschalten. Bei einem JFET vom n-Typ ist die Gate-Source-Spannung zum Ausschalten eine negative Spannung. D. h., die Schwellenspannung des JFETs ist eine negative Spannung und die Gate-Source-Spannung zum Ausschalten muss niedriger sein als die negative Schwellenspannung.
Zum Zweck der Erläuterung wird angenommen, dass es sich bei der Versorgungsspannung V_DRIVE um eine positive Spannung handelt. In diesem Fall kann der Treiberschaltkreis 3 dazu ausgebildet sein, eine Gate-Source-Spannung V_GS = 0 V zu erzeugen, um den JFET einzuschalten, wenn das Eingangssignal S_IN einen Ein-Pegel besitzt, und eine Gate-Source-Spannung V_GS = –V_DRIVE zu erzeugen, um den JFET auszuschalten, wenn das Eingangssignal S_IN einen Aus-Pegel aufweist und wenn sich der JFET in einer normalen Betriebsart befindet.
Wenn der elektronische Schalter 2, wie unter Bezugnahme auf 1 erläutert, zum Schalten einer elektrischen Last verwendet wird, kann ein Fehler auftreten, der einen Anstieg sowohl eines Stroms I_D durch den elektronischen Schalter 2 als auch einer Spannung V_DS über dem elektronischen Schalter verursacht. Ein Anstieg des Stromes I_D durch den elektronischen Schalter 2 und einer Spannung V_DS über dem elektronischen Schalter 2 resultiert in einem Anstieg der elektrischen Verlustleistung in dem elektronischen Schalter und in einem Anstieg der Temperatur des Bauelements. Der elektronische Schalter 2 kann beschädigt oder sogar zerstört werden, wenn die in dem elektronischen Schalter 2 dissipierte elektrische Leistung einen kritischen Wert erreicht. Um einen Fehlerzustand zu detektieren, enthält der Schaltkreis einen Überwachungsschaltkreis 5, der dazu ausgebildet ist, die Lastspannung V_DS des elektronischen Schalters auszuwerten und ein Fehlersignal S_FAIL zu erzeugen. Gemäß einer Ausführungsform ist der Überwachungsschaltkreis 5 dazu ausgebildet, mit einem von zwei verschiedenen Signalpegeln das Fehlersignal S_FAIL zu erzeugen, nämlich einem Fehler-Pegel, sofern ein Fehlerzustand festgestellt wird, oder einem Normal-Pegel, sofern ein normaler Betriebszustand festgestellt wird. Gemäß einer Ausführungsform vergleicht der Überwachungsschaltkreis 5 eine Größe der Lastspannung V_DS mit einer Referenzspannung und erzeugt das Fehlersignal S_FAIL und den Normal-Pegel, wenn die Lastspannung V_DS niedriger ist als die Referenzspannung, und erzeugt das Fehlersignal mit dem Fehler-Pegel, falls die Lastspannung V_DS größer ist als die Referenzspannung. Der Überwachungsschaltkreis 5 enthält ein Switched-Capacitor-Netzwerk mit einem oder mehreren kapazitiven Speicherelementen, sowie einen schaltenden Schaltkreis zum Auswerten der Lastspannung. Ausführungsformen des Überwachungsschaltkreises 5 sind unten erläutert.
Bezugnehmend auf 1 empfängt der Treiberschaltkreis 3 das Fehlersignal S_FAIL. Gemäß einer Ausführungsform ist der Treiberschaltkreis 3 dazu ausgebildet, den elektronischen Schalter 2 auszuschalten, wenn das Fehlersignal S_FAIL einen Fehler-Pegel besitzt. Wenn das Fehlersignal S_FAIL einen Normal-Pegel besitzt, schaltet der Treiberschaltkreis den elektronischen Schalter 2 in Abhängigkeit von dem Eingangssignal S_IN ein und aus.
Lediglich um ein besseres Verständnis des Arbeitsprinzips des Treiberschaltkreises 3 zu erleichtern, ist in 2 ein Ausführungsbeispiel für einen Treiberschaltkreis 3 dargestellt. In 2 sind außer dem Treiberschaltkreis 3 auch der elektronische Schalter 2 und die Versorgungsspannungsquelle 4 dargestellt. Der Treiberschaltkreis 3 enthält einen ersten Schalter 31, einen zweiten Schalter 32, sowie einen Steuerschaltkreis 33, der zum Steuern des ersten und zweiten Schalters 31, 32 ausgebildet ist. Der Steuerschaltkreis 33 empfängt das Eingangssignal und das Fehlersignal S_IN, S_FAIL und schaltet den ersten und zweiten Schalter 31, 32 in Abhängigkeit von diesen Signalen S_IN, S_FAIL.
Bezugnehmend auf 2 ist von einem positiven und einem negativen Versorgungsanschluss der Versorgungsspannungsquelle 4 einer über den Treiberschaltkreis 3 mit dem Source-Anschluss S des JFETs 2 gekoppelt, während von dem positiven und dem negativen Versorgungsanschluss der andere über den ersten Schalter 31 mit dem Gate-Anschluss G gekoppelt ist. Bei dem Ausführungsbeispiel gemäß 2 ist der positive Versorgungsanschluss der Versorgungsspannungsquelle 4 mit dem Source-Anschluss gekoppelt, während der negative Versorgungsanschluss über dem ersten Schalter 31 mit dem Gate-Anschluss gekoppelt ist. Der zweite Schalter 32 ist zwischen die Gate- und Source-Anschlüsse G, S gekoppelt. Der Steuerschaltkreis 33 ist dazu ausgebildet, den ersten und zweiten Schalter 31, 32 komplementär ein- und auszuschalten. D. h. von dem ersten und zweiten Schalter ist zur gleichen Zeit nur einer eingeschaltet, wohingegen eine Verzögerung (Totzeit) zwischen dem Ausschalten von einem des ersten und zweiten Schalters und dem Einschalten des anderen des ersten und zweiten Schalters vorliegen kann, um einen Kurzschluss der Versorgungsspannungsquelle 4 sicher zu vermeiden.
Das Arbeitsprinzip des Treiberschaltkreises ist wie folgt: Der Steuerschaltkreis 33 schaltet den ersten Schalter 31 aus und schaltet den zweiten Schalter 32 ein, wenn das Eingangssignal S_IN seinen Zustand von einem Aus-Pegel zu einem Ein-Pegel (der anzeigt, dass der JFET eingeschaltet werden soll) ändert und wenn das Fehlersignal S_FAIL einen Normal-Pegel (der anzeigt, dass kein Fehler detektiert wurde) aufweist. In diesem Fall ist die Gate-Source-Spannung V_GS annäherungsweise gleich Null, so dass der JFET eingeschaltet ist. Der Steuerschaltkreis 33 schaltet den zweiten Schalter 32 aus und schaltet den ersten Schalter 31 ein, wenn das Eingangssignal S_IN seinen Zustand von einem Ein-Pegel zu einem Aus-Pegel (der anzeigt, dass der JFET ausgeschaltet werden soll) ändert, oder wenn das Fehlersignal S_FAIL seinen Zustand vom Normal-Pegel zum Fehler-Pegel (der anzeigt, dass ein Fehler detektiert wurde) ändert. In diesem Fall ist eine Höhe der Gate-Source-Spannung V_GS näherungsweise gleich der Höhe der Treiberspannung V_DRIVE. Indem bei eingeschaltetem ersten Schalter 31 der positive Versorgungsanschluss der Versorgungsspannungsquelle 4 mit dem Source-Anschluss S verbunden ist und indem der negative Versorgungsanschluss mit dem Gate-Anschluss G verbunden ist, ist die Gate-Source-Spannung V_GS negativ (V_GS = –V_DRIVE), so dass der JFET 2 ausgeschaltet ist.
3 zeigt ein erstes Ausführungsbeispiel eines Überwachungsschaltkreises 5. Der Überwachungsschaltkreis gemäß 3 enthält ein Switched-Capacitor-Netzwerk mit einem ersten kapazitiven Speicherelement C12, einer Ladespannungsquelle 52, einen ersten Schalternetzwerk S12, S22, das so betrieben werden kann, dass es die Ladespannungsquelle 52 an das erste kapazitive Speicherelement C12 koppelt, ein zweites kapazitives Speicherelement C22, das an die Laststrecke des elektronischen Schalters 2 gekoppelt ist, und einen zweiten Schalter-Schaltkreis, der so betrieben werden kann, dass er das erste kapazitive Speicherelement C12 mit dem zweiten kapazitiven Speicherelement C22 koppelt. Von dem ersten und zweiten kapazitiven Speicherelement C12, C22 können eines oder beide als Kondensatoren realisiert sein. Das erste Schalternetzwerk enthält einen ersten Schalter S12, der zwischen einen ersten Anschluss der Ladespannungsquelle und einen ersten Anschluss des ersten kapazitiven Speicherelements C12 geschaltet ist, und einen zweiten Schalter S22, der zwischen einen zweiten Versorgungsanschluss der Ladespannungsquelle 52 und einen zweiten Anschluss des ersten kapazitiven Speicherelements C12 geschaltet ist. Bei dem vorliegenden Ausführungsbeispiel ist der erste Versorgungsanschluss der Ladespannungsquelle 52 ein positiver Versorgungsanschluss, und der zweite Versorgungsanschluss ist ein negativer Versorgungsanschluss. Weiterhin sind die negativen Versorgungsanschlüsse der Treiberspannungsquelle 4 und der Ladespannungsquelle 52 an einen gemeinsamen Schaltungsknoten angeschlossen. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Grundsätzlich wäre das Arbeitsprinzip dasselbe, wenn die positiven Versorgungsanschlüsse der Treiberspannungsquelle 4 und der Ladespannungsquelle 52 an einen gemeinsamen Schaltungsknoten angeschlossen wären, wobei der Schalter S12 zwischen den negativen Versorgungsanschluss der Ladespannungsquelle 52 und den zweiten Anschluss des ersten kapazitiven Speicherelements geschaltet wäre. Und der Schalter S22 wäre zwischen den positiven Versorgungsanschluss der Ladespannungsquelle 52 und den ersten Anschluss des ersten kapazitiven Speicherelements geschaltet. Obwohl die Treiberspannungsquelle 4 und die Ladespannungsquelle 52 in 3 als separate Spannungsquellen dargestellt sind, ist es ebenso möglich, die von der Ladespannungsquelle 52 bereitgestellte Ladespannung V_CHARGE und die von der Treiberspannungsquelle 4 bereit gestellte Treiberspannung V_DRIVE von nur einer Spannungsquelle (in 3 nicht gezeigt) zu erhalten.
Bezugnehmend auf 3 enthält das zweite Schalternetzwerk einen dritten Schalter S32, der zwischen den ersten Anschluss des ersten kapazitiven Speicherelements C12 und einen ersten Anschluss des zweiten kapazitiven Speicherelements C22 geschaltet ist, und einen vierten Schalter S42, der zwischen den zweiten Anschluss des ersten kapazitiven Speicherelements C12 und einen zweiten Anschluss des zweiten kapazitiven Speicherelements C22 geschaltet ist. Das zweite Schalternetzwerk S32, S42 kann so betrieben werden, dass es das erste kapazitive Speicherelement C12 mit dem zweiten kapazitiven Speicherelement C22 parallel schaltet. Das zweite kapazitive Speicherelement C22 wird zu der Laststrecke D–S des elektronischen Schalters 2 parallel geschaltet, wobei der erste Anschluss des zweiten kapazitiven Speicherelements C22 mit dem Drain-Anschluss D gekoppelt wird, und der zweite Anschluss des zweiten kapazitiven Speicherelements C22 wird mit dem Source-Anschluss S des als JFET realisierten elektronischen Schalters gekoppelt. Ein Gleichrichterelement D12 wie beispielsweise eine Diode ist zwischen das zweite kapazitive Speicherelement C22 und die Laststrecke D–S gekoppelt. Das Gleichrichterelement D12 ist so angeschlossen, dass das zweite kapazitive Speicherelement C22 über das Gleichrichterelement D12 nicht von der Laststrecke geladen aber zu der Laststrecke hin entladen werden kann.
Ein Steuerschaltkreis 53 steuert den Betrieb des ersten und zweiten Schalternetzwerks. Das erste Schalternetzwerk ist aktiviert, wenn der erste und zweite Schalter S12, S22 eingeschaltet sind, um das erste kapazitive Speicherelement C12 an die Ladespannungsquelle 52 anzuschließen, und das zweite Schalternetzwerk ist aktiviert, wenn die dritten und vierten Schalter S32, S42 eingeschaltet sind, um das erste kapazitive Speicherelement C12 an das zweite kapazitive Speicherelement C22 anzuschließen. Der Steuerschaltkreis 53 ist so ausgebildet, dass er zur selben Zeit von dem ersten und zweiten Schalternetzwerk nur eines aktiviert.
Bezugnehmend auf 3 weist der Überwachungsschaltkreis 5 weiterhin einen fünften Schalter S52 auf, der zu dem zweiten kapazitiven Speicherelement C22 parallel geschaltet ist und der ebenfalls durch den Steuerschaltkreis 53 gesteuert wird, sowie eine Mess- und Vergleichseinheit. Die Mess- und Vergleichseinheit 51 ist mit dem zweiten kapazitiven Speicherelement C22 gekoppelt, um eine Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 zu empfangen. Die Mess- und Vergleichseinheit 51 ist dazu ausgebildet, die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 mit einer Referenzspannung zu vergleichen, und sie ist dazu ausgebildet, das Fehlersignal S_FAIL in Abhängigkeit von dem Vergleich zu erzeugen. Gemäß einem Ausführungsbeispiel erzeugt die Mess- und Vergleichseinheit 51 einen Fehlerpegel des Fehlersignals S_FAIL, wenn die Spannung V_C22 die Referenzspannung erreicht. Bezugnehmend auf die nachfolgende Erläuterung kann das Switched-Capacitor-Netzwerk so betrieben werden, dass das zweite kapazitive Speicherelement aufgeladen wird, so dass die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 der Ladespannung entspricht (abzüglich der Vorwärtsspannung der Diode D12). Gemäß einem Ausführungsbeispiel repräsentiert die Referenzspannung einen Spannungspegel der Lastspannung V_DS, der nicht überschritten werden sollte, so dass die Mess- und Vergleichseinheit 51 den elektronischen Schalter durch den Treiberschaltkreis 3 abschaltet, wenn die Lastspannung V_DS die Referenzspannung erreicht. Gemäß einem Ausführungsbeispiel repräsentiert die Referenzspannung eine Spannung, bei der der JFET einen linearen Betrieb verlässt, bei dem die Lastspannung V_DS mit dem Anstieg des Laststromes I_DS linear ansteigt und in Sättigung geht.
Der Überwachungsschaltkreis 5 arbeitet wie folgt: Der fünfte Schalter S52 wird, gesteuert durch den Steuerschaltkreis 53, so lange eingeschaltet, so lange das Eingangssignal S_IN einen Aus-Pegel aufweist, so dass das zweite kapazitive Speicherelement entladen bleibt. Um die Schalter S12, S22, S32, S42 des ersten und zweiten Schalternetzwerks und den fünften Schalter S52 geeignet anzusteuern, empfängt auch der Steuerschaltkreis 53 das Eingangssignal S_IN.
Wenn das Eingangssignal S_IN zu einem Ein-Pegel wechselt, schaltet der Treiberschaltkreis 3 den elektronischen Schalter 2 ein und der Steuerschaltkreis 53 beginnt nach dem Ausschalten des Schalters S52, das erste und zweite Schalternetzwerk abwechselnd zu aktivieren. Jedes Mal, wenn das erste Schalternetzwerk aktiviert ist, wird das erste kapazitive Speicherelement C12 von der Ladespannungsquelle 52 aufgeladen, so dass eine Spannung V_C12 über dem ersten kapazitiven Speicherelement C12 die Ladespannung V_CHARGE erreicht. Wenn das erste Schalternetzwerk deaktiviert ist und das zweite Schalternetzwerk aktiviert ist, wird elektrische Ladung von dem ersten kapazitiven Speicherelement C12 auf das zweite kapazitive Speicherelement C22 übertragen, so dass die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 ansteigt. Die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 ist auf die Lastspannung V_DS (zuzüglich der Vorwärtsspannung der Diode D12) begrenzt. Wenn die Spannung über dem zweiten kapazitiven Speicherelement C22 die Lastspannung V_DS (zuzüglich der Vorwärtsspannung) erreicht, wird das kapazitive Speicherelement C22 nicht mehr weiter aufgeladen, so dass Ladungen von dem ersten kapazitiven Speicherelement durch die Diode D12 und die Laststrecke D–S fließen, wenn das zweite Schalternetzwerk aktiv ist.
Die Anzahl der Aktivierungszyklen, die erforderlich ist, um das zweite kapazitive Speicherelement C22 auf die Lastspannung V_DS aufzuladen, ist von dem Kapazitätsverhältnis zwischen dem ersten und zweiten kapazitiven Speicherelement C12, C22 abhängig, sowie von der Ladespannung V_CHARGE und der Lastspannung V_DS. Die Ladespannung V_CHARGE ist höher als die maximale Lastspannung V_DS, damit sie in der Lage ist, das zweite kapazitive Speicherelement C22 auf eine Spannung aufzuladen, die der maximalen Lastspannung zuzüglich der Vorwärtsspannung der Diode D12 entspricht. Die maximale Lastspannung V_DS ist die Spannung, bei der der Überwachungsschaltkreis 5 einen Fehlerzustand detektiert und den elektronischen Schalter 2 ausschaltet. Beispielsweise ist die maximale Spannung V_DS eine Spannung zwischen 6 bis 12 V, wohingegen die Lastspannung V_DS üblicherweise viel geringer ist, beispielsweise zwischen –5 bis 3 V, sofern der elektronische Schalter unter normalen Betriebsbedingungen betrieben wird.
4 zeigt Zeitverlaufsdiagramme des Laststroms I_D, des Eingangssignals S_IN, der Gate-Source-Spannung V_GS, der Drain-Source-Spannung V_DS, der Spannungen V_C22, V_C12 über dem ersten und zweiten kapazitiven Speicherelement C12, C22, des Fehlersignals S_FAIL und des Schaltzustandes der Schalter S12 bis S52, um das Arbeitsprinzip des Überwachungsschaltkreises 5 weiter zu veranschaulichen. Bei den Zeitverlaufsdiagrammen gemäß 4 repräsentiert ein High-Signal-Pegel des Eingangssignals S_IN einen Ein-Pegel, während ein Low-Signal-Pegel einen Aus-Pegel repräsentiert. Weiter repräsentiert ein High-Pegel (logisch „1“) des Schaltzustandes der einzelnen Schalter S12 bis S52 einen Ein-Zustand und ein Low-Pegel (logisch „0“) repräsentiert einen Aus-Zustand. Die Zeitverlaufsdiagramme beginnen bei einem Zeitpunkt t0, zu dem sich der elektronische Schalter 2 in seinem Aus-Zustand befindet, so dass der Laststrom I_D gleich Null ist, die Lastspannung V_DS entspricht der Lastversorgungsspannung, und die Gate-Source-Spannung entspricht der negativen Treiberspannung –V_DRIVE. Zu diesem Zeitpunkt ist das erste Schalternetzwerk aktiviert, so dass der erste und zweite Schalter S12, S22 eingeschaltet sind, wohingegen das zweite Schalternetzwerk deaktiviert ist (der dritte und vierte Schalter S32, S42 sind ausgeschaltet). Der fünfte Schalter S52 ist zu diesem Zeitpunkt t0 eingeschaltet. Wenn das Eingangssignal S_IN zu einem Zeitpunkt t1 seinen Zustand ändert, wird der elektronische Schalter 2 durch Anlegen einer geeigneten Treiberspannung zwischen die Gate- und Source-Anschlüsse G, S eingeschaltet. Die Gate-Source-Spannung steigt daher bei dem vorliegenden Ausführungsbeispiel nach dem Zeitpunkt t1 von der negativen Versorgungsspannung –V_DRIVE auf 0 V. Nach dem Einschalten des elektronischen Schalters 2 steigt der Drain-Strom I_D auf einen bleibenden Stromwert an, wobei am Anfang eine vorübergehende Stromspitze auftreten kann, und die Lastspannung V_DS verringert sich auf eine stationäre Spannung.
Nach dem Zeitpunkt t1 werden das erste und zweite Schaltnetzwerk zyklisch und abwechselnd aktiviert, so dass die Spannung V_C22 ansteigt. Das erste kapazitive Speicherelement C12 wird jedes Mal, wenn das erste Schaltnetzwerk aktiviert wird, in 4 zum Beispiel zwischen den Zeitpunkten t1 und t2, auf die Ladespannung V_CHARGE aufgeladen. Das erste kapazitive Speicherelement C12 wird jedes Mal entladen, wenn das zweite Schaltnetzwerk aktiviert wird, in 4 zum Beispiel zwischen den Zeitpunkten t2 und t3. Bezugnehmend auf 4 ist die Ladespannung V_CHARGE höher als die Referenzspannung V_REF, was in 4 ebenfalls gezeigt ist.
Den Zweck der Erläuterung wird angenommen, dass sich der elektronische Schalter 2 zwischen den Zeitpunkten t1 und t4 in einer normalen Betriebsart befindet. In der normalen Betriebsart liegt die Lastspannung V_DS unterhalb eines Maximums (kritische Spannung), so dass die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 geringer ist als die Referenzspannung V_REF. Das zweite kapazitive Speicherelement C22 kann in dem ersten Aktivierungszyklus auf die Lastspannung V_DS (zuzüglich der Vorwärtsspannung der Diode D12) aufgeladen werden, so dass das erste kapazitive Speicherelement C12 in weiteren Aktivierungszyklen nur über die Diode D12 und die Laststrecke D–S entladen wird. Allerdings besteht die Möglichkeit, dass das zweite kapazitive Speicherelement C22 nicht während des ersten Aktivierungszyklus‘ aufgeladen wird, sondern dass es in einer Sequenz von mehreren Aktivierungszyklen aufgeladen wird.
Bezugnehmend auf 4 tritt zu dem Zeitpunkt t4 ein Fehler auf, der bewirkt, dass der Laststrom I_D und die Lastspannung V_DS ansteigen. Der Anstieg der Lastspannung V_DS bewirkt, dass die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 ansteigt, wenn das zweite Schaltnetzwerk aktiviert wird, was in 4 zum Zeitpunkt t5 der Fall ist. Obwohl die Lastspannung V_DS nach dem Auftreten des Fehlers (auf einem hohen Spannungspegel) konstant bleiben kann, kann es mehrere Aktivierungszyklen des ersten und zweiten Schaltnetzwerks erfordern, bis das zweite kapazitive Speicherelement C22 auf eine zu der Lastspannung V_DS (zuzüglich der Vorwärtsspannung der Diode D12) korrespondierende Spannung aufgeladen wurde. Die Anzahl der erforderlichen Aktivierungszyklen kann in Abhängigkeit von einem Verhältnis zwischen den Kapazitäten des ersten und zweiten kapazitiven Speicherelements C12, C22 und der Differenz zwischen der Ladespannung 52 und der Lastspannung V_DS (zuzüglich der Vorwärtsspannung der Diode D12) eingestellt werden. Eine Zeitverzögerung zwischen dem Zeitpunkt, zu dem die Lastspannung V_DS einen höheren Pegel erreicht und einem Zeitpunkt, zu dem das zweite kapazitive Speicherelement aufgeladen wird, hängt ab von der Anzahl von erforderlichen Aktivierungszyklen und einer Schaltfrequenz, die durch eine Frequenz gegeben ist, mit der das erste und zweite Schalternetzwerk aktiviert und deaktiviert werden. Diese Schaltfrequenz kann in Abhängigkeit von einer gewünschten, maximalen Verzögerung eingestellt werden.
Nachdem die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 den Referenzwert V_REF erreicht hat, wird der elektronische Schalter 2 abgeschaltet. Bei dem Ausführungsbeispiel gemäß 4 erreicht die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 den Referenzwert V_REF zu einem Zeitpunkt t7, so dass das Fehlersignal S_FAIL den Fehlerpegel annimmt. Der elektronische Schalter 2 wird zu einem Zeitpunkt t8 abgeschaltet. Dabei kann (wie gezeigt) zwischen dem Zeitpunkt, zu dem das Fehlersignal S_FAIL einen Fehlerpegel annimmt, und dem Zeitpunkt, zu dem der elektronische Schalter 2 ausschaltet, (wie gezeigt) eine Zeitverzögerung gegeben sein. Diese Zeitverzögerung kann aus Übertragungsverzögerungen in dem Überwachungsschaltkreis 5, insbesondere der Mess- und Vergleichseinheit 51 und dem Treiberschaltkreis 3, resultieren.
Die Anstiegszeit der Spannung V_C22 des zweiten Kondensators C22 hängt grundsätzlich von der Differenz der Kapazitätswerte der Kondensatoren C12 und C22, der Ladespannung V_CHARGE und der Schaltfrequenz ab. Gemäß einem Ausführungsbeispiel kann das Trimmen der Schaltfrequenz des Kapazitätsverhältnisses oder der Spannung V_CHARGE dazu verwendet werden, eine genaue Anstiegszeit beizubehalten.
5 veranschaulicht ein erstes Ausführungsbeispiel der Mess- und Vergleichseinheit 51. Die Mess- und Vergleichseinheit gemäß 5 enthält einen resistiven Spannungsteiler mit einem ersten und einem zweiten Spannungsteilerwiderstand R12, R22, die in Reihe geschaltet sind, wobei der Reihenschaltkreis mit den Spannungsteilerwiderständen R12, R22 zu dem zweiten kapazitiven Speicherelement C22 parallel geschaltet ist. Ein Abgriff des Spannungsteilers ist mit einem ersten Eingang eines Komparators 54 verbunden, der an einem zweiten Eingang eine Referenzspannung V55 erhält. Lediglich zum Zweck der Erläuterung wird angenommen, dass es sich bei dem ersten Eingang um einen invertierenden Eingang handelt, während der zweite Eingang ein nicht-invertierender Eingang ist. Das Fehlersignal S_FAIL steht am Ausgang des Komparators zur Verfügung. Die Referenzspannung V55 wird von einer Referenzspannungsquelle 55 bereitgestellt, die zwischen den ersten Anschluss des zweiten kapazitiven Speicherelements C22 und dem zweiten Eingang des Komparators 54 geschaltet ist.
Der Komparator 54 vergleicht das elektrische Potential an dem ersten Eingangsanschluss, welches durch das elektrische Potential an dem Ausgang des Spannungsteilers R12, R22 gegeben ist, mit dem elektrischen Potential an dem zweiten Eingangsanschluss. Der Komparator erzeugt einen Fehlerpegel des Fehlersignals S_FAIL, wenn das elektrische Potential an dem ersten Eingangsanschluss geringer ist als das elektrische Potential an dem zweiten Eingangsanschluss, das heißt wenn
Bei den Ungleichungen (1a) und (1b) bezeichnen R21 und R22 die Widerstandswerte der Widerstände des Spannungsteilers.
Bei dem Ausführungsbeispiel gemäß 5 handelt es sich bei dem Fehlerpegel des Fehlersignals um einen High-Signalpegel. Bezugnehmend auf die vorangehende Erläuterung erzeugt die Überwachungseinheit 5 einen Fehlerpegel des Fehlersignals S_FAIL, wenn die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 die Referenzspannung V_REF erreicht. Bei dem Ausführungsbeispiel gemäß 5 entspricht die Referenzspannung der Lastspannung V_DS (zuzüglich der Vorwärtsspannung der Diode D12), die durch den Term auf der rechten Seite der Ungleichung (1b) repräsentiert wird und die durch die von der Referenzspannungsquelle 55 bereitgestellte Referenzspannung V55 und die Widerstandwerte der Spannungsteilerwiderstände eingestellt werden kann.
6 veranschaulicht eine weitere Ausführungsform einer Mess- und Vergleichseinheit 51. Bei der Mess- und Vergleichseinheit 51 gemäß 6 handelt es sich um eine Modifikation der Mess- und Vergleichseinheit 51 gemäß 5, so dass im Folgenden nur die Unterschiede erläutert werden. Bei der Mess- und Vergleichseinheit 51 gemäß 6 ist der Spannungsteiler parallel zu der Reihenschaltung mit dem zweiten kapazitiven Speicherelement C22 und der Versorgungsspannungsquelle 4 geschaltet. Ein Abgriff des Spannungsteilers ist mit einem ersten Eingangsanschluss gekoppelt, der an einem zweiten Eingang die Referenzspannung V55 empfängt. Lediglich zum Zweck der Erläuterung wird angenommen, dass der erste Eingang ein nicht-invertierender Eingang ist, während der zweite Eingang ein invertierender Eingang ist. Das Fehlersignal S_FAIL steht an dem Ausgang des Komparators zur Verfügung. Die Referenzspannung V55 wird von einer Referenzspannungsquelle bereitgestellt, die zwischen den negativen Versorgungsanschluss der Versorgungsspannungsquelle 4 und den zweiten Eingang des Komparators 54 geschaltet ist.
Der Komparator 54 vergleicht das elektrische Potential an dem ersten Eingangsanschluss, welches durch das elektrische Potential an dem Ausgang des Spannungsteilers R12, R22 gegeben ist, mit dem elektrischen Potential an dem zweiten Eingangsanschluss. Der Komparator erzeugt einen Fehlerpegel des Fehlersignals S_FAIL, wenn das elektrische Potential an dem ersten Eingangsanschluss höher ist als das elektrische Potential an dem zweiten Eingangsanschluss, das heißt wenn
Bei den Ungleichungen (2a) und (2b) bezeichnen R21 und R22 die Widerstandswerte der Widerstände des Spannungsteilers.
Bei der Ausführungsform gemäß 6 ist der Fehlerpegel des Fehlersignals ist ein High-Pegel. Bezugnehmend auf die oben bereitgestellte Erläuterung erzeugt der Überwachungsschaltkreis 5 einen Fehlerpegel des Fehlersignals S_FAIL, wenn die Spannung V_C22 über dem zweiten kapazitiven Speicherelement C22 die Referenzspannung V_REF erreicht. Bei der Ausführungsform gemäß 6 entspricht die Referenzspannung der Lastspannung V_DS (zuzüglich der Vorwärtsspannung der Diode D12), die durch den Term auf der rechten Seite der Ungleichung (2b) repräsentiert wird und die durch die von der Referenzspannungsquelle 55 bereitgestellte Referenzspannung V55 und die Widerstandwerte der Spannungsteilerwiderstände eingestellt werden kann.
7 zeigt eine zweite Ausführungsform eines Überwachungsschaltkreises 5. Der Überwachungsschaltkreis 5 gemäß 7 umfasst mehrere (bei der vorliegenden Ausführungsform zwei) erste kapazitive Speicherelemente C121, C12₂. Von den ersten kapazitiven Speicherelementen weist ein jedes ein erstes Schalternetzwerk S12₁, S22₁ bzw. S12₂, S22₂ auf, und ein diesem zugeordnetes zweites Schalternetzwerk S32₁, S42₁ bzw. S32₂, S42₂. Von dem ersten und zweiten Schalternetzwerk ist ein jedes so implementiert wie das hierin weiter oben unter Bezugnahme auf 3 erläuterte erste und zweite Schalternetzwerk. Das erste Schalternetzwerk eines jeden ersten kapazitiven Speicherelements C12₁, C12₂ kann derart betrieben werden, dass es das zugeordnete erste kapazitive Speicherelement C12₁, C12₂ mit der Ladespannungsquelle koppelt, während das zweite Schalternetzwerk eins jeden ersten kapazitive Speicherelements C12₁, C12₂ derart betrieben werden kann, dass es das entsprechende erste kapazitive Speicherelement C12₁, C12₂ mit dem zweiten kapazitiven Speicherelement koppelt.
Von dem ersten und zweiten kapazitiven Speicherelement C12₁, C12₂ dient ein jedes dazu, die zweiten kapazitiven Speicherelemente auf dieselbe Weise zu laden wie das unter Bezugnahme auf 3 erläuterte erste kapazitive Speicherelement C12. Gemäß einer Ausführungsform werden das erste und zweite Schalternetzwerk so betrieben, dass die ersten kapazitiven Speicherelemente C12₁, C12₂ in der ersten Phase eines Aktivierungszyklusses aufeinanderfolgend mit der Ladespannungsquelle 52 gekoppelt werden, und aufeinanderfolgend mit dem zweiten kapazitiven Speicherelement gekoppelt werden, so dass von den ersten kapazitiven Speicherelementen C12₁, C12₂ zur selben Zeit nur eines mit der Ladespannungsquelle 52 gekoppelt ist, und dass von den ersten kapazitiven Speicherelementen C12₁, C12₂ zur selben Zeit nur eines mit dem zweiten kapazitiven Speicherelement C22 gekoppelt ist.
Während die Ausführungsform gemäß 7 nur zwei erste kapazitive Speicherelemente C12₁, C12₂ aufweist, wird darauf hingewiesen, dass ebenso gut mehrer als zwei erste kapazitive Speicherelemente implementiert sein können, von denen ein jedes ein diesem zugeordnetes erstes und zweites Schalternetzwerk aufweist. Die Mess- und Vergleichseinheit 51 gemäß einem der vorangehend in Verbindung mit 5 oder 6 erläuterten Ausführungsbeispiel implementiert werden.
8 veranschaulicht eine weitere Ausführungsform eines Schaltkreises mit einem elektronischen Schalter 2 und einer Überwachungseinheit. Die Überwachungseinheit gemäß 8 stellt eine Modifikation der Überwachungseinheit gemäß 3 dar und sie unterscheidet sich von der Überwachungseinheit gemäß 3 darin, dass die Mess- und Vergleichseinheit 51 die Spannung V_C12 über dem ersten kapazitiven Speicherelement C12 über das weitere Schaltelement S62 empfängt und diese Spannung mit der Referenzspannung vergleicht.
Bei den vorangehenden Ausführungsformen weist ein Aktivierungszyklus zwei Phasen auf, nämlich eine erste Phase, in der das erste Schalternetzwerk S12, S22 aktiviert wird, um das erste kapazitive Speicherelement C12 zu laden, während das zweite Schalternetzwerk deaktiviert; und eine zweite Phase, in der das zweite Schalternetzwerk S32, S42 aktiviert wird, um das erste kapazitive Speicherelement C12 mit dem zweiten kapazitiven Speicherelement C22 zu koppeln, während das erste Schalternetzwerk deaktiviert ist. In der zweiten Phase ist das erste kapazitive Speicherelement C12 zu dem zweiten kapazitiven Speicherelement C22 parallel geschaltet, so dass die Spannung V_C12 über dem ersten kapazitiven Speicherelement C12, welche gleich der Laststreckenspannung V_DS zuzüglich der Vorwärtsspannung der Diode D12 ist, (nach einer kurzen transienten Übergangsphase) der Spannung über dem zweiten kapazitiven Speicherelement C22 entspricht.
Bei dem Schaltkreis gemäß 8 weist ein Aktivierungszyklus die vorangehend erläuterten ersten und zweiten Phasen auf, und nach der zweiten Phase eine dritte Phase. In der dritten Phase wird die Spannung V_C12 über dem ersten kapazitiven Speicherelement C12 ausgewertet. Das heißt, die Spannung V_C12 über dem ersten kapazitiven Speicherelement C12 wird in der dritten Phase mit der Referenzspannung in der Mess- und Vergleichseinheit 51 verglichen. Bei der Ausführungsform gemäß 8 umfasst das Auswerten dieser Spannung V_C12 das Koppeln der Spannung über dem ersten kapazitiven Speicherelement C12 an die Mess- und Vergleichseinheit 51 in der dritten Phase, wobei das Koppeln der Spannung V_C12 über dem ersten kapazitiven Speicherelement C12 an die Mess- und Vergleichseinheit 51 das Aktivieren (Einschalten) des weiteren Schaltelements S62 und des zweiten Schalters S22 umfasst, wobei der weitere Schalter S62 und der zweite Schalter S22 ein drittes Schalternetzwerk bilden. Der weitere Schalter S62 kann in der ersten und zweiten Phase deaktiviert (ausgeschaltet) sein. Allerdings stellt das Koppeln der Spannung V_C12 mit der Mess- und Vergleichseinheit 51 lediglich in der dritten Phase nur eine von mehreren Möglichkeiten zum Auswerten der Spannung V_C12 dar. Gemäß einer weiteren Ausführungsform (nicht gezeigt) wird das Schaltelement S62 weggelassen (durch eine Verbindungsleitung ersetzt) und die Mess- und Vergleichseinheit 51 ist dazu ausgebildet, die Spannung V_C12 nur in dem dritten Aktivierungszyklus auszuwerten, um das Fehlersignal S_FAIL zu erzeugen.
Das Arbeitsprinzip des Schaltkreises gemäß 8 ist in 9 dargestellt, welche ein Zeitverlaufsdiagramm derselben Signale und Schaltzustände darstellt, wie sie in 4 gezeigt sind. Zusätzlich ist der Schaltzustand des weiteren Schaltelements S62 dargestellt. In 9 entspricht z. B. die erste Phase einer Zeitdauer zwischen Zeitpunkten t1 und t2, wenn die Schalter S12, S22 des ersten Schaltnetzwerks aktiviert sind, die zweite Phase entspricht einer Zeitdauer zwischen Zeitpunkten t2 und t3, wenn die Schalter S32, S42 des zweiten Schaltnetzwerks aktiviert sind, und die dritte Phase entspricht einer Zeitdauer zwischen Zeitpunkten t3 und t4, wenn der weitere Schalter S62 und der Schalter S22 aktiviert sind. Das Fehlersignal nimmt einen Fehler an, nachdem die Spannung V_C12 über dem ersten kapazitiven Speicherelement C12 die Referenzspannung V_REF erreicht. Dies ist in 9 zu einem Zeitpunkt t10 dargestellt.
Bei der Ausführungsform gemäß 8 wirkt das zweite kapazitive Speicherelement als Filter. Allerdings ist bei dieser Ausführungsform das zweite kapazitive Speicherelement C22 optional und kann, wie der Schalter S52, weggelassen werden. Wenn das zweite Speicherelement C22 weggelassen wird, dient das zweite Schalternetzwerk S32, S42 dazu, das erste kapazitive Speicherelement C12 (über das Gleichrichterelement D12) mit der Laststrecke D–S des elektronischen Schalters 2 zu koppeln.
Insbesondere wenn der Schaltkreis mit dem zweiten kapazitiven Speicherelement C12 implementiert ist, kann mehr als ein erstes kapazitives Speicherelement auf dieselben unter Bezugnahme auf 8 erläuterte Weise implementiert sein.
Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nichts anderes angegeben ist.

Claims

Elektronischer Schaltkreis umfassend: einen elektronischen Schalter (2), der einen Steueranschluss (G) und eine Laststrecke (D–S) aufweist; einen Überwachungsschaltkreis (5), der einen Switched-Capacitor-Schaltkreis mit wenigstens einem kapazitiven Speicherelement aufweist, wobei der Switched-Capacitor-Schaltkreis mit der Laststrecke (D–S) des elektronischen Schalters (2) verbunden ist, wobei der Überwachungsschaltkreis (5) derart betrieben werden kann, dass er eine Lastspannung (V_DS) des elektronischen Schalters (2) auswertet und abhängig von der Auswertung ein Fehlersignal (S_FAIL) erzeugt; und einen Treiberschaltkreis (3), der derart betrieben werden kann, dass er an dem Steueranschluss (G) des elektronischen Schalters (2) in Abhängigkeit von dem Fehlersignal ein Treibersignal (S_DRV) bereitstellt.
Elektronischer Schaltkreis gemäß Anspruch 1, bei dem der Überwachungsschaltkreis (5) weiterhin aufweist: eine Mess- und Vergleichseinheit (51), die so betrieben werden kann, dass sie eine Spannung über dem wenigstens einen kapazitiven Speicherelement empfängt, die Spannung auswertet und in Abhängigkeit von der Auswertung ein Fehlersignal erzeugt.
Elektronischer Schaltkreis gemäß Anspruch 2, bei dem der Überwachungsschaltkreis (5) weiterhin aufweist: ein erstes kapazitives Speicherelement (C12); eine Ladespannungsquelle (52); ein erstes Schaltnetzwerk, das derart betrieben werden kann, dass es das wenigstens eine erste kapazitive Speicherelement (C12) mit der Ladespannungsquelle (52) verbindet; ein zweites kapazitives Speicherelement (C22), das mit der Laststrecke (D–S) des elektronischen Schalters (2) verbunden ist; ein zweites Schaltnetzwerk, das derart betrieben werden kann, dass es das wenigstens eine erste kapazitive Speicherelement (C12) mit dem zweiten kapazitiven Speicherelement (C22) verbindet.
Elektronischer Schaltkreis gemäß Anspruch 3, bei dem der Überwachungsschaltkreis (5) weiterhin aufweist: eine Vielzahl von ersten kapazitiven Speicherelementen (C121, C122), wobei jedes kapazitive Speicherelement ein zu diesem gehörendes erstes Schalternetzwerk aufweist, das derart betrieben werden kann, dass es das betreffende erste kapazitive Speicherelement mit der Ladespannungsquelle (52) verbindet, sowie ein zweites Schalternetzwerk, das derart betrieben werden kann, dass es das betreffende erste kapazitive Speicherelement mit dem zweiten kapazitiven Speicherelement verbindet.
Elektronischer Schaltkreis gemäß Anspruch 3 oder 4, der weiterhin aufweist: ein Gleichrichterelement (D12), das das zweite kapazitive Speicherelement (C22) mit der Laststrecke verbindet.
Elektronischer Schaltkreis gemäß einem der Ansprüche 3 bis 5, bei dem die Mess- und Vergleichseinheit (5) die Spannung über dem zweiten kapazitiven Speicherelement (C22) empfängt.
Elektronischer Schaltkreis gemäß einem der Ansprüche 3 bis 6, der weiterhin aufweist: eine Treiberspannungsquelle (4), die derart betrieben werden kann, dass sie eine Treiberspannung bereitstellt, die dem Treiberschaltkreis (3) zugeführt wird, wobei die Treiberspannungsquelle (4) mit dem zweiten kapazitiven Speicherelement (C22) ist, wobei die Mess- und Vergleichseinheit (5) eine Spannung über der Reihenschaltung mit dem zweiten kapazitiven Speicherelement (C22) und der Treiberspannungsquelle (4) empfängt.
Elektronischer Schaltkreis gemäß einem der Ansprüche 2 bis 7, bei dem der Überwachungsschaltkreis (5) weiterhin aufweist: ein erstes kapazitives Speicherelement (C12); eine Ladespannungsquelle (52); ein erstes Schaltnetzwerk, das derart betrieben werden kann, dass es das erste kapazitive Speicherelement (C12) mit der Ladespannungsquelle (52) verbindet; und ein zweites Schaltnetzwerk, das derart betrieben werden kann, dass es das erste kapazitive Speicherelement (C12) mit der Laststrecke (D–S) des elektronischen Schalters verbindet.
Elektronischer Schaltkreis gemäß Anspruch 8, bei dem der Überwachungsschaltkreis (5) weiterhin aufweist: ein zweites kapazitives Speicherelement (C22), das mit der Laststrecke (D–S) des elektronischen Schalters (2) verbunden ist.
Elektronischer Schaltkreis gemäß Anspruch 8 oder 9, bei dem der Überwachungsschaltkreis (5) weiterhin aufweist: eine Vielzahl von ersten kapazitiven Speicherelementen (C121, C122), wobei jedes kapazitive Speicherelement ein zu diesem gehörendes erstes Schalternetzwerk aufweist, das derart betrieben werden kann, dass es das betreffende erste kapazitive Speicherelement mit der Ladespannungsquelle (52) verbindet, sowie ein zweites Schalternetzwerk, das derart betrieben werden kann, dass es das betreffende erste kapazitive Speicherelement mit dem zweiten kapazitiven Speicherelement (C22) verbindet.
Elektronischer Schaltkreis gemäß einem der Ansprüche 8 bis 10, der weiterhin aufweist: ein Gleichrichterelement (D12), das das zweite Schalternetzwerk mit der Laststrecke verbindet.
Elektronischer Schaltkreis gemäß einem der Ansprüche 8 bis 11, bei dem der Überwachungsschaltkreis (5) dazu ausgebildet ist, eine Spannung über dem ersten kapazitiven Speicherelement (C12) auszuwerten.
Elektronischer Schaltkreis gemäß einem der Ansprüche 8 bis 12, bei dem der Überwachungsschaltkreis (5) dazu ausgebildet ist, eine Spannung über dem ersten kapazitiven Speicherelement (C12) nur während vorgegebener Zeitpunkte auszuwerten.
Elektronischer Schaltkreis gemäß einem der Ansprüche 8 bis 13, der weiterhin aufweist: ein drittes Schalternetzwerk, das derart betrieben werden kann, dass es das erste kapazitive Speicherelement mit der Mess- und Vergleichseinheit verbindet.
Elektronischer Schaltkreis gemäß einem der Ansprüche 2 bis 14, bei dem die Mess- und Vergleichseinheit (52) derart betrieben werden kann, dass sie einen Fehlerpegel des Fehlersignals erzeugt, wenn die Spannung über dem kapazitiven Speicherelement eine Referenzspannung erreicht.
Elektronischer Schaltkreis gemäß einem der vorangehenden Ansprüche, bei dem der elektronische Schalter einen normall-on Transistor oder einen normally-off Transistor aufweist.