DE102022120065A1

DE102022120065A1 - Verfahren zum reduzieren einer oszillation während des anschaltens eines leistungstransistors durch regeln der gate-schaltgeschwindigkeitssteuerung seines komplementären leistungstransistors

Info

Publication number: DE102022120065A1
Application number: DE102022120065.5A
Authority: DE
Inventors: Zheming Li; Mark-Matthias Bakran; Daniel Domes; Robert Maier; Franz-Josef Niedernostheide
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2021-08-27
Filing date: 2022-08-09
Publication date: 2023-03-02
Also published as: US20230061697A1; US11595035B1; US11843368B2; US20230088339A1; CN115733478A

Abstract

Bereitgestellt wird ein Verfahren zum Ansteuern einer Halbbrückenschaltung, die einen ersten Transistor (10HS) und einen zweiten Transistor (10LS) umfasst, die in komplementärer Weise geschaltet werden. Das Verfahren umfasst ein Erzeugen eines Aus-Stroms während einer Vielzahl von Abschalt-Schaltereignissen, um eine Gate-Spannung des zweiten Transistors (10LS) zu steuern; ein Messen eines Transistorparameters des zweiten Transistors (10LS) während eines ersten Abschalt-Schaltereignisses, während dessen der zweite Transistor (10LS) in einen Aus-Zustand übergeht, wobei der Transistorparameter eine Oszillation beim ersten Transistor (10HS) während eines entsprechenden Anschalt-Schaltereignisses angibt, während dessen der erste Transistor (10HS) in einen Ein-Zustand übergeht; und ein Aktivieren eines Anteils des Aus-Stroms für das zweite Abschalt-Schaltereignis, einschließlich eines Regelns einer Intervalllänge des zweiten Anteils für das zweite Abschalt-Schaltereignis basierend auf dem gemessenen Transistorparamater, der während des ersten Abschalt-Schaltereignisses gemessen wurde.

Description

HINTERGRUND
Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen wie etwa die Umwandlung elektrischer Energie und der Antrieb eines Elektromotors oder einer Elektromaschine beruhen auf Leistungs-Halbleitervorrichtungen. Beispielsweise wurden, um einige wenige zu nennen, Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden für verschiedene Anwendungen einschließlich, aber nicht darauf beschränkt, Schalter in Stromversorgungen und Leistungswandlern verwendet.
Eine Leistungs-Halbleitervorrichtung (z. B. ein Leistungstransistor) weist gewöhnlich eine Halbleiterstruktur auf, die dafür konfiguriert ist, einen Laststrom entlang einem Laststrompfad zwischen zwei Lastanschlussstrukturen der Vorrichtung zu leiten. Ferner kann der Laststrompfad mittels einer Steuerungselektrode, auf die manchmal als Gate-Elektrode verwiesen wird, gesteuert werden. Beispielsweise kann bei Empfang eines entsprechenden Steuerungssignals von z. B. einer Treibereinheit die Steuerungselektrode die Leistungs-Halbleitervorrichtung in einem leitenden Zustand oder einen sperrenden Zustand versetzen. Dementsprechend verhält sich die Leistungs-Halbleitervorrichtung wie ein Schalter mit Ein- und Aus-Zuständen (d. h. leitenden bzw. sperrenden Zuständen).
Ein Leistungstransistor ist eine Leistungs-Halbleitervorrichtung, die verwendet werden kann, um einen Laststrom zu treiben. Es gibt einen Anschalt-Prozess und einen Abschalt-Prozess, um den Leistungstransistor ein- und auszuschalten. Während des Anschalt-Prozesses wird eine integrierte Schaltung (IC) eines Gate-Treibers verwendet, um dem Gate des Leistungstransistors einen Gate-Strom zuzuführen bzw. bereitzustellen (Quelle), um das Gate zu laden. Im Gegensatz dazu wird während des Abschalt-Prozesses die IC des Gate-Treibers genutzt, um dem Gate des Leistungstransistors einen Gate-Strom zu entziehen (Senke), um das Gate zu entladen und somit die Gate-Spannung zu senken.
Eine große Anzahl solcher Schaltungen arbeitet mit einem sogenannten harten Schaltvorgang. Während des Übergangs von einem sperrenden zu einem leitenden Betrieb des Leistungstransistors, d. h. des sogenannten Einschalt-Prozesses, liegen für eine kurze Zeit gleichzeitig sowohl eine Sperrspannung als auch ein Stromfluss durch den Leistungstransistor vor. Dies führt unvermeidlich zu Schaltverlusten. Mit dem Ziel hocheffizienter Schaltungen und immer höherer Schaltfrequenzen ist es notwendig, die Schaltverluste der Komponente zu reduzieren.
Um eine Last auf diese Weise anzusteuern, sind typischerweise zwei Leistungstransistoren in einer Halbbrückenkonfiguration angeordnet. Ein erster Leistungstransistors ist, wenn er eingeschaltet ist, dafür verantwortlich, einen Laststrom zu leiten, um der Last den Laststrom bereitzustellen, während sein komplementärer Leistungstransistor abgeschaltet ist (d. h. der zweite Leistungstransistor im Sperrmodus ist). Um Laststrom von der Last abzuleiten, werden die Rollen der beiden Transistoren vertauscht. Der zweite Leistungstransistor ist hier, wenn er eingeschaltet ist, dabei verantwortlich, Laststrom zu leiten, um den Laststrom von der Last abzuleiten, während sein komplementärer Leistungstransistor abgeschaltet ist (d. h. der erste Leistungstransistor im Sperrmodus ist). Auf den Leistungstransistor, der zum entweder Bereitstellen oder Ableiten von Laststrom eingeschaltet ist, wird als der aktive Leistungstransistor verwiesen, wohingegen auf den Leistungstransistor, der ausgeschaltet ist, während der andere eingeschaltet ist, als der komplementäre Leistungstransistor oder passive Leistungstransistor verwiesen wird. Die Rollen zwischen den beiden Halbbrücken-Leistungstransistoren ändern sich komplementär, wobei je nachdem, ob der Last gerade Laststrom bereitgestellt oder von ihr abgeleitet wird, ein Leistungstransistor der aktive Leistungstransistor ist und der andere Leistungstransistor der passive Leistungstransistor ist. Somit arbeiten beide Leistungstransistoren als der aktive Leistungstransistor und als der passive Leistungstransistor, wobei der erste Leistungstransistor der aktive Leistungstransistor ist und der zweite Leistungstransistor der passive Leistungstransistor ist, während Laststrom der Last bereitgestellt wird, und wobei der erste Leistungstransistor der passive Leistungstransistor ist und der zweite Leistungstransistor der aktive Leistungstransistor ist, während der Last Laststrom entzogen wird.
Das Schaltverhalten des Leistungsschalters wird durch die Steuerung am Steuerungsanschluss des Leistungstransistors eingestellt. Einfache Steuerungssysteme arbeiten mit zwei Spannungspegeln und einem Vorwiderstand für spannungsgesteuerte Komponenten. Je kleiner der Vorwiderstand ist, des schneller ist die Schaltgeschwindigkeit und desto geringer ist der Schaltverlust. Jedoch ist die Schaltleistung des einfachen Steuerungssystems meist ungenügend. Auf der anderen Seite kann der Vorwiderstand nicht beliebig klein ausgewählt werden, da eine Tendenz zur Spannungsoszillation beim passiven Leistungstransistor besteht, wenn der aktive Schalter schnell eingeschaltet wird. Zusätzlich zur Tendenz zur Spannungsoszillation besteht aufgrund eines zu schnellen Schaltvorgangs auch die Gefahr einer elektrischen Überlast des passiven Leistungstransistors.
Auf der anderen Seite führt die einfache Steuerung zu einem gleichmäßigen Steuerungsverhalten, das über alle Betriebspunkte des aktiven Leistungstransistors konstant ist. Diese Betriebspunkte hängen von den folgenden Parametern ab: VDC, Drain-Strom I_D, der Sperrschichttemperatur des Leistungstransistors und der Gate-Treiberspannung, die an das Gate angelegt wird. Aufgrund des großen Betriebsbereichs, in dem der Leistungstransistor betrieben wird, führt dies, insbesondere für Siliziumcarbid-(SiC-)Transistoren, jedoch zu einer Steuerung, die sich über einen weiten Betriebsbereich (d. h. über einen weiten Bereich von Betriebspunkten) nicht optimal verhält.
Im Hinblick auf elektromagnetische Verträglichkeit oder Emission elektromagnetischer Interferenz wird eine Oszillation als unerwünscht betrachtet. Jedoch ist es nicht einfach, eine klare Schaltgeschwindigkeitsgrenze festzulegen, da das Verhalten des Gesamtsystems, einschließlich dessen Schaltgeschwindigkeitsgrenze selbst, immer von der Schaltungsumgebung abhängt. In Bezug auf die Tendenz zur Spannungsoszillation des passiven Leistungstransistors kann auch die „einfache Steuerung“ nicht genutzt werden, um den Einschalt-Prozess des aktiven Leistungstransistors für jeden Betriebspunkt optimal einzustellen.
Die Oszillation wird im Hinblick auf elektromagnetische Verträglichkeit oder elektromagnetische Interferenz als unerwünscht betrachtet. Jedoch ist es nicht einfach, eine klare Schaltgeschwindigkeitsgrenze festzulegen. Diese Schaltgeschwindigkeitsgrenze hängt immer von der Lötumgebung ab. In Bezug auf die Tendenz zur Oszillation bedeutet „einfache Steuerung“ auch, dass der Schaltprozess nicht für jeden Betriebspunktvektor optimal eingestellt werden kann.
Um ein schnelles Anschalten des aktiven Leistungstransistors und kleine Spannungsoszillationen des passiven Schalters für bzw. über den gesamten Betriebsbereich zu erreichen, ist eine verbesserte Steuerung notwendig.
Um den Schaltprozess moderner leistungselektronischer Schalter, einschließlich SiC-Transistoren, zu optimieren, werden oft Steuerungsvorrichtungen mit zweistufigen oder mehrstufigen Schaltgeschwindigkeiten verwendet. Diese komplexere Steuerung kann den oben erwähnten Zielkonflikt verbessern.
Die notwendige Einstellung einer Zeitdauer oder eines zeitlichen Anteils der jeweiligen Schaltgeschwindigkeit hängt stark vom Betriebspunktvektor ab. Infolge dieser Abhängigkeit sollte eine Steuerung oder Regelung verwendet werden, die die entsprechende Zeitdauer oder den entsprechenden zeitlichen Anteil einer durch die Steuerungsvorrichtung implementierten Schaltstufe für einen jeweiligen Betriebspunktvektor des Leistungstransistors einstellt. Daher kann eine verbesserte Vorrichtung wünschenswert sein, die eine Regelung einer Zeitdauer oder eines zeitlichen Anteils einer Schaltstufe für jeden Betriebspunkt des Leistungstransistors ermöglicht. Um ein schnelles Anschalten des aktiven Leistungstransistors und kleine Spannungsoszillationen des passiven Schalters über den gesamten Betriebsbereich zu erreichen, ist nämlich eine verbesserte Steuerung erwünscht.
ZUSAMMENFASSUNG
Die Erfindung ist in den unabhängigen Ansprüchen definiert. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert. Eine oder mehrere Ausführungsformen stellen ein Gate-Treibersystem bereit, das dafür konfiguriert ist, eine Last anzusteuern, wobei das Gate-Treibersystem dafür konfiguriert ist, eine Halbbrückenschaltung anzusteuern, die einen ersten Transistor und einen zweiten Transistor enthält, die in komplementärer Weise geschaltet werden, wobei das Gate-Treibersystem enthält: eine Gate-Treiberschaltung, die mit einem Gate-Anschluss des zweiten Transistors gekoppelt und dafür konfiguriert ist, eine Gate-Spannung am Gate-Anschluss zu steuern, um den zweiten Transistor zwischen Schaltzuständen anzusteuern, wobei die Gate-Treiberschaltung dafür konfiguriert ist, einen Aus-Strom während einer Vielzahl von Abschalt-Schaltereignissen zu erzeugen, um den zweiten Transistor abzuschalten, wobei die Gate-Treiberschaltung einen ersten Treiber enthält, der dafür konfiguriert ist, einen ersten Anteil des Aus-Stroms vom Gate-Anschluss abzuleiten, um den ersten Anteil der Gate-Spannung zu entladen, wobei die Gate-Treiberschaltung einen zweiten Treiber enthält, der dafür konfiguriert ist, während eines Verstärkungs- bzw. Boost-Intervalls einen zweiten Anteil des Aus-Stroms vom Gate-Anschluss abzuleiten, um einen zweiten Anteil der Gate-Spannung zu entladen; und eine Steuerungsschaltung, die dafür konfiguriert ist, einen Transistorparameter des zweiten Transistors während eines ersten Abschalt-Schaltereignisses zu messen, während dessen der zweite Transistor in einen Aus-Zustand übergeführt wird bzw. übergeht, wobei der Transistorparameter eine Oszillation beim zweiten Transistor während eines entsprechenden Anschalt-Schaltereignisses angibt, während dessen der erste Transistor in einen Ein-Zustand übergeht, wobei die Steuerungsschaltung ferner dafür konfiguriert ist, den ersten Treiber zu steuern, um den ersten Anteil des Aus-Stroms abzuleiten, und den zweiten Treiber zu steuern, um den zweiten Abteil des Aus-Stroms abzuleiten, und wobei die Steuerungsschaltung ferner dafür konfiguriert ist, eine Länge des Boost-Intervalls basierend auf dem gemessenen Transistorparameter zu regeln.
Eine oder mehrere Ausführungsformen stellen ein Verfahren zum Ansteuern einer Halbbrückenschaltung bereit, die einen ersten Transistor und einen zweiten Transistor enthält, die in komplementärer Weise geschaltet werden, wobei das Verfahren umfasst: ein Erzeugen eines Aus-Stroms während einer Vielzahl von Abschalt-Schaltereignissen, um eine Gate-Spannung an einem Gate-Anschluss des zweiten Transistors zu steuern, wobei ein Erzeugen des Aus-Stroms ein Ableiten eines ersten Anteils des Aus-Stroms vom Gate-Anschluss umfasst, um einen ersten Anteil der Gate-Spannung zu entladen, und ein Ableiten, während eines Boost-Intervalls, eines zweiten Anteils des Aus-Stroms vom Gate-Anschluss, um einen zweiten Anteil der Gate-Spannung zu entladen; ein Messen eines Transistorparameters des zweiten Transistors während eines ersten Abschalt-Schaltereignisses, während dessen der zweite Transistor in einen Aus-Zustand übergeht, wobei der Transistorparameter eine Oszillation beim zweiten Transistor während eines entsprechenden Anschalt-Schaltereignisses angibt, während dessen der erste Transistor in einen Ein-Zustand übergeht; ein Aktivieren des ersten Anteils des Aus-Stroms für ein zweites Abschalt-Schaltereignis, während dessen der zweite Transistor in den Aus-Zustand übergeht; und ein Aktivieren des zweiten Anteils des Aus-Stroms für das zweite Abschalt-Schaltereignis, einschließlich eines Regelns einer Länge des Boost-Intervalls für das zweite Abschalt-Schaltereignis, basierend auf dem gemessenen Transistorparameter, der während des ersten Abschalt-Schaltereignisses gemessen wurde.
Figurenliste
Mit Verweis auf die beigefügten Zeichnungen werden hierin Ausführungsformen beschrieben.

1 ist ein schematisches Blockdiagramm des Gate-Treibersystems mit einer Steuerung der Flankensteilheit (SRC) gemäß einer oder mehreren Ausführungsformen;
2A ist ein schematisches Diagramm des Gate-Treibersystems mit einer Messschaltung gemäß einer oder mehreren Ausführungsformen;
2B ist ein schematisches Diagramm des Gate-Treibersystems mit einer anderen Messchaltung gemäß einer oder mehreren Ausführungsformen;
2C ist ein schematisches Diagramm des Gate-Treibersystems mit einer weiteren Messschaltung gemäß einer oder mehreren Ausführungsformen;
2D ist ein Wellenformdiagramm von Steuerungsspannungen, die durch die Treiber des mehrstufigen Gate-Treibers während des Abschaltens eines Leistungstransistors gemäß einer oder mehreren Ausführungsformen erzeugt werden;
3A ist ein schematisches Diagramm eines Last-ansteuersystems, das Gate-Treibersysteme enthält, die genutzt werden, um ein komplementäres Paar von Leistungstransistoren gemäß einer oder mehreren Ausführungsformen anzusteuern;
3B ist ein Wellenformdiagramm von Steuerungsspannungen, die von den zweistufigen Controllern des Lastansteuersystems während des Anschaltens des aktiven Transistors und während des Abschaltens des passiven Transistors gemäß einer oder mehreren Ausführungsformen erzeugt werden;
4A zeigt normierte Strom-, Spannungs- und Steuerungswellenformen für die aktiven und passiven Transistoren während des Abschaltens des passiven Transistors und während des Anschaltens des aktiven Transistors;
4B ist auf ein Abschalt-Schaltereignis eines passiven Transistors und ein Anschalt-Schaltereignis eines aktiven Transistors gerichtet und veranschaulicht normierte Strom-, Spannungs- und Steuerungswellenformen für die aktiven und passiven Transistoren für diese Ereignisse unter Ausnutzung eines schnellen Schaltvorgangs und einer geregelten Beschleunigungsdauer T_B gemäß einer oder mehreren Ausführungsformen;
4C - 4E veranschaulichen verschiedene Verfahren zum Auslösen einer Oszillationsüberwachungsperiode, während der ein nach der Zeit bzw. zeitlich abgeleiteter Schaltstrom di_D/dt eines passiven Transistors auf ein Überschreiten eines Oszillationsschwellenwertes hin gemäß einer oder mehrerer Ausführungsformen ausgewertet wird; und
5 ist ein Flussdiagramm für ein Verfahren zum Regeln einer Abschalt-Boost-Zeit T_B gemäß einer oder mehrerer Ausführungsformen.

DETAILLIERTE BESCHREIBUNG
Im Folgenden werden Details dargelegt, um eine genauere Erläuterung der beispielhaften Ausführungsformen bereitzustellen. Für den Fachmann wird jedoch offenkundig sein, dass Ausführungsformen ohne diese spezifischen Details in die Praxis umgesetzt werden können. In anderen Fällen werden allgemein bekannte Strukturen und Vorrichtungen statt im Detail in Form von Blockdiagrammen oder in einer schematischen Ansicht gezeigt, um eine Verwirrung bzw. Unklarheit der Ausführungsformen zu vermeiden. Außerdem können Merkmale der hier im Folgenden beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden, sofern nichts anderes konkret angegeben wird.
Ferner sind gleichwertige bzw. äquivalente oder gleiche Elemente oder Elemente mit äquivalenter oder gleicher Funktionalität in der folgenden Beschreibung mit äquivalenten oder gleichen Bezugsziffern bezeichnet. Da die gleichen oder funktional äquivalenten Elemente mit den gleichen Bezugsziffern in den Abbildungen versehen sind, kann eine wiederholte Beschreibung für mit den gleichen Bezugsziffern versehene Elemente weggelassen werden. Daher sind für Elemente mit den gleichen oder ähnlichen Bezugsziffern gegebene Beschreibungen untereinander austauschbar.
In diesem Zusammenhang können richtungsbezogene Begriffe wie etwa „Oberseite“, „Unterseite bzw. Boden“, „unten“, „oben“, „Vorderseite“, „hinter“, „Rückseite“, „vorne“, „hinten“ etc. mit Verweis auf die Orientierung in den Abbildungen verwendet werden, die beschrieben werden. Da Teile von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die richtungsbezogene Terminologie zu Veranschaulichungszwecken verwendet. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom durch die Ansprüche definierten Umfang abzuweichen. Die folgende detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne genommen werden. Die in Ansprüchen verwendete richtungsbezogene Terminologie kann beim Definieren einer Raum- oder Lagebeziehung eines Elements zu einem anderen Element oder Merkmal helfen, ohne sich auf eine spezifische Orientierung zu beschränken.
Es versteht sich, dass, wenn auf ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ verwiesen wird, es mit dem anderen Element direkt verbunden oder gekoppelt sein kann oder dazwischen liegende Elemente vorhanden sein können. Wenn im Gegensatz dazu auf ein Element als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ verwiesen wird, sind keine dazwischen liegenden Elemente vorhanden. Andere Wörter bzw. Begriffe, die verwendet werden, um die Beziehung zwischen Elementen zu beschreiben, sollen in gleicher Weise interpretiert werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ etc.).
In den hierin beschriebenen oder in den Zeichnungen dargestellten Ausführungsformen kann jede direkte elektrische Verbindung oder Kopplung, d. h. jede beliebige Verbindung oder Kopplung ohne zusätzliche dazwischen liegende Elemente, auch durch eine indirekte Verbindung oder Kopplung, d. h. eine Verbindung oder Kopplung mit einem oder mehreren zusätzlichen dazwischen liegenden Elementen, realisiert werden oder umgekehrt, solange der allgemeine Zweck der Verbindung oder Kopplung, zum Beispiel eine bestimmte Art von Signalen zu übertragen oder eine bestimmte Art von Information zu übertragen, im Wesentlichen erhalten bleibt. Merkmale von verschiedenen Ausführungsformen können kombiniert werden, um weitere Ausführungsformen zu bilden. Beispielsweise können in Bezug auf eine der Ausführungsformen beschriebene Varianten oder Modifikationen auch auf andere Ausführungsformen anwendbar sein, solange nicht das Gegenteil festgestellt wird.
Die Begriffe „im Wesentlichen“ und „annähernd bzw. ungefähr“ können hierin verwendet werden, um kleine Fertigungstoleranzen (z. B. innerhalb von 5 %) zu berücksichtigen, die in der Industrie als akzeptabel gelten, ohne von den Aspekten der hierin beschriebenen Ausführungsformen abzuweichen. Beispielsweise kann ein Widerstand mit einem ungefähren Widerstandswert praktisch einen Widerstand innerhalb von 5 % dieses ungefähren Widerstandswerts aufweisen.
In der vorliegenden Offenbarung können Ausdrücke, die Ordnungszahlen wie etwa „erster“, „zweiter“ und/oder dergleichen enthalten, verschiedene Elemente modifizieren. Solche Elemente sind jedoch nicht durch die obigen Ausdrücke beschränkt. Beispielsweise schränken die obigen Ausdrücke nicht die Reihenfolge bzw. Sequenz und/oder Bedeutung der Elemente ein. Die obigen Ausdrücke werden nur zum Zwecke der Unterscheidung eines Elements von den anderen Elementen verwendet. Beispielsweise geben ein erster Kasten und ein zweiter Kasten verschiedene Kästen an, obgleich beide Kästen sind. Als weiteres Beispiel könnte ein erstes Element als zweites Element bezeichnet werden und könnte ähnlich ein zweites Element auch als erstes Element bezeichnet werden, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.
Ein oder mehr Aspekte der vorliegenden Offenbarung können als nicht-transitorisches computerlesbares Aufzeichnungsmedium realisiert werden, das ein darauf aufgezeichnetes Programm aufweist, das Verfahren/Algorithmen verkörpert, um den Prozessor anzuweisen, die Verfahren/Algorithmen auszuführen. Folglich kann das nicht-transitorische computerlesbare Aufzeichnungsmedium darauf gespeicherte, elektronisch lesbare Steuerungssignale aufweisen, die mit einem programmierbaren Computersystem zusammenwirken (oder zusammenwirken können), so dass die jeweiligen Verfahren/Algorithmen ausgeführt werden. Das nicht-transitorische computerlesbare Aufzeichnungsmedium kann beispielsweise ein CD-ROM, eine DVD, eine Blu-Ray-Disk, ein RAM, ein ROM, ein PROM, ein EPROM, ein EEPROM, ein FLASH-Speicher oder eine elektronische Speichervorrichtung sein.
Jedes der Elemente der vorliegenden Offenbarung kann konfiguriert werden, indem eine dedizierte Hardware oder ein Software-Programm auf einem Speicher implementiert wird, die oder das einen Prozessor steuert, um die Funktionen jeder beliebigen der Komponenten oder deren Kombinationen auszuführen. Jede der Komponenten kann als zentrale Verarbeitungseinheit (CPU) oder ein anderer Prozessor realisiert werden, der ein Software-Programm von einem Aufzeichnungsmedium wie etwa einer Festplatte oder einer Halbleiterspeichervorrichtung liest und ausführt. Beispielsweise können Anweisungen von einem oder mehreren Prozessoren wie etwa einer oder mehreren CPUs, Digitalsignalprozessoren (DSPs), Mehrzweck-Mikroprozessoren, anwendungsspezifischen integrierten Schaltungen (ASICs), feldprogrammierbaren Logik-Arrays (FPGAs), einem programmierbaren Logik-Controller (PLC) oder irgendeiner anderen äquivalenten integrierten oder diskreten Logik-Schaltungsanordnung ausgeführt werden.
Dementsprechend bezieht sich der Begriff „Prozessor“, wie er hierin verwendet wird, auf jede beliebige der vorhergehenden Strukturen oder irgendeine andere Struktur, die zur Implementierung der hierin beschriebenen Techniken geeignet ist. Ein Hardware enthaltender Controller kann ebenfalls eine oder mehrere der Techniken dieser Offenbarung ausführen. Ein Controller, der einen oder mehrere Prozessoren enthält, kann elektrische Signale und digitale Algorithmen nutzen, um seine Empfangs-, Analyse- und Steuerungsfunktionen auszuführen, welche ferner Korrekturfunktionen einschließen können. Solche Hardware, Software und Firmware können innerhalb der gleichen Vorrichtung oder innerhalb separater Vorrichtungen implementiert sein, um die in dieser Offenbarung beschriebenen verschiedenen Techniken zu unterstützen.
Eine Signalverarbeitungsschaltung und/oder eine Signalaufbereitungsschaltung können/kann ein oder mehr Signale (d. h. Messsignale) von einer oder mehr Komponenten in der Form von Rohmessdaten empfangen und aus dem Messsignal weitere Informationen ableiten. Eine Signalaufbereitung, wie hierin verwendet, bezieht sich auf ein Manipulieren eines analogen Signals auf solch eine Weise, dass das Signal die Anforderungen einer nächsten Stufe für eine weitere Verarbeitung erfüllt. Eine Signalaufbereitung kann ein Umwandeln von analog in digital (z. B. über einen Analog-Digital-Wandler), eine Verstärkung, ein Filtern, ein Umwandeln, ein Vorspannen, eine Bereichsanpassung, eine Isolierung und beliebige andere Prozesse einschließen, die erforderlich sind, um ein Signal für eine Verarbeitung nach einer Aufbereitung geeignet zu machen.
Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug, Verbraucher- und Industrieanwendungen wie etwa die Umwandlung elektrischer Energie und der Antrieb eines Elektromotors oder einer Elektromaschine beruhen auf Leistungs-Halbleitervorrichtungen. Beispielsweise wurden, um einige zu nennen, Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden für verschiedene Anwendungen verwendet, die Schalter in Stromversorgungen, Leistungsmodulen und Leistungswandlern einschließen, nicht aber darauf beschränkt sind.
Eine Leistungs-Halbleitervorrichtung weist gewöhnlich eine Halbleiterstruktur auf, die dafür konfiguriert ist, einen Laststrom entlang einem Laststrompfad zwischen zwei Lastanschlussstrukturen oder Lastelektroden (z. B. der Source/dem Emitter und dem Drain/Kollektor) der Vorrichtung zu leiten. Ferner kann der Laststrompfad mittels einer Steuerungselektrode, auf die manchmal als Gate-Elektrode verwiesen wird, gesteuert werden. Beispielsweise kann bei Empfang eines entsprechenden Steuerungssignals von z. B. einer Treibereinheit die Steuerungselektrode die Leistungs-Halbleitervorrichtung in einen eines leitenden Zustands oder eines sperrenden Zustands versetzen. Ein Steuerungssignal kann ein Spannungssignal oder ein Stromsignal mit einem gesteuerten Wert sein.
Ein Leistungstransistor, auf den auch als Leistungsschalter oder Transistorschalter verwiesen wird, ist eine Leistungs-Halbleitervorrichtung, die genutzt werden kann, um Laststrom zu treiben. Beispielsweise wird ein IGBT „EIN- bzw. AN-“ oder „AUS- bzw. AB-“ geschaltet, indem dessen Gate-Anschluss aktiviert oder deaktiviert wird. Das Anlegen eines positiven Eingangsspannungssignals über das Gate und den Emitter wird die Vorrichtung in ihrem „EIN“-Zustand halten, während ein Setzen des eingespeisten Gate-Signals auf Null oder leicht negativ bewirkt, dass sie „AB-”schaltet. Es gibt einen Anschalt-Prozess und einen Abschalt-Prozess, um den Leistungstransistor ein- und auszuschalten.
Während des Anschalt-Prozesses kann die integrierte Schaltung (IC) eines Gate-Treibers genutzt werden, um einen Gate-Strom (d. h. einen EIN-Strom) dem Gate des Leistungstransistors bereitzustellen (Quelle), um das Gate auf eine ausreichende Spannung, um die Vorrichtung anzuschalten, zu laden. Insbesondere ist ein Strom Io+ ein Ausgangsstrom des Gate-Treibers, der genutzt wird, um das Gate des Leistungstransistors während einer Anschalt-Transienten anzuheben (d. h. zu laden). Somit wird er genutzt, um den Leistungstransistor anzuschalten.
Im Gegensatz dazu wird während des Abschalt-Prozesses die IC des Gate-Treibers genutzt, um dem Gate eine Spannung einen Gate-Strom (d. h. einen Aus-Strom) zu entziehen (Senke), um die Gate-Spannung ausreichend zu entladen, um die Vorrichtung abzuschalten. Ein Strom Io- ist ein Ausgangsstrom des Gate-Treibers, der genutzt wird, um das Gate des Leistungstransistors während einer Abschalt-Transienten zu entladen. Somit wird er genutzt, um den Leistungstransistor abzuschalten.
Ein Spannungsimpuls kann von der IC des Gate-Treibers als Steuerungssignal entsprechend einem Schema einer Pulsweitenmodulation (PWM) abgegeben werden. Somit kann während eines PWM-Zyklus zum Steuern eines Leistungstransistors das Steuerungssignal zwischen einem EIN-Spannungspegel und einen AUS-Spannungspegel geschaltet werden. Dies wiederum lädt und entlädt die Gate-Spannung, um den Leistungstransistor an- bzw. abzuschalten.
Insbesondere ist das Gate eines Leistungstransistors eine kapazitive Last und werden der AN-Schaltstrom (d. h. ein Gate-Quellenstrom) und der AB-Schaltstrom (d. h. ein Gate-Senkenstrom) als der Anfangsstrom spezifiziert, wenn ein Schaltereignis eingeleitet wird. Während eines AB-Schaltereignisses nimmt nach einer gewissen geringen Zeitspanne (gering im Vergleich mit der PWM-Periode) der Gate-Strom ab und erreicht einen Nullwert, wenn das Gate ungefähr 0 V oder einen negativen Ansteuerwert erreicht. Während eines AN-Schaltereignisses nimmt nach einer gewissen geringen Zeitspanne (gering im Vergleich mit der PWM-Periode) der Gate-Strom ab und erreicht einen Nullwert, wenn das Gate den High-Side-Versorgungspegel erreicht.
Transistoren können Bipolartransistoren mit isoliertem Gate (IGBTs) und Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) (z. B. Si-MOSFETs oder SiC-MOSFETs) umfassen. Man versteht, dass MOSFETs für IGBTs substituiert werden können und umgekehrt. In diesem Zusammenhang kann in irgendeinem der hierin beschriebenen Beispiele, wenn ein IGBT durch einen MOSFET substituiert wird, ein Kollektor eines IGBT durch einen Drain eines MOSFET substituiert werden, kann der Emitter eines IGBT durch die Source eines MOSFET substituiert werden und kann eine Kollektor-Emitter-Spannung VCE eines IGBT durch die Drain-Source-Spannung VDS eines MOSFET substituiert werden. Somit kann jedes beliebige IGBT-Modul durch ein MOSFET-Modul ersetzt werden und umgekehrt.
In dieser Beschreibung beschriebene spezifische Ausführungsformen beziehen sich, ohne darauf beschränkt zu sein, auf eine Leistungs-Halbleitervorrichtung, die innerhalb eines Leistungswandlers oder einer Stromversorgung verwendet werden kann. In einer Ausführungsform kann somit die Leistungs-Halbleitervorrichtung dafür konfiguriert sein, einen Laststrom zu führen, der jeweils einer Last zugeführt werden soll und/oder von einer Leistungsquelle bereitgestellt wird. Beispielsweise kann die Halbleitervorrichtung eine oder mehrere Leistungs-Halbleiterzellen wie etwa eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle aufweisen. Solche Diodenzellen und/oder solche Transistorzellen können in einem Leistungs-Halbleitermodul integriert werden.
Leistungs-Halbleitervorrichtungen, die Transistoren enthalten, welche geeignet verbunden werden können, um Halbbrücken zu bilden, werden gewöhnlich auf dem Gebiet der Leistungselektronik verwendet. Beispielsweise können Halbbrücken, die einen ersten Leistungstransistor und einen zweiten komplementären Leistungstransistor aufweisen, zum Ansteuern von Elektromotoren oder Schaltnetzteilen verwendet werden. Auf den ersten Leistungstransistor kann als High-Side-Transistor verwiesen werden, und auf den zweiten Leistungstransistor kann als Low-Side-Transistor verwiesen werden.
Der erste Leistungstransistor ist, wenn er EIN ist, dafür verantwortlich, Laststrom zu leiten, um der Last den Laststrom bereitzustellen bzw. zuzuführen, während dessen komplementärer Leistungstransistor abgeschaltet ist (d. h. der zweite Leistungstransistor in einem Sperrmodus ist). Um von der Last Laststrom abzuleiten, werden die Rollen der beiden Transistoren vertauscht. Der zweite Leistungstransistor ist hier, wenn er EIN ist, dafür verantwortlich, Laststrom zu leiten, um von der Last den Laststrom abzuleiten, während dessen komplementärer Leistungstransistor abgeschaltet ist (d. h. der erste Leistungstransistor in einem Sperrmodus ist). Auf den Leistungstransistor, der eingeschaltet ist, um Laststrom entweder zuzuführen oder abzuleiten, wird als der aktive Leistungstransistor verwiesen, wohingegen auf den Leistungstransistor, der ausgeschaltet ist, während der andere eingeschaltet ist, als der komplementäre Leistungstransistor oder passive Leistungstransistor verwiesen wird.
Die Rollen zwischen den zwei Halbrücken-Leistungstransistoren ändern sich in komplementärer Weise, wobei je nachdem, ob Laststrom der Last zugeführt bzw. bereitgestellt oder von ihr abgeleitet wird, ein Leistungstransistor der aktive Leistungstransistor ist und der andere Leistungstransistor der passive Leistungstransistor ist. Folglich arbeiten beide Leistungstransistoren als der aktive Leistungstransistor und als der passive Leistungstransistor, wobei der erste Leistungstransistor der aktive Leistungstransistor ist und der zweite Leistungstransistor der passive Leistungstransistor ist, während der Last Laststrom bereitgestellt wird, und wobei der erste Leistungstransistor der passive Leistungstransistor ist und der zweite Leistungstransistor der aktive Leistungstransistor ist, während der Last Laststrom entzogen wird.
Als ein Beispiel wird ein mehrphasiger Inverter konfiguriert, um mehrphasige Leistung bereitzustellen, indem Lasten mit mehreren Phasen (z. B. ein Dreiphasen-Motor) versorgt werden. Beispielsweise ist eine dreiphasige Last mit drei symmetrischen Sinuswellen verbunden, die in Bezug aufeinander 120 Grad elektrisch außer Phase sind. In einem symmetrischen Dreiphasen-Stromversorgungssystem führen drei Leiter jeweils Wechselstrom (AC) der gleichen Frequenz und Spannungsamplitude in Bezug auf eine gemeinsame Referenz, aber mit einer Phasendifferenz von einem Drittel der Periode. Infolge der Phasendifferenz erreicht die Spannung an jedem Leiter ihren Peak bei einem Drittel eines Zyklus nach einem der anderen Leiter und einem Drittel eines Zyklus vor dem verbleibenden Leiter. Diese Phasenverzögerung schafft eine konstante Leistungsübertragung zu einer ausgeglichenen linearen Last. Sie ermöglicht auch, ein rotierendes Magnetfeld in einem Elektromotor zu erzeugen.
In einem Dreiphasen-System, das eine ausgeglichene und lineare Last speist, ist die Summe der Momentanströme der drei Leiter Null. Mit anderen Worten ist der Strom in jedem Leiter der Größe nach gleich der Summe der Ströme in den anderen beiden, aber mit dem entgegengesetzten Vorzeichen. Bei dem Rückkehrpfad für den Strom in einem beliebigen Phasenleiter handelt es sich um die anderen beiden Phasenleiter. Die Momentanströme haben einen Strom-Raumvektor zur Folge.
Ein Dreiphasen-Inverter umfasst drei Inverterschenkel, einen für jede der drei Phasen, und jeder Inverterschenkel ist parallel zueinander mit einer Gleichstrom-(DC-)Spannungsquelle verbunden. Jeder Inverterschenkel umfasst ein Paar Leistungstransistoren, die beispielsweise in einer Halbbrückenkonfiguration angeordnet sind, um DC in AC umzuwandeln. Mit anderen Worten umfasst jeder Inverterschenkel zwei komplementäre Transistoren (d. h. einen High-Side-Transistor und einen Low-Side-Transistor), die in Reihe geschaltet sind und die zum Ansteuern einer Phasenlast komplementär zueinander ein- und ausschalten.
1 ist ein schematisches Blockdiagramm eines Gate-Treibersystems 100 mit einer Steuerung der Flankensteilheit (SRC) (engl.: slew rate control) gemäß einer oder mehreren Ausführungsformen. Das Gate-Treibersystem 100 umfasst einen Leistungstransistor 10, eine Steuerungs-Schaltungsanordnung und eine Schaltungsanordnung eines Gate-Treibers, die ein Schema für eine SRC des Leistungstransistors 10 während des Abschaltens realisiert. Insbesondere können unterschiedliche Schaltgeschwindigkeiten und somit unterschiedliche Flankensteilheiten zum Abschalten des Leistungstransistors 10 (d. h. während einer Schalt-Transienten) realisiert werden. Der Leistungstransistor kann als entweder Low-Side-Transistor oder High-Side-Transistor in einer Halbbrückenschaltung implementiert sein. Außerdem kann für eine Halbbrückenschaltung das Gate-Treibersystem 100 doppelt vorgesehen sein, wobei das Gate-Treibersystem 100 für sowohl den High-Side- als auch den Low-Side-Transistor vorgesehen ist.
Das Gate-Treibersystem 100 umfasst einen Controller 12, eine Auswertungseinheit 14, einen mehrstufigen Gate-Treiber 16, den Transistor 10 und eine Rückkopplungsschaltung 18. Der Controller 12 kann ein Mikrocontroller sein, der ein Steuerungssignal 13 zum Steuern eines Schaltzustands des Transistors 10 erzeugt. Beispielsweise kann das Steuerungssignal 13 ein Steuerungssignal einer Pulsweitenmodulation (PWM) sein, das der Auswertungseinheit 14 Einschalt- und Ausschaltbefehle bereitstellt. Alternativ dazu kann das Steuerungssignal 13 eines von zwei separaten Steuerungssignalen repräsentieren, die ein Einschalt-Steuerungssignal und ein Ausschalt-Steuerungssignal umfassen. Wie hierin verwendet, kann der Begriff „Einschalten (engl.: switch-on)“ austauschbar mit dem Begriff „Anschalten (engl.: turn-on)“ verwendet werden, wenn auf ein Einschalten eines Transistors verwiesen wird. Ähnlich kann, wie hierin verwendet, der Begriff „Ausschalten (engl.: switch-off)” austauschbar mit dem Begriff „Abschalten (engl.: turn-off)“ verwendet werden, wenn auf einen Ausschaltvorgang eines Transistors verwiesen wird.
Ein Mehrpegel-Steuerungssignal mit drei oder mehr Pegeln kann ermöglichen, unterschiedliche Niveaus bzw. Pegel (z. B. Geschwindigkeitsstufen oder Geschwindigkeitspegel) eines Ausschaltvorgangs zu realisieren. Beispielsweise kann ein Mehrpegel-Steuerungssignal mit drei möglichen Pegeln (z. B. Spannungspegeln) in der Lage sein, zwei verschiedene Abschalt-Schaltgeschwindigkeitsstufen und eine einzige Anschalt-Schaltgeschwindigkeitsstufe anzugeben. Falls zwei separate Steuerungssignale zur Anschalt- und Abschaltsteuerung verwendet werden, kann ähnlich das Abschalt-Steuerungssignal als Mehrpegel-Steuerungssignal realisiert werden, wobei jeder Pegel einer unterschiedlichen Schaltgeschwindigkeitsstufe entspricht. Beispielsweise kann ein Mehrpegel-Ausschaltbefehl mit zwei möglichen Pegeln verwendet werden, um zwei unterschiedliche Abschalt-Schaltgeschwindigkeitsstufen anzugeben. Somit kann eine von zwei verschiedenen Abschalt-Schaltgeschwindigkeitsstufen gemäß dem Steuerungssignal 13 aktiviert werden. Man versteht auch, dass drei oder mehr Schaltstufen zum Abschalten genutzt werden können.
Die Auswertungseinheit 14 ist dafür konfiguriert, das Steuerungssignal 13 zu empfangen und basierend darauf den mehrstufigen Gate-Treiber 16 zu steuern. In einem Beispiel kann es sich bei der Auswertungseinheit 14 um ein FPGA oder eine andere Signalverarbeitungsschaltung handeln. Insbesondere kann die Auswertungseinheit 14 basierend auf dem Steuerungssignal 13 eine oder mehrere Schaltgeschwindigkeitsstufen zum Anschalten und/oder Abschalten aktivieren oder deaktivieren. Außerdem empfängt die Auswertungseinheit 14 ferner Rückkopplungsinformationen (d. h. di/dt) und steuert ferner eine Dauer oder einen zeitlichen Anteil von einer oder mehreren der Abschalt-Schaltgeschwindigkeitsstufen. Somit steuert die Auswertungseinheit 14 basierend auf dem Steuerungssignal 13 eine Zeitsteuerung bzw. einen Zeitpunkt oder eine oder mehr Abschalt-Schaltgeschwindigkeitsstufen.
Ein primärer Treiber ist dafür konfiguriert, ein Anschalten und Abschalten des Leistungstransistors 10 zu steuern. Während einer Anschalt-Schaltstufe stellt der primäre Treiber dem Steuerungsanschluss (d. h. dem Gate-Anschluss) des Leistungstransistors 10 einen EIN-Strom (d. h. einen Strom Io+) bereit. Für einen mehrstufigen Treiber, der keine unabhängige Anschalt-Boost-Stufe aufweist, sind die Anschalt-Schaltgeschwindigkeit und Flankensteilheit des Leistungstransistors 10 durch die Größe der zwischen den primären Treiber und den Steuerungsanschluss gekoppelten Widerstände definiert. Die Flankensteilheit kann sich hier auf die Steigung der Drain-Source-Spannung V_DS des Leistungstransistors oder auf die Steigung des Drain-Stroms i_D beziehen. Die Flankensteilheiten von sowohl V_DS als auch i_D werden geregelt. Auf den Drain-Strom kann als Laststrom verwiesen werden, und auf die Drain-Source-Spannung V_DS kann als Spannung über die Lastanschlüsse eines Transistors verwiesen werden. Bei einem IGBT ist die Spannung über die Lastanschlüsse die Kollektor-Emitter-Spannung V_CE.
Ein konstanter EIN-Strom (d. h. ein Strom Io+) wird für ein Anschaltintervall aufrecht erhalten, während dessen der Transistor 10 vom AUS-Zustand in den EIN-Zustand übergeht und im EIN-Zustand gehalten wird. Der EIN-Strom lädt den Gate-Anschluss eines Leistungstransistors, so dass die Gate-Spannung ausreicht, um den Transistor 10 anzuschalten. Außerdem nutzt eine Technik zur Steuerung der Flankensteilheit ein Boost-Off-Intervall (engl.: boost-off interval) und ein Abschaltintervall. Auf das Boost-Off-Intervall kann allgemein als Verstärkungs- bzw. Boost-Intervall verwiesen werden, wohingegen auf das Anschaltintervall und das Abschaltintervall im Allgemeinen als Schaltzustandsintervalle verwiesen werden kann.
Im Gegensatz dazu leitet eine Abschalt-Schaltstufe einen Aus-Strom (d. h. einen Strom Io-) von dem Steuerungsanschluss (d. h. dem Gate-Anschluss) des Leistungstransistors 10 ab. Eine oder mehr Abschalt-Schaltgeschwindigkeitsstufen können aktiviert werden, um den Aus-Strom und die Gate-Spannung zu regeln und somit die Abschalt-Schaltgeschwindigkeit und Flankensteilheit des Leistungstransistors zu regeln.
Insbesondere kann ein Boost-Off-Strom den Gate-Anschluss entladen, so dass die Gate-Spannung ausreicht, um den Transistor 10 abzuschalten. Alternativ dazu kann der Boost-Off-Strom ein Preboost-Off-Strom sein, der den Gate-Anschluss eines Leistungstransistors entlädt, so dass die Gate-Spannung nahe, aber noch oberhalb einer Abschnür- bzw. Pinch-Off-Spannung liegt, so dass der Transistor noch an ist. Anschließend wird der Abschalt-Strompegel während des Abschaltintervalls angelegt, um den Transistor abzuschalten. Die Amplitude des Abschaltstroms ist oft niedriger als die Boost-Off-Stromamplitude, reicht aber aus, um den Transistor abzuschalten und/oder den Transistor abgeschaltet zu halten. Ob ein Boost-Off-Strom für einen beschleunigten Abschalt-Schaltvorgang verwendet wird oder nicht, kann mittels des Steuerungssignals 13 angegeben werden.
Der Abschaltprozess von Leistungstransistoren wird oft von einer längeren Abschalt-Ausbreitungsverzögerungszeit dominiert. Die Ausbreitungsverzögerung dominiert die Bemessung der Totzeit in Halbbrückenkonfigurationen. Da keine Energie zur Last leistungselektronischer Wandler übertragen wird, besteht ein Ziel darin, die Totzeit soweit wie möglich zu reduzieren. Eine individuelle und automatisierte Einstellung des Abschalt-prozesses und insbesondere der Boost-Off-Dauer T_B oder einer zeitlichen Komponente davon gemäß dem Betriebspunktvektor des Leistungstransistors 10 ist erwünscht, um die optimale Leistungsfähigkeit des Leistungstransistors und seines komplementären Leistungstransistors (d. h. des aktiven Leistungstransistors) zu erzielen. Auf die Boost-Off-Dauer T_B kann als Beschleunigungsdauer, Verstärkungs- bzw. Boost-Dauer, Boost-Zeit oder Boost-Intervall verwiesen werden.
Die Auswertungseinheit 14 ist dafür konfiguriert, basierend auf dem Steuerungssignal 13 zu bestimmen, ob ein Boost-Off-Strom genutzt wird und welche Abschalt-Schaltstufe für die Boost-Stufe aktiviert werden soll. Außerdem repräsentieren die Rückkopplungsinformationen (d. h. di/dt) den Echtzeit-Betriebspunktvektor des Transistors 10. Die Auswertungseinheit 14 nutzt die Rückkopplungsinformationen (d. h. di/dt oder ΔV), um eine Zeitdauer oder einen zeitlichen Anteil für eine Boost-Stufe (T_B) und somit für die aktivierte Abschalt-Schaltstufe zu bestimmen. Außerdem ist es möglich, dass zwei oder mehr Abschalt-Schaltstufen verwendet werden können. Die zwei oder mehr Abschaltstufen können synchron aktiviert und deaktiviert, synchron aktiviert und asynchron deaktiviert oder asynchron aktiviert und deaktiviert werden. Beispielsweise können zwei Abschaltstufen zur gleichen Zeit aktiviert werden und basierend auf unterschiedlichen Deaktivierungszeiten nacheinander deaktiviert werden. Darüber hinaus kann jede Abschaltstufe für eine gleiche Dauer oder für unterschiedliche Dauern aktiviert werden.
Der mehrstufige Gate-Treiber 16 weist eine Steuerungsstufe zum Anschalten und eine oder mehr Steuerungsstufen zum Abschalten des Transistors 10 auf. Wie oben erläutert wurde, können verschiedene Abschalt-Schaltstufen verwendet werden, um zu steuern, wie schnell der Transistor 10 abschaltet. Jede Schaltstufe entspricht somit einer unterschiedlichen Schaltgeschwindigkeit, die die Flankensteilheit des Transistors 10 während eines Abschalt-Schaltereignisses (d. h. während einer Abschalt-Transienten) regelt.
Die Rückkopplungsschaltung 18 als Teil einer Steuerungsschaltung ist dafür konfiguriert, eine Charakteristik bzw. Eigenschaft des Leistungstransistors 10 zu messen, um die Zeitableitung des Schaltstroms (d. h. des Laststroms) des Transistors 10 abzuleiten oder einen der Zeitableitung direkt proportionalen Parameter (z. B. ΔV) abzuleiten. Folglich misst die Rückkopplungsschaltung 18 die Rückkopplungsinformationen (d. h. di/dt oder ΔV). Somit ist die Zeitableitung des Schaltstroms di/dt tatsächlich die Zeitableitung des Laststroms di_D/dt. Wie unten beschrieben werden wird, kann die Zeitableitung des Schaltstroms aus einer Messung einer Spannung über eine Streuinduktivität abgeleitet werden, die im Lastpfad enthalten und mit dem Leistungstransistor 10 in Reihe gekoppelt ist. Gemäß dem Ohmschen Gesetz (di_D/dt = ΔV/L) ist die Spannungsdifferenz ΔV über die Streuinduktivität di_D/dt proportional und kann diese Spannungsdifferenz ΔV mit einer oder mehr Schwellen zum Regeln der ersten und zweiten Boost-Phasen verglichen werden. Mit anderen Worten kann ΔV als Darstellung von di_D/dt verwendet werden.
2A ist ein schematisches Diagramm des Gate-Treibersystems 100A, das eine Messschaltung gemäß einer oder mehreren Ausführungsformen enthält. 2B ist ein schematisches Diagramm des Gate-Treibersystems 100B, das eine andere Art von Messschaltung gemäß einer oder mehreren Ausführungsformen enthält. 2C ist ein schematisches Diagramm des Gate-Treibersystems 100C, das eine weitere Art von Messschaltung gemäß einer oder mehreren Ausführungsformen enthält. 2D ist ein Wellenformdiagramm von Steuerungsspannungen, die von den Treibern des mehrstufigen Gate-Treibers 16 während des Abschaltens des Leistungstransistors 10 gemäß einer oder mehreren Ausführungsformen erzeugt werden. Man versteht, dass, während der Leistungstransistor 10 als Low-Side-Transistor dargestellt ist, ein ähnliches Gate-Treibersystem auch für den High-Side-Transistor des komplementären Transistorpaars vorgesehen ist. Somit ist das Gate-Treibersystem für jeden Leistungstransistor dupliziert.
Der mehrstufige Gate-Treiber 16 des vorliegenden Beispiels ist anhand des Beispiels einer zweistufigen Steuerung zum Abschalten veranschaulicht. Die zwei Abschaltstufen sind durch zwei separat steuerbare Vorwiderstände R1 und R3 realisiert. Außerdem ist eine einzige Einschaltstufe durch zwei separat steuerbare Vorwiderstände R1 und R2 realisiert.
Im Allgemeinen misst das Gate-Treibersystem 100 eine Zeitableitung des Schaltstroms di_D/dt oder ΔV während des Abschaltens eines Transistors 10 und vergleicht die Zeitableitung des Schaltstroms di_D/dt oder ΔV mit einer Auslöserschwelle (z. B. Überschwingungsschwelle), um ein Vergleichsergebnis zu bestimmen. Basierend auf dem Vergleichsergebnis passt das Gate-Treibersystem 100 eine Dauer T_B oder einen zeitlichen Anteil einer Stufe für beschleunigtes Abschalten an, während der die Stufe für beschleunigtes Abschalten aktiviert ist, wodurch dessen jeweilige Schaltgeschwindigkeit angepasst wird.
Der mehrstufige Gate-Treiber 16 umfasst einen primären Treiber 16a, der dafür konfiguriert ist, das Anschalten und Abschalten des Leistungstransistors 10 zu steuern. Der mehrstufige Gate-Treiber 16 umfasst ferner einen Ausschalt-Treiber 16b, der dafür konfiguriert ist, die Ausschaltzeit des Transistors 10 zu beschleunigen oder zu verstärken. Somit ergänzt der Ausschalt-Treiber 16b die Abschaltfunktion des primären Treibers 16a, indem er eine schnellere Schaltgeschwindigkeit als der primäre Treiber 16a realisiert.
Das Steuerungssignal 13 zum Ändern des Schaltzustands des Transistors 10 wird von der Auswertungseinheit 14 verarbeitet. Die Auswertungseinheit 14 kann ein schnelles FPGA oder ein anderer Controller eines Gate-Treibers sein, der die Gate-Treiberstufen des mehrstufigen Gate-Treibers 16 steuert. Die Auswertungseinheit 14 erzeugt Treiber-Steuerungssignale 15a und 15b, die einen der jeweiligen Treiber 16a und 16b steuern. Somit kann die Anschalt- und Abschaltfunktionalität für einen durch die Treiber 16a und 16b angesteuerten Transistor 10 gemäß diesen Steuerungssignalen 15a und 15b aktiviert und deaktiviert werden. Jeder der Treiber 16a und 16b ist dafür konfiguriert, eine niedrige (negative) Steuerungsspannung oder hohe (positive) Steuerungsspannung basierend auf ihren jeweiligen Treiber-Steuerungssignalen 15a und 15b zu erzeugen, um den Fluss des Gate-Stroms beim Leistungstransistor 10 zu steuern.
Der primäre Treiber 16a ist mit einem sehr großen Vorwiderstand R1 elektrisch gekoppelt und steuert einen langsamen Schaltvorgang des Transistors 10. Der Strompfad des Widerstands R1 ist bidirektional und wird genutzt, um einen Gate-Strom I_G während sowohl des Anschaltens als auch des Abschaltens des Transistors zu leiten. Somit trägt der Gate-Strom I_G durch den Widerstand R1 während des Anschaltens zum Gate-Strom Io+ bei und trägt während des Abschaltens zu einem Gate-Strom Io- bei.
Der Vorwiderstand R1 sollte vorzugsweise zumindest so groß ausgewählt werden, dass der Schaltprozess den Zielkonflikt an jedem Betriebspunktvektor des geplanten Betriebsbereichs erfüllt. Der Vorwiderstand R1 mit einem hohen Wert muss daher sicherstellen, dass ein Schaltprozess ein Oszillationskriterium/-kriterien für alle Betriebspunktvektoren erfüllt. Das/die Oszillationskriterium/-kriterien kann/können bedeuten, dass die Drain-Source-Spannung V_DS des Transistors 10, der Drain-Strom i_D des Transistors 10 und/oder eine Zeitableitung des Drain-Stroms di_D/dt des Transistors 10 keine Oszillation aufweist, im Wesentlichen keine Oszillation aufweist oder eine Oszillation aufweist, die innerhalb einer Toleranzgrenze liegt, die eine Überspannungs- oder Überschwingungsschwelle für V_Ds des Transistors 10 nicht übersteigt. Beispielsweise kann/können ein Oszillationskriterium/-kriterien zu einer Reduzierung um 90% der Oszillationsamplitude (Spitze zu Spitze bzw. Peak zu Peak) führen.
Der primäre Treiber 16a ist auch mit einem kleineren Vorwiderstand R2 elektrisch gekoppelt, der einen schnelleren Einschaltvorgang des Transistors 10 steuert. Der kleinere Vorwiderstand R2 ist parallel zum Widerstand R1 und auch in Reihe mit einer Richtdiode D1 geschaltet. Die Richtdiode D1 lässt Strom zum Gate des Transistors 10 fließen, sperrt aber Strom in die entgegengesetzte Richtung. Daher ist der Strompfad des Vorwiderstands R2 nicht an der Abschaltsteuerung des Transistors 10 beteiligt. Der Widerstandswert des Vorwiderstands R2 kann hier gemäß der durch den primären Treiber 16a vorgesehenen Schaltgeschwindigkeit ausgewählt werden. Im Allgemeinen ermöglicht der Vorwiderstand R2, dass ein höherer Gate-Strom Io+ zum Gate des Transistors 10 fließt, was ein beschleunigtes Gate-Laden und kürzere Anschaltzeiten zur Folge hat. Insbesondere trägt der Strompfad des Vorwiderstands R2 zu einem Boost-On-Strom I_Gon zum Gate-Strom Io+ während des Anschaltens des Transistors 10 bei. Der Schaltvorgang wird durch den durch den Widerstand R2 vorgesehenen Pfad mit niedrigerem Widerstand beschleunigt.
Der Abschalt-Treiber 16b ist mit einer Richtdiode D2 und einem Vorwiderstand R3 elektrisch gekoppelt und steuert einen schnelleren Abschalt-Schaltvorgang des Transistors 10. Die Richtdiode D2 ermöglicht, einen Boost-Off-Strom I_Goff vom Gate des Transistors 10 abzuleiten, sperrt aber einen Strom in die entgegengesetzte Richtung. Der Widerstandswert des Vorwiderstands R3 kann hier gemäß der durch den Abschalt-Treiber 16b vorgesehenen Schaltgeschwindigkeit ausgewählt werden. Im Allgemeinen ermöglicht der Vorwiderstand R3, dass dem Gate des Transistors 10 ein höherer Gate-Strom Io- entzogen wird, was zu einer beschleunigten Gate-Entladung und kürzeren Abschaltzeiten führt. Der Abschalt-Treiber 16b wird nur aktiviert, wenn der Transistor 10 als der passive Transistor des komplementären Transistorpaars fungiert und der andere (in 2A nicht veranschaulichte) Transistor als der aktive Transistor fungiert.
Wendet man sich 2D zu, wird der Ausschalt-Treiber 16b als ausgeschaltet betrachtet, wenn er eine hohe (H) Steuerungsspannung erzeugt, und als eingeschaltet betrachtet, wenn er eine niedrige (L) Steuerungsspannung erzeugt, die negativ sein kann. Die niedrige Steuerungsspannung am Ausschalt-Treiber 16b hat zur Folge, dass vom Gate des Transistors 10 durch die Diode D2 Strom abgeleitet wird. Ähnlich leitet der primäre Treiber 16a einen Anteil des Abschaltstroms über den Widerstand R1 ab, indem dessen Steuerungsspannung während des Abschaltens des Transistors 10 niedrig (negativ) angesteuert wird. Die niedrigen Steuerungsspannungen werden so eingestellt, dass sie bei einem niedrigeren Potential als die Gate-Spannung liegen, was bewirkt, dass die Abschaltströme vom Gate in Richtung des Treibers fließen, und bewirkt, dass die Gate-Spannung fällt, was zur Folge hat, dass der Transistor 10 abgeschaltet wird.
Um den Zielkonflikt zu optimieren, wird der Ausschalt-Treiber 16b während des Ausschaltprozesses kurz eingeschaltet. Während der Ausschalt-Treiber 16b eingeschaltet ist, erzeugt der Ausschalt-Treiber 16b an seinem Ausgang einen Verstärkungs- bzw. Boost-Impuls BP (d. h. einen Impuls mit einer niedrigen (negativen) Steuerungsspannung), wie in 2D gezeigt ist. Dies führt zu einer Beschleunigung des Ausschaltprozesses, da der Schaltvorgang durch den niedrigeren Widerstandswert beschleunigt wird. Insbesondere schaltet die Auswertungseinheit 14 über Steuerungssignale 15a und 15b für den primären Treiber 16a und für den Abschalt-Treiber 16b auf eine niedrige (negative) Steuerungsspannung. Als Folge davon, dass die beiden Treiber 16a und 16b eine niedrige (negative) Steuerungsspannung erzeugen, leiten sowohl der primäre Treiber 16a als auch der Abschalt-Treiber 16b Gate-Strom vom Transistor 10 ab, um den Transistor 10 abzuschalten. Der primäre Treiber 16a behält diesen niedrigen (negativen) Spannungspegel bei, um Gate-Strom abzuleiten und/oder den Transistor 10 im Aus-Zustand zu halten, bis das Steuerungssignal 13 ein Anschalt-Schaltereignis einleitet.
Durch die Auswertungseinheit 14 wird eine Boost-Dauer T_B bestimmt, indem der passive Transistor während seiner Abschaltung ausgewertet wird. Ist die Boost-Dauer T_B der Schaltbeschleunigung einmal abgelaufen, schaltet die Auswertungseinheit 14 den Abschalt-Treiber 16b über ein Steuerungssignal 15b auf eine hohe (positive) Steuerungsspannung, was den Boost-Impuls BP gemäß der gesteuerten Boost-Dauer T_B beendet. Ist die Steuerungsspannung am Abschalt-Treiber 16b einmal positiv geschaltet, wird die Richtdiode D3 in Sperrrichtung vorgespannt und verhindert sie einen weiteren Stromfluss (eine Ableitung) zum Abschalt-Treiber 16b, sodass er nicht länger am Abschalt-Schaltprozess beteiligt ist. Mit anderen Worten wird der Abschalt-Schaltprozess auf die Geschwindigkeit der Steuerung des primären Treibers 16b abgebremst, sobald der Abschalt-Treiber 16b deaktiviert ist.
Falls die Auswertungseinheit 14 die Boost-Dauer T_B der Beschleunigung gemäß dem Betriebspunktvektor des passiven Transistors 10 korrekt eingestellt hat, kann ein schneller Schaltprozess erreicht werden, der ein Oszillationskriterium des aktiven Transistors erfüllt (d. h. keine Oszillation aufweist, im Wesentlichen keine Oszillation aufweist oder eine Oszillation aufweist, die innerhalb einer Toleranzgrenze liegt, die eine Überspannungs- oder eine Überschwingungsschwelle für V_DS des aktiven Transistors nicht übersteigt). Falls auf der anderen Seite durch die Auswertungseinheit 14 eine Oszillation im Schaltstrom des passiven Transistors detektiert wird, kann die Auswertungseinheit 14 die Beschleunigungsdauer T_B so einstellen, dass das Oszillationskriterium bei einem nachfolgenden Abschalt-Schaltereignis erfüllt ist. Tatsächlich kann durch Überwachen des passiven Transistors während seiner Abschaltung das Oszillationskriterium für sowohl den aktiven Transistor als auch den passiven Transistor erfüllt werden.
Somit wertet nach dem Abschalt-Schaltprozess des passiven Transistors die Auswertungseinheit 14 den zeitlich abgeleiteten Schaltstrom di_D/dt anhand eines Oszillationskriteriums (z. B. anhand eines Oszillationsschwellenwerts) aus. Um den zeitlich abgeleiteten Schaltstrom di_D/dt zu erhalten, empfängt ein als Teil der Rückkopplungsschaltung 18 implementierter Komparator 19 einen Spannungsabfall ΔV (d. h. eine Spannungsdifferenz V_L) und vergleicht den Spannungsabfall ΔV mit einem Oszillationsschwellenwert. Ein Spannungsabfall ΔV über eine Streuinduktivität L, die mit dem passiven Transistor entlang dessen Lastpfad in Reihe gekoppelt ist, kann als Darstellung des zeitlich abgeleiteten Schaltstroms di_D/dt genutzt werden. In Wirklichkeit kann die Streuinduktivität durch die Verdrahtung vom Source-Pad des Transistors 10 zum Source-Pin des Transistors 10 gebildet werden.
Falls der Spannungsabfall ΔV den vorbestimmten Oszillationsschwellenwert während einer Oszillationsüberwachungsperiode überschreitet (z. B. gleich dieser ist oder diese übersteigt), ist der Komparator 19 dafür konfiguriert, ein Signal abzugeben, das angibt, dass die Oszillationsschwelle überschritten wurde, was ferner angibt, dass das Oszillationskriterium nicht erfüllt wurde. Das Übersteigen einer Schwelle könnte beispielsweise bedeuten, dass ein gemessener Wert negativer als eine negative Schwelle oder positiver als eine positive Schwelle wird. Die Richtung, aus der ΔV den Oszillationsschwellenwert passiert, ist basierend auf der Konfiguration der Messschaltung vorbestimmt. Typischerweise weist das erste Unterschwingen oder Überschwingen einer Oszillation von di/dt innerhalb der dv/dt-Phase des passiven Transistors während dessen Abschaltung den größten Betrag auf und ist ein guter Indikator dafür, ob eine Oszillation, die die Oszillationsgrenze übersteigt, vorliegt.
In 2A misst und/oder empfängt der Komparator 19 einen Spannungsabfall ΔV über eine Streuinduktivität L, die mit dem Transistor 10 entlang dessen Lastpfad in Reihe gekoppelt ist. Insbesondere ist die Streuinduktivität L mit einem Lastpfadanschluss des Transistors 10 wie etwa dem Source-Anschluss gekoppelt. Die Streuinduktivität L kann beispielsweise ein Draht (z. B. ein Bond-Draht oder eine Leiterbahn einer Leiterplatte) sein, der als Streuinduktivität wirkt.
Der Komparator 19 empfängt den Spannungsabfall ΔV und einen vorbestimmten Oszillationsschwellenwert Ref1 und erzeugt ein Komparator-Ausgangssignal, das angibt, ob die momentane Spannungsdifferenz oder der momentane Spannungsabfall ΔV über die Streuinduktivität L den vorbestimmten Oszillationsschwellenwert Ref1 während einer Oszillationsüberwachungsperiode überschritten hat oder nicht. Der vorbestimmte Oszillationsschwellenwert Ref1 kann als Referenzspannung von einer Referenzspannungsquelle bereitgestellt werden und kann basierend auf dem bekannten Induktivitätswert der Streuinduktivität L festgelegt werden.
Alternativ dazu kann die Auswertungseinheit 14 den momentanen Spannungsabfall ΔV über die Streuinduktivität L empfangen und die momentane Rate einer Stromänderung di_D/dt (Ampere pro Sekunde) basierend auf dem momentanen Spannungsabfall ΔV und dem bekannten, vorher gespeicherten Wert der Streuinduktivität L berechnen, um sie mit einem vorbestimmten Oszillationsschwellenwert zu vergleichen. Somit umfasst die Rückkopplungsschaltung 18 als Teil der Steuerungs-Schaltungsanordnung, die in 1 dargestellt ist, zumindest die Streuinduktivität L, den Komparator 19 und einen Teil der Auswertungseinheit 14 (d. h. eine Signalverarbeitungsschaltung), die genutzt wird, um das Komparatorergebnis auszuwerten. Die Auswertungseinheit 14 kann auch genutzt werden, um die Zeitableitung des Schaltstroms di_D/dt zu berechnen. Die Rückkopplungsschaltung 18 kann auch mit der Auswertungseinheit 14 integriert werden.
Der Komparator 19 oder die Auswertungseinheit 14 wertet die Zeitableitung des Schaltstroms di_D/dt (oder ΔV) anhand des Oszillationskriteriums aus. Abhängig von der Taktfrequenz der Anwendung ist dies jedoch nicht unbedingt zeitkritisch. Beispielsweise muss bei einer hohen Schaltfrequenz von 40 kHz des Leistungstransistors 10 die Auswertung innerhalb von 25 µs vorgenommen werden, und bei niedrigeren Taktfrequenzen nimmt die verfügbare Zeit dementsprechend zu. Basierend auf der Auswertung regelt die Auswertungseinheit 14 die Dauer T_B der Schaltbeschleunigung für das nächste Abschalt-Schaltereignis (d. h. die Zeitdauer, in der der Abschalt-Treiber 16b aktiviert ist, oder die Zeitdauer, in der der Abschalt-Treiber 16b eine negative Steuerungsspannung an der Kathode der Richtdiode D3 vor einem Zurückschalten auf eine positive Steuerungsspannung an der Kathode erzeugt).
Diese Regelung der Dauer T_B der Schaltbeschleunigung umfasst ein Beibehalten einer aktuellen Einstellung der Dauer, falls der zeitlich abgeleitete Schaltstrom di_D/dt (oder ΔV) das Oszillationskriterium erfüllt, oder ein Einstellen (z. B. Verringern) der Einstellung der Dauer, falls der zeitlich abgeleitete Schaltstrom di_D/dt (oder ΔV) das Oszillationskriterium nicht erfüllt oder übersteigt. Falls beispielsweise der Spannungsabfall ΔV den vorbestimmten Oszillationsschwellenwert Ref1 während einer Oszillationsüberwachungsperiode überschreitet, erfüllt der zeitlich abgeleitete Schaltstrom di_D/dt nicht das Oszillationskriterium. Alternativ dazu kann die Auswertungseinheit 14 die Einstellung der Dauer durch Verlängern der Dauer einstellen, falls die Zeitableitung des Schaltstroms di_D/dt das Oszillationskriterium erfüllt. Falls beispielsweise der Spannungsabfall ΔV den vorbestimmten Oszillationsschwellenwert Ref1 während der Oszillationsüberwachungsperiode nicht überschreitet, erfüllt die Zeitableitung des Schaltstroms di_D/dt das Oszillationskriterium. Auf diese Weise kann, indem die Einstellung der Dauer schrittweise erhöht wird, falls das Oszillationskriterium erfüllt ist, und die Einstellung der Boost-Dauer von BP schrittweise verringert wird, falls das Oszillationskriterium nicht erfüllt ist, basierend auf einer Messung des Betriebspunktvektors, die in Echtzeit vorgenommen wird, eine obere Grenze für die Einstellung der Boost-Dauer gefunden werden.
Die Oszillationsüberwachungsperiode kann dadurch, dass eine oder mehrere Bedingungen erfüllt werden, definiert werden, die später mit Verweis auf 4A - 4E weiter beschrieben werden. In einigen Fällen kann ein zweiter Komparator 20 genutzt werden, um die Oszillationsüberwachungsperiode auszulösen, indem der Spannungsabfall ΔV mit einem von einer anderen Spannungsquelle bereitgestellten Überwachungsschwellenwert Ref2 verglichen wird. Der Komparator 20 kann dafür konfiguriert sein, die Oszillationsüberwachungsperiode auszulösen, wenn zusätzlich zur Erfüllung einer oder mehrerer Bedingungen ein Überschreiten des Spannungsabfalls ΔV gegenüber dem Überwachungsschwellenwert Ref2 detektiert wird.
In 2B enthält die Rückkopplungsschaltung 18 eine Schaltung aus einem Kondensator C und einem Vorwiderstand R, die mit dem Transistor 10 parallel gekoppelt ist. Der als Teil der Rückkopplungsschaltung 18 implementierte Komparator 19 misst hier einen Spannungsabfall ΔV über den Widerstand R. Der Spannungsabfall ΔV repräsentiert eine Zeitableitung einer Spannung über den Transistor 10 während des ersten Abschalt-Schaltereignisses und wird von der Rückkopplungsschaltung 18 und der Auswertungseinheit 14 in einer hierin beschriebenen ähnlichen Weise genutzt. Die Zeitableitung der Spannung über den passiven Transistor kann anstelle der Zeitableitung des Schaltstroms des passiven Transistors zum Auswerten von Oszillationen verwendet werden.
In 2C enthält die Rückkopplungsschaltung 18 einen Spannungsteiler, der Widerstände R1 und R2 aufweist. Der Spannungsteiler ist mit dem Transistor 10 parallel gekoppelt. Der als Teil der Rückkopplungsschaltung 18 implementierte Komparator 19 misst hier einen Spannungsabfall ΔV über den Widerstand R2. Der Spannungsabfall ΔV repräsentiert eine Zeitableitung einer Spannung über den Transistor 10 während des ersten Abschalt-Schaltereignisses und wird von der Rückkopplungsschaltung 18 und der Auswertungseinheit 14 in einer hierin beschriebenen ähnlichen Weise genutzt. Die Zeitableitung der Spannung über den passiven Transistor kann anstelle der Zeitableitung des Schaltstroms des passiven Transistors zum Auswerten von Oszillationen verwendet werden.
3A ist ein schematisches Diagramm eines Last-Ansteuersystems 300, das Gate-Treibersysteme enthält, die genutzt werden, um ein komplementäres Paar von Leistungstransistoren gemäß einer oder mehreren Ausführungsformen anzusteuern. Insbesondere steuert das Last-Ansteuersystem 300 eine induktive Last L_load an, indem es einen Laststrom I_load zuführt bzw. bereitstellt und ableitet. Das Last-Ansteuersystem 300 enthält einen High-Side-Transistor 10HS und einen Low-Side-Transistor 10LS, die in einer Halbbrücke verbunden sind und die durch ihre jeweiligen zweistufigen High-Side- und Low-Side-Controllern 100HS und 100LS angesteuert werden. Die zweistufigen High-Side- und Low-Side-Controller 100HS und 100LS enthalten beide eine Schaltungsanordnung des in Verbindung mit 1 beschriebenen Gate-Treibersystems 100. Insbesondere enthalten beide zweistufige Controller 100HS und 100LS einen Controller 12, ein FPGA 14 und einen mehrstufigen Gate-Treiber 16. In einigen Fällen können die Controller 12 der zweistufigen Controller 100HS und 100LS kombiniert werden.
Die beiden zweistufigen Controller 100HS und 100LS werten die Oszillation ihres jeweiligen Transistors aus, wenn der Transistor als der passive Transistor im komplementären Transistorpaar fungiert. So wertet der zweistufige Controller 100HS den zeitlich abgeleiteten Schaltstrom di_D/dt (z. B. ΔV) des Transistors 10HS anhand des Oszillationskriteriums aus, wenn er als der passive Transistor abgeschaltet wird, und stellt basierend auf der Auswertung dessen Boost-Dauer T_B für das nächste Abschalt-Schaltereignis des Transistors 10HS ein. Ähnlich wertet der zweistufige Controller 100LS den zeitlich abgeleiteten Schaltstrom di_D/dt (z. B. ΔV) des Transistors 10LS anhand des Oszillationskriteriums aus, wenn er als der passive Transistor abgeschaltet wird, und stellt basierend auf der Auswertung dessen Boost-Dauer T_B für das nächste Abschalt-Schaltereignis des Transistors 10LS ein. Somit werden zwei verschiedene Boost-Dauern T_B durch die jeweiligen zweistufigen Controller 100HS und 100LS überwacht und geregelt. Indem man so verfährt, kann die Oszillation des Schaltstroms (d. h. des Drain-Stroms) des aktiven Transistors während seines Anschaltens auf eine gewünschte Grenze geregelt oder ganz verhindert werden, wodurch Schaltverluste im aktiven Transistor verhindert werden.
Die Leistungstransistoren 10HS und 10LS sind in einer Halbbrückenkonfiguration verbunden und mit einer DC-Stromversorgung C_DC gekoppelt. Außerdem weist jeder Transistor 10HS und 10LS eine über dessen Lastanschlüsse (z. B. Drain- und Source-Anschlüsse) gekoppelte Freilaufdiode D3 oder D4 auf. Jeder Transistor 10HS und 10LS weist eine in Reihe geschaltete Streuinduktivität L_HS oder L_LS auf, wie in 2A ähnlich dargestellt ist, um di_D/dt (z. B. ΔV) zu messen, der durch dessen Komparator 19 oder dessen Auswertungseinheit 14 während eines Abschalt-Schaltereignisses ausgewertet werden soll. Insbesondere sind Rückkopplungsschaltungen 18HS und 18LS dafür konfiguriert, den momentanen Spannungsabfall ΔV1 oder ΔV2 über ihre jeweiligen Streuinduktivitäten L_HS und L_LS für einen Vergleich mit einem vorbestimmten Oszillationsschwellenwert Ref1 zu messen.
3B ist ein Wellenformdiagramm von Steuerungsspannungen, die von den zweistufigen Controllern 100HS und 100L des Last-Ansteuersystems 300 während des Anschaltens des aktiven Transistors und während des Abschaltens des passiven Transistors erzeugt werden. Ein hoher Signalpegel H entspricht hier einer von einem Gate-Treiber erzeugten positiven Steuerungsspannung, und ein niedriger Signalpegel L entspricht einer von einem Gate-Treiber erzeugten negativen Steuerungsspannung. Auf das vom primären Treiber 16a erzeugte Steuerungssignal kann als Steuerungsspannung Vctr verwiesen werden, und auf das vom Abschalt-Treiber 16b erzeugte Steuerungssignal kann als Steuerungsspannung V_B,off verwiesen werden.
Zur Zeit t₁ wird der passive Transistor ausgeschaltet, indem sowohl der primäre Treiber 16a als auch der Abschalt-Treiber 16b des passiven Transistors niedrig angesteuert werden, so dass sie eine negative Steuerungsspannung erzeugen. Der Abschalt-Treiber 16b des passiven Transistors erzeugt dessen negative Steuerungsspannung als Boost-Impuls BP für eine Boost-Dauer T_B vor einem Zurückschalten auf eine positive Steuerungsspannung.
Nach einer festgelegten Totzeit t_D,on nach der Abschaltzeit t₁ wird der aktive Schalter zu einer Zeit t₂ angeschaltet. Dementsprechend wird die Ausgangsspannung des primären Treibers 16a des aktiven Schalters auf die positive Steuerungsspannung hochgeschaltet. Ein Stromfluss über den Vorwiderstand R2, der viel kleiner als R1 ist, ist in Bezug auf die Richtdiode D1 möglich, wenn die Ausgangsspannung des primären Treibers 16a für den aktiven Transistor die positive Steuerungsspannung ist. Somit wird das Laden der Gate-Kapazität beschleunigt. Diese zweistufige Ansteuerung realisiert die Abschaltoperation des passiven Transistors mit zwei verschiedenen Raten zur Entladung der Gate-Kapazität und die Anschaltoperation des aktiven Schalters mit einer einzigen schnellen Rate zur Ladung der Gate-Kapazität.
4A zeigt normierte Strom-, Spannungs- und Steuerungswellenformen für die aktiven und passiven Transistoren während des Abschaltens des passiven Transistors und während des Anschaltens des aktiven Transistors. Insbesondere sind der Drain-Strom i_D und die Drain-Source-Spannung V_DS für sowohl aktive als auch passive Transistoren sowie die Steuerungssignale Vctr und V_B,off, die Gate-Source-Spannung V_GS des passiven Transistors und eine Darstellung des zeitlich abgeleiteten Schaltstroms di_D/dt (z. B. ΔV) des passiven Transistors dargestellt, der anhand eines Oszillationskriteriums ausgewertet wird, das ein Vergleichen von ΔV mit dem Oszillationsschwellenwert Ref1 einschließt.
In 4A wird ein Boost-Impuls BP mit einer längeren Boost-Dauer T_B genutzt, was Oszillationen in dem Drain-Strom der aktiven und passiven Transistoren, der Drain-Source-Spannung V_DS des passiven Transistors und der Gate-Source-Spannung V_GS des passiven Transistors zur Folge hat. Dies führt zu einem schnellen Schaltvorgang zum Abschalten des passiven Leistungstransistors ohne Regelung einer Schaltbeschleunigungsdauer T_B basierend auf einem gemessenen Betriebspunktvektor. Hier wird ein rein ohmscher Schaltprozess mit einem niedrigen Schaltverlust genutzt. Somit ist der Schaltprozess schnell und nutzt die elektrischen Fähigkeiten des passiven Leistungstransistors optimal, führt aber zu großen Oszillationen.
4B ist auf ein Abschalt-Schaltereignis eines passiven Transistors und ein Anschalt-Schaltereignis eines aktiven Transistors gerichtet und veranschaulicht normierte Strom-, Spannungs- und Steuerungswellenformen für die aktiven und passiven Transistoren für diese Ereignisse, während ein schneller Schaltvorgang und eine geregelte Beschleunigungsdauer T_B gemäß einer oder mehreren Ausführungsformen genutzt werden. In 4B wird ein Boost-Impuls BP mit einer geregelten Boost-Dauer T_B genutzt, was zu geringen oder keinen Oszillationen in dem Drain-Strom der aktiven und passiven Transistoren, in der Drain-Source-Spannung V_DS des passiven Transistors und in der Gate-Source-Spannung V_GS des passiven Transistors führt. Die in 4B dargestellte geregelte Boost-Dauer T_B ist kürzer als die in 4A dargestellte ungeregelte Boost-Dauer T_B.
In 4B ist besonders zu erwähnen, dass ΔV den Oszillationsschwellenwert Ref1 während einer Oszillationsüberwachungsperiode nicht überschreitet und somit angibt, dass das Oszillationskriterium erfüllt wurde. Wenn keine Verletzung des Oszillationskriteriums detektiert wird, beendet die Auswertungseinheit 14 die Oszillationsüberwachungsperiode, wenn der Abschalt-Übergang des passiven Transistors vorüber ist, was stattfindet, wenn dessen Drain-Source-Spannung V_DS ein stabiles Maximum erreicht (off).
Wenn Halbbrücken geschaltet werden, können die Drain-Source-Spannung V_DS und der Drain-Strom i_D des passiven Transistors auch eine Oszillation durchmachen, wenn der aktive Transistor angeschaltet wird. Die Größe der Oszillation der Drain-Source-Spannung V_DS oder des Drain-Stroms i_D des passiven Transistors kann mit der Größe der Oszillation des Drain-Stroms i_D beim aktiven Transistor korreliert (z. B. proportional) sein und umgekehrt. Beispielsweise gibt eine große Oszillation in der Drain-Source-Spannung V_DS oder dem Drain-Strom i_D des passiven Transistors eine große Oszillation in dem Drain-Strom i_D des aktiven Transistors an, während kleinere oder keine Oszillationen in der Drain-Source-Spannung V_DS oder dem Drain-Strom i_D des passiven Transistors kleinere oder keine Oszillationen im Drain-Strom i_D des aktiven Transistors angeben.
Außerdem kann die Drain-Source-Spannung V_DS oder der Drain-Strom i_D des passiven Transistors überwacht und ausgewertet werden, um zu bestimmen, ob eine Oszillation beim aktiven Transistor vorliegt, die das Oszillationskriterium verletzt. Beispielsweise kann die Drain-Source-Spannung V_DS des passiven Transistors, der Drain-Strom i_D des passiven Transistors oder die Zeitableitung von V_Ds oder i_D des passiven Transistors anhand einer jeweiligen Schwellengrenze oder eines jeweiligen Toleranzfensters als die Oszillationskriterien für den aktiven Transistor ausgewertet werden. Falls detektiert wird, dass die Drain-Source-Spannung V_DS des passiven Transistors, der Drain-Strom i_D des passiven Transistors oder die Zeitableitung der V_DS oder des i_D des passiven Transistors dessen jeweilige Schwellengrenze oder jeweiliges Toleranzfenster überschreitet, kann die Auswertungseinheit 14 detektieren, dass beim aktiven Transistor während dessen Anschalt-Schaltereignisses eine inakzeptable Oszillation aufgetreten ist. Mit anderen Worten kann eine große Oszillation beim passiven Transistor während des Anschaltens des aktiven Transistors detektiert werden. Aus dieser Oszillationsdetektion beim passiven Transistor während dessen Abschaltung kann geschlossen werden, dass beim aktiven Transistor während des Anschaltens des aktiven Transistors eine große Oszillation in i_D aufgetreten ist.
Ein Vergleich zwischen der ungeregelten und geregelten Beschleunigungsdauer T_B, die in 4A und 4B dargestellt sind, wird wie folgt mit den beiden Schaltoperationen der aktiven und passiven Transistoren von der Ausschaltzeit t₁ des passiven Transistors aus beginnend beschrieben. Zur Zeit t₁ ist der passive Transistor abgeschaltet. Da zu dieser Zeit der Laststrom durch die Last und die Freilaufdiode des passiven Transistors fließt, werden Wellenformen der Spannung V_DS und des Stroms i_D der beiden Transistoren nicht beeinflusst. Auf diese Abschaltoperation des passiven Transistors wird daher als „passives Abschalten“ verwiesen. Der Entladungsprozess der Gate-Kapazität des passiven Transistors (d. h. der Gate-Source-Spannung V_GS) verläuft gemäß einer RC-Schaltung exponentiell. Die Gate-Spannung zeigt kein Miller-Plateau.
Nach einer vordefinierten Totzeit t_D,on nach der Abschaltzeit t₁ des passiven Transistors wird zu einer Zeit t₂ der aktive Transistor angeschaltet. Wenn die Gate-Kapazität des aktiven Transistors bis zu dessen Schwellenspannung zu einer Zeit t₃ aufgeladen wird, beginnt der aktive Transistor zu leiten und beginnt die di/dt-Phase des Anschaltprozesses für den aktiven Transistor, während dessen der Schaltstrom vom passiven Schalter zum aktiven Schalter kommutiert. Mit anderen Worten beginnt der Drain-Strom i_D des aktiven Schalters zur Zeit t₃ zuzunehmen und beginnt der Drain-Strom i_D des passiven Schalters zur Zeit t₃ abzunehmen. Die Drain-Source-Spannung V_Ds des aktiven Transistors beginnt ebenfalls zur Zeit t₃ abzunehmen. Der zeitlich abgeleitete Schaltstrom di_D/dt des passiven Transistors beginnt zur Zeit t₃ ebenfalls abzunehmen, wobei er negativ wird. Während der Stromkommutierung zwischen den Zeitpunkten t₃ und t₄ bleibt der passive Transistor stromlos. Die Stromkommutierung ist abgeschlossen, wenn der Drain-Strom i_D des passiven Schalters Null kreuzt, was zu einer Zeit t4 stattfindet und den Beginn der dv/dt-Phase des Einschaltprozesses markiert. Zu dieser Zeit übernimmt der passive Transistor die Spannung des aktiven Transistors und beginnt die Drain-Source-Spannung V_DS des passiven Transistors zu steigen. Die positive dV_DS/dt des passiven Transistors in dieser Phase hat einen Verschiebungsstrom über die Miller-Kapazität (C_GD) zur Folge, der die Gate-Kapazität (C_GS) lädt. Wenn dieser Verschiebungsstrom bewirkt, dass die Gate-Spannung des passiven Transistors dessen Schwellenspannung wieder überschreitet bzw. kreuzt, ist gemäß der Übertragungscharakteristik des passiven Transistors ein kleiner Stromfluss des Kanals möglich. Dies hat einen kurzzeitigen Querstrom über beide Transistoren zur Folge. Auf diesen Effekt wird gewöhnlich als Phasenkurzschluss verwiesen. Der niedrige Strom und die geringe Dauer dieses Kurzschlusses sollten jedoch strikt beachtet werden. Das Phänomen ist das sogenannte parasitäre Anschalten (PTO), das unerwünscht ist.
Die in 4A gezeigte Schaltoperation zeigt eine hohe Oszillation, aber kein PTO. Die Boost-Dauer T_B dieser Schaltoperation ist länger als jene der Schaltoperation in 4B. Die beschleunigte Entladung der Gate-Kapazität in 4A dauert aufgrund der längeren Boost-Dauer T_B länger, und die Gate-Spannung des passiven Transistors zur Zeit t₄ ist niedriger. Somit ist die erforderliche Miller-Ladung, die zum Auftreten des PTO führt, höher. Die Gate-Spannung zur Zeit t₄ kann durch die Boost-Dauer t_B eingestellt werden. Wenn die Boost-Dauer T_B kürzer wird, wie in 4B, ist die Dauer der beschleunigten Entladung der Gate-Kapazität kürzer und ist die Gate-Spannung des passiven Transistors zur Zeit t₄ höher. Die Miller-Ladung, die erforderlich ist, damit PTO auftritt, wird reduziert, wie durch die mit durchgezogenen Kurven dargestellte Schaltoperation dargestellt ist. Man kann sehen, dass während der Schaltoperation mit PTO die Überspannungs- und die Spannungsoszillation des passiven Transistors nahezu verschwinden.
Da der zeitlich abgeleitete Schaltstrom di_D/dt (z. B. ΔV) des passiven Transistors proportional zur Oszillation ist, kann dieses Signal genutzt werden, um die Oszillation in den hierin beschriebenen Ausführungsformen auszuwerten und die Boost-Dauer T_B zu regeln, um die Oszillation zu reduzieren oder zu eliminieren. Gemäß di_D/dt = ΔV/L ist der zeitlich abgeleitete Schaltstrom di_D/dt des passiven Schalters proportional zum Induktor-Spannungsabfall ΔV (d. h. ΔV1 oder ΔV2, je nachdem, welcher Transistor der als passiver Transistor fungierende ist) über die entsprechende Streuinduktivität L_HS oder L_LS des passiven Transistors, der in der oben beschriebenen Art und Weise gemessen werden kann.
Während in 4A und 4B der gemessene Spannungsabfall ΔV gezeigt ist, ist es auch denkbar, dass der gemessene Spannungsabfall ΔV in einen zeitlich abgeleiteten Schaltstrom di_D/dt umgewandelt werden kann und dass der zeitlich abgeleitete Schaltstrom di_D/dt mit einer entsprechenden negativen Schwelle zum Detektieren von Oszillationen verglichen werden kann.
4C - 4E veranschaulichen verschiedene Verfahren zum Auslösen der Oszillationsüberwachungsperiode, während der der zeitlich abgeleitete Schaltstrom di_D/dt des passiven Transistors (z. B. ΔV) auf ein Überschreiten des Oszillationsschwellenwertes Ref1 hin ausgewertet wird. Die Oszillationsüberwachungsperiode soll so festgelegt werden, dass kleine Störungen (engl.: glitches) oder falsche Detektionen einer Schwellenüberschreitung unterdrückt werden. Beispielsweise können Oszillationen in ΔV, die den Oszillationsschwellenwert Ref1 während Übergangsflanken des Boost-Impulses BP überschreiten können, ignoriert werden, indem sichergestellt wird, dass die Oszillationsüberwachungsperiode beginnt, nachdem der Boost-Impuls BP geendet hat. Kleine Störungen in ΔV, die zwischen dem Boost-Impuls BP und der Zeit, zu der die Drain-Source-Spannung V_DS des passiven Transistors zur Zeit t₄ zu übernehmen beginnt, können ebenfalls ignoriert werden, entweder durch die Einstellung des Oszillationsschwellenwertes Ref1 oder durch Regeln der Auslösezeit der Oszillationsüberwachungsperiode. Die Auslösezeit (d. h. Startzeit) der Oszillationsüberwachungsperiode ist mit t_m bezeichnet.
In 4C beginnt die Oszillationsüberwachungsperiode nach der zweiten Transienten des Boost-Impulses BP. Anders ausgedrückt beginnt die Oszillationsüberwachungsperiode, nachdem das Boost-Intervall des Boost-Impulses BP abgelaufen ist. Da die Auswertungseinheit 14 die Dauer des Boost-Intervalls konfiguriert, ist der Auswertungseinheit 14 die Ablaufzeit des Boost-Intervalls bekannt. Somit kann die Auswertungseinheit 14 eine Auswertung von ΔV zu einer Zeit t_m beginnen, kann den Komparator 19 zur Zeit t_m freigeben bzw. aktivieren, um die Auswertung von ΔV anhand des Oszillationsschwellenwerts Ref1 zu ermöglichen, oder kann die Auswertung der Ausgabe des Komparators 19 zur Zeit t_m aktivieren. Wenn ΔV aufgrund einer Oszillation beim passiven Transistor zunimmt und einen positiven Oszillationsschwellenwert Ref1 überschreitet, wird eine Oszillation detektiert und endet die Oszillationsüberwachungsperiode.
In 4D beginnt die Oszillationsüberwachungsperiode wieder nach der zweiten Transienten des Boost-Impulses BP. In diesem Fall legt die Auswertungseinheit 14 jedoch den Beginn zur Zeit t_m auf ein festes Zeitintervall, nachdem das Boost-Intervall des Boost-Impulses BP abgelaufen ist, fest. Mit anderen Worten leitet die Auswertungseinheit 14 die Oszillationsüberwachungsperiode nach Ablauf eines vorbestimmten Zeitintervalls ein, das dem Boost-Intervall folgt, wobei das vorbestimmte Zeitintervall bei Ablauf des Boost-Intervalls beginnt. Somit kann die Auswertungseinheit 14 beginnend zur Zeit t_m ein Auswerten von ΔV beginnen, den Komparator 19 zur Zeit t_m aktivieren, um die Auswertung von ΔV anhand des Oszillationsschwellenwerts Ref1 zu ermöglichen, oder die Auswertung der Ausgabe des Komparators 19 zur Zeit t_m aktivieren. Wenn ΔV aufgrund einer Oszillation beim passiven Transistor zunimmt und einen positiven Oszillationsschwellenwert Ref1 überschreitet, wird eine Oszillation detektiert und endet die Oszillationsüberwachungsperiode.
In 4E beginnt die Oszillationsüberwachungsperiode wieder nach der zweiten Transienten des Boost-Impulses BP. Jedoch löst in diesem Fall die Auswertungseinheit 14 den Beginn zur Zeit t_m zu einem Zeitpunkt aus, zu dem ΔV den Überwachungsschwellenwert Ref2 kreuzt bzw. überschreitet (z. B. gleich diesem oder negativer als dieser wird). Insbesondere führt der zur Zeit t3 beginnende Abfall des Drain-Stroms beim passiven Transistor aufgrund des Abschaltens zu einem negativen ΔV. Wenn ΔV zu einer Zeit t_m unter einen von Null verschiedenen, negativen Überwachungsschwellenwert Ref2 fällt, löst die Auswertungseinheit 14 die Oszillationsüberwachungsperiode aus. Die Auswertung von ΔV anhand des Überwachungsschwellenwerts Ref2 ist nur aktiv, falls die in 4C oder 4D für die Zeit t_m festgelegte Bedingung erfüllt ist, so dass kleine Störungen in ΔV unterdrückt werden können. Somit löst die Auswertungseinheit 14 die Oszillationsüberwachungsperiode nach Ablauf des Boost-Intervalls, und wenn ΔV den Überwachungsschwellenwert Ref2 überschreitet, aus. Wenn ΔV aufgrund einer Oszillation beim passiven Transistor zunimmt und einen positiven Oszillationsschwellenwert Ref1 überschreitet, wird eine Oszillation detektiert und endet die Oszillationsüberwachungsperiode.
In allen Fällen ist die Auswertungseinheit 14 dafür konfiguriert, das Spannungsabfallsignal ΔV nach Ablauf des Boost-Intervalls des Boost-Impulses BP zu vergleichen, um zu bestimmen, ob eine (unbefriedigende) Oszillation während der Oszillationsüberwachungsperiode aufgetreten ist. Falls während der Oszillationsüberwachungsperiode keine unbefriedigende Oszillation detektiert wird, bestimmt die Auswertungseinheit 14, dass das Spannungsabfallsignal ΔV oder der zeitlich abgeleitete Schaltstrom di_D/dt des passiven Transistors das Oszillationskriterium in einem zufriedenstellenden Maße erfüllt.
Ein Anschalten des aktiven Transistors wird als frei von Oszillationen betrachtet, falls ΔV des passiven Transistors den Oszillationsschwellenwert Ref1 zu keinem Zeitpunkt während der Oszillationsüberwachungsperiode überschreitet. Die maximale Boost-Zeit T_B, bei der der Schaltprozess noch oszillationsfrei ist, wird als die optimale Boost-Zeit definiert und kann so definiert werden, dass sie zum Beispiel eintritt, wenn der Peak des ersten Oszillationsüberschwingens oder -unterschwingens des Spannungsabfallsignals ΔV innerhalb einer vordefinierten Spanne des Oszillationsschwellenwerts Ref1 liegt, aber den Oszillationsschwellenwert Ref1 nicht überschreitet. Falls das „Überschreiten“ der Schwelle als das Übertreffen bzw. Übersteigen der Schwelle interpretiert wird, tritt dann die optimale Boost-Zeit ein, wenn der Peak des ersten Oszillationsüberschwingens oder -unterschwingens des Spannungsabfallsignals ΔV exakt gleich dem Oszillationsschwellenwert Ref1 ist. Da das Spannungsabfallsignal ΔV von der Schaltoperation mit PTO den Oszillationsschwellenwert Ref1 exakt erreicht, ist diese Boost-Zeit die optimale Boost-Zeit für diesen Betriebspunkt.
In 4B kann man ersehen, dass die Boost-Zeit T_B optimal eingestellt werden muss, um den PTO-Effekt auszunutzen und einen erhöhten Leistungsverlust aufgrund des übermäßigen PTO zu verhindern. Boost-Zeiten, die zu lang sind, führen zu einer starken Oszillation, und Boost-Zeiten, die zu kurz sind, führen zu einem erhöhten Phasenkurzschluss. Der Einfluss von PTO auf eine Schaltoperation hängt stark vom Betriebspunkt ab. Dies bedeutet, dass sich mit Änderung der Betriebspunkte die optimale Boost-Zeit ändert. Daher ist eine vom Betriebspunkt abhängige Steuerung notwendig. Der optimalen Boost-Zeit zum Reduzieren oder Vermeiden einer Oszillation während einer Spannungsaufnahme, wenn der passive Schalter passiv ausgeschaltet wird, und zur gleichen Zeit nur einer geringen Zunahme der Verlustenergie kann man sich in einer vom Betriebspunkt abhängigen Weise unter Verwendung des Prinzips einer Nachfolgesteuerung, die hierin beschrieben wird, annähern.
Wie oben erwähnt wurde, wird das Spannungsabfallsignal ΔV oder der zeitlich abgeleitete Schaltstrom di_D/dt durch die Boost-Steuerungsschaltung anhand einer Schwellengrenze ausgewertet, um die durch den Abschalt-Treiber 16b implementierte Beschleunigungsdauer T_B zu regeln. Das Spannungsabfallsignal ΔV wird anhand eines Oszillationsschwellenwerts Ref1 ausgewertet, der eine Grenze darstellt, die, falls sie vom Spannungsabfallsignal ΔV während der Oszillationsüberwachungsperiode überschritten wird, das Auftreten einer inakzeptablen Oszillation zur Folge hat. Somit legt der Schwellenwert das Oszillationskriterium für die Auswertung fest.
Daher kann man vermuten, dass 4B einen Vorteil einer Einstellung der Dauer T_B der Schaltbeschleunigung in Abhängigkeit vom Betriebspunktvektor veranschaulicht. Eine nichtoptimale Boost-Dauer T_B hat entweder eine erhöhte Oszillation oder eine signifikant langsamere Schaltgeschwindigkeit zur Folge.
Die Rückkopplungsschaltung 18 ist dafür konfiguriert, das Spannungsabfallsignal ΔV, wie oben beschrieben wurde, während eines aktuellen Abschalt-Schaltereignisses des passiven Transistors auszuwerten, so dass der nächste Boost-Impuls für das nächste Abschalt-Schaltereignis desselben Transistors bei Bedarf eingestellt werden kann, um den Boost-Impuls gemäß dem Betriebspunkt zu optimieren. Die Auswertungseinheit 14 nutzt die Ergebnisse der Auswertung, um die Boost-Zeit T_B für den nächsten Boost-Impuls entsprechend dem nächsten Abschalt-Schaltereignis des passiven Transistors zu regeln. Indem so verfahren wird, zielt die Auswertungseinheit 14 darauf ab, die Oszillation der Drain-Source-Spannung V_DS, des Drain-Stroms i_D und der Gate-Source-Spannung V_GS des passiven Transistors zu reduzieren sowie die Oszillation des Drain-Stroms i_D des aktiven Transistors zu reduzieren.
5 ist ein Flussdiagramm für ein Verfahren 500 zum Regeln einer Abschalt-Boost-Zeit T_B gemäß einer oder mehreren Ausführungsformen. Eine Erhöhung bzw. Verlängerung der Boost-Zeit T_B erhöht auch die Oszillationstendenz. Umgekehrt verringert eine Verringerung der Boost-Zeit T_B die Oszillationstendenz.
Es wird besonders erwähnt, dass, falls eine Oszillation oder ein Effekt abklingender gedämpfter Schwingungen bzw. parasitärer Schwingungen (engl.: ringing-effect) in der Darin-Source-Spannung V_DS und dem Drain-Strom i_D vorliegt, typischerweise die Oszillation beginnt, nachdem die Boost-Phase vorüber ist und nachdem der Drain-Strom i_D des passiven Schalters Null wird. Somit kann die Auswertungseinheit 14 die Zeit t_m gemäß 4C - 4E einstellen, um die Überwachungsphase zum Detektieren und/oder Messen einer etwaigen Oszillation, die vorhanden sein kann, auszulösen. Bei Detektion einer Oszillation, die das Oszillationskriterium nicht erfüllt, können weitere Maßnahmen durch die Auswertungseinheit 14 ergriffen werden.
In der Operation bzw. im Vorgang 505 löst die Auswertungseinheit 14 die Oszillationsüberwachungsperiode zu einer Zeit t_m aus. Die Rückkopplungsschaltung 18 misst und wertet das Spannungsabfallsignal ΔV oder den zeitlich abgeleiteten Schaltstrom di_D/dt anhand einer Schwellengrenze Ref1 aus (Vorgang 510) .
In diesem Beispiel misst und wertet der Komparator 19 das Spannungsabfallsignal ΔV anhand des Oszillationsschwellenwerts Ref1 aus (Vorgang 510). Insbesondere empfängt beim Vorgang 510 der Komparator 19 das Spannungsabfallsignal ΔV und vergleicht es mit einem Oszillationsschwellenwert Ref1. Die Auswertung kann über die Oszillationsüberwachungsperiode durchgeführt werden, so dass, falls zu einer beliebigen Zeit während der vorbestimmten Überwachungsperiode das Spannungsabfallsignal ΔV den Oszillationsschwellenwert Ref1 überschreitet, eine Oszillation detektiert wird. Die Überwachungsperiode beginnt zur Zeit t_m, wie oben beschrieben wurde, und dauert lang genug an, um eine Oszillation zu detektieren, sollte sie vorliegen. Am Ende der Überwachungsperiode kann, falls keine Oszillation detektiert worden ist, die Auswertungseinheit 14 zu einer Entscheidung „keine Oszillation“ gelangen. Somit stellt die vorbestimmte Überwachungsperiode eine akzeptable Spanne für die Auswertungseinheit 14 bereit, um zu bestimmen, ob eine Oszillation aufgetreten ist oder nicht.
Während der Überwachungsperiode vergleicht die Rückkopplungsschaltung 18 (z. B. der Komparator 19) das Spannungsabfallsignal ΔV mit dem Oszillationsschwellenwert Ref1. Falls das Spannungsabfallsignal ΔV den Oszillationsschwellenwert Ref1 überschreitet (J), wird die Boost-Zeit T_B der Schaltbeschleunigung für den nächsten passiven Abschalt-Schaltvorgang für diesen Transistor um eine erste Anpassungszeit ΔT1 mit einem ersten vorbestimmten Betrag reduziert (Vorgang 515). Beispielsweise wird die Boost-Zeit T_B in diesem Beispiel um 5 ns verringert. Falls auf der anderen Seite das Spannungsabfallsignal ΔV den Oszillationsschwellenwert Ref1 nicht überschreitet (N), wird die Boost-Zeit T_B der Schaltbeschleunigung für den nächsten passiven Abschalt-Schaltvorgang für diesen Transistor um eine zweite Anpassungszeit ΔT2 mit einem zweiten vorbestimmten Betrag erhöht (Vorgang 520). Beispielweise wird die Boost-Zeit T_B in diesem Beispiel um 5 ns erhöht. Man erkennt, dass der erste vorbestimmte Betrag ΔT1 und der zweite vorbestimmte Betrag ΔT2 gleiche oder unterschiedliche Beträge sein können. Außerdem ist eine höhere bzw. längere Anpassungszeit wie auch eine reduzierte denkbar.
Nach dem Vorgang 515 oder 520 wartet die Rückkopplungsschaltung 18 auf das nächste passive Abschalt-Schaltereignis, und das Verfahren wiederholt sich. Somit wertet die Rückkopplungsschaltung 18 einen Transistorparameter (z. B. das Spannungsabfallsignal ΔV oder den zeitlich abgeleiteten Schaltstrom di_D/dt des passiven Transistors) aus, der eine Oszillation für den passiven und/oder aktiven Transistor während eines aktuellen passiven Abschalt-Schaltereignisses angibt, um die für das nächste passive Abschalt-Schaltereignis implementierte Boost-Zeit T_B zu regeln.
Der Transistorparameter wird während des nächsten passiven Abschalt-Schaltereignisses wieder ausgewertet, um die für das nächste nachfolgende passive Abschalt-Schaltereignis implementierte Boost-Zeit T_B zu regeln, und so weiter. Somit kann die Boost-Zeit T_B für jedes nachfolgende passive Abschalt-Schaltereignis basierend auf der im passiven Abschalt-Schaltereignis unmittelbar davor durchgeführten Auswertung eingestellt werden, so dass die Boost-Zeit T_B entsprechend dem Echtzeit-Betriebspunktvektor dynamisch geregelt werden kann.
Da die Einstellung immer auf dem Schaltprozess basiert, der vorher stattfand, ist die eingestellte Dauer der Schaltbeschleunigung nicht notwendigerweise der ideale Wert. Die eingestellte Dauer schwankt vielmehr innerhalb eines Toleranzbandes um den Sollwert der Boost-Zeit T_B. Dieser Sollwert sollte vorher so festgelegt werden, dass die Kriterien der konkurrierenden Zielwerte innerhalb des resultierenden Toleranzbandes erfüllt werden.
Eine Eigenschaft des Verfahrens besteht in der Fähigkeit, jeder Änderung des Sollwerts und somit des Betriebspunktvektors folgen zu können. Falls dies nicht der Fall ist, könnten eine hohe Änderungsrate eines Parameters und somit eine hohe Änderungsrate des Zielwertes dazu führen, dass die Kriterien des Zielwertkonflikts überschritten werden.
Einer der Vorteile des Verfahrens 500 besteht darin, dass keine Vorkenntnisse des Betriebspunktvektors erforderlich sind. Es müssen keine Variablen wie etwa ein Gleichspannungs-Zwischenkreis, eine Temperatur oder ein Schaltstrom gemessen werden. Gemessen wird lediglich der Spannungsabfall ΔV oder der zeitlich abgeleitete Schaltstrom di_D/dt basierend auf dem Ohmschen Gesetz (di_D/dt = ΔV/L) . Daher ist es nicht notwendig, eine detaillierte Beschreibung oder Auflistung für die Abhängigkeit von Betriebspunktvektoren der Boost-Zeit T_B der Schaltbeschleunigung zu erstellen. Dies spart Entwicklungsaufwand und notwendige Hardware-Implementierung in der Anwendung.
Außerdem kann die Diskretisierung des Zielwerts für die Boost-Zeit T_B innerhalb bestimmter Grenzen beliebig fein eingestellt werden, so dass eine optimale Übereinstimmung bzw. Anpassung zwischen der eingestellten Dauer und der für den jeweiligen Betriebspunktvektor erforderlichen Dauer der Schaltbeschleunigung besteht. Dies stellt sicher, dass das Zielwertkriterium für die niedrigsten Schaltverluste, die erzielt werden können, erfüllt wird. Es ist auch wichtig, dass Parameterfluktuationen, die immer vorhanden sind, keine Probleme verursachen, da sie immer an die jeweilige Situation angepasst werden.
Außerdem kann die Oszillationsamplitude des Anschaltprozesses des aktiven Transistors reduziert werden, falls der PTO-Effekt, der für Halbleiterschalter gewöhnlich als schädlich betrachtet wird, gesteuert bzw. kontrolliert genutzt wird. Eine Nachfolgesteuerung, die auf einer normalen zweistufigen Steuerung basiert, wird genutzt, um den vom Betriebspunkt abhängigen PTO-Effekt optimal einzustellen.
Im Hinblick auf das Obige ermöglicht das Verfahren 500 eine einfache Realisierung der Aufhebung des Zielwertkonflikts zwischen der Oszillationstendenz und den Schaltverlusten von SiC-MOSFETs. Es kann auf mögliche Realisierungen einer zweistufigen oder mehrstufigen Steuerung des SiC-MOSFET angewendet werden.
Zusätzliche Ausführungsformen werden unten dargelegt.
1. Ein Gate-Treibersystem, das dafür konfiguriert ist, eine Last anzusteuern, wobei das Gate-Treibersystem dafür konfiguriert ist, eine Halbbrückenschaltung anzusteuern, die einen ersten Transistor und einen zweiten Transistor aufweist, die in komplementärer Weise geschaltet werden, wobei das Gate-Treibersystem aufweist: eine erste Gate-Treiberschaltung, die mit einem ersten Gate-Anschluss des ersten Transistors gekoppelt und dafür konfiguriert ist, eine erste Gate-Spannung am ersten Gate-Anschluss zu steuern, um den ersten Transistor zwischen den Schaltzuständen anzusteuern, wobei die erste Gate-Treiberschaltung dafür konfiguriert ist, einen ersten Ein-Strom während einer ersten Vielzahl von Anschalt-Schaltereignissen zu erzeugen, um den ersten Transistor anzuschalten; eine zweite Gate-Treiberschaltung, die mit einem zweiten Gate-Anschluss des zweiten Transistors gekoppelt und dafür konfiguriert ist, eine zweite Gate-Spannung am zweiten Gate-Anschluss zu steuern, um den zweiten Transistor zwischen den Schaltzuständen anzusteuern, wobei die zweite Gate-Treiberschaltung dafür konfiguriert ist, einen ersten Aus-Strom während einer ersten Vielzahl von Abschalt-Schaltereignissen zu erzeugen, um den zweiten Transistor abzuschalten, wobei die zweite Gate-Treiberschaltung einen ersten Treiber enthält, der dafür konfiguriert ist, einen ersten Anteil des ersten Aus-Stroms vom zweiten Gate-Anschluss abzuleiten, um einen ersten Anteil der zweiten Gate-Spannung zu entladen, wobei die zweite Gate-Treiberschaltung einen zweiten Treiber enthält, der dafür konfiguriert ist, während eines ersten Boost-Intervalls einen zweiten Anteil des ersten Aus-Stroms vom zweiten Gate-Anschluss abzuleiten, um einen zweiten Anteil der zweiten Gate-Spannung zu entladen; eine erste Messschaltung, die dafür konfiguriert ist, einen ersten Transistorparameter des zweiten Transistors während eines ersten Abschalt-Schaltereignisses zu messen, während dessen der zweite Transistor in einen Aus-Zustand übergeht, wobei der erste Transistorparameter eine Oszillation beim ersten Transistor während eines entsprechenden ersten Anschalt-Schaltereignisses angibt, während dessen der erste Transistor in einen Ein-Zustand übergeht; und zumindest eine Steuerungsschaltung, die dafür konfiguriert ist, den ersten Treiber zu steuern, um den ersten Anteil des ersten Aus-Stroms abzuleiten, und den zweiten Treiber zu steuern, um den zweiten Anteil des ersten Aus-Stroms abzuleiten, wobei die zumindest eine Steuerungsschaltung ferner dafür konfiguriert ist, eine Länge des ersten Boost-Intervalls basierend auf dem gemessenen ersten Transistorparameter zu regeln.
2. Das Gate-Treibersystem der Ausführungsform 1, ferner aufweisend: eine zweite Messschaltung, die dafür konfiguriert ist, einen zweiten Transistorparameter des ersten Transistors während eines zweiten Abschalt-Schaltereignisses zu messen, während dessen der ersten Transistor in einen Aus-Zustand übergeht, wobei der zweite Transistorparameter eine Oszillation beim zweiten Transistor während eines entsprechenden zweiten Anschalt-Schaltereignisses angibt, während dessen der zweite Transistor in einen Ein-Zustand übergeht, wobei die erste Gate-Treiberschaltung dafür konfiguriert ist, einen zweiten Aus-Strom während einer zweiten Vielzahl von Abschalt-Schaltereignissen zu erzeugen, um den ersten Transistor abzuschalten, wobei die zweite Gate-Treiberschaltung dafür konfiguriert ist, einen zweiten Ein-Strom während einer zweiten Vielzahl von Anschalt-Schaltereignissen zu erzeugen, um den zweiten Transistor anzuschalten, wobei die erste Gate-Treiberschaltung einen dritten Treiber enthält, der dafür konfiguriert ist, einen ersten Anteil des zweiten Aus-Stroms vom ersten Gate-Anschluss abzuleiten, um einen ersten Anteil der ersten Gate-Spannung zu entladen, wobei die erste Gate-Treiberschaltung einen vierten Treiber enthält, der dafür konfiguriert ist, während eines zweiten Boost-Intervalls einen zweiten Anteil des zweiten Aus-Stroms vom ersten Gate-Anschluss abzuleiten, um einen zweiten Anteil der ersten Gate-Spannung zu entladen, und wobei die zumindest eine Steuerungsschaltung dafür konfiguriert ist, den dritten Treiber zu steuern, um den ersten Anteil des zweiten Aus-Stroms abzuleiten, und den vierten Treiber zu steuern, um den zweiten Anteil des zweiten Aus-Stroms abzuleiten, wobei die zumindest eine Steuerungsschaltung ferner dafür konfiguriert ist, eine Länge des zweiten Boost-Intervalls basierend auf dem gemessenen zweiten Transistorparameter zu regeln.
Obgleich verschiedene Ausführungsformen offenbart wurden, versteht es sich für den Fachmann, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Konzepte, die hierin offenbart wurden, erzielen, ohne vom Geist und Umfang der Erfindung abzuweichen. Während beispielsweise darauf hingewiesen wird, dass SiC-MOSFETs im Allgemeinen so schnell schalten, dass eine Oszillation ein wiederkehrendes Problem für SiC-MOSFETs ist, können Ausführungsformen für jeden beliebigen Leistungshalbleiter mit einer schnellen Schaltgeschwindigkeit verwendet werden, bei dem Oszillationsprobleme auftreten. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Es sollte besonders erwähnt werden, dass mit Verweis auf eine spezifische Abbildung erläuterte Merkmale mit Merkmalen anderer Abbildungen kombiniert werden können, selbst wenn jene nicht explizit erwähnt wurden. Solche Modifikationen am allgemeinen Erfindungskonzept sollen durch die beigefügten Ansprüche und ihre gesetzlichen Entsprechungen bzw. Äquivalente abgedeckt sein.
Überdies sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung einbezogen, wobei jeder Anspruch für sich als separate beispielhafte Ausführungsform stehen kann. Während jeder Anspruch für sich als separate beispielhafte Ausführungsform stehen kann, ist besonders zu erwähnen, dass, obgleich sich ein abhängiger Anspruch in den Ansprüchen auf eine spezifische Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann, andere beispielhafte Ausführungsformen auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Solche Kombinationen werden hierin vorgeschlagen, es sei denn, es wird angegeben, dass eine spezifische Kombination nicht beabsichtigt ist. Überdies ist beabsichtigt, auch Merkmale eines Anspruchs in einen anderen unabhängigen Anspruch einzubeziehen, selbst wenn dieser Anspruch nicht direkt vom unabhängigen Anspruch abhängig gemacht ist.
Ferner ist darauf hinzuweisen, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Handlungen dieser Verfahren realisiert werden kann. Beispielsweise können in dieser Offenbarung beschriebene Techniken zumindest zum Teil in Hardware, Software, Firmware oder einer beliebigen Kombination davon realisiert werden, einschließlich einer beliebigen Kombination eines Berechnungssystems, einer integrierten Schaltung und eines Computerprogramms auf einem nicht-transitorischen computerlesbaren Aufzeichnungsmedium. Beispielsweise können verschiedene Aspekte der beschriebenen Techniken innerhalb eines oder mehrerer Prozessoren, einschließlich eines oder mehrerer Mikroprozessoren, DSPs, ASICs oder irgendeiner anderen äquivalenten integrierten oder diskreten Logikschaltung sowie beliebiger Kombinationen solcher Komponenten realisiert werden.
Ferner versteht es sich, dass die Offenbarung mehrerer Handlungen oder Funktionen, die in der Beschreibung oder in den Ansprüchen offenbart werden, nicht so ausgelegt werden kann, dass sie in der spezifischen Reihenfolge vorliegen. Daher beschränkt die Offenbarung mehrere Handlungen oder Funktionen diese nicht auf eine bestimmte Reihenfolge, es sei denn, solche Handlungen oder Funktionen sind aus technischen Gründen nicht vertauschbar. Überdies kann in einigen Ausführungsformen eine einzelne Handlung mehrere Teilhandlungen umfassen oder in solche unterteilt sein. Solche Teilhandlungen können einbezogen werden und Teil der Offenbarung dieser einzelnen Handlung sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims

Gate-Treibersystem (100), das dafür konfiguriert ist, eine Last anzusteuern, wobei das Gate-Treibersystem (100) dafür konfiguriert ist, eine Halbbrückenschaltung anzusteuern, die einen ersten Transistor (10HS) und einen zweiten Transistor (10LS) aufweist, die in komplementärer Weise geschaltet werden, wobei das Gate-Treibersystem (100) aufweist: eine Gate-Treiberschaltung (16), die mit einem Gate-Anschluss (G) des zweiten Transistors (10LS) gekoppelt und dafür konfiguriert ist, eine Gate-Spannung am Gate-Anschluss (G) zu steuern, um den zweiten Transistor (10LS) zwischen Schaltzuständen anzusteuern, wobei die Gate-Treiberschaltung (16) dafür konfiguriert ist, einen Aus-Strom während einer Vielzahl von Abschalt-Schaltereignissen zu erzeugen, um den zweiten Transistor (10LS) abzuschalten, wobei die Gate-Treiberschaltung (16) einen ersten Treiber (16a) enthält, der dafür konfiguriert ist, einen ersten Anteil des Aus-Stroms vom Gate-Anschluss (G) abzuleiten, um einen ersten Anteil der Gate-Spannung zu entladen, wobei die Gate-Treiberschaltung (16) einen zweiten Treiber (16b) enthält, der dafür konfiguriert ist, während eines Boost-Intervalls einen zweiten Anteil des Aus-Stroms vom Gate-Anschluss (G) abzuleiten, um einen zweiten Anteil der Gate-Spannung zu entladen; und eine Steuerungsschaltung (12), die dafür konfiguriert ist, einen Transistorparameter des zweiten Transistors (10LS) während eines ersten Abschalt-Schaltereignisses zu messen, während dessen der zweite Transistor (10LS) in einen Aus-Zustand übergeht, wobei der Transistorparameter eine Oszillation beim zweiten Transistor (10LS) während eines entsprechenden Anschalt-Schaltereignisses angibt, während dessen der erste Transistor (10HS) in einen Ein-Zustand übergeht, wobei die Steuerungsschaltung (12) ferner dafür konfiguriert ist, den ersten Treiber (16a) zu steuern, um den ersten Anteil des Aus-Stroms abzuleiten, und den zweiten Treiber (16b) zu steuern, um den zweiten Anteil des Aus-Stroms abzuleiten, und wobei die Steuerungsschaltung (12) ferner dafür konfiguriert ist, eine Länge des Boost-Intervalls basierend auf dem gemessenen Transistorparameter zu regeln.
Gate-Treibersystem (100) nach Anspruch 1, wobei der zweite Treiber (16b) dafür konfiguriert ist, einen Fluss des zweiten Anteils des Aus-Stroms am Beginn des Boost-Intervalls für die Länge (T_B) des Boost-Intervalls zu aktivieren und den Fluss des zweiten Anteils des Aus-Stroms an einem Ende des Boost-Intervalls zu deaktivieren, um den Fluss des zweiten Anteils des Aus-Stroms zu stoppen.
Gate-Treibersystem (100) nach Anspruch 1, wobei der Transistorparameter eine Zeitableitung eines Laststroms des zweiten Transistors (10LS) ist oder der Transistorparameter der Zeitableitung des Laststroms des zweiten Transistors (10LS) proportional ist.
Gate-Treibersystem (100) nach Anspruch 1 oder 2, wobei der Transistorparameter eine Zeitableitung einer Spannung über den zweiten Transistor (10LS) ist oder der Transistorparameter einer Zeitableitung einer Spannung über den zweiten Transistor (10LS) proportional ist.
Gate-Treibersystem (100) nach einem der vorhergehenden Ansprüche, wobei die Steuerungsschaltung (12) dafür konfiguriert ist, den Transistorparameter mit einem Oszillationsschwellenwert zu vergleichen, um ein Vergleichsergebnis zu erzeugen, und die Länge (T_B) des Boost-Intervalls basierend auf dem Vergleichsergebnis zu regeln.
Gate-Treibersystem (100) nach einem der vorhergehenden Ansprüche, wobei die Steuerungsschaltung (12) dafür konfiguriert ist, den Transistorparameter mit dem Oszillationsschwellenwert zu vergleichen, um das Vergleichsergebnis zu erzeugen, und die Länge (T_B) des Boost-Intervalls für ein nächstes Abschalt-Schaltereignis des zweiten Transistors (10LS) basierend auf dem Vergleichsergebnis zu regeln.
Gate-Treibersystem (100) nach Anspruch 5, wobei: die Steuerungsschaltung (12) dafür konfiguriert ist, den Transistorparameter mit dem Oszillationsschwellenwert über ein Überwachungsintervall zu vergleichen, wobei das Vergleichsergebnis angibt, ob der Transistorparameter den Oszillationsschwellenwert an einem beliebigen Punkt während des Überwachungsintervalls überschreitet oder nicht.
Gate-Treibersystem (100) nach Anspruch 7, wobei die Steuerungsschaltung (12) dafür konfiguriert ist, das bei Ablauf des Boost-Intervalls beginnende Überwachungsintervall einzuleiten.
Gate-Treibersystem (100) nach Anspruch 7, wobei die Steuerungsschaltung (12) dafür konfiguriert ist, das Überwachungsintervall nach Ablauf eines Zeitintervalls einzuleiten, das dem Boost-Intervall folgt, wobei das Zeitintervall bei Ablauf des Boost-Intervalls beginnt.
Gate-Treibersystem (100) nach Anspruch 7, wobei die Steuerungsschaltung (12) dafür konfiguriert ist, den Transistorparameter mit einem Überwachungsschwellenwert zu vergleichen, wobei die Steuerungsschaltung (12) dafür konfiguriert ist, das Überwachungsintervall nach Ablauf des Boost-Intervalls, und wenn der Transistorparameter den Überwachungsschwellenwert überschreitet, einzuleiten.
Gate-Treibersystem (100) nach Anspruch 5, wobei: das Vergleichsergebnis angibt, ob der Transistorparameter den Oszillationsschwellenwert überschreitet oder nicht, unter einer ersten Bedingung, dass der Transistorparameter den Oszillationsschwellenwert überschreitet, die Steuerungsschaltung (12) dafür konfiguriert ist, die Länge (T_B) des Boost-Intervalls für ein nachfolgendes Abschalt-Schaltereignis zu verringern, und unter einer zweiten Bedingung, dass der Transistorparameter den Oszillationsschwellenwert nicht überschreitet, die Steuerungsschaltung (12) dafür konfiguriert ist, die Länge (T_B) des Boost-Intervalls für das nachfolgende Abschalt-Schaltereignis zu vergrößern.
Gate-Treibersystem (100) nach einem der vorhergehenden Ansprüche, wobei die Steuerungsschaltung (12) aufweist: eine Streuinduktivität (L_LS), die mit dem zweiten Transistor (10LS) in Reihe gekoppelt ist und durch die ein Laststrom des zweiten Transistors (10LS) fließt, wobei die Steuerungsschaltung (12) dafür konfiguriert ist, als den gemessenen Transistorparameter eine Spannungsdifferenz über die Streuinduktivität (L_LS) während eines Überwachungsintervalls des ersten Abschalt-Schaltereignisses zu messen.
Gate-Treibersystem (100) nach Anspruch 12, wobei während des Überwachungsintervalls des ersten Abschalt-Schaltereignisses die Steuerungsschaltung (12) dafür konfiguriert ist, die Spannungsdifferenz über die Streuinduktivität (L_LS) mit dem Oszillationsschwellenwert zu vergleichen, um ein Vergleichsergebnis zu erzeugen, und die Länge (T_B) des Boost-Intervalls basierend auf dem Vergleichsergebnis zu regeln.
Gate-Treibersystem (100) nach Anspruch 13, wobei das Vergleichsergebnis angibt, ob die Spannungsdifferenz über die Streuinduktivität (L_LS) den Oszillationsschwellenwert an irgendeinem Punkt während des Überwachungsintervalls überschreitet oder nicht.
Gate-Treibersystem (100) nach Anspruch 14, wobei: unter einer ersten Bedingung, dass die Spannungsdifferenz über die Streuinduktivität (L_LS) den Oszillationsschwellenwert an irgendeinem Punkt während des Überwachungsintervalls überschreitet, die Steuerungsschaltung (12) dafür konfiguriert ist, die Länge (T_B) des Boost-Intervalls für ein nachfolgendes Abschalt-Schaltereignis zu verringern, und unter einer zweiten Bedingung, dass die Spannungsdifferenz über die Streuinduktivität (L_LS) den Oszillationsschwellenwert an keinem Punkt während des Überwachungsintervalls überschreitet, die Steuerungsschaltung (12) dafür konfiguriert ist, die Länge (T_B) des Boost-Intervalls für das nachfolgende Abschalt-Schaltereignis zu verlängern.
Gate-Treibersystem (100) nach einem der vorhergehenden Ansprüche, wobei der Transistorparameter eine Oszillation beim ersten Transistor (10HS) während des entsprechenden Anschalt-Schaltereignisses angibt, während dessen der erste Transistor (10HS) in den Ein-Zustand übergeht.
Verfahren zum Ansteuern einer Halbbrückenschaltung, die einen ersten Transistor (10HS) und einen zweiten Transistor (10LS) aufweist, die in komplementärer Weise geschaltet werden, wobei das Verfahren aufweist: ein Erzeugen eines Aus-Stroms während einer Vielzahl von Abschalt-Schaltereignissen, um eine Gate-Spannung an einem Gate-Anschluss (G) des zweiten Transistors (10LS) zu steuern, wobei ein Erzeugen des Aus-Stroms ein Ableiten eines ersten Anteils des Aus-Stroms vom Gate-Anschluss (G) einschließt, um einen ersten Anteil der Gate-Spannung abzuleiten, und ein Ableiten, während eines Boost-Intervalls, eines zweiten Anteils des Aus-Stroms vom Gate-Anschluss, um einen zweiten Anteil der Gate-Spannung zu entladen; ein Messen eines Transistorparameters des zweiten Transistors (10LS) während eines ersten Abschalt-Schaltereignisses, während dessen der zweite Transistor (10LS) in einen Aus-Zustand übergeht, wobei der Transistorparameter eine Oszillation beim zweiten Transistor (10LS) während eines entsprechenden Anschalt-Schaltereignisses angibt, während dessen der erste Transistor in einen Ein-Zustand übergeht; ein Aktivieren des ersten Anteils des Aus-Stroms für ein zweites Abschalt-Schaltereignis, während dessen der zweite Transistor (10LS) in den Aus-Zustand übergeht; und ein Aktivieren des zweiten Anteils des Aus-Stroms für das zweite Abschalt-Schaltereignis, einschließlich eines Regelns einer Länge des Boost-Intervalls für das zweite Abschalt-Schaltereignis basierend auf dem gemessenen Transistorparameter, der während des ersten Abschalt-Schaltereignisses gemessen wurde.
Verfahren nach Anspruch 17, wobei der Transistorparameter eine Zeitableitung eines Laststroms des zweiten Transistors (10LS) während des ersten Abschalt-Schaltereignisses repräsentiert.
Verfahren nach Anspruch 17, wobei der Transistorparameter eine Zeitableitung einer Spannung über den zweiten Transistor (10LS) während des ersten Abschalt-Schaltereignisses repräsentiert.
Verfahren nach einem der Ansprüche 17 bis 19, ferner aufweisend: ein Vergleichen des während des ersten Abschalt-Ereignisses gemessenen Transistorparameters mit einem Oszillationsschwellenwert, um ein Vergleichsergebnis zu erzeugen; und ein Regeln der Länge des Boost-Intervalls für das zweite Abschalt-Schaltereignis basierend auf dem Vergleichsergebnis.
Verfahren nach Anspruch 20, ferner aufweisend: ein Einleiten eines Überwachungsintervalls, wobei der Transistorparameter während des Überwachungsintervalls mit der Oszillationsschwelle verglichen wird.
Verfahren nach Anspruch 21, wobei das Überwachungsintervall bei Ablauf des Boost-Intervalls beginnend eingeleitet wird.
Verfahren nach Anspruch 21, wobei das Überwachungsintervall nach Ablauf eines Zeitintervalls, das dem Boost-Intervall folgt, eingeleitet wird, wobei das Zeitintervall bei Ablauf des Boost-Intervalls beginnt.
Verfahren nach Anspruch 21, ferner aufweisend: ein Vergleichen des Transistorparameters mit einem Überwachungsschwellenwert, wobei das Überwachungsintervall nach Ablauf des Boost-Intervalls, und wenn der Transistorparameter den Überwachungsschwellenwert überschreitet, eingeleitet wird.