DE102015115944B4

DE102015115944B4 - Datenwiederherstellungsschaltung

Info

Publication number: DE102015115944B4
Application number: DE102015115944.9A
Authority: DE
Inventors: Tomomasa NAKAMA
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2014-09-29
Filing date: 2015-09-22
Publication date: 2019-04-18
Anticipated expiration: 2035-09-23
Also published as: US20160094333A1; US9337996B2; JP2016072772A; JP5883101B1; CN105471437B; CN105471437A; DE102015115944A1

Abstract

Datenwiederherstellungsschaltung, welche serielle Daten abtastet und Daten wiederherstellt, wobei die Datenwiederherstellungsschaltung umfasst:
eine Überabtastungseinheit, welche serielle Daten, die durch serielle Kommunikation empfangen werden, unter Verwendung eines Takts, der eine höhere Frequenz als eine Kommunikationsrate der seriellen Daten aufweist, abtastet und parallele Daten von n Bits (hier ist n eine ganze Zahl von Zwei oder mehr) und einen anderen Takt ausgibt, der eine Frequenz aufweist, die 1/n der Frequenz des Taktes beträgt;
eine Randerkennungseinheit, welche eine Randposition der parallelen Daten erkennt und die erkannte Randposition als Randdaten ausgibt;
eine Randpositions-Berechnungseinheit, welche auf der Grundlage eines Phasensteuerungssignals, das von einer Phasenvergleichseinheit ausgegeben wird, eine nächste Randposition der von der Überabtastungseinheit ausgegebenen parallelen Daten schätzt, die geschätzte nächste Randposition als Randabschätzungs-Positionsdaten ausgibt und Daten, die durch Verschieben der Randabschätzungs-Positionsdaten um eine halbe Phase erhalten werden, als Abtastpositionsdaten ausgibt;
die Phasenvergleichseinheit, welche die von der Randerkennungseinheit ausgegebenen Randdaten mit den von der Randpositions-Berechnungseinheit ausgegebenen Randabschätzungs-Positionsdaten vergleicht und das Phasensteuerungssignal ausgibt; und
eine Datenabtastungseinheit, welche Daten aus den von der Überabtastungseinheit ausgegebenen parallelen Daten unter Verwendung von Informationen der von der Randpositions-Berechnungseinheit ausgegebenen Abtastpositionsdaten extrahiert und die extrahierten Daten als Wiederherstellungsdaten ausgibt, zusammen mit einer Datenfreigabe, welche die Gültigkeit der Wiederherstellungsdaten repräsentiert.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Datenwiederherstellungsschaltung, welche eine Datenabtastung mit einem überlagerten Takt in den Kommunikationsdaten durchführt, die getrennt werden, um den Einfluss von Frequenzschwankungen eines Steuertakts jeder Einheit in einem Fall zu eliminieren, wenn eine Kommunikation zwischen Einheiten wie z.B. einer Servoeinheit durchgeführt wird.
Beschreibung des Standes der Technik
Wenn eine Kommunikation zwischen Einheiten durchgeführt wird, gibt es Fälle, bei denen eine Taktdaten-Wiederherstellungsschaltung verwendet wird, welche eine Datenwiederherstellungsschaltung ist, die eine Datenabtastung mit einem überlagerten Takt in Kommunikationsdaten durchführt, die getrennt werden, um den Einfluss von Frequenzschwankungen eines Steuertakts jeder Einheit zu eliminieren. Wenn die Taktdaten-Wiederherstellungsschaltung in einer anwendungsspezifischen integrierten Schaltung (Application Specific Integrated Circuit, ASIC) enthalten ist, wird die Taktdaten-Wiederherstellungsschaltung speziell für einen ASIC-Verkäufer ausgestaltet. Aus diesem Grund ist es, wenn eine andere ASIC hergestellt wird, welche eine andere Kommunikationsfrequenz aufweist, notwendig, eine Taktdaten-Wiederherstellungsschaltung neu auszugestalten, und entsprechend ist die Entwicklungszeit lang. Hier handelt es sich bei der ASIC um eine kundenspezifisch gestaltete integrierte Schaltung und um eine integrierte Schaltung (IC), die so ausgestaltet ist, dass sie eine auf eine spezielle Verwendung spezialisiert Funktion aufweist.
Als ein Mittel zum Lösen eines solchen Problems kann zum Beispiel in Erwägung gezogen werden, eine Datenwiederherstellungsschaltung eines Überabtastungs-Typs zu verwenden, die in JP 2006-262165 A offenbart ist. In einer solchen Datenwiederherstellungsschaltung werden durch Verschieben der Phase mehrere Takte erzeugt, welche eine Frequenz aufweisen, die niedriger als die Übertragungsrate serieller Daten ist, und die seriellen Daten werden durch Verwendung jedes Takts als parallele Daten abgetastet und entsprechend kann die Frequenz der verwendeten Takte verringert werden, wodurch eine Datenwiederherstellungsschaltung einfach ausgestaltet werden kann.
In einer solchen Datenwiederherstellungsschaltung des Überabtastungs-Typs kann, wenn sich die Anzahl der Überabtastungen für ein Bit der seriellen Daten für die serielle Kommunikation erhöht, die Abtastposition zum Wiederherstellen der seriellen Daten fein justiert werden, wodurch die Genauigkeit der Wiederherstellung verbessert werden kann.
Jedoch muss in der Datenwiederherstellungsschaltung des Überabtastungs-Typs, die in JP 2006-262165 A offenbart ist, die Datenrate der seriellen Kommunikation ein ganzzahliges Vielfaches der Frequenz der Ausgabe paralleler Daten durch die Überabtastungsschaltung sein, so dass sich die Randposition der parallelen Daten, die durch Überabtasten der seriellen Daten erhalten werden, nicht sehr gegenüber der Randposition des vorhergehenden Durchgangs ändert (zum Beispiel werden zwei Bits der seriellen Kommunikation so überabgetastet, dass sie als parallele Daten eines Durchgangs ausgegeben werden). Aus diesem Grund kann, wenn die Anzahl der Bits der parallelen Daten bestimmt wird, die Überabtastungsfrequenz auf eine verwendbare Überabtastungsfrequenz beschränkt werden und es besteht das Problem, dass die Anzahl der Überabtastungen nicht auf einen maximalen Wert eingestellt werden kann.
9 ist ein Schaubild, welches eine herkömmliche Datenwiederherstellungsschaltung veranschaulicht. Die Datenwiederherstellungsschaltung 30 umfasst eine Überabtastungseinheit 31, eine Randerkennungseinheit 32, eine Abtasttakt-Auswahleinheit 33, eine Phasenvergleichseinheit 34 und eine Datenabtastungseinheit 35.
Die Überabtastungseinheit 31 tastet Daten, die durch serielle Kommunikation empfangen werden, unter Verwendung eines Taktes ab, der eine höhere Frequenz als die Kommunikationsrate der seriellen Daten aufweist, und gibt parallele Daten (pdata) von n Bits und einen Takt (rclk) aus, der eine Frequenz aufweist, die 1/n der Frequenz des oben beschriebenen Taktes beträgt.
In einem Beispiel, das in 10 veranschaulicht ist, führt die Überabtastungseinheit 31 eine Überabtastung mit einer Frequenz aus, die das Sechsfache der Datenrate der seriellen Kommunikation beträgt, und gibt zwei Bits serieller Kommunikationsdaten als parallele Daten (pdata) von 12 Bits aus.
Die Randerkennungseinheit 32 erkennt eine Randposition paralleler Daten (pdata), die von der Überabtastungseinheit 31 ausgegeben werden. Die Abtasttakt-Auswahleinheit 33 wählt einen Abtasttakt aus Abtasttakten smpl_clk1 bis smpl_clk6 aus, die vorab gemäß einem Phasensteuerungssignal (cntdn, cntup) erzeugt wurden, welches durch die Phasenvergleichseinheit 34 ausgegeben wird. In einem Fall, wenn es keinen Eingang eines Phasensteuerungssignals (eines Signals cntdn, welches eine Änderung (einen Anstieg) der Phase repräsentiert, oder eines Signals cntup, welches eine Änderung (eine Abnahme) der Phase repräsentiert) gibt, wird derselbe Abtasttakt wie beim vorigen Durchgang ausgegeben. Andererseits wird in einem Fall, wenn ein Phasensteuerungssignal (cntdn, cntup) eingegeben wird, gemäß dem eingegebenen Signal ein Abtasttakt ausgegeben, der um Eins erhöht ist oder um Eins verringert ist.
Die Phasenvergleichseinheit 34 vergleicht eine Position edgdata eines Randes, der von der Randerkennungseinheit 32 tatsächlich erkannt wird, mit der Randposition des aktuellen Abtasttakts (smple_clk) und gibt ein Phasensteuerungssignal (cntdn, cntup) aus.
Die Datenabtastungseinheit 35 extrahiert Wiederherstellungsdaten unter Verwendung der von der Überabtastungseinheit 31 ausgegebenen parallelen Daten (pdata) und des Abtasttakts (smple_clk), der von der Abtasttakt-Auswahleinheit 33 ausgegeben wird, und gibt die extrahierten Wiederherstellungsdaten aus.
In der Datenwiederherstellungsschaltung 30 ist es, damit die Abtasttakt-Auswahleinheit 33 einen Abtasttakt auswählt, notwendig, dass sich die Randposition der von der Überabtastungseinheit 31 ausgegebenen parallelen Daten (pdata) nicht sehr gegenüber der Randposition des vorhergehenden Durchgangs ändert. Aus diesem Grund muss die Datenrate der seriellen Kommunikation ein ganzzahliges Vielfaches der Frequenz der Ausgabe paralleler Daten durch die Überabtastungsschaltung 31 sein. Wenn die parallelen Daten (pdata) durch 12 Bits konfiguriert sind, kann für den Überabtastungstakt eine maximale Frequenz verwendet werden, welche das Zwölffache der Datenrate der seriellen Kommunikation beträgt. Wenn jedoch aufgrund eines Problems einer Einrichtungs-Haltzeit oder dergleichen die Schaltung der Überabtastungseinheit 31 nicht unter Verwendung dieser Frequenz konfiguriert werden kann, weist der Überabtastungstakt eine Frequenz auf, welche das Sechsfache der Datenrate der seriellen Kommunikation beträgt, und wenn die Schaltung auch in einem solchen Fall nicht konfiguriert werden kann, weist der Überabtastungstakt eine Frequenz auf, welche das Vierfache der Datenrate der seriellen Kommunikation beträgt, und es besteht das Problem, dass die Frequenz des Überabtastungstaktes (clk) nicht frei gewählt werden kann.
Außerdem wird in einer ASIC oder einem FPGA (das FPGA ist eine integrierte Schaltung, deren Konfiguration durch einen Käufer oder einen Entwickler nach deren Herstellung eingestellt werden kann) ein Hochgeschwindigkeitskommunikations-IP-Kern hergestellt, z.B. Gigabit Ethernet (eingetragene Marke), der im Allgemeinen weit verbreitet verwendet wird, und darin ist ein Mittel zum einfachen Erhöhen der Anzahl der Überabtastungen, also in einfacher Weise, enthalten.
Die US 7,965,801 B1 zeigt eine Datenwiederherstellungsschaltung mit einem Eingangswortstrom auf den ein Gleitfenster zur Phasenauflösung angewandt wird, wobei Phasen bewertet werden durch Unterteilen des Gleitfensters in Abtastabschnitte, wobei eine Homogenitätsfunktion auf die Abtastabschnitte angewandt wird, um entsprechende Werte zu erlangen.
KURZDARSTELLUNG DER ERFINDUNG
In Anbetracht der oben beschriebenen herkömmlichen Technologie ist es eine Aufgabe der vorliegenden Erfindung, eine Datenwiederherstellungsschaltung bereitzustellen, in welcher es keine Abhängigkeit zwischen einer Kommunikationsrate von seriellen Daten und einer Frequenz von parallelen Daten gibt, die von einer Überabtastungsschaltung ausgegeben werden, wobei die Genauigkeit der Schaltung durch Einstellen eines Überabtastungstaktes auf eine maximale Frequenz erhöht werden kann.
Um die oben beschriebene Aufgabe zu erfüllen, werden Daten, die durch serielle Kommunikation empfangen werden, durch einen Hochgeschwindigkeitskommunikations-IP überabgetastet, die Position eins Randes wird aus erhaltenen parallelen Daten erkannt, die Position eines nächsten kommenden Randes wird geschätzt, die geschätzte Position des Randes wird mit der Position des Randes verglichen, der tatsächlich empfangen wird, und die Abtastposition der parallelen Daten wird angepasst.
Gemäß der vorliegenden Erfindung wird eine Datenwiederherstellungsschaltung bereitgestellt, welche serielle Daten abtastet, Daten wiederherstellt und umfasst: eine Überabtastungseinheit, welche serielle Daten, die durch serielle Kommunikation empfangen werden, unter Verwendung eines Taktes, der eine Frequenz aufweist, die höher als eine Kommunikationsrate der seriellen Daten ist, abtastet und parallele Daten von n Bits (hier ist n eine ganze Zahl von Zwei oder mehr) und einen anderen Takt ausgibt, der eine Frequenz aufweist, die 1/n der Frequenz des Taktes beträgt; eine Randerkennungseinheit, welche eine Randposition der parallelen Daten erkennt und die erkannte Randposition als Randdaten ausgibt; eine Randpositions-Berechnungseinheit, welche auf der Grundlage eines Phasensteuerungssignals, das von einer Phasenvergleichseinheit ausgegeben wird, eine nächste Randposition der von der Überabtastungseinheit ausgegebenen parallelen Daten schätzt die geschätzte nächste Randposition als Randabschätzungs-Positionsdaten ausgibt und Daten, die durch Verschieben der Randabschätzungs-Positionsdaten um eine halbe Phase erhalten werden, als Abtastpositionsdaten ausgibt; die Phasenvergleichseinheit, welche die von der Randerkennungseinheit ausgegebenen Randdaten mit den von der Randpositions-Berechnungseinheit ausgegebenen Randabschätzungs-Positionsdaten vergleicht und das Phasensteuerungssignal ausgibt; und eine Datenabtastungseinheit, welche Daten aus den von der Überabtastungseinheit ausgegebenen parallelen Daten unter Verwendung von Informationen der von der Randpositions-Berechnungseinheit ausgegebenen Abtastpositionsdaten extrahiert und die extrahierten Daten als Wiederherstellungsdaten ausgibt, zusammen mit einer Datenfreigabe, welche die Gültigkeit der Wiederherstellungsdaten repräsentiert.
Gemäß der vorliegenden Erfindung können die seriellen Daten auch wiederhergestellt werden, wenn die Kommunikationsrate der seriellen Daten nicht ein ganzzahliges Vielfaches der Frequenz der von der Überabtastungsschaltung ausgegebenen parallelen Daten ist. Entsprechend kann der Überabtastungstakt auf eine maximale Frequenz eingestellt werden und die Genauigkeit der Datenwiederherstellungsschaltung kann verbessert werden.
In der oben beschriebenen Datenwiederherstellungsschaltung kann in der Überabtastungseinheit ein Hochgeschwindigkeitskommunikations-IP-Kern verwendet werden. Gemäß einer solchen Ausführungsform kann die ASIC in einfacher Weise entwickelt werden, da in der Überabtastungsschaltung, deren Timing schwierig einzustellen ist und die mit einer hohen Frequenz arbeitet, der Hochgeschwindigkeitskommunikations-IP verwendet wird, der vorab ausgestaltet wird.
Gemäß der vorliegenden Erfindung muss die Kommunikationsrate der seriellen Daten kein ganzzahliges Vielfaches der Frequenz der von der Überabtastungsschaltung ausgegebenen parallelen Daten sein und entsprechend kann der Überabtastungstakt auf eine maximale Frequenz eingestellt werden und es kann eine Datenwiederherstellungsschaltung bereitgestellt werden, deren Schaltungsgenauigkeit erhöht werden kann.
Figurenliste
Die vorstehenden und andere Aufgaben und Merkmale der Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen ersichtlich, in welchen:

1 ein Blockschaubild ist, welches eine Form einer Datenwiederherstellungsschaltung gemäß der vorliegenden Erfindung veranschaulicht;
2 ein Schaubild ist, welches ein Beispiel für den Betrieb einer Überabtastungseinheit der Datenwiederherstellungsschaltung veranschaulicht, die in 1 veranschaulicht ist;
3 ein Schaubild ist, welches ein Beispiel für den Betrieb einer Randerkennungseinheit der Datenwiederherstellungsschaltung veranschaulicht, die in 1 veranschaulicht ist;
4 ein Schaubild ist, welches einen Ringpuffer veranschaulicht, der für die Berechnung einer Randposition durch eine Randpositions-Berechnungseinheit der Datenwiederherstellungsschaltung verwendet wird, die in 1 veranschaulicht ist;
5 ein Schaubild ist, welches ein Beispiel für den Betrieb der Randpositions-Berechnungseinheit der Datenwiederherstellungsschaltung veranschaulicht, die in 1 veranschaulicht ist;
6 ein Schaubild ist, welches zwei Logikschaltungen und einen Zähler veranschaulicht, die für den Vergleich von Phasen durch eine Phasenvergleichseinheit verwendet werden, die in 1 veranschaulicht ist;
7 ein Schaubild ist, welches ein Beispiel für den Betrieb der Phasenvergleichseinheit der Datenwiederherstellungsschaltung veranschaulicht, die in 1 veranschaulicht ist;
8 ein Schaubild ist, welches ein Beispiel für den Betrieb einer Datenabtastungseinheit der Datenwiederherstellungsschaltung veranschaulicht, die in 1 veranschaulicht ist;
9 ein Blockschaubild ist, welches eine herkömmliche Datenwiederherstellungsschaltung veranschaulicht; und
10 ein Schaubild ist, welches den Betrieb einer Überabtastungseinheit der Datenwiederherstellungsschaltung veranschaulicht, die in 9 veranschaulicht ist.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Es wird eine Ausführungsform einer Datenwiederherstellungsschaltung gemäß der vorliegenden Erfindung unter Bezugnahme auf 1 beschrieben.
Eine Datenwiederherstellungsschaltung 10 umfasst eine Überabtastungseinheit 11, eine Randerkennungseinheit 12, eine Randpositions-Berechnungseinheit 13, eine Phasenvergleichseinheit 14 und eine Datenabtastungseinheit 15.
Die Überabtastungseinheit 11 tastet Daten (sdata), die durch serielle Kommunikation empfangen werden, unter Verwendung eines Überabtastungstaktes (clk) ab, der ein Takt mit einer Frequenz ist, die höher als eine Kommunikationsrate der seriellen Daten ist, und gibt parallele Daten (pdata) von n Bits und einen Takt (rclk) aus, der eine Frequenz aufweist, die 1/n der Frequenz des oben beschriebenen Taktes beträgt. Hier ist ,n‘ eine ganze Zahl von Zwei oder mehr. Diese Überabtastungseinheit 11 kann ein IP für Hochgeschwindigkeitskommunikation sein, z.B. Gigabit Ethernet (eingetragene Marke), den ein ASIC-Verkäufer oder ein FPGA-Hersteller besitzt. Auch andere Schaltungen als die Überabtastungseinheit 11 werden unter Verwendung des Taktes (rclk) betrieben, der die 1/n-Frequenz aufweist, die von der Überabtastungseinheit 11 ausgegeben wird.
Die Randerkennungseinheit 12 erkennt eine Randposition paralleler Daten, die von der Überabtastungseinheit 11 ausgegeben werden. Die Randpositions-Berechnungseinheit 13 schätzt die Position eines Randes paralleler Daten des nächsten Durchgangs, der von der Überabtastungseinheit 11 ausgegeben wird, auf der Grundlage des Verhältnisses zwischen einer seriellen Kommunikationsrate und der Frequenz eines Überabtastungstaktes und eines Phasensteuerungssignals, welches von der Phasenvergleichseinheit 14 ausgegeben wird. Außerdem gibt die Randpositions-Berechnungseinheit 13 Daten, welche um eine halbe Phase gegenüber der geschätzten Position des Randes verschoben sind, als Abtastpositionsdaten aus.
Die Phasenvergleichseinheit 14 vergleicht die Position des Randes, der tatsächlich von der Randerkennungseinheit 12 erkannt wird, mit der Randposition, die von der Randpositions-Berechnungseinheit 13 geschätzt wird, und gibt auf der Grundlage eines Ergebnisses des Vergleichs ein Phasensteuerungssignal aus. Die Datenabtastungseinheit 15 extrahiert Wiederherstellungsdaten von seriellen Daten aus parallelen Daten (pdata) von n Bits, die von der Überabtastungseinheit 11 ausgegeben werden, unter Verwendung von Informationen der von der Randpositions-Berechnungseinheit 13 ausgegebenen Abtastpositionsdaten und gibt die extrahierten Wiederherstellungsdaten (rdata) und eine Datenfreigabe (rdata_en) aus, welche repräsentiert, ob die Wiederherstellungsdaten gültig sind oder nicht.
Wie oben beschrieben, gibt die Datenwiederherstellungsschaltung 10 den Takt (rclk) mit der 1/n-Frequenz, der von der Überabtastungseinheit 11 ausgegeben wird, und die Wiederherstellungsdaten (rdata) und die Datenfreigabe (rdata_en) aus, welche von der Datenabtastungseinheit 15 ausgegeben werden. Die Datenwiederherstellungsschaltung 10 kann die Überabtastungstaktfrequenz auf einen maximalen Wert einstellen und entsprechend kann die Genauigkeit der Datenwiederherstellungsschaltung 10 verbessert werden. Außerdem kann, da für die Überabtastungseinheit 11, die mit einer hohen Frequenz betrieben werden muss, der Hochgeschwindigkeitskommunikations-IP verwendet wird, den der ASIC-Verkäufer oder der FPGA-Hersteller besitzt, die Entwicklung einfach sein und die Entwicklungszeit kann verkürzt werden.
Hierin wird im Folgenden der Betrieb jeder Einheit der Datenwiederherstellungsschaltung 10 beschrieben, die in 1 veranschaulicht ist.
Zuerst wird unter Bezugnahme auf 2 ein Beispiel für den Betrieb der Überabtastungseinheit 11 der Datenwiederherstellungsschaltung 10 beschrieben, die in 1 veranschaulicht ist.
Die Überabtastungseinheit 11 tastet Daten (sdata), die durch serielle Kommunikation empfangen werden, unter Verwendung eines Überabtastungstaktes (clk) ab, wodurch sie Abtastdaten erhält. Die erhaltenen Abtastdaten werden von der Überabtastungseinheit 11 als parallele Daten (pdata) von n Bits zusammen mit einem Takt (rclk) ausgegeben, der eine Frequenz aufweist, die 1/n der Frequenz des Überabtastungstaktes (clk) beträgt. Der Takt (rclk), der die Frequenz aufweist, die 1/n der Frequenz des Überabtastungstaktes beträgt, wird auch als ein Takt für andere Schaltungen der Datenwiederherstellungsschaltung 10 als die Überabtastungseinheit 11 verwendet.
Obwohl in einem Beispiel für den Betrieb, das in 2 veranschaulicht ist, die Abtastung unter Verwendung des Überabtastungstaktes (clk) ausgeführt wird, der eine Frequenz aufweist, die das Sechsfache der Frequenz der seriellen Daten beträgt, die parallelen Daten (pdata) von n Bits durch 20 Bits konfiguriert sind und der Takt (rclk) mit der Frequenz, die 1/n der Frequenz des Überabtastungstaktes beträgt, eine Frequenz aufweist, die 1/20 der Frequenz des Überabtastungstaktes (clk) beträgt, ist dies (n = 20) ein Beispiel, aber die vorliegende Erfindung ist nicht darauf beschränkt. Dies gilt in ähnlicher Weise für die nachstehende Beschreibung. Durch Verwenden eines IP für die Überabtastungseinheit 11, der zum Empfangen von seriellen Hochgeschwindigkeitsdaten verwendet wird und den der ASIC-Verkäufer oder der FPGA-Hersteller bereits besessen hat, kann die Anzahl der Entwicklungsprozesse verringert werden.
Als Nächstes wird unter Bezugnahme auf 3 ein Beispiel für den Betrieb der Randerkennungseinheit 12 der Datenwiederherstellungsschaltung 10 beschrieben, die in 1 veranschaulicht ist.
Die Randerkennungseinheit 12 erkennt Randpositionen der von der Überabtastungseinheit 11 ausgegebenen parallelen Daten.
Die Randerkennungseinheit 12 gibt die parallelen Daten (pdata) (vgl. Bezugszeichen A1 in 3) von n Bits und Daten (vgl. Bezugszeichen B1 in 3) ein, die durch Verbinden eines höchstwertigen Bits der parallelen Daten (pdata) von n Bits vor einem Takt und eines niedrigstwertigen Bits mit einem Bit erhalten werden, welches ein Bit vor dem höchstwertigen Bit der aktuellen parallelen Daten (pdata) von n Bits ist, in eine EXKLUSIV-ODER-Schaltung 20 ein und entsprechend gibt die EXKLUSIV-ODER-Schaltung 20 Randpositionsdaten (edgdata) aus, welche Randpositionen der parallelen Daten (pdata) von n Bits repräsentieren.
Als Nächstes wird unter Bezugnahme auf 4 und 5 ein Beispiel für den Betrieb der Randpositions-Berechnungseinheit 13 der Datenwiederherstellungsschaltung 10 beschrieben, die in 1 veranschaulicht ist.
Die Randpositions-Berechnungseinheit 13 richtet einen Ringpuffer 21 (4) ein, in welchem für jede Anzahl an Bits, welche eine Hälfte des Verhältnisses zwischen der Datenrate der Serienkommunikation und der Frequenz des Überabtastungstaktes (clk) ist, der von der Überabtastungseinheit 11 verwendet wird, eine Inversion zwischen „0“ und „1“ erfolgt. In dem Beispiel, das in 5 veranschaulicht ist, werden, da die Überabtastung mit einer sechsfachen Frequenz für ein Bit der seriellen Daten erfolgt, 0en und 1en jeweils für drei (= 6 : 2) Bits fortgeführt.
20 Bits entsprechend der Bitlänge der parallelen Daten (pdata) von n Bits, die im Uhrzeigersinn von einem Lesezeiger 22 (4) aus erhalten werden, der eine Start-Leseposition repräsentiert, werden als Randabschätzungs-Positionsdaten (calc_edg) (5) ausgegeben. Hauptsächlich bewegt sich der Lesezeiger 22 für jeden Takt um 20 im Uhrzeigersinn vor, was der Bitlänge der parallelen Daten (pdata) von n Bits entspricht. Wenn jedoch von der später zu beschreibenden Phasenvergleichseinheit 14 ein Signal cntup oder cntdn eingegeben wird, welches eine Änderung der Phase repräsentiert, bewegt sich der Lesezeiger um 19, was um Eins weniger als die Bitlänge (20) der parallelen Daten (pdata) von n Bits ist, oder um 21 vor, was um Eins mehr als die Bitlänge der parallelen Daten ist.
Die Randabschätzungs-Positionsdaten (calc_edg) werden so gesteuert, dass jeder Rand der parallelen Daten (pdata) von n Bits an einer Position angeordnet wird, an welcher das Bit von „0“ auf „1“ wechselt. Aus diesem Grund ist jede Abtastposition der parallelen Daten (pdata) von n Bits eine Position, an welcher die Randabschätzungs-Positionsdaten (calc_edg) von „1“ auf „0“ wechseln. Durch Eingeben von Daten (vgl. Bezugszeichen B2 in 5), die durch Verbinden eines höchstwertigen Bits der Randabschätzungs-Positionsdaten (calc_edg) vor einem Takt und eines niedrigstwertigen Bits der aktuellen Randabschätzungs-Positionsdaten (calc_edg) mit einem Bit erhalten werden, welches ein Bit vor einem höchstwertigen Bit davon ist, und invertierten Randabschätzungs-Positionsdaten (calc_edg) (vgl. Bezugszeichen A2 in 5) in eine UND-Schaltung 23 und entsprechend gibt die UND-Schaltung 23 smple_point als eine Ausgabe aus, was jeweils eine Abtastposition der parallelen Daten (pdata) von n Bits repräsentiert.
Als Nächstes wird unter Bezugnahme auf 6 und 7 ein Beispiel für den Betrieb der Datenabtastungseinheit 15 der Datenwiederherstellungsschaltung 10 beschrieben, die in 1 veranschaulicht ist.
Die Phasenvergleichseinheit 14 vergleicht zuerst die Randpositionsdaten (edgdata) mit den Randabschätzungs-Positionsdaten (calc_edg), wodurch überwacht wird, ob die Phase der seriellen Daten vor- oder nacheilt. Da die Randabschätzungs-Positionsdaten (calc_edg) so gesteuert werden, dass ein idealer Rand an einer Position angeordnet wird, an welcher das Bit von „0“ auf „1“ wechselt, wird durch Eingeben der Randpositionsdaten (edgdata) und der Randabschätzungs-Positionsdaten (calc_edg) in die UND-Schaltung 24 „1“ an ein Signal up ausgegeben, welches ein Nacheilen repräsentiert, wenn der Rand nacheilt. Außerdem wird durch Eingeben der Randpositionsdaten (edgdata) und der invertierten Randabschätzungs-Positionsdaten (calc_edg) in die UND-Schaltung 25, die in 6 veranschaulicht ist, „1“ an ein Signal dn ausgegeben, welches ein Voreilen repräsentiert, wenn der Rand voreilt.
Wenn solche Signale up und dn direkt für das Phasensteuerungsverfahren verwendet werden, wird die Ansprechempfindlichkeit zu sehr erhöht und es besteht die Möglichkeit, empfindlich auf ein Rauschen, einen Jitter oder dergleichen zu reagieren, und somit ist ein Filterverfahren erforderlich. Zum Beispiel werden solche Signale ähnlich der Technologie, die in der oben beschriebenen JP 2006-262165 A offenbart wird, in einen Zähler 26 eingegeben und Phasensteuerungssignale cntup und cntdn werden zu einem Zeitpunkt ausgegeben, wenn die Signale mehrere Male eingegeben werden. Spezieller erhöht sich, wenn ein Signal up in den Zähler 26 eingegeben wird, der Wert des Zählers um Eins, und wenn ein Signal dn in den Zähler 26 eingegeben wird, verringert sich der Wert des Zählers um Eins. Dann, wenn der Wert des Zählers +8 wird, wird das Phasensteuerungssignal cntup ausgegeben und der Wert des Zählers wird auf Null zurückgestellt. Wenn andererseits der Wert des Zählers -8 wird, wird das Phasensteuerungssignal cntdn ausgegeben und der Wert des Zählers wird auf Null zurückgestellt. In dem Beispiel des Betriebs, der in 7 veranschaulicht ist, beträgt der Wert des Zählers -6, wenn zweite Daten ausgegeben werden, und das Signal dn wird dreimal eingegeben. Entsprechend wird im nächsten Takt der Wert des Zählers 26 -8-1, das Phasensteuerungssignal wird ausgegeben und der Wert des Zählers wird -1. Solche Phasensteuerungssignale cntup und cntdn werden in die oben beschriebene Randpositions-Berechnungseinheit 13 eingegeben und werden für das Phasensteuerungsverfahren verwendet.
Als Nächstes wird unter Bezugnahme auf 8 ein Beispiel für den Betrieb der Datenabtastungseinheit 15 der Datenwiederherstellungsschaltung 10 beschrieben, die in 1 veranschaulicht ist.
Die Datenabtastungseinheit 15 gibt die parallelen Daten (pdata), welche sich an einer Position eines Bits befinden, das einen Wert „1“ aufweist, in smple_point an Wiederherstellungsdaten (rdata) aus. Außerdem gibt die Datenabtastungseinheit 15 die Anzahl der Bits, die jeweils einen Wert „1“ aufweisen, in smple_point mit der auf „1“ gestellten Datenfreigabe (rdata_en) aus. Der Grund, warum sowohl die Wiederherstellungsdaten (rdata) als auch die Datenfreigabe (rdata_en) in dem Beispiel, das in 8 veranschaulicht ist, mit 6 Bits konfiguriert sind, ist, dass angenommen wird, dass die Datenabtastungseinheit auch bei einer anderen Datenrate der seriellen Kommunikation verwendet wird.

Claims

Datenwiederherstellungsschaltung, welche serielle Daten abtastet und Daten wiederherstellt, wobei die Datenwiederherstellungsschaltung umfasst: eine Überabtastungseinheit, welche serielle Daten, die durch serielle Kommunikation empfangen werden, unter Verwendung eines Takts, der eine höhere Frequenz als eine Kommunikationsrate der seriellen Daten aufweist, abtastet und parallele Daten von n Bits (hier ist n eine ganze Zahl von Zwei oder mehr) und einen anderen Takt ausgibt, der eine Frequenz aufweist, die 1/n der Frequenz des Taktes beträgt; eine Randerkennungseinheit, welche eine Randposition der parallelen Daten erkennt und die erkannte Randposition als Randdaten ausgibt; eine Randpositions-Berechnungseinheit, welche auf der Grundlage eines Phasensteuerungssignals, das von einer Phasenvergleichseinheit ausgegeben wird, eine nächste Randposition der von der Überabtastungseinheit ausgegebenen parallelen Daten schätzt, die geschätzte nächste Randposition als Randabschätzungs-Positionsdaten ausgibt und Daten, die durch Verschieben der Randabschätzungs-Positionsdaten um eine halbe Phase erhalten werden, als Abtastpositionsdaten ausgibt; die Phasenvergleichseinheit, welche die von der Randerkennungseinheit ausgegebenen Randdaten mit den von der Randpositions-Berechnungseinheit ausgegebenen Randabschätzungs-Positionsdaten vergleicht und das Phasensteuerungssignal ausgibt; und eine Datenabtastungseinheit, welche Daten aus den von der Überabtastungseinheit ausgegebenen parallelen Daten unter Verwendung von Informationen der von der Randpositions-Berechnungseinheit ausgegebenen Abtastpositionsdaten extrahiert und die extrahierten Daten als Wiederherstellungsdaten ausgibt, zusammen mit einer Datenfreigabe, welche die Gültigkeit der Wiederherstellungsdaten repräsentiert.
Datenwiederherstellungsschaltung nach Anspruch 1, wobei in der Überabtastungseinheit ein Hochgeschwindigkeitskommunikations-IP-Kern verwendet wird.