JP6885007B2 - 信号伝送装置、画像形成装置及び受信回路 - Google Patents

信号伝送装置、画像形成装置及び受信回路 Download PDF

Info

Publication number
JP6885007B2
JP6885007B2 JP2016181277A JP2016181277A JP6885007B2 JP 6885007 B2 JP6885007 B2 JP 6885007B2 JP 2016181277 A JP2016181277 A JP 2016181277A JP 2016181277 A JP2016181277 A JP 2016181277A JP 6885007 B2 JP6885007 B2 JP 6885007B2
Authority
JP
Japan
Prior art keywords
signal
frequency
unit
transmission
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016181277A
Other languages
English (en)
Other versions
JP2018046483A (ja
Inventor
石井 努
努 石井
浜田 勉
勉 浜田
坪田 浩和
浩和 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2016181277A priority Critical patent/JP6885007B2/ja
Publication of JP2018046483A publication Critical patent/JP2018046483A/ja
Application granted granted Critical
Publication of JP6885007B2 publication Critical patent/JP6885007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、信号伝送装置、画像形成装置及び受信回路に関する。
従来、ユニット間で通信を行う場合、各ユニットの制御クロックの周波数偏差をなくすため、通信データに重畳されたクロック信号を分離し、そのクロック信号に同期してデータをサンプリングするデータ再生回路が提案されている(例えば、特許文献1参照)。
特許文献1に記載されたデータ再生回路は、シリアルデータをサンプリングしてデータを再生するデータ再生回路であって、シリアル通信で受信したシリアルデータを前記シリアルデータの通信レートより高い周波数のクロックでサンプリングし、n(nは2以上の整数)ビットのパラレルデータと、前記クロックの1/nの周波数のクロックとを出力するオーバーサンプリング部と、前記パラレルデータのエッジ位置を検出し、エッジデータとして出力するエッジ検出部と、前記オーバーサンプリング部が出力する次回の前記パラレルデータのエッジ位置を位相比較部が出力する位相制御信号から予測し、エッジ予測位置データとして出力すると共に、前記エッジ予測位置データから半位相ずらしたデータをサンプリング位置データとして出力するエッジ位置計算部と、前記エッジ検出部が出力した前記エッジデータと、前記エッジ位置計算部が出力した前記エッジ予測位置データとを比較し、位相制御信号を出力する位相比較部と、前記オーバーサンプリング部が出力するパラレルデータから前記エッジ位置計算部が出力する前記サンプリング位置データによりデータの抽出を行い、リカバリデータとして、該データの有効性を示すデータイネーブルと共に出力する前記データサンプリング部と、を有する。
特開2016−72772号公報
信号を伝送する伝送路が長くなると、反射により信号波形に生じる欠損部分が大きくなり、そのために信号成分が減少し、オーバーサンプリングしても検出エラーになる場合がある。
本発明の目的は、信号を伝送する伝送路の長さが装置間で異なる場合に同一の倍率でオーバーサンプリングしても検出エラーの発生を抑制することができる信号伝送装置、画像形成装置及び受信回路を提供することにある。
[1]周波数Fsの信号を送信する送信回路と、
前記送信回路から伝送路を介して送信された前記信号を前記周波数Fsのn倍(n:1以上の整数)の周波数nFsでサンプリングして受信する受信回路と、を備え、
前記送信回路は、前記伝送路の長さが長くなるに従って小さくなる前記周波数Fsの信号を送信し、
前記受信回路は、前記伝送路の長さが長くなるに従って小さくなる前記周波数nFsで前記信号をサンプリングする、信号伝送装置。
[2]前記伝送路は、差動伝送路である、前記[1]に記載の信号伝送装置。
[3]前記伝送路は、電力線に前記信号を重畳させて伝送する、前記[1]又は[2]に記載の信号伝送装置。
[4]周波数Fsの第1の信号を送信する第1の送信部と、前記周波数Fsとは異なる周波数の第2の信号を送信する第2の送信部とを有する送信回路と、
前記送信回路の前記第1の送信部から第1の伝送路を介して送信された前記第1の信号をサンプリングして受信する第1の受信部と、前記送信回路の前記第2の送信部から第2の伝送路を介して送信された前記第2の信号からクロック信号を生成して前記第1の受信部に出力する第2の受信部とを有する受信回路とを備え、
前記送信回路の前記第1の送信部は、前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsの第1の信号を送信し、
前記受信回路の前記第1の受信部は、前記第2の受信部から出力された前記クロック信号から前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsのn倍(n:1以上の整数)の周波数nFsを生成し、前記周波数nFsで前記第1の信号をサンプリングする、信号伝送装置。
[5]前記送信回路の前記第2の送信部は、前記第2の信号に選択情報を含ませて送信し、
前記受信回路の前記第2の受信部は、前記第2の信号から前記クロック信号及び前記選択情報を抽出し、抽出した前記クロック信号から周波数が異なる複数のクロック信号を生成するとともに、抽出した前記選択情報に基づいて前記複数のクロック信号のうち選択した前記周波数nFsのクロック信号を前記第1の受信部に出力する、前記[4]に記載の信号伝送装置。
[6]周波数Fsの制御信号を送信する第1の送信部と、前記周波数Fsとは異なる周波数の画像データを送信する第2の送信部とを有するコントロール基板と、
前記コントロール基板の前記第1の送信部から第1の伝送路を介して送信された前記制御信号をサンプリングして受信する第1の受信部と、前記コントロール基板の前記第2の送信部から第2の伝送路を介して送信された前記画像データからクロック信号を生成して前記第1の受信部に出力する第2の受信部とを有し、前記画像データに基づいて露光装置を駆動する駆動基板とを備え、
前記コントロール基板の前記第1の送信部は、前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsの制御信号を送信し、
前記駆動基板の前記第1の受信部は、前記第2の受信部から出力された前記クロック信号から前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsのn倍(n:1以上の整数)の周波数nFsを生成し、前記周波数nFsで前記制御信号をサンプリングする、画像形成装置。
[7]伝送路を介して送信された、前記伝送路の長さが長くなるに従って小さくなる周波数Fsの信号を前記周波数Fsのn倍(n:1以上の整数)の周波数nFsでサンプリングして受信する受信部を備え、
前記受信部は、前記伝送路の長さが長くなるに従って小さくなる前記周波数nFsで前記信号をサンプリングする、受信回路。
[8]第1の伝送路を介して送信された、前記第1の伝送路の長さが長くなるに従って小さくなる周波数Fsの第1の信号を、クロック信号に同期してサンプリングして受信する第1の受信部と、
第2の伝送路を介して送信された前記周波数Fsとは異なる周波数の第2の信号を受信し、前記第2の信号からクロック信号を生成して前記第1の受信部に出力する第2の受信部とを備え、
前記第1の受信部は、前記第2の受信部から出力された前記クロック信号から前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsのn倍(n:1以上の整数)の周波数nFsを生成し、前記周波数nFsで前記第1の信号をサンプリングする、受信回路。
請求項1、7に係る発明によれば、信号を伝送する伝送路の長さが装置間で異なる場合に同一の倍率でオーバーサンプリングしても検出エラーの発生を抑制することができる。
請求項2に係る発明によれば、単線で信号を伝送する場合と比較してノイズの少ない信号を伝送することができる。
請求項3に係る発明によれば、電力とともに信号を伝送することができる。
請求項4、8に係る発明によれば、第2の信号に含まれるクロック信号からサンプリング周波数を生成することができる。
請求項5に係る発明によれば、選択情報を変えることでサンプリング周波数を変更することができる。
請求項6に係る発明によれば、制御信号を伝送する伝送路の長さが異なる場合でも同一の倍率でオーバーサンプリングしても検出エラーの発生を抑制することができる。
図1は、本発明の第1の実施の形態に係る画像形成装置の概略の構成例を示す図である。 図2は、第1の実施の形態に係る画像形成制御部の概略の構成例を示す図である。 図3は、PLCマスター部の概略の構成を示すブロック図である。 図4(a)、(b)は、PLCマスター部が生成するパケットのフォーマットの一例を説明するための図である。 図5は、電力分岐線を介して送信される制御信号の一例を示し、(a)は、電力分岐線の長さが比較的短い場合の信号波形を示す図、(b)は、電力分岐線の長さが比較的長い場合の信号波形を示す図、(c)は、(b)の場合において駆動周波数Fs及びサンプリング周波数nFsを変更した場合の信号波形を示す図である。 図6は、本発明の第2の実施の形態に係る画像形成制御部の概略の構成例を示す図である。
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る画像形成装置の概略の構成例を示す図である。この画像形成装置1は、原稿から原稿画像を読み取る図示しない画像読取部と、画像読取部によって読み取られた原稿画像を用紙Pに印刷する画像形成部2と、ピックアップロール31によって取り出した用紙Pを画像形成部2に供給するトレイ部3とを備える。用紙Pは記録媒体の一例である。
画像形成部2は、電子写真方式によって原稿画像を用紙Pに印刷するものであり、循環移動する無端状の中間転写ベルト20と、中間転写ベルト20にイエロー(Y),マゼンダ(M),シアン(C),ブラック(K)の各色のトナー画像を一次転写する第1乃至第4の画像形成ユニット21Y、21M、21C、21Kと、画像データに基づいて変調された光ビームを第1乃至第4の画像形成ユニット21Y、21M、21C、21Kの感光体ドラム210を露光することにより感光体ドラム210上に静電潜像を形成するLEDプリントヘッド(LPH)22とを備えている。LPH22は、露光装置の一例である。なお、露光装置として、LPHの他に、レーザダイオード(LD)を光源とする走査書き込み装置や、LDを主走査方向に沿って複数個配列したLDアレイなどを用いてもよい。
LPH22は、LED(発光ダイオード)が主走査方向に沿って複数個配列されたLEDアレイと、LEDアレイとLED駆動回路が実装されたLED基板261Y、261M、261C、261K(これらを総称するときは「LED基板261」という。)と、LEDアレイから出射される光ビームを感光体ドラム210上に結像させるレンズアレイとを備える。
各画像形成ユニット21Y、21M、21C、21Kは、感光体ドラム210と、感光体ドラム210の表面を一様に帯電する帯電器と、感光体ドラム210の表面にLPH22によって形成された静電潜像を各色のトナーで現像してトナー画像を形成する現像器と、中間転写ベルト20を感光体ドラム210に押し付ける一次転写ローラとを有している。
中間転写ベルト20は、複数のローラ23A、23B、23Cに張設され、いずれかのローラ23A、23B、23Cからのトルクによって循環移動する。
また、画像形成部2は、中間転写ベルト20を挟んでローラ23Cと対向する位置に配置され、中間転写ベルト20上に形成されたトナー画像をトレイ部3から供給された用紙Pに二次転写する二次転写ローラ24と、用紙Pに転写されたトナー画像を用紙P上に定着する定着ユニット25とを備えている。
また、画像形成部2は、画像形成動作を制御する画像形成制御部26を備える。画像形成制御部26は、コントローラ基板260と、複数のLED基板261とを備える。コントローラ基板260は、送信回路の一例である。LED基板261は、受信回路の一例である。コントローラ基板260及びLED基板261は、信号伝送装置の一例である。
(画像形成制御部の構成)
図2は、第1の実施の形態に係る画像形成制御部26の概略の構成例を示す図である。図2に示すように、コントローラ基板260とLED基板261とは、差動伝送路としての一対の電力分岐線121と、差動伝送路としての一対の第2の線路16とによって接続されている。図2中、122はグランド線、19、27はコネクタである。一対の電力分岐線121は、第1の伝送路の一例である。一対の第2の線路16は、第2の伝送路の一例である。
(コントローラ基板の構成)
コントローラ基板260には、PLC(Power Line Communication)技術によって通信を行うPLCマスター部10と、Y、M、C、Kの各色ごとに設けられ、V−by−One(登録商標)技術によって通信を行う複数のV−by−One送信部11と、電源(例えば12V、0.24A)が供給される電力供給部12とを備える。PLCマスター部10は、第1の送信部の一例である。V−by−One送信部11は、第2の送信部の一例である。
電力供給部12は、差動信号が電力供給部12側に伝送されないようにするため、コイルLを介して第1の線路14に接続されている。第1の線路14には、直流成分をカットするためのコンデンサCが挿入されている。
差動伝送路13は、一対の第1の線路14と、一対の第1の線路14に一対の電力供給部12からの電力線が結合するとともに、一対の第1の線路14を分岐させる結合部15と、結合部15によって分岐された複数対の電力分岐線121とを備える。
結合部15は、電力供給部12からの電力線が差動伝送路13と結合する部分であり、第1の線路14が複数対の電力分岐線121に分岐される部分でもある。
PLCマスター部10は、例えば、特定用途向け集積回路(ASIC:Application Specific Integrated Circuit)や再構成可能回路(FPGA:Field Programmable Gate Array)によって構成される。PLCマスター部10は、低速(例えば10MHz〜25MHz)の駆動周波数Fsで生成したデジタルの制御信号(例えば補正信号)を電力供給部12からの電力線に重畳させ、電力分岐線121を使い、各LED基板261Y、261M、261C、261Kに送信する。また、PLCマスター部10は、電力分岐線121の長さに応じて異なる駆動周波数Fsの制御信号をパケット化してシリアル送信する。但し、コントローラ基板260から個々のLED基板261への電力分岐線121の長さは多少変わるが、制御信号の駆動周波数Fsは同一としている。駆動周波数Fsは、画像形成装置1間で電力分岐線121の長さが長くなるに従って小さくなる。このため、サンプリング周波数nFsも画像形成装置1間で電力分岐線121の長さが長くなるに従って小さくなる。制御信号は、第1の信号の一例である。
V−by−One送信部11は、図示しない画像読取部から送信された画像データに基づいてY、M、C、Kの各色成分の画像データを生成し、生成した画像データにクロック信号、ID信号等を重畳させて駆動周波数Fsとは異なる周波数、例えば高速の周波数F(例えば約1GHz)で差動信号として一対の第2の線路16を介して対応するLED基板261にシリアル送信する。一対の第2の線路16には、直流成分をカットするためのコンデンサCが挿入されている。画像データは、第2の信号の一例である。
(LED基板)
LED基板261Y、261M、261C、261Kは、コントローラ基板260からのY、M、C又はKの色成分の画像データに基づいてLED駆動信号を生成し、LED駆動信号でLPH22を駆動する。LED基板261は、制御信号等のデータが書き込まれるEPROM40と、PLC技術によって通信を行うPLCスレーブ部29と、V−by−One技術によって通信を行うV−by−One受信部41とを備える。LED基板261には、コントローラ基板260から制御信号が電力分岐線121を介して一対の第1の線路42に送信される。PLCスレーブ部29は、第1の受信部の一例である。V−by−One受信部41は、第2の受信部の一例である。
V−by−One受信部41は、V−by−One送信部11から送信された画像データを含むシリアルデータをパラレルデータに変換し、画像データ、クロック信号及びID信号を抽出する。V−by−One受信部41は、抽出したクロック信号及びID信号をPLCスレーブ部29に出力する。PLCスレーブ部29に出力するクロック信号は、例えば、駆動周波数Fs(例えば、25MHz)、又は駆動周波数Fs(例えば、10MHz)のn倍(例えば4倍)、すなわちサンプリング周波数nFs(例えば、40MHz)で送信される。なお、他の周波数のクロック信号をPLCスレーブ部29に出力してもよい。
PLCスレーブ部29は、V−by−One受信部41からID信号、クロック信号が出力される。PLCスレーブ部29は、PLCマスター部10から送信された駆動周波数Fsの制御信号を、V−by−One受信部41から送信されたクロック信号から生成したサンプリング周波数nFs(n:1以上の整数)でサンプリンプする。例えば、V−by−One受信部41から駆動周波数Fsのクロック信号が出力され場合、その駆動周波数Fsをn倍したサンプリング周波数nFsを生成する。また、V−by−One受信部41からサンプリング周波数nFsのクロック信号が出力された場合、そのクロック信号からサンプリング周波数nFsを生成する。すなわち、PLCスレーブ部29は、電力分岐線121の長さに応じて異なるサンプリング周波数nFsで制御信号に対してn倍(例えば4倍)のオーバーサンプリングを行う。PLCスレーブ部29は、4倍のオーバーサンプリングの結果、3つ以上がハイならば制御信号は「1」と判定し、それ以外の場合は「0」と判定する。なお、オーバーサンプリングの倍率は、4倍に限られず他の倍率でもよい。
(PLCマスター部の構成)
図3は、PLCマスター部10の概略の構成を示すブロック図である。メモリ空間100と、パケット生成部101と、BP(Bi-Phase)符号によるBP符号化部102と、パラレルデータをシリアルデータに変換するパラレル/シリアル変換部103と、双方向バッファ104と、ビットロック105と、BP復号部106と、パケット解釈部107とを備える。なお、PLCスレーブ部29もPLCマスター部10に対応した構成を有している。
(パケットフォーマット)
図4(a)、(b)は、PLCマスター部10が生成するパケットフォーマットの一例を説明するための図である。PLCマスター部10が送受信するパケット110は、図4(a)に示すように、ヘッダ(1)、ヘッダ(2)、ペイロード、CRCから構成されている。ヘッダ(1)は、CMD、スレーブID、Lengthから構成され、またヘッダ(2)は、データのアドレスから構成される。パケット110は、ライト要求の場合は、ヘッダ(1)、ヘッダ(2)、ペイロード、CRCから構成され、リード要求の場合は、ヘッダ(1)、ヘッダ(2)、CRCから構成され、リード応答の場合は、ヘッダ(1)、ペイロード、CRCから構成される。図4(b)にパケットの一例を示す。
(第1の実施の形態の動作)
図5は、電力分岐線121を送信される制御信号の一例を示す。(a)は、電力分岐線121の長さが比較的短い場合の信号波形を示し、(b)は、電力分岐線121の長さが比較的長い場合の信号波形を示し、(c)は、(b)の場合において駆動周波数Fs及びサンプリング周波数nFsを変更した場合の信号波形を示す。
電力分岐線121の長さが比較的短い場合は、図5(a)に示すように、制御信号の信号波形50に現れる反射による欠損部51aは小さい。このため、周期taで4倍のオーバーサンプリングを行うと、4つのサンプリング点A〜Aのうち、最初のサンプリング点Aでは信号レベルが閾値Thよりも小さいため、ロー(L)となり、他の3つのサンプリング点A、A、Aでは信号レベルが閾値Th以上であるのでハイ(H)となり、制御信号は「1」と正しく判定することができる。
電力分岐線121の長さが比較的長い場合は、図5(b)に示すように、制御信号の信号波形50に現れる反射による欠損部51bは大きい。このため、周期tbで4倍のオーバーサンプリングを行うと、4つのサンプリング点B〜Bのうち、前半の2つサンプリング点B、Bでは信号レベルが閾値Thよりも小さいため、ロー(L)となり、後半の2つのサンプリング点B、Bでは信号レベルが閾値Th以上であるため、ハイ(H)となり、制御信号は「0」と誤判定になる。
そこで、本実施の形態では、電力分岐線121の長さが比較的長い場合は、図5(c)に示すように、サンプリングの周期tcを長くして4倍のオーバーサンプリングを行うと、4つのサンプリング点C〜Cのうち、最初のサンプリング点Cのみがロー(L)となり、残りの3つのサンプリング点C、C、Cではハイ(H)となり、制御信号は「1」と正しく判定することができる。
[第2の実施の形態]
図6は、本発明の第2の実施の形態に係る画像形成制御部の概略の構成例を示す図である。本実施の形態は、第1の実施の形態とは、V−by−One送信部11の機能と、LED基板261に選択部43を付加して点が異なる。以下、第1の実施の形態と異なる点を中心に説明する。
本実施の形態のV−by−One送信部11は、画像データにID信号、クロック信号、及びクロック信号を選択する選択情報を含ませてLED基板261に送信する。
V−by−One受信部41は、V−by−One送信部11から送信された画像データを含むシリアルデータをパラレルデータに変換し、画像データ、クロック信号、ID信号及び選択情報を抽出する。V−by−One受信部41は、クロック信号及び選択情報を選択部43に出力するとともに、ID信号をPLCスレーブ部29に出力する。
選択部43は、出力されたクロック信号から周波数が異なる複数のクロック信号を生成するとともに、出力された選択情報に基づいて複数のクロック信号のうち選択した周波数nFsのクロック信号をPLCスレーブ部29に出力する。V−by−One受信部41及び選択部43は、第2の受信部の一例である。
なお、本発明の実施の形態は、上記実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲内で種々に変形、実施が可能である。
1…画像形成装置、2…画像形成部、3…トレイ部、10…PLCマスター部、
11…V−by−One送信部、12…電力供給部、13…差動伝送路、
14…第1の線路、15…結合部、16…第2の線路、19…コネクタ、
20…中間転写ベルト、21Y、21M、21C、21K…画像形成ユニット、
23A、23B、23C…ローラ、24…二次転写ローラ、25…定着ユニット、
26…画像形成制御部、27…コネクタ、29…PLCスレーブ部、
31…ピックアップロール、41…V−by−One受信部、
42…第1の線路、43…選択部、
50…信号波形、51a、51b…欠損部、
100…メモリ空間、101…パケット生成部、102…符号化部、
103…シリアル変換部、104…双方向バッファ、105…ビットロック、
106…復号部、107…パケット解釈部、110…パケット、
121…電力分岐線、210…感光体ドラム、260…コントローラ基板、
261、261Y、261M、261C、261K…LED基板、
P…用紙

Claims (8)

  1. 周波数Fsの信号を送信する送信回路と、
    前記送信回路から伝送路を介して送信された前記信号を前記周波数Fsのn倍(n:1以上の整数)の周波数nFsでサンプリングして受信する受信回路と、を備え、
    前記送信回路は、前記伝送路の長さが長くなるに従って小さくなる前記周波数Fsの信号を送信し、
    前記受信回路は、前記伝送路の長さが長くなるに従って小さくなる前記周波数nFsで前記信号をサンプリングする、
    信号伝送装置。
  2. 前記伝送路は、差動伝送路である、
    請求項1に記載の信号伝送装置。
  3. 前記伝送路は、電力線に前記信号を重畳させて伝送する、
    請求項1又は2に記載の信号伝送装置。
  4. 周波数Fsの第1の信号を送信する第1の送信部と、前記周波数Fsとは異なる周波数の第2の信号を送信する第2の送信部とを有する送信回路と、
    前記送信回路の前記第1の送信部から第1の伝送路を介して送信された前記第1の信号をサンプリングして受信する第1の受信部と、前記送信回路の前記第2の送信部から第2の伝送路を介して送信された前記第2の信号からクロック信号を生成して前記第1の受信部に出力する第2の受信部とを有する受信回路とを備え、
    前記送信回路の前記第1の送信部は、前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsの第1の信号を送信し、
    前記受信回路の前記第1の受信部は、前記第2の受信部から出力された前記クロック信号から前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsのn倍(n:1以上の整数)の周波数nFsを生成し、前記周波数nFsで前記第1の信号をサンプリングする、
    信号伝送装置。
  5. 前記送信回路の前記第2の送信部は、前記第2の信号に選択情報を含ませて送信し、
    前記受信回路の前記第2の受信部は、前記第2の信号から前記クロック信号及び前記選択情報を抽出し、抽出した前記クロック信号から周波数が異なる複数のクロック信号を生成するとともに、抽出した前記選択情報に基づいて前記複数のクロック信号のうち選択した前記周波数nFsのクロック信号を前記第1の受信部に出力する、
    請求項4に記載の信号伝送装置。
  6. 周波数Fsの制御信号を送信する第1の送信部と、前記周波数Fsとは異なる周波数の画像データを送信する第2の送信部とを有するコントロール基板と、
    前記コントロール基板の前記第1の送信部から第1の伝送路を介して送信された前記制御信号をサンプリングして受信する第1の受信部と、前記コントロール基板の前記第2の送信部から第2の伝送路を介して送信された前記画像データからクロック信号を生成して前記第1の受信部に出力する第2の受信部とを有し、前記画像データに基づいて露光装置を駆動する駆動基板とを備え、
    前記コントロール基板の前記第1の送信部は、前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsの制御信号を送信し、
    前記駆動基板の前記第1の受信部は、前記第2の受信部から出力された前記クロック信号から前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsのn倍(n:1以上の整数)の周波数nFsを生成し、前記周波数nFsで前記制御信号をサンプリングする、
    画像形成装置。
  7. 伝送路を介して送信された、前記伝送路の長さが長くなるに従って小さくなる周波数Fsの信号を前記周波数Fsのn倍(n:1以上の整数)の周波数nFsでサンプリングして受信する受信部を備え、
    前記受信部は、前記伝送路の長さが長くなるに従って小さくなる前記周波数nFsで前記信号をサンプリングする、
    受信回路。
  8. 第1の伝送路を介して送信された、前記第1の伝送路の長さが長くなるに従って小さくなる周波数Fsの第1の信号を、クロック信号に同期してサンプリングして受信する第1の受信部と、
    第2の伝送路を介して送信された前記周波数Fsとは異なる周波数の第2の信号を受信し、前記第2の信号からクロック信号を生成して前記第1の受信部に出力する第2の受信部とを備え、
    前記第1の受信部は、前記第2の受信部から出力された前記クロック信号から前記第1の伝送路の長さが長くなるに従って小さくなる前記周波数Fsのn倍(n:1以上の整数)の周波数nFsを生成し、前記周波数nFsで前記第1の信号をサンプリングする、
    受信回路。
JP2016181277A 2016-09-16 2016-09-16 信号伝送装置、画像形成装置及び受信回路 Active JP6885007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016181277A JP6885007B2 (ja) 2016-09-16 2016-09-16 信号伝送装置、画像形成装置及び受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016181277A JP6885007B2 (ja) 2016-09-16 2016-09-16 信号伝送装置、画像形成装置及び受信回路

Publications (2)

Publication Number Publication Date
JP2018046483A JP2018046483A (ja) 2018-03-22
JP6885007B2 true JP6885007B2 (ja) 2021-06-09

Family

ID=61695145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016181277A Active JP6885007B2 (ja) 2016-09-16 2016-09-16 信号伝送装置、画像形成装置及び受信回路

Country Status (1)

Country Link
JP (1) JP6885007B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012032B2 (ja) * 2001-11-20 2007-11-21 キヤノン株式会社 データ通信装置
US7296203B2 (en) * 2005-10-11 2007-11-13 Advantest Corporation Test apparatus, program and recording medium
JP6273679B2 (ja) * 2013-03-04 2018-02-07 株式会社リコー 送受信システム、送受信方法及び受信装置
JP5883101B1 (ja) * 2014-09-29 2016-03-09 ファナック株式会社 データ再生回路

Also Published As

Publication number Publication date
JP2018046483A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
JP4937049B2 (ja) カラー画像形成装置、濃度ずれ補正方法および濃度ずれ補正プログラム
US8570355B2 (en) Optical writing unit and image forming apparatus for performing enhanced optical writing
JP6885007B2 (ja) 信号伝送装置、画像形成装置及び受信回路
JP2008137237A (ja) 画像形成装置および画像形成方法
JP2008068459A (ja) 画像形成装置および画像形成方法
JP5017973B2 (ja) 画像形成装置および画像形成方法
JP2009051086A (ja) 画像形成装置および画像処理方法
JP2008141425A (ja) 通信装置および通信方法
JP2008055752A (ja) 画像形成装置および画像形成方法
JP2008062466A (ja) 画像形成装置および画像形成方法
JP5278074B2 (ja) 画像形成装置、画像形成方法およびプログラム
JP4250575B2 (ja) カラー画像形成装置
JP2008137234A (ja) 画像形成装置および画像形成方法
JP2008055751A (ja) 画像形成装置および画像形成方法
JP2008068407A (ja) 画像形成装置および画像形成方法
JP4277913B2 (ja) 画像形成装置及びデータ通信方法
KR101213698B1 (ko) 화상형성장치 및 그 신호전송방법
JP5678459B2 (ja) 画像形成装置
JP2017228986A (ja) データ転送方法及びデータ転送システム
JP2008137236A (ja) 画像形成装置および画像形成方法
JP2000289251A (ja) 画像形成装置
JP2008137235A (ja) 画像形成装置および画像形成方法
JP2008137238A (ja) 画像形成装置および画像形成方法
JP2010023406A (ja) 画像形成装置
JP6471560B2 (ja) 書込制御装置及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6885007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150