DE4410563A1 - Digitale Datenentscheidungsvorrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorrichtung zum Kombinie­ ren von digitalen Daten aus einer Vielzahl von Quellen in einen einzelnen Datenstrom gemäß dem Oberbegriff des Anspruchs 1.

Es ist oft notwendig oder erwünscht, asynchrone Daten aus unterschiedlichen Datenquellen in einen einzelnen Datenstrom zu­ sammenzuführen, wobei Abtastungen in dem kombinierten Datenstrom mit einer konstanten Rate auftreten. Beispielsweise beim Forma­ tieren komprimierter Videodaten gemäß einem bestimmten Protokoll kann eine Zustandsvorrichtung verwendet werden, um eine Formatie­ rung solcher Daten zu steuern. In Abhängigkeit von den Systemer­ fordernissen kann es notwendig werden, den laufenden Betriebszu­ stand der Zustandsvorrichtung wiederherzustellen. Dies kann da­ durch bewirkt werden, daß ein bestimmtes Codewort in den Ein­ gangsdatenstrom eingeführt wird, den die Zustandsvorrichtung ver­ arbeitet. Das bestimmte Codewort kann durch eine System-Mikropro­ zessor-Steuervorrichtung geliefert werden, die asynchron mit den Daten arbeitet, die in den Formatbildner eingegeben werden.

Der Erfindung liegt die Aufgabe zugrunde, die eingangs ge­ nannte Vorrichtung zu verbessern.

Die gestellte Aufgabe wird bei einer gemäß dem Oberbegriff des Anspruchs 1 ausgebildeten Vorrichtung mit den im Kennzeichen des Anspruchs 1 angegebenen Merkmalen gelöst.

Bei der vorliegenden Erfindung handelt es sich um eine Daten­ entscheidungsvorrichtung zum Kombinieren von Daten aus einer Vielzahl von Datenwegen, wobei die Daten aus den entsprechenden Datenwegen durch entsprechende Taktsignale asynchron und mit ver­ schiedenen Raten getaktet werden. Die entsprechenden Datenwege sind mit entsprechenden Eingangsanschlüssen eines Multiplexers verbunden. Der Ausgang des Multiplexers wird einem Register vom "D"-Typ zugeführt, dessen Takt-Eingangsanschluß eines der ent­ sprechenden Taktsignale zugeführt wird. Das Register vom D-Typ liefert das kombinierte Datensignal.

Die entsprechenden Taktsignale werden einer logischen Anord­ nung gemäß einer Wichtigkeits-Rangordnung der entsprechenden Datenwege zugeführt. Die Steuersignale setzen den Multiplexer in einen Zustand, Datenabtastungen von den entsprechenden Datenwegen gemäß der errichteten Rangordnung zu liefern. Die logische Anord­ nung ist so aufgebaut, daß der Multiplexer auf einen unterschied­ lichen Datenweg bei einem vorgegebenen Übergang des Taktsignals für diesen Datenweg umschaltet und auf den zuvor angeschlossenen Datenweg bei dem nächsten vorgegebenen Übergang des Taktsignals zurückschaltet, das dem zuvor angeschlossenen Datenweg zugeordnet ist.

Die Erfindung wird nachfolgend anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. In den Zeichnungen stellen dar:

Fig. 1, 3 und 4 Blockschaltbilder einer die vorliegende Erfindung verkörpernden Datenentschei­ dungsvorrichtung;

Fig. 2 System-Wellenformen, die zur Beschreibung der Erfindung nützlich sind.

Gemäß Fig. 1 und 2 wird ein erstes Datensignal "DATA IN 1", anschließend Data 1 genannt, das mit einer Abtastrate auftritt, die durch ein Taktsignal CLOCK 1 bestimmt ist, einem ersten Ein­ gangsanschluß 10 eines Multiplexers 13 zugeführt. Ein zweites Datensignal "DATA IN 2", nachfolgend Data 2 genannt, das mit einer Abtastrate auftritt, die durch ein weiteres Taktsignal CLOCK 2 bestimmt ist, wird dem Daten-Eingangsanschluß 11 einer Latch-Anordnung vom D-Typ oder einem Register 12 zugeführt, des­ sen Ausgang mit einem zweiten Eingangs-Anschluß des Multiplexers 13 verbunden ist. Die von dem Multiplexer gelieferten Ausgangsda­ ten werden dem Daten-Eingangsanschluß einer Latch-Anordnung vom D-Typ oder einem Register 14 zugeführt. Das Register 14 liefert das wahlweise kombinierte Ausgangssignal.

Bei diesem Beispiel hat das Signal Data 2 Priorität gegenüber dem Signal Data 1 und tritt sporadisch auf. Vom Taktsignal CLOCK 2 wird angenommen, daß es Auslöseimpulse liefert, die eine gerin­ gere Dauer haben als eine Periode des Taktsignals CLOCK 1, und die während des Vorhandenseins von Datenworten des Signals Data 2 auftreten. Die Mehrheit der zu verarbeitenden Daten an sich tritt im Signal Data 1 auf. Die entsprechenden Signale Data 1, Data 2, CLOCK 1 und CLOCK 2 sind als entsprechend bezeichnete Wellenfor­ men in Fig. 2 veranschaulicht.

Die Latch-Vorrichtungen vom D-Typ sind so ausgebildet, daß sie an ihren entsprechenden "D" oder Daten-Eingangsanschlüssen vorhandene neue Daten unmittelbar vor der Zuführung eines anstei­ genden Übergangs eines ihren entsprechenden "C"- oder Takt-Ein­ gangsanschlüssen zugeführten Taktsignals laden und speichern. Es sei bemerkt, daß bei diesem Beispiel angenommen ist, daß die Da­ tenabtastungen von Data 1 und Data 2 Parallel-Bit-Datenabtastun­ gen sind, und von den Latch-Vorrichtungen 12 und 14 wird angenom­ men, daß sie wie eine Vielzahl von parallelen Ein-Bit-Vorrichtun­ gen sind. Abtastungen des Signals Data 2 werden in die Latch- Vorrichtung 12 bei den ansteigenden oder vorderen Übergängen des Signals CLOCK 2 eingeklinkt. Von dem Multiplexer 13 gelieferte Abtastungen werden in die Latch-Vorrichtung 14 bei den ansteigen­ den oder vorderen Übergängen des Signals CLOCK 1 eingeklinkt.

Der Multiplexer 13 wird durch eine XOR-Schaltung 15 in den Zustand versetzt, normalerweise das Signal Data 1 durchzulassen und bei Auftreten eines Impulses des Signals CLOCK 2 das Signal Data 2 durchzulassen. Es sei bemerkt, daß das Element 15 ein XOR oder ein XNOR sein kann, ohne den Betrieb des Systems zu beein­ flussen, solange die Eingangs-Abtastungen den Multiplexer-Ein­ gangsanschlüssen zugeführt werden, so daß der Multiplexer norma­ lerweise das Signal Data 1 durchläßt.

Erste und zweite Einzel-Bit-Latch-Vorrichtungen 17 und 18 vom D-Typ sind in Kaskade mit dem "Q"-Ausgangsanschluß der Latch-Vor­ richtung 17 verbunden, der mit dem "D"-Eingangsanschluß der Latch-Vorrichtung 18 verbunden ist. Der "Q"-Ausgangsanschluß der Latch-Vorrichtung 18 ist mit dem "D"-Wellen-Eingangsanschluß der Latch-Vorrichtung 17 über einen Inverter 16 verbunden. Das Takt­ signal CLOCK 2 wird dem Takt-Eingangsanschluß der Latch-Vorrich­ tung 17 zugeführt, und das Taktsignal CLOCK 1 wird dem Takt-Ein­ gangsanschluß der Latch-Vorrichtung 18 zugeführt. Die "Q"-Aus­ gangsanschlüsse der Latch-Vorrichtungen 17 und 18 sind mit ent­ sprechenden Eingangsanschlüssen des XOR-Gatters 15 verbunden.

Bei den gegebenen vorangegangenen Bedingungen werden neue Daten in die Latch-Vorrichtung 17 selten relativ zu der Taktrate des Taktsignals CLOCK 1 eingetaktet. Wenn man somit annimmt, daß die Latch-Vorrichtung 17 eine logische Null vor der Zeit to spei­ chert, wird diese logische Null wiederholt in die Latch-Vorrich­ tung 18 durch entsprechende Impulse des der Latch-Vorrichtung 18 zugeführten Taktsignals CLOCK 1 eingetaktet. Daher haben die bei­ den Latch-Vorrichtungen 17 und 18 denselben Ausgangszustand vor der Zeit to, und das XOR 15 hat einen logischen Null-Ausgangszu­ stand, wobei dieser logische Null-Ausgangszustand den Multiplexer 13 in den Zustand versetzt, Data 1 durchzulassen. Zur Zeit to tritt ein Impuls des Taktsignals CLOCK 2 gleichzeitig mit einer Abtastung des Signals Data 2 auf. Der vordere Übergang des Impul­ ses von CLOCK 2 lädt den invertierten Ausgang von der Latch-Vor­ richtung 18 in die Latch-Vorrichtung 17. Von dem vorderen Über­ gang von CLOCK 2 bis zum nächsten vorderen Übergang von CLOCK 1 (wenn der geänderte Ausgang der Latch-Vorrichtung 17 in die Latch-Vorrichtung 18 geladen wird) haben die beiden Latch-Vor­ richtungen 17 und 18 einen unterschiedlichen Ausgangszustand, und das XOR-Gatter besitzt den Ausgangszustand einer logischen Eins. Dieser Ausgangszustand einer logischen Eins setzt den Multiplexer 13 in einen Zustand, das Signal Data 2 durchzulassen. Unmittelbar nach dem nächsten Übergang von CLOCK 1 haben die Latch-Vorrich­ tungen 17 und 18 erneut gleiche Ausgangszustände (beide logisch hoch), wobei XOR eine logische Null aufweist und der Multiplexer erneut in den Zustand versetzt wird, das Signal Data 1 durchzu­ lassen. Das wahlweise kombinierte Ausgangs-Datensignal ist in Fig. 2 als "DATA OUT" veranschaulicht.

Es ist ersichtlich, daß die Ausgangsdaten "DATA OUT", die von der Latch-Vorrichtung 14 geliefert werden, synchron mit dem Mehr­ heitssignal Data 1 sind, aber daß das Signal Data 2 stets Priori­ tät besitzt.

Fig. 3 ist eine Variante der Anordnung von Fig. 1 , die in ähnlicher Weise und entsprechend den Wellenformen von Fig. 2 arbeitet. Die einzigen baulichen unterschiede bestehen darin, daß der Inverter 16 von Fig. 1 entfallen ist und seine Funktion dadurch vorgesehen wird, daß der "Q"-Ausgang (anstelle des "Q"- Ausgangs) der Latch-Vorrichtung 17 mit dem "D"-Eingang der Latch- Vorrichtung 18 und einem der Eingangsanschlüsse des XOR 15 ver­ bunden ist.

Fig. 4 ist eine weitere Variante, die dem Ausführungsbeispiel von Fig. 3 ähnlich ist. In Fig. 4 ist jedoch eine zusätzliche Latch-Vorrichtung 23 zwischen den Latch-Vorrichtungen 17 und 18 angeordnet. Die Latch-Vorrichtung 23 ist so ausgebildet, daß sie neue Daten bei den fallenden oder hinteren Übergängen des Takt­ signals CLOCK 1 verriegelt. Die Hinzufügung der Latch-Vorrichtung 23 stellt sicher, daß das XOR den logischen Ausgangszustand einer Eins während einer Hälfte der Periode von CLOCK 1 einnimmt, um Zeitfehler zu beseitigen. Diese Anordnung erfordert jedoch, daß die Abtastungen des Signals Data 2 eine Dauer haben, die wenig­ stens gleich dem Eineinhalbfachen der Dauer der Periode des Si­ gnals CLOCK 1 ist.

Es sind alternative Anordnungen möglich, um Zeitfehler zu verhindern. Beispielsweise kann in der Schaltung von Fig. 4 die Latch-Vorrichtung 23 durch eine RC-Schaltung ersetzt werden. Dies bedeutet, daß ein Reihen-Widerstand zwischen den Ausgang der Latch-Vorrichtung 17 und den Eingang der Latch-Vorrichtung 18 und eine Parallel-Kapazität zwischen den Eingang der Latch-Vorrich­ tung 18 und einen Punkt festen Potentials geschaltet werden kann. Der XOR-Eingangsanschluß wird mit der Verbindung von Widerstand und Kapazität verbunden. Die Zeitkonstante der RC-Elemente wird so gewählt, daß sie größer ist als die Übergangszeit der Daten von der Latch-Vorrichtung 12 durch den Multiplexer 13 zu dem Eingang der Latch-Vorrichtung 14.

Eine weitere alternative Anordnung in bezug auf die Schaltung von Fig. 3 ist die Verwendung einer durchlässigen Latch-Vorrich­ tung anstelle der Latch-Vorrichtung 17. Unter einer durchlässigen Latch-Vorrichtung wird dabei eine solche verstanden, die ihrem Daten-Eingangsanschluß zugeführte Daten zu ihrem Ausgangsanschluß für die Dauer durchläßt, während der ein Takt- oder Auslösesignal zugeführt wird, und die danach die ihrem Eingangsanschluß zuge­ führten Daten unmittelbar vor Entfernung des Takt- oder Auslöse­ signals verriegelt. Latch-Anordnungen des Typs MM74HC75, die von National Semiconductor in Santa Clara, Californien, hergestellt werden, sind für diese Anwendung geeignet. Es sei jedoch bemerkt, daß die Verwendung von durchlässigen Latch-Vorrichtungen zur Ver­ hinderung von Zeitfehlern in dieser Situation erfordert, daß die Impulse des Signals CLOCK 2 eine längere Dauer haben als eine Periode des Signals CLOCK 1.

Claims (3)

1. Vorrichtung zum wahlweisen nicht-additiven Kombinieren von Datensignalen aus getrennten Datenwegen, wobei die Datensignale aus den entsprechenden Datenwegen mit unterschiedlichen Abtast­ raten auftreten, die durch entsprechende zugeordnete Taktsignale bestimmt sind und asynchron sind, wobei die Vorrichtung umfaßt:
erste und zweite Datenwege zur Erzeugung der getrennten Da­ tensignale; und
eine Quelle für erste und zweite Taktsignale, die jeweils abgetasteten Signalen zugeordnet sind, die in den ersten und zweiten Datenwegen verfügbar sind; gekennzeichnet durch:
einen Multiplexer (13) mit einem ersten, mit dem ersten Da­ tenweg verbundenen Eingangsanschluß, einem zweiten, mit dem zwei­ ten Datenweg verbundenen Eingangsanschluß, einem Steuereingangs­ anschluß und einem Ausgangsanschluß;
Mittel (14), die mit dem Ausgangsanschluß des Multiplexers verbunden sind und auf das erste Taktsignal ansprechen, um das Signal abzutasten, das von dem Multiplexer erzeugt wird, um nicht-additiv kombinierte Abtastungen synchron mit Abtastungen eines aus dem ersten Datenweg verfügbaren Datensignals zu erzeu­ gen; und
logische Mittel (17, 18, 16, 15) zum Empfang des ersten und zweiten Taktsignals, die auf das zweite Taktsignal ansprechen, um die Erzeugung eines Steuersignals auszulösen, und die auf das erste Taktsignal ansprechen, um die Erzeugung des Steuersignals zu beenden, und wobei das Steuersignal dem Steuereingangsanschluß des Multiplexers zugeführt wird, um den Multiplexer in den Zu­ stand zu versetzen, Daten von dem zweiten Datenweg bei Auftreten eines Impulses des zweiten Taktsignals durchzulassen und sonst Daten von dem ersten Datenweg durchzulassen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die logischen Mittel umfassen:
erste und zweite Latch-Mittel (17, 18) mit entsprechenden Eingangs- und Ausgangsanschlüssen, die jeweils mit den Ausgangs- und Eingangsanschlüssen der zweiten und ersten Latch-Mittel ver­ bunden sind, wobei die ersten und zweiten Latch-Mittel entspre­ chende Takt-Eingangsanschlüsse zum Empfang des zweiten und ersten Taktsignals haben; und
Mittel (15), die mit den entsprechenden Ausgangsanschlüssen der ersten und zweiten Latch-Mittel verbunden sind, um ein Steu­ ersignal an den Steuereingangsanschluß zu liefern, um den Multi­ plexer in den Zustand zu versetzen, das Datensignal von dem zwei­ ten Datenweg bei Auftreten von Taktimpulsen des zweiten Taktsi­ gnals durchzulassen und sonst das Datensignal von dem ersten Da­ tenweg durchzulassen.

3. Vorrichtung nach Anspruch 2, bei der die Mittel zur Erzeugung eines Steuersignals eine Exklusiv-ODER-Schaltung (15) umfassen, die erste und zweite Eingangsanschlüsse hat, die jeweils mit den Ausgangsanschlüssen der ersten und zweiten Latch-Mittel verbunden sind.