DE102015109528B4

DE102015109528B4 - Diskreter Halbleitertransistor

Info

Publication number: DE102015109528B4
Application number: DE102015109528.9A
Authority: DE
Inventors: Andreas Kiep; Stefan Willkofer; Hans-Joachim Schulze
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2014-06-16
Filing date: 2015-06-15
Publication date: 2022-11-10
Anticipated expiration: 2035-06-16
Also published as: CN105280636B; CN105280636A; US9871126B2; DE102015109528A1; US20150364468A1

Abstract

Diskreter Halbleitertransistor, umfassend:
einen Gatewiderstand (105), der elektrisch zwischen einem Gateanschluss (110) und einem Gateelektrodenanschluss (111) des diskreten Halbleitertransistors (100) gekoppelt ist, wobei:
ein Widerstandswert R des Gatewiderstandes (105) bei einer Temperatur von -40°C größer ist als bei der Temperatur von 150°C, und der Gatewiderstand (105) eine Parallelverbindung von einer Vielzahl von Gate-Unterwiderständen (1055, 1056, 1057) ist, wobei jeder Gate-Unterwiderstand elektrisch mit einer verschiedenen Gruppe von Transistorzellen des diskreten Halbleitertransistors (100) gekoppelt ist, und ein Widerstandswert von wenigstens zwei der Gate-Unterwiderstände verschieden ist, um einer ungleichmäßigen Temperaturverteilung über einem Chipgebiet während eines Transistorbetriebs entgegenzuwirken.

Description

HINTERGRUND
Halbleitervorrichtungen, insbesondere durch Feldeffet gesteuerte Schaltvorrichtungen, wie ein Junction- bzw. Übergang-Feldeffekttransistor (JFET), ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) und ein Bipolartransistor mit isoliertem Gate (IGBT) werden typischerweise für verschiedene Anwendungen verwendet, die Schalter in Netzteilen und Umformer, elektrische Fahrzeuge, Klimaanlagen, Inverter in Motorantrieben, umfassen, jedoch nicht hierauf beschränkt sind. Beispielhaft wird auf die in den Druckschriften US 2005 / 0 194 660 A1 , US 5 684 323 A sowie DE 102 17 610 B4 beschriebenen Halbleiterbauelemente verwiesen.
Wenn Transistoren ausgeschaltet werden, treten Schaltverluste und eine Überspannung typischerweise zwischen ersten und zweiten Lastanschlüssen, wie Drain und Source eines FET oder Kollektor und Emitter eines IGBT, auf. Da eine Eigenschaft von Transistoren eine spezifische Durchbruchspannung Vbr zwischen den ersten und zweiten Lastanschlüssen ist, ist es ein Ziel eines Transistordesigns, einen elektrischen Durchbruch infolge von Überspannungen während eines Abschaltbetriebes über einem spezifischen Betriebstemperaturbereich zu vermeiden.
Demgemäß besteht ein Bedarf, einen Spannungsspielraum zwischen der spezifischen Durchbruchspannung Vbr und Überspannungen, die während einer Abschaltoperation auftreten, über einem spezifischen Betriebstemperaturbereich zu verbessern, ohne Schaltverluste zu verschlechtern.
ZUSAMMENFASSUNG
Es ist demgemäß Aufgabe der vorliegenden Erfindung, einen diskreten Halbleitertransistor und ein Halbleitermodul anzugeben, die jeweils den obigen Forderungen genügen.
Diese Aufgabe wird erfindungsgemäß durch einen diskreten Halbleitertransistor mit den Merkmalen des Patentanspruches 1 bzw. ein Halbleitermodul mit den Merkmalen des Patentanspruches 17 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
Figurenliste
Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.

1 ist eine schematische Darstellung eines Ausführungsbeispiels eines diskreten Halbleitertransistors, der einen Gatewiderstand mit einem negativen Temperaturkoeffizienten umfasst.
2A und 2B sind Graphen, die schematisch Kennlinien eines Kollektorstroms Ic und einer Kollektor-Emitter-Überspannung VCE gegenüber einer Zeit während eines IGBT-Abschaltens gemäß einem Ausführungsbeispiel veranschaulichen.
2C ist ein Graph, der eine maximale Überspannung Vmax während eines Transistorabschaltens gegenüber einer Temperatur T gemäß Ausführungsbeispielen veranschaulicht.
3 ist ein Graph, der Spannungsspielräume ΔV zwischen einer elektrischen Durchbruchspannung Vbr und der Überspannung Vmax gegenüber einer Temperatur T veranschaulicht.
4 ist ein Graph, der einen Bereich eines Temperaturkoeffizientenbereiches α eines Gatewiderstandes gegenüber einer Temperatur T gemäß einem Ausführungsbeispiel veranschaulicht.
5 ist eine schematische Schnittdarstellung, die einen Gatewiderstand in einem Verdrahtungsgebiet über einem Halbleiterkörper veranschaulicht.
6 ist eine schematische Schnittdarstellung, die einen Gatewiderstand veranschaulicht, der ein Tunneldielektrikum umfasst, das an einen elektrischen Kontakt angrenzt.
7 ist eine schematische Darstellung einer Parallelverbindung von Gate-Unterwiderständen, die elektrisch mit Gateelektroden von verschiedenen Gruppen von Transistorzellen gekoppelt sind.
8 veranschaulicht ein Ausführungsbeispiel eines Gatewiderstandes, der eine Zwischenverbindung von Gate-Unterwiderständen, bestimmt durch Sicherungen, umfasst.

DETAILBESCHREIBUNG
In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
Die Begriffe „Wafer“, „Substrat“, „Halbleiterkörper“ oder „Halbleitersubstrat“, wie diese in der folgenden Beschreibung verwendet sind, können jegliche au einem Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, gelagert durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs) sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrisch Entkopplung in einem zweiten Zustand vorsehen.
Der Begriff „horizontal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrates oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips bzw. einer Die sein.
Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung angeben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, d.h. parallel zu der Normalrichtung der ersten Oberfläche des Halbleitersubstrates oder -körpers.
In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers als durch die untere oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats gebildet betrachtet wird. Die Begriffe „über“ und „unter“, wie diese in der vorliegenden Beschreibung verwendet sind, geben daher eine relative Lage eines strukturellen Merkmals zueinander an.
In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert auf einen zweiten Leitfähigkeitstyp bezogen ist. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können. Weiterhin veranschaulichen einige Figuren relative Dotierungskonzentrationen durch Angabe von „^-“ oder „⁺“ nächst zu dem Dotierungstyp. Beispielsweise bedeutet „n^-“ eine Dotierungskonzentration die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsbereiches, während ein „n⁺“-Dotierungsbereich eine größere Dotierungskonzentration hat als der „n“-Dotierungsbereich. Jedoch bedeutet eine Angabe der relativen Dotierungskonzentration nicht, dass Dotierungsbereiche der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben müssen, falls nicht etwas anderes festgestellt wird. Beispielsweise können zwei verschiedene „n⁺“-Dotierungsbereiche verschiedene absolute Dotierungskonzentrationen haben. Das gleiche gilt beispielsweise für einen n⁺-Dotierungsbereich und einen p⁺-Dotierungskonzentration.
Spezifische Ausführungsbeispiel, die in dieser Beschreibung erläutert sind, beziehen sich, ohne hierauf beschränkt zu sein, auf Halbleitervorrichtungen, insbesondere Feldeffekttransistoren. In dieser Beschreibung werden die Begriffe „Halbleitervorrichtung“ und „Halbleiterkomponente“ synonym verwendet. Die Halbleitervorrichtung umfasst insbesondere eine Feldeffektstruktur. Die Feldeffektstruktur kann eine MOSFET- oder eine IGBT-Struktur sein, die einen pn-Übergang hat, der eine Bodydiode zwischen einem Driftbereich des ersten Leitfähigkeitstyps und einem Bodybereich des zweiten Leitfähigkeitstyps bildet. Die Halbleitervorrichtung ist typischerweise eine vertikale Halbleitervorrichtung, die zwei Lastmetallisierungen hat, beispielsweise eine Sourcemetallisierung und eine Drainmetallisierung für einen MOSFET, welche entgegengesetzt zueinander und in einem niederresistiven Kontakt mit einem jeweiligen Kontaktbereich angeordnet sind. Die Feldeffektstruktur kann auch durch eine JFET-Struktur gebildet sein.
Beispielsweise ist die Halbleitervorrichtung eine Leistungshalbleitervorrichtung, die ein aktives Gebiet mit beispielsweise einer Vielzahl von IGBT-Zellen oder MOSFET-Zellen zum Führen und/oder Steuern eines Laststromes zwischen den zwei Lastmetallisierungen hat. Weiterhin hat die Leistungshalbleitervorrichtung typischerweise ein Randgebiet mit wenigstens einer Randabschlussstruktur, das wenigstens teilweise das aktive Gebiet, von oben betrachtet, umgibt.
Der Begriff „Leistungshalbleitervorrichtung“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit Fähigkeiten zum Schalten einer hohen Spannung und/oder eines hohen Stromes beschreiben. Mit anderen Worten, Leistungshalbleitervorrichtungen sind für einen hohen Strom, typischerweise in dem Bereich von 10 Ampere bis einigen kA ausgelegt. In dieser Beschreibung werden die Begriffe „Leistungshalbleitervorrichtung“ und „Leistungshalbleiterkomponente“ bzw. „Leistungshalbleiterbauelement“ synonym verwendet.
Der Begriff „Feldeffekt“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll die durch ein elektrisches Feld vermittelte Bildung eines leitenden „Kanales“ eines ersten Leitfähigkeitstyps und/oder eine Steuerung einer Leitfähigkeit und/oder einer Gestalt des Kanales zwischen zwei Bereichen des ersten Leitfähigkeitstyps beschreiben. Der leitende Kanal kann in einem Halbleiterbereich eines zweiten Leitfähigkeitstyps gebildet und/oder gesteuert werden, typischerweise in einem Bodybereich des zweiten Leitfähigkeitstyps, der zwischen den zwei Bereichen des ersten Leitfähigkeitstyps angeordnet ist. Aufgrund des Feldeffektes wird ein unipolarer Strompfad durch den Kanalbereich gebildet und/oder zwischen einem Sourcebereich oder einem Emitterbereich des ersten Leitfähigkeitstyps und einem Driftbereich des ersten Leitfähigkeitstyps in einer MOSFET-Struktur bzw. einer IGBT-Struktur gesteuert. Der Driftbereich kann jeweils in Kontakt mit einem höher dotierten Drainbereich des ersten Leitfähigkeitstyps oder einem höher dotierten Kollektorbereich des zweiten Leitfähigkeitstyps sein. Der Drainbereich oder der Kollektorbereich ist in einem niederresistiven elektrischen Kontakt mit einer Drain- oder Kollektorelektrode. Der Sourcebereich oder der Emitterbereich ist in einem niederresistiven elektrischen Kontakt mit einer Source- oder Emitterelektrode. In einer JFET-Struktur wird der Kanalbereich typischerweise durch einen Teil des Driftbereiches des ersten Leitfähigkeitstyps, angeordnet zwischen einem Gatebereich und einem Bodybereich des zweiten Leitfähigkeitstyps, gebildet und kann durch Ändern der Breite einer Verarmungsschicht gesteuert werden, die zwischen dem Gatebereich und dem Kanalbereich gebildet ist.
In dem Zusammenhang der vorliegenden Beschreibung sollte der Begriff „MOS“ (Metall-Oxid-Halbleiter) so verstanden werden, dass er den allgemeineren Begriff „MIS“ (Metall-Isolator-Halbleiter) umfasst. Beispielsweise sollte der Begriff MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) so verstanden werden, dass er FETs umfasst, die einen Gateisolator haben, der nicht ein Oxid ist, d.h., der Begriff MOSFET wird jeweils in der allgemeineren Begriffsbedeutung eines IGFET (Feldeffekttransistor mit isoliertem Gate) und MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) verwendet.
In dem Zusammenhang der vorliegenden Beschreibung soll der Begriff „Gateelektrode“ eine Elektrode beschreiben, die nächst zu einem Kanalbereich gelegen und gestaltet ist, diesen zu bilden und/oder zu steuern. Der Begriff „Gateelektrode“ soll eine Elektrode oder einen leitenden Bereich umfassen, der nächst zu dem Bodybereich gelegen und von diesem durch einen isolierenden Bereich isoliert ist, der einen Gatedielektrikumbereich bildet, wobei die Gateelektrode gestaltet ist, um einen Kanalbereich durch den Bodybereich durch Laden auf eine geeignete Spannung zu bilden und/oder zu steuern.
Beispielsweise ist die Gateelektrode als eine Trench- bzw. Grabengateelektrode ausgeführt, d.h. als eine Gateelektrode, die in einem Trench bzw. Graben angeordnet ist, der sich von der Hauptoberfläche in das Halbleitersubstrat oder den Halbleiterkörper erstreckt. Die Gateelektrode kann auch als eine planare Gateelektrode ausgebildet sein.
Eine Einheitszelle eines aktiven Gebietes einer Leistungsfeldeffekthalbleitervorrichtung kann in einem horizontalen Schnitt eine Trenchgateelektrode und einen umgebenden Teil einer Mesa umfassen, wenn die Trenchgateelektroden ein zweidimensionales Gitter, beispielsweise in der Form eines Schachbretts, von oben betrachtet, bilden.
Alternativ kann die Einheitszelle des aktiven Gebietes einer Leistungsfeldeffekthalbleitervorrichtung in einem horizontalen Schnitt eine Trenchgateelektrode und einen jeweiligen Teil von zwei benachbarten bzw. angrenzenden Mesas, von oben betrachtet, umfassen. In diesen Ausführungsbeispielen können die Trenchgateelektroden, Mesas und Einheitszellen jeweilige eindimensionale Gitter bilden.
Die leitenden Bereiche zum jeweiligen Bilden der Gateelektrode und der Feldelektrode können aus einem Material mit einer ausreichend hohen elektrischen Leitfähigkeit hergestellt sein, so dass der leitende Bereich einen Äquipotentialbereich während eines Vorrichtungsbetriebes bildet. Beispielsweise kann der leitende Bereich aus einem Material mit metallischer oder nahezu metallischer elektrischer Leitfähigkeit hergestellt sein, wie einem Metall, wie beispielsweise Wolfram, hochdotiertem Polysilizium, einem Silizid oder dergleichen. Typischerweise ist der leitende Bereich in einer resistiven elektrischen Verbindung mit einer Gatemetallisierung der Halbleitervorrichtung. Der isolierende Bereich kann aus irgendeinem geeigneten dielektrischen Material hergestellt sein, wie beispielsweise Siliziumoxid, z.B. einem thermischen Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen.
In dem Zusammenhang der vorliegenden Beschreibung soll der Begriff „Metallisierung“ einen Bereich oder eine Schicht mit metallischen oder nahezu metallischen Eigenschaften bezüglich einer elektrischen Leitfähigkeit beschreiben. Eine Metallisierung kann in Kontakt mit einem Halbleiterbereich sein, um eine Elektrode, ein Kissen bzw. Pad und/oder einen Anschluss der Halbleitervorrichtung zu bilden. Die Metallisierung kann aus einem Metall wie Al, Ti, W, Cu und Co hergestellt sein und/oder ein solches umfassen und kann auch aus einem Material mit metallischen oder nahezu metallischen Eigenschaften bezüglich einer elektrischen Leitfähigkeit hergestellt sein, wie hochdotiertem n-Typ- oder p-Typ-Poly-Si, TiN oder einem elektrisch leitenden Silizid, wie TaSi₂, TiSi₂, PtSi, CoSi₂, WSi₂ oder dergleichen. Die Metallisierung kann auch verschiedene elektrisch leitende Materialien, beispielsweise einen Stapel dieser Materialien, umfassen.
1 ist eine schematische Darstellung eines Ausführungsbeispiels eines diskreten Halbleitertransistors 100.
Der diskrete Halbleitertransistor 100 umfasst einen Gatewiderstand 105, der elektrisch zwischen einem Gateanschluss 110 und einem Gateelektrodenanschluss 111 des diskreten Halbleitertransistors 100 gekoppelt ist. Ein Widerstandswert R des Gatewiderstandes 105 bei einer Temperatur von -40°C ist größer als bei der Temperatur von 150°C, d.h. R(-40°C) > R(150°C). Anders als eine integrierte Schaltung (IC), die aus einigen bis Milliarden bzw. Billionen von aktiven Vorrichtungen besteht, die auf einem einzigen Halbleiterkörper hergestellt und zwischenverbunden sind, ist der diskrete Halbleitertransistor 100 ein einziger Transistor in dem Halbleiterkörper ohne irgendwelche anderen aktiven Halbleiterelemente, die damit zwischenverbunden sind. Obwohl passive Komponenten bzw. Bauelemente, wie Widerstände, Kondensatoren und Spulen, in und/oder auf dem Halbleiterkörper gebildet werden können, ist der diskrete Halbleitertransistor 100 ausgelegt, um eine elementare elektronische Funktion durchzuführen. Obwohl der diskrete Halbleitertransistor 100 eine große Anzahl von Transistorzellen umfassen kann, ist der diskrete Halbleitertransistor 100 ausgelegt, um eine elementare elektronische Funktion durchzuführen, und er ist nicht in getrennte Komponenten teilbar, die in sich selbst funktional sind, wie dies typisch für integrierte Schaltungen ist.
Der Gateanschluss kann ein Gatekontaktgebiet sein, wie ein Gatepad bzw. -kissen, das gestaltet ist, um als ein Bond- bzw. Verbindungspad zu wirken. Die Gateelektrode kann ein leitendes Material umfassen, beispielsweise dotiertes polykristallines Silizium, das an ein Gatedielektrikum anstößt bzw. angrenzt. Der Gatewiderstand 105 kann alle oder einen Teil von resistiven Elementen zwischen dem Gateanschluss und der Gateelektrode umfassen. Beispielsweise kann der Gatewiderstand 105 bestimmt werden durch Kontaktsonden und/oder ausgesiebt werden aus einer Messung einer elektrischen Eigenschaft, wie beispielsweise eines Qualitätsfaktors.
Gemäß einem Ausführungsbeispiel erfüllt ein Temperaturkoeffizient α₁ des Widerstandes R die folgende Beziehung: $\frac{R (0 ° C) - R (100 ° C)}{R (0 ° C)} = - α_{1} \times 100 K,$
mit $α1<− 0,001 1 /Κ .$
Gemäß einem anderen Ausführungsbeispiel erfüllt der Temperaturkoeffizient α₁ die Beziehung -0,01 1/K < α₁ < -0,001 1/K.
Gemäß einem Ausführungsbeispiel ist der diskrete Halbleitertransistor 100 ein FET, wie ein MOSFET, der Drain und Source als erste und zweite Lastanschlüsse 112, 113 hat. Gemäß einem anderen Ausführungsbeispiel ist der diskrete Halbleitertransistor 100 ein IGBT, der Kollektor und Emitter als erste und zweite Lastanschlüsse 112, 113 hat. Gemäß noch einem anderen Ausführungsbeispiel ist der diskrete Halbleitertransistor 100 ein JFET, der Drain und Source als erste und zweite Lastanschlüsse 112, 113 hat.
Der Halbleiterkörper des diskreten Halbleitertransistors 100 kann aus einem einkristallinen Halbleitermaterial vorgesehen sein, beispielsweise Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), Silizium-Germanium (SiGe), Galliumnitrid (GaN) oder Galliumarsenid (GaAs) als Beispiel.
Gemäß einem Ausführungsbeispiel ist der diskrete Halbleitertransistor 100 elektrisch mit anderen, beispielsweise ähnlichen diskreten Halbleitertransistoren in einem Halbleitermodul zwischenverbunden.
Durch Koppeln des Gatewiderstandes 105, der einen negativen Temperaturkoeffizienten hat, zwischen dem Gateanschluss 110 und dem Gateelektrodenanschluss 111 kann eine Temperaturcharakteristik bzw. -kennlinie einer Überspannung während eines Transistorabschaltens in einer vorteilhaften Weise eingestellt werden. Weiterhin ist eine Verringerung des Widerstandswertes mit zunehmender Temperatur im Hinblick auf Schaltverluste vorteilhaft.
Eine Temperaturkennlinie einer Überspannung während eines Transistorabschaltens kann durch jeweilige Messungen bestimmt werden. Beispielsweise veranschaulicht 2A eine Korrekturstromkennlinie in Abhängigkeit von der Zeit für einen IGBT bei verschiedenen Temperaturen Tj = -40°C und Tj = 175°C. Unter Bezugnahme auf den in 2B gezeigten Graphen ist eine Kennlinie einer Überspannung VCE zwischen Kollektor und Emitter in Abhängigkeit von der Zeit während eines Transistorabschaltens für den IGBT von 2A bei den gleichen Transistortemperaturen Tj = -40°C und Tj = 175°C dargestellt. Wie aus den Kurven bei Tj = -40°C und Tj = 175°C abgeleitet werden kann, ist eine maximale Überspannung VCE_MAX größer bei Tj = 175°C als bei Tj = -40°C (siehe VCE_MAX (175°C) und VCE_MAX(-40°C)).
In dem schematischen Graphen von 2C ist eine maximale Überspannung Vmax während eines Transistorabschaltens in Abhängigkeit von der Temperatur T schematisch gemäß Ausführungsbeispielen dargestellt. Die maximale Überspannung Vmax bei einer spezifischen Temperatur entspricht einem Spitzenwert in der Kennlinie einer Überspannung während eines Transistorabschaltens, wie VCE_MAX bei T = -40°C und T = 175°C, dargestellt in 2B für das Beispiel eines IGBT. In dem als eine Kurve C1 dargestellten Ausführungsbeispiel ist ein Temperaturkoeffizient der maximalen Überspannung Vmax bei 0, was in einer temperaturunabhängigen maximalen Überspannung Vmax resultiert. In dem durch eine Kurve C2 veranschaulichten Ausführungsbeispiel ist ein Temperaturkoeffizient der maximalen Überspannung Vmax positiv, was in einer Zunahme einer maximalen Überspannung Vmax mit anwachsender Temperatur T resultiert. Abgesehen von den durch Kurven C1 und C2 in 2C dargestellten Ausführungsbeispielen können andere Kennlinienkurven durch Einstellen des negativen Temperaturkoeffizienten des Gatewiderstands und dessen Temperaturprofil erzielt werden.
Der diskrete Halbleitertransistor 100, der den Gatewiderstand 105 umfasst, der einen negativen Temperaturkoeffizienten hat, erlaubt einen verbesserten Spannungsspielraum bzw. eine verbesserte Spannungsspanne zwischen der spezifischen Durchbruchspannung Vbr und maximalen Überspannungen Vmax während eines Abschaltbetriebes, wie dies anhand des Graphen von 3 veranschaulicht und beschrieben ist.
Unter Bezugnahme auf 3 sind Spannungskurven in Abhängigkeit von einer Temperatur T dargestellt. Die mit dem Bezugszeichen Vbr versehene Spannungskurve bezieht sich auf eine elektrische Durchbruchspannungskennlinie eines diskreten Halbleitertransistors. Eine Überspannung Vmax1 bezieht sich auf einen diskreten Halbleitertransistor mit einem Gatewiderstand, der einen typischen positiven Temperaturkoeffizienten hat. Der Gatewiderstand, der einen positiven Temperaturkoeffizienten hat, kann ein Gatewiderstand sein, der aus einem hochdotierten Halbleitermaterial, wie hoch p-dotiertem polykristallinem oder einkristallinem Silizium oder hoch n-dotiertem polykristallinem oder einkristallinem Silizium als Beispiel hergestellt ist. Die Überspannung Vmax1 des diskreten Halbleitertransistors, der den Gatewiderstand mit einem positiven Temperaturkoeffizienten hat, nimmt mit zunehmender Temperatur T ab. Somit ist ein Temperaturkoeffizient der Überspannung Vmax negativ, was entgegengesetzt zu dem positiven Temperaturkoeffizienten der elektrischen Durchbruchspannung Vbr ist. Die Temperaturkoeffizienten der elektrischen Durchbruchspannung Vbr und der Überspannung Vmax1, die ein entgegengesetztes Vorzeichen haben, resultieren in einem ungünstigen Temperaturverhalten eines Spannungsspielraumes bzw. einer Spannungsspanne ΔV1 zwischen der elektrischen Durchbruchspannung Vbr und der Überspannung Vmax1. Obwohl die Spannungsspanne ΔV1 bei einer Temperatur von 150°C groß genug ist, um den diskreten Halbleitertransistor in einem sicheren Betriebsgebiet zu betreiben (siehe ΔV1(150°C)), nimmt die Spannungsspanne ΔV1 scharf mit abnehmender Temperatur T ab (siehe ΔV1 (-40°C)) und kann sogar kleiner sein als eine minimale Sicherheitsspanne zum Kompensieren von Veränderungen der elektrischen Durchbruchspannung Vbr und der Überspannung Vmax1, verursacht durch Prozesstechnologieschwankungen, beispielsweise Schwankungen über einem prozessierten Wafer, Schwankungen zwischen Wafern, die parallel oder nacheinander prozessiert sind, Schwankungen von spezifischen Prozessen, wie Schwankungen von Front-End-Of-Line-(FEOL-)Prozessen. Beispielsweise sollte die Spannungsspanne ΔV1 bei der Temperatur T = -40°C größer sein als eine Summe von 3 × σ_ER und 3 × σ_max für einen sicheren Betrieb, wobei σ_BR eine Standardabweichung von einer mittleren Durchbruchspannung ist und σ_max eine Standardabweichung von einer mittleren maximalen Überspannung bei T = -40°C ist.
Eine Überspannung Vmax2 bezieht sich auf einen diskreten Halbleitertransistor mit einem Gatewiderstand, der einen negativen Temperaturkoeffizienten gemäß einem Ausführungsbeispiel hat. Ähnlich zu der in 2C dargestellten Spannungskurve C1 ist die Überspannung Vmax2 konstant in dem veranschaulichten Temperaturbereich. Obwohl eine Spannungsspanne bzw. ein Spannungsspielraum ΔV2 zwischen der elektrischen Durchbruchspannung Vbr und der Überspannung Vmax2 bei einer Temperatur von 150°C (siehe ΔV2(150°C)) kleiner ist als ΔV1(150°C), ist die Spannungsspanne ΔV2 bei der Temperatur T = 150°C auch groß genug zum Betreiben des diskreten Halbleitertransistors in einem sicheren Betriebsgebiet. Da jedoch die Überspannung Vmax2 konstant über dem dargestellten Temperaturbereich ist und nicht mit abnehmender Temperatur wie die Überspannung Vmax1 eines typischen Gatewiderstandes mit einem positiven Temperaturkoeffizienten zunimmt, ist die Spannungsspanne ΔV2 bei der Temperatur T = -40°C vorteilhafter als die Spannungsspanne ΔV1 bei der gleichen Temperatur T = - 40°C, da ΔV2(-40°C) > ΔV1 (-40°C) gilt. Somit kann eine Sicherheit zum Betreiben des diskreten Halbleitertransistors bei der Temperatur T = -40°C verbessert werden, indem einem unerwünschten elektrischen Durchbruch, verursacht durch eine Überspannung während eines Transistorabschaltens, entgegengewirkt oder dieser vermieden wird.
Eine Überspannung Vmax3 bezieht sich auf ein anderes Ausführungsbeispiel eines diskreten Halbleitertransistors mit einem Gatewiderstand, der einen negativen Temperaturkoeffizienten hat. Ähnlich zu der in 2C veranschaulichten Spannungskurve C2 nimmt die Überspannung Vmax3 mit zunehmender Temperatur in dem dargestellten Temperaturbereich zu. Obwohl eine Spannungsspanne ΔV3 zwischen der elektrischen Durchbruchspannung Vbr und der Überspannung Vmax3 bei einer Temperatur von 150°C (siehe ΔV3 (150°C)) kleiner ist als ΔV1 (150°C) und ΔV2(150°C), ist die Spannungsspanne ΔV3 bei der Temperatur T = 150°C auch groß genug zum Betreiben des diskreten Halbleitertransistors in einem sicheren Betriebsgebiet. Da jedoch die Überspannung Vmax3 mit abnehmender Temperatur T über dem dargestellten Temperaturbereich ähnlich zu Vbr abnimmt und nicht mit abnehmender Temperatur wie die Überspannung Vmax1 eines typischen Gatewiderstandes mit einem positiven Temperaturkoeffizienten zunimmt, ist die Spannungsspanne ΔV3 bei der Temperatur T = -40°C vorteilhafter als die Spannungsspannen ΔV1 und ΔV2 bei der gleichen Temperatur T = -40°C, da ΔV3(-40°C) > ΔV2(-40°C) > ΔV1(-40°C) vorliegt. Die Spannungsspanne ΔV3 kann sogar über dem dargestellten Temperaturbereich konstant sein. Somit kann eine Sicherheit des Betreibens des diskreten Halbleitertransistors bei der Temperatur T = -40°C verbessert werden, indem einem unerwünschten elektrischen Durchbruch, verursacht durch eine Überspannung während eines Transistorabschaltens, entgegengewirkt oder dieser vermieden wird.
Somit erlauben Ausführungsbeispiele des diskreten Halbleitertransistors, der einen Gatewiderstand aufweist, der einen negativen Temperaturkoeffizienten hat, eine verbesserte Spannungsspanne bzw. einen verbesserten Spannungsspielraum zwischen der elektrischen Durchbruchspannung Vbr und der maximalen Überspannung Vmax während eines Transistorabschaltens. Spannungsverluste können mit zunehmender Temperatur im Vergleich mit diskreten Halbleitertransistoren, die einen Gatewiderstand mit einem positiven Temperaturkoeffizienten haben, vermindert werden.
Gemäß einem Ausführungsbeispiel ist der Widerstandswert R des Gatewiderstandes 105 in einem Bereich von 0,5 Ω bis 50 Ω bei einer Transistortemperatur Tj = 25°C.
4 ist ein Graph, der ein Ausführungsbeispiel des Temperaturkoeffizienten α des Gatewiderstandes 105 in Abhängigkeit von der Temperatur T veranschaulicht. Gemäß einem Ausführungsbeispiel liegt der Temperaturkoeffizient α von -0,01 1/K bis -0,001 1/K in einem Temperaturbereich von -40°C bis 150°C (siehe das schraffierte, mit A bezeichnete Gebiet in 4).
Gemäß einem Ausführungsbeispiel ist der Gatewiderstand 105 ein kristalliner Siliziumgatewiderstand, beispielsweise ein einkristalliner oder polykristalliner Siliziumgatewiderstand, wobei eine Dotierungskonzentration des Gatewiderstandes wenigstens 50% Tiefpegeldotierstoffe umfasst. Ein Tiefpegeldotierstoff bzw. ein tiefer Dotierstoff ist ein Dotierstoff in dem Sinn, dass Energie, die erforderlich ist, um ein Elektron oder Loch von dem Dotierstoff zu dem Valenz- oder Leitungsband zu entfernen, größer ist als viermal die charakteristische thermische Energie kT, wobei k die Boltzmann-Konstante ist und T die Temperatur bedeutet. Während Bor (B), Aluminium (Al) oder Gallium (Ga) Beispiele von Flachpegelakzeptoren in Silizium und Phosphor (P), Arsen (As), Antimon (Sb) Beispiele von Flachpegeldonatoren in Silizium sind, umfasst ein Ausführungsbeispiel des Gatewiderstandes 105 wenigstens einen Dotierstoff aus Selen (Se), Schwefel (S), Indium (In) als einen Tiefpegeldotierstoff. Durch Dotieren des Gatewiderstandes mit wenigstens 30% oder sogar 50% oder 70% an Tiefpegeldotierstoffen kann ein negativer Temperaturkoeffizient aufgrund der Tatsache erzielt werden, dass bei Temperaturen oberhalb von Raumtemperatur eine substantielle Menge an Elektronen/Löchern von einem Tiefpegeldonator/Akzeptor zu dem Leitungsband/Valenzband übertragen werden. Eine Kennlinie der maximalen Überspannung Vmax während eines Transistorabschaltens kann wie gewünscht festgelegt werden durch Einstellen von Konzentrationen von Flach- und Tiefpegeldotierstoffen relativ zueinander unter Berücksichtigung von deren Aktivierungsenergien.
Gemäß einem Ausführungsbeispiel ist der Gatewiderstand 105 ein kristalliner Siliziumgatewiderstand, beispielsweise ein einkristalliner oder polykristalliner Siliziumgatewiderstand, und ein Leitfähigkeitstyp des kristallinen Siliziums ist ein n-Typ. Eine n-Typ-Dotierungskonzentration des kristallinen Siliziumgatewiderstandes ist kleiner als 10¹⁸ cm^-3. Dadurch besteht eine Schottky-Barriere zwischen dem kristallinen Siliziumgatewiderstand und einem Kontakt auf dem kristallinen Siliziumgatewiderstand. Ein Stromfluss durch die Schottky-Barriere nimmt mit steigender Temperatur zu, da eine Zunahme der Temperatur ein Überwinden der Schottky-Barriere durch Elektronen erleichtert.
Gemäß einem Ausführungsbeispiel ist der Gatewiderstand 105 ein kristalliner Siliziumgatewiderstand, beispielsweise ein einkristalliner oder polykristalliner Siliziumgatewiderstand, und ein Leitfähigkeitstyp des polykristallinen Siliziums ist ein p-Typ. Eine p-Typ-Dotierungskonzentration des kristallinen Siliziumgatewiderstandes ist kleiner als 10¹⁶ cm^-3. Dadurch besteht eine Schottky-Barriere zwischen dem kristallinen Siliziumgatewiderstand und einem Kontakt auf dem kristallinen Siliziumgatewiderstand. Ein Stromfluss durch die Schottky-Barriere nimmt mit zunehmender Temperatur zu, da eine Steigerung der Temperatur ein Überwinden der Schottky-Barriere durch Löcher erleichtert. Wenn der Dotierungspegel des kristallinen Siliziumgatewiderstandes kleiner als 10¹³ cm^-3 ist, weist der spezifische Widerstand des Siliziums einen signifikanten negativen Temperaturkoeffizienten aufgrund einer durch Temperatur induzierten Erzeugung von freien Ladungsträgern auf.
Unter Bezugnahme auf die schematische Schnittdarstellung von 5 umfasst ein Ausführungsbeispiel des diskreten Halbleitertransistors 100 einen Halbleiterkörper 120 und ein Verdrahtungsgebiet auf dem Halbleiterkörper 120 an einer ersten Seite 123. In dem in 5 veranschaulichten Ausführungsbeispiel umfasst das Verdrahtungsgebiet eine oder mehrere gemusterte bzw. strukturierte oder ungemusterte bzw. unstrukturierte Metallisierungen und/oder dotierte Halbleiterschichten zum Vorsehen einer elektrischen Verbindung von jedem einzelnen Anschluss aus dem Gateelektrodenanschluss 111 und den ersten und zweiten Lastanschlüssen 112, 113 zu Transistorpads oder Stiften bzw. Pins, beispielsweise dem Gateanschluss 110. Das Verdrahtungsgebiet umfasst auch den Gatewiderstand 105.
In dem in 5 veranschaulichten Ausführungsbeispiel ist der Gatewiderstand 105 ein planarer Gatewiderstand, und eine isolierende Schicht 124, beispielsweise eine Oxidschicht, ist zwischen dem Gatewiderstand 105 und dem Halbleiterkörper 120 angeordnet. Gemäß anderen Ausführungsbeispielen kann der Gatewiderstand 105 oder ein Teil des Gatewiderstandes 105 auch in einem oder in mehreren Trenches in dem Halbleiterkörper 120 gebildet sein. Der Halbleiterwiderstand kann auch als ein oder mehrere dotierte Halbleiterbereiche in dem Halbleiterkörper 120 als Beispiel gebildet sein.
In 5 ist eine Darstellung des diskreten Halbleitertransistors 100 in einer Schnittdarstellung vereinfacht durch Ersetzen von wesentlichen Elementen, wie beispielsweise einer Transistor-Halbleiterwanne bzw. Transistor-Halbleiterwannen und eines Transistor-Dielektrikums bzw. von Transistor-Dielektrika durch einen Kasten, der durch den Gateelektrodenanschluss 111 und die ersten und zweiten Lastanschlüsse 112, 113 umgeben ist.
Eine Dicke des Halbleiterkörpers 120 kann von einigen zehn µm bis hunderten von µm abhängig von Spannungssperrerfordernissen des diskreten Halbleitertransistors 100 reichen.
Der diskrete Halbleitertransistor 100 kann eine optionale Feldstoppzone 125 beispielsweise an einer zweiten Seite 126 des Halbleiterkörpers 120 aufweisen. Gemäß einem Ausführungsbeispiel umfassen der Gatewiderstand 105 und die Feldstoppzone 125 jeweils einen gleichen Typ von Tiefpegeldotierstoffen, wie beispielsweise Selen, wodurch ein Tiefpegeldotieren der Feldstoppzone eine positive Temperaturabhängigkeit der Überspannung während eines Abschaltens verstärkt, da die temperaturinduzierte Zunahme des Dotierungspegels der Feldstoppzone in einer Abnahme der Lochinjektion durch einen Rückseitenemitter von IGBTs resultiert.
Gemäß einem anderen Ausführungsbeispiel des diskreten Halbleitertransistors ist der Gatewiderstand 105 ein Thermistor mit negativem Temperaturkoeffizienten.
Ein weiteres Ausführungsbeispiel ist in der schematischen Schnittdarstellung von 6 dargestellt. Ein Tunneldielektrikum 130 ist Teil des Gatewiderstandes 105, der weiterhin einen leitenden Teil 131 aufweist, der beispielsweise ein oder mehrere hochdotierte Halbleitermaterialien und/oder ein oder mehrere Metalle umfasst. Das Tunneldielektrikum 130 ist zwischen einem Kontakt 132 zu dem Gatewiderstand 105 und dem leitenden Teil 131 angeordnet. Ein Stromfluss durch das Tunneldielektrikum 130 steigt mit zunehmender Temperatur an, da eine Steigerung der Temperatur ein Tunneln von Ladungsträgern durch das Tunneldielektrikum 130 erleichtert, was zu einem negativen Temperaturkoeffizienten des Gatewiderstandes 105 führt. Gemäß einem Ausführungsbeispiel umfasst der Gatewiderstand 105 eine Vielzahl von Tunneldielektrika, die parallel verbunden sind.
In einem anderen Ausführungsbeispiel des diskreten Halbleitertransistors 100, das in 7 veranschaulicht ist, ist der Gatewiderstand 105 eine Parallelverbindung einer Vielzahl von Gate-Unterwiderständen, wie Gate-Unterwiderständen 1050, 1051. Jeder Gate-Unterwiderstand ist elektrisch gekoppelt mit einer verschiedenen Gruppe von Transistorzellen des diskreten Halbleitertransistors 100. Der Gate-Unterwiderstand 1050 ist elektrisch gekoppelt mit Gateelektrodenanschlüssen 1130, 1131, 1132 einer ersten Gruppe von Transistorzellen 1100, 1101, 1102, und der Gate-Unterwiderstand 1051 ist elektrisch gekoppelt mit Gateelektrodenanschlüssen 1230, 1231, 1232 einer zweiten Gruppe von Transistorzellen 1200, 1201, 1202. Erste Lastanschlüsse 1110, 1111, 1112 der ersten Gruppe und erste Lastanschlüsse 1210, 1211, 1212 der zweiten Gruppe sind mit einem gleichen ersten Lastanschlusspin L1 gekoppelt. Zweite Lastanschlüsse 1120, 1121, 1122 der ersten Gruppe und zweite Lastanschlüsse 1220, 1221, 1222 der zweiten Gruppe sind mit einem gleichen zweiten Lastanschlusspin L1 gekoppelt.
In dem in 7 dargestellten Ausführungsbeispiel sind zwei Gate-Unterwiderstände veranschaulicht, wobei jeder Gate-Unterwiderstand elektrisch mit drei Transistorzellen gekoppelt ist. Die Anzahl von Gate-Unterwiderständen und die Anzahl von Transistorzellen, die elektrisch mit einem Gate-Unterwiderstand gekoppelt sind, kann selbstverständlich abhängig von einem Transistordesign bzw. einer Transistorgestaltung variieren.
Durch Unterteilen der Transistorzellen in Gruppen und Ansteuern bzw. Antreiben von Gates der Transistorzellen der Gruppen durch verschiedene Gate-Unterwiderstände kann einer unerwünschten Erzeugung eines heißen Flecks während eines Transistorbetriebes entgegengewirkt oder diese vermieden werden, da eine Abnahme des Gate-Unterwiderstandes mit steigender Temperatur zu einer Reduktion von Schaltverlusten der Gruppe von Transistorzellen führt, die über den jeweiligen Gate-Unterwiderstand angesteuert sind.
Gemäß einem anderen Ausführungsbeispiel kann einer inhomogenen Temperaturverteilung über einem Chipgebiet durch Einstellen eines Widerstandswertes von wenigstens zwei der Gate-Unterwiderstände auf verschiedene Werte entgegengewirkt werden. Beispielsweise kann eine Temperatur an einem Chiprand kleiner sein als an einer Chipmitte. Durch Einstellen eines Gate-Unterwiderstandes zum Ansteuern von Transistorzellen in der Chipmitte auf kleinere Werte als der Gate-Unterwiderstand zum Ansteuern von Transistorzellen in dem Chiprand kann eine Gleichmäßigkeit der Temperaturverteilung verbessert werden.
In einem anderen Ausführungsbeispiel des diskreten Halbleitertransistors 100, das in 8 veranschaulicht ist, umfasst der Gatewiderstand 105 eine Vielzahl von Gate-Unterwiderständen 1055, 1056, 1057, 1058, die teilweise parallel, wie die Unterwiderstände 1055, 1056, 1057, und teilweise in Reihe verbunden sein können. Eine Zwischenverbindung zwischen den Gate-Unterwiderständen 1055, 1056, 1057, 1058 wird durch eine Vielzahl von Sicherungen 1065, 1066, 1067, 1068 bestimmt. Beispielsweise kann jede einzelne der Sicherungen 1065, 1066, 1067, 1068 beispielsweise durch Lasertrimmen gebrannt werden. Ein Kurzschluss zwischen entgegengesetzten Enden des Gate-Unterwiderstandes 1058 kann durch Brennen der Sicherung 1068 entfernt werden, um dadurch den Gate-Unterwiderstand 1058 in Reihe mit einem oder mehreren der Gate-Unterwiderstände 1055, 1056, 1057 zu verbinden. In ähnlicher Weise kann eine Parallelverbindung der Gate-Unterwiderstände 1055, 1056, 1057 eingestellt werden durch Brennen von keiner, einer oder zwei der Sicherungen 1065, 1066, 1067. Die variable Zwischenverbindung von Gate-Unterwiderständen erlaubt eine flexible Einstellung eines Gatewiderstandswertes. Gemäß einem Ausführungsbeispiel haben wenigstens zwei der Vielzahl von Gate-Unterwiderständen verschiedene Temperaturkoeffizienten. Dadurch kann ein Temperaturkoeffizient des Gatewiderstandes 105 in einer gewünschten und flexiblen Weise eingestellt werden.
Beispielsweise können die als p-dotiert oder n-dotiert bezeichneten Halbleiterbereiche in den dargestellten Ausführungsbeispielen auch umgekehrt dotiert werden, d.h., Halbleiterbereiche, die als p-dotiert bezeichnet sind, können n-dotiert sein, und die Halbleiterbereiche, die als n-dotiert bezeichnet sind, können p-dotiert sein.

Claims

Diskreter Halbleitertransistor, umfassend: einen Gatewiderstand (105), der elektrisch zwischen einem Gateanschluss (110) und einem Gateelektrodenanschluss (111) des diskreten Halbleitertransistors (100) gekoppelt ist, wobei: ein Widerstandswert R des Gatewiderstandes (105) bei einer Temperatur von -40°C größer ist als bei der Temperatur von 150°C, und der Gatewiderstand (105) eine Parallelverbindung von einer Vielzahl von Gate-Unterwiderständen (1055, 1056, 1057) ist, wobei jeder Gate-Unterwiderstand elektrisch mit einer verschiedenen Gruppe von Transistorzellen des diskreten Halbleitertransistors (100) gekoppelt ist, und ein Widerstandswert von wenigstens zwei der Gate-Unterwiderstände verschieden ist, um einer ungleichmäßigen Temperaturverteilung über einem Chipgebiet während eines Transistorbetriebs entgegenzuwirken.
Diskreter Halbleitertransistor nach Anspruch 1, bei dem der Widerstandswert R des Gatewiderstandes (105) in einem Bereich von 0,1 Ω bis 100 Ω bei einer Transistortemperatur von Tj = 25°C liegt.
Diskreter Halbleitertransistor nach einem der Ansprüche 1 bis 2, bei dem der diskrete Halbleitertransistor ein Transistor ausgewählt aus einem Bipolartransistor mit isoliertem Gate, einem Feldeffekttransistor und einem Junction-Feldeffekttransistor ist.
Diskreter Halbleitertransistor nach einem der Ansprüche 1 bis 3, bei dem der Gatewiderstand (105) ein kristalliner Siliziumgatewiderstand ist.
Diskreter Halbleitertransistor nach Anspruch 4, bei dem eine Dotierungskonzentration des Gatewiderstandes (105) wenigstens 50% Tiefpegeldotierstoffe umfasst.
Diskreter Halbleitertransistor nach Anspruch 5, bei dem die Tiefpegeldotierstoffe wenigstens einen Stoff aus Selen, Schwefel und Indium umfassen.
Diskreter Halbleitertransistor nach Anspruch 6, bei dem ein Leitfähigkeitstyp des kristallinen Siliziumgatewiderstandes (105) ein n-Typ ist und eine n-Typ-Dotierungskonzentration des kristallinen Siliziumgatewiderstandes (105) kleiner als 10¹⁸ cm^-3 ist.
Diskreter Halbleitertransistor nach Anspruch 6, bei dem ein Leitfähigkeitstyp des kristallinen Siliziumgatewiderstandes (105) ein p-Typ ist und eine p-Typ-Dotierungskonzentration des kristallinen Siliziumgatewiderstandes (105) kleiner als 10¹⁶ cm^-3 ist.
Diskreter Halbleitertransistor nach Anspruch 6, bei dem ein Leitfähigkeitstyp des kristallinen Siliziumgatewiderstandes (105) ein p-Typ ist und eine p-Typ-Dotierungskonzentration des kristallinen Siliziumgatewiderstandes (105) kleiner als 10¹³ cm^-3 ist.
Diskreter Halbleitertransistor nach Anspruch 4, weiterhin umfassend ein Tunneldielektrikum (130) als ein Teil des kristallinen Siliziumgatewiderstandes (105).
Diskreter Halbleitertransistor nach einem der Ansprüche 1 bis 10, bei dem der Gatewiderstand (105) ein Thermistor mit negativem Temperaturkoeffizienten ist.
Diskreter Halbleitertransistor nach einem der Ansprüche 1 bis 11, bei dem der Gatewiderstand (105) und eine Feldstoppzone (125) des diskreten Halbleitertransistors (100) jeweils Selen-Dotierstoffe umfassen.
Diskreter Halbleitertransistor nach einem der Ansprüche 1 bis 12, bei dem der Gatewiderstand (105) eine strukturierte Schicht ist, die sich von einem Gatepad zu einer Gateelektrode (110) von Transistorzellen erstreckt.
Diskreter Halbleitertransistor nach einem der Ansprüche 1 bis 13, weiterhin umfassend eine Vielzahl von Gate-Unterwiderständen, wobei eine Zwischenverbindung zwischen den Gate-Unterwiderständen durch eine Vielzahl von Sicherungen (1065, 1066, 1067) bestimmt ist.
Diskreter Halbleitertransistor nach Anspruch 14, bei dem wenigstens zwei der Vielzahl von Gate-Unterwiderständen (1055, 1056, 1057) verschiedene Temperaturkoeffizienten haben.
Diskreter Halbleitertransistor nach einem der Ansprüche 1 bis 15, weiterhin umfassend eine Feldstoppschicht (125), die durch Tiefpegeldotierstoffe dotiert ist.
Halbleitermodul, umfassend eine Vielzahl von zwischenverbundenen diskreten Halbleiterchips gemäß einem der Ansprüche 1 bis 16.