DE102014204923A1 - Herstellungsverfahren für eine Halbleitervorrichtung und Trockenätzvorrichtung für selbiges - Google Patents

Herstellungsverfahren für eine Halbleitervorrichtung und Trockenätzvorrichtung für selbiges Download PDF

Info

Publication number
DE102014204923A1
DE102014204923A1 DE102014204923.7A DE102014204923A DE102014204923A1 DE 102014204923 A1 DE102014204923 A1 DE 102014204923A1 DE 102014204923 A DE102014204923 A DE 102014204923A DE 102014204923 A1 DE102014204923 A1 DE 102014204923A1
Authority
DE
Germany
Prior art keywords
chamber
dry etching
compound semiconductor
light
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014204923.7A
Other languages
English (en)
Inventor
Yoshinori Tsuchiya
Shinichi Hoshi
Masaki Matsui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102014204923A1 publication Critical patent/DE102014204923A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, umfassend das Anordnen eines Verbindungshalbleiters (2, 3) auf einer Plattform (20a) einer Kammer (20), Zuführen eines Ätzgases in die Kammer (20) und Erzeugen eines Plasmas in der Kammer (20). Der Verbindungshalbleiter (2, 3) umfasst als eine Hauptkomponente ein Nitrid eines Elements der Gruppe III. Durch das Trockenätzen wird eine Oberfläche des Verbindungshalbleiters (2, 3) bearbeitet. Während des Erzeugens des Plasmas wird Licht in die Kammer (20) gestrahlt. Die Trockenätzvorrichtung umfasst eine Kammer (20), die eine Plattform (20a) einschließt, auf welcher ein Verbindungshalbleiter (2, 3) montiert ist, und eine Lichtquelle (23), die Licht in die Kammer (20) strahlt. Die Kammer (20) wird mit einem Ätzgas versorgt. In der Kammer (20) wird ein Plasma erzeugt. Eine Oberfläche des Verbindungshalbleiters (2, 3) ist das Objekt, das einer Trockenätzung unterzogen wird.

Description

  • Die vorliegende Offenbarung betrifft ein Herstellungsverfahren für eine Halbleitervorrichtung und eine Trockenätzvorrichtung für das Herstellungsverfahren. Das Herstellungsverfahren schließt einen Trockenätzschritt ein, bei dem ein Verbindungshalbleiter bearbeitet wird, der ein Nitrid eines Elements der Gruppe III umfasst.
  • Ein Verfahren zur Verringerung von Schäden an einer GaN-Schicht, die aus einem Nitrid eines Elements der Gruppe III hergestellt ist, wird beispielsweise vorgeschlagen in der Patentschrift JP-B-4479222 (entspricht der US 2004/0192043 A1 ). Eine Verbindungshalbleiterschicht schließt eine erste Verbindungshalbleiterschicht und eine zweite Verbindungshalbleiterschicht ein. Die zweite Verbindungshalbleiterschicht ist auf die erste Verbindungshalbleiterschicht geschichtet und die erste Verbindungshalbleiterschicht umfasst Stickstoff. Die zweite Verbindungshalbleiterschicht wird trocken geätzt, so dass die erste Verbindungshalbleiterschicht teilweise frei liegt. Nach dem Trockenätzschritt wird eine durch den Trockenätzschritt verursachte Schadensschicht durch einen Heizschritt in einer Stickstoffatmosphäre entfernt und wird dann ein Ätzschritt mittels eines Stickstoffplasmas durchgeführt, so dass die durch eine Sticktoffvakanz in der ersten Verbindungshalbleiterschicht verursachte Schädigung behoben wird.
  • Darüber hinaus ist ein weiteres Verfahren zur Durchführung eines Plasmaverfahrens mit einem Substrat, das einen Verbindungshalbleiter einschließt, bekannt. In diesem Verfahren ist in dem Prozessgas ein Halogengas enthalten. Das Substrat wird auf eine Temperatur erwärmt, die gleich oder höher ist als der Siedepunkt einer Verbindung, die das Substratmaterial und das Halogenelement in dem Halogengas umfasst, und wird eine Oberfläche des Substrats bearbeitet.
  • Die Erfinder der vorliegenden Offenbarung fanden die folgenden Schwierigkeiten.
  • In dem in der Patentschrift JP-B-4479222 beschriebenen Verfahren ist es nach dem Durchführen des Trockenätzens notwendig, zur Verringerung der durch den Trockenätzschritt erzeugten Schädigungen zusätzlich einen Heizschritt und einen Nachbearbeitungsschritt unter Verwendung eines Stickstoffplasmas durchzuführen. Dadurch wird der Herstellungsschritt komplizierter und steigen die Herstellungskosten.
  • Wenn darüber hinaus ein Plasmaverfahren verwendet wird, bei dem das Substrat auf gleich oder höher als einen Siedepunkt der Verbindung, welche ein Halogengas und ein Substratmaterial umfasst, erwärmt wird, ist der Siedepunkt hoch und ist daher kein Resistschritt anwendbar. Als Folge davon wird der Herstellungsschritt kompliziert. Wenn beispielsweise ein Chlorgas als das Halogengas verwendet wird, beträgt der Siedepunkt von GaCl3, welches das Produkt der Reaktion mit der GaN-Schicht ist, 201°C. Diese Temperatur ist hoch genug, um einen Resist zu verkohlen. Es ist somit unmöglich, in dem Trockenätzverfahren einen einfachen Resist zu verwenden. Daher ist es notwendig, auf der GaN-Schicht eine Hartmaske wie eine SiO2-Schicht oder dergleichen anzusammeln und die SiO2-Schicht oder dergleichen zu bemustern.
  • Es ist eine Aufgabe der vorliegenden Erfindung, in einem Verfahren zur Herstellung eines Verbindungshalbleiters den Herstellungsschritt zu vereinfachen. In dem Herstellungsverfahren wird ein Verbindungshalbleiter, der ein Nitrid eines Elements der Gruppe III als eine Hauptkomponente einschließt, trocken geätzt.
  • Gemäß einem ersten Beispiel einer Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, welches das Anordnen eines Verbindungshalbleiters auf einer Plattform einer Kammer, das Zuführen eines Ätzgases in die Kammer und das Erzeugen eines Plasmas in der Kammer umfasst. Der Verbindungshalbleiter schließt als eine Hauptkomponente ein Nitrid eines Elements der Gruppe III ein. Eine Oberfläche des Verbindungshalbleiters wird durch ein Trockenätzen bearbeitet. Während des Erzeugens des Plasmas wird Licht in die Kammer gestrahlt.
  • Gemäß einem zweiten Beispiel der vorliegenden Erfindung wird eine Trockenätzvorrichtung bereitgestellt, die eine Kammer mit einer Plattform, auf welcher ein Verbindungshalbleiter befestigt ist, und eine Lichtquelle, die Licht in die Kammer strahlt, umfasst. Der Kammer wird ein Ätzgas zugeführt. In der Kammer wird ein Plasma erzeugt. Durch das Trockenätzen wird eine Oberfläche des Verbindungshalbleiters bearbeitet.
  • Gemäß dem obigen Herstellungsverfahren der Halbleitervorrichtung und der Trockenätzvorrichtung ist es möglich, den Herstellungsschritt in dem Verfahren zur Herstellung der Halbleitervorrichtung zu vereinfachen.
  • Die obigen und weiteren Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden offensichtlicher erscheinen anhand der nachfolgenden ausführlichen Beschreibung, die unter Bezug auf die beiliegenden Zeichnungen gemacht wird, wobei:
  • 1 eine Querschnittsansicht ist, die ein Beispiel einer Halbleitervorrichtung veranschaulicht, welche hergestellt wurde durch ein Herstellungsverfahren gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2A bis 2D Querschnittsansichten sind, welche einen Herstellungsschritt der in 1 beschriebenen Halbleitervorrichtung veranschaulichen;
  • 3 eine Querschnittsansicht ist, die schematisch eine Trockenätzvorrichtung veranschaulicht, welche in einem Trockenätzschritt des Herstellungsschritts der in den 2A bis 2D beschriebenen Halbleitervorrichtung verwendet wird;
  • 4 ein Diagramm ist, welches einen Zustand in einer Kammer in dem Trockenätzschritt veranschaulicht;
  • 5 ein Diagramm ist, welches das experimentelle Ergebnis der Elektronenmobilität in einem lateralen HEMT veranschaulicht;
  • 6 eine Querschnittsansicht ist, die schematisch eine Trockenätzvorrichtung gemäß einer zweiten Ausführungsform veranschaulicht;
  • 7 eine Querschnittsansicht ist, die ein Beispiel der Halbleitervorrichtung veranschaulicht, welche durch das Herstellungsverfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung hergestellt wurde;
  • 8 eine Querschnittsansicht ist, die den Trockenätzschritt in dem Herstellungsschritt der in 7 beschriebenen Halbleitervorrichtung veranschaulicht;
  • 9 eine Querschnittsansicht ist, die ein Beispiel der Halbleitervorrichtung veranschaulicht, welche durch das Herstellungsverfahren gemäß einer vierten Ausführungsform der vorliegenden Erfindung hergestellt wurde; und
  • 10 eine Querschnittsansicht ist, die den Trockenätzschritt in dem Herstellungsschritt der in 9 beschriebenen Halbleitervorrichtung veranschaulicht.
  • Nachfolgend werden unter Bezug auf die Zeichnungen Ausführungsformen der vorliegenden Erfindung erläutert. Dabei werden in den folgenden Ausführungsformen identische oder ähnliche Teile jeweils mit denselben Symbolen bezeichnet.
  • Erste Ausführungsform
  • Die erste Ausführungsform der vorliegenden Erfindung wird unter Bezug auf 1 bis 5 erläutert. In der vorliegenden Ausführungsform wird in einem Trockenätzschritt eines Herstellungsschritts einer in 1 beschriebenen Halbleitervorrichtung ein Herstellungsschritt gemäß einer Ausführungsform der vorliegenden Erfindung angewendet.
  • Wie in 1 beschrieben, umfasst die Halbleitervorrichtung gemäß der vorliegenden Erfindung einen lateralen High-electron-mobility Transistor (HEMT), der einem Beispiel einer GaN-HEMT-Vorrichtung entspricht. Der HEMT ist wie folgt konfiguriert.
  • Der laterale HEMT besitzt ein semiisolierendes Substrat 1 (nachfolgend auch als ein Substrat bezeichnet), eine GaN-Schicht 2 und eine AlGaN-Schicht vom n-Typ 3. Die GaN-Schicht 2 und die AlGaN-Schicht vom n-Typ 3 sind auf einer Oberfläche des semiisolierenden Substrats 1 geschichtet, um ein Verbindungshalbleitersubstrat des lateralen HEMT zu bilden. In einer GaN-Schichtseite einer AlGaN/GaN-Grenzfläche ist durch einen piezoelektrischen Effekt und einen Polarisationseffekt ein zweidimensionaler Elektronengasträger (2 DEG-Träger) induziert. Das semiisolierende Substrat 1 ist aufgebaut aus einem semiisolierenden Material oder einem Halbleitermaterial wie Si (111), SiC, Saphir oder dergleichen. Auf dem semiisolierenden Substrat 1 werden durch beispielsweise ein heteroepitaxiales Wachstum die GaN-Schicht 2 und die AlGaN-Schicht 3 ausgebildet. Der Widerstandswert des semiisolierenden Substrats 1 kann, basierend auf den Eigenschaften der beabsichtigten Vorrichtung, durch eine Verunreinigungskonzentration in dem semiisolierenden Substrat 1 beliebig eingestellt werden. Es kann wirksam sein, dass eine AlGaN-GaN-Superlatticeschicht oder dergleichen zwischen der GaN-Schicht 2 und dem semiisolierenden Substrat 1 eingefügt wird und dass die Kristallinitätseigenschaft bzw. kristalline Eigenschaft der GaN-Schicht 2 verbessert wird. Hierbei bezeichnet die Kristallinitätseigenschaft einen Defekt, eine Fehlordnung oder dergleichen in der GaN-Schicht und bezeichnet das, was die elektrische Eigenschaft oder die optische Eigenschaft beeinflusst. Die Oberfläche der AlGaN-Schicht 3 wird mit einer Vertiefung 3a und Rinnen 3b, 3c bereitgestellt. Die Vertiefung 3a ist zwischen der Rinne 3b und der Rinne 3c platziert. Die Vertiefung 3a weist die Form einer Vertiefungsform auf oder, mit anderen Worten, die Vertiefung 3a entspricht einer Konkavität.
  • Die Position, an der die Vertiefung 3a auf der Oberfläche der AlGaN-Schicht 3 vorgesehen ist, weist eine Gate-Struktur auf, die einen Gateisolierfilm 4 und eine Gateelektrode 5 einschließt. Der Gateisolierfilm 4 ist innerhalb der Vertiefung 3a und um die Vertiefung 3a herum vorgesehen. Die Gateelektrode 5 ist auf dem Gateisolierfilm 4 ausgebildet. Der Gateisolierfilm 4 ist aus einem Oxidfilm oder dergleichen hergestellt. Die Gateelektrode 5 schließt Poly-Si oder dergleichen ein, welches mit Verunreinigungen dotiert wurde. Auf der Oberfläche der Gateelektrode 5 ist eine Gateverdrahtungsschicht 6, die Aluminium (Al) oder dergleichen einschließt, vorgesehen. Naturgemäß können Material und Struktur einer Gateelektrode und eines Gateisolierfilms im Hinblick auf die Schwellenspannung, Spannungsfestigkeit, Langzeitzuverlässigkeit oder dergleichen der beabsichtigten Vorrichtung geeignet gewählt werden. Es kann effektiv sein, dass anstelle des Si-Oxid-Films als das Material des Gateisolierfilms ein Material mit hoher Dielektrizitätskonstante wie einen Si-Nitrid-Film, SiON, Al2O3, La2O3 oder dergleichen verwendet wird. Darüber hinaus kann ein Mischfilm oder ein geschichteter Film verwendet werden, der aus den obigen Materialien aufgebaut ist. Ferner ist es möglich, Stickstoff, Si oder dergleichen unter Verwendung eines Hochtemperaturheizschritts oder eines Plasmaschritts zu dotieren, um eine Polykristallisierung des Films mit hoher Dielektrizitätskonstante zu unterdrücken.
  • Die Position, an der die Rinne 3b auf der Oberfläche der AlGaN-Schicht 3 vorgesehen ist, weist innerhalb der Rinne 3b eine Sourceelektrode 7 auf. Die Position, an der die Rinne 3c auf der Oberfläche der AlGaN-Schicht 3 vorgesehen ist, weist innerhalb der Rinne 3c eine Drainelektrode 8 auf. Die Sourceelektrode 7 und die Drainelektrode 8 bilden einen ohmschen Kontakt mit der Oberfläche der Rinne 3b bzw. der Rinne 3c. Gemäß diesem Aufbau ist der laterale HEMT gemäß der vorliegenden Ausführungsform aufgebaut. Der Abstand zwischen der Sourceelektrode und der Gateelektrode und der Abstand zwischen der Gateelektrode und der Drainelektrode können im Hinblick auf den ON-Widerstand und der Spannungsfestigkeit der beabsichtigten Vorrichtung festgelegt werden.
  • Der laterale HEMT führt einen Schaltvorgang aus, indem eine Gatespannung an der Gateelektrode 5 angelegt wird. Im Speziellen wird durch Anlegen der Gatespannung an die Gateelektrode 5 die Dichte einer Elektronenschicht (entspricht einem Kanal) unterhalb der Gateelektrode 5 gesteuert. Ein elektrischer Strom fließt zwischen der Sourceelektrode und der Drainelektrode durch Anlegen einer Spannung an einem Abschnitt zwischen der Sourceelektrode und der Drainelektrode. Dabei ist die Elektronenschicht aufgebaut aus dem 2 DEG in der GaN-Schichtseite der GaN-Schicht 2 und der AlGaN-Schicht 3.
  • In dem lateralen HEMT sind basierend auf einem Oberflächenzustand der Vertiefung 3a unterhalb der Gatestruktur die Konzentration des zweidimensionalen Elektronengases und die Kanalmobilität geändert, so dass der ON-Widerstand beeinflusst wird. Somit ist es bevorzugt, dass der Oberflächenzustand der Vertiefung 3a sich in einem guten Zustand befindet. Darüber hinaus können die Oberflächenzustände eines Kontaktbereichs (entspricht der Rinne 3b) zwischen der Sourceelektrode 7 und der AlGaN-Schicht 3 und eines anderen Kontaktbereichs (entspricht der Rinne 3c) zwischen der Drainelektrode 8 und der AlGaN-Schicht 3 den Kontaktwiderstand beeinflussen. Ein Elektron tunnelt von der Sourceelektrode oder der Drainelektrode zu der AlGaN-Schicht 3 und das Elektron erreicht die Sourceelektrode 7 oder die Drainelektrode 8. Wenn die 2 DEG-Dichte der Grenzfläche zwischen der AlGaN-Schicht 3 und der GaN-Schicht 2 gering ist, kann der Kontaktwiderstand, welcher einer parasitären Widerstandskomponente des HEMT entspricht, ansteigen. Da der Oberflächenstatus der Rinnen 3b, 3c den Kontaktwiderstand beeinflusst, ist es bevorzugt, dass der Oberflächenstatus der Rinnen 3b, 3c sich in einem guten Zustand befindet. Hierbei bezeichnet der gute Zustand des Oberflächenstatus einen Zustand, bei dem an der Oberfläche der AlGaN-Schicht 3 oder im Inneren in der AlGaN-Schicht 3 nahe der Oberfläche die Dichten eines exogenen Kristalldefekts, einer Fehlordnung, eines Risses oder einer Verunreinigung gering gehalten werden und die 2 DEG-Dichte und Mobilität nicht signifikant verringert sind gegenüber einem Zeitpunkt, bei dem das epitaxiale Wachstum von AlGaN oder GaN durchgeführt wird.
  • In der vorliegenden Ausführungsform wird das Herstellungsverfahren gemäß der vorliegenden Ausführungsform in der vorliegenden Erfindung angewendet, wenn die Vertiefung 3a und die Rinnen 3b, 3c ausgebildet werden. Nachfolgend wird das Herstellungsverfahren des lateralen HEMT gemäß der vorliegenden Ausführungsform unter Bezug auf 2A bis 4 erläutert.
  • Schritt in Fig. 2A
  • Es wird das Verbindungshalbleitersubstrat hergestellt. In dem Verbindungshalbleitersubstrat ist die GaN-Schicht 2 auf der Oberfläche des semiisolierenden Substrats 1, welches aus Si (111), SiC, Saphir oder dergleichen hergestellt ist, geschichtet. Die AlGaN-Schicht vom n-Typ 3 wird auf die GaN-Schicht 2 geschichtet. So werden auf der Oberfläche des semiisolierenden Substrats 1 die GaN-Schicht 2 und die AlGaN-Schicht 3 beispielsweise ausgebildet durch ein Verfahren der metallorganischen chemischen Dampfphasenabscheidung (MOCVD) und ein Verfahren der Molekularstrahlepitaxie (MBE) in ultrahoher Reinheit und mit hoher Präzision.
  • Schritt in Fig. 2B
  • Auf der Oberfläche der AlGaN-Schicht 3 wird ein Oxidfilm 10 bereitgestellt, der einem Zwischenschichtfilm entspricht, und wird auf der Oberfläche des Oxidfilms 10 ein Resist 11 bereitgestellt, der einer zweiten Maske entspricht. Nachdem der Resist 11 mittels eines Fotolithografieverfahrens bemustert wurde, wird der Oxidfilm 10 unter Verwendung des Resists 11 als eine Maske bemustert. Folglich werden der Resist 11 und der Oxidfilm 10 auf der Oberfläche der AlGaN-Schicht 3 an der geplanten Stelle zur Ausbildung einer Vertiefung geöffnet. Nach diesem Schritt wird ein Trockenätzschritt durchgeführt unter Verwendung des Resists 11 und des Oxidfilms 10 als der Maske. Es wird die Oberfläche der AlGaN-Schicht 3 vertieft und wird die Vertiefung 3a bereitgestellt. Der Trockenätzschritt wird durchgeführt mittels einer Trockenätzvorrichtung mit induktiv gekoppeltem Plasma (ICP), wie sie in 3 beschrieben ist.
  • Wie in 3 beschrieben, weist die ICP-Trockenätzvorrichtung eine Kammer 20, eine ICP-Elektrode 21, eine Vorspannungsstromversorgung 22 und eine Lampe 23 auf. Der Ätzschritt wird in der Kammer 20 durchgeführt.
  • Die Lampe 23 in der vorliegenden Ausführungsform kann ein Beispiel einer Lichtquelle sein.
  • Die Kammer 20 enthält eine Plattform 20a und weist an der oberen Oberfläche der Kammer 20 einen Einfallabschnitt 20b auf. Der Einfallabschnitt ist aus einem lichtdurchlässigen Material wie Quarz hergestellt. Das Substrat 9, welches das zu ätzende Objekt ist, wird auf der Plattform 20a befestigt. Der Trockenätzschritt wird durchgeführt, wobei oberhalb der Plattform 20a ein Bereich der Plasmaerzeugung bereitgestellt wird. Das Substrat 9 weist auf dem semiisolierenden Substrat 1 die GaN-Schicht 2, die AlGaN-Schicht 3, den Oxidfilm 10 und den Resist 11 auf. In der Kammer 20 wird Licht von der Lampe 23 durch den Einfallabschnitt 20b in den Bereich der Plasmaerzeugung und auf die Oberfläche des Substrats 9 auf der Plattform 20a gestrahlt. Darüber hinaus weist die Kammer 20 einen Druckverringerungsmechanismus oder dergleichen auf. Der Druckverringerungsmechanismus leitet ein Ätzgas, Atmosphärengas oder dergleichen aus einer nicht aufgezeigten Gaseinleitungsöffnung ein und steuert den Ätzdruck.
  • Die ICP-Elektrode 21 versorgt die Kammer 20 mit elektrischer Energie mit vorbestimmter ICP-Energie. In der vorliegenden Ausführungsform entspricht die ICP-Elektrode 21 beispielsweise einer Ringelektrode. Licht von der Lampe 23 geht durch einen ausgehöhlten Teil der ICP-Elektrode 21 hindurch und wird in die Kammer 20 gestrahlt. Die Vorspannungsstromversorgung 22 legt über die Plattform 20a eine vorbestimmte Vorspannung an das Substrat 9 an.
  • Die Lampe 23 entspricht einer Lichtquelle, die Licht zur Beschleunigung einer Reaktion ausstrahlt, und ist entweder eine Xenonlampe (Xe-Lampe), eine Quecksilber/Xenon-Lampe (Hg-Xe-Lampe) oder eine Lampe mit UV-Strahlung (UV-Lampe). In der vorliegenden Ausführungsform ist die Lampe 23 oberhalb der Kammer 20 angeordnet. Das von der Lampe 23 abgestrahlte Licht kann eine beliebige Art an Licht sein. Es ist bevorzugt, dass die Wellenlänge und Stärke des Lichts geeignet gewählt werden, um eine Schädigung des zu ätzenden Objekts (in der vorliegenden Ausführungsform die AlGaN-Schicht 3) in dem Trockenätzschritt zu verringern. Es ist beispielsweise bevorzugt, dass das eingestrahlte Licht eine Wellenlängenkomponente einschließt, die kürzer als 500 nm beträgt. In diesem Fall ist es möglich, eine hohe Energie zur Beschleunigung der Plasmaerzeugung und der Ätzreaktion zu erhalten. Darüber hinaus ist es bevorzugt, dass die Lampe 23 das Einstrahlen von Licht aus einer Richtung ausübt, die senkrecht zu dem auf der Plattform 20a platzierten Substrat 9 ist, um eine ungleichmäßige Lichteinstrahlung zu verringern. Es ist beispielsweise möglich, die Lampe 23 so auszugestalten, dass sie (i) eine Lichtquelle einschließt, die paralleles Licht von einer Position abstrahlt, die dem Substrat 9 gegenüberliegt, oder (ii) eine Lichtquelle einschließt, die diffuses Licht einer Lichtquelle unter Verwendung einer Linse oder dergleichen parallelisiert.
  • Bei Verwendung der ICP-Trockenätzvorrichtung wird das Substrat 9 auf der Plattform 20a platziert und wird der Trockenätzschritt durchgeführt. Wie oben beschrieben sind in dem Substrat 9 die GaN-Schicht 2 und die AlGaN-Schicht 3 auf der Oberfläche des semiisolierenden Substrats 1 bereitgestellt und ist die Maske, welche durch den Resist 11 und den Oxidfilm 10 bereitgestellt wird, auf der AlGaN-Schicht ausgebildet.
  • Als Erstes wird die ICP-Leistung durch die ICP-Elektrode 21 auf einen Bereich zwischen 10 W bis 1000 W eingestellt und wird die Vorspannungsleistung mittels der Vorspannungsstromversorgung 22 auf gleich oder weniger als 100 W eingestellt. Die ICP-Leistung wird auf eine Leistung eingestellt, die üblicherweise in einem ICP-Trockenätzschritt verwendet wird. Eine Vorspannungsleistung von mehr als 100 W kann zu stark sein und es kann möglich sein, dass die Wirkungen durch die Lichtbestrahlung verringert werden. Somit wird die Vorspannungsleistung auf gleich oder weniger als 100 W eingestellt. Die Stärke der Lichtbestrahlung basierend auf der Lumineszenz von Xe oder dergleichen durch die Lampe 23 wird auf gleich oder mehr als 0,05 mW/cm2 auf der Oberfläche des Substrats 9, welches dem zu ätzenden Objekt entspricht, eingestellt und kann vorzugsweise auf gleich oder mehr als 0,1 mW/cm2 eingestellt werden. Die Substrattemperatur wird auf gleich oder weniger als 250°C eingestellt, wenn die Maske, wie in der vorliegenden Ausführungsform, den Resist 11 einschließt. Es ist möglich, die Substrattemperatur auf gleich oder mehr als 250°C einzustellen, wenn lediglich eine Hartmaske wie ein Oxidfilm (SiO2) verwendet wird.
  • Der Druck in der Kammer 20 wird auf einen Bereich zwischen 0,01 Pa bis 10 Pa eingestellt und wird das Ätzgas in die Kammer 20 eingeleitet. Es ist möglich, den Druck in der Kammer 20 auf einen von dem obigen Bereich verschiedenen Wert einzustellen, und der Druck in der Kammer 20 kann geeignet gewählt werden basierend auf der Tiefe und Form der lateralen Oberfläche der Vertiefung 3a, die trocken geätzt wird. Das Ätzgas entspricht beispielsweise einem Chlorgas, einem Chlorgas enthaltenden Mischgas oder BCl3. Wenn das obige Ätzgas verwendet wird, ist es möglich, eine hohe Ätzrate zu erhalten und die für den Trockenätzschritt erforderliche Zeit zu verkürzen. Dabei kann basierend auf dem Material der zu ätzenden Objektschicht und der Gestalt der zu ätzenden Objektschicht ein beliebiges Ätzgas geeignet angewendet werden.
  • Beim Ausführen des Trockenätzschritts wird die Vertiefung 3a ausgebildet. In dem Plasmaerzeugungsbereich in der Kammer 20 wird ein Plasma erzeugt, das ein das Ätzgas bildendes Element aufweist. Wie in 4 beschrieben, werden gleichzeitig eine Plasmabestrahlung und eine Bestrahlung mit Licht auf der Oberfläche des Substrats 9 durchgeführt. Demgemäß ist es möglich, die Trockenätzreaktion zu beschleunigen und die Vertiefung 3a in einer kurzen Zeit bereitzustellen, ohne eine Erhöhung der Substratvorspannung, die einer zu ätzenden Oberfläche eine Ionenkollisionsschädigung zufügt. Somit ist es möglich, die Schädigung der Vertiefung 3a zu verringern. Da die Zeit, in der die zu ätzende Oberfläche der Plasmaatmosphäre ausgesetzt wird, verkürzt ist, sind das Einbringen eines Atmosphärenelements, welches ein Coulomb-Streuungszentrum der im Inneren des Substrats induzierten 2 DEG-Mobilität bereitstellt, und die Konzentration an Gitterfehlstellen verringert.
  • Im Speziellen wird die Reaktionsgeschwindigkeit des Trockenätzens gesteuert durch eine der Komponenten einer Plasmaerzeugungsdichte, der Zuführgeschwindigkeit von Plasmaatomen, der Diffusion eines Ätzmittels auf einer Substratoberfläche, der Ätzreaktionsgeschwindigkeit und der Desorptionsgeschwindigkeit eines Reaktionsprodukts oder durch eine beliebige Kombination der obigen Komponenten. Es ist möglich, die obige Geschwindigkeit durch Lichtbestrahlung zu erhöhen. Somit ist es möglich, die Trockenätzreaktion zu beschleunigen und den oben beschriebenen Effekt zu erhalten. Wie in der vorliegenden Ausführungsform beschrieben, ist es insbesondere bevorzugt, dass ein Aufbau, bei dem die Lichtbestrahlung in einer Richtung senkrecht zu der Oberfläche des Substrats 9 durchgeführt wird, angewendet wird, wenn die Ätzreaktionsgeschwindigkeit der Substratoberfläche dem geschwindigkeitsbestimmenden Schritt entspricht. In der vorliegenden Ausführungsform wird die Lichtbestrahlung direkt auf das Substrat 9 durchgeführt und ist es daher möglich, die Ätzreaktionsgeschwindigkeit der Substratoberfläche zu erhöhen. Entsprechend dieser Konfiguration wird, wenn die Ätzreaktionsgeschwindigkeit der Substratoberfläche dem geschwindigkeitsbestimmenden Schritt entspricht, insbesondere die Ätzreaktionsgeschwindigkeit der Substratoberfläche erhöht und ist es möglich, die Trockenätzreaktion wirksam zu beschleunigen. Die Ätztiefe von AlGaN kann im Hinblick auf eine Schwellenspannung und einen Kanalwiderstand der beabsichtigten Vorrichtung festgelegt werden. Wenn die Ätztiefe vertieft wird, ändert sich die Schwellenspannung zu der positiven Seite der Spannung. Wenn die Ätztiefe vertieft wird, wird die Mobilität wesentlich erhöht. In dem Bereich, in dem die restliche AlGaN-Filmdicke dünn ist, wird die mobilitätsverschlechternde Komponente, die durch den Ätzschritt zugegeben wird, offensichtlich und wird die Mobilität bestimmt durch einen Kompromiss zwischen der Ätztiefe und der mobilitätsverschlechternden Komponente.
  • Nachdem die Vertiefung 3a ausgebildet ist, wird der Resist 11, der als Maske des Trockenätzens verwendet wurde, entfernt und wird der Trockenätzschritt abgeschlossen.
  • In den Zeichnungen wird beispielhaft dargestellt, dass die Tiefe der Vertiefung 3a, welche durch den Trockenätzschritt ausgebildet wurde, flacher ist als die Dicke der AlGaN-Schicht 3. Es kann eine HEMT-Struktur möglich sein, bei der die Tiefe der Vertiefung 3a gleich einer Position einer Grenzfläche zwischen der AlGaN-Schicht 3 und der GaN-Schicht 2 ist oder tiefer ist als die Dicke der AlGaN-Schicht 3 (d. h., entsprechend einem Fall, bei dem die Vertiefung 3a in der GaN-Schicht 2 vorliegt). In diesem Fall kann die Trägerdichte in einer Grenzfläche zwischen dem Gateisolierfilm und der GaN-Schicht mittels einer Gatespannung gesteuert werden.
  • Schritt in Fig. 2C
  • Auf die Oberfläche der AlGaN-Schicht 3 und die Innenseite der Vertiefung 3a werden ein Isolierfilm, wie der Oxidfilm, und ein Metallmaterial wie Poly-Si oder Al, das mit Verunreinigungen dotiert ist, in dieser Reihenfolge geschichtet. Die obigen Schichten werden mit einer nicht gezeigten Maske bemustert. Gemäß diesem Schritt werden der Gateisolierfilm 4, die Gateelektrode 5 und die Gateverdrahtungsschicht 6 bereitgestellt.
  • Schritt in Fig. 2D
  • Der Isolierfilm und die Maske bedecken den Gateisolierfilm 4, die Gateelektrode 5 und die Gateverdrahtungsschicht 6. Der Isolierfilm und die Maske besitzen eine Öffnung an der geplanten Stelle zur Ausbildung der Rinnen 3b, 3c. Es ist beispielsweise möglich, den Isolierfilm durch Ausbilden des Resists 13, entsprechend der Maske, auf der Oberfläche des Oxidfilms 12 bereitzustellen, nachdem der Oxidfilm 12 bereitgestellt ist.
  • Der Trockenätzschritt in Bezug auf den Oxidfilm 12 und die AlGaN-Schicht 3 wird unter Verwendung des Resists 13 durchgeführt. Die Rinnen 3b, 3c werden auf der Oberfläche der AlGaN-Schicht 3 bereitgestellt. Der Trockenätzschritt in diesem Fall ist vergleichbar mit dem Trockenätzschritt zur Bereitstellung der Vertiefung 3a, wie er in 2B beschrieben ist. Die Tiefe der Rinnen 3b, 3c kann so gesteuert werden, dass der Kontaktwiderstand minimal wird. Wenn die Tiefe der Rinnen 3b, 3c zu flach ist, ist die Elektrode weit entfernt von der Grenzfläche zwischen der AlGaN-Schicht 3 und der GaN-Schicht 2 und wird der Kontaktwiderstand groß. Wenn die Tiefe zu tief ist, ist die 2 DEG-Dichte in der Grenzfläche zwischen der AlGaN-Schicht 3 und der GaN-Schicht 2 verringert und wird der Kontaktwiderstand groß. Nach dem Trockenätzschritt wird der Resist 13 entfernt.
  • Der Schritt nach dem oben beschriebenen Schritt ist im Wesentlichen vergleichbar mit einem herkömmlichen Schritt. Es werden ein Schritt zur Herstellung eines Zwischenschichtisolierfilms, ein Schritt zur Herstellung eines Kontaktlochs, ein Schritt zur Herstellung der Sourceelektrode 7 und der Drainelektrode 8 oder dergleichen durchgeführt, so dass die in 1 beschriebene Halbleitervorrichtung mit dem lateralen HEMT bereitgestellt wird.
  • Wie oben beschrieben, wird in der vorliegenden Ausführungsform, wenn die Oberfläche des Verbindungshalbleiters durch den Trockenätzschritt bearbeitet wird, der Bereich der Plasmaerzeugung mittels einer Xe-Lampe, einer Hg-Xe-Lampe, einer UV-Lampe oder dergleichen bestrahlt, um die Trockenätzreaktion zu beschleunigen. Demgemäß ist es möglich, dass die Vertiefung 3a bei einer geringen Substrat-Vorspannungsleistung in einer kürzeren Zeit bereitgestellt wird, und ist es möglich, eine Schädigung der Vertiefung 3a zu verringern. Daher ist es möglich, die Vertiefung 3a mit einer verringerten Schädigung und die Rinnen 3b, 3c mit einer verringerten Schädigung bereitzustellen, auch wenn der Nachbearbeitungsschritt mit dem Erwärmungsschritt oder den Stickstoffplasma nach dem Trockenätzschritt nicht durchgeführt wird. Somit ist es bei dem Herstellungsverfahren der Halbleitervorrichtung möglich, den Herstellungsschritt zu vereinfachen. Das Herstellungsverfahren umfasst den Trockenätzschritt, in welchem der Verbindungshalbleiter, der ein Nitrid eines Elements der Gruppe III als eine Hauptkomponente einschließt, bearbeitet wird. Das Element der Gruppe III entspricht beispielsweise Gallium (Ga), Aluminium (Al), Indium (In).
  • Gemäß der vorliegenden Erfindung ist die Schädigung in dem Vertiefungsarbeitsschritt verringert, da lediglich der Trockenätzschritt durchgeführt wird. Es ist daher möglich, die Resiste 11, 13 als Maske zu verwenden, wenn der Vertiefungsarbeitsschritt bei einer Substrattemperatur von gleich oder weniger als 250°C durchgeführt wird. Somit ist es möglich, den Herstellungsschritt weiter zu vereinfachen.
  • Als Referenzinformation wird für den Fall, bei dem die Lichtbestrahlung mittels der Lampe 23 durchgeführt wird, oder für den Fall, bei dem keine Lichtbestrahlung durchgeführt wird, die 2 DEG-Mobilität nach dem Trockenätzschritt, welcher die Vertiefung 3a und die Rinnen 3b, 3c bereitstellt, mittels einer Hall-Messung bestimmt. Ferner wird die 2 DEG-Mobilität mittels einer Hall-Messung für den Fall bestimmt, bei dem die AlGaN-Filmdicke mittels einer Steuerung des epitaxialen Wachstums ohne einem Ätzen gesteuert wird. 5 veranschaulicht das Ergebnis. Wenn die Lichtbestrahlung durchgeführt wird, ist die Mobilität im Wesentlichen gleich dem Fall, bei dem eine Steuerung des epitaxialen Wachstums ohne eine Schädigung durchgeführt wird (entsprechend einer Kontrollprobe). Wenn die Lichtstrahlung nicht durchgeführt wird, ist die Mobilität geringer als die der Kontrollprobe.
  • In 5 bezeichnet ein offener Kreis ein Messergebnis der Kontrollprobe. Ein Dreieck bezeichnet ein Messergebnis in dem Fall, bei dem mit der Xe-Lampe bestrahlt wurde. Ein ausgefülltes Quadrat bezeichnet ein Messergebnis in dem Fall, bei dem mit der Hg-Xe-Lampe bestrahlt wurde. Eine Raute bezeichnet ein Messergebnis in dem Fall, bei dem die Lichteinstrahlung nicht durchgeführt wurde.
  • In diesem Experiment wurde die Stärke der Lichteinstrahlung auf die Substratoberfläche auf 0,24 mW/cm2 eingestellt. Wenn die Stärke der Lichteinstrahlung auf die Substratoberfläche gleich oder mehr als 0,05 mW/cm2 beträgt, ist das Ausmaß der Verringerung der Mobilität geringer als in dem Fall, bei dem die Lichteinstrahlung nicht durchgeführt wird. Wenn die Stärke der Lichteinstrahlung auf die Substratoberfläche gleich oder mehr als 0,1 mW/cm2 beträgt, nimmt die Ätzrate zu. Basierend auf den experimentellen Ergebnissen kann die Stärke der Lichteinstrahlung auf die Oberfläche des Substrats 9, welches dem zu ätzenden Objekt entspricht, daher gleich oder mehr als 0,05 mW/cm2 betragen. Es ist bevorzugt, dass die Stärke der Lichteinstrahlung auf die Oberfläche des Substrats 9 gleich oder mehr als 0,1 mW/cm2 beträgt.
  • Zweite Ausführungsform
  • Es wird nun die zweite Ausführungsform der vorliegenden Erfindung erläutert. In der zweiten Ausführungsform ist die Konfiguration der Trockenätzvorrichtung, die in dem Trockenätzschritt verwendet wird, verschieden von der der ersten Ausführungsform. Die sonstige Konfiguration ist ähnlich zu der ersten Ausführungsform und es werden daher die von der ersten Ausführungsform verschiedenen Teile erläutert.
  • Wie in 6 beschrieben, ist in der vorliegenden Ausführungsform die Lampe 23 gegenüber einer lateralen Seite der Kammer 20 angeordnet und ist der Einfallabschnitt 20b, welcher das durchscheinende Material wie Quarz einschließt und einer der lateralen Seiten der Kammer 20 entspricht, an einer Stelle angeordnet, die der Lampe 23 entspricht.
  • Wenn der wie in 2B und 2D beschriebene Trockenätzschritt unter Verwendung der oben beschriebenen Trockenätzvorrichtung durchgeführt wird, ist es möglich, technische Effekte zu erhalten, die ähnlich sind zu der ersten Ausführungsform. Wenn darüber hinaus in der vorliegenden Ausführungsform die Lampe 23 gegenüber der lateralen Seite der Kammer 20 angeordnet ist, strahlt das von der Lampe 23 emittierte Licht hauptsächlich in den Plasmaerzeugungsbereich. Wenn die Reaktionsgeschwindigkeit des Trockenätzens bestimmt wird durch die Zuführgeschwindigkeit der Plasmaatome und die Trockenätzvorrichtung mit der Konfiguration der vorliegenden Ausführungsform verwendet wird, wird die Erzeugung der Plasmaatome beschleunigt. Es ist möglich, die Zuführgeschwindigkeit der Plasmaatome zu erhöhen.
  • Dritte Ausführungsform
  • Es wird nun die dritte Ausführungsform der vorliegenden Erfindung erläutert. In der dritten Ausführungsform ist die Konfiguration der Halbleitervorrichtung, welche dem zu ätzenden Objekt entspricht, von der der ersten Ausführungsform verschieden. Die sonstige Konfiguration der dritten Ausführungsform ist ähnlich zu der der ersten Ausführungsform und es werden lediglich die Teile beschrieben, die von der ersten Ausführungsform verschieden sind.
  • Wie in 7 beschrieben, umfasst der in der Halbleitervorrichtung der vorliegenden Ausführungsform vorgesehene laterale HEMT das semiisolierende Substrat 1 und auf der Oberfläche des semiisolierenden Substrats 1 die GaN-Schicht 2. Das semiisolierende Substrat 1 ist hergestellt aus Si (111), SiC, Saphir oder dergleichen. Die GaN-Schicht 2 weist die Vertiefung 2a auf. An einer Stelle, wo auf der Oberfläche der GaN-Schicht 2 die Vertiefung 2a platziert ist, weist der laterale HEMT eine Gatestruktur auf, die aufgebaut ist aus dem Gateisolierfilm 4 und der Gateelektrode 5. Auf der Oberfläche der Gateelektrode 5 ist die Gateverdrahtungsschicht 6 vorgesehen, die aus Al oder dergleichen hergestellt ist. Der laterale HEMT umfasst auf der GaN-Schicht 2 die Sourceelektrode 7 und die Drainelektrode 8. Die Gatestruktur ist zwischen der Sourceelektrode 7 und der Drainelektrode 8 angeordnet. Jede der Sourceelektrode 7 und der Drainelektrode 8 machen einen ohmschen Kontakt mit der Oberfläche der GaN-Schicht 2. Entsprechend diesem Aufbau ist der laterale HEMT der vorliegenden Ausführungsform aufgebaut.
  • Wie in der ersten Ausführungsform beschrieben, ist der Trockenätzschritt anwendbar auf eine Transistorstruktur, in welcher ein Gateabschnitt eine AlGaN-Schicht 3 auf der GaN-Schicht 2 aufweist. Darüber hinaus kann der Trockenätzschritt auch auf eine Transistorstruktur angewendet werden, bei der ein Gateabschnitt die GaN-Schicht 2 aufweist. Wie beispielsweise in 8 beschrieben, wird eine Maske, die aus dem Oxidfilm 10 und dem Resist 11 hergestellt ist, auf der Oberfläche der GaN-Schicht 2 bereitgestellt und wird die Vertiefung 2a durch den Trockenätzschritt unter Verwendung der Maske bereitgestellt. In diesem Fall kann der in der ersten Ausführungsform und der zweiten Ausführungsform beschriebene Trockenätzschritt angewendet werden.
  • Wenn der HEMT mit der Transistorstruktur mit der GaN-Schicht 2 an dem Gateabschnitt bereitgestellt wird, kann der oben beschriebene Trockenätzschritt angewendet werden. In diesem Fall ist es möglich, technische Effekte zu erhalten, die ähnlich sind zu der ersten Ausführungsform und der zweiten Ausführungsform. Der Widerstandswert des Substrats kann entsprechend der beabsichtigten Eigenschaften der Vorrichtung beliebig gesteuert werden durch eine Konzentration an Verunreinigungen im Substrat. Es kann wirksam sein, dass eine AlGaN-GaN-Superlatticeschicht zwischen der GaN-Schicht und dem semiisolierenden Substrat 1 angeordnet wird, um die Kristallinitätseigenschaft der GaN-Schicht zu verbessern. Hierbei bezeichnet die Kristallinitätseigenschaft einen Defekt, eine Fehlordnung oder dergleichen in der GaN-Schicht und bezeichnet das, was die elektrischen Eigenschaften und die optischen Eigenschaften beeinflusst.
  • Vierte Ausführungsform
  • Es wird nun die vierte Ausführungsform erläutert. In der vierten Ausführungsform ist die Konfiguration der Halbleitervorrichtung, welche dem zu ätzenden Objekt entspricht, von der der ersten Ausführungsform verschieden. Die anderen, nicht die Konfiguration betreffenden Teile der Halbleitervorrichtung sind ähnlich zu der ersten Ausführungsform. Es werden die Teile erläutert, die von der ersten Ausführungsform verschieden sind.
  • Wie in 9 beschrieben, weist in der vorliegenden Ausführungsform die Halbleitervorrichtung einen vertikalen MOSFET auf. In dem vertikalen MOSFET werden auf der Oberfläche des GaN-Substrats 31 eine Driftschicht vom n–-Typ 32, ein Basisbereich vom p-Typ 33 und ein Sourcebereich vom n+-Typ 34 ausgebildet und wird das Verbindungshalbleitersubstrat bereitgestellt. Die Driftschicht vom n–-Typ 32, der Basisbereich vom p-Typ 33 und der Sourcebereich vom n+-Typ 34 werden aus der GaN-Schicht hergestellt. Ein Graben 35 durchdringt den Basisbereich vom p-Typ 33 und den Sourcebereich vom n+-Typ 34 und reicht bis zu der Driftschicht vom n–-Typ 32. Innerhalb des Grabens 35 wird durch den Gateisolierfilm 36 die Gateelektrode 37 bereitgestellt. Darüber hinaus ist die Sourceelektrode 38 auf der Oberfläche des Sourcebereichs vom Typ 34 vorgesehen. Die Drainelektrode 39 ist auf einer Rückseitenfläche des GaN-Substrats 31 vorgesehen. Somit ist das GaN-Substrat zwischen der Gateelektrode 37 und der Drainelektrode 39 angeordnet. Entsprechend dieser Konfiguration wird durch den Verbindungshalbleiter der vertikale MOSFET aufgebaut.
  • Zusätzlich zu dem wie in der ersten Ausführungsform beschriebenen lateralen HEMT kann daher wie in der vorliegenden Ausführungsform beschrieben der Trockenätzschritt auf einen vertikalen MOSFET angewendet werden. Wie in 10 beschrieben wird beispielsweise ein Verbindungshalbleitersubstrat hergestellt, bei dem auf der Oberfläche des GaN-Substrats 31 die Driftschicht vom n–-Typ 32, der Basisbereich vom p-Typ 33 und der Sourcebereich vom n+-Typ 34 vorgesehen sind. Auf dem Sourcebereich vom n+-Typ 34 werden ein Oxidfilm 40 und ein Resist 41 als Masken platziert. Das Trockenätzen wird unter Verwendung der Maske durchgeführt, so dass der Graben 35 bereitgestellt wird. In diesem Fall ist der in der ersten Ausführungsform und der zweiten Ausführungsform beschriebene Trockenätzschritt anwendbar.
  • Wenn an die Gateelektrode 37 in dem vertikalen MOSFET die Gatespannung angelegt wird, wird an der lateralen Oberfläche des Gateisolierfilms 36 im Basisbereich vom p-Typ 33 ein Kanal bereitgestellt, so dass ein Strom zwischen der Sourceelektrode und der Drainelektrode fließt. Wenn in dem vertikalen MOSFET der Graben 35 bereitgestellt wird, kann der in der ersten Ausführungsform und der zweiten Ausführungsform erläuterte Trockenätzschritt angewendet werden. Wenn der Trockenätzschritt bei einer Herstellung des vertikalen MOSFET verwendet wird, werden darüber hinaus technische Effekte erhalten, die ähnlich sind zu denen der ersten Ausführungsform und der zweiten Ausführungsform.
  • Dabei verbessert in dem vertikalen MOSFET die Verringerung einer Schädigung der lateralen Oberfläche des Grabens 35, an der der Kanal ausgebildet ist, wirksam die Kanalmobilität. Somit ist es bevorzugt, dass sowohl die Leistung als auch Stärke der Lichtbestrahlung in dem Trockenätzschritt frei eingestellt wird, um eine Schädigung der lateralen Oberfläche des Grabens 35 zu verringern.
  • Weitere Ausführungsformen
  • Es wird darauf hingewiesen, dass die vorliegende Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt ist. Es ist möglich, innerhalb des Umfangs der vorliegenden Erfindung die Ausführungsformen geeignet zu ändern.
  • Beispielsweise wird in jeder der Ausführungsformen ein Trockenätzschritt unter Verwendung eines Verbindungshalbleiters, der als eine Hauptkomponente ein Nitrid eines Elements der Gruppe III einschließt, erläutert. In dem Trockenätzschritt wird eine Gatestruktur bereitgestellt, welche die Vertiefungen 2a, 3a oder den Graben 35 einschließt. Der oben beschriebene Schritt ist jedoch lediglich beispielhaft. Solange als der Trockenätzschritt in dem Verbindungshalbleiter, welcher hauptsächlich ein Nitrid eines Elements der Gruppe III einschließt, durchgeführt wird, ist der Trockenätzschritt auch auf einen anderen Bereich anwendbar. Darüber hinaus ist das Nitrid eines Elements der Gruppe III nicht auf das in jeder der Ausführungsformen beschriebene GaN beschränkt. Das Nitrid eines Elements der Gruppe III kann auch ein Nitrid von Al, In oder dergleichen sein.
  • Nachdem in der ersten Ausführungsform die Vertiefung 3a bereitgestellt wurde, wurden die Rinnen 3b, 3c bereitgestellt. Die Reihenfolge dieser Bereitstellungen kann jedoch umgekehrt werden und können die Rinnen 3b, 3c vor der Vertiefung 3a bereitgestellt werden.
  • Zusätzlich zu einer wie in den Ausführungsformen erläuterten Schaltvorrichtung wie einem lateralen oder vertikalen MOSFET kann die vorliegende Erfindung auch angewendet werden auf den Trockenätzschritt bei der Herstellung eines lateralen Gleichrichterelements oder eines vertikalen Gleichrichterelements wie beispielsweise einer Diode oder dergleichen. Darüber hinaus kann die vorliegende Erfindung auf ein beliebiges anderes Element angewendet werden, das aus einem Verbindungshalbleiter hergestellt ist und verschieden ist von einer Schaltvorrichtung und einem Gleichrichterelement. Die vorliegende Erfindung ist daher anwendbar, wenn die Oberfläche eines Verbindungshalbleiters durch einen Trockenätzschritt bearbeitet wird. Demgemäß wird es möglich, die Oberfläche des Verbindungshalbleiters in kürzerer Zeit zu bearbeiten und eine Schädigung der bearbeiteten Oberfläche zu verringern.
  • Gemäß der vorliegenden Erfindung wird ein Herstellungsverfahren für eine Halbleitervorrichtung bereitgestellt, welches ein Anordnen eines Verbindungshalbleiters, der als eine Hauptkomponente ein Nitrid eines Elements der Gruppe III einschließt, auf einer Plattform einer Kammer, das Zuführen eines Ätzgases in die Kammer und das Erzeugen eines Plasmas in der Kammer einschließt. Durch ein Trockenätzen wird eine Oberfläche des Verbindungshalbleiters bearbeitet. Während der Erzeugung des Plasmas wird Licht in die Kammer eingestrahlt.
  • Gemäß der vorliegenden Erfindung wird während des Trockenätzens, durch welches eine Oberfläche eines Verbindungshalbleiters bearbeitet wird, Licht in die Kammer eingestrahlt und ist es möglich, die Reaktion des Trockenätzens zu beschleunigen. Demgemäß ist es möglich, die Oberfläche des Verbindungshalbleiters in einer kürzeren Zeit zu bearbeiten und ist es daher möglich, eine Schädigung der Oberfläche zu verringern. Daher ist es möglich, in einem Verfahren zur Herstellung einer Halbleitervorrichtung die Oberfläche zu bearbeiten und das Herstellungsverfahren zu vereinfachen ohne der Durchführung eines Heizschritts oder eines Nachbearbeitungsschritts unter Verwendung eines Stickstoffplasmas nach dem Trockenätzschritt. In dem Herstellungsverfahren wird ein Verbindungshalbleiter, der als eine Hauptkomponente ein Element der Gruppe III einschließt, durch das Trockenätzen bearbeitet.
  • Darüber hinaus wird die Oberflächenbearbeitung unter einer verringerten Schädigung aufgrund des Trockenätzschritts durchgeführt. Wenn der Schritt bei einer Substrattemperatur von gleich oder weniger als 250°C durchgeführt wird, ist es möglich, einen Resist als Maske zu verwenden. Daher ist es möglich, den Herstellungsschritt weiter zu vereinfachen.
  • Gemäß der vorliegenden Erfindung umfasst die Trockenätzvorrichtung eine Kammer mit einer Plattform, auf welcher ein Verbindungshalbleiter montiert ist, und eine Lichtquelle, die Licht in die Kammer einstrahlt. Der Verbindungshalbleiter umfasst als eine Hauptkomponente ein Nitrid eines Elements der Gruppe III. Der Kammer wird ein Ätzgas zugeführt. In der Kammer wird ein Plasma erzeugt. Eine Oberfläche des Verbindungshalbleiters wird durch das Trockenätzen bearbeitet.
  • Unter der Annahme, dass wie oben beschrieben die Trockenätzvorrichtung eine Lichtquelle einschließt, die Licht in die Kammer einstrahlt, ist die Trockenätzvorrichtung geeignet zum Durchführen des in der vorliegenden Erfindung beschriebenen Trockenätzschritts.
  • Während die vorliegende Erfindung unter Bezug auf die Ausführungsformen beschrieben wurde, ist dies jedoch so zu verstehen, dass die Offenbarung nicht auf die Ausführungsformen und Konstruktionen beschränkt ist. Es ist vielmehr beabsichtigt, dass die vorliegende Erfindung zahlreiche Modifikationen und äquivalente Anordnungen umfasst. Zusätzlich zu den verschiedenen Kombinationen und Konfigurationen liegen auch andere Kombinationen und Konfigurationen, die mehr, weniger oder lediglich ein einzelnes Element einschließen, innerhalb des Geists und Umfangs der vorliegenden Erfindung.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 4479222 B [0002, 0005]
    • US 2004/0192043 A1 [0002]

Claims (10)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung umfassend: Anordnen eines Verbindungshalbleiters (2, 3), der als eine Hauptkomponente ein Nitrid eines Elements der Gruppe III einschließt, auf einer Plattform (20a) einer Kammer (20); Zuführen eines Ätzgases in die Kammer (20) und Erzeugen eines Plasmas in der Kammer (20), so dass eine Oberfläche des Verbindungshalbleiters (2, 3) durch ein Trockenätzen bearbeitet wird, wobei während der Erzeugung des Plasmas Licht in die Kammer (20) gestrahlt wird.
  2. Herstellungsverfahren nach Anspruch 1, wobei die Wellenlänge des Lichts kleiner als 500 nm ist.
  3. Herstellungsverfahren nach Anspruch 1 oder Anspruch 2, wobei das Licht auf die Oberfläche des Verbindungshalbleiters (2, 3) gestrahlt wird und die Stärke des Lichts auf der Oberfläche gleich oder größer als 0,05 mW/cm2 ist.
  4. Herstellungsverfahren nach einem der Ansprüche 1–3, wobei das Trockenätzen durchgeführt wird mittels einer Trockenätzvorrichtung mit induktiv gekoppeltem Plasma, die Trockenätzvorrichtung mit induktiv gekoppeltem Plasma eine induktiv gekoppelte Plasmaelektrode (21) aufweist, die Kammer (20) mit einer Vorspannungsstromversorgung (22), die eine Vorspannungsleistung bereitstellt, verbunden ist, die der induktiv gekoppelten Plasmaelektrode (21) zugeführte elektrische Leistung zwischen 10 W bis 1000 W beträgt und die Vorspannungsleistung gleich oder weniger als 100 W beträgt.
  5. Herstellungsverfahren nach einem der Ansprüche 1–4, wobei die Halbleitervorrichtung entweder ein laterales Gleichrichterelement, ein vertikales Gleichrichterelement, eine laterale Schaltvorrichtung oder eine vertikale Schaltvorrichtung ist und die Halbleitervorrichtung eine Elektrode (5, 7, 8) einschließt, die auf der Oberfläche des Verbindungshalbleiters (2, 3) angeordnet ist, die durch das Trockenätzen bearbeitet wird.
  6. Trockenätzvorrichtung umfassend: eine Kammer (20), die eine Plattform (20a) einschließt, auf welcher ein Verbindungshalbleiter (2, 3) montiert ist, wobei der Verbindungshalbleiter (2, 3) als eine Hauptkomponente ein Nitrid eines Elements der Gruppe III einschließt, und eine Lichtquelle (23), die Licht in die Kammer (20) einstrahlt, wobei der Kammer (20) ein Ätzgas zugeführt wird, in der Kammer (20) ein Plasma erzeugt wird und eine Oberfläche des Verbindungshalbleiters (2, 3) ein zu ätzendes Objekt darstellt.
  7. Trockenätzvorrichtung nach Anspruch 6, wobei die Lichtquelle (23) eine Xe-Lampe, eine Hg-Xe-Lampe oder eine UV-Lampe ist.
  8. Trockenätzvorrichtung nach Anspruch 6 oder Anspruch 7, wobei die Kammer (20) ferner gegenüber der Plattform (20a) einen Einfallabschnitt (20b) einschließt, die Kammer (20) darin einen Plasmaerzeugungsbereich bereitstellt, wenn das Trockenätzen durchgeführt wird, die Lichtquelle (23) ausgehend von der Plattform (20a) auf der gegenüberliegenden Seite des Einfallabschnitts (20b) angeordnet ist und das Licht von der Lichtquelle (23) über den Einfallabschnitt (20b) in einer zu der Plattform (20a) senkrechten Richtung in den Plasmaerzeugungsbereich in der Kammer (20) gestrahlt wird.
  9. Trockenätzvorrichtung nach Anspruch 6 oder Anspruch 7, wobei die Kammer (20) ferner in einer lateralen Seite der Kammer (20) einen Einfallabschnitt (20b) einschließt, wobei die laterale Seite senkrecht zu der Plattform (20a) ist, die Kammer (20) darin einen Plasmaerzeugungsbereich bereitstellt, wenn das Trockenätzen durchgeführt wird, die Lichtquelle (23) gegenüberliegend zu dem Einfallabschnitt (20b) entlang der lateralen Seite der Kammer (20) angeordnet ist, so dass das Licht von der Lichtquelle (23) über den Einfallabschnitt (20b) in den Plasmaerzeugungsbereich gestrahlt wird.
  10. Trockenätzvorrichtung nach Anspruch 8, ferner umfassend eine induktiv gekoppelte Plasmaelektrode (21), die zwischen der Lichtquelle (23) und dem Einfallabschnitt (20b) angeordnet ist, wobei die induktiv gekoppelte Plasmaelektrode (21) eine ringförmige Gestalt aufweist.
DE102014204923.7A 2013-03-18 2014-03-17 Herstellungsverfahren für eine Halbleitervorrichtung und Trockenätzvorrichtung für selbiges Ceased DE102014204923A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-55206 2013-03-18
JP2013055206A JP5920255B2 (ja) 2013-03-18 2013-03-18 半導体装置の製造方法およびそれに用いられるドライエッチング装置

Publications (1)

Publication Number Publication Date
DE102014204923A1 true DE102014204923A1 (de) 2014-09-18

Family

ID=51419346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014204923.7A Ceased DE102014204923A1 (de) 2013-03-18 2014-03-17 Herstellungsverfahren für eine Halbleitervorrichtung und Trockenätzvorrichtung für selbiges

Country Status (3)

Country Link
US (1) US9202726B2 (de)
JP (1) JP5920255B2 (de)
DE (1) DE102014204923A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592900B2 (en) * 2010-11-03 2013-11-26 Texas Instruments Incorporated Drain extended CMOS with counter-doped drain extension
JP6287143B2 (ja) 2013-12-06 2018-03-07 株式会社デンソー 半導体装置およびその製造方法
CN105355550B (zh) * 2015-12-02 2018-05-01 中国科学院微电子研究所 Iii族氮化物低损伤刻蚀方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US11289325B2 (en) * 2020-06-25 2022-03-29 Tokyo Electron Limited Radiation of substrates during processing and systems thereof
CN112151364B (zh) * 2020-09-27 2024-06-21 北京北方华创微电子装备有限公司 半导体反应腔室

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040192043A1 (en) 2002-11-22 2004-09-30 Oki Electric Industry Co., Ltd. Surface treatment method for a compound semiconductor layer and method of fabrication of a semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141141A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd ドライエツチング装置
JPS61154038A (ja) * 1984-12-26 1986-07-12 Plasma Syst:Kk ドライアツシング装置
JP3065380B2 (ja) * 1990-06-19 2000-07-17 アプライド マテリアルズ インコーポレイテッド エッチング速度モニタ
JPH0582490A (ja) * 1991-09-19 1993-04-02 Hitachi Ltd 選択エツチングの方法、装置
JP2002005635A (ja) * 2000-06-23 2002-01-09 Toshiba Corp エッチング深さ測定方法および測定装置並びにエッチング装置
JP2005302771A (ja) * 2004-04-06 2005-10-27 Renesas Technology Corp 半導体デバイスの製造装置および製造方法
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
JP4481921B2 (ja) 2005-11-18 2010-06-16 シャープ株式会社 プラズマプロセス方法およびプラズマプロセス装置
JP4653124B2 (ja) * 2007-01-12 2011-03-16 古河電気工業株式会社 半導体素子製造方法
JP5089215B2 (ja) * 2007-03-28 2012-12-05 古河電気工業株式会社 窒化物化合物半導体層のエッチング方法及びその方法を用いて製造された半導体デバイス
US7968441B2 (en) * 2008-10-08 2011-06-28 Applied Materials, Inc. Dopant activation anneal to achieve less dopant diffusion (better USJ profile) and higher activation percentage
JP2010129887A (ja) * 2008-11-28 2010-06-10 Sharp Corp 半導体レーザ素子およびその製造方法
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP5559505B2 (ja) * 2009-09-30 2014-07-23 東京エレクトロン株式会社 プラズマ処理装置
US20110237051A1 (en) * 2010-03-26 2011-09-29 Kenneth Lee Hess Process and apparatus for deposition of multicomponent semiconductor layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040192043A1 (en) 2002-11-22 2004-09-30 Oki Electric Industry Co., Ltd. Surface treatment method for a compound semiconductor layer and method of fabrication of a semiconductor device
JP4479222B2 (ja) 2002-11-22 2010-06-09 沖電気工業株式会社 化合物半導体層の表面処理方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5920255B2 (ja) 2016-05-18
US20140273482A1 (en) 2014-09-18
JP2014183092A (ja) 2014-09-29
US9202726B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
DE102014204923A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Trockenätzvorrichtung für selbiges
DE102013108675B4 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung einschliesslich schleifen von einer rückseite
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
EP2465142B1 (de) Halbleiterstruktur
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102015114707A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE102015112350A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018200237B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102014119639B4 (de) Verfahren zum bilden einer vertikalen struktur
DE102011082289A1 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102013105701A1 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist
DE102016103350B4 (de) Verfahren zum einbringen von störstellen und herstellungsverfahren für halbleitervorrichtung
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102016116019B4 (de) Verfahren zum Bilden eines Halbleiterbauelements
DE102019112985B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102021104811A1 (de) Ätzprofilsteuerung für eine gate-kontaktöffnung
DE102014210406A1 (de) Vorrichtung, die einen Transistor mit einem verspannten Kanalgebiet umfasst, und Verfahren zu ihrer Herstellung
DE102016114517B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102014102467A1 (de) Ladungsschutz für III-Nitrid-Vorrichtungen
DE102016110523B4 (de) Verarbeiten einer Leistungshalbleitervorrichtung
DE102018115222A1 (de) Halbleiterschichtstapel und Verfahren zu dessen Herstellung
DE102014100867A1 (de) Verfahren zur Bearbeitung eines Trägers, Verfahren zur Herstellung einer Ladungsspeicherzelle, Verfahren zur Bearbeitung eines Chips und Verfahren zum elektrischen Kontaktieren einer Abstandhalterstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141009

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final