DE102014107983A1 - Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay - Google Patents

Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay Download PDF

Info

Publication number
DE102014107983A1
DE102014107983A1 DE102014107983.3A DE102014107983A DE102014107983A1 DE 102014107983 A1 DE102014107983 A1 DE 102014107983A1 DE 102014107983 A DE102014107983 A DE 102014107983A DE 102014107983 A1 DE102014107983 A1 DE 102014107983A1
Authority
DE
Germany
Prior art keywords
layer
transparent conductive
gate
active layer
conductive electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014107983.3A
Other languages
English (en)
Other versions
DE102014107983B4 (de
Inventor
Zhaokeng CAO
Junhui Lou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102014107983A1 publication Critical patent/DE102014107983A1/de
Application granted granted Critical
Publication of DE102014107983B4 publication Critical patent/DE102014107983B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

Die Erfindung betrifft ein Array-Substrat, umfassend eine Anzeigezone und eine um die Anzeigezone herum angeordnete Antriebsschaltung, wobei die Antriebsschaltung mehrere TFTs umfasst. Zumindest eines der TFTs umfasst einen ersten Sub-TFT und einen zweiten Sub-TFT, wobei der erste Sub-TFT über eine erste Überbrücke mit dem zweiten Sub-TFT elektrisch verbunden wird, wobei das Material der ersten Überbrücke ein transparentes leitendes Material ist. Mit den gemäß der technischen Lösungen der Erfindung hergestellten Array-Substraten kann dasselbe Problem gelöst, dass es einfach zu schlechter Aushärtung des Rahmendichtmittels kommt, wenn die Dünnfilmtransistoren zur Herstellung der Gateantriebsschaltung verwendet werden.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft auf das Gebiet von Flachanzeigetechnik, insbesondere auf ein Array-Substrat, dessen Herstellungsverfahren und ein Flüssigkristallanzeigefeld.
  • HINTERGRUND DER ERFINDUNG
  • In 1 wird die Struktur eines Anzeigefelds 1 nach dem Stand der Technik in einer schematischen Darstellung gezeigt. Das Anzeigefeld 1 umfasst eine Anzeigezone 10, eine um die Anzeigezone 10 herum angeordnete Gateantriebsschaltung 20, eine IC-Schaltung 30 unter der Anzeigezone 10 und einen auf der Gateantriebsschaltung liegenden Kunststoffrahmenbereich (der zur besser Darstellbarkeit nur mit Bezugszeichen dargestellt ist), wobei die Anzeigezone 10 von mehreren Gates und mehreren Datenleitungen ungeschlossene Pixeleinheiten umfasst, wobei jede Pixeleinheit eine Pixelelektrode umfasst, die mit einem TFT (Thin film transistor) zur Schaltssteuerung verwendet wird, um ein Bilder anzuzeigen. Die Antriebsschaltung 20 umfasst auch mehrere TFTs, wobei jedes TFT mit einem anderen Gate oder einer Datenleitung verbunden wird. Durch die Steuerung von TFT wird die entsprechende Gateleitung oder Datenleitung mit der Antriebsspannung angelegt, um den Antrieb für das Gate oder die Datenleitung zu erzielen.
  • In der TFT-Struktur der vorhandenen Antriebsschaltung besteht aufgrund der Blockierung des Lichtdurchlaufens von den Gates ein Problem von der schlechten Aushärtung des Kunststoffrahmens um die Anzeigezone.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ausgehend davon werden in der Erfindung ein Array-Substrat, dessen Herstellungsverfahren sowie ein Flüssigkristalldisplay bereitgestellt.
  • Ein Array-Substrat umfasst eine Anzeigezone und eine um die Anzeigezone herum angeordnete Antriebsschaltung, wobei die Antriebsschaltung mehrere TFTs umfasst. Zumindest einer der TFTs umfasst einen ersten Sub-TFT und einen zweiten Sub-TFT, wobei der erste Sub-TFT über eine erste Überbrücke mit dem zweiten Sub-TFT elektrisch verbunden wird, und wobei das Material der ersten Überbrücke ein transparentes leitendes Material ist.
  • In der Erfindung wird auch ein Herstellungsverfahren für das Array-Substrat bereitgestellt, umfassend:
  • Schritt A:
  • Bereitstellen eines Substrat und Abscheiden einer ersten Metallschicht, in die jeweils ein erstes Gate und ein zweites Gate strukturiert werden; Abscheiden eines ersten Isoliermaterials über dem ersten Gate und dem zweiten Gate, um eine Gateisolierschicht zu bilden.
  • Schritt B:
  • Abscheiden eines Halbleitermaterials auf der Gateisolierschicht, in das eine erste aktive Schicht und eine zweite aktive Schicht über dem ersten Gate und dem zweiten Gate strukturiert werden; Abscheiden eines zweiten Isoliermaterials über der ersten aktiven Schicht und der zweiten aktiven Schicht, um eine Ätzstoppschicht zu bilden; Abscheiden eines zweiten Metallmaterials auf der Ätzstoppschicht, in das jeweils ein Source und ein Drain strukturiert werden, und Abscheiden eines ersten transparenten leitenden Material, in das eine erste Überbrücke strukturiert wird; Abscheiden eines dritten Isoliermaterials über der Ätzstoppschicht, dem Source, dem Drain sowie der ersten Überbrücke, um eine Passivierungsschicht zu bilden, und Ausbilden einer ersten Durchkontaktierung, einer zweiten Durchkontaktierung, einer dritten Durchkontaktierung und einer vierten Durchkontaktierung mittels dem Ätzprozesses.
  • Schritt C:
  • Abscheiden eines zweiten transparenten leitenden Material auf der Passivierungsschicht, in das eine erste transparente leitende Elektrode, eine zweite transparente leitende Elektrode, eine dritte transparente leitende Elektrode sowie eine vierte transparente leitende Elektrode strukturiert werden, wobei die erste transparente leitende Elektrode über die erste Durchkontaktierung das Source und die erste aktive Schicht elektrisch verbinden kann, und wobei die zweite transparente leitende Elektrode über die zweite Durchkontaktierung die erste aktive Schicht und die erste Überbrücke elektrisch verbinden kann, und wobei die dritte transparente leitende Elektrode über die dritte Durchkontaktierung die zweite aktive Schicht und die erste Überbrücke elektrisch verbinden kann, und wobei die vierte transparente leitende Elektrode über die vierte Durchkontaktierung die zweite aktive Schicht und dem Drain elektrisch verbinden kann.
  • In der Erfindung wird auch ein Flüssigkristalldisplay bereitgestellt, das ein der oben beschriebenen TFT-Array-Substrate umfasst.
  • Zusammengefasst können die gemäß der technischen Lösungen der Erfindung hergestellten Array-Substrate verwendet werden, um das Problem zu lösen, dass es einfach zu schlechter Aushärtung des Rahmendichtmittels kommt, wenn die Dünnfilmtransistoren zur Herstellung der Gateantriebsschaltung verwendet werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist in einer schematischen Strukturdarstellung ein Anzeigefeld nach dem Stand der Technik gezeigt;
  • 2 ist in einer schematischen Strukturdarstellung ein Dünnfilmtransistoren-Array-Substrat gemäß eines Ausführungsbeispiels der Erfindung gezeigt;
  • 3 ist ein schematischer Querschnitt durch AA′ aus 2 gezeigt;
  • 4 ist in einer schematischen Darstellung die Auswirkung des Lichtdurchtritt im Ausführungsbeispiel aus 3 gezeigt;
  • 5 ist ein technisches Flussdiagramm für Herstellung des Dünnfilmtransistoren-Array-Substrats gemäß des Ausführungsbeispiels aus 2;
  • 6 ist in einer schematischen Strukturdarstellung ein Dünnfilmtransistoren-Array-Substrat gemäß eines weiteren Ausführungsbeispiels der Erfindung gezeigt;
  • 7 ist in einer schematischen Strukturdarstellung ein Dünnfilmtransistoren-Array-Substrat gemäß eines weiteren Ausführungsbeispiels der Erfindung gezeigt;
  • 8 ist ein prozesstechnisches Flussdiagramm für Herstellung des Dünnfilmtransistoren-Array-Substrats gemäß des Ausführungsbeispiels aus 7;
  • 9 ist in einer schematischen Strukturdarstellung ein Dünnfilmtransistoren-Array-Substrat gemäß eines weiteren Ausführungsbeispiels der Erfindung gezeigt;
  • 10 ist ein prozesstechnisches Flussdiagramm für Herstellung des Dünnfilmtransistoren-Array-Substrats gemäß des Ausführungsbeispiels aus 9.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden werden in Verbindung mit den Zeichnungen in den Ausführungsbeispielen die technischen Lösungen der Ausführungsbeispiele der Erfindung deutlich und vollständig beschrieben. Allerdings stellt die beschriebenen Ausführungsbeispiele nur ein Teil, aber nicht alle der Ausführungsbeispiele der Erfindung dar. Ausgehend von den Ausführungsbeispielen der Erfindung liegen die anderen Ausführungsbeispiele, die von dem Fachmann in dem Gebiet ohne erfinderische Arbeiten erhalten können, innerhalb des Schutzbereichs der Erfindung.
  • In einem Ausführungsbeispiel der Erfindung wird ein Array-Substrat bereitgestellt. 2 zeigt eine schematische Strukturdarstellung des Bereichs der TFTs der Gateantriebsschaltung des Array-Substrats. 3 zeigt ein schematischer Querschnitt durch AA′ aus 2. Im Folgenden wird das Dünnfilmtransistoren-Array-Substrat gemäß des Ausführungsbeispiels in Verbindung mit 2 und 3 erläutet.
  • Im Ausführungsbeispiel umfasst das Array-Substrat eine Anzeigezone und eine um die Anzeigezone herum angeordnete Antriebsschaltung. Die Antriebsschaltung umfasst mehrere TFTs (Thin film transistor, Dünnfilmtransistor), wobei zumindest einer der TFTs einen ersten Sub-TFT 20a und einen zweiten Sub-TFT 20b umfasst, wobei der erste Sub-TFT 20a über eine erste Überbrücke 110 mit dem zweiten Sub-TFT 20b elektrisch verbunden ist. Im Detail umfasst das Array-Substrat ein Substrat 101. Der erste Sub-TFT 20a umfasst ein auf dem Substrat 101 angeordnetes erstes Gate 102a, eine über dem Gate 102a liegende Gateisolierschicht 103, eine auf der Gateisolierschicht 103 gebildete erste aktive Schicht 104a; eine auf der ersten aktiven Schicht 104a gebildete Ätzstoppschicht 105, eine erste Elektrode und eine zweite Elektrode, die über der Ätzstoppschicht 105 gebildet und jeweils mit der ersten aktiven Schicht 104a elektrisch verbunden sind, sowie eine auf der Ätzstoppschicht 105 gebildete Passivierungsschicht 106. Im vorliegenden Ausführungsbeispiel umfasst die erste Elektrode ein Source 107a und eine erste transparente leitende Elektrode 109a, die miteinander kontaktieren, wobei das Source 107a über die erste transparente leitende Elektrode 109a mit der ersten aktiven Schicht 104a elektrisch verbunden. Die zweite Elektrode umfasst eine mit der ersten aktiven Schicht 104a elektrisch verbundene zweite transparente leitende Elektrode 109b. Außerdem umfasst das zweite TFT 20b ein auf dem Substrat 101 angeordnetes zweites Gate 102b, eine Gateisolierschicht 103 über dem Gate 102b, eine auf der Gateisolierschicht 103 gebildete zweite aktive Schicht 104b; eine auf der zweiten aktiven Schicht 104b gebildete Ätzstoppschicht 105; eine dritte Elektrode und eine vierte Elektrode, die über der Ätzstoppschicht 105 gebildet und jeweils mit der zweiten aktiven Schicht elektrisch verbunden sind, wobei die vierte Elektrode ein Drain 107b und eine vierte transparente leitende Elektrode 109d umfasst, wobei das Drain 107b über die vierte transparente leitende Elektrode 109d mit der zweiten aktiven Schicht 104b elektrisch verbunden ist, und wobei die dritte Elektrode eine dritte transparente leitende Elektrode 109c umfasst; der zweite Sub-TFT 20b umfasst noch eine über der Ätzstoppschicht 105 gebildete Passivierungsschicht 106. Die zweite transparente leitende Elektrode 109b ist über die erste Überbrücke 110 mit der dritten transparenten leitenden Elektrode 109c elektrisch verbunden.
  • Des Weiteren sind die Gateisolierschichten, Ätzstoppschichten und Passivierungsschichten des ersten Sub-TFTs 20a und des zweiten Sub-TFTs 20b jeweils in einer gleichen Lage angeordnet. Die erste transparente leitende Elektrode 109a, die zweite transparente leitende Elektrode 109b, die dritte transparente leitende Elektrode 109c und die vierte transparente leitende Elektrode 109d stellen sich in einer gleichen Lage befindenden Strukturen dar. Zudem werden das erste Gate 102a und das zweite Gate 102b auf dem Substrat 101 beabstandet angeordnet und damit ein Abstandsbereich gebildet, mit dem die erste Überbrücke 110 in der Richtung senkrecht zum Substrat überlappt.
  • Insbesondere weist die erste Überbrücke ein transparentes leitendes Material, z.B. ITO (Indiumzinnoxid) oder IZO (Zinkoxid). Dadurch, wie in 4 gezeigt, kann über den Abstandsbereich zwischen dem ersten Gate 102a und dem zweiten Gate 102b aufgrund des transparenten Material der Gateisolierschicht, der Ätzstoppschicht und der Passivierungsschicht sowie der ersten Überbrücke das Licht im Abstandsbereich effektiv durch den angenommenen Rahmendichtmittelbereich hindurch durchlaufen, der über dem TFT angeordnet wird, wenn das Licht vom Substrat zu der TFT-Struktur gemäß des Ausführungsbeispiels (der Pfeil bezeichnet die Richtung, entlang der das Licht durchläuft) ausgesandt wird, damit der Aushärtungseffekt des Rahmendichtmittels deutlich verstärkt wird.
  • Außerdem, wenn die Pixelstruktur der Anzeigezone FFS (Fringe Field Switching) darstellt, können aufgrund der in einer Pixeleinheit der Anzeigezone sich in verschiedenen Lagen befindeten zu bilden Pixelelektrode und Gemeinsamelektrode die erste, die zweite, die dritte und die vierte transparente leitende Elektrode sowie die erste Überbrücke der Gateantriebsschaltung jeweils mit der Pixelelektrode und der Gemeinsamelektrode in der gleichen Schicht liegen. Dadurch kann auf zusätzlichen Prozesse, die eine Photomaske verwendet werden, verzichtet und damit das Kosten deutlich verringert werden.
  • Das Substrat besteht in der Regel aus einem transparenten Material, wie Glas oder Quarz usw.. Das Substrat kann auch aus einer transparentes Material, wie Glas oder Quarz und weiteren daraufliegenden Strukturen (z.B. Pufferschicht) bestehen. Das Gate weist im Regel ein Metallmaterial auf, wie Cr, Mo, Al, Ti und Cu oder eine Legierung aus eine oder mehrere der Metallen.
  • Die aktive Schicht wird in der Regel inselförmig ausgebildet. Im vorliegenden Ausführungsbeispiel kann es sich bei dem Material der aktiven Schicht um ein Halbleiteroxidmaterial handeln. Im Detail kann das Material aus einer oder mehrerer der folgenden Materialien ausgewählt sein: Indiumgalliumzinkoxid, Indiumaluminiumzinkoxid, Indiumtitanzinkoxid und Indiumzinkoxid. Die Dicke der aktiven Schicht beträgt normalerweise 300Å bis 2000Å. Weil die Beweglichkeit des Halbleiteroxids größer als 20 ist, kann in Verbindung mit der Gateantriebsschaltung die Anforderung an schmalen Rahmen für Smarthandys sowie Pads mit einer hohen Auflösung oder einer extrem hohen Auflösung (2560·1600) erfüllt werden.
  • Die Ätzstoppschicht bedeckt in der Regel den gesamten Bereich des Substrats. Bei ihrem Material handelt es sich um ein lichtempfindliches Material. Die Ätzstoppschicht bedeckt die aktiven Schichten, dann kann sie bei Herstellung von Source und Drain der Dünnfilmtransistoren mittels Ätzen das Mitätzen der aktiven Schichten effektiv verhindern und damit als die Ätzstoppschicht bezeichnet werden.
  • Die Passivierungsschicht besteht in der Regel aus einer SiNx-Schicht oder einer Verbundmaterialschicht aus SiO2 und SiNx. Das organische lichtempfindliche Material kann auch ausgewählt werden. Da das Material selbst eine lichtempfindliche Eigenschaft aufweist, sind nur die Schritte für Belichtung und Entwickelung usw., aber nicht für Ätzen notwendig, wenn im Innen des Materials eine erste Durchkontaktierung und eine zweite Durchkontaktierung gebildet werden, damit der Prozess vereinfacht wird.
  • In einem Ausführungsbeispiel der Erfindung wird auch ein Prozessdiagramm für den TFT-Array-Substrat gemäß des oben beschriebenen Ausführungsbeispiels beschrieben, wie in 5 gezeigt. Aus 5 ist es bekannt, dass die Prozessschritte zur Herstellung des TFT-Array-Substrats gemäß des Ausführungsbeispiels der Erfindung als folgendes dargestellt sind.
  • Schritt A:
  • Ein Substrat 101 wird bereitgestellt. Eine erste Metallschicht wird abgeschieden, in die jeweils ein erstes Gate 102a und ein zweites Gate 102b strukturiert werden. Über dem ersten Gate 102a und dem zweiten Gate 102b wird ein erstes Isoliermaterial abgeschieden wird, um eine Gateisolierschicht 103 zu bilden.
  • Schritt B:
  • Auf der Gateisolierschicht 103 wird ein Halbleitermaterial abgeschieden, in das eine erste aktive Schicht 104a und eine zweite aktive Schicht 104b über dem ersten Gate 102a und dem zweiten Gate 102b strukturiert werden. Über der ersten aktiven Schicht 104a und der zweiten aktiven Schicht 104b wird ein zweites Isoliermaterial abgeschieden, um eine Ätzstoppschicht 105 zu bilden. Auf der Ätzstoppschicht 105 wird ein zweites Metallmaterial, in das jeweils eine Source 107a und einen Drain 107b strukturiert werden, und ein erstes transparentes leitendes Material, in das eine erste Überbrücke 110 strukturiert wird, abgeschieden. Über der Ätzstoppschicht 105, dem Source 107a, dem Drain 107b sowie der ersten Überbrücke 110 wird ein drittes Isoliermaterial abgeschieden, um eine Passivierungsschicht 106 zu bilden, und eine erste Durchkontaktierung 108a, eine zweite Durchkontaktierung 108b, eine dritte Durchkontaktierung 108c und eine vierte Durchkontaktierung 108d werden mittels des Ätzprozesses gebildet.
  • Schritt C:
  • Über der Passivierungsschicht 106 wird ein zweites transparentes leitendes Material abgeschieden, in das eine erste transparente leitende Elektrode 109a, eine zweite transparente leitende Elektrode 109b, eine dritte transparente leitende Elektrode 109c sowie eine vierte transparente leitende Elektrode 109d strukturiert werden. Die erste transparente leitende Elektrode 109a kann über die erste Durchkontaktierung das Source 107a und die erste aktive Schicht 104a elektrisch verbinden. Die zweite transparente leitende Elektrode 109b kann über die zweite Durchkontaktierung die erste aktive Schicht 104a und die erste Überbrücke 110 elektrisch verbinden. Die dritte transparente leitende Elektrode 109c kann über die dritte Durchkontaktierung die zweite aktive Schicht 104b und die erste Überbrücke 110 elektrisch verbinden. Die vierte transparente leitende Elektrode 109d kann über die vierte Durchkontaktierung die zweite aktive Schicht 104b und das Drain 107b elektrisch verbinden.
  • Mittels des oben beschriebenen Herstellungsverfahrens kann die TFT-Struktur gemäß des obigen Ausführungsbeispiels erhalten werden.
  • In einem Ausführungsbeispiel der Erfindung wird auch ein Array-Substrat bereitgestellt, dessen Pixelbereich in 6 in einer schematischen Strukturdarstellung gezeigt wird. Im Folgenden wird das Dünnfilmtransistoren-Array-Substrat gemäß des Ausführungsbeispiels in Verbindung mit 6 erläutet. Die Beschreibung der gleichen Komponenten wie die des obigen Ausführungsbeispiels wird nicht wiederholt. Die Unterschiede dazwischen werden im Folgenden erklärt.
  • Im Array-Substrat gemäß dem vorliegende Ausführungsbeispiel stellt eine zweite transparente leitende Elektrode 209b, eine dritte transparente leitende Elektrode 209c und eine erste Überbrücke 210 sich in einer gleichen Lage befindenden Strukturen dar und werden alle unter einer Passivierungsschicht 206 angeordnet. Durch diese Anordnung wird im Vergleich mit dem obigen Ausführungsbeispiel eine transparente leitende Schicht ausgespart. Da die transparenten lentenden Elektroden unter der Passivierungsschicht angeordnet werden, ist es zu verhindern, dass die Gateantriebsschaltung nach außen freigelegt wird, um die Gefahr von ESD (Electro-Static discharge) zu vermindern.
  • In einem Ausführungsbeispiel der Erfindung wird auch ein Array-Substrat bereitgestellt, dessen Pixelbereich in 7 in einer schematischen Strukturdarstellung gezeigt wird. Im Folgenden wird das Dünnfilmtransistoren-Array-Substrat gemäß des Ausführungsbeispiels in Verbindung mit 7 erläutet. Die Beschreibung der gleichen Komponenten wie die des obigen Ausführungsbeispiels wird nicht wiederholt. Die Unterschiede dazwischen werden im Folgenden erklärt.
  • Im Array-Substrat gemäß des vorliegenden Ausführungsbeispiels ist eine erste Elektrode ein mit der ersten aktiven Schicht 304a direkt kontaktierendes Source 307a. Eine zweite Elektrode umfasst eine zweite transparente leitende Elektrode 309b und eine zwischen der ersten aktiven Schicht 304a und dem Source 307a liegende zweite Metallschicht 307c, wobei die zweite transparente leitende Elektrode 309b über die zweite Metallschicht 307c mit der ersten aktiven Schicht 304a elektrisch verbunden wird. Eine dritte Elektrode umfasst eine dritte transparente leitende Elektrode 309c und eine zwischen der zweiten aktiven Schicht 304b und der dritten transparenten leitenden Elektrode 309c liegende dritte Metallschicht 307d, wobei die dritte transparente leitende Elektrode 309c über die dritte Metallschicht 307d mit der zweiten aktiven Schicht 304b elektrisch verbunden wird. Eine vierte Elektrode umfasst ein mit der zweiten aktiven Schicht 304b direkt kontaktierendes Drain 307b. Die zweite transparente leitende Elektrode 309b, die dritte transparente leitende Elektrode 309c und eine erste Überbrücke 310 stellen sich in einer gleichen Lage befindenden Strukturen dar und sie werden in demselben Prozess hergestellt.
  • In diesem Ausführungsbeispiel werden die transparenten leitenden Elektroden und die erste Überbrücke in einer gleichen Lage angeordnet, dadurch kann der Prozess ausgespart und das Kosten verringert werden. Außerdem, da die jeweils mit der ersten aktiven Schicht und der zweiten aktiven Schicht eines ersten Sub-TFT und eines zweiten Sub-TFT elektrisch verbundenen Elektroden Metallschichtmaterialien sind, ist die Struktur des TFTs gemäß diesem Ausführungsbeispiel zur Verwendung für die TFT-Bauelementen geeignet, in denen nicht nur der Oxidhalbleiter sondern auch a-Si zur Herstellung der aktiven Schichten verwendet werden. Wenn die aktiven Schichten aus einem Oxidhalbleitermaterial besteht, können die dritte Metallschicht und die vierte Metallschicht gemäß des vorliegenden Ausführungsbeispiels entfernt werden. Dadurch, dass die erste aktive Schicht und die zweite aktive Schicht jeweils direkt mit der zweiten transparenten leitenden Elektrode und der dritten transparenten leitenden Elektrode kontaktieren können, wird die elektrische Verbindung zwischen der ersten aktiven Schicht und der zweiten aktiven Schicht erreicht.
  • In einem Ausführungsbeispiel der Erfindung wird auch ein Prozessdiagramm für den TFT-Array-Substrat gemäß des oben beschriebenen Ausführungsbeispiels beschrieben, wie in 8 gezeigt. Aus 8 ist es zu sehen, dass die Prozessschritte zur Herstellung des TFT-Array-Substrats gemäß des Ausführungsbeispiels der Erfindung als folgendes dargestellt werden.
  • Schritt A:
  • Ein Substrat 301 wird bereitgestellt. Eine erste Metallschicht wird abgeschieden, in die jeweils ein erstes Gate 302a und ein zweites Gate 302b strukturiert werden. Über dem ersten Gate 302a und dem zweiten Gate 302b wird ein erstes Isoliermaterial abgeschieden wird, um eine Gateisolierschicht 303 zu bilden.
  • Schritt B:
  • Auf der Gateisolierschicht 303 wird ein Halbleitermaterial abgeschieden, in das jeweils eine erste aktive Schicht 304a und eine zweite aktive Schicht 304b über dem ersten Gate 302a und dem zweiten Gate 302b strukturiert werden. Über der ersten aktiven Schicht 304a und der zweiten aktiven Schicht 304b wird ein zweites Isoliermaterial abgeschieden, um eine Ätzstoppschicht 305 zu bilden. Mittels dem Ätzprozess werden eine erste Durchkontaktierung 308a und eine zweite Durchkontaktierung 308b, die auf der ersten aktiven Schicht 304a liegen, und eine dritte Durchkontaktierung 308c und eine vierte Durchkontaktierung 308d, die über der zweiten aktiven Schicht 304b liegen, gebildet.
  • Schritt C:
  • Über der Ätzstoppschicht 305 wird ein zweites Metallmaterial abgeschieden, in das ein Source 307a, eine zweite Metallschicht 307c, eine dritte Metallschicht 307d und ein Drain 307b strukturiert werden, wobei das Source 307a und die zweite Metallschicht 307c jeweils über die erste Durchkontaktierung und die zweite Durchkontaktierung mit der ersten aktiven Schicht 304a elektrisch verbunden werden, und die dritte Metallschicht 307d und das Drain 307b jeweils über die dritte Durchkontaktierung und die vierte Durchkontaktierung mit der zweiten aktiven Schicht 304b elektrisch verbunden werden.
  • Schritt D:
  • Ein erstes transparentes leitendes Material wird abgeschieden, in das eine erste Überbrücke 310 strukturiert wird, wobei die erste Überbrücke 310 mit der zweiten Metallschicht 307c und der dritten Metallschicht 307d elektrisch verbunden wird. Über der Ätzstoppschicht 305, dem Source 307a, dem Drain 307b sowie der ersten Überbrücke 310 wird ein drittes Isoliermaterial abgeschieden, um eine Passivierungsschicht 306 zu bilden.
  • Mittels des oben beschriebenen Herstellungsverfahrens kann die TFT-Struktur gemäß des obigen Ausführungsbeispiels erhalten werden.
  • In einem Ausführungsbeispiel der Erfindung wird auch ein Array-Substrat bereitgestellt, dessen Pixelbereich in 9 in einer schematischen Strukturdarstellung gezeigt ist. Im Folgenden wird das Dünnfilmtransistoren-Array-Substrat gemäß des Ausführungsbeispiels in Verbindung mit 9 erläutet. Die Beschreibung der gleichen Komponenten wie die des obigen Ausführungsbeispiels wird nicht wiederholt. Die Unterschiede dazwischen werden im Folgenden erklärt.
  • Im Array-Substrat gemäß des vorliegenden Ausführungsbeispiels stellen eine zweite transparente leitende Elektrode 409b, eine dritte transparente leitende Elektrode 409c und eine erste Überbrücke 410 in einer gleichen Lage befindenden Strukturen dar und werden alle über einer Passivierungsschicht 406 angeordnent. Durch diese Anordnung kann diese TFT-Struktur auch zur Verwendung für eine TN-LCD(Twisted Nematic Liquid Crystal Display)-Struktur oder zu einer OLED(Organic Electroluminesence Display)-Struktur geeignet sein. Außerdem ist aufgrund der mit den aktiven Schichten direkt kontaktierenden Metallelektroden die Struktur nicht nur zur Struktur, in der ein Oxidhalbleiter zur Herstellung der aktiven Schichten verwendet wird, sondern auch zur Struktur, in der a-Si zur Herstellung der aktiven Schichten verwendet wird, geeignet.
  • In einem Ausführungsbeispiel der Erfindung wird auch ein Prozessdiagramm für den TFT-Array-Substrat gemäß des oben beschriebenen Ausführungsbeispiels beschrieben, wie in 10 gezeigt. Aus 10 ist es zu sehen, dass die Prozessschritte zur Herstellung des TFT-Array-Substrats gemäß des Ausführungsbeispiels der Erfindung als folgendes dargestellt werden.
  • Schritt A:
  • Ein Substrat 401 wird bereitgestellt. Eine erste Metallschicht wird abgeschieden, in das jeweils ein erstes Gate 402a und ein zweites Gate 402b strukturiert werden. Über dem ersten Gate 402a und dem zweiten Gate 402b wird ein erstes Isoliermaterial abgeschieden wird, um eine Gateisolierschicht 403 zu bilden.
  • Schritt B:
  • Über der Gateisolierschicht 403 wird ein Halbleitermaterial abgeschieden, in das jeweils eine erste aktive Schicht 404a über dem ersten Gate 402a und eine zweite aktive Schicht 404b über dem zweiten Gate 402b strukturiert werden. Über der ersten aktiven Schicht 404a und der zweiten aktiven Schicht 404b wird ein zweites Isoliermaterial abgeschieden, um eine Ätzstoppschicht 405 zu bilden. Mittels dem Ätzprozess werden eine erste Durchkontaktierung 408a und eine zweite Durchkontaktierung 408b auf der ersten aktiven Schicht 404a und eine dritte Durchkontaktierung 408c und eine vierte Durchkontaktierung 408d über der zweiten aktiven Schicht 404b gebildet.
  • Schritt C:
  • Auf der Ätzstoppschicht 405 wird ein zweites Metallmaterial abgeschieden, in das ein Source 407a, eine zweite Metallschicht 407c, eine dritte Metallschicht 407d und ein Drain 407b strukturiert werden, wobei das Source 407a und die zweite Metallschicht 407c jeweils über die erste Durchkontaktierung und die zweite Durchkontaktierung mit der ersten aktiven Schicht 404a elektrisch verbunden werden, und die dritte Metallschicht 407d und das Drain 407b jeweils über die dritte Durchkontaktierung und die vierte Durchkontaktierung mit der zweiten aktiven Schicht 404b elektrisch verbunden werden. Über der Ätzstoppschicht 405, dem Source 407a, dem Drain 407b wird ein drittes Isoliermaterial abgeschieden, um eine Passivierungsschicht 406 zu bilden und mittels dem Ätzprozess werden eine fünfte Durchkontaktierung 408e und eine sechste Durchkontaktierung 408f gebildet.
  • Schritt D:
  • Ein erstes transparentes leitendes Material wird abgeschieden, in das eine erste Überbrücke 410 strukturiert wird, wobei die erste Überbrücke 410 über die fünfte Durchkontaktierung und die sechste Durchkontaktierung mit der zweiten Metallschicht 407c und der dritten Metallschicht 407d elektrisch verbunden wird.
  • Mittels des oben beschriebenen Herstellungsverfahrens kann die TFT-Struktur gemäß des obigen Ausführungsbeispiels erhalten werden.
  • In der Erfindung werden auch ein Ausführungsbeispiel für ein Flüssigkristalldisplay bereitgestellt, das einen der oben beschriebenen Array-Substrate umfsst.
  • Die obigen erfindungsgemäßen Dünnfilmtransistoren und die mit dem erfindungsgemäßen Verfahren hergestellten Dünnfilmtransistoren können zum Flachdisplay, wie LCD oder OLED, verwendet werden.
  • Der Begriff „über“ in der Beschreibung bedeutet im Rahmen der Erfindung über der Substratebene entweder in einer direkten Kontaktierung zwischen den Materialien oder beabstandet angeordnet zu liegen.
  • Die obigen Ausführungsbeispiele werden zur besseren Erklärung der technischen Lösungen der Erfindung verwendet. Es ist für den Fachmann bekannt, dass die Erfindung auch die Lösungen, die zu den technischen Lösungen der obigen Ausführungsbeispiele im wesentlich äquivalent oder gleichwertig sind, umfasst. Weiterhin wird die Erfindung nicht durch die konkrekten Ausführungsbeispiele auf diese beschränkt. Zwar die bevorzugten Ausführungsbeispiele der Erfindung beschrieben wurden, können jedoch die Ausführungsbeispiele weiter variiert oder modifiziert werden, solange der Fachmann das erfinderische Grundkonzept erkennt. Damit sollen die beigefügten Ansprüche die bevorzugten Ausführungsbeispiele und alle Änderungen und Modifikationen, die innerhalb des Bereich der Erfindung liegen, umfassen.
  • Allerdings können von dem Fachmann alle Änderungen und Variationen für die Erfindung durchgeführt werden, ohne den Bereich und den Geist der Erfindung zu verlassen. Wenn diese Änderungen und Variationen innerhalb der Ansprüche sowie deren gleichwertigen Technik liegen, enthält die Erfindung beabsichtig auch diese Änderungen und Variationen.
  • Ergänzend sei darauf hingewiesen, dass „umfassend“ und „aufweisend“ keine anderen Elemente oder Schritte ausschließt und „eine“ oder „ein“ keine Vielzahl ausschließt. Ferner sei darauf hingewiesen, dass Merkmale oder Schritte, die mit Verweis auf eines der obigen Ausführungsbeispiele beschrieben worden sind, auch in Kombination mit anderen Merkmalen oder Schritten anderer oben beschriebener Ausführungsbeispiele verwendet werden können. Bezugszeichen in den Ansprüchen sind nicht als Einschränkungen anzusehen.

Claims (16)

  1. Array-Substrat, umfassend eine Anzeigezone und eine um die Anzeigezone herum angeordnete Antriebsschaltung, wobei die Antriebsschaltung mehrere TFTs umfasst und zumindest einer der TFTs einen ersten Sub-TFT und einen zweiten Sub-TFT umfasst, wobei der erste Sub-TFT über eine erste Überbrücke mit dem zweiten Sub-TFT elektrisch verbunden ist, und wobei das Material der ersten Überbrücke ein transparentes leitendes Material ist.
  2. Array-Substrat nach Anspruch 1, dadurch gezeichnet, dass das transparente leitende Material ITO oder IZO ist.
  3. Array-Substrat nach einem der Ansprüche 1 oder 2, dadurch gezeichnet, dass das Array-Substrat ein Substrat umfasst; der erste Sub-TFT ein auf dem Substrat angeordnetes erstes Gate; eine Gateisolierschicht über dem ersten Gate; eine auf der Gateisolierschicht gebildete erste aktive Schicht; eine auf der ersten aktiven Schicht gebildete Ätzstoppschicht; eine erste Elektrode und eine zweite Elektrode, die über der Ätzstoppschicht gebildet und jeweils mit der ersten aktiven Schicht elektrisch verbunden sind und eine über der Ätzstoppschicht gebildete Passivierungsschicht umfasst; das zweite TFT ein auf dem Substrat angeordnetes zweites Gate; eine Gateisolierschicht über dem zweiten Gate; eine auf der Gateisolierschicht gebildete zweite aktive Schicht; eine auf der zweiten aktiven Schicht gebildete Ätzstoppschicht; eine dritte Elektrode und eine vierte Elektrode, die über der Ätzstoppschicht gebildet und jeweils mit der zweiten aktiven Schicht elektrisch verbunden sind und eine über der Ätzstoppschicht gebildete Passivierungsschicht umfasst; wobei von dem erste Gate und dem zweite Gate am Substrat ein Abstandsbereich gebildet ist, mit dem die erste Überbrücke in der Senkrechtrichtung überlappt.
  4. Array-Substrat nach Anspruch 3, dadurch gezeichnet, dass die erste Elektrode ein Source und eine erste transparente leitende Elektrode umfasst, wobei das Source über die erste transparente leitende Elektrode mit der ersten aktiven Schicht elektrisch verbunden, und die zweite Elektrode eine zweite transparente leitende Elektrode umfasst, und die vierte Elektrode ein Drain und eine vierte transparente leitende Elektrode umfasst, wobei das Drain über die vierte transparente leitende Elektrode mit der zweiten aktiven Schicht elektrisch verbunden ist, und die dritte Elektrode eine dritte transparente leitende Elektrode umfasst, wobei die zweite transparente leitende Elektrode über die erste Überbrücke mit der dritten transparenten leitenden Elektrode elektrisch verbunden ist.
  5. Array-Substrat nach Anspruch 4, dadurch gezeichnet, dass die erste transparente leitende Elektrode, die zweite transparente leitende Elektrode, die dritte transparente leitende Elektrode und die vierte transparente leitende Elektrode sich in einer gleichen Lage befindenden Strukturen darstellen.
  6. Array-Substrat nach Anspruch 4 oder 5, dadurch gezeichnet, dass die zweite transparente leitende Elektrode, die dritte transparente leitende Elektrode sowie die erste Überbrücke sich in einer gleichen Lage befindenden Strukturen darstellen und alle unter der Passivierungsschicht angeordnet sind.
  7. Array-Substrat nach einem der Ansprüche 3 bis 6, dadurch gezeichnet, dass die erste Elektrode ein mit der ersten aktiven Schicht direkt kontaktierendes Source umfasst, und die zweite Elektrode eine zweite transparente leitende Elektrode umfasst, und die dritte Elektrode eine dritte transparente leitende Elektrode umfasst, und die vierte Elektrode ein mit der zweiten aktiven Schicht direkt kontaktierendes Drain umfasst, wobei die zweite transparente leitende Elektrode, die dritte transparente leitende Elektrode und die erste Überbrücke sich in einer gleichen Lage befindenden Strukturen darstellen.
  8. Array-Substrat nach Anspruch 7, dadurch gezeichnet, dass die zweite Elektrode noch eine zwischen der ersten aktiven Schicht und dem Source liegende zweite Metallschicht, wobei die zweite transparente leitende Elektrode über die zweite Metallschicht mit der ersten aktiven Schicht elektrisch verbunden ist, und die dritte Elektrode noch eine zwischen der zweiten aktiven Schicht und der dritten transparenten leitenden Elektrode liegende dritte Metallschicht, wobei die dritte transparente leitende Elektrode über die dritte Metallschicht mit der zweiten aktiven Schicht elektrisch verbunden ist.
  9. Array-Substrat nach Anspruch 8, dadurch gezeichnet, dass die zweite transparente Elektrode, die dritte transparente Elektrode und die erste Überbrücke auf der Passivierungsschicht gebildet sind.
  10. Array-Substrat nach einem der Ansprüche 3 bis 9, dadurch gezeichnet, dass die Ätzstoppschichten, die Passivierungsschichten und die Gateisolierschichten des ersten Sub-TFT und des zweiten Sub-TFT jeweils als sich in einer gleichen Lage befindenden Strukturen vorgesehen ist.
  11. Array-Substrat nach einem der Ansprüche 3 bis 10, dadurch gezeichnet, dass das Material der aktiven Schichten Oxidhalbleiter oder α-Si ist.
  12. Herstellungsverfahren von Array-Substraten, umfassend Schritt A: Bereitstellen eines Substrat und Abscheiden einer ersten Metallschicht, in die jeweils ein erstes Gate und ein zweites Gate strukturiert werden; Abscheiden eines ersten Isoliermaterials über dem ersten Gate und dem zweiten Gate, um eine Gateisolierschicht zu bilden, Schritt B: Abscheiden eines Halbleitermaterials auf der Gateisolierschicht, in das eine erste aktive Schicht und eine zweite aktive Schicht über dem ersten Gate und dem zweiten Gate strukturiert werden; Abscheiden eines zweiten Isoliermaterials über der ersten aktiven Schicht und der zweiten aktiven Schicht, um eine Ätzstoppschicht zu bilden; Abscheiden eines zweiten Metallmaterials auf der Ätzstoppschicht, in das jeweils ein Source und ein Drain strukturiert werden, und Abscheiden eines ersten transparenten leitenden Material, in das eine erste Überbrücke strukturiert wird; Abscheiden eines dritten Isoliermaterials über der Ätzstoppschicht, dem Source, dem Drain sowie der ersten Überbrücke, um eine Passivierungsschicht zu bilden, und Ausbilden einer ersten Durchkontaktierung, einer zweiten Durchkontaktierung, einer dritten Durchkontaktierung und einer vierten Durchkontaktierung mittels dem Ätzprozesses, Schritt C: Abscheiden eines zweiten transparenten leitenden Material auf der Passivierungsschicht, in das eine erste transparente leitende Elektrode, eine zweite transparente leitende Elektrode, eine dritte transparente leitende Elektrode sowie eine vierte transparente leitende Elektrode strukturiert werden, wobei die erste transparente leitende Elektrode über die erste Durchkontaktierung das Source und die erste aktive Schicht elektrisch verbinden kann, und wobei die zweite transparente leitende Elektrode über die zweite Durchkontaktierung die erste aktive Schicht und die erste Überbrücke elektrisch verbinden kann, und wobei die dritte transparente leitende Elektrode über die dritte Durchkontaktierung die zweite aktive Schicht und die erste Überbrücke elektrisch verbinden kann, und wobei die vierte transparente leitende Elektrode über die vierte Durchkontaktierung die zweite aktive Schicht mit dem Drain elektrisch verbinden kann.
  13. Herstellungsverfahren nach Anspruch 12, dadurch gezeichnet, dass die zweite transparente leitende Elektrode, die dritte transparente leitende Elektrode und die erste Überbrücke in einer gleichen Lage vorgesehen und mit denselben Prozess hergestellt werden.
  14. Herstellungsverfahren von Array-Substraten, umfassend Schritt A: Bereitstellen eines Substrat und Abscheiden einer ersten Metallschicht, in die jeweils ein erstes Gate und ein zweites Gate strukturiert werden; Abscheiden eines ersten Isoliermaterials über dem ersten Gate und dem zweiten Gate, um eine Gateisolierschicht zu bilden, Schritt B: Abscheiden eines Halbleitermaterials auf der Gateisolierschicht, in das jeweils eine erste aktive Schicht und eine zweite aktive Schicht über dem ersten Gate und dem zweiten Gate strukturiert werden; Abscheiden eines zweiten Isoliermaterials über der ersten aktiven Schicht und der zweiten aktiven Schicht, um eine Ätzstoppschicht zu bilden; und Ausbilden einer ersten Durchkontaktierung und einer zweiten Durchkontaktierung auf der ersten aktiven Schicht sowie einer dritten Durchkontaktierung und einer vierten Durchkontaktierung auf der zweiten aktiven Schicht mittels dem Ätzprozesses, Schritt C: Abscheiden eines zweiten Metallmaterials auf der Ätzstoppschicht, in das jeweils ein Source, eine zweite Metallschicht, eine dritte Metallschicht und ein Drain strukturiert werden, wobei das Source und die zweite Metallschicht jeweils über die erste Durchkontaktierung und die zweite Durchkontaktierung mit der ersten aktiven Schicht elektrisch verbunden werden, und wobei die dritte Metallschicht und das Drain jeweils über die dritte Durchkontaktierung und die vierte Durchkontaktierung mit der zweiten aktiven Schicht elektrisch verbunden werden, Schritt D: Abscheiden eines ersten transparenten leitenden Material, in das eine erste Überbrücke strukturiert wird, wobei die erste Überbrücke mit der zweiten Metallschicht und der dritten Metallschicht elektrisch verbunden wird; Abscheiden eines dritten Isoliermaterials über der Ätzstoppschicht, dem Source, dem Drain sowie der ersten Überbrücke, um eine Passivierungsschicht zu bilden.
  15. Herstellungsverfahren von Array-Substraten, umfassend Schritt A: Bereitstellen eines Substrat und Abscheiden einer ersten Metallschicht, in die jeweils ein erstes Gate und ein zweites Gate strukturiert werden; Abscheiden eines ersten Isoliermaterials über dem ersten Gate und dem zweiten Gate, um eine Gateisolierschicht zu bilden, Schritt B: Abscheiden eines Halbleitermaterials über der Gateisolierschicht, in das jeweils eine erste aktive Schicht und eine zweite aktive Schicht über dem ersten Gate und dem zweiten Gate strukturiert werden; Abscheiden eines zweiten Isoliermaterials über der ersten aktiven Schicht und der zweiten aktiven Schicht, um eine Ätzstoppschicht zu bilden; und Ausbilden einer ersten Durchkontaktierung und einer zweiten Durchkontaktierung auf der ersten aktiven Schicht sowie einer dritten Durchkontaktierung und einer vierten Durchkontaktierung auf der zweiten aktiven Schicht mittels dem Ätzprozesses, Schritt C: Abscheiden eines zweiten Metallmaterials auf der Ätzstoppschicht, in das ein Source, eine zweite Metallschicht, eine dritte Metallschicht und ein Drain strukturiert werden, wobei das Source und die zweite Metallschicht jeweils über die erste Durchkontaktierung und die zweite Durchkontaktierung mit der ersten aktiven Schicht elektrisch verbunden werden, und wobei die dritte Metallschicht und das Drain jeweils über die dritte Durchkontaktierung und die vierte Durchkontaktierung mit der zweiten aktiven Schicht elektrisch verbunden werden, Abscheiden eines dritten Isoliermaterial über der Ätzstoppschicht, dem Source, dem Drain, um eine Passivierungsschicht zu bilden und Ausbindung einer fünften Durchkontaktierung und einer sechsten Durchkontaktierung mittels dem Ätzprozess, Schritt D: Abscheiden eines ersten transparenten leitenden Material, in das eine erste Überbrücke strukturiert wird, wobei die erste Überbrücke über die fünfte Durchkontaktierung und die sechste Durchkontaktierung mit der zweiten Metallschicht und der dritten Metallschicht elektrisch verbunden wird.
  16. Flüssigkristalldisplay, umfassend ein TFT-Array-Substrat nach einem der Ansprüche 1–11.
DE102014107983.3A 2013-12-31 2014-06-05 Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay Active DE102014107983B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310751479.8A CN103943632B (zh) 2013-12-31 2013-12-31 一种阵列基板及其制备方法、液晶显示器
CN201310751479.8 2013-12-31

Publications (2)

Publication Number Publication Date
DE102014107983A1 true DE102014107983A1 (de) 2015-07-02
DE102014107983B4 DE102014107983B4 (de) 2020-04-02

Family

ID=51191225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014107983.3A Active DE102014107983B4 (de) 2013-12-31 2014-06-05 Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay

Country Status (3)

Country Link
US (1) US9470916B2 (de)
CN (1) CN103943632B (de)
DE (1) DE102014107983B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536211B (zh) 2015-01-30 2017-07-11 合肥京东方光电科技有限公司 一种显示面板、显示装置及显示面板的制作方法
CN105607366B (zh) 2016-01-05 2019-03-05 京东方科技集团股份有限公司 防静电器件及其制造方法、基板
CN105679714B (zh) * 2016-01-27 2019-05-31 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106229310B (zh) * 2016-08-04 2019-01-29 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109671719A (zh) * 2018-12-04 2019-04-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置
US10964731B2 (en) 2018-12-04 2021-03-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof and display device
CN113394236B (zh) * 2021-05-28 2024-04-09 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
EP1031873A3 (de) * 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
CN101609236A (zh) 2009-07-15 2009-12-23 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
WO2012032749A1 (ja) * 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
JP5819138B2 (ja) * 2011-08-23 2015-11-18 株式会社日立製作所 半導体装置
KR101973584B1 (ko) * 2012-02-10 2019-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN102646684B (zh) * 2012-02-17 2015-03-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
TWI498220B (zh) * 2012-10-31 2015-09-01 Au Optronics Corp 顯示面板及其製造方法
CN103268049B (zh) 2012-12-06 2016-05-11 厦门天马微电子有限公司 阵列基板及其制备方法、液晶面板和显示装置
CN103000640B (zh) * 2012-12-12 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103354218B (zh) * 2013-06-28 2016-12-28 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Also Published As

Publication number Publication date
CN103943632B (zh) 2017-03-08
US20150185521A1 (en) 2015-07-02
CN103943632A (zh) 2014-07-23
US9470916B2 (en) 2016-10-18
DE102014107983B4 (de) 2020-04-02

Similar Documents

Publication Publication Date Title
DE102014107983B4 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay
DE102012111587B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102013111753B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102015224165A1 (de) Arraysubstrat, Anzeigevorrichtung und Treiberverfahren
DE102014112932A1 (de) Anzeigevorrichtung
DE102015221093A1 (de) Arraysubstrat, Verfahren zum Herstellen desselben und Anzeigevorrichtung
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE112016004099T5 (de) Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben
DE102005027445A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE102014108184B4 (de) Array-Substrat, Anzeigefeld und Display
DE102016124935A1 (de) Flüssigkristallanzeige mit Berührungserfassfunktion
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE102016112473A1 (de) Matrixsubstrat
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE112016004928B4 (de) Dünnschichttransistor-Substrat
DE102012024523A1 (de) Liquid Crystal Display Device
DE102006057081A1 (de) Arraysubstrat für ein Flüssigkristalldisplay und Verfahren zur Herstellung desselben
DE102014104647A1 (de) Flüssigkristallanzeige, Array-Substrat in einem In-Plane-Switching-Modus und Herstellverfahren dafür
DE112016003004T5 (de) Anzeigevorrichtung und Verfahren zur Fertigung der Anzeigevorrichtung
DE102013224637B4 (de) Flüssigkristallanzeigefeld und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final