DE102014104478A1 - Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals - Google Patents

Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals Download PDF

Info

Publication number
DE102014104478A1
DE102014104478A1 DE102014104478.9A DE102014104478A DE102014104478A1 DE 102014104478 A1 DE102014104478 A1 DE 102014104478A1 DE 102014104478 A DE102014104478 A DE 102014104478A DE 102014104478 A1 DE102014104478 A1 DE 102014104478A1
Authority
DE
Germany
Prior art keywords
circuit
signal
digital
time converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014104478.9A
Other languages
English (en)
Other versions
DE102014104478B4 (de
Inventor
Thomas Mayer
Stefan Tertinek
Peter Preyler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Priority to DE102014104478.9A priority Critical patent/DE102014104478B4/de
Priority to US14/620,488 priority patent/US9537585B2/en
Priority to TW104105363A priority patent/TWI568191B/zh
Priority to CN201510183924.4A priority patent/CN104967449B/zh
Publication of DE102014104478A1 publication Critical patent/DE102014104478A1/de
Application granted granted Critical
Publication of DE102014104478B4 publication Critical patent/DE102014104478B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio

Abstract

Eine Schaltung gemäß einem Beispiel umfasst einen Digital-zu-Zeit-Wandler und eine Signalverarbeitungsschaltung, die mit dem Digital-zu-Zeit-Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet ist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimme Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei die Schaltung ausgebildet ist, ein Referenzsignal zu empfangen und ein Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen. Die Messschaltung ist ausgebildet, um eine Verzögerung zwischen dem Ausgangssignal und dem Referenzsignal zu messen, wobei der Ausgang des Digital-zu-Zeit-Wandlers mit einem Speicher gekoppelt ist, der ausgebildet ist, um Kalibrierungsdaten des Digital-zu-Zeit-Wandlers basierend auf der gemessenen Verzögerung zu speichern.

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich auf das Kalibrieren eines Digital-zu-Zeit-Wandlers (DTC; Digital-to-Time Converter) und insbesondere auf eine integrierte Schaltung, einen Sender, eine Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten, ein Verfahren zum Erzeugen eines Ausgangssignals, eine Vorrichtung zum Erhalten von Kalibrierungsdaten, eine Vorrichtung zum Erzeugen eines Lokaloszillatorsignals und auf entsprechende auf Software basierende Implementierungen.
  • Hintergrund
  • Bei vielen Sender-, Empfänger- oder Sende-Empfangs-Geräte-Anwendungen wird ein Lokaloszillatorsignal (LO-Signal; LO = Local Oscillator) z.B. zum Aufwärtsmischen oder Abwärtsmischen eines Signals verwendet, das übertragen werden soll. Digital-zu-Zeit-Wandler (DTCs) können z.B. verwendet werden, um diese modulierten oder unmodulierten Lokaloszillatorsignale zu erzeugen. Die Digital-zu-Zeit-Wandler können als Verzögerungsschaltungen, z.B. zum Steuern der Phase des entsprechenden Oszillationssignals, verwendet werden. Abhängig von der Anwendung, z.B. abhängig von dem verwendeten Modulationsschema, können die Anforderungen betreffend die Linearität des Digital-zu-Zeit-Wandlers wesentlich sein. Da ein Digital-zu-Zeit-Wandler direkt auf einem phasensensitiven Signal arbeitet, ist das Filtern des DTC-Ausgangssignals möglicherweise kein wesentlicher Schritt, der sogar weiterhin einen Bedarf zum Linearisieren des Digital-zu-Zeit-Wandlers erhöhen kann.
  • Eine Möglichkeit zum Verringern der Linearitätsanforderung betreffend eine solche Schaltung ist das Konzept der Vorverzerrung, das an einen Steuerungssignaleingang des Digital-zu-Zeit-Wandlers angewendet werden kann. In diesem Fall können gemessene Nichtlinearitätswerte verwendet werden, um der Nichtlinearität des Digital-zu-Zeit-Wandlers entgegenzuwirken. Dies kann jedoch eine exakte Kalibrierung des Digital-zu-Zeit-Wandlers zu einem sehr hohen Grad erfordern.
  • Auch auf anderen technischen Gebieten können Digital-zu-Zeit-Wandler verwendet werden, z.B. als Verzögerungsschaltungen aber auch zu anderen Zwecken. Z.B. können Digital-zu-Zeit-Wandler bei Messanwendungen, Synchronisationsanwendungen oder anderen Anwendungen verwendet werden, um nur einige zu nennen. Auch bei diesen Anwendungen kann die Linearität des Digital-zu-Zeit-Wandlers die Anwendung direkt beeinflussen.
  • Auch auf diesen Gebieten kann eine Technik ähnlich zu der vorangehend erwähnten Vorverzerrungstechnik verwendet werden, um den Digital-zu-Zeit-Wandlern zumindest teilweise entgegenzuwirken. Auch für diese Anwendungen können Kalibrierungsdaten für die Digital-zu-Zeit-Wandler nützlich sein, um die Genauigkeit der erreichten Ergebnisse zu erhöhen.
  • Zusammenfassung
  • Es besteht daher ein Bedarf zum Bereitstellen einer einfach anwendbaren Architektur zum Erhalten von Kalibrierungsdaten eines Digital-zu-Zeit-Wandlers.
  • Dieser Bedarf kann erfüllt werden durch eine Schaltung, eine integrierte Schaltung, einen Sender, einen Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten, ein Verfahren zum Erzeugen eines Lokaloszillatorsignals, eine Vorrichtung zum Erhalten von Kalibrierungsdaten, eine Vorrichtung zum Erzeugen eines Lokaloszillatorsignals und ein Computerprogramm gemäß einem der unabhängigen Ansprüche.
  • Kurze Beschreibung der Zeichnungen
  • Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Figuren beschrieben.
  • 1 zeigt ein vereinfachtes Blockdiagramm einer Schaltung gemäß einem Beispiel;
  • 2 zeigt ein vereinfachtes Blockdiagramm einer Schaltung gemäß einem weiteren Beispiel;
  • 3 zeigt ein Blockdiagramm eines herkömmlicheren Ansatzes für eine Kalibrierung eines Digital-zu-Zeit-Wandlers;
  • 4 zeigt zwei Diagramme, die die Nichtlinearität des Digital-zu-Zeit-Wandlers und des Zeit-zu-Digital-Wandlers des herkömmlichen Kalibrierungsaufbaus, gezeigt in 3, darstellen;
  • 5 zeigt ein vereinfachtes Blockdiagramm einer Schaltung gemäß einem Beispiel;
  • 6 zeigt ein Zeitgebungsdiagramm, das das Referenzsignal, ein PLL-Ausgangssignal und ein DTC-Ausgangssignal aufweist;
  • 7 zeigt ein vereinfachtes Blockdiagramm einer weiteren Implementierung einer Schaltung gemäß einem Beispiel;
  • 8 zeigt ein schematisches Diagramm einer integrierten Schaltung gemäß einem Beispiel;
  • 9 zeigt ein schematisches Blockdiagramm eines Senders, eines Empfängers oder eines Sende-Empfangs-Geräts gemäß einem Beispiel;
  • 10 zeigt ein Flussdiagramm eines Verfahrens zum Erhalten von Kalibrierungsdaten gemäß einem Beispiel; und
  • 11 zeigt ein Flussdiagramm eines Verfahrens zum Erzeugen eines Ausgangssignals gemäß einem Beispiel.
  • Detaillierte Beschreibung
  • Es werden nunmehr verschiedene Beispiele ausführlicher unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren kann die Stärke von Linien, Schichten und/oder Gebieten der Deutlichkeit halber übertrieben sein.
  • Während dementsprechend Beispiele verschiedener Abänderungen und alternativer Formen fähig sind, werden die erläuternden Beispiele in den Figuren hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Beispiele alle in den Rahmen der Offenbarung fallende Abänderungen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente. Ferner werden zusammenfassende Bezugszeichen verwendet, um auf mehr als eine Struktur, ein Element oder Objekt Bezug zu nehmen oder um mehr als eine Struktur, ein Element oder ein Objekt gleichzeitig zu beschreiben. Objekte, Strukturen und Elemente, auf die durch das gleiche, ein ähnliches oder ein zusammenfassendes Bezugszeichen Bezug genommen wird, können identisch implementiert sein. Eine, einige oder alle Eigenschaften, Merkmale und Abmessungen können jedoch auch von Element zu Element abweichen.
  • Es versteht sich, dass wenn ein Element als mit einem anderen Element „verbunden“ oder „verkoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder verkoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „verkoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Worte sollten auf gleichartige Weise ausgelegt werden (z.B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hier angewandte Terminologie bezweckt nur das Beschreiben erläuternder Beispiele und soll nicht begrenzend sein. Nach hiesigem Gebrauch sollen die Einzelformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, wenn der Zusammenhang nicht deutlich sonstiges anzeigt. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „enthält“ und/oder „enthaltend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem normalen Fachmann in der Technik verstanden wird, zu der Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z.B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, und nicht in einem idealisierten oder übermäßig formalen Sinn ausgelegt werden, sofern sie nicht ausdrücklich so definiert sind.
  • Wie oben angegeben ist, können Digital-zu-Zeit-Wandler (DTC) in einem breiten Bereich von technischen Anwendungen verwendet werden, z.B. um ein moduliertes oder ein unmoduliertes Lokaloszillatorsignal (LO-Signal; LO = local oscillator) zu erzeugen. Ein solches Lokaloszillatorsignal kann z.B. zum Empfangen, Senden oder Austauschen von Daten verwendet werden, um nur einige Beispiele zu nennen. Z.B. können die Daten unter Verwendung von Drahtlostechniken sowie durch drahtgebundene Techniken gesendet, empfangen oder ausgetauscht werden. Beispiele kommen folglich z.B. aus den technischen Gebieten der Empfänger, Sender und Sende-Empfangs-Geräte. Diese Vorrichtungen können z.B. auf dem Gebiet von Hochfrequenzen (HF) arbeiten.
  • Es besteht ein allgemeiner Bedarf, ein oder mehrere modulierte oder unmodulierte Lokaloszillatorsignale z.B. für HF-Sende-Empfangs-Geräte aus einer Einzel-Phasenregelschleifen-Schaltung bereitzustellen (PLL-Schaltung; PLL = Phase-Locked-Loop). Ferner besteht ein Bedarf zum Integrieren von immer mehr Funktionen, Blöcken, Modulen und anderen Strukturen in eine einzelne Schaltung, z.B. eine integrierte Schaltung.
  • Bei PLL-basierten Systemen kann ein Digital-zu-Zeit-Wandler z.B. als eine Verzögerungsschaltung verwendet werden, um der PLL-Schaltung zu ermöglichen, die Phase des bereitge stellten Signals eng zu steuern. Für eine solche Anwendung kann eine wesentliche Anforderung an den Digital-zu-Zeit-Wandler dessen Linearität sein. Da der Digital-zu-Zeit-Wandler direkt an dem Phasensignal arbeitet, ist ein Filtern der Ausgabe des Digital-zu-Zeit-Wandlers möglicherweise nicht verfügbar, was sogar noch höhere Anforderungen stellt und Druck ausübt im Hinblick auf die Linearität des Digital-zu-Zeit-Wandlers.
  • Um die Linearitätsanforderung an eine solche Schaltung zu verringern, kann die technische Vorverzerrung an den Digital-zu-Zeit-Wandlereingang angewendet werden, z.B. unter Verwendung von gemessenen Nichtlinearitätswerten, um dem Effekt der Nichtlinearität entgegenzuwirken. Dies kann jedoch eine exakte Kalibrierung des Digital-zu-Zeit-Wandlers erfordern, was abhängig von der beabsichtigten Anwendung bis hinab zu Messungen von Sub-Pikosekunden-Verzögerungen gehen kann.
  • 1 zeigt ein vereinfachtes Blockdiagramm einer Schaltung 100 gemäß einem Beispiel. Das Einsetzen einer Schaltung 100 gemäß einem Beispiel kann eine genauere Kalibrierung eines Digital-zu-Zeit-Wandlers (DTC) z.B. unter Verwendung eines Schmalbereichs-Zeit-zu-Digital-Wandlers (TDC) ermöglichen. Wie nachfolgend detaillierter ausgeführt wird, können diese Kalibrierungstechniken in dem Kontext von Digital-zu-Zeit-Wandlern verwendet werden, die ihrerseits für Polar-Modulatoren verwendet werden können oder zum Implementieren anderer komplexer Modulationsschemata. Eine Schaltung 100 kann z.B. in einer Architektur mit hohem Volumen implementiert sein, die z.B. Computersystemarchitekturmerkmale an Schnittstellen aufweist, die in großen Volumen hergestellt werden. Sie kann Informationsarchitekturen, Vorrichtungen wie z.B. Transistoren und zugeordnete Herstellungsprozesse umfassen.
  • Die Schaltung 100 weist einen Digital-zu-Zeit-Wandler 110 und eine Signalverarbeitungsschaltung 120 auf. Die Signalverarbeitungsschaltung 120 ist ausgebildet, um ein verarbeitetes Signal PS (PS = Processed Signal) zu erzeugen, hergeleitet aus einem Signal, das der Signalverarbeitungsschaltung 120 bereitgestellt wird. Das verarbeitete Signal PS weist eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal auf, das dem Signalverarbeitungssignal 120 bereitgestellt wird.
  • Bei dem in 1 gezeigten Beispiel ist die Signalverarbeitungsschaltung 120 vor den Digitalzu-Zeit-Wandler 110 entlang dem Signalfluss gekoppelt, wie z.B. durch die Richtung des verarbeiteten Signals PS angezeigt ist. Die Schaltung 100 ist ausgebildet, um ein Referenzsignal RS zu empfangen und um ein Ausgangssignal OS (OS = Output Signal) basierend auf dem empfangenen Referenzsignal RS (RS = Reference Signal) zu erzeugen. Somit entspricht bei dem in 1 gezeigten Beispiel das Signal, das der Signalverarbeitungsschaltung 120 bereitgestellt wird, dem Referenzsignal RS. Bei anderen Beispielen jedoch kann die Reihenfolge des Digital-zu-Zeit-Wandlers und der Signalverarbeitungsschaltung 120 unterschiedlich sein, wie z.B. im Hinblick auf 2 ausgeführt wird.
  • Der Digital-zu-Zeit-Wandler 110 und die Signalverarbeitungsschaltung 120 sind in Reihe gekoppelt und bilden eine Reihenverbindung 130, wobei das Referenzsignal RS einem Eingang der Reihenverbindung 130 bereitgestellt wird und das Ausgangssignal OS aus einem Ausgang der Reihenverbindung 130 erhaltbar ist. Wie vorangehen erwähnt wurde, wird bei dem in 1 gezeigten Beispiel das Referenzsignal RS der Signalverarbeitungsschaltung 120 bereitgestellt, während das Ausgangssignal OS aus dem Digital-zu-Zeit-Wandler 110 erhalten werden kann.
  • Die Schaltung 100 weist ferner eine Messschaltung 140 auf, die ausgebildet ist, um eine Verzögerung zwischen dem Ausgangssignal OS und dem Referenzsignal RS zu messen. Um dies zu ermöglichen, ist die Messschaltung 140 sowohl mit einem Eingang der Signalverarbeitungsschaltung 120 gekoppelt, um das Referenzsignal RS zu empfangen, als auch mit einem Ausgang des Digital-zu-Zeit-Wandlers 110 und daher mit einem Ausgang der Schaltung 100, um das Ausgangssignal OS zu erhalten.
  • Die Schaltung 100 weist ferner einen Speicher 150 auf, der mit einem Ausgang des Digital-zu-Zeit-Wandlers 110 gekoppelt ist und der konfiguriert ist, um Kalibrierungsdaten des Digital-zu-Zeit-Wandlers 110 basierend auf den gemessenen Verzögerungen durch den Digital-zu-Zeit-Wandler 110 zu speichern. Die Messschaltung 140 kann ausgebildet sein, um mehr als drei unterschiedliche Verzögerungswerte zwischen dem Ausgangssignal OS und dem Referenzsignal RS zu erfassen. Somit kann die Messschaltung 140 z.B. in der Lage sein, mehr Werte zu erfassen als ein Komparator. Z.B. kann die Messschaltung einen Zeit-zu-Digital-Wandler 160 aufweisen oder aus demselben bestehen.
  • Bei dem in 1 gezeigten Beispiel ist die Signalverarbeitungsschaltung 120 entworfen und derart aufgebaut, dass sie ohne ein Signal betreibbar ist, das durch die Messschaltung 140 bereitgestellt wird. Anders ausgedrückt, wie in 1 gezeigt ist, wird die Ausgabe der Messschaltung 140 nicht zurück zu der Signalverarbeitungsschaltung 120 geführt. Bei anderen Schaltungen 100 jedoch kann die Messschaltung 140 z.B. als Teil der Signalverarbeitungsschaltung 120 ausgebildet sein.
  • Die Schaltung 100 erhält die Kalibrierungsdaten für den Digital-zu-Zeit-Wandler 110 durch Vergleichen oder Messen einer Verzögerung, einer Phasenverschiebung oder einer Phasenabweichung zwischen dem Referenzsignal RS und dem Ausgangssignal OS. Um dies auszuführen, wird der Signalverarbeitungsschaltung 120 ein Referenzsignal RS bereitgestellt, die ihrerseits das verarbeitete Signal PS erzeugt, das in Bezug auf das Referenzsignal RS eine bekannte oder vordefinierte Phasenbeziehung aufweist. Diese bekannte oder vordefinierte Phasenbeziehung kann z.B. verursacht werden durch interne Verzögerungen oder andere Effekte, die durch die Signalverarbeitungsschaltung 120 verursacht werden. Um dies zu ermöglichen, ist die Signalverarbeitungsschaltung 120 in der Lage, Oszillationssignale zu verarbeiten und basierend auf dem ihr bereitgestellten Oszillationssignal das verarbeitete Signal PS auch als ein Oszillationssignal zu erzeugen.
  • Aufgrund der Periodizität des Oszillationssignals ist es möglich, der Verzögerung entgegenzuwirken, die durch die Signalverarbeitungsschaltung 120 verursacht wird, durch weiteres Verzögern des verarbeiteten Signals PS durch den Digital-zu-Zeit-Wandler 110, der seinerseits in der Lage zum steuerbaren Verzögern eines Signals ist, das an dessen Eingang bereitgestellt wird, und ein verzögertes Signal DS (DS = Delayed Signal) an einem Ausgang des Digital-zu-Zeit-Wandlers 110 zu erzeugen. Bei dem in 1 gezeigten Beispiel entspricht das Ausgangssignal OS dem verzögerten Signal DS. Bei anderen Beispielen kann das verzögerte Signal DS natürlich einem anderen Signal entsprechen, wie nachfolgend detaillierter ausgeführt wird.
  • Der Messschaltung 140 wird sowohl das Referenzsignal RS als auch das Ausgangssignal OS bereitgestellt. Durch Messen der Verzögerung zwischen diesen Signalen z.B. unter Verwendung eines Zeit-zu-Digital-Wandlers 160, wie in 1 gezeigt ist, kann die Verzögerung der Gesamtschaltung 100 erhalten werden und kann dann als Kalibrierungsdaten in den Speicher 150 gespeichert werden. Z.B. können die Kalibrierungsdaten in der Form einer Nachschlagtabelle gespeichert sein, um nur ein Beispiel zu nennen.
  • Während einer Operation der Schaltung 100, wenn das Ausgangssignal OS z.B. als ein Lokaloszillatorsignal (LO-Signal) verwendet werden kann, können die Kalibrierungsdaten, die in dem Speicher 150 gespeichert sind, zum Vorverzerren der Einstellung des Digital-zu-Zeit-Wandlers 110 verwendet werden, um stärker linearisierte Charakteristika des Digital-zu-Zeit-Wandlers 110 zu erhalten. Das Verwenden einer Schaltung 100, wie in 1 gezeigt ist, kann die Möglichkeit bieten, dass eine spontane Kalibrierung des Digital-zu-Zeit-Wandlers 110 vermeidbar sein kann. Durch Messen der Verzögerung unter Verwendung der Messschaltung 140, die in der Lage ist, mehr als drei unterschiedliche Verzögerungswerte zwischen dem Ausgangssignal OS und dem Referenzsignal RS zu erfassen, kann eine Messung verwendet werden, deren Ergebnisse nachfolgend verwendet werden können, um den Tatsachen der Nichtlinearität entgegenzuwirken. Daher können Verzerrungen und andere Nebeneffekte einer spontanen Kalibrierung vermeidbar sein.
  • Ferner kann durch wiederholtes Ausführen der Messungen und durch Ermitteln des Durchschnitts der entsprechenden Kalibrierungsdaten eine Kalibrierung der Schaltung 100 oder besser gesagt ihres Digital-zu-Zeit-Wandlers 110 sogar in einer rauschanfälligeren Umgebung möglich sein.
  • Es kann ferner möglich sein, eine Messschaltung 140 mit niedrigeren Anforderungen im Hinblick auf Linearität zu verwenden. Unter idealen Umständen ist die Phasendifferenz oder Phasenabweichung zwischen dem Referenzsignal RS und dem Ausgangssignal OS unter allen Betriebsbedingungen konstant, z.B. gleich oder im Wesentlichen gleich Null (0). Da der Digital-zu-Zeit-Wandler 110 verwendet wird, um der Phasenvarianz entgegenzuwirken, die durch die Signalverarbeitungsschaltung 120 auferlegt wird, ist es sogar in einem unkalibrierten Zustand wahrscheinlich, dass die Schaltung nur kleinere Phasenabweichungen um Verzögerungen zeigt. Folglich kann der Bereich von möglichen Verzögerungen, die durch die Messschaltung 140 gemessen werden, kleiner im Vergleich zu anderen Kalibrierungsverfahren sein. Aufgrund dieses kleineren Bereichs von möglichen Verzögerungswerten kann eine Nichtlinearität und andere Messfehler weniger schwerwiegend im Vergleich zu jenen anderer Kalibrierungsverfahren sein, da diese Nichtlinearitäten und andere Fehler dazu neigen größer zu werden, je größer die Verzögerungen von Phasenvariationen oder -differenzen zwischen dem Ausgangssignal OS und dem Referenzsignal RS werden. Anders ausgedrückt kann die Messschaltung 140 genauere Daten bereitstellen, da ihr Messbereich im Vergleich zu anderen Kalibrierungsverfahren begrenzt ist.
  • Die Signalverarbeitungsschaltung 120 kann zumindest teilweise oder sogar vollständig aus einer Ganzzahlen-Phasenregelschleifenschaltung (Ganzzahlen-PLL-Schaltung; PLL = phaselocked loop), einer fraktionellen Phasenregelschleifenschaltung (fraktionellen PLL-Schaltung), einer Schaltung eines direkten digitalen Synthesizers (DSS-Schaltung; DSS = Direct Digital Synthesizer), einer Frequenzmultiplizierer-Schaltung oder einer Kombination derselben bestehen. Abhängig von der Implementierung der Signalverarbeitungsschaltung 120 kann diese in der Lage sein, das verarbeitete Signal mit einer Frequenz – in Bezug auf eine Frequenz des Signals, das der Signalverarbeitungsschaltung 120 bereitgestellt wird – derart bereitzustellen, dass dieses Verhältnis oder dessen Umkehrung größer als 1 ist und gleich einer Summe eines ganzzahligen Teils und eines nicht verschwindenden fraktionellen Teils ist, wobei ein absoluter Wert davon kleiner als 1 sein kann. Aufgrund dieses nichtverschwindenden fraktionellen Teils, der kleiner ist als 1, hat sich eine Phasenverschiebung innerhalb der Signalverarbeitungsschaltung 120 aufgebaut, die durch den Digital-Zeit-Wandler 110 kompensiert werden soll. Folglich kann es möglich sein, diese Eigenschaft der Signalverarbeitungsschaltung 120 zu verwenden, um den Digital-zu-Zeit-Wandler 110 während des Kalibrierungsprozesses zu unterschiedlichen Phasen-Differenzen oder -Verzögerungen zu treiben.
  • Z.B. kann das Verhältnis oder das Inverse des Verhältnisses, das oben erwähnt wurde, gleich (I + p/q) sein, wobei I eine ganze Zahl und wobei p und q nicht verschwindende Ganzzahlen sind. Um sicher zu stellen, dass der absolute Wert des nicht verschwindenden fraktionellen Teils kleiner ist als 1, ist der absolute Wert von p kleiner als ein absoluter Wert von q.
  • Wie ausgeführt wurde, kann die Signalverarbeitungsschaltung 120 in der Lage sein, die vorbestimmte Phasenbeziehung zu ändern, z.B. kann basierend auf der vorangehend beschriebenen Phasendifferenz, die sich aufgrund des fraktionellen Teils des Verhältnisses aufbaut, die Schaltung eine Generatorschaltung 170 aufweisen, die in der Lage ist, dem Digital-zu-Zeit-Wandler 110 ein Steuerungssignal CS bereitzustellen, um der Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken. Abhängig von der Implementierung kann die Generatorschaltung 170 einen Integrator oder einen Akkumulator 180 aufweisen, der mit dem Digital-zu-Zeit-Wandler 110 gekoppelt ist, um demselben das Steuerungssignal bereitzustellen. Das Steuerungssignal CS kann Informationen betreffend den vorangehend erwähnten fraktionellen Teil des Verhältnisses oder seines Inversen aufweisen. Folglich können der Integrator oder Akkumulator 180 ausgebildet sein, um ein Signal zu verarbeiten, z.B. von der Signalverarbeitungsschaltung 120, das Informationen aufweist, die den vorangehend erwähnten fraktionellen Teil des Verhältnisses oder dessen Umkehrung betreffen. Die Ausdrücke „Integrator“ und „Akkumulator“ können synonym verwendet werden. Sowohl ein Akkumulator als auch ein Integrator können in der Lage sein, ein Signal, Werte oder andere Informationen zu summieren, integrieren oder akkumulieren, die denselben basierend auf vorangehend empfangenen Signalen, Werten oder Informationen bereitgestellt werden. Somit können sich beide Ausdrücke auf identische Implementierungen oder Schaltungen beziehen, die bei unterschiedlichen Anwendungen, Implementierungen und Szenarien unterschiedlich benannt sein können.
  • Abhängig jedoch von der Implementierung der Signalverarbeitungsschaltung 120 können der Integrator oder Akkumulator 180 und andere Teile des Generators 170 optional auch als Teil der Signalverarbeitungsschaltung 120 implementiert sein. Z.B. in dem Fall einer fraktionellen Phasenregelschleifen-Schaltung, die zumindest teilweise in der Signalverarbeitungsschaltung 120 enthalten ist, kann ein Akkumulator der fraktionellen PLL-Schaltung als der Integrator oder Akkumulator 180 der Schaltung 100 verwendet werden.
  • Der Integrator oder Akkumulator 180 kann optional getaktet werden durch das Referenzsignal RS oder ein Signal, das aus dem Referenzsignal RS hergeleitet ist, das im Wesentlichen dieselbe Frequenz aufweist wie das Referenzsignal RS. Das Referenzsignal RS kann z.B. durch einen Kristalloszillator 190 bereitgestellt werden, z.B. einen temperaturstabilisierten Kristalloszillator 200. Der Kristalloszillator 190 oder der temperaturstabilisierte Kristalloszillator 200 kann mit der Schaltung 100 durch einen optionalen Anschluss 210 gekoppelt sein, um der Schaltung 100 das Referenzsignal RS bereitzustellen.
  • Natürlich können der Kristalloszillator 190 oder der temperaturstabilisierte Kristalloszillator 200 gleichermaßen als Teil der Schaltung 100 implementiert sein. In diesem Fall ist es möglicherweise nicht notwendig, einen Anschluss 210 zu implementieren, um die Oszillatoren 190, 200 mit der Schaltung 100 zu koppeln. Natürlich kann die Schaltung 100 ferner einen Ausgangsanschluss 220 aufweisen, der mit dem Ausgang der Reihenverbindung 130 gekoppelt ist, und bei dem Beispiel, das in 1 gezeigt ist, mit einem Ausgang des Digital-zu-Zeit-Wandlers 110 gekoppelt ist, an dem das Ausgangssignal OS erhaltbar ist.
  • Abhängig von der gedachten Anwendung kann die Schaltung 100 in der Lage sein, das Ausgangssignal OS als ein Hochfrequenzsignal zu erzeugen. In diesem Fall kann die Schaltung 100 z.B. in einem drahtlosen oder drahtgebundenen hochfrequenzbezogenen Übertragungsschema verwendet werden. Details einer solchen Implementierung werden nachfolgend beschrieben.
  • Zurück zu dem Speicher 150 kann das Steuerungssignal verwendet werden, um einen Speicherort innerhalb des Speichers 150 zu adressieren oder anderweitig zu spezifizieren, an dem die Kalibrierungsdaten betreffend die spezifische Phasendifferenz gespeichert werden sollen. Dies kann ausgeführt werden, da das Steuerungssignal CS (CS = Control Signal) Informationen betreffend die aktuelle Phasendifferenz aufweist, die durch den Digital-zu-Zeit-Wandler 110 kompensiert werden soll. Natürlich können auch andere Speicherschemata implementiert werden. Das Speichern kann z.B. das Bestimmen des Mittelwerts der Kalibrierungsdaten über eine Mehrzahl von Messzyklen aufweisen. Dies kann basierend auf einer arithmetischen Mittelwertberechnung, einer geometrischen Wertberechnung, einer gewichteten Mittelwertberechnung oder einem anderen Mittelwert- oder Durchschnittsberechnungsschema implementiert werden.
  • Die Schaltung 100 kann ferner in der Lage sein, ein Lokaloszillatorsignal als das Ausgangssignal OS während des Normaloperationsmodus zu erzeugen. Der Normaloperationsmodus kann unterschiedlich zu dem Kalibrierungsmodus sein. Die Schaltung 100 kann in diesem Fall in der Lage sein, den Digital-zu-Zeit-Wandler 110 während der Erzeugung eines Lokaloszillatorsignals basierend auf den Kalibrierungsdaten zu steuern, die in dem Speicher 150 gespeichert sind. Um dies zu ermöglichen, kann die Schaltung 100 z.B. ferner eine Steuerungsschaltung 230 aufweisen, die in der Lage ist, auf den Speicher 150 zuzugreifen, und in der Lage ist, dem Digital-zu-Zeit-Wandler 110 ein entsprechendes Steuerungssignal bereitzustellen. Die Steuerungsschaltung 230 kann z.B. als Teil der Generatorschaltung 170 oder als separate Schaltung gebildet oder implementiert sein, wie in 1 gezeigt ist.
  • 2 zeigt ein vereinfachtes Blockdiagramm eines weiteren Beispiels einer Schaltung 100, die sich von der in 1 gezeigten hauptsächlich im Hinblick auf die Reihenverbindung 130 unterscheidet. Genauer gesagt ist bei dem in 2 gezeigten Beispiel die Reihenfolge entlang der Signalflussrichtung von dem Anschluss 210 zu dem Ausgangsanschluss 220 im Hinblick auf die Position des Digital-zu-Zeit-Wandlers 110 und der Signalverarbeitungsschaltung 120 umgekehrt. Folglich wird das verzögerte Signal DS nun der Signalverarbeitungsschaltung 120 als ein Eingangssignal bereitgestellt, während das Referenzsignal RS einem Eingang des Digital-zu-Zeit-Wandlers 110 bereitgestellt wird. Dementsprechend wird das verarbeitete Signal PS, das durch die Signalverarbeitungsschaltung 120 bereitgestellt wird, nun das Ausgangssignal OS.
  • 3 zeigt ein Blockdiagramm eines herkömmlicheren Ansatzes für einen Kalibrierungsaufbau eines Digital-zu-Zeit-Wandlers (DTC). Der in 3 gezeigte Aufbau weist einen Referenztaktsignalgenerator 300 auf, der mit einer fraktionellen PLL-Schaltung 310 gekoppelt ist. Die fraktionelle PLL-Schaltung 310 ist mit einem Digital-zu-Zeit-Wandler 320 gekoppelt, der wiederum als eine steuerbare Verzögerungsschaltung arbeitet, die das Ausgangssignal des in 3 gezeigten Aufbaus erzeugt. Der Aufbau weist ferner einen Rampengenerator 330 auf, der mit dem Digital-zu-Zeit-Wandler 320 auf solche Weise gekoppelt ist, um die Verzögerung zu steuern, die durch den DTC 320 erzeugt wird. Genauer gesagt kann der DTC 320 z.B. eine Kopie des Signals erzeugen, das in verzögerter Form zu dessen Eingang bereitgestellt wird, wobei die Verzögerung basierend auf dem Steuerungssignal einstellbar oder veränderbar ist, das durch den Rampengenerator 330 bei dem Aufbau bereitgestellt wird, der in 3 gezeigt ist.
  • Sowohl ein Eingang als auch ein Ausgang des DTC 320 sind mit einem Zeit-zu-Digital-Wandler (TDC) 340 gekoppelt, der in der Lage ist, die Verzögerung zwischen dem Eingang und dem Ausgang der Signale zu bestimmen, die dem DTC 320 bereitgestellt bzw. durch denselben erzeugt werden.
  • Die fraktionelle PLL-Schaltung 310 wird gesteuert durch Bereitstellen eines entsprechenden Kanalworts 350 zu der fraktionellen PLL-Schaltung 310. Das Kanalwort 350 kann z.B. einem Frequenzwort entsprechen, das die Frequenz anzeigt, die durch die fraktionelle PLL-Schaltung 310 basierend auf dem Referenztaktsignal, das durch den Referenztaktsignalerzeuger 300 bereitgestellt wird, erzeugt werden soll. Im Fall einer fraktionellen PLL-Schaltung 310, wie in 3 gezeigt ist, kann das Kanalwort z.B. einen ganzzahligen Teil und einen fraktionellen Teil aufweisen, wie oben ausgeführt wurde.
  • Durch Implementieren des Aufbaus so wie in 3 gezeigt ist, kann es möglich sein, den Digital-zu-Zeit-Wandler 320 zu Kalibrieren. Bei dieser möglichen Lösung wird die DTC- Nichtlinearität gemessen durch Messen oder Bestimmen der Zeitdifferenz zwischen der DTC-Eingabe und -Ausgaben. Obwohl diese Implementierung jedoch eine direkte Bestimmung der Nichtlinearität des DTC 320 erlauben kann, kann sie es ferner zumindest empfehlenswert machen, wenn nicht sogar notwendig, den Zeit-zu-Digital-Wandler 340 mit einem Erfassungsbereich von zumindest einer Periode des Ausgangssignals zu implementieren, um die Zeitdifferenz zu messen. Das Ausgangssignal kann wiederum als ein Lokaloszillatorsignal (LO-Signal) verwendet werden.
  • In diesem Fall jedoch muss der Zeit-zu-Digital-Wandler 340 möglicherweise implementiert sein, um über den gesamten Bereich seiner möglichen Werte linear zu sein. Ansonsten können Messfehler die erreichbare Vorverzerrungsqualität einschränken und somit die Kalibrierungsqualität des Digital-zu-Zeit-Wandlers 320. Die Kalibrierung des Zeit-zu-Digital-Wandlers 340 kann verwendet werden, um die gemessenen Kalibrierungsdatenwerte zu korrigieren. Da dies jedoch möglicherweise für einen großen Bereich an Verzögerungswerten ausgeführt werden muss, kann das Kalibrieren des TDC-340 kostspieliger oder umfangreicher sein. Das Verwenden eines Beispiels einer Schaltung 100 oder anderer Beispiele, wie nachfolgend detaillierter ausgeführt wird, kann helfen, die TDC-Linearitäts- oder Kalibrierungs-Anforderungen zu entspannen, um den Digital-zu-Zeit-Wandler 110 zu kalibrieren.
  • Das Verwenden eines Beispiels wie z.B. in 1 und 2 gezeigt ist, kann das Messen der Zeitdifferenz zwischen dem DTC-Ausgangssignal in dem Fall der Implementierung, die in 1 gezeigt ist, oder der Signalverarbeitungsschaltung 120 im Fall der Implementierung, die in 2 gezeigt ist, und des Referenztaktsignals RS der Signalverarbeitungsschaltung 120 erlauben, die natürlich als eine PLL implementiert sein kann. Die PLL oder allgemeiner ausgedrückt die Signalverarbeitungsschaltung 120 kann als die Eingangsquelle für den Digital-zu-Zeit-Wandler 110 verwendet werden.
  • Prinzipiell, unter idealen Umständen, wenn die Phasenverschiebung des Digital-zu-Zeit-Wandlers genau die negative Phasenverschiebung der Phasenverschiebung der Signalverarbeitungsschaltung 120 ist im Vergleich zu dem nächst niedrigen Mehrfachen der Referenzfrequenz, dann können die DTC-Ausgabe und die Referenztaktflanke perfekt zusammenfallen, wenn ein linearer DTC 110 und eine lineare Messschaltung 140 oder TDC 160 gegeben sind. Somit kommt im Schnitt jede gemessene Zeitdifferenz von der DTC-Nichtlinearität.
  • Um dies detaillierter darzustellen, zeigt 4 zwei Diagramme nebeneinander, die die DTC-Verzögerungsausgangscharakteristika als Funktion des DTC-Eingangscodes auf der linken Seite von 4 und die TDC-Eingangsverzögerungscharakteristika als Funktion des TDC-Ausgangscodes zeigen. Beide Diagramme weisen jeweils eine ideale lineare Charakteristik 400 bzw. 410 auf, die in dem linken und rechten Diagramm als gestrichelte Linie gezeigt sind.
  • Aufgrund von Mängeln und anderen vorrichtungsbezogenen sowie umgebungsbezogenen Einflüssen zeigen die tatsächlichen Charakteristika 420, 430 ein komplexeres nichtlineares Verhalten, das sich an die idealen linearen Charakteristika 400 bzw. 410 nur annähert.
  • In 4 ist eine Situation einer Messung durch drei Pfeile 440 dargestellt, die einen einzelnen Kalibrierungsprozess darstellen. Beginnend mit einem DTC-Eingangscode, der z.B. in dem Steuerungssignal enthalten ist, das durch den Rampengenerator 330 erzeugt wird, verzögert der DTC 320 das Ausgangssignal im Vergleich zu dessen Eingangssignal, wie durch die Charakteristika 420 angezeigt ist. Diese Verzögerung wird dem TDC 340 als dessen Eingangsverzögerung bereitgestellt, die dann durch den TDC 340 in einen entsprechenden TDC-Ausgangscode transformiert wird, der dann in einem Speicher gespeichert werden kann, der in 3 nicht gezeigt ist.
  • Die Kalibrierung des Messverfahrens, wie durch die Pfeile 440 dargestellt ist, führt jedoch zu einem etwas zu kleinen TDC-Ausgangscode aufgrund einer großen Nichtlinearität des TDC 340. Um dies darzustellen, zeigt 4, basierend auf dem DTC-Eingangscode und den Charakteristika 420 des DTC 320 durch Pfeil 450 den TDC-Ausgangscode, den der TDC 340 basierend auf seiner idealen linearen Charakteristik 410 bereitgestellt haben sollte. Die Differenz 460, wie sie auf den Abszissen des rechten Diagramms angezeigt ist, entspricht einem Fehler aufgrund der Verwendung des in 3 gezeigten Kalibrierungsaufbaus.
  • Das rechte Diagramm von 4 stellt dar, warum das Einsetzen des in 1 und 2 gezeigten Beispiels die Kalibrierungsqualität verbessern kann, um Nichtlinearitäten des DTC 100 zu kompensieren, wie in 1 und 2 gezeigt ist. Aufgrund der Tatsache, dass die Signalverarbeitungsschaltung 120 und der DTC 110 einander im Hinblick auf ihre Effekte im Wesentlichen entgegenwirken, können die Verzögerungen, die durch die Messschaltung 140 oder ihren Zeit-zu-Digital-Wandler 160 gemessen werden sollen, wesentlich kleiner sein, wie vorangehend erörtert wurde. Die gemessene Verzögerung kann für jede Messung vergleichbar oder in einigen Fällen sogar im Wesentlichen dieselbe sein. Somit kann der TDC 160 (Messschaltung 140) nur in einem sehr schmalen Wertebereich arbeiten. Somit kann die Nichtlinearität außerhalb dieses Bereichs möglicherweise von weniger Bedeutung oder sogar keiner Bedeutung im Hinblick auf den Beitrag zu Messfehlern sein. Es ist jedoch unwichtig, wo der exakte Operationspunkt ist. Dieser könnte auch bei größeren Eingangsverzögerungen sein. Folglich kann eine höhere Genauigkeit im Hinblick auf die bestimmte Verzögerung erreichbar sein und auch die Kalibrierungsdaten können genauer sein.
  • Anders ausgedrückt kann es möglich sein, einen sehr schmalen Zeit-zu-Digital-Wandler 160 oder eine andere Messschaltung 140 zu verwenden, da sie nur die Nichtlinearität erfasst aber nicht die absolute Phasenverschiebung des Ausgangssignals OS oder des Signals, das durch den Digital-zu-Zeit-Wandler 110 erzeugt wird. Dies kann helfen, Entwurfs- und Kalibrierungs-Parameter der Messschaltung 140 oder ihres Zeit-zu-Digital-Wandlers 160 zu entspannen.
  • 5 zeigt ein vereinfachtes Blockdiagramm eines weiteren Beispiels einer Schaltung 100. Die Schaltung 100 weist wiederum eine Reihenverbindung 130 auf, die einen Digital-zu-Zeit-Wandler 110 und eine Signalverarbeitungsschaltung 120 aufweist, die hier als eine fraktionelle PLL-Schaltung implementiert ist 500. Einen Referenztakterzeuger 510, der z.B. auf einem Kristalloszillator 190 oder einem temperaturstabilisierten Kristalloszillator 200 basieren kann. Wie bereits in 1 gezeigt wurde, erzeugt der Referenztakterzeuger 510 das Referenzsignal RS, das dann der fraktionellen PLL-Schaltung bereitgestellt wird, die ihrerseits das verarbeitete Signal PS erzeugt. Das verarbeitete Signal wird dann dem Digital-zu-Zeit-Wandler 110 bereitgestellt, der das verzögerte Signal DS oder das Ausgangssignal OS erzeugt, das z.B. als ein Lokaloszillatorsignal LO verwendet werden kann. Wiederum ist ein Kanalwort 520, das z.B. einen ganzzahligen Teil und einen fraktionellen Teil aufweisen kann, um die fraktionelle PLL-Schaltung 500 zu steuern, und somit als ein Frequenzwort betrachtet werden kann, das die Frequenz des verarbeiteten Signals anzeigt, mit der fraktionellen PLL-Schaltung gekoppelt.
  • Der fraktionelle Teil des Kanalworts wird der Generatorschaltung 170 und deren Integrator oder Akkumulator 180 bereitgestellt. Der fraktionelle Teil des Kanalworts kann optional mit (–1) multipliziert werden und dem Integrator oder Akkumulator 180 bereitgestellt werden, der in der Generatorschaltung 170 umfasst ist. Abhängig von den Implementierungsdetails kann es empfehlenswert sein, den Faktor von (–1) zu implementieren oder diesen Faktor zu überspringen, z.B. abhängig von der Frage ob die (beabsichtigte) Zeitverzögerung, die dem DTC 110 bereitgestellt wird, als eine positive oder eine negative Phasenverschiebung betrachtet werden soll.
  • Wie vorangehend angezeigt wurde, wird der Integrator oder Akkumulator 180 unter Verwendung des Referenzsignals RS getaktet. Ein Ausgabe des Integrators oder Akkumulators 180, die das Steuerungssignal CS darstellt, ist auf den Digital-zu-Zeit-Wandler 110 eingestellt, um die Verzögerung zu steuern, die durch den Digital-zu-Zeit-Wandler 110 verursacht wird.
  • Alternativ kann der Integrator oder Akkumulator 180 auch basierend auf dem Ausgangssignal OS der Schaltung 100 getaktet sein. Z.B. kann dem Integrator oder Akkumulator 180 das Steuerungssignal CS bereitgestellt werden, das Informationen anzeigt oder aufweist über den fraktionellen Teil des Kanalworts, geteilt durch das gesamte Kanalwort. Z.B. kann die Generatorschaltung 170 in der Lage sein oder konfiguriert sein, das Kanalwort zu empfangen und dem Digital-zu-Zeit-Wandler 110 das entsprechende Steuerungssignal CS bereitzustellen.
  • Dies kann zumindest das häufigere teilweise Korrigieren der Phasenverschiebung der Signalverarbeitungsschaltung 120 ermöglichen, z.B. für jede Flanke des Ausgangssignals OS anstatt z.B. für jede Flanke nur des Referenzsignals.
  • Die Schaltung weist ferner eine Messschaltung 140 auf, die hier als ein Zeit-zu-Digital-Wandler 160 implementiert ist. Der Zeit-zu-Digital-Wandler 160 ist sowohl mit einem Ausgang des Digital-zu-Zeit-Wandlers 110 oder eher einem Ausgang der Schaltung 100, an dem das Ausgangssignal OS erhaltbar ist, als auch mit einem Eingang der Schaltung 100 verbunden, an dem das Referenzsignal RS während der Operation vorhanden ist. Ein Ausgang des Zeit-zu-Digital-Wandlers ist mit einem Speicher 150 gekoppelt, wo die Messdaten, die durch den Zeit-zu-Digital-Wandler 160 bereitgestellt werden, als die Kalibrierungsdaten gespeichert werden, abhängig von dem Phasensignal oder besser dem Wert des Steuerungssignals CS, das die Adresse der Nachschlagtabelle anzeigt, gespeichert in dem Speicher 150.
  • In 5 wird der Zeit-zu-Digital-Wandler 160 der Messschaltung 140 als TDC 2 bezeichnet, da die fraktionelle PLL-Schaltung 500 z.B. einen anderen Zeit-zu-Digital-Wandler 160 (TDC) aufweisen kann, wie z.B. den Phasendetektor der fraktionellen PLL-Schaltung. Anders ausgedrückt kann der Zeit-zu-Digital-Wandler 160 einen zusätzlichen Zeit-zu-Digital-Wandler 160 darstellen, der in der Schaltung implementiert ist.
  • In diesem Kontext sollte darauf hingewiesen werden, dass als eine Alternative zu einem Zeit-zu-Digital-Wandler 160 jegliche andere Schaltung, die in der Lage ist, eine Phasendifferenz oder eine Zeitdifferenz zu bestimmen, als eine Messschaltung 140 implementiert sein kann. Z.B. kann die Messschaltung 140 einen oder mehrere Teiler oder einen Multimodenteiler zusammen mit einem herkömmlicheren Phasendetektor aufweisen, z.B. basierend auf einer Schieberegisterimplementierung, um nur ein weiteres Beispiel zu nennen.
  • Das in 5 gezeigte Blockdiagramm der Schaltung 100 ist in der Lage, die Zeitdifferenz zwischen der Digital-zu-Zeit-Wandler-Ausgabe und dem Referenztaktgenerator 510 zu messen. Basierend auf dieser Zeitdifferenz kann der Digital-zu-Zeit-Wandler 110 kalibriert werden, wie in 5 dargestellt ist. Bei dieser Implementierung stellt das PLL-Kanalwort 520, das auch als Kanalwort N bezeichnet wird, im Wesentlichen die DTC-Eingangsfrequenz geteilt durch die Referenzfrequenz dar. N = I + p/q = fDCO/fREF (1)
  • In Gleichung (1) ist I der ganze Teil, während p/q der fraktionelle Teil ist, wie vorangehend ausgeführt wurde. fDCO ist die Frequenz des Ausgangssignals OS und fREF ist Frequenz des Referenzsignals RS.
  • Da die Ausgabe des Digital-zu-Zeit-Wandlers 110 mit dem Referenztakt unter Verwendung des Zeit-zu-Digital-Wandlers 160 verglichen werden soll, ist eine DTC-Ausgangsfrequenz fDCO ein ganzzahliges Mehrfaches der Referenzfrequenz fREF (= 1/TREF) wobei TREF die Zyklusperiode des Referenzsignals RS ist. Die normierte Phasenverschiebung der DCO-Ausgabe ist bei einer Referenzperiode TREF das Integral der Frequenz gemäß Gleichung (2).
    Figure DE102014104478A1_0002
  • Folglich muss der Digital-zu-Zeit-Wandler 110 bei jedem Zyklus um eine Phasenverschiebung von p/q einer vollen Periode (2π·p/q) zurückfallen. Daher wird durch Anwenden des Integrals des negativen fraktionellen Teils des Kanalworts an den Digital-zu-Zeit-Wandler 110, wie er durch die Generatorschaltung 170 implementiert ist, und deren Integrator oder Akkumulator 180 genau diese Phasenverschiebung erhalten. Schließlich erfährt die Messschaltung 140 oder eher deren Zeit-zu-Digital-Wandler 160 einen konstanten Phasenfehler plus eine Verschiebung aufgrund der Nichtlinearität des Digital-zu-Zeit-Wandlers 110.
  • Wird auch Rauschen betrachtet, unterscheidet sich das Verwenden einer Schaltung 100 gemäß einem Beispiel von dem herkömmlicheren Ansatz, der vorangehend erörtert wurde, der einen direkten Vergleich von DTC-Eingabe und -Ausgabe aufweist. Durch Verwenden einer Schaltung 100 gemäß einem Beispiel ist die Messschaltung 140 oder eher ihr Zeit-zu-Digital-Wandler 160 dem vollen PLL-Rauschen der fraktionellen PLL-Schaltung 500 ausgesetzt, da die Messschaltung 140 nur die Ausgabe des Digital-zu-Zeit-Wandlers 110 mit dem Referenztaktgenerator 510 und dessen Referenzsignal RS vergleicht. Da jedoch das Rauschen unkorreliert mit der Nichtlinearität des Digital-zu-Zeit-Wandlers 110 ist, kann es durch Mitteln über viele Messungen gedämpft werden. In dem Speicher 150 kann entsprechend eine Kalibrierungstabelle aufgebaut werden. Die Messergebnisse, wie sie durch die Messschaltung 140 bereitgestellt werden, können in einer Nachschlagtabelle (LUT; Look-Up-Table) gespeichert werden, unter Verwendung des DTC-Eingangs als die Adresse, wo der tatsächliche Wert gespeichert werden soll, der durch Messschaltung 140 erhalten wird.
  • Im Gegensatz zu dem oben beschriebenen herkömmlicheren Verfahren ist die TDC-Linearität bei diesem Verfahren weniger kritisch, da der Zeit-zu-Digital-Wandler 160 nur die Nichtlinearität erfasst, aber nicht den linearen Teil. Natürlich kann es empfehlenswert sein, sicherzustellen, dass die Mittelung mit der tatsächlichen TDC-Eingangsverzögerung konvergiert. Folglich kann es empfehlenswert sein, ein Verfahren zum Linearisieren des TDC zum implementieren, z.B. unter Verwendung eines Interpolationsschemas. Da es sich jedoch um einen kleinen Bereich handelt, kann die Charakterisierung einfacher sein im Vergleich zu einem vollen Periodenbereich des Ausgangssignals oder Lokaloszillatorsignals im Hinblick auf den Zeit-zu-Digital-Wandler 160.
  • Obwohl jedoch in 5 eine fraktionelle PLL-Schaltung gezeigt wurde, kann im Wesentlichen jede Art einer Signalverarbeitungsschaltung 120 verwendet werden. Jegliche andere Art z.B. von einem Hochfrequenztaktgenerator kann anstelle einer Ganzzahl der fraktionellen PLL-Schaltung verwendet werden. Beispiele umfassen z.B. die vorangehend erwähnten Direkt-Digital-Synthesizer-Schaltungen (DDS-Schaltungen; DDS = Direct Digital Synthesizer) sowie Frequenzmultipliziererschaltungen.
  • 6 zeigt ein Zeitgebungsdiagramm, das das Referenzsignal RS (Ref Clk), das verarbeitete Signal PS, das das Ausgangssignal der PLL darstellt (PLL-Ausgabe) und das Ausgangssignal anzeigt, das durch den Digital-zu-Zeit-Wandler 110 bereitgestellt oder erzeugt wird (DTC-Ausgabe). Wie durch die Pfeile angezeigt ist, zeigt 6 entlang seiner Abszissen, die die Zeit anzeigen, drei unterschiedliche Situationen, in denen das verarbeitete Signal PS eine unterschiedliche Verzögerung im Hinblick auf das Referenzsignal RS aufweist. Aufgrund des Einflusses des Digital-zu-Zeit-Wandlers 110 jedoch ist das Ausgangssignal OS immer in Phase mit dem Referenzsignal RS.
  • Anders ausgedrückt stellt 6 dar, wie die Verzögerung des PLL-Ausgangssignals PS im Hinblick auf das Referenzsignal RS dadurch kompensiert werden kann, dass die DTC-Verzögerung korrekt eingestellt wird. Folglich stimmen die ansteigenden Flanken des Ausgangssignals OS, das dem DTC-Ausgangssignal entspricht, immer mit den Flanken des Referenzsignals RS überein.
  • 7 zeigt eine alternative Implementierung basierend auf einer Geschlossenschleifen-Konfiguration. Die alternative Lösung, wie sie in 7 gezeigt ist, verwendet den Zeit-zu-Digital-Wandler 160 als die Messschaltung 140 einer fraktionellen PLL-Schaltung 500 zum direkten Messen der Phasendifferenz zwischen dem Ausgangssignal OS und dem Referenzsignal RS. Die fraktionelle PLL-Schaltung 500 implementiert einen digitalen Breitband-Geschlossenschleifen-Phasenmodulator.
  • Bei dem Geschlossenschleifen-Kalibrierungsschema, das durch die Schaltung 100 implementiert wird, wie in 7 gezeigt ist, weist die fraktionelle PLL-Schaltung 500 eine Reihenverbindung der Messschaltung 140, implementiert als ein Zeit-zu-Digital-Wandler 160, eines Schleifenfilters 530 und eines steuerbaren Oszillators 540 auf, der als ein digital gesteuerter Oszillator 550 implementiert ist, entlang dem Signalfluss, wie durch die Pfeile in 7 angezeigt ist. Anders ausgedrückt ist das Schleifenfilter 530 hinter den Zeit-zu-Digital-Wandler 160 gekoppelt und der steuerbare Oszillator 540 ist hinter das Schleifenfilter 530 gekoppelt. Der Ausgang des steuerbaren Oszillators 540 ist dann mit dem Eingang des Digital-zu-Zeit-Wandlers 110 gekoppelt.
  • Das Ausgangssignal OS, wie es durch den Digital-zu-Zeit-Wandler 110 erzeugt und bereitgestellt wird, wird über einen Multimodenteiler 560 (MMD; Multiple Mode Divider) zurück zu einem weiteren Eingang des Zeit-zu-Digital-Wandlers 160 geführt, was die Schleife der fraktionellen PLL-Schaltung 500 schließt. Der Multimodenteiler 560 kann in der Lage sein, die Frequenz des Ausgangssignals zu teilen, ansprechend auf ein Signal, das von dem Sigma-Delta-Modulator 570 erhalten wird (ΣΔ). Als eine Eingabe wird dem Sigma-Delta-Modulator 570 ein Kanalwort 520 bereitgestellt, das wiederum den ganzzahligen Teil und den fraktionellen Teil aufweist, der die Frequenz anzeigt, die durch die fraktionelle PLL-Schaltung 500 erzeugt wird. Der Sigma-Delta-Modulator 570 steuert den Multimodenteiler 560 auf solche Weise, dass das Kanalwort, das auch den fraktionellen Teil aufweist, in Pfade mit moduliertem Signal transformiert wird (PWM-Signal; Paths With Modulated Signal), die einen Durchschnittswert aufweisen, der dem Wert des Kanalworts entspricht oder anders ausgedrückt dem Wert der Summe des ganzzahligen Teils und des fraktionellen Teils entspricht. Somit schaltet der Sigma-Delta-Modulator 570 den Multimodenteiler 560 zwischen zwei oder mehr Teileroperationsmodi, derart, dass ein Durchschnittsteilungsverhältnis einem Mittelwert des Kanalworts 520 entspricht.
  • Ein Ausgang der Messschaltung 140 ist mit dem Speicher 150 gekoppelt, um die Messdaten, die den Verzögerungen entsprechen, die durch die Messschaltung 140 gemessen werden, als entsprechende Kalibrierungsdaten zu speichern. Dies kann wiederum ausgeführt werden durch Sichern oder Speichern der Daten in einer Nachschlagtabelle.
  • Alternativ, anstatt den optionalen Sigma-Delta-Modulator 570 zu implementieren kann dem Multimodenteiler 560 auch direkt der ganzzahlige Teil bereitgestellt werden. In diesem Fall bestimmt der ganzzahlige Teil den Teilermodus des Multimodenteilers 560, der die Rückkopplungsschleife der fraktionellen PLL-Schaltung 500 schließt.
  • Zum Steuern des Digital-zu-Zeit-Wandlers 110 und Versorgen desselben mit einem entsprechenden Steuerungssignal CS wird ein fraktioneller Teil des Kanalworts zu der Generatorschaltung 170 bereitgestellt, die wiederum einen Integrator oder Akkumulator 180 aufweist, der das Steuerungssignal zu dem Digital-zu-Zeit-Wandler 110 und zu dem Speicher 150 bereitstellt, der die Adresse darstellt, an der die Messdaten in der Nachschlagtabelle gespeichert werden. Obwohl dies in 7 nicht gezeigt ist, wird der Integrator oder Akkumulator 180 wiederum durch das Referenzsignal RS getaktet. Wie vorangehen im Hinblick auf 5 erör tert wurde, kann der Integrator oder Akkumulator 180 auch basierend auf dem Ausgangssignal OS getaktet werden.
  • Anders ausgedrückt ist bei dem Aufbau, der in 7 gezeigt ist, der Multimodenteiler 560 auf ein ganzzahliges Verhältnis programmiert und der Digital-zu-Zeit-Wandler 110 erzeugt eine rampenartige Phasenverschiebung. Die fraktionelle PLL-Schaltung 500 schwingt ein auf eine Ausgangssignalfrequenz oder eine Lokaloszillatorfrequenz, die ein ganzzahliges Mehrfaches des Referenzsignals RS ist (Referenztakt). Die Ausgangsfrequenz jedoch, die durch den digital gesteuerten Oszillator 550 bereitgestellt wird (DCO; Digitally-Controlled Oscillator), die auch als Eingabe für den Digital-zu-Zeit-Wandler 110 dient, weist ebenfalls einen fraktionellen Teil auf. Somit wird die DCT-Eingabe über den gesamten Bereich erregt.
  • Ein Unterschied, der diesen Aufbau betrifft, ist, dass der Zeit-zu-Digital-Wandler 160 in der Lage sein muss, die PLL-Schaltung 500 zu verriegeln. Während der Kalibrierung jedoch ist wiederum nur ein schmaler Erfassungsbereich erforderlich.
  • Das DTC-Rauschen innerhalb der PLL-Bandbreite kann unter Verwendung dieses Ansatzes gedämpft werden. Natürlich ist bei weitem nicht erforderlich, dass andere Schaltungen 100 einen Multimodenteiler 560 oder einen anderen Teiler aufweisen. Anders ausgedrückt kann eine Schaltung 100 auch teilerlos oder basierend auf einer teilerlosen PLL-Schaltung 500 implementiert sein.
  • Bei der Schaltung 100, die in 7 gezeigt ist, ist die Messschaltung 140 Teil der Signalverarbeitungsschaltung 120. Der Ausgang der Messschaltung 140 ist mit dem steuerbaren Oszillator 540 gekoppelt, der ausgebildet ist, das verarbeitete Signal basierend auf der Ausgabe der Messschaltung 140 zu erzeugen. Bei dem in 7 gezeigten Beispiel jedoch ist das Schleifenfilter 530 zwischen den Ausgang der Messschaltung des steuerbaren Oszillators 540 gekoppelt, der als digital gesteuerter Oszillator 550 implementiert ist. Wie oben erwähnt wurde, ist der Digital-zu-Zeit-Wandler 110 mit einem Ausgang des steuerbaren Oszillators 540 gekoppelt.
  • Durch Verwenden einer Schaltung 100 kann ein Lokaloszillator, der einen Digital-zu-Zeit-Wandler 110 aufweist, attraktiver für Anwendungen werden, die eine Multimoden-Hochfrequenz-Signalverarbeitung aufweisen. Z.B. kann es möglich sein, den Bedarf zum Implementieren mehrerer PLL-Schaltungen oder digital gesteuerter Oszillatoren auf einem Chip zu beseitigen. Durch Implementieren einer Schaltung 100 gemäß einem Beispiel kann es möglich sein, Chipbereich zu sparen, z.B. um einen Faktor von 10 oder mehr im Vergleich z.B. zum Implementieren von DCO-Spulen, wie sie bei herkömmlicheren Empfängern, Sendern oder Sende-Empfangs-Geräten verwendet werden.
  • Während bei den Beispielen, die vor dem erörtert wurden, das in 7 gezeigt ist, die Messschaltung 140 als eine zusätzliche Schaltung implementiert war. Z.B. könnte die Messschaltung 140 einen zusätzlichen oder zweiten Zeit-zu-Digital-Wandler 160 aufweisen, wie vorangehend beschrieben wurde. Wie jedoch in 7 gezeigt ist, ist dies bei weitem nicht notwendig.
  • 8 zeigt eine integrierte Schaltung 600, die z.B. auf einem Substrat implementiert sein kann. Das Substrat 610 kann ein Halbleitersubstrat sein, wie z.B. ein Chip oder ähnliches, das aus einem Halbleitermetall hergestellt ist, z.B. Silizium (Si), Germanium-Arsenid (GeAs) oder anderen Materialien. Das Substrat kann jedoch auch ein nicht halbleitendes Substrat sein, z.B. ein elektrisch isolierendes Substrat, das aus einem isolierenden Material hergestellt ist. Ferner kann das Substrat auch eine oder mehrere leitende und/oder isolierende Schichten aufweisen, auf denen und/oder in denen Schaltungen gebildet sein können.
  • Das Substrat 610 kann im Wesentlichen scheibenartig geformt sein und sich entlang dreier linear unabhängiger Richtungen erstrecken. Entlang zweier der linear unabhängigen Richtungen erstreckt sich das Substrat 610 wesentlich weiter als im Vergleich zu der dritten Richtung. Z.B. kann die kürzeste Erstreckung entlang einer der ersten oder zweiten Richtung zumindest 10 Mal, zumindest 20 Mal oder zumindest 50 Mal größer sein als die Erstreckung entlang der dritten Richtung. Die Hauptoberfläche des Substrats 610 kann parallel zu der ersten und zweiten Richtung sein, die wesentlich größer sind als die dritte Richtung.
  • Die integrierte Schaltung 600 weist die Schaltung gemäß einem Beispiel auf, wie oben ausgeführt wurde, das z.B. unter Verwendung von Dünnfilmprozessen oder anderen halbleiterbezogenen Herstellungsprozessen hergestellt werden kann. Die integrierte Schaltung 600 kann optional ferner einen Mischer 620 aufweisen, der mit der Schaltung gekoppelt ist, um das Ausgangssignal OS als ein Lokaloszillatorsignal zu empfangen. Optional kann die integrierte Schaltung 600 ferner einen Anschluss 630 aufweisen, der ausgebildet ist, um eine Antenne mit der Mischerschaltung 620 zu koppeln.
  • 9 zeigt ein schematisches Blockdiagramm eines Senders 700, eines Empfängers 710 oder eines Sende-Empfangs-Geräts 720. Der Sender 700, der Empfänger 710 oder das Sende-Empfangs-Gerät 720 weist eine Schaltung 100 auf, wie vorangehend beschrieben wurde. Dieser kann ferner eine Mischerschaltung 620 aufweisen, die mit der Schaltung auf solche Weise gekoppelt ist, dass sie in der Lage ist, das Ausgangssignal OS der Schaltung 100 als Lokaloszillatorsignal zu empfangen. Es kann ferner eine Antenne 730 aufweisen, die mit der Mischerschaltung gekoppelt ist. Natürlich können der Sender 700, der Empfänger 710 oder das Sende-Empfangs-Gerät 720 ferner Komponenten aufweisen zum Verstärken, Verarbeiten, Ausführen einer Signalformung, Rauschreduzierung oder anderer Signalmanipulationen. Diese jedoch wurden der Klarheit halber weggelassen.
  • 10 zeigt ein Flussdiagramm eines Verfahrens zum Erhalten von Kalibrierungsdaten gemäß einem Beispiel. Ein erster Prozess P100 weist das Messen einer Verzögerung zwischen einem Signal, erzeugt durch einen Digital-zu-Zeit-Wandler 110 einer Schaltung 100 an einem Ausgang des Digital-zu-Zeit-Wandlers 110, und einem Referenzsignal RS auf. Die Schaltung 100 ist die Schaltung 100, wie sie vorangehend beschrieben wurde, die z.B. den Digital-zu-Zeit-Wandler 110 und eine Signalverarbeitungsschaltung 120 aufweist, die mit dem Digital-zu-Zeit-Wandler 110 gekoppelt ist und ausgebildet ist, ein verarbeitetes Signal PS zu erzeugen, hergeleitet aus einem Signal, das der Signalverarbeitungsschaltung 120 bereitgestellt wird. Das verarbeitete Signal PS weist eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal auf, das der Signalverarbeitungsschaltung bereitgestellt wird. Die Schaltung 100 ist ferner ausgebildet, um das Referenzsignal RS zu empfangen und ein Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen.
  • Bei einem optionalen Prozess P110 wird dem Digital-zu-Zeit-Wandler 110 ein Steuerungssignal bereitgestellt, um einer Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken, wobei die Signalverarbeitungsschaltung 120 ausgebildet ist, um die vorbestimmte Phasenbeziehung zu ändern. Das Bereitstellen des Steuerungssignals bei dem Prozess P110 kann optional bei einem Prozess P120 das Integrieren oder Akkumulieren eines Signals aufweisen, das Informationen im Hinblick auf einen fraktionellen Teil aufweist, wie vorangehend ausgeführt und erörtert wurde.
  • Bei einem Prozess P130 wird die gemessene Verzögerung in einen Speicher als Kalibrierungsdaten des Digital-zu-Zeit-Wandlers 110 gespeichert.
  • 11 schließlich zeigt ein Flussdiagramm eines Verfahrens zum Erzeugen eines Lokaloszillatorsignals gemäß einem Beispiel. Das Verfahren weist bei einem Prozess P200 das Erzeugen des Lokaloszillatorsignals unter Verwendung einer Schaltung auf, die einen Digital-zu-Zeit-Wandler 110 und eine Signalverarbeitungsschaltung 120 aufweist, die mit dem Digital-zu-Zeit-Wandler 110 gekoppelt ist und ausgebildet ist, ein verarbeitetes Signal PS zu erzeugen, hergeleitet aus einem Signal, das der Signalverarbeitungsschaltung 120 bereitgestellt wird. Das verarbeitete Signal weist eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal auf, das der Signalverarbeitungsschaltung 120 bereitgestellt wird. Die Schaltung 100 ist ausgebildet, um das Referenzsignal RS zu empfangen und um das Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen. Bei einem Prozess P210 weist das Verfahren ferner das Steuern des Digital-zu-Zeit-Wandlers während der Erzeugung des Lokaloszillatorsignals basierend auf den Kalibrierungsdaten auf, die in dem Speicher der Schaltung 100 gespeichert sind. Das Lokaloszillatorsignal kann das Ausgangssignal OS der Schaltung sein.
  • Optional weist bei einem Prozess P220 das Steuern des Digital-zu-Zeit-Wandlers 110 das Lesen von Kalibrierungsdaten aus dem Speicher 150 auf.
  • Nachfolgend beziehen sich Beispiele auf weitere Beispiele.
  • Beispiel 1 ist eine Schaltung einen Digital-zu-Zeit-Wandler und eine Signalverarbeitungsschaltung aufweist, die mit dem Digital-zu-Zeit-Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet ist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung bereitgestellt wird; wobei die Schaltung ausgebildet ist, ein Referenzsignal zu empfangen und ein Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen. Eine Messschaltung ist ausgebildet, eine Verzögerung zwischen dem Ausgangssignal und dem empfangenen Referenzsignal zu messen, wobei der Ausgang des Digital-zu-Zeit-Wandlers mit einem Speicher gekoppelt ist, der ausgebildet ist, um Kalibrierungsdaten des Digital-zu-Zeit-Wandlers basierend auf der gemessenen Verzögerung zu speichern.
  • Bei Beispiel 2 kann der Gegenstand von Beispiel 1 optional umfassen, dass der Digital-zu-Zeit-Wandler und die Signalverarbeitungsschaltung in Reihe gekoppelt sind und eine Reihenverbindung bilden, wobei das Referenzsignal einem Eingang der Reihenverbindung bereitgestellt wird und das Ausgangssignal an einem Ausgang der Reihenverbindung erhaltbar ist.
  • Bei Beispiel 3 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass das Referenzsignal der Signalverarbeitungsschaltung bereitgestellt wird, wobei das Ausgangssignal von dem Digital-zu-Zeit-Wandler erhaltbar ist.
  • Bei Beispiel 4 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Signalverarbeitungsschaltung ausgebildet ist, die vorbestimmte Phasenbeziehung zu ändern, wobei die Schaltung eine Generatorschaltung aufweist, die ausgebildet ist, dem Digital-zu-Zeit-Wandler ein Steuerungssignal bereitzustellen, um der Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken.
  • Bei Beispiel 5 kann der Gegenstand von Beispiel 4 optional umfassen, dass die Generatorschaltung einen Integrator oder einen Akkumulator aufweist, der mit dem Digital-zu-Zeit-Wandler gekoppelt ist, um das Steuerungssignal bereitzustellen.
  • Bei Beispiel 6 kann der Gegenstand von Beispiel 5 optional umfassen, dass der Integrator oder der Akkumulator durch das Referenzsignal, ein Signal hergeleitet aus dem Referenzsignal, das im Wesentlichen dieselbe Frequenz aufweist wie das Referenzsignal, oder basierend auf dem Ausgangssignal getaktet ist.
  • Bei Beispiel 7 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass der Speicher ausgebildet ist, um die Kalibrierungsdaten basierend auf einem Steuerungssignal zu speichern, das dem Speicher bereitgestellt wird.
  • Bei Beispiel 8 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass der Speicher ausgebildet ist, eine Nachschlagtabelle zu speichern, die die Kalibrierungsdaten des Digital-zu-Zeit-Wandlers aufweist. Bei Beispiel 9 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Signalverarbeitungsschaltung ausgebildet ist, ein Oszillationssignal zu verarbeiten, das der Signalverarbeitungsschaltung bereitgestellt wird, und das verarbeitete Signal als ein Oszillationssignal zu erzeugen.
  • Bei Beispiel 10 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass ein Verhältnis der Frequenz des verarbeiteten Signals im Hinblick auf eine Frequenz des Signals, das der Signalverarbeitungsschaltung bereitgestellt wird, oder ein Inverses des Verhältnisses größer ist als Eins (1) und gleich einer Summe eines ganzzahligen Teils und eines nicht verschwindenden fraktionellen Teils, wobei ein absoluter Wert des fraktionellen Teils kleiner ist als Eins (1). Zum Beispiel kann die Signalverarbeitungsschaltung entsprechend ausgebildet oder angepasst sein.
  • Bei Beispiel 11 kann der Gegenstand von Beispiel 10 optional das Verhältnis oder das Inverse des Verhältnisses gleich (I + p/q) umfassen, wobei I eine ganze Zahl ist, wobei p und q nicht verschwindende Ganzzahlen sind und wobei ein absoluter Wert von p kleiner ist als ein absoluter Wert von q.
  • Bei Beispiel 12 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Signalverarbeitungsschaltung ausgebildet ist, die vorbestimmte Phasenbeziehung zu ändern, wobei die Schaltung eine Generatorschaltung aufweist, die ausgebildet ist, um dem Digital-zu-Zeit-Wandler ein Steuerungssignal bereitzustellen, um der Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken, wobei die Generatorschaltung einen Integrator oder einen Akkumulator aufweist, der mit dem Digital-zu-Zeit-Wandler gekoppelt ist, um das Steuerungssignal bereitzustellen, wobei der Integrator oder Akkumulator ausgebildet ist, ein Signal zu verarbeiten, das Informationen im Hinblick auf den fraktionellen Teil aufweist.
  • Bei Beispiel 13 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Signalverarbeitungsschaltung zumindest teilweise zumindest entweder eine Ganzzahl-Phasenregelschleifenschaltung, eine fraktionelle Phasenregelschleifenschaltung, eine Direkt-Digital-Synthesizer-Schaltung oder eine Frequenzmultiplizierer-Schaltung aufweist.
  • Bei Beispiel 14 kann der Gegenstand von einem der vorangehenden Beispiele optional die Messschaltung umfassen, die ausgebildet ist, um mehr als drei unterschiedliche Verzögerungswerte zwischen dem Ausgangssignal und dem Referenzsignal zu erfassen.
  • Bei Beispiel 15 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Messschaltung Teil der Signalverarbeitungsschaltung ist.
  • Bei Beispiel 16 kann der Gegenstand von Beispiel 15 optional umfassen, dass ein Ausgang der Messschaltung mit einem steuerbaren Oszillator gekoppelt ist, der ausgebildet ist, das verarbeitete Signal basierend auf der Ausgabe der Messschaltung zu erzeugen.
  • Bei Beispiel 17 kann der Gegenstand von Beispiel 16 optional einen Schleifenfilter umfassen, das zwischen den Ausgang der Messschaltung und den steuerbaren Oszillator gekoppelt ist.
  • Bei Beispiel 18 kann der Gegenstand von einem der Beispiele 16 oder 17 optional umfassen, dass der steuerbare Oszillator ein digital gesteuerter Oszillator ist.
  • Bei Beispiel 19 kann der Gegenstand von einem der Beispiele 16 bis 18 optional umfassen, dass der Digital-zu-Zeit-Wandler mit einem Ausgang des steuerbaren Oszillators gekoppelt ist.
  • Bei Beispiel 20 kann der Gegenstand von einem der Beispiele 1 bis 14 optional umfassen, dass die Signalverarbeitungsschaltung ausgebildet ist, unabhängig von einem Signal betreibbar zu sein, das durch die Messschaltung bereitgestellt wird.
  • Bei Beispiel 21 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Messschaltung einen Zeit-zu-Digital-Wandler aufweist.
  • Bei Beispiel 22 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass der Digital-zu-Zeit-Wandler ausgebildet ist, ein Signal, das zu einem Eingang des Digital-zu-Zeit-Wandlers bereitgestellt wird, um eine steuerbare Verzögerung zu verzögern und um das verzögerte Signal an einem Ausgang des Digital-zu-Zeit-Wandlers zu erzeugen.
  • Bei Beispiel 23 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Schaltung ausgebildet ist, das Ausgangssignal als ein Hochfrequenzsignal zu erzeugen.
  • Bei Beispiel 24 kann der Gegenstand von einem der vorangehenden Beispiele optional einen Anschluss umfassen, um der Schaltung das Referenzsignal bereitzustellen.
  • Bei Beispiel 25 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Schaltung ausgebildet ist, um das Referenzsignal von einem temperaturstabilisierten Kristalloszillator zu empfangen.
  • Bei Beispiel 26 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass die Schaltung ausgebildet ist, ein Lokaloszillatorsignal als das Ausgangssignal zu erzeugen, wobei die Schaltung ausgebildet ist, den Digital-zu-Zeit-Wandler während der Erzeugung des Lokaloszillatorsignals basierend auf den Kalibrierungsdaten zu steuern, die in dem Speicher gespeichert sind.
  • Beispiel 27 ist eine integrierte Schaltung, die eine Schaltung aufweist, wobei die Schaltung einen Digital-zu-Zeit-Wandler aufweist, und eine Signalverarbeitungsschaltung, die mit dem Digital-zu-Zeit-Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, hergeleitet aus einem Signal, das zu der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei die Schaltung ausgebildet ist, ein Referenzsignal zu empfangen und ein Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen, wobei die Messschaltung ausgebildet ist, eine Verzögerung zwischen dem Ausgangssignal und dem empfangenen Referenzsignal zu messen, und wobei der Ausgang des Digital-zu-Zeit-Wandlers mit einem Speicher gekoppelt ist, der ausgebildet ist, um Kalibrierungsdaten des Digital-zu-Zeit-Wandlers basierend auf der gemessenen Verzögerung zu speichern.
  • Bei Beispiel 28 kann der Gegenstand von Beispiel 27 optional ferner eine Mischerschaltung umfassen, die mit der Schaltung gekoppelt ist, um das Ausgangssignal der Schaltung als ein Lokaloszillatorsignal zu empfangen.
  • Bei Beispiel 29 kann der Gegenstand von Beispiel 28 optional die integrierte Schaltung umfassen, die einen Anschluss aufweist, der ausgebildet ist, um eine Antenne mit der Mischerschaltung zu koppeln.
  • Bei Beispiel 30 kann der Gegenstand von einem der Beispiele 28 oder 29 optional die integrierte Schaltung umfassen, die ausgebildet ist, den Digital-zu-Zeit-Wandler während der Erzeugung des Lokaloszillatorsignals basierend auf den Kalibrierungsdaten zu steuern, die in dem Speicher gespeichert sind.
  • Beispiel 31 ist ein Sender, ein Empfänger oder ein Sende-Empfangs-Gerät, das eine Schaltung aufweist, wobei die Schaltung einen Digital-zu-Zeit-Wandler aufweist, und eine Signalverarbeitungsschaltung, die mit dem Digital-zu-Zeit-Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet ist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das zu der Signalverarbeitungsschaltung bereitgestellt wird, wobei die Schaltung ausgebildet ist, ein Referenzsignal zu empfangen und ein Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen. Eine Messschaltung ist ausgebildet, eine Verzögerung zwischen dem Ausgangssignal und dem empfangenen Referenzsignal zu messen, wobei der Ausgang des Digital-zu-Zeit-Wandlers mit einem Speicher gekoppelt ist, der ausgebildet ist, um Kalibrierungsdaten des Digital-zu-Zeit-Wandlers basierend auf der gemessenen Verzögerung zu speichern.
  • Bei Beispiel 32 kann der Gegenstand von Beispiel 31 optional ferner eine Mischerschaltung umfassen, die mit der Schaltung gekoppelt ist, um das Ausgangssignal der Schaltung als ein Lokaloszillatorsignal zu empfangen.
  • Bei Beispiel 33 kann der Gegenstand von Beispiel 32 optional eine Antenne umfassen, die mit der Mischerschaltung gekoppelt ist.
  • Bei Beispiel 34 kann der Gegenstand von einem der Beispiele 32 oder 33 optional die integrierte Schaltung umfassen, die ausgebildet ist, um den Digital-zu-Zeit-Wandler während der Erzeugung des Lokaloszillatorsignals basierend auf den Kalibrierungsdaten zu steuern, die in dem Speicher gespeichert sind.
  • Beispiel 35 ist ein Verfahren zum Erhalten von Kalibrierungsdaten, wobei das Verfahren das Messen einer Verzögerung zwischen einem Ausgangssignal einer Schaltung und einem Referenzsignal aufweist, wobei die Schaltung den Digital-zu-Zeit-Wandler und eine Signalverarbeitungsschaltung aufweist, die mit dem Digital-zu-Zeit-Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, hergeleitet aus einem Signal, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei die Schaltung ausgebildet ist, das Referenzsignal zu empfangen und das Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen, und das Verfahren das Speichern von Kalibrierungsdaten des Digital-zu-Zeit-Wandlers basierend auf der gemessenen Verzögerung in einen Speicher aufweist.
  • Bei Beispiel 36 kann der Gegenstand von Beispiel 35 optional die Signalverarbeitungsschaltung umfassen, die ausgebildet ist, die vorbestimmte Phasenbeziehung zu ändern, wobei das Verfahren ferner das Bereitstellen eines Steuerungssignals zu dem Digital-zu-Zeit-Wandler aufweist, um der Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken.
  • Bei Beispiel 37 kann der Gegenstand von Beispiel 36 optional das Speichern der Kalibrierungsdaten umfassen, was das Speichern der Kalibrierungsdaten basierend auf dem Steuerungssignal aufweist.
  • Bei Beispiel 38 kann der Gegenstand von einem der Beispiele 36 oder 37 optional das Speichern der Kalibrierungsdaten umfassen, was das Speichern der Kalibrierungsdaten in der Form einer Nachschlagtabelle aufweist.
  • Bei Beispiel 39 kann der Gegenstand von einem der Beispiele 36 bis 38 optional ein Verhältnis der Frequenz des verarbeiteten Signals im Hinblick auf eine Frequenz des Signal umfassen, das der Signalverarbeitungsschaltung bereitgestellt wird, oder ein Inverses des Verhältnisses, das größer als Eins (1) ist und gleich einer Summe eines ganzzahligen Teils und eines nichtverschwindenden fraktionellen Teils, wobei ein absoluter Wert des fraktionellen Teils kleiner ist als Eins (1) ist. Z.B. kann die Signalverarbeitungsschaltung entsprechend konfiguriert sein.
  • Bei Beispiel 40 kann der Gegenstand von Beispiel 39 optional das Verhältnis umfassen oder das umgekehrte des Verhältnisses, das gleich (I + p/q) ist, wobei I eine ganze Zahl ist, wobei p und q nicht verschwindende ganze Zahlen sind und wobei ein absoluter Wert von p kleiner ist als ein absoluter Wert von q.
  • Bei Beispiel 41 kann der Gegenstand von einem der Beispiele 39 oder 40 optional das Bereitstellen des Steuerungssignals zu dem Digital-zu-Zeit-Wandler umfassen, was das Integrieren oder Akkumulieren eines Signals aufweist, das Informationen aufweist, die den fraktionellen Teil betreffen.
  • Bei Beispiel 42 kann der Gegenstand von einem der Beispiele 35 bis 41 optional das Messen der Verzögerung umfassen, was das Erfassen von mehr als drei unterschiedlichen Verzögerungswerten zwischen dem Ausgangssignal und dem Referenzsignal aufweist.
  • Bei Beispiel 43 kann der Gegenstand von einem der Beispiele 35 bis 42 optional umfassen, dass das Ausgangssignal ein Hochfrequenzsignal ist.
  • Bei Beispiel 44 kann der Gegenstand von einem der Beispiele 35 bis 43 optional umfassen, dass die Schaltung ausgebildet ist, um das Referenzsignal von einem temperaturstabilisierten Kristalloszillator zu empfangen.
  • Beispiel 45 ist eine Vorrichtung zum Erhalten von Kalibrierungsdaten, wobei die Vorrichtung ein Mittel zum Messen einer Verzögerung zwischen einem Ausgangssignal und einem Referenzsignal aufweist, wobei die Schaltung den Digital-zu-Zeit-Wandler und eine Signalverarbeitungsschaltung aufweist, die mit dem Digital-zu-Zeit-Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet wird, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei die Schaltung ausgebildet ist, das Referenzsignal zu empfangen und das Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen, und ein Mittel zum Speichern von Kalibrierungsdaten des Digital-zu-Zeit-Wandlers basierend auf der gemessenen Verzögerung aufweist.
  • Bei Beispiel 46 kann der Gegenstand von Beispiel 45 optional die Signalverarbeitungsschaltung umfassen, die ausgebildet ist, die vorbestimmte Phasenbeziehung zu ändern, wobei das Verfahren ferner das Bereitstellen eines Steuerungssignals zu dem Digital-zu-Zeit-Wandler aufweist, um der Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken.
  • Beispiel 47 ist ein maschinenlesbares Speicherungsmedium, das einen Programmcode umfasst, der bei der Ausführung verursacht, dass eine Maschine das Verfahren gemäß einem der Beispiele 35 bis 44 ausführt.
  • Beispiel 48 ist eine maschinenlesbare Speicherung, die maschinenlesbare Anweisungen umfasst, die bei der Ausführung ein Verfahren implementieren oder eine Vorrichtung realisieren, wie in einem der anhängigen Beispiele beschrieben ist.
  • Beispiel 49 ist ein Computerprogramm mit einem Programmcode zum Ausführen von einem der Verfahren der Beispiele 35 bis 44, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird.
  • Beispiel 50 ist ein Verfahren zum Erzeugen eines Lokaloszillatorsignals, wobei das Verfahren das Erzeugen eines Ausgangssignals unter Verwendung einer Schaltung, die einen Digital-zu-Zeit-Wandler und eine Signalverarbeitungsschaltung aufweist, die mit dem Digital-zu-Zeit- Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, hergeleitet aus einem Signal, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei die Schaltung ausgebildet ist, das Referenzsignal zu empfangen und ein Ausgangssignal als das Lokaloszillatorsignal basierend auf dem empfangenen Referenzsignal zu erzeugen; und Steuern des Digital-zu-Zeit-Wandlers während der Erzeugung des Lokaloszillatorsignals basierend auf den Kalibrierungsdaten, die in einem Speicher gespeichert sind, aufweist.
  • Bei Beispiel 51 kann der Gegenstand von Beispiel 50 optional das Steuern des Digital-zu-Zeit-Wandlers umfassen, was das Lesen der Kalibrierungsdaten aus dem Speicher aufweist.
  • Beispiel 52 ist eine Vorrichtung zum Erzeugen eines Ausgangssignals, wobei die Vorrichtung ein Mittel aufweist zum Erzeugen eines Ausgangssignals unter Verwendung einer Schaltung, die einen Digital-zu-Zeit-Wandler und eine Signalverarbeitungsschaltung aufweist, die mit dem Digital-zu-Zeit-Wandler gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet ist, das zu der Signalverarbeitungsschaltung bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung bereitgestellt wird, wobei die Schaltung ausgebildet ist, das Referenzsignal zu empfangen und das Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen, und ein Mittel aufweist zum Steuern des Digital-zu-Zeit-Wandlers während der Erzeugung des Lokaloszillatorsignals basierend auf den Kalibrierungsdaten, die in einem Speicher gespeichert sind.
  • Bei Beispiel 53 kann der Gegenstand von Beispiel 52 optional das Mittel zum Steuern des Digital-zu-Zeit-Wandlers umfassen, das ein Mittel zum Lesen von Kalibrierungsdaten aus dem Speicher aufweist.
  • Beispiel 54 ist ein maschinenlesbares Speicherungsmedium, das einen Programmcode umfasst, der bei der Ausführung verursacht, dass eine Maschine das Verfahren gemäß einem der Beispiele 50 oder 51 ausführt.
  • Beispiel 55 ist eine maschinenlesbare Speicherung, die maschinenlesbare Anweisungen umfasst, die bei der Ausführung ein Verfahren implementieren oder eine Vorrichtung realisieren, gemäß einem der anhängigen Ansprüche.
  • Beispiel 56 ist ein Computerprogramm mit einem Programmcode zum Ausführen von einem der Verfahren der Beispiele 50 oder 51, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z.B. Digitaldatenspeichermedien abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Handlungen der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z.B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen die Beispiele Computer programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren oder (feld-)programmierbare Logikfelder ((F)PLA – (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gatterfelder ((F)PGA – (Field) Programmable Gate Arrays) programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für ...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion eingerichtet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel eingerichtet für oder geeignet für etwas“ verstanden werden. Ein Mittel eingerichtet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
  • Funktionen verschiedener in den Figuren dargestellter Elemente einschließlich jeder als „Mittel“, „Mittel zur Bereitstellung eines Sensorsignals“, „Mittel zum Erzeugen eines Sendesignals“ usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel“ beschriebene Instanz als „ein oder mehrere Module“, „eine oder mehrere Vorrichtungen“, „eine oder mehrere Einheiten“, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen geteilten Prozessor oder durch eine Vielzahl einzelner Prozessoren bereitgestellt werden, von denen einige geteilt sein können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor“ oder „Steuerung“ nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit), feldprogrammierbare Logikanordnung (FPGA – Field Programmable Gate Array), Nurlesespeicher (ROM – Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM – Random Access Memory) und nichtflüchtige Speicherung einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifisch eingeschlossen sein.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die ausführliche Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Handlungen dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher in der Beschreibung oder den Ansprüchen offenbarter Handlungen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollten. Durch die Offenbarung von vielfachen Handlungen oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Handlungen oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen eine einzelne Handlung mehrere Teilhandlungen einschließen oder in diese aufgebrochen werden. Solche Teilhandlungen können eingeschlossen sein und Teil der Offenbarung dieser Einzelhandlung bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (25)

  1. Eine Schaltung (100), die folgende Merkmale aufweist: einen Digital-zu-Zeit-Wandler (110); und eine Signalverarbeitungsschaltung (120), die mit dem Digital-zu-Zeit-Wandler (110) gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet ist, das der Signalverarbeitungsschaltung (120) bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung (120) bereitgestellt wird; wobei die Schaltung (100) ausgebildet ist, um ein Referenzsignal zu empfangen und ein Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen; wobei eine Messschaltung (140) ausgebildet ist, um eine Verzögerung zwischen dem Ausgangssignal und dem empfangenen Referenzsignal zu messen; und wobei der Ausgang des Digital-zu-Zeit-Wandlers (110) mit einem Speicher (150) gekoppelt ist, der ausgebildet ist, um Kalibrierungsdaten des Digital-zu-Zeit-Wandlers (110) basierend auf der gemessenen Verzögerung zu speichern.
  2. Die Schaltung (100) gemäß Anspruch 1, bei der der Digital-zu-Zeit-Wandler (110) und die Signalverarbeitungsschaltung (120) in Reihe gekoppelt sind und eine Reihenverbindung (130) bilden, wobei das Referenzsignal einem Eingang der Reihenverbindung (130) bereitgestellt wird und das Ausgangssignal an einem Ausgang der Reihenverbindung erhaltbar ist.
  3. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der das Referenzsignal der Signalverarbeitungsschaltung (120) bereitgestellt wird und bei der das Ausgangssignal von dem Digital-zu-Zeit-Wandler (110) erhaltbar ist.
  4. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der die Signalverarbeitungsschaltung (120) ausgebildet ist, die vorbestimmte Phasenbeziehung zu ändern, und bei der die Schaltung (100) eine Generatorschaltung (170) aufweist, die ausgebildet ist, dem Digital-zu-Zeit-Wandler (110) ein Steuerungssignal bereitzustellen, um der Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken.
  5. Die Schaltung (100) gemäß Anspruch 4, bei der die Generatorschaltung (170) einen Integrator oder einen Akkumulator (180) aufweist, der mit dem Digital-zu-Zeit-Wandler (110) gekoppelt ist, um das Steuerungssignal bereitzustellen.
  6. Die Schaltung (100) gemäß Anspruch 5, bei der der Integrator oder der Akkumulator (180) durch das Referenzsignal, ein Signal, das aus dem Referenzsignal hergeleitet ist, das im Wesentlichen dieselbe Frequenz aufweist wie das Referenzsignal, oder basierend auf dem Ausgangssignal getaktet ist.
  7. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der der Speicher (150) ausgebildet ist, um die Kalibrierungsdaten basierend auf einem Steuerungssignal zu speichern, das dem Speicher (150) bereitgestellt wird.
  8. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der Speicher (150) ausgebildet ist, eine Nachschlagtabelle zu speichern, die die Kalibrierungsdaten des Digital-zu-Zeit-Wandlers (110) aufweist.
  9. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der die Signalverarbeitungsschaltung (120) ausgebildet ist, ein Oszillationssignal zu verarbeiten, das der Signalverarbeitungsschaltung (120) bereitgestellt wird, und das verarbeitete Signal als ein Oszillationssignal zu erzeugen.
  10. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der ein Verhältnis der Frequenz des verarbeiteten Signals im Hinblick auf eine Frequenz des Signals, das der Signalverarbeitungsschaltung (120) bereitgestellt wird, oder ein Inverses des Verhältnisses größer ist als Ein und gleich einer Summe eines ganzzahligen Teils und eines nicht verschwindenden fraktionellen Teils ist, wobei ein absoluter Wert des fraktionellen Teils kleiner ist als Eins.
  11. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der die Signalverarbeitungsschaltung (120) ausgebildet ist, die vorbestimmte Phasenbeziehung zu ändern, wobei die Schaltung eine Generatorschaltung (170) aufweist, die ausgebildet ist, um dem Digital-zu-Zeit-Wandler (110) ein Steuerungssignal bereitzustellen, um der Änderung der vorbestimmten Phasenbeziehung entgegenzuwirken, wobei die Generatorschaltung (170) einen Integrator oder einen Akkumulator (180) aufweist, der mit dem Digital-zu-Zeit-Wandler gekoppelt ist, um das Steuerungssignal bereitzustellen, wobei der Integrator oder Akkumulator (180) ausgebildet ist, um ein Signal zu verarbeiten, das Informationen im Hinblick auf den fraktionellen Teil aufweist.
  12. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der die Signalverarbeitungsschaltung (120) zumindest teilweise zumindest entweder eine Ganzzahl-Phasenregelschleifenschaltung, eine fraktionelle Phasenregelschleifenschaltung (310), eine Direkt-Digital-Synthesizer-Schaltung oder eine Frequenzmultiplizierer-Schaltung aufweist.
  13. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der die Messschaltung (140) ausgebildet ist, um mehr als drei unterschiedliche Verzögerungswerte zwischen dem Ausgangssignal und dem Referenzsignal zu erfassen.
  14. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der die Messschaltung (140) Teil der Signalverarbeitungsschaltung (120) ist.
  15. Die Schaltung (100) gemäß Anspruch 14, bei der ein Ausgang der Messschaltung (140) mit einem steuerbaren Oszillator (540) gekoppelt ist, der ausgebildet ist, um das verarbeitete Signal basierend auf der Ausgabe der Messschaltung (140) zu erzeugen.
  16. Die Schaltung (100) gemäß einem der Ansprüche 1 bis 13, bei der Signalverarbeitungsschaltung (120) ausgebildet ist, um unabhängig von einem Signal betreibbar zu sein, das durch die Messschaltung (140) bereitgestellt wird.
  17. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, bei der die Messschaltung (140) einen Zeit-zu-Digital-Wandler (160) aufweist.
  18. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, wobei die Schaltung (100) ausgebildet ist, das Ausgangssignal als ein Hochfrequenzsignal zu erzeugen.
  19. Die Schaltung (100) gemäß einem der vorangehenden Ansprüche, die einen Anschluss (210) aufweist, um der Schaltung (100) das Referenzsignal bereitzustellen.
  20. Eine integrierte Schaltung (600), die eine Schaltung (100) gemäß einem der vorangehenden Ansprüche aufweist.
  21. Die integrierte Schaltung (600) gemäß Anspruch 20, die ferner eine Mischerschaltung (620) aufweist, die mit der Schaltung (100) gekoppelt ist, um das Ausgangssignal der Schaltung als ein Lokaloszillatorsignal zu empfangen.
  22. Ein Sender (700), ein Empfänger (710) oder ein Sende-Empfangs-Gerät (720), das eine Schaltung (100) gemäß einem der Ansprüche 1 bis 19 aufweist.
  23. Ein Verfahren zum Erhalten von Kalibrierungsdaten, wobei das Verfahren folgende Schritte aufweist: Messen (P100) einer Verzögerung zwischen einem Ausgangssignal einer Schaltung (100) und einem Referenzsignal, wobei die Schaltung (100) den Digital-zu-Zeit-Wandler (110) und eine Signalverarbeitungsschaltung (120) aufweist, die mit dem Digital-zu-Zeit-Wandler (110) gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet ist, das der Signalverarbeitungsschaltung (120) bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung (120) bereitgestellt wird, wobei die Schaltung (100) ausgebildet ist, um das Referenzsignal zu empfangen und das Ausgangssignal basierend auf dem empfangenen Referenzsignal zu erzeugen; und Speichern (P130) von Kalibrierungsdaten des Digital-zu-Zeit-Wandlers (110) basierend auf der gemessenen Verzögerung in einen Speicher (150).
  24. Ein Verfahren zum Erzeugen eines Lokaloszillatorsignals, wobei das Verfahren folgende Schritte aufweist: Erzeugen (P200) eines Ausgangssignals unter Verwendung einer Schaltung (100), die einen Digital-zu-Zeit-Wandler (110) und eine Signalverarbeitungsschaltung (120) aufweist, die mit dem Digital-zu-Zeit-Wandler (110) gekoppelt ist und ausgebildet ist, um ein verarbeitetes Signal zu erzeugen, das aus einem Signal hergeleitet ist, das der Signalverarbeitungsschaltung (120) bereitgestellt wird, wobei das verarbeitete Signal eine vorbestimmte Phasenbeziehung im Hinblick auf das Signal aufweist, das der Signalverarbeitungsschaltung (120) bereitgestellt wird, wobei die Schaltung (100) ausgebildet ist, um das Referenzsignal zu empfangen und ein Ausgangssignal als das Lokaloszillatorsignal basierend auf dem empfangenen Referenzsignal zu erzeugen; und Steuern (P210) des Digital-zu-Zeit-Wandlers (110) während der Erzeugung des Lokaloszillatorsignals basierend auf den Kalibrierungsdaten, die in einem Speicher (150) gespeichert sind.
  25. Eine maschinenlesbare Speicherung, die maschinenlesbare Anweisungen umfasst, die bei der Ausführung ein Verfahren implementieren oder eine Vorrichtung realisieren, gemäß einem der anhängigen Ansprüche.
DE102014104478.9A 2014-03-31 2014-03-31 Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals Active DE102014104478B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102014104478.9A DE102014104478B4 (de) 2014-03-31 2014-03-31 Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals
US14/620,488 US9537585B2 (en) 2014-03-31 2015-02-12 Circuit, an integrated circuit, a transmitter, a receiver, a transceiver, a method for obtaining calibration data and a method for generating a local oscillator signal
TW104105363A TWI568191B (zh) 2014-03-31 2015-02-16 電路、積體電路、發射器、接收器、收發器、用以獲得校準資料之方法及用以產生本地振盪器信號之方法
CN201510183924.4A CN104967449B (zh) 2014-03-31 2015-02-27 装置、用于获得校准数据和生成本地振荡器信号的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014104478.9A DE102014104478B4 (de) 2014-03-31 2014-03-31 Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals

Publications (2)

Publication Number Publication Date
DE102014104478A1 true DE102014104478A1 (de) 2015-10-01
DE102014104478B4 DE102014104478B4 (de) 2022-05-12

Family

ID=54066543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014104478.9A Active DE102014104478B4 (de) 2014-03-31 2014-03-31 Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals

Country Status (4)

Country Link
US (1) US9537585B2 (de)
CN (1) CN104967449B (de)
DE (1) DE102014104478B4 (de)
TW (1) TWI568191B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015006935B4 (de) * 2014-06-03 2020-01-23 Intel Corporation Kalibrierung eines segmentierten Digital-Zeit-Wandlers

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104506190B (zh) * 2014-12-18 2017-03-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
CN106385253B (zh) * 2016-09-08 2018-11-30 西安电子科技大学 基于参数处理模块和锁相环级联的数字时间转换系统
US9941898B1 (en) * 2016-12-27 2018-04-10 Intel Corporation Scalable interleaved digital-to-time converter circuit for clock generation
US10128826B2 (en) * 2017-01-18 2018-11-13 Microsemi Semiconductor Ulc Clock synthesizer with integral non-linear interpolation (INL) distortion compensation
US10050634B1 (en) * 2017-02-10 2018-08-14 Apple Inc. Quantization noise cancellation for fractional-N phased-locked loop
CN110383185B (zh) * 2017-03-02 2022-03-18 英特尔公司 时间到数字转换器、数字锁相环、用于操作时间到数字转换器的方法和用于数字锁相环的方法
DE112017007753T5 (de) * 2017-07-17 2020-04-02 Intel IP Corporation Ein verfahren und ein system zum kalibrieren einer phasen-nichtlinearität eines digital-zeit-wandlers
CN107579785A (zh) * 2017-09-14 2018-01-12 中国电子科技集团公司第四十研究所 一种信号接收机扫频模式下的校准插值方法
EP3701631B8 (de) * 2017-12-19 2022-04-27 Huawei International Pte. Ltd. Von digital-zeit-wandler (dtc) unterstützte schaltung mit komplett digitalem phasenregelkreis (adpll)
WO2019223876A1 (en) * 2018-05-25 2019-11-28 Huawei Technologies Co., Ltd. Delay line calibration
CN114556788A (zh) * 2019-12-28 2022-05-27 英特尔公司 用于校准数字锁相环的系统和方法
US11031945B1 (en) 2020-09-11 2021-06-08 Apple Inc. Time-to-digital converter circuit linearity test mechanism
US11632230B2 (en) * 2021-06-07 2023-04-18 Qualcomm Incorporated Low power digital-to-time converter (DTC) linearization
US11762340B2 (en) * 2021-07-30 2023-09-19 Texas Instruments Incorporated Gated ring oscillator linearization
CN115421367B (zh) * 2022-08-10 2024-02-27 麦斯塔微电子(深圳)有限公司 校准方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130223564A1 (en) * 2012-02-27 2013-08-29 Intel Mobile Communications GmbH Digital wideband closed loop phase modulator with modulation gain calibration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840241C1 (de) * 1998-09-03 2000-03-23 Siemens Ag Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer
TWI315813B (en) * 2006-07-03 2009-10-11 Univ Nat Changhua Education Two-level table algorithm for direct digital frequency synthesizer
US8149022B2 (en) * 2007-02-09 2012-04-03 Mediatek Inc. Digital delay line based frequency synthesizer
JP4729054B2 (ja) * 2008-01-28 2011-07-20 株式会社東芝 通信用半導体集積回路
US7760042B2 (en) * 2008-06-26 2010-07-20 Infineon Technologies Ag Phase locked loop based frequency modulator with accurate oscillator gain adjustment
US7974807B2 (en) * 2008-09-18 2011-07-05 Qualcomm Incorporated Adaptive calibration for digital phase-locked loops
US8669816B2 (en) * 2010-09-27 2014-03-11 Mediatek Singapore Pte. Ltd. Integrated circuit device, electronic device and method therefor
US8427243B2 (en) * 2011-02-17 2013-04-23 Mediatek Inc. Signal generating circuit and signal generating method
US8497716B2 (en) * 2011-08-05 2013-07-30 Qualcomm Incorporated Phase locked loop with phase correction in the feedback loop
US8693601B2 (en) * 2012-01-03 2014-04-08 Intel Corporation Self-correcting multirate filter
US8804874B2 (en) * 2012-01-20 2014-08-12 Mediatek Inc. Polar transmitter having digital processing block used for adjusting frequency modulating signal for frequency deviation of frequency modulated clock and related method thereof
US9742416B2 (en) * 2012-02-15 2017-08-22 Texas Instruments Incorporated IC phase detector with re-timed reference clock controlling switches
US8773182B1 (en) * 2013-02-01 2014-07-08 Intel Corporation Stochastic beating time-to-digital converter (TDC)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130223564A1 (en) * 2012-02-27 2013-08-29 Intel Mobile Communications GmbH Digital wideband closed loop phase modulator with modulation gain calibration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015006935B4 (de) * 2014-06-03 2020-01-23 Intel Corporation Kalibrierung eines segmentierten Digital-Zeit-Wandlers

Also Published As

Publication number Publication date
CN104967449A (zh) 2015-10-07
TW201603497A (zh) 2016-01-16
CN104967449B (zh) 2018-10-12
US9537585B2 (en) 2017-01-03
TWI568191B (zh) 2017-01-21
US20150280842A1 (en) 2015-10-01
DE102014104478B4 (de) 2022-05-12

Similar Documents

Publication Publication Date Title
DE102014104478B4 (de) Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals
DE102014108762B4 (de) Eine Schaltung, ein Zeit-zu-Digital-Wandler, eine integrierte Schaltung, ein Sender, ein Empfänger und ein Sende-Empfangs-Gerät
DE102015006935B4 (de) Kalibrierung eines segmentierten Digital-Zeit-Wandlers
DE102016112168B4 (de) Phasenregelschleife mit mehrband-oszillator und verfahren zum kalibrieren derselben
DE102014103092B4 (de) Bipolarer Zeit-Digital-Wandler
DE102014017440B4 (de) Feedback-Kalibrierung eines Digital-Zeit-Wandlers
DE102013114367B4 (de) Eine Schaltung, ein Verfahren und ein Synthesizer für das Generieren eines synthetisierten Signals mit einer wählbaren Frequenz
DE102014103349A1 (de) Digital-Zeit-Wandler und Kalibrierung eines Digital-Zeit-Wandlers
DE102013013194A1 (de) Automatische Schleifenbandbreitenkalibrierung für eine digitale Phasenregelschleife
DE102013203304B4 (de) Digitaler Breitband-Regelkreis-Phasenmodulator mit Modulationsverstärkungskalibrierung
DE102014104371A1 (de) Eine Vorrichtung und ein Verfahren zum Verstärken eines Sendesignals oder zum Bestimmenvon Werten eines Verzögerungssteuerungsparameters
DE102017122870B4 (de) Anpassen einer Phase einer Phasenregelschleife
DE102012212349A1 (de) Einstellbarer verzögerer, verfahren für das verzögern eines eingangssignals und polar-sender
DE102006017277A1 (de) Spektrumanalysator und Verfahren zum Korrigieren von Frequenzfehlern
DE102014119480A1 (de) Rauschformungsschaltung, Digital-Zeit-Wandler, Analog-Digital-Wandler, Digital-Analog-Wandler, Frequenzsynthesizer, Sender, Empfänger, Sendeempfänger, Verfahren zum Formen von Rauschen in einem Eingangssignal
DE102012022175A1 (de) Phasendetektion mit zwei Betriebsarten
DE102014108774A1 (de) Vorrichtung und Verfahren zum Erzeugen eines Oszillatorsignals
DE112016001357T5 (de) Hybrid-Phasenregelkreis mit breitem Einrastbereich
DE112019002881T5 (de) Kompensieren von frequenzvariation eines kristalloszillators und zugehörige systeme, verfahren und vorrichtungen
DE102016214756A1 (de) Halbleitervorrichtung und Kommunikationssystem, das diese umfasst.
DE112017007753T5 (de) Ein verfahren und ein system zum kalibrieren einer phasen-nichtlinearität eines digital-zeit-wandlers
DE102018121318A1 (de) Vorrichtung und verfahren zum erzeugen eines oszillationssignals, mobilkommunikationssysteme und mobilgerät
DE112016007282T5 (de) Modulationsschaltung mit N,5-Teilung
DE102017100148B4 (de) Detektion und Verringerung einer Nichtlinearität eines Phaseninterpolators
DE112017008117T5 (de) Verfahren und schaltung zum bestimmen der phasenkontinuität eines lokaloszillatorsignals, und schaltung zur erzeugung eines lokaloszillatorsignals

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R081 Change of applicant/patentee

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CALIF., US

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CA, US

R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final