-
Verschiedene Aspekte der Offenbarung betreffen allgemein gedrehte Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen gedrehter Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ.
-
Heutzutage weist die Herstellung von integrierten Schaltkreis-Bauelementen üblicherweise das Häusen des integrierten Schaltkreises oder des Halbleiterbauelementes auf. Die Zuverlässigkeit der gehäusten Bauelemente ist immer ein Anliegen, besonders in Bezug auf die Integrität der Chip/Gehäuse-Verbindungen.
-
US 2006 / 0 094 222 A1 beschreibt ein auf einem Substrat angeordnetes Die, wobei das Die bezüglich Seiten des Substrats gedreht ist und wobei das Die mittels Verbindungen mit einer Region außerhalb des Substrats elektrisch verbunden wird.
US 7 859 092 B2 beschreibt ein auf einem Substrat angeordnetes erstes Die und ein über dem ersten Die angeordnetes zweites Die, wobei zwei parallele Seiten des ersten Dies nicht parallel zu zwei parallelen Seiten des Substrats sind.
US 2011 / 0 227 204 A1 beschreibt eine eingebettete Kugelgitteranordnung auf Wafer-Ebene (eWLB). US 2006 / 0 186 555 A1 beschreibt eine integrierte Schaltkreis-Karte mit einem Flashspeicher-Chip und einem über dem Flashspeicher-Chip angeordneten Steuerchip, wobei der Flashspeicher-Chip eine größere laterale Ausdehnung als der Flashspeicher-Chip aufweist und wobei entlang von zwei Seiten des Steuerchips Bond-Pads angeordnet sind.
-
Verschiedene Ausführungsformen stellen ein Bauelementgehäuse bereit, das Bauelementgehäuse aufweisend: einen Träger, der eine Platzierungsoberfläche aufweist, wobei ein Rand der Platzierungsoberfläche einen Rand des Bauelementgehäuses definiert; mindestens ein Halbleiterbauelement direkt auf der Platzierungsoberfläche angeordnet und gedreht um eine Achse mit Bezug auf eine Kante des Bauelementgehäuses; eine Vielzahl von Bond-Pads auf dem mindestens einen Halbleiterbauelement entlang jeder von mindestens zwei Seiten von dem mindestens einen Halbleiterbauelement; und mindestens eine leitfähige Leiterbahn verbunden mit dem mindestens einen Halbleiterbauelement mittels mindestens einem der Bond-Pads; und eine Vielzahl von Verbindungen zur elektrischen Verbindung des mindestens einen Halbleiterbauelements mit mindestens einem anderen Halbleiterbauelement, welches über dem mindestens einen Halbleiterbauelement angeordnet ist, wobei die Verbindungen so entlang des Randes des Bauelementgehäuses angeordnet sind, dass eine Ecke zwischen den mindestens zwei Seiten des mindestens einem Halbleiterbauelements auf die Vielzahl der Verbindungen zeigt.
-
Gemäß einer Ausführungsform ist das mindestens eine Halbleiterbauelement gedreht in einem Bereich von etwa 40 bis 50 Grad um die Mittelachse des Halbleiterbauelementes.
-
In einer Ausgestaltung ist das mindestens eine Halbleiterbauelement gedreht in einem Bereich von etwa 17,5 bis 27,5 Grad um die Mittelachse des Halbleiterbauelementes.
-
In noch einer Ausgestaltung ist das mindestens eine Halbleiterbauelement gedreht um eine andere Achse als die Mittelachse des Halbleiterbauelementes.
-
In noch einer Ausgestaltung weist das Bauelementgehäuse ferner ein zweites Halbleiterbauelement, welches nicht gedreht ist in Bezug auf das Gehäuse, auf.
-
In noch einer Ausgestaltung weist das Bauelementgehäuse ferner mindestens ein zusätzliches Halbleiterbauelement angeordnet über dem mindestens einem Halbleiterbauelement auf.
-
In noch einer Ausgestaltung sind die Halbleiterbauelemente elektrisch verbunden.
-
In noch einer Ausgestaltung ist das Bauelementgehäuse eingerichtet als eine eingebettete Kugelgitteranordnung auf Wafer-Ebene.
-
Verschiedene Ausführungsformen stellen ein Verfahren zum Herstellen eines Bauelementes bereit, das Verfahren aufweisend: Bereitstellen eines Gehäuses, wobei das Bereitstellen des Gehäuses beinhaltet: Bereitstellen eines Trägers, der eine Platzierungsoberfläche aufweist, wobei ein Rand der Platzierungsoberfläche einen Rand des Gehäuses definiert; Bereitstellen mindestens eines Halbleiterbauelementes direkt auf der Platzierungsoberfläche; Bilden einer Vielzahl von Bond-Pads auf dem mindestens einen Halbleiterbauelement entlang jeder von mindestens zwei Seiten von dem mindestens einen Halbleiterbauelement; Orientieren des mindestens einen Halbleiterbauelementes innerhalb des Gehäuses, wobei mindestens eine Seite des mindestens einen Halbleiterbauelementes nicht parallel ist mit mindestens einer Seite des Gehäuses, und Bilden mindestens einer Umverteilungsleiterbahn, welche das mindestens eine Halbleiterbauelement mit mindestens einem der Bond-Pads elektrisch verbindet; und Bilden einer Vielzahl von Verbindungen zur elektrischen Verbindung des mindestens einen Halbleiterbauelementes mit mindestens einem anderen Halbleiterbauelement, welches über dem mindestens einen Halbleiterbauelement angeordnet ist, wobei die Verbindungen so entlang des Randes des Gehäuses angeordnet sind, dass eine Ecke zwischen den mindestens zwei Seiten des mindestens einen Halbleiterbauelements auf die Vielzahl der Verbindungen zeigt.
-
Gemäß einer Ausführungsform ist das mindestens eine Halbleiterbauelement gedreht um eine Mittelachse des Halbleiterbauelementes.
-
In einer Ausgestaltung ist das mindestens eine Halbleiterbauelement im Wesentlichen in der Mitte des Gehäuses angeordnet.
-
In noch einer Ausgestaltung ist das mindestens eine Halbleiterbauelement gedreht um eine Achse nicht in der Mitte des Halbleiterbauelementes.
-
In noch einer Ausgestaltung ist mindestens ein nicht-gedrehtes Halbleiterbauelement innerhalb des Gehäuses enthalten.
-
In noch einer Ausgestaltung weist das Verfahren ferner mindestens ein zusätzliches Halbleiterbauelement über dem mindestens einen Halbleiterbauelement auf.
-
In noch einer Ausgestaltung weist das Verfahren ferner einen elektrischen Kontakt zwischen dem mindestens einem Halbleiterbauelement und dem mindestens einen zusätzlichen Halbleiterbauelement auf.
-
Verschiedene Ausführungsformen stellen ein Bauelement bereit, aufweisend: ein Gehäuse, wobei das Gehäuse aufweist: einen Träger, der eine Platzierungsoberfläche aufweist, wobei ein Rand der Platzierungsoberfläche einen Rand des Gehäuses definiert; mindestens ein Halbleiterbauelement, wobei mindestens eine Seite des mindestens einen Halbleiterbauelementes nicht parallel ist mit mindestens einer Seite des Gehäuses; eine Vielzahl von Bond-Pads auf dem mindestens einen Halbleiterbauelement entlang jeder von mindestens zwei Seiten von dem mindestens einen Halbleiterbauelement; mindestens eine Umverteilungsleiterbahn elektrisch verbunden mit dem Halbleiterbauelement; und eine Vielzahl von Verbindungen zur elektrischen Verbindung des mindestens einem Halbleiterbauelement mit mindestens einem anderen Halbleiterbauelement welches über dem mindestens einen Halbleiterbauelement angeordnet ist, wobei die Verbindungen so entlang des Randes des Gehäuses angeordnet sind, dass eine Ecke zwischen den mindestens zwei Seiten des mindestens einen Halbleiterbauelements auf die Vielzahl der Verbindungen zeigt.
-
Gemäß einer Ausführungsform ist das mindestens eine Halbleiterbauelement gedreht um eine Mittelachse des Halbleiterbauelements.
-
In einer Ausgestaltung ist das mindestens eine Halbleiterbauelement im Wesentlichen in der Mitte des Gehäuses angeordnet.
-
In noch einer Ausgestaltung ist das mindestens eine Halbleiterbauelement gedreht um eine andere Achse als die Mittelachse des Halbleiterbauelementes.
-
In noch einer Ausgestaltung weist das Bauelement mindestens ein nicht-gedrehtes Halbleiterbauelement innerhalb des Gehäuses auf.
-
In noch einer Ausgestaltung weist das Bauelement ferner mindestens ein zusätzliches Halbleiterbauelement über dem mindestens einen Halbleiterbauelement auf.
-
In noch einer Ausgestaltung weist das Bauelement ferner das Bilden eines elektrischen Kontaktes zwischen dem mindestens einen Halbleiterbauelement und dem mindestens einem zusätzlichen Halbleiterbauelement auf.
-
In den Zeichnungen verweisen gleiche Bezugszeichen auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht zwangsläufig maßstabsgerecht, der Schwerpunkt wird stattdessen allgemein auf die Darstellung der Prinzipien der Erfindung gelegt. In der nachfolgenden Beschreibung sind verschiedene Aspekte der Offenbarung der Erfindung in Bezug auf die folgenden Zeichnungen beschrieben, in welchen:
- 1A-1C eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem Aspekt der Offenbarung zeigen;
- 2A-2B eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem Aspekt der Offenbarung zeigen;
- 3 eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem anderen Aspekt der Offenbarung zeigt;
- 4 eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem anderen Aspekt der Offenbarung zeigt;
- 5A-5B eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem anderen Aspekt der Offenbarung zeigen;
- 6C eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem anderen Aspekt der Offenbarung zeigt;
- 7A-7B eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem anderen Aspekt der Offenbarung zeigen;
- 8 eine Halbleiterbauelement-Anordnung in Übereinstimmung mit einem anderen Aspekt der Offenbarung zeigt.
-
In verschiedenen Aspekten der Offenbarung können Halbleiterbauelement-Anordnungen bereitgestellt werden, welche mindestens ein Halbleiterbauelement in einem Gehäuse (auch bezeichnet als Package) auf Wafer-Ebene vom Fan-Out-Typ aufweisen können, in welchem das Halbleiterbauelement gedreht ist bezüglich der Kanten (Ränder) des Gehäuses. Der Verdrehungsgrad bezüglich der Kanten des Gehäuses kann aufweisen mehrere Winkel, aufweisend, zum Beispiel, 22,5° ± 5°, 22,5° ± 10°, 45° ± 5° oder 45° ± 10°. Die Drehung (Rotation) des Halbleiterbauelementes kann das Halbleiterbauelement-Material reduzieren, welches enthalten ist in Bereichen, mit einer großen Differenz der thermischen Ausdehnungskoeffizienten (Silizium zu Platine, z.B. Leiterplatte) in dem Bereich der Entfernung zum neutralen Punkt, vom Zentrum des Halbleiterbauelementes zu der Ecke des Gehäuses, ermöglichend eine bessere thermische Zyklenleistung. Das gedrehte Halbleiterbauelement kann ebenso eine verbesserte Verbindungsleitungsführung zwischen dem Halbleiterbauelement und der darunterliegenden Kugelgitteranordnung (ball grid array, BGA) ermöglichen. Die Drehung des Halbleiterbauelementes kann ferner eine verminderte Entfernung zwischen den Bond-Pads, angeordnet auf den Ecken des Halbleiterbauelementes, zu den Ecken des Gehäuses ermöglichen, kürzere Verbindungen und bessere elektrische Leistungsfähigkeit ermöglichen. Die Drehung des Halbleiterbauelementes kann einen verbesserten Leitungsweg (auch bezeichnet als Routing) in Gehäuse-auf-Gehäuse Strukturen (package-on-package Strukturen) ermöglichen. Die Drehung des Halbleiterbauelementes kann ebenso eine verbesserte Nutzung des in dem Chip zu Verfügung stehenden Raumes ermöglichen, ermöglichend die Integrierung eines oder mehr Halbleiterbauelemente in ein Gehäuse, welches zuvor nur ein Halbleiterbauelement aufnahm.
-
Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die, im Wege der Veranschaulichung, spezifische Details und Aspekte der Offenbarung zeigen, in welchen die Erfindung ausgeführt werden kann. Die verschiedenen Aspekte der Offenbarung sind nicht zwangsläufig wechselseitig ausschließend, da einige Aspekte der Offenbarung kombiniert werden können mit einem oder mehr Aspekten der Offenbarung zum Bilden neuer Aspekte der Offenbarung.
-
Verschiedene Aspekte der Offenbarung sind bereitgestellt für Bauelemente und verschiedene Aspekte der Offenbarung sind bereitgestellt für Verfahren. Es ist zu verstehen, dass Basiseigenschaften der Bauelemente ebenso für Verfahren und umgekehrt gelten. Somit wird eine duplizierte Beschreibung solcher Eigenschaften aus Gründen der Kürze unterlassen.
-
Die Ausdrücke „Kopplung“ oder „Verbindung“, wie hierin verwendet, können verstanden werden als aufweisend eine direkte „Kopplung“ oder eine direkte „Verbindung“ sowie eine indirekte „Kopplung“ bzw. indirekte „Verbindung“.
-
Die Bezeichnungen „angeordnet über“, „angeordnet über“ oder „eingerichtet über“, wie hierin verwendet, sind vorgesehen um Anordnungen aufzuweisen, in denen ein erstes Element oder erste Schicht angeordnet werden kann, angeordnet werden kann oder eingerichtet werden kann direkt auf einen zweiten Element oder zweiten Schicht mit keinen weiteren Elementen oder Schichten dazwischen, sowie Anordnungen, in denen ein erstes Element oder erste Schicht angeordnet werden kann, angeordnet werden kann oder eingerichtet werden kann über einen zweiten Element oder einer zweiten Schicht mit einem oder mehr zusätzlichen Elementen oder Schichten zwischen dem ersten Element oder ersten Schicht und den zweiten Element oder zweiten Schicht.
-
Die Bezeichnung „gedrehtes Halbleiterbauelement“, wie hierin verwendet, kann verstanden werden um anzuzeigen, dass ein oder mehr Halbleiterbauelemente gedreht sind um eine Achse in Bezug auf ein umschließendes Gehäuse. Zum Beispiel, in Übereinstimmung mit einigen Aspekten der Offenbarung, kann eine Kante eines Halbleiterbauelementes 45 Grad, ± 5 Grad, gedreht sein bezüglich der Kanten des darunterliegenden Gehäuses resultierend in einer flachen Kante des Halbleiterbauelement direkt gegenüberliegend einer Ecke des Gehäuses. Jedoch kann die Bezeichnung „gedrehtes Halbleiterbauelement“, wie hierin verwendet, die Drehung um jede Achse oder Ecke des Halbleiterbauelementes aufweisen, und ist nicht bestimmt nur Drehungen um eine in der Mitte liegenden (zentrale) Achse des Halbleiterbauelementes oder Gehäuses zu beinhalten.
-
Der Ausdruck „Bond-Pad“, wie hierin verwendet, kann verstanden werden aufzuweisen, zum Beispiel, Pads (Anschlusskontakte), welche in einem Bonding-Prozess (Kontaktierungsprozess) (zum Beispiel in einem Drahtbond-Prozess, in einem Flip-Chip-Prozess, in einem Kugel-Befestigungsprozess (ball attach process)) eines Halbleiterbauelements oder Chips kontaktiert werden. Im Falle, dass ein Kugel-Befestigungsprozess angewendet wird kann auch der Ausdruck „Kugel-Pad“ verwendet werden.
-
Der Ausdruck „Umverteilungsleiterbahn“ (auch bezeichnet als Umverdrahtungsleiterbahn) („redistribution trace“), wie hierin verwendet, kann verstanden werden aufzuweisen, zum Beispiel, leitfähige Leitungen oder Leiterbahnen, angeordnet über einer aktiven Oberfläche eines Halbleiterbauelementes oder Wafers, und verwendet um ein Bond-Pad eines Halbleiterbauelementes oder Wafers zu verlegen. In anderen Worten kann eine ursprüngliche Position (Lage) über dem Halbleiterbauelement oder Wafer verschoben werden zu einer neuen Position mittels einer Umverteilungsleiterbahn, welche dienen kann als eine elektrische Verbindung zwischen dem (verlegten) Bond-Pad an der neuen Position und einem elektrischen Kontakt (oder Pad) an der ursprünglichen Position über dem Halbleiterbauelement oder Wafer.
-
Der Ausdruck „Umverteilungsschicht“ (auch bezeichnet als Umverdrahtungsschicht) (redistribution layer, RDL), wie hierin verwendet, kann verstanden werden sich zu beziehen auf eine Schicht, aufweisend eine Mehrzahl oder eine Menge von Umverteilungsleiterbahnen, verwendet um eine Mehrzahl von Bond-Pads eines Halbleiterbauelementes oder Wafers zu verlegen („umzuverteilen“ oder „umzuverdrahten“).
-
Die Bezeichnung „Wiederherstellungsstruktur“ („reconstitution structure“), wie hierin verwendet, kann verstanden werden um aufzuweisen, zum Beispiel, eine Struktur, welche gebildet werden kann (z.B. verteilt) um ein Halbleiterbauelement herum um zu dienen als ein künstlicher Wafer-Bereich, in dem, zum Beispiel, zusätzliche Bond-Pads angeordnet werden können (zum Beispiel zusätzlich zu den Bond-Pads, angeordnet über dem Halbleiterbauelement). Die Bond-Pads, angeordnet über der Wiederherstellungsstruktur, können elektrisch verbunden sein mit dem Halbleiterbauelement (z.B. mit den elektrischen Kontakten oder Pads des Halbleiterbauelementes), zum Beispiel, mittels Umverteilungsleiterbahnen oder einer Umverteilungsschicht. Somit können zusätzlich Verbindungen für ein Halbleiterbauelement realisiert werden über die Wiederherstellungsstruktur (sogenanntes Fan-Out-Muster).
-
Die Bezeichnung „eingebettete Wafer-Ebenen Kugelgitteranordnung“ (eingebettete Kugelgitteranordnung auf Wafer-Ebene) (embedded Wafer Level Ball Grid Array, eWLB) kann verstanden werden sich beziehend auf eine Verhäusungstechnologie für integrierte Schaltkreise. In einem eWLB-Gehäuse können Verbindungen gebildet werden auf einem künstlichen Wafer, gebildet aus Halbleiterbauelementen oder Chips (z.B. Silizium-Halbleiterbauelement oder Chips) und einer Guß-Verbindung (Guß-Masse). Ein eWLB-Gehäuse (z.B. eine eWLB-Anordnung) kann betrachtet werden als eine Weiterentwicklung der klassischen Kugelgitteranordnungstechnologie auf Wafer-Ebene (wafer level package ball grid array, WLB oder WLP: Gehäuse auf Wafer-Ebene). Zum Beispiel können alle Prozessschritte für die Erzeugung des Gehäuses auf dem Wafer durchgeführt werden. Dies kann, zum Beispiel, im Vergleich mit klassischen Verhäusungstechnologien (z.B. Kugelgitteranordnung), die Erzeugung von sehr kleinen und flachen Gehäusen mit verbesserter elektrischer und thermischer Leistungsfähigkeit bei reduzierten Kosten ermöglichen.
-
Die Bezeichnung „thermische Zyklen bis zum Ausfall (Versagen)“ kann verstanden werden, derart, dass er sich bezieht auf eine Serie von Tests, in denen ein Gehäuse (package) oder Bauelement widerholten Heiz- und Kühlzyklen ausgesetzt ist („thermischen Zyklen“) bis das Gehäuse oder Bauelement einen elektrischen oder mechanischen Ausfall erfährt, oftmals durch Brüche in dem Gehäuse oder in den elektrischen Leitern des Gehäuses.
-
Die Bezeichnung „Entfernung zum neutralen Punkt“ („distance to neutral point“, DNP) kann verstanden werden, bezogen auf die Entfernung einer Eingangs/Ausgangs-Position in dem Gehäuse wie z.B. eines Bond-Pads oder Kugel-Pads (ball pad), z.B. Lötkugeln, zum Mittelpunkt des Gehäuses. Für ein symmetrisch-ausgerichtetes Gehäuse ist der neutrale Punkt (z.B. kann ein neutraler Punkt des Halbleiterbauelementes verstanden werden als ein Punkt, der sich bei thermischer Beanspruchung des Halbleiterbauelementes in der Ebene der elektrischen Verbindungen, z.B. elektrische Kontakte, z.B. Bond-Pads, z.B. Lötkugeln, z.B. Lötkugeln, bewegt) ebenso der geometrische Mittelpunkt des Halbleiterbauelementes.
-
In WLB-Technologien (Wafer Level Package Ball Grid Array Technologie, WLB), welche gebildet werden auf einem Wafer (z.B. einem Silizium-Wafer) passen die Verbindungen (beispielsweise Lötkugeln) gewöhnlich auf den Chip (sogenanntes Fan-In-Muster). Somit können gewöhnlich nur Chips mit einer begrenzten Anzahl an Verbindungen bei einer vorgegebenen Entfernung zwischen den Verbindungen gehäust werden.
-
Im Gegensatz dazu kann die eWLB-Technologie (eingebettete Kugelgitteranordnung auf Wafer-Ebenen-Technologie) (embedded Wafer Level Ball Grid Array, eWLB) die Realisierung eines Halbleiterbauelementes oder Chips mit einer hohen Anzahl an Verbindungen ermöglichen. Hierbei kann das Gehäuse nicht auf einem Halbleiter-Wafer (z.B. einem Silizium-Wafer), wie für ein klassisches Wafer-Ebenen Gehäuse, realisiert werden, sondern auf einem künstlichen Wafer. Zu diesem Zweck kann, zum Beispiel, ein im Front-End prozessierter Wafer (z.B. ein Silizium-Wafer) vereinzelt werden und die vereinzelten Chips können auf einem Träger (carrier) angeordnet werden. Die Entfernung zwischen den Chips kann frei gewählt werden, kann allerdings typischerweise größer sein als auf dem (Silizium-) Wafer. Die Lücken und die Randgebiete (Kanten) um die Chips herum können ausgefüllt werden mit einer Guß-Verbindung um ein Wafer-Substrat eines anderen Formates zu bilden. Nach dem Aushärten kann ein künstlicher Wafer, aufweisend einen Mold-Rahmen um die Halbeiterbauelemente herum, zum Tragen zusätzlicher Verbindungselemente, gebildet werden. Nach dem Aufbau des künstlichen Wafers (der sogenannten „Wiederherstellung“) können elektrische Verbindungen von den Chipkontakten oder Pads zu den Verbindungen realisiert werden, zum Beispiel, mittels Dünnschicht-Technologie, wie für andere klassische Gehäuse auf Wafer-Ebene. Die dabei gebildeten elektrischen Verbindungen werden bezeichnet als die „Umverteilungsleiterbahnen“.
-
Mit der eWLB-Technologie (eingebettete Kugelgitteranordnung auf Wafer-Ebenen Technologie) (embedded Wafer Level Ball Grid Array, eWLB) kann, im Prinzip, eine beliebige Anzahl an zusätzlichen Verbindungen gebildet werden auf dem Gehäuse in einer beliebigen Entfernung (sogenanntes Fan-Out-Muster). Somit kann die eWLB-Technologie, zum Beispiel, auch für Platz empfindliche Anwendungen verwendet werden, bei denen die Chipfläche nicht ausreichen würde um die benötigte Anzahl an Verbindungen in einer realisierbaren oder angemessenen Entfernung zu bilden. Weil es eine endliche Anzahl an Verbindungen, welche vorgenommen werden müssen von einem gegebenen Halbleiterbauelement, gibt, bedeutet dies, dass es eine relative Entvölkerung von Bond-Pads vom Zentrum der Gehäusefläche zu den Kanten des Gehäuses geben wird.
-
Eine eWLB-Anordnung (eingebettete Kugelgitteranordnung auf Wafer-Ebene) kann gesehen werden als ein Beispiel eines sogenannten Gehäuses auf Wafer-Ebene vom Fan-Out-Typ. Zusätzlich zur eWLB-Anordnung sind andere Arten von Gehäusen auf Wafer-Ebene vom Fan-Out-Typ bekannt, zum Beispiel, Gehäusen auf Wafer-Ebene vom Fan-Out-Typ, welche nicht Gußbasierend sind oder sogenannte Einbettungstechnologien aufweisen.
-
1A zeigt eine Draufsicht eines Gehäuses, veranschaulichend ein eWLB-Gehäuse, hergestellt gemäß eines herkömmlichen Designs.
-
1A veranschaulicht ein eWLB-Gehäuse 100, aufweisend ein Halbleiterbauelement 101 und eine zugehörige Wiederherstellungsstruktur 110, gebildet aus einer polymeren Mold-Verbindung (einer Polymermold-Verbindung), welche den Rest der Wafer-Struktur innerhalb des Gehäuses 100 bildet. Die Wiederherstellungsstruktur 110 kann auch bezeichnet werden als ein Mold-Rahmen 110. Der Mold-Rahmen 110 kann hergestellt werden aus einer Mold-Verbindung. Die Mold-Verbindung ist typischerweise ein polymeres Material (z.B. ein Polymermaterial).
-
Es gibt eine Mehrzahl an Umverteilungs-VerdrahtungsStrukturen 127, eingebettet überall in (der Wiederherstellungsstruktur) 110, wie gezeigt in der Vergrößerung der 1B. Die Verdrahtungsstrukturen 127 bilden Verdrahtungsverbindungen zwischen den Chipkontakten 121 und der Kugelgitteranordnung, in der Form von Lötkugeln 130, auf der Unterseite des Gehäuses.
-
Ebenso gezeigt werden in 1A Lötkugeln 130 befestigt an den Umverteilungsleiterbahnen auf der Unterseite des Gehäuses. Die Lötkugeln 130 werden verwendet um das Gehäuse elektrisch mit einer darunterliegenden Leiterplatte PCB (printed circuit board, PCB) zu verbinden (nicht gezeigt). Wie gezeigt in 1A ist die Populationsdichte an Lötkugeln typischerweise größer an den Kanten 140 des Gehäuses als in Richtung des Mittelpunktes 150 des Gehäuses. In einer typischen Konfiguration ist der Großteil der Fläche des Halbleiterbauelementes 101 angeordnet direkt über der entvölkerten Fläche (z.B. die Fläche mit einer geringeren Populationsdichte an Lötkugeln als an den Kanten des Gehäuses) in Richtung des Mittelpunktes 150 des Gehäuses.
-
Wie oben diskutiert, und veranschaulicht in 1C, ist ein Thema von Bedeutung in der Chip-Häusung die Zuverlässigkeit. Ein möglicher Einflussfaktor, führend zu einer reduzierten Zuverlässigkeit in gehäusten Chips, ist ein Ausfall 135 der Lotverbindung in einer Lötkugel 130, angeordnet zwischen dem Gehäuse 100 und einer darunterliegenden PCB 160 (z.B. einer Leiterplatte). Eine Ursache dieser Art von Ausfällen ist das Brechen aufgrund von Belastung (Stress, Spannung, Druck). Exemplarische Einflussfaktoren, welche direkt die Höhe der Belastung der Lötkugeln 130 beeinflussen können, sind die Entfernung zu dem neutralen Punkt und der Unterschied zwischen dem thermischen Ausdehnungskoeffizienten des Gehäuses 100 und dem thermischen Ausdehnungskoeffizienten der darunterliegenden PCB 160. Je größer die Entfernung zu dem neutralen Punkt und je größer der Unterschied in den thermischen Ausdehnungskoeffizienten, desto größer die Belastung platziert über den Lötkugeln 130, und desto geringer die Zuverlässigkeit der Verbindung, wobei die Zuverlässigkeit in diesem Fall gemessen wird als die prognostizierte Anzahl thermischer Zyklen bis zum Ausfall.
-
Die in 1A gezeigte Anordnung mit dem Halbleiterbauelement 101, rechtwinklig angeordnet im Gehäuse 100, führt zu einer Entfernung zum neutralen Punkt (distance to neutral point, DNP), ausgerichtet über einen großen Bereich des Halbleiterbauelementes in der Richtung der extremen Bond-Pads 130, angeordnet in den Ecken des Gehäuses, wie im Folgenden diskutiert. Somit führt dies zu einem Anstieg der Belastung an den Verbindungen in den Ecken des Gehäuses. In gleicher Weise, wieder bezugnehmend auf 1B, gibt es eine hohe Dichte an Umverteilungsleiterbahnen 127 verbunden mit den Chipkontakten 121 an den Ecken des Halbleiterbauelementes 101. Die Kombination einer hohen Dichte an Umverteilungsleiterbahnen 127 mit derjenigen an Chipkontakten 121 an einer Ecke des Halbleiterbauelementes 101 führt zu einem Bereich hoher Belastung in Bezug auf die Verbindungen. Dies kann, in Kombination mit Bereichen hoher DNP und Komponenten, welche eine relativ große CTE-Fehlanpassung aufweisen, zu potenziellen Zuverlässigkeitsproblemen führen, besonders in Bezug auf die thermischen Zyklen, wie weiter im Folgenden diskutiert.
-
In der Herstellung (Fabrikation, Produktion) von Gehäusen wie z.B. einer eingebetteten Kugelgitteranordnung auf Wafer-Ebene (eWLB) (embedded Wafer Level Ball Grid Array, eWLB) müssen mehrere Materialien verwendet werden. Das Halbleiterbauelement 101 ist in der Regel aus Silizium, die Wiederherstellungsstruktur 110 ist oftmals vorwiegend eine polymere Mold-Verbindung, die Umverteilungsschicht 127 ist ein Metall oder ein anderer Leiter (z.B. ein leitfähiges Material, z.B. ein elektrisch leitfähiges Material), und das darunterliegende PCB ist ein Metall eingeschlossen in ein Laminatpolymer (Schichtpolymer). Jeder der oben genannten Strukturen weist einen einzigartigen thermischen Ausdehnungskoeffizienten (CT) (coefficient of thermal expansion, CTE) auf, welcher eine inhärente Eigenschaft, der, zum Bilden der Struktur(en), verwendeten Material(ien) ist. Aufgrund der CTE, welche die verschiedenen Materialien aufweisen, werden sich die individuellen Strukturen in der Größe unterschiedlich ausdehnen oder zusammenziehen mit Veränderungen in der Temperatur. Da die CTEs für die verschiedenen Strukturen unterschiedlich sind, werden sich die Strukturen relativ zueinander geringfügig bewegen während sich die Temperatur der lokalen Umgebung ändert. Insbesondere in Bezug auf die Bewegung zwischen dem Gehäuse und der Platine (z.B. der Leiterplatte) kann dies eine Belastung in den Platinen-Elementen verursachen, insbesondere in den verschiedenen Verbindungselemente wie z.B. den Lötkugel-Verbindungen, führend zu einer Lotermüdung in den Lötkugeln. Eine derartige Bewegung kann zu einem Ausfall der gehäusten Bauelemente führen. Dies ist insbesondere problematisch, wenn die gehäusten Bauelemente thermischen Zyklen unterworfen sind.
-
Beispielhaft, ist, zum Beispiel, der CTE ist für ein typisches Silizium-basiertes Halbleiterbauelement im Bereich von 3 ppm/K, der CTE ist für eine hoch-gefüllte polymere Mold-Verbindung 7 ppm/K und der CTE der darunterliegenden PCB ist etwa 16 ppm/K. Diese Unterschiede in dem CTE werden eine Belastung in den verschiedenen Verbindungen aufgrund von Temperaturzyklen verursachen, wobei die Größe der Belastung zwischen jeweils zwei Komponenten mit steigendem Unterschied im CTE zwischen den Komponenten ansteigen wird.
-
Ein anderer Einflussfaktor bezüglich der Belastung auf die verschiedenen Verbindungen in einem Gehäuse ist die Entfernung zum neutralen Punkt (DNP), welche gemessen wird vom Mittelpunkt des Halbleiterbauelementes zu der Position einer Lötkugel. Die DNP ist hauptsächlich bedeutsam für jede Position, an der sich eine Lötkugel im Gehäuse befindet - je höher die DNP, desto größer die Belastung in der Lötkugel. Zum Beispiel, für den Zweck dieses Aspektes der Offenbarung und in Bezug auf 2A, gibt es eine totale (gesamte) DNP 212, verbunden mit der Entfernung zu den Lötkugeln an den Ecken des Gehäuses, und eine zweite DNP 235, verbunden mit der Entfernung des neutralen Punktes zu den Lötkugeln an den Kanten des Gehäuses. Die größere DNP 212 zu den Lötkugeln an den Ecken des Gehäuses gegen (gegenüber, versus) derjenigen gemessen zu den Kanten des Gehäuses 235 wird zu einer erhöhten Belastung auf den Verbindungen, angeordnet an den Eckpositionen 220 des Gehäuses beitragen gegenüber derjenigen an den Kanten des Gehäuses 240. Ferner kann die totale DNP 221 zu den Ecken des Gehäuses gedacht werden als zwei Komponenten aufweisend, den Anteil der totalen DNP 215, verbunden mit dem Halbleiterbauelement, und den Anteil der totalen DNP 230, verbunden mit der polymeren Mold-Verbindung, wie gezeigt in 2A.
-
2B veranschaulicht in einem Aspekt der Offenbarung die Wirkung des Drehens des Halbleiterbauelementes 201 innerhalb des eWLB. In diesem Aspekt ist die Wirkung auf die totale DNP 212 in der Richtung der Gehäuseecken veranschaulicht. In dieser Veranschaulichung ist der Anteil der DNP 215, verbunden mit dem Halbleiterbauelement reduziert worden, während der Anteil der DNP 230, verbunden mit der Epoxid-Mold-Verbindung in der Gehäuse-Eckposition 220 zugenommen hat.
-
Wie in 2B veranschaulicht, gibt es, als ein Ergebnis der Drehung, einen relativen Anstieg der Menge an Mold-Verbindung, angeordnet in der Ecke des Gehäuses gegenüber der nicht-rotierten Konfiguration (Anordnung). Dementsprechend gibt es eine Netto-Abnahme der Menge an Halbleiterbauelement 201-Material, angeordnet in der Ecke des Gehäuses. Wie zuvor diskutiert, kann ein typischer CTE für eine hoch-gefüllte Mold-Verbindung 7 ppm/K betragen, während derjenige eines Silizium-Halbleiterbauelementes 3 ppm/K betragen kann. Ferner kann der Netto-CTE eines Bereiches (einer Fläche) des Gehäuses direkt bezogen werden auf die Menge an Material eines gegebenen CTE in diesem Bereich des Gehäuses. Somit bedeutet ein Anstieg der Menge an Mold-Verbindung, angeordnet in der Ecke des Gehäuses, dass der Netto-CTE, verbunden mit dem Eckbereich des Gehäuses, größer ist, da der größere CTE der Mold-Verbindung einen größeren Anteil an diesem Bereich bildet. Dies führt insgesamt zu einer Abnahme in der totalen CTE-Fehlanpassung in den Eckbereichen des Gehäuses, da der CTE der Mold-Verbindung genauer abgestimmt ist auf denjenigen der darunterliegenden PCP (z.B. 16 ppm/K).
-
In einem anderen Aspekt der Offenbarung führt dies zu einer Abnahme der Ausfälle mit Temperaturzyklen, weil es eine geringere CTE-Fehlanpassung im Eckbereich gibt, wo es eine höhere Verbindungsdichte gibt.
-
Ferner wurden nach dem Drehen des Halbleiterbauelementes 201, in einem anderen Aspekt der Offenbarung, die Ecken 265 des Halbleiterbauelementes 201 versetzt in einen Bereich näher zur Außenkante 240 des Gehäuses. Dies erhöht natürlich den Bereich der totalen DNP, verbunden mit dem Halbleiterbauelement-Material 250, und daher die Menge an Halbleitermaterial, welche in die Kante 240 (den Kantenbereich) des Gehäuses 200 fällt. Dies führt zu einigem Anstieg der Belastung in diesem Bereich aufgrund eines Netto-Anstieges in der CTE-Fehlanpassung im Kantenbereich 240 des Gehäuses 200. Jedoch ist der Anstieg klein im Vergleich zu der Abnahme der Belastung verbunden mit dem Eckbereich. Dies führt insgesamt zu einem Anstieg der Zuverlässigkeit des Gehäuses.
-
Es ist zu beachten, dass obwohl eine Drehung um etwa 45° verwendet wird in diesem Beispiel, in einem anderen Aspekt der Offenbarung, das gedrehte Gehäuse-Design nicht beschränkt ist auf diesen Winkel. Tatsächlich kann der Winkel sehr weit variieren in Abhängigkeit der Anwendung, und somit sollte die vorliegende Veranschaulichung nicht als beschränkend betrachtet werden. In einem Aspekt der Offenbarung kann der Winkel der Drehung variieren, zum Beispiel, zwischen 45° ± 5°. Diese Orientierung kann vorteilhaft sein, zum Beispiel, in dem Fall, wenn das Halbleiterbauelementflächezu-Gehäusegröße-Verhältnis relativ hoch ist, in anderen Worten, wenn es ein verhältnismäßig kleines Halbleiterbauelement in einem verhältnismäßig großen Gehäuse gibt. In einem weiteren Aspekt der Offenbarung kann an Winkel von 45° ± 10° angemessen sein.
-
Demgegenüber kann ein Winkel von 22,5° ± 5° vorteilhafter sein, wenn das Halbleiterbauelement-zu-Gehäusefläche-Verhältnis relativ gering ist, in anderen Worten, wenn das Halbleiterbauelement im Vergleich zu dem Gehäuse verhältnismäßig groß ist. In einem weiteren Aspekt der Offenbarung kann an Winkel von 22,5° ± 10° angemessen sein.
-
Ferner kann, in einem anderen Aspekt der Offenbarung, obwohl ein annähernd quadratisches Halbleiterbauelement gezeigt ist in den Figuren, das Halbleiterbauelement jede Form, eingesetzt im Stand der Technik, annehmen, und demzufolge ist die Form des Halbleiterbauelementes in keiner Weise einschränkend in Bezug auf die Offenbarung.
-
Ferner ist die Rotationsachse (Drehachse) des Halbleiterbauelementes nicht beschränkt auf den Mittelpunkt des Halbleiterbauelementes. Eine Drehung um eine Ecke des Halbleiterbauelementes 301 ist ein anderer Aspekt der Offenbarung, wie gezeigt in 3. Somit kann die Drehung des Halbleiterbauelementes 301, wie veranschaulicht in 3, zu einem Halbleiterbauelement 301 führen, welches nicht nur gedreht ist, sondern welches versetzt ist in Bezug auf seine Originalposition (Ausgangsposition) im Gehäuse 300. Dies kann nützlich sein in einer Situation, wo, zum Beispiel, Design-Erwägungen eine größere Umverteilungsleiterbahnendichte an einer Kante erfordern als an der anderen.
-
In einem anderen Aspekt der Offenbarung führt die Drehung des Halbleiterbauelementes 401 innerhalb des Gehäuses 400 zu einer Abnahme der Entfernung der Chip-Ecke zu der Gehäusekante, wie veranschaulicht in 4. Dies bringt Kontaktbereiche 420 hoher Dichte an den Kanten des Halbleiterbauelementes 401 näher zu, und in einigen Fällen überlappend mit, Bond-Pads 430 an den Kanten des Gehäuses 400. In einem anderen Vorteil des vorliegenden gedrehten Gehäuse-Designs, resultiert dies, zum Beispiel, in kürzeren Verbindungen 440 in den Bereich des Kontaktbereiches 420 höherer Dichte. Kürzere Verbindungen 440 können resultieren in einer besseren elektrischen Leistungsfähigkeit aufgrund einer abnehmenden Leiterlänge. Ferner kann die reduzierte Verbindungslänge beitragen zu einer verbesserten Bauelementzuverlässigkeit. Da die Länge der Verbindungen 440 ansteigt, gibt es, natürlich, eine erhöhte Gefährdung gegenüber Durchbrüchen in den Verbindungen 440.
-
Ferner erzeugt die Drehung des Halbleiterbauelementes, in einem anderen Aspekt der Offenbarung wie zusätzlich veranschaulicht in 5B, größeren Raum in den Gehäuseecken 550. Wie in 5A veranschaulicht, gibt es in einer standardmäßigen Halbleiterbauelement/Gehäuse-Orientierung enge Platzverhältnisse in den Gehäuseecken 550 aufgrund der hohen Dichte an Inputs resultierend aus der Kombination der hohen Pad-Dichte 552 an der Ecke des Halbleiterbauelementes mit der hohen Dichte an Umverteilungsleiterbahnen 555 (infolgedessen, eine große Anzahl an Kugel-Pads) an den Gehäuseecken. Dies liegt daran, weil sich viele Lötkugeln in der Gehäuseecke befinden, da das Gehäuse-Design normalerweise keine Entvölkerung (Kugeln der Anordnung, welche sich nicht im Design befinden) aufweist. Demgegenüber gibt es eine Lötkugel-Entvölkerung 356 auf dem Halbleiterbauelement (z.B. sind über bestimmten Flächen des Chips keine Kugeln erlaubt). Ferner bedeutet eine typischerweise symmetrische Orientierung des Halbleiterbauelementes innerhalb der Mold-Verbindung des Gehäuses, dass wenig Raum zur Verfügung steht zum Leiten (zur Streckenführung) der Umverteilungsleiterbahnen in die Gehäuseecken, da die Ecke 560 des Halbleiterbauelementes 501 in die Ecke 550 des Gehäuses zeigen. Die Drehung des Halbleiterbauelementes 501 innerhalb des Gehäuses 501 setzt zusätzlichen Raum innerhalb der Mold-Verbindung frei an den Ecken 550 des Gehäuses, wie gezeigt in 5B. Dieser zusätzliche Raum kann verwendet werden zum Leiten (zur Streckenführung) der Umverteilungsleiterbahnen, wenn gewünscht. Dies kann eine größere Flexibilität im Design ermöglichen. Dies verhindert, zum Beispiel, das Erfordernis zwei oder mehr Metallschichten (metallische Schichten) zu bilden mittels einer sogenannten Multi-Schicht-Umverteilung. Dies kann ebenfalls spannungsfreie Designs und Herstellungsanforderungen (Fertigungsanforderungen, Produktionsanforderungen) ermöglichen, in welchen die Herstellungstoleranzen (Fertigungstoleranzen, Produktionstoleranzen) verringert werden können aufgrund des abnehmenden Erfordernisses den Überlapp von dichtangeordneten Leitern zu verhindern, zum Beispiel. Eine weniger dichte Streckenführung der Umverteilungsleiterbahnen kann ebenso resultieren in einer ebenso verbesserten Zuverlässigkeit. 6C veranschaulicht diesen Aspekt der Offenbarung.
-
Ein typisches Muster von Lot-Pads, welche benötigt würden zum ausrichten mit den durchkontaktierten Löchern (beispielsweise durchmetallsierte oder durchplattierte Löcher) (PTH) (platedthrough hole, PTH) einer Leiterplatte (PCB) kann in einem Mittenbereich des Gehäuses 600 eine verhältnismäßige Entvölkerung an Lot-Pads im Vergleich zu den Kanten und den Ecken aufweisen. Wie oben diskutiert, ist die Ecke des Gehäuses 600 hoch-bevölkert mit Umverteilungsleitungen, und damit Lot-Pads. Dies ist eine Konsequenz des Verschiebens der Kontakte zu der darunterliegenden PCB von unterhalb des Halbleiterbauelementes und dem Auffächern der Verbindungen.
-
Eine herkömmliche, nicht-gedrehte Halbleiterbauelement-Platzierung in Bezug auf das Gehäuse 600 kann eine Umverteilungsleiterbahn-Anordnung in einer Ecke des Gehäuses 600 aufweisen. Hierbei kann der Eckbereich des Gehäuses 600 kontaktiert sein mittels der zwei Seiten der Halbleiterbauelementecke. Wie oben diskutiert, weist die Halbleiterbauelementecke eine hohe Leitungsstreckenführung und eine Pad-Platzierungsdichte auf. Dies macht die Streckenführung verschiedener Umverteilungsleitungen von der Gehäuseecke in den Eckbereich des Halbleiterbauelementes schwierig, wodurch sehr strenge Design-Regel-Anforderungen bedingt werden.
-
Der Vorteil einer gedrehten Halbleiterbauelement-Platzierung ist veranschaulicht in 6C. Hier wird gezeigt, dass die Streckenführung nach der Drehung einfacher erreicht werden kann. Die Umverteilungsleiterbahnen 650 sind nun elektrisch befestigt an der Kante 625 des Halbleiterbauelementes 601, und vereinfachen somit das Streckenführungsschema.
-
Noch ein weiterer Vorteil des vorliegenden gedrehten Halbleiterbauelement-eWLB-Gehäuses ist veranschaulicht in den 7A und 7B. In diesem Aspekt der Offenbarung ist ein gedrehtes Halbleiterbauelement-eWLB-Gehäuse integriert in eine erweiterte Gehäuse-auf-Gehäuse-Variante (package-on-package, PoP) ermöglichend eine verbesserte gestapelte Gehäuseverbindung. 7A veranschaulicht ein typisches PoP-Gehäuse-Design. Ein unteres Halbleiterbauelement 701 ist elektrisch verbunden mit dem oberen Teil des eWLB-Gehäuses mittels metallischer Verbindungen 705, genannt Durchkontaktierungen 705 (vias), und Umverteilungsleiterbahnen 707 der oberen Ebene. Die Durchkontaktierungen 705 können gebildet werden mittels einer Anzahl von Verfahren, bekannt in der Technik, aufweisend, aber nicht beschränkt auf ein vor-gefüllte Durchkontaktierung oder laser-gebohrte Durchkontaktierungen. Die Art der gebildeten Durchkontaktierung 705 ist nicht beschränkt in Bezug auf die Verwendung des gedrehten Halbleiterbauelement-eWLB-Gehäuses, welches der Gegenstand dieser Offenbarung ist. Ein zweites Gehäuse 715, aufweisend mindestens ein Halbleiterbauelement (nicht gezeigt) ist befestigt an dem unteren Gehäuse 700 mittels Lötkugeln 717 auf dem oberen Halbleiterbauelement an den Kontakten 709, begrenzt von den Bahnen (Leiterbahnen, Leitungen) verlaufend ausgehend von den Durchkontaktierungen 705 auf dem Gehäuse 700 der unteren-Ebenen.
-
7B zeigt eine Draufsicht einer Durchkontaktierungsstruktur 707 im unteren Gehäuse 700. Das untere Halbleiterbauelement 701 befindet sich in gedrehter Position, gemäß einem Aspekt der Offenbarung. Die Durchkontaktierungen 707 sind ausgerichtet, in diesem Beispiel, entlang einer Kante des unteren Gehäuses 700. Da das Halbleiterbauelement 701 gedreht ist innerhalb des Gehäuses 700, gibt es zwei Kanten des Halbleiterbauelementes, welche den Durchkontaktierungen 707 exponiert sind. Dies bedeutet, dass die Verbindung der Durchkontaktierungen 707 zu dem unteren Halbleiterbauelement 701 vereinfacht ist, da weniger Streckenführung benötigt wird um auf die zwei Seiten des Halbleiterbauelementes zu zugreifen. Angeordnet über dem unteren Halbleiterbauelement 701 ist ein oberes Halbleiterbauelement (nicht gezeigt), welches elektrisch verbunden ist mit dem unteren Halbleiterbauelement 701 mittels der Durchkontaktierungen 707, in einer Weise in Übereinstimmung mit derjenigen in 7A gezeigten Weise.
-
8 veranschaulicht noch einen anderen Aspekt der Offenbarung. Hierin ermöglicht die Drehung des Halbleiterbauelementes 801 das Hinzufügen anderer, kleinerer Halbleiterbauelemente 802, 803 in das Gehäuse 800. Beispiele von Kombinationen von Bauelementen, welche integriert werden können in das Gehäuse 800 weisen auf RF-Empfänger und digitale Bauelemente, CMOS Leistungsverstärker und integrierte passive Bauelemente und Speicherregler. Die Anwendung gemäß diesem Aspekt der Offenbarung ist jedoch nicht beschränkt auf diese Kombinationen. Die Multi-Chip Gehäuse hierin offenbart, sind breit anwendbar auf viele verschiedene Kombinationsmöglichkeiten der Chips, welche in einer gegebenen Anwendung nützlich sein können. Wie gezeigt in 8, setzt die Drehung des Halbleiterbauelementes 801 innerhalb des Gehäuses 800 zusätzlichen Raum (Platz) in den Ecken 820 des Gehäuses 800 frei. Kleinere Halbleiterbauelemente 802, 803, genau wie große Halbleiterbauelement 801, können orientiert sein in quasi jedem Winkel in Bezug auf die Kanten des Gehäuses. Zum Beispiel, in 8, ist ein kleineres Halbleiterbauelement 802 gedreht um etwa 45 Grad in Bezug auf das Gehäuse, während ein zweites kleineres Bauelement 803 nicht gedreht ist. Es ist zu beachten, dass die Anzahl an Halbleiterbauelementen, welche untergebracht werden können aufgrund der Drehung ebenfalls nicht beschränkt ist durch das gegenwärtige gedrehte Halbleiterbauelement-Gehäuse-Design, und die Anzahl an Bauelementen, welche integriert werden können kann umfassend variieren in Abhängigkeit der Anwendung.
-
Halbleiterbauelementanordnungen in Übereinstimmung mit einigen Aspekten der Offenbarung, hierin beschrieben (zum Beispiel, die Halbleiterbauelementanordnung in Übereinstimmung mit der Ausführungsform gezeigt in den 2B, 3, 4, 5B, 6C, 7A, 7B und 8) kann, zum Beispiel, ebenfalls verwendet werden mit oder eingerichtet als ein Drahtbond-Gehäuse, in anderen Worten als ein Gehäuse, in welchem Bond-Pads kontaktiert sind mittels eines Drahtbond-Prozesses.
-
Ein Durchschnittsfachmann in der Technik wird erkennen, dass Kombinationen der obigen beispielhaften Ausführungsformen gebildet werden können. Zum Beispiel, kann eine Gehäuse-auf-Gehäuse-Konfiguration, wie offenbart in den 5A-5B, kombiniert werden mit Konfigurationen aufweisend ein zusätzliches Halbleiterbauelement, wie offenbart in 6C. Natürlich können jedes oder alle Halbleiterbauelemente enthalten in diesen Konfigurationen gedreht werden um den hierin diskutierten Grad. Alternativ können nur einige der Halbleiterbauelemente gedreht werden. Zum Beispiel, kann die Verwendung einer gedrehten PoP-Konfiguration, gemäß den 7A-7B, resultieren, zum Beispiel, in einer reduzierten DNP zu verschiedenen Kugel-Pads oder, zum Beispiel, in einer verringerten Belastung an verschiedenen Verbindungselementen aufgrund der verbesserten CTE-Übereinstimmung. In gleicher Weise kann die Fähigkeit zum Aufnehmen zusätzlicher Halbleiterbauelemente, gemäß 8, resultieren, zum Beispiel, in einer reduzierten DNP, einer verbesserten CTE-Übereinstimmung oder einer verbesserten Streckenführung der Verbindungen gemäß den 2A, 2B, 4 und 6C. Ferner kann die Drehung eines Halbleiterbauelementes über einer Ecke des Halbleiterbauelementes, gemäß 3, ebenfalls resultieren in jedem der Vorteile, zum Beispiel, offenbart in 2B, 4, 5B, 6C oder 7B.
-
Die Halbleiterbauelementanordnungen in Übereinstimmung mit einigen Aspekten der Offenbarung, hierin beschrieben, können ebenfalls verwendet werden in Verbindung mit einem Flip-Chip-Prozess.
