DE102013013514A1 - Thermische laserausheil- bzw. -annealingverfahren ohne schmelzen für dünne wafer - Google Patents

Thermische laserausheil- bzw. -annealingverfahren ohne schmelzen für dünne wafer Download PDF

Info

Publication number
DE102013013514A1
DE102013013514A1 DE102013013514.1A DE102013013514A DE102013013514A1 DE 102013013514 A1 DE102013013514 A1 DE 102013013514A1 DE 102013013514 A DE102013013514 A DE 102013013514A DE 102013013514 A1 DE102013013514 A1 DE 102013013514A1
Authority
DE
Germany
Prior art keywords
annealing
wafer
microseconds
device features
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013013514.1A
Other languages
English (en)
Inventor
Andrew M. Hawryluk
Yun Wang
Xiaoru Wang
Xiaohua Shen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultratech Inc
Original Assignee
Ultratech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultratech Inc filed Critical Ultratech Inc
Publication of DE102013013514A1 publication Critical patent/DE102013013514A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden Verfahren zum Ausheilen bzw. Annealing eines dünnen Halbleiterwafers offenbart. Die Verfahren ermöglichen Hochtemperaturausheilen bzw. -annealing einer Seite eines dünnen Halbleiterwafers ohne Beschädigung bzw. Zerstörung oder Überhitzung der wärmeempfindlichen elektronischen Vorrichtungsmerkmale, die entweder auf der anderen Seite des Wafers liegen oder in den Wafer eingebettet sind. Das Ausheilen bzw. Annealing wird bei einer Temperatur unterhalb des Schmelzpunkts des Wafers durchgeführt, so dass keine signifikante Dotiermittelneuverteilung während des Ausheil- bzw. Annealingverfahrens auftritt. Die Verfahren können eingesetzt werden, um Dotiermittel zu aktivieren oder Ohmsche Kontakte zu bilden.

Description

  • GEBIET
  • Die vorliegende Offenbarung bezieht sich allgemein auf Laserausheilen bzw. -annealing von Halbleitermaterialien beim Bilden integrierter Schaltungsstrukturen und insbesondere auf Verfahren zum Durchführen von thermischem Laserausheilen bzw. -annealing ohne Schmelzen von dünnen Halbleiterwafern.
  • HINTERGRUND-STAND DER TECHNIK
  • Thermisches Laserausheilen bzw. -annealing (LTA) (Laser thermal annealing) wird bei der Halbleiterherstellung für eine Vielzahl von Anwendungen eingesetzt, einschließlich für die Aktivierung von Dotiermitteln in ausgewählten Bereichen von Vorrichtungen (Strukturen), gebildet in einem Halbleiterwafer, wenn aktive Mikroschaltungen, wie Transistoren, und in Beziehung stehende Arten von Halbleitermerkmalen bzw. ähnliche Typen von Halbleitermaterialien gebildet werden.
  • Eine Form von Laserausheilen bzw. -annealing verwendet ein gescanntes Linienbild aus einem Lichtstrahl, um die Oberfläche des Wafers auf eine Temperatur (die „Ausheil- bzw. Annealingtemperatur”) für eine Dauer zu erhitzen, die lange genug ist, um die Dotiermittel in den Halbleiterstrukturen (z. B. Source- und Drain-Bereiche) zu aktivieren, aber kurz genug, um eine wesentliche Dotiersubstanzdiffusion zu verhindern. Die Zeitdauer, bei der die Waferoberfläche bei der Ausheil- bzw. Annealingtemperatur vorliegt, wird durch die Leistungsdichte des Linienbilds genauso wie die Linienbildbreite geteilt durch die Geschwindigkeit, mit der das Linienbild scannt (die „Scangeschwindigkeit”), bestimmt. Die Zeitdauer, mit der das Linienbild über einem Punkt auf der Waferoberfläche bleibt, wird als die „Verweilzeit” bzw. „Haltezeit” bzw. „Dwell-Zeit” bezeichnet.
  • Für einige Halbleitervorrichtungsanwendungen gibt es einen Bedarf, eine Seite des Wafers zu erhitzen, während die andere Seite unterhalb einer bestimmten kritischen Temperatur gehalten wird. Ein Beispiel ist eine Leistungsvorrichtung, wo bzw. bei der eine rückseitige Dotiermittelaktivierung und ein Kontakt durchgeführt werden, nachdem die Vorderseite der Vorrichtung hergestellt wurde. Ein weiteres Beispiel ist ein Solarzellendünnsubstrat, worin ein hochgradig leitender Emitter auf der Vorderseite benötigt wird, um die Zelleffizienz zu verbessern, was durch Dotieren und Ausheilen bzw. Annealing erreicht werden kann. Ein drittes Beispiel ist ein Rückseitenbildsensor, wo eine Feldstoppschicht, bzw. eine Feldblendenschicht, die typischerweise aus hoch dotierten und aktivierten Schichten besteht, auf der Rückseite verwendet wird, um den Dunkelstrom bzw. das Dunkelsignal (dark current) zu unterdrücken.
  • In sämtlichen dieser Beispiele gibt es einen Bedarf nach thermischem Ausheilen bzw. Annealing, um die Dotiermittel zu aktivieren oder einen Kontakt auf einer Seite des Wafers zu bilden. Die Substratdicken, die verwendet werden, sind im Bereich von mehreren bis wenigen 100 μm (d. h. Mikrometer oder μm), die signifikant dünner ist als die Dicke eines 8–12-Zoll Standard-Siliziumwafers, nämlich 725 μm bis 775 μm. Typische Dotiermittelaktivierung erfordert eine Ausheil- bzw. Annealingtemperatur oberhalb etwa 1.000°C. Jedoch muss die Maximaltemperatur und die thermische Zielvorgabe für die andere Seite des Substrats begrenzt werden, um jegliche potentielle Degeneration der Materialintegrität und Verbindungsdotierprofile in Zusammenhang hiermit zu verhindern.
  • Wenn beispielsweise die Metallisierung auf der ersten Seite des Wafers bereits vor dem thermischen Laserausheilen bzw. -annealing vorliegt, muss die Maximaltemperatur der ersten Seite unterhalb des Schmelzpunkts des Material gehalten werden, um gute physikalische Integrität bzw. Unversehrtheit aufrechtzuerhalten, während die entgegengesetzte (zweite) Seite ausgeheilt bzw. annealt wird.
  • Herkömmliches schnelles thermisches Ausheilen bzw. Annealing (RTA) (rapid thermal annealing) weist eine Ausheil- bzw. Annealingzeit in der Größenordnung von Sekunden auf, was bei Silizium einer thermischen Diffusionslänge LD von mehreren Millimetern entspricht. Diese Länge ist signifikant größer als die typische Waferdicke, was bedeutet, dass während des RTA beide Seiten des Wafers ähnliche Peak-Ausheil- bzw. Annealingtemperaturen sehen. Folglich ist das RTA nicht für derartige Dünnwaferanwendungen geeignet.
  • Herkömmliche Laserausheil- bzw. -annealingverfahren für derartige Dünnwaferanwendungen umfassen die Verwendung eines pulsierenden Schmelzlasers mit einer Pulslänge im Bereich von mehreren zehn bis Hunderten von Nanosekunden. Für Silizium entspricht dies einer thermischen Diffusionslänge der Größenordnung von etwa 1 μm, was signifikant kleiner ist als die meisten Waferdicken. Ein Vorteil des Pulsschmelzausheilens bzw. -annealings ist, dass es lokal eine Seite eines Wafers auf eine sehr hohe Temperatur (einschließlich oberhalb der Siliziumschmelztemperatur) mit fast keiner Wärmepenetration zur anderen Seite erhitzen kann. Somit kann dies für Siliziumwafer, die nur wenige Mikrometer dick sind, verwendet werden.
  • Jedoch kann im Nanosekundenzeitrahmen, der mit dem Pulsschmelzausheilen bzw. -annealing in Zusammenhang steht, die Dotiermittelaktivierung nur im geschmolzenen Zustand erreicht werden. Während des Schmelzens können die Dotiermittel schnell diffundieren und sich in einem eher kastenähnlichen Profil erneut verteilen. Während dies für einige Anwendungen vorteilhaft sein kann, kann es in Fällen nicht erwünscht sein, wo präzise Dotierprofile aufrechterhalten werden müssen. Insbesondere kann das Schmelzen von multiplen Verbindungen bewirken, dass sich Dotiermittel entgegengesetzter Polaritäten miteinander mischen und die Verbindungsleistungsfähigkeit bzw. Verbindungsbahnleitfähigkeit vermindern. Eine zweite Beschränkung im gepulsten Schmelzausheil- bzw. -annealingverfahren ist die Tiefe der Wärmepenetration. Aufgrund der kurzen thermischen Diffusionslänge ist es schwierig, Verbindungen, die tiefer als 0,5 μm sind, effektiv zu annealen bzw. auszuheilen. Auch kann das Verfahren aufgrund der extrem niedrigen thermischen Zielvorgabe, die mit den Nanosekundenpulsen zusammenhängt, nicht effektiv eingesetzt werden, um Implantatdefekte über die Schmelztiefe hinaus auszuheilen bzw. zu annealen.
  • Demgemäß gibt es einen Bedarf zum Ausheilen bzw. Annealen von dünnen Halbleiterwafern, die eine effiziente Dotiermittelaktivierung auf einer Seite des Wafers ohne Schmelzen ermöglicht, ohne nachteilige Wärmeeffekte auf der anderen Seite des Wafers zu bewirken.
  • ZUSAMMENFASSUNG
  • Diese Offenbarung richtet sich auf Verfahren zum Ausheilen bzw. Annealing eines dünnen Halbleiterwafers, so dass Hochtemperaturausheilen bzw. -annealing auf einer Seite eines dünnen Halbleiterwafers durchgeführt werden kann, ohne die wärmeempfindlichen Merkmale oder Vorrichtungen auf der anderen Seite des Wafers (oder eingebettet in den Wafer) zu beschädigen bzw. zu zerstören oder zu überhitzen. Die Spitzentemperatur liegt unterhalb des Schmelzpunkts des Wafers, so dass keine signifikante Dotiermittelneuverteilung während des Ausheil- bzw. Annealingverfahrens auftritt. Die Verfahren können zur Aktivierung von Dotiermitteln oder Bildung von Ohmschen Kontakten bzw. leitenden Verbindungen eingesetzt werden.
  • Ein Aspekt der Offenbarung ist ein Verfahren zum Ausheilen bzw. Annealing eines Halbleiterproduktwafers mit einer Rückseite mit einem Ausheil- bzw. Annealingbereich, wobei der Produktwafer elektronische Vorrichtungsmerkmale aufweist, die sich in einem Abstand d von der Rückseite befinden und die oberhalb einer kritischen Temperatur TC beschädigt bzw. zerstört werden. Das Verfahren umfasst das Scannen eines Ausheil- bzw. Annealing-Laserstrahls über die Rückseite, um den Ausheil- bzw. Annealingbereich auszuheilen bzw. zu annealen, indem der Ausheil- bzw. Annealingbereich auf eine Ausheil- bzw. Annealingtemperatur TA gebracht wird, die geringer als die Schmelztemperatur TM des Halbleiterproduktwafers ist. Das Scannen weist eine zugehörige thermische Diffusionslänge LD auf, und das Verfahren umfasst weiterhin das Durchführen des Scannens mit einer Verweil- bzw. Haltezeit derart, dass eine thermische Diffusionslänge LD erfüllt: LD < d und wobei die elektronischen Vorrichtungsmerkmale unterhalb der kritischen Temperatur TC gehalten werden.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei der Ausheil- bzw. Annealingbereich entweder eine Ionenimplantatschicht oder eine Kontaktschicht darstellt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die Halte- bzw. Verweilzeit im Bereich von 3 Mikrosekunden bis 200 Mikrosekunden liegt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die elektronischen Vorrichtungsmerkmale Metall umfassen und wobei die kritische Temperatur TC im Bereich von etwa 600 bis etwa 900°C liegt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, weiterhin umfassend das Bilden des Halbleiterproduktwafers durch Verbinden bzw. Koppeln eines Vorrichtungswafers und eines Trägerwafers, wobei der Vorrichtungswafer die elektronischen Vorrichtungsmerkmale umfasst.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei der Ausheil- bzw. Annealing-Laserstrahl eine sichtbare Wellenlänge oder eine Infrarotwellenlänge mit einer optischen Absorptionslänge von weniger als der Dünnwaferdicke aufweist.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die elektronischen Vorrichtungsmerkmale eine CMOS-Vorrichtungsschicht aufweisen.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die elektronischen Vorrichtungsmerkmale eine Halbleiterleistungsvorrichtungsschicht aufweisen.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, weiterhin umfassend das Durchführen multipler Scans bzw. Vielfachscans eines gleichen Abschnitts auf der Rückseite, wobei zeitlich angrenzende Scans hinsichtlich der Zeit durch ein Zeitintervall τ voneinander getrennt sind, wobei 1 Millisekunde ≤ τ ≤ 10 Sekunden.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die Anzahl der multiplen Scans 10 oder weniger beträgt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei 5 μm ≤ d ≤ 150 μm.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Aluminium hergestellt sind und eine Verweil- bzw. Haltezeit bzw. Dwell-Zeit td im Bereich von etwa 3 Mikrosekunden bis etwa 20 Mikrosekunden beträgt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei 5 μm ≤ d ≤ 150 μm, die elektrischen Vorrichtungsmerkmale aus Kupfer hergestellt sind und die Verweil- bzw. Haltezeit bzw. Dwell-Zeit td im Bereich von etwa 15 Mikrosekunden bis etwa 100 Mikrosekunden liegt.
  • Ein weiterer Aspekt der Offenbarung ist ein Verfahren zum Ausheilen bzw. Annealing eines Produktwafers. Das Verfahren umfasst das Bilden eines Produktwafers durch Bilden einer Schutzstruktur über eine Vorderseite eines Vorrichtungswafers bzw. Bauelmentwafers mit einer Rückseite und einer Dicke d zwischen 5 μm und 150 μm, wobei die Vorderseite elektronische Vorrichtungsmerkmale bzw. Bauelementmerkmale aufweist, die, wenn sie über eine kritische Temperatur TC hinaus erhitzt werden, beschädigt bzw. zerstört werden. Das Verfahren umfasst das Bilden eines Ausheil- bzw. Annealingbereichs in oder auf der Rückseite des Vorrichtungswafers bzw. Bauelementwafers. Das Verfahren umfasst ebenfalls das Scannen eines Ausheil- bzw. Annealing-Laserstrahls über die Rückseite, um ein Ausheilen bzw. Annealing ohne Schmelzen des Ausheil- bzw. Annealingbereichs durchzuführen, wobei das Scannen mit einer Verweil- bzw. Haltezeit td durchgeführt wird, die eine thermische Diffusionslänge LD < d definiert und wobei die elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale bzw. Baugruppenmerkmale bei einer Temperatur unterhalb der kritischen Temperatur TC aufrechterhalten werden.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei der Ausheil- bzw. Annealingbereich entweder eine Ionenimplantat-dotierte Schicht, gebildet in der Rückseite, oder eine Kontaktschicht, gebildet auf der Rückseite, darstellt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, weiterhin umfassend das Durchführen von multiplen Scans bzw. Vielfachscans eines selben bzw. gleichen Abschnitts der Rückseite, wobei zeitlich angrenzende Scans durch ein Zeitintervall τ getrennt sind und wobei 1 Millisekunde ≤ τ ≤ 10 Sekunden.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die Anzahl der multiplen Scans 10 oder weniger beträgt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die Schutzstruktur einen Trägerwafer umfasst.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die Schutzstruktur aus einer einzelnen Schutzschicht besteht.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die elektronischen Vorrichtungsmerkmale mindestens eines von: eine Metall- oder eine CMOS-Schicht aufweisen.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die elektronischen Vorrichtungsmerkmale eine Halbleiterleistungsvorrichtungsschicht aufweisen.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei die Verweil- bzw. Haltezeit bzw. Dwell-Zeit td im Bereich von 3 Mikrosekunden bis 200 Mikrosekunden liegt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, weiterhin umfassend das Auswählen der Verweil- bzw. Haltezeit td, die weniger sein soll als eine maximale Halte- bzw. Verweilzeit tdm, definiert durch tdm = d2/Deff, wobei Deff die effektive thermische Diffusivität des Vorrichtungswafers bzw. Bauelementwafers darstellt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei der Ausheil- bzw. Annealing-Laserstrahl eine sichtbare Wellenlänge oder eine Infrarotwellenlänge mit einer optischen Absorptionslänge von weniger als der Dicke des dünnen Wafers aufweist.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Aluminium hergestellt sind und wobei die Verweil- bzw. Haltezeit td zwischen etwa 3 Mikrosekunden und etwa 20 Mikrosekunden liegt.
  • Ein weiterer Aspekt der Offenbarung ist das oben offenbarte Verfahren, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale bzw. elektrischen Bauelementmerkmale aus Kupfer hergestellt sind und wobei die Verweil- bzw. Haltezeit bzw. Dwell-Zeit td zwischen etwa 15 Mikrosekunden und etwa 100 Mikrosekunden liegt.
  • Sämtliche hier zitierten Literaturstellen sollen durch Bezugnahme hier einbezogen sein.
  • Die Ansprüche, die nachfolgend dargestellt sind, sollen in die detaillierte Beschreibung einbezogen sein und stellen einen Teil dieser dar.
  • Bei der hier vorgelegten Diskussion wird „d” austauschbar sowohl für „Abstand” als auch für „Dicke” verwendet, da diese zwei Konzepte eng in Zusammenhang stehen, wie dies der Fachmann im Stand der Technik verstehen wird. In einigen Fällen ist der Abstand d die Waferdicke, während allgemeiner der Abstand d den Abstand, der von der Waferrückseite zu den elektronischen Vorrichtungsmerkmalen bzw. Bauelementmerkmalen gemessen wird, darstellt, der ebenfalls derselbe wie die Waferdicke sein kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Figuren 1A bis 1C sind verschiedene Ansichten von beispielhaften Produktwafern, die einem Laserausheilen bzw. -annealing unter Verwendung der Laserausheil- bzw. -annealingsysteme und -verfahren der vorliegenden Offenbarung ausgesetzt sein können;
  • die 2A bis 2D sind Seitenansichten von vier verschiedenen beispielhaften Produktwafern und umfassen jeweilige Schnittansichten im Detail der beispielhaften Produktwafer;
  • 3 ist eine schematische Darstellung einer beispielhaften Laserausheil- bzw. -annealingvorrichtung, die zur Durchführung der hier offenbarten Ausheil- bzw. Annealingverfahren geeignet ist;
  • 4 ist eine graphische Darstellung der Temperatur (°C) gegen die Zeit, die die Verfahrensfenster für vier verschiedene Ausheil- bzw. Annealingverfahren zeigt, einschließlich der hier offenbarten Ausheil- bzw. Annealingverfahren;
  • 5 ist eine graphische Darstellung der Temperatur gegen die Tiefe in einem dünnen Siliziumwafer und vergleicht die Tiefentemperaturprofile über den Produktwafer für vier verschiedene Ausheil- bzw. Annealingtechniken;
  • Die 6A und 6B sind graphische Darstellungen der Borkonzentration (cm–3) gegen die Tiefe (nm) und veranschaulichen, wie ein Schmelzausheil- bzw. -annealingverfahren wesentliche Dotiermitteldiffusion und eine wesentliche Änderung im Dotiermittelprofil bewirken (6A), verglichen mit Ausheil- bzw. Annealingverfahren ohne Schmelzen, wie hier offenbart (6B);
  • 7 ist eine graphische Darstellung der Temperatur gegen die Zeit und zeigt beispielhafte Temperaturprofile für einen Punkt auf der Rückseite eines Produktwafers und an der Stelle der elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale;
  • 8 stellt die Temperatur TB gegen die Verweil- bzw. Haltezeit td für zwei Produktwafer einer Dicke d1 und d2 dar, wobei d1 < d2 ist und zeigt, wie für eine vorgegebene Waferdicke die Verweil- bzw. Haltezeit td unterhalb einer maximalen Verweil- bzw. Haltezeit tdm sein muss, um sicherzustellen, dass TB < TC;
  • 9 ist eine graphische Darstellung der Verweil- bzw. Haltezeit td gegen die Waferdicke d und zeigt die Grenzen der Verweil- bzw. Haltezeit für eine vorgegebene Substratdicke, wie angegeben im schraffierten Bereich der graphischen Darstellung;
  • 10 ist eine graphische Darstellung der Temperatur gegen die Zeit und veranschaulicht eine Reihe von N typischen Temperaturprofilen für einen vorgegebenen Punkt auf dem Wafer in Zusammenhang mit der Durchführung multipler (N) Scans des Ausheil- bzw. Annealing-Laserstrahls;
  • 11A ist eine graphische Darstellung des Leckstroms (beliebige Einheit, a. u.) gegen die Anzahl von Ausheil- bzw. Annealingscans und veranschaulicht eine Reduktion des Leckstroms mit der Anzahl von Scans, was eine Zunahme des Defektausheilens bzw. -annealings mit multiplen/aufeinanderfolgenden Ausheil- bzw. Annealingscans angibt; und
  • 11B ist eine graphische Darstellung des Flächenwiderstands RS (Ohm) gegen die Anzahl der Ausheil- bzw. Annealingscans und veranschaulicht, wie der Flächenwiderstand mit einer steigenden Anzahl von Scans abnimmt, was eine erhöhte Dotiermittelaktivierung angibt.
  • DETAILLIERTE BESCHREIBUNG
  • Nunmehr wird im Detail auf Ausführungsformen der Offenbarung Bezug genommen, wovon Beispiele in den beigefügten Zeichnungen veranschaulicht sind. Wo immer möglich, werden dieselben oder gleiche Bezugszeichen und Symbole durchweg in den Zeichnungen verwendet, um auf die gleichen oder ähnliche Teile zu verweisen.
  • Die Herstellung von bestimmten Typen von Halbleitervorrichtungen bzw. Halbleiterbauelementen, wie Bildsensoren und Hochleistungsvorrichtungen bzw. Hochleistungsbauelementen, umfassen die Verwendung von relativ dünnen Halbleiterwafern. 1A ist eine beispielhafte Seitenansicht eines Produktwafers 10 mit einer Oberseite 21, die eine obere Oberfläche 22 definiert, und eine Rückseite 23, die eine rückwärtige Oberfläche 24 definiert. Der Produktwafer 10 von 1A kann als umgedreht angesehen werden, da die „Oberseite” 21 in der Fig. nach unten zeigt.
  • 1B veranschaulicht die Bildung eines beispielhaften Produktwafers 10, gebildet dadurch, dass ein Vorrichtungswafer bzw. Bauelementwafer 10a und ein Trägerwafer 10b verbunden bzw. gekoppelt werden. Der Vorrichtungswafer bzw. Bauelementwafer 10a weist eine Vorderseite 12a auf, in der elektronische Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 gebildet sind, die demgemäß als die Vorrichtungsseite bzw. Bauelementseite bezeichnet wird. Der Vorrichtungswafer bzw. Bauelementwafer 10a umfasst ebenfalls eine Rückseite 14a, die entgegengesetzt zur Vorderseite (Vorrichtungsseite) 12a ist. Der Trägerwafer 10b weist eine Vorderseite 12b auf, auf der eine Oxidschicht 15 gebildet ist. Der resultierende Wafer 10, hier bezeichnet als Produktwafer, wird gebildet, indem die Vorrichtungsseite 12a des Vorrichtungswafers bzw. Bauelementwafers 10a mit der Vorderseite 12b des Trägerwafers 10b verbunden bzw. gekoppelt wird. Die Oxidschicht 15 dient als Bindungsschicht, die die zwei Wafer 10a, 10b verbindet. Somit wird die Vorderseite 12b des Trägerwafers 10b auch als die Bindungsseite bezeichnet. Ein beispielhafter Vorrichtungswafer bzw. Bauelementwafer 10a wird aus einem Siliziumsubstrat gebildet.
  • Der resultierende Produktwafer 10 ist in 1C gezeigt. Zu diesem Zeitpunkt wird der Vorrichtungswafer bzw. Bauelementwafer 10a von der Rückseite 14a abgeschliffen, um die Dicke des Vorrichtungswafers bzw. Bauelementwafers 10a von etwa 750 μm auf eine Dicke d im Bereich von etwa 5 μm bis etwa 150 μm zu reduzieren, wie in der Vergrößerung von 1C gezeigt. Die Oxidschicht 15 und der Trägerwafer 10b definieren eine Schutzstruktur auf der Oberseite 21, die dazu dient, die elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 zu schützen, die nun in den Produktwafer 10 eingebettet sind.
  • 2A ist ähnlich zu 1C und umfasst eine Ansicht, die eine detailliertere vergrößerte Schnittansicht einer beispielhaften CMOS-Vorrichtungsstruktur 30 des Produktwafers 10 zeigt. Die beispielhafte CMOS-Vorrichtungsstruktur 30 liegt in Form eines CMOS-Sensors vor. Der Trägerwafer 10b mit der Oxidschicht 15 (die typischerweise mehrere μm dick ist) trägt bzw. hält bzw. stützt den Vorrichtungswafer bzw. Bauelementwafer 10a, der wärmeempfindliche elektronische Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 umfasst. Hier bedeutet der Begriff „wärmeempfindlich”, dass elektronische Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 beschädigt bzw. zerstört werden können, wenn sie über eine kritische Temperatur TC hinaus erhitzt werden.
  • Ein Beispiel von wärmeempfindlichen elektronischen Vorrichtungsmerkmalen bzw. Bauelementmerkmalen 34 umfasst Metallisierungselemente, die in 2A in Kontakt mit einer angrenzenden CMOS-Vorrichtungsschicht bzw. Bauelementschicht 40 gezeigt sind. Die CMOS-Vorrichtungsschicht bzw. Bauelementschicht 40 ist wiederum vom dünn gemachten Vorrichtungswafer bzw. Bauelementwafer 10a gestützt, der eine Dicke d im Bereich von etwa 5 μm bis 50 μm aufweist. In einem weiteren Beispiel einer Leistungsvorrichtung liegt die Dicke d im Bereich von etwa 30 μm bis etwa 150 μm.
  • In einem Beispiel wird eine dünne Ionenimplantatschicht 44, die laserausgeheilt bzw. laserannealt werden muss, im ausgedünnten Vorrichtungswafer bzw. Bauelementwafer 10a, angrenzend an dessen Rückseite 14a, die die Oberfläche 24 definiert, gebildet. Die Ionenimplantatschicht 44 umfasst Dotiermittel, die verwendet werden, um Verbindungen zu bilden, um den Leckstrom zu reduzieren oder den Kontaktwiderstand abzusenken. Beispielhafte Dotiermittel für Silizium sind Arsen, Phosphor, Bor, Indium, Antimon, etc. Thermisches Ausheilen bzw. Annealing ist erforderlich, um Implantatbeschädigungen bzw. -zerstörungen zu reparieren und die Dotiermittel zu aktivieren. Dieses Verfahren wird als rückseitige Verbindungsaktivierung bezeichnet.
  • 2B ist ähnlich zu 2A und umfasst eine Kontaktschicht 54 oben auf der Ionenimplantatschicht 44. Das Ausheilen bzw. Annealing der Kontaktschicht 54 resultiert in der Legierung der Kontaktschicht 54 mit einem Siliziumsubstrat, um einen Ohmschen Kontakt bzw. leitende Verbindung zu bilden und wird als rückseitiges Kontaktausheilen bzw. -annealing bezeichnet. Die Kontaktschicht 54 besteht typischerweise aus Dünnfilmmetallstapeln. Beispielhafte Metalle, die verwendet werden, um die Kontaktschicht 54 zu bilden, umfassen Ti, Ni, Co, W, Al, Cu, Au, Pt, etc. Ein Laserausheilen bzw. -annealing der Kontaktschicht 54 kann verwendet werden, um ein Metallsilizid zu bilden und den Kontaktwiderstand der Kontaktschicht 54 abzusenken.
  • Das Ausheilen bzw. Annealing der Kontaktschicht 54 kann auch dazu beitragen, die dotierte Ionenimplantatschicht 44 unterhalb der Kontaktschicht 54 zu aktivieren. Jedoch kann die maximale Ausheil- bzw. Annealingtemperatur in diesem Fall durch die Siliziddegeneration bzw. den Silizidabbau oder die Beschädigung bzw. Zerstörung des Metallfilmstapels bzw. der Metallfilmschichtung begrenzt sein, und daher kann die Dotiermittelaktivierung nicht so optimiert werden, wie in der Konfiguration des Produktwafers 10 von 2A. Eine Alternative ist, ein Laserausheilen bzw. -annealing zweimal einzusetzen (vor und nach Abscheidung der Kontaktschicht 54), um die Dotiermittelaktivierung und Kontaktbildung separat zu optimieren.
  • 2C ist ähnlich zu 2A, außer dass der Produktwafer 10 nicht durch Ankoppeln des Vorrichtungswafers bzw. Bauelementwafers 10a an den Trägerwafer 10b gebildet wird. Stattdessen wird der Vorrichtungswafer bzw. Bauelementwafer 10a mit einer Schutzschicht 19 versehen, die die elektronischen Vorrichtungsstrukturen bzw. Bauelementstrukturen 34, angrenzend an die Vorderseite 12a des Vorrichtungswafers bzw. Bauelementwafers 10a, bedeckt, um die Oberseite 21 des Produktwafers 10 zu bilden. 2D ist genauso wie 2C, außer dass diese die Kontaktschicht 54 umfasst, die ähnlich zu der in 2B gezeigten ist. Die Schutzschicht 19 wird beispielsweise verwendet, um die Beschädigung der elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 zu vermeiden, wenn der Produktwafer 10 unter Verwendung einer Einspannvorrichtung 110 (siehe 3) gehalten wird. Beispiele der Schutzschichten 19 umfassen Siliziumdioxid und -nitrid. Somit besteht in einem Beispiel eine Schutzstruktur 17 aus der Schutzschicht 19.
  • In der beispielhaften CMOS-Vorrichtungsstruktur bzw. Bauelementstruktur 30 befinden sich die elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 des Vorrichtungswafers bzw. Bauelementwafers 10a etwa 5 μm bis etwa 150 μm entfernt von der Rückseite 14a des Vorrichtungswafers bzw. Bauelementwafers 10a, der in der Regel nicht gemustert ist. Somit definiert in einem Beispiel die Rückseite 14a des Vorrichtungswafers bzw. Bauelementwafers 10a eine flache und nicht mit Mustern versehene rückseitige Fläche 24 des Produktwafers 10, die eine gute Ausheil- bzw. Annealingoberfläche darstellt.
  • Die 2A bis 2D zeigen jeweils einen Ausheil- bzw. Annealing-Laserstrahl 80, der über die Rückseite 23 des Produktwafers 10 scannt, wobei das thermische Laserausheilen bzw. -annealing ohne Schmelzen gemäß der Offenbarung durchgeführt wird. Die Rückseite 23 des Produktwafers 10 umfasst einen Ausheil- bzw. Annealingbereich, wie eine Ionenimplantatschicht 44 oder Kontaktschicht 54, während sich die wärmeempfindlichen elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 in einem Abstand d entfernt von der Rückseite 14a des Vorrichtungswafers bzw. Bauelementwafers 10a befinden. Der Ausheil- bzw. Annealingbereich muss in einer Art und Weise ausgeheilt bzw. annealt werden, der die wärmeempfindlichen elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 nicht beschädigt, die sich in einem Abstand d entfernt befinden, wobei in einem Beispiel d zwischen 5 μm und 150 μm beträgt.
  • 3 veranschaulicht ein beispielhaftes Laserausheil- bzw. -annealingsystem 100, das verwendet werden kann, um die hier offenbarten Laserausheil- bzw. -annealingverfahren ohne Schmelzen durchzuführen. Die beispielhaften Laserausheil- bzw. -annealingsysteme 100, die verwendet werden können, um die hier offenbarten thermischen Laserausheil- bzw. -annealingverfahren ohne Schmelzen durchzuführen, sind in der US-Provisional-Patentanmeldung Serien-Nr. 61/658,086 offenbart mit dem Titel „Laser annealing systems and methods with ultra-short dwell times”. Mit Bezug auf 3 umfasst das Laserausheil- bzw. -annealingsystem 100 ein Scanlasersystem 150 sowie eine Einspannvorrichtung 110, die den Produktwafer 10 hält. In einem Beispiel ist die Einspannvorrichtung 110 gekühlt. Ebenfalls in einem Beispiel ist die Einspannvorrichtung 110 beweglich.
  • Das Scanlasersystem 150 umfasst einen Laser 151, der einen anfänglichen Laserstrahl 80' entlang einer ersten Achse A1 in Richtung eines Scanspiegels 162 erzeugt, der mit einem Spiegelantrieb 164 betriebsbereit verbunden ist. Das Scanlasersystem 150 umfasst eine Fokuslinse 166, orientiert entlang einer zweiten Achse A2, die im Allgemeinen in einem rechten Winkel zur ersten Achse A1 ist. Die zweite Achse A2 schneidet die erste Achse A1 beim Scanspiegel 162 und schneidet die Rückseite 23 des Produktwafers 10 ebenfalls in einem im Wesentlichen rechten Winkel. Die Fokuslinse 166 weist eine nummerische Blende bzw. numerische Apertur NA (numerical aperture) auf. In einem Beispiel erzeugt der Laser 151 Infrarotlicht, so dass der Ausheil- bzw. Annealing-Laserstrahl 80 eine Infrarotwellenlänge aufweist.
  • In einem weiteren Beispiel erzeugt der Laser 151 sichtbares Licht 80', so dass der Ausheil- bzw. Annealing-Laserstrahl 80 eine sichtbare Wellenlänge aufweist. Eine sichtbare Wellenlänge für das Licht 80' ist für sehr dünne Substrate (z. B. d < 30 μm) aufgrund der kürzeren optischen Absorptionstiefe bevorzugt. Im Allgemeinen ist es für die optische Absorptionstiefe erwünscht, dass sie kleiner ist als die Dicke des dünnen Wafers.
  • Ein Kollimator 168 ist angrenzend an den Laser 151 gezeigt und nimmt das divergente Laserlicht 80' vom Laser 151 auf und kollimiert dieses. Das kollimierte Laserlicht 80' wird durch den Scanspiegel 182 zur Fokuslinse 166 reflektiert, die den kollimierten Laserstrahl 80' fokussiert, um einen fokussierten Ausheil- bzw. Annealing-Laserstrahl 80 zu bilden. Der fokussierte Ausheil- bzw. Annealing-Laserstrahl 80 bildet wiederum ein Linienbild 82 auf der Rückseite 23 des Produktwafers 10. Die Bewegung des Scanspiegels 162 bewirkt, dass der Ausheil- bzw. Annealing-Laserstrahl 80 und das Linienbild 82 sich schnell über die Rückseite 23 des Produktwafers 10 bewegen, wie mit Pfeil AR2 angegeben. In einem Beispiel umfasst der Ausheil- bzw. Annealing-Laserstrahl 80 eine sichtbare Wellenlänge.
  • Der Abstand von der Rückseite 23 des Produktwafers 10 zur Fokuslinse 166 ist DW. Ein beispielhafter Abstand DW beträgt etwa 1 Meter und eine beispielhafte NA beträgt etwa 0,15. Der Spiegelantrieb 164 dient dazu, den Scanspiegel 162 anzutreiben, z. B. um den Scanspiegel 162 sich schnell über einen ausgewählten Winkelbereich zu drehen, so dass der Ausheil- bzw. Annealing-Laserstrahl 80 und das Linienbild 82 über einen entsprechend ausgewählten Winkelbereich, der in 3 als θ bezeichnet ist, scannen können. In einem Beispiel ist der Winkelbereich θ so ausgewählt, dass das Linienbild 82 über die Rückseite 23 des Produktwafers 10 von einer Kante des Produktwafers 10 zur entgegengesetzten Kante bei dem breitesten Teil des Produktwafers 10 scannen kann.
  • In einem Beispiel streicht der Ausheil- bzw. Annealing-Laserstrahl 80 in einfacher Weise von einer Seite zur anderen, während zwischen den Scans der Produktwafer 10 quer zur Scanrichtung verschoben wird (z. B. durch Bewegen der Einspannvorrichtung 110, wie mit dem gestrichelten Pfeil AR3 angegeben), so dass das Linienbild 82 verschiedene Abschnitte der Rückseite 23 des Produktwafers 10 bei jedem Scan aussetzt (bestrahlt) oder zumindest einen neuen Abschnitt des Produktwafers 10 bei angrenzenden Scans abdeckt (d. h. es kann eine bestimmte Überlappung von angrenzenden Scans geben). Im Allgemeinen ist die Einspannvorrichtung 110 in drei Dimensionen beweglich und wird ebenfalls in irgendeiner Richtung, wie notwendig, gedreht. In einem Beispiel scannt der Ausheil- bzw. Annealing-Laserstrahl 80 zumindest einen Abschnitt der Rückseite 23 des Produktwafers 10.
  • Die Ausheil- bzw. Annealingtemperatur wird durch die Laserleistung und die Ausheil- bzw. Annealingzeit gesteuert bzw. kontrolliert. Die Ausheil- bzw. Annealingzeit wird definiert durch die Verweil- bzw. Haltezeit bzw. Dwell-Zeit, die das Verhältnis der Laserstrahlbreite (oder Linienbildbreite) zur Scangeschwindigkeit darstellt. Eine typische Laserstrahlbreite reicht von mehreren μm zu wenigen Hundert μm und eine typische Scangeschwindigkeit reicht von 0,1 bis 5 m/sec.
  • Die Ausheil- bzw. Annealingbedingungen des Produktwafers 10 sind derart, dass die Vorrichtungsseite 12a des Produktwafers 10 bei relativ niedrigen Temperaturen und insbesondere unterhalb der kritischen Temperatur TC, die mit den elektronischen Vorrichtungsmerkmalen bzw. Bauelementmerkmalen 34 in Zusammenhang steht, bleiben muss. Die kritische Temperatur TC ist diejenige Temperatur, oberhalb derer die elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 beschädigt bzw. zerstört werden. Somit wird das Ausheil- bzw. Annealingverfahren derart durchgeführt, dass die elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 unterhalb der kritischen Temperatur TC bleiben, um die endgültige Funktionalität der Vorrichtung zu schützen. Die maximale Temperatur auf der Vorrichtungsseite 12a wird durch die speziellen elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 bestimmt. Für Metalle, die für die elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34, wie Verbindungen, verwendet werden, beträgt die kritische Temperatur TC etwa 900°C für Kupfer und 600°C für Aluminium. Für Vorrichtungen, enthaltend Silizid, kann die kritische Temperatur TC auch durch die thermische Stabilität des Silizidmaterials beschränkt sein.
  • Die Beschränkung, dass elektronische Vorrichtungsmerkmale bzw. Bauelementmerkmale 34, die auf der Vorrichtungsseite 12a gebildet sind, unterhalb einer kritischen Temperatur TC bleiben müssen, führt zu der Anforderung, dass die thermische Laserausheil- bzw. -annealingzeit kurz genug ist, um zu verhindern, dass die Vorrichtungsoberfläche zu heiß wird. Dies bedeutet, dass die thermische Ausheil- bzw. Annealingzeit (Verweil- bzw. Haltezeit) derart sein muss, dass die entsprechende thermische Diffusionslänge LD kleiner ist als die Dicke d des Vorrichtungswafers 10a (d. h. LD < d).
  • 4 ist eine graphische Darstellung der Temperatur (°C) gegen die Zeit und veranschaulicht die Temperatur-Zeit-Verfahrensfenster für verschiedene Ausheil- bzw. Annealingtechniken. 4 umfasst vier verschiedene Fenster, bezeichnet mit A bis D. Herkömmliche schnelle thermische Verarbeitung (rapid thermal processing, RTP) ist durch Fenster A dargestellt und arbeitet bei Zeitskalen im Bereich von Sekunden bis Minuten bei Temperaturen bis zu 1.200°C. Die Millisekundenlaser- und Blitzlampenausheil- bzw. -annealingverfahren sind durch Fenster B repräsentiert und weisen Ausheil- bzw. Annealingzeiten im Bereich von Hunderten von Mikrosekunden bis mehrere zehn Millisekunden und Temperaturen nahe der Siliziumschmelztemperatur TM = 1.412°C auf. Das gepulste Laserschmelzverfahren wird repräsentiert durch Fenster D und wird bei Zeitskalen von 10 Nanosekunden bis 1 Mikrosekunde betrieben mit einer Spitzentemperatur oberhalb der Siliziumschmelztemperatur TM.
  • In 4 steht das Fenster C in Zusammenhang mit den thermischen Subschmelz-Laserausheil- bzw. -annealingverfahren mit kurzer Verweilzeit, die hier offenbart sind, die bei Ausheil- bzw. Annealingzeiten arbeiten, die von mehreren bis wenigen hundert Mikrosekunden reichen und per Definition bei Temperaturen unterhalb der Siliziumschmelztemperatur TM arbeiten. Somit veranschaulicht 4, wie das thermische Subschmelz-Laserausheil- bzw. -annealingfenster mit kurzer Verweilzeit C des thermischen Ausheil- bzw. Annealingtemperatur-Zeit-Verfahrensraums sich von den Verfahrensfenstern anderer Typen von herkömmlichem Ausheilen bzw. Annealing unterscheidet. Ein beispielhafter Bereich von Ausheil- bzw. Annealingzeiten für Fenster C beträgt 3 Mikrosekunden bis 200 Mikrosekunden.
  • 5 ist eine graphische Darstellung der Temperatur gegen die Tiefe in einem dünnen Siliziumwafer und vergleicht die Tiefentemperaturprofile über einen dünnen Siliziumwafer für die obigen vier verschiedenen Ausheil- bzw. Annealingtechniken. Die Waferdicke d liegt im Bereich von 5 bis 200 μm. Für RTA (Kurve A) bleibt die Temperatur über das gesamte Substrat flach aufgrund der großen thermischen Diffusionslänge LD in Zusammenhang mit den langen Ausheil- bzw. Annealingzeiten (d. h. LD >> d).
  • Für Millisekundenlaser- oder Blitzlampenausheil- bzw. -annealingverfahren (Kurve B) nimmt die Temperatur mit der Tiefe d im Wafer ab. Aber die Abnahmerate ist zu langsam und folglich kann die Temperatur auf der anderen Seite des Wafers nach wie vor die Beschädigungsgrenztemperatur TC übersteigen (d. h. LD > d).
  • Für Nanosekunden gepulstes Schmelzlaserausheilen bzw. -annealing (Kurve D) nimmt die Temperatur nahe der ausgesetzten Oberfläche schnell ab, und es gibt keine Wärmepenetration zur anderen Seite des Wafers. Jedoch ist die Wärmepenetration zu oberflächlich, um die Verbindungen, die tiefer als einen halben Mikrometer sind, auszuheilen bzw. zu annealen (d. h. LD << d).
  • Für Subschmelzlaserausheilen bzw. -annealing mit kurzer Verweilzeit, wie hier offenbart (Kurve C), fällt die Temperatur schnell genug ab, um die nicht ausgesetzte Seite des Wafers kühl zu halten, während die Wärmepenetration nach wie vor groß genug ist, um tiefliegende Verbindungen auszuheilen bzw. zu annealen (d. h. LD < d).
  • Die 6A und 6B sind graphische Darstellungen der Borkonzentration (cm–3) gegen die Tiefe (nm) in einem Siliziumwafer, der mit Bor dotiert ist. 6A umfasst zwei Kurven: Kurve C0 zeigt die Dotiermittelneuverteilung ohne Ausheilen bzw. Annealing (d. h. vor dem Ausheilen bzw. Annealing) und Kurve CM zeigt die Dotiermittelverteilung nach einem Laserschmelzausheilen bzw. -annealing. Das Verbindungsprofil wird durch die Schmelztiefe bestimmt. Die Schmelzausheil- bzw. -annealingkurve CM zeigt ein kastenähnliches Dotiermittelneuverteilungsprofil aufgrund der schnellen Dotiermitteldiffusion, die auftritt, wenn das Silizium sich im flüssigen Zustand befindet. Die Diffusion hört bei der Flüssig-Fest-Grenze auf und führt zu dem abrupten kastenähnlichen Profil. Ein Vorteil dieses Ansatzes ist, dass eine größere Menge an Dotiermittelaktivierung und geringerer elektrischer Widerstand bereitgestellt werden. Jedoch ist der Nachteil, dass dieses bewirkt, dass die Dotiermittel in der Schmelzzone neu verteilt werden und daher nicht für Fälle eingesetzt werden können, wo präzise Dotiermittelprofile aufrechterhalten werden müssen oder für multiple Verbindungen, wo ein Vermischen von verschiedenen Dotiermitteln unerwünscht ist. Weiterhin ist die Aktivierung von Dotiermitteln auf den Schmelzbereich begrenzt und daher werden die Dotiermittel außerhalb des Schmelzbereichs nicht effektiv aktiviert.
  • 6B umfasst die Kurve C0 genauso wie die Kurve CS in Zusammenhang mit dem Laserausheilen bzw. -annealing mit kurzer Haltezeit und ohne Schmelzen, durchgeführt gemäß der vorliegenden Offenbarung. Es wird aus 6B festgestellt, dass es keine wesentliche Dotiermittelneuverteilung aufgrund des Laserausheilens bzw. -annealings mit kurzer Haltezeit und ohne Schmelzen gibt. Dies ist der Fall, weil die Dotiermittel bei viel langsamerer Geschwindigkeit diffundieren, wenn der Siliziumwafer im festen Zustand bleibt. Zusätzlich können tiefliegende Verbindungen aufgrund der größeren thermischen Diffusionslänge ebenfalls aktiviert werden.
  • 7 ist eine graphische Darstellung der Temperatur gegen die Zeit und zeigt ein typisches zeitliches Temperaturprofil in Zusammenhang mit dem Laserausheilen bzw. -annealing mit kurzer Haltezeit und ohne Schmelzen. Für die Dotiermittelaktivierung im Silizium reicht die typische Spitzenausheil- bzw. -annealingtemperatur TA bei der oberen Oberfläche 22 des Produktwafers 10 von 950 bis 1.350°C, wie in Kurve CA gezeigt. Die Verweil- bzw. Haltezeit wird ausgewählt, um sicherzustellen, dass die maximale Boden- bzw. Unterkantentemperatur TB bei der Position von (überdeckten) elektronischen Vorrichtungsmerkmalen 34 unterhalb der Beschädigungsgrenztemperatur (d. h. kritischen Temperatur) TC gehalten wird, wie in Kurve CB gezeigt. Für Metallsilizidkontaktanwendungen kann eine niedrigere Ausheil- bzw. Annealingtemperatur TA verwendet werden, z. B. 600 bis 1.000°C.
  • 8 stellt die Bodentemperatur TB gegen die Halte- bzw. Verweilzeit td für zwei Wafer der Dicken d1 und d2 dar, wobei d1 < d2. Für eine vorgegebene Waferdicke muss die Verweil- bzw. Haltezeit td unterhalb einer kritischen oder maximalen Haltezeit tdm sein, um sicherzustellen, dass TB < TC. Die maximale Haltezeit tdm hängt von der Waferdicke ab. Je dünner der Wafer, desto kleiner ist die notwendige Halte- bzw. Verweilzeit. Für die Kurve in Zusammenhang mit der Waferdicke d1 ist eine maximale Haltezeit tdm1 gezeigt und für die Kurve in Zusammenhang mit der Waferdicke d2 ist eine maximale Haltezeit tdm2 gezeigt.
  • 9 stellt die Halte- bzw. Verweilzeit gegen die Waferdicke d, basierend auf Simulationen, dar. Die Beziehung folgt grob einem quadratischen Gesetz, das mit der Tatsache in Übereinstimmung steht, dass sich die thermische Diffusionslänge mit der Quadratwurzel der Zeit vergrößert. Der schraffierte Bereich der graphischen Darstellung entspricht dem Bereich des td-d-Verfahrensfensters, wo eine Vorrichtungsbeschädigung auftreten würden. Simulationen zeigen, dass für eine Waferdicke von d = 40 μm eine Verweil- bzw. Haltezeit td von weniger als etwa 70 Mikrosekunden benötigt wird, wenn man annimmt, dass die kritische Temperatur TC durch Beschädigung der Aluminiummetallisierung begrenzt wird. In ähnlicher Weise muss die Verweilzeit td für eine Waferdicke von d = 20 μm weniger als etwa 20 Mikrosekunden betragen.
  • In einem Beispiel, wo d von 10 μm bis 20 μm reicht, liegt eine beispielhafte Halte- bzw. Verweilzeit für elektronische Aluminiumvorrichtungsmerkmale bzw. Aluminiumbauelementmerkmale 34 im Bereich von etwa 3 Mikrosekunden bis etwa 20 Mikrosekunden und für elektronische Kupfervorrichtungsmerkmale bzw. Kupferbauelementmerkmale 34 von etwa 15 Mikrosekunden bis etwa 100 Mikrosekunden.
  • In erster Näherung kann die maximale Halte- bzw. Verweilzeit tdm abgeschätzt werden durch tdm ≈ η·d2/Deff wobei d die Waferdicke ist, Deff ist die effektive thermische Diffusivität des Substratfilmstapels bzw -schichtung und η ist eine Funktion der Beschädigungstemperatur und ist in der Regel in der Größenordnung von 1. In einer beispielhaften Ausführungsform, wo die Beschädigung der Aluminiummetallisierung der Begrenzungsfaktor ist, ist die maximale Halte- bzw. Verweilzeit etwa tdm = d2/Deff und die Halte- bzw. Verweilzeit td wird ausgewählt, um kleiner als diese ungefähre Halte- bzw. Verweilzeit zu sein. In Fällen, wo die Beschädigung einer Kupfermetallisierung der begrenzende Faktor ist, kann die maximale Halte- bzw. Verweilzeit tdm viel kürzer sein, typischerweise um den Faktor 5.
  • Eine der Schlüsselanforderungen für ein Verbindungsausheilen bzw. -annealing ist die Fähigkeit, Beschädigungen zu entfernen, die mit der gesamten thermischen Zielvorgabe des Ausheil- bzw. Annealingverfahrens in Zusammenhang steht. Im Allgemeinen, je größer die thermische Zielvorgabe, desto besser die Fähigkeit, eine Beschädigung zu entfernen. Jedoch während das hier offenbarte Laserausheilen bzw. -annealing mit kurzer Haltezeit und Subschmelzen ein Überhitzen der elektronischen Vorrichtungsmerkmale 34 vermeiden kann, führt eine reduzierte Halte- bzw. Verweilzeit ebenfalls zu kleineren thermischen Zielvorgaben, die zu einem Kompromiss beim Ausheilen bzw. Annealing von Defekten führen können.
  • Somit umfasst ein beispielhaftes Ausheil- bzw. Annealingverfahren entweder das Scannen desselben Bereichs der Rückseite 23 des Produktwafers 10 mehrere Male oder ein Erhöhen der Überlappung des Linienbilds 82 zwischen angrenzenden Scans, so dass jeder Punkt auf der Rückseite 23 des Produktwafers 10 mehrfach gescannt wird.
  • 10 ist eine graphische Darstellung der Temperatur gegen die Zeit und zeigt das typische Temperaturprofil, das einen vorgegebenen Punkt auf der Rückseite 23 des Produktwafers 10 während multipler bzw. mehrfacher (N) Scans eines Ausheil- bzw. Annealing-Laserstrahls 80 durchmacht. Das Zeitintervall T zwischen zwei aufeinanderfolgenden Scans sollte lang genug sein, damit die Restwärme vom ersten Scan vollständig abgeführt werden kann, bevor der zweite Scan beginnt. Ein beispielhafter Bereich für die Wärmeabführzeit T beträgt 1 Millisekunde ≤ T ≤ 10 Sekunden, während in einem begrenzteren Beispiel T von mehreren Millisekunden bis wenigen 100 Millisekunden reicht.
  • 11A stellt den gemessenen Verbindungsleckstrom (beliebige Einheit, arbitrary unit a. u.) gegen die Anzahl von Scans des Ausheil- bzw. Annealing-Laserstrahls 80 dar. Die Leckage ist ein Maß des Defektniveaus in einem Bereich mit wenigen Verbindungen. Wenn die Scananzahl zunimmt, nimmt die Verbindungsleckage ab, was eine Verbesserung des Defektausheilens bzw. -annealings anzeigt.
  • Ein zusätzlicher Nutzen der Verwendung multipler Subschmelzlaserscans ist der erhöhte Dotiermittelaktivierungslevel. Dies kann aus 11B ersehen werden, die den gemessenen Flächenwiderstand RS (Ohm) gegen die Anzahl von Scans des Ausheil- bzw. Annealing-Laserstrahls 80 darstellt. Eine Reduktion des elektrischen Flächenwiderstands wird beobachtet, wenn die Scananzahl zunimmt, was eine erhöhte Dotiermittelaktivierung anzeigt.
  • Es ist festzuhalten, dass ein einzelnes Subschmelzausheilen bzw. -annealing mit langer Halte- bzw. Verweilzeit bzw. Dwell-Zeit ebenfalls gute Aktivierung bereitstellen kann und verbesserte Fähigkeit zur Entfernung von Defekten aufweist. Jedoch kann die lange thermische Diffusionslänge LD zu einer Beschädigung von elektronischen Vorrichtungsmerkmalen bzw. Bauelementmerkmalen 34 führen. Die Verwendung von multiplen bzw. Vielfach-Scans mit kurzer Halte- bzw. Verweilzeit bietet eine erhöhte thermische Zielvorgabe, verglichen mit einem Einzelscanansatz, während eine thermische Diffusionslänge LD aufrechterhalten wird, die kleiner ist als die Waferdicke d. In einem Beispiel für einen multiplen Scanansatz mit kurzer Verweil- bzw. Haltezeit beträgt die Anzahl an Scans 10 oder weniger.
  • Im Prinzip kann man ebenfalls Nanosekunden-gepulstes Laserausheilen bzw. -annealing in einem Subschmelzbereich einsetzen und multiple Pulse bzw. Vielfachpulse verwenden, um die Dotiermittelaktivierung zu verbessern. Jedoch aufgrund der extrem kurzen Ausheil- bzw. Annealingdauer in Verbindung mit jedem Laserpuls wäre eine große Anzahl von Pulsen notwendig, d. h. zwischen etwa 100 und 1.000 Pulsen. Dieser Ansatz ist relativ langsam, was es problematisch macht, diesen in der Massenproduktion einzusetzen. Zusätzlich ist die Wärmepenetrationstiefe des Nanosekunden-gepulsten Laserausheilens bzw. -annealings nach wie vor auf etwa 1 μm begrenzt (wie bestimmt durch die einzelne Pulsdauer) ungeachtet der Anzahl an verwendeten Pulsen, so dass der Ansatz bei Aktivierung von tiefliegenden Verbindungen ineffektiv ist.
  • Andere Faktoren, die sich auf die Temperatur der elektronischen Vorrichtungsmerkmale 34 auswirken könnten, umfassen die Temperatur der Einspannvorrichtung 110 und den thermischen Kontaktwiderstand Wafer zu Einspannvorrichtung. Im Allgemeinen, je geringer die Einspannvorrichtungstemperatur oder der thermische Kontaktwiderstand, desto geringer ist die Temperatur der elektronischen Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 und daher umso länger die Halte- bzw. Verweilzeit oder umso höher kann die Oberseitenausheil- bzw. -annealingtemperatur sein.
  • D. h. bzw. das bedeutet, dass wenn die Einspannvorrichtungstemperatur zu niedrig ist, eine hohe thermische Belastung aufgrund der großen Temperaturdifferenz zwischen der Vorder- und Rückseite 21 und 23 des Produktwafers 10 resultieren kann. Diese Situation ist unerwünscht, weil diese eine Sliperzeugung bzw. Abgleiterzeugung und Waferverformung bzw. -wölbung oder sogar Waferbruch hervorrufen kann. Eine beispielhafte Einspannvorrichtung 110 ist sowohl mit Wärme als auch Kühlfunktionalität ausgestattet, so dass die Einspannvorrichtungstemperatur optimiert sein kann, um den Bedarf der elektronischen Vorrichtungsmerkmale 34 nach geringer Belastung mit dem Bedarf der Merkmale nach geringer Temperatur auszugleichen. Um die Wafervorderseitentemperatur effektiver einzuhalten, ist ein guter thermischer Kontakt zwischen dem Produktwafer 10 und der Einspannvorrichtung 110 erwünscht. Dies kann unter Verwendung eines Vakuums oder elektrostatischer Mittel erreicht werden. Um die Wärmeableitfähigkeit zu verbessern, können Materialien mit hoher thermischer Leitfähigkeit für die Einspannvorrichtung 110 verwendet werden. Beispielhafte Materialien für die Einspannvorrichtung 110 sind Aluminium und SiC.
  • Obwohl die Ausheil- bzw. Annealingverfahren mit kurzer Halte- bzw. Verweilzeit und ohne Schmelzen, die hier offenbart sind, besonders für das Ausheilen bzw. Annealing von dünnen Wafern geeignet sind, können die Verfahren bei Strukturen eingesetzt werden, wo ein Oberflächenausheilen bzw. -annealing notwendig ist und wo wärmeempfindliche elektronische Vorrichtungsmerkmale bzw. Bauelementmerkmale 34 in einem Abstand d von der Rückseite 23, d. h. der Seite des Produktwafers 10, auf die der Ausheil- bzw. Annealing-Laserstrahl auftrifft, eingebettet (überdeckt) sind. In Beispielen des Ausheil- bzw. Annealingverfahrens können multiple bzw. Vielfach-Subschmelzlaserscans verwendet werden, um die Dotiermittelaktivierung zu erhöhen und ein Defektausheilen bzw. -annealing zu verbessern, ohne wärmeempfindliche elektronische Vorrichtungsmerkmale 34 zu beschädigen.
  • Es ist dem Fachmann im Stand der Technik offensichtlich, dass verschiedene Modifikationen und Variationen bei der vorliegenden Offenbarung durchgeführt werden können, ohne vom Gedanken und Umfang der Erfindung abzuweichen. Somit ist es beabsichtigt, dass die vorliegende Offenbarung die Modifikationen und Variationen dieser Offenbarung abdeckt, vorausgesetzt, sie liegen im Umfang der beigefügten Ansprüche und ihrer Äquivalente.
  • Die Erfindung umfasst Aspekte, die in den nachfolgenden Sätzen offenbart sind, die Teil der Beschreibung darstellen, aber keine Ansprüche sind:
  • Sätze:
    • 1. Verfahren zum Ausheilen bzw. Annealing eines Halbleiterproduktwafers mit einer Rückseite mit einem Ausheil- bzw. Annealingbereich, wobei der Produktwafer elektronische Vorrichtungsmerkmale aufweist, die sich in einem Abstand d von der Rückseite befinden und die oberhalb einer kritischen Temperatur TC beschädigt bzw. zerstört werden, wobei das Verfahren umfasst: Scannen eines Ausheil- bzw. Annealing-Laserstrahls über die Rückseite, um den Ausheil- bzw. Annealingbereich durch Bringen des Ausheil- bzw. Annealingsbereichs bis auf eine Ausheil- bzw. Annealingtemperatur TA, die weniger als die Schmelztemperatur TM des Halbleiterproduktwafers ist, auszuheilen bzw. zu annealen; und wobei das Scannen eine zugehörige thermische Diffusionslänge LD aufweist und weiterhin umfassend das Durchführen des Scannens mit einer Halte- bzw. Verweilzeit derart, dass die thermische Diffusionslänge LD erfüllt: LD < d und wobei die elektronischen Vorrichtungsmerkmale unterhalb der kritischen Temperatur TC gehalten werden.
    • 2. Verfahren nach Satz 1, wobei der Ausheil- bzw. Annealingbereich entweder eine Ionenimplantatschicht oder eine Kontaktschicht darstellt.
    • 3. Verfahren nach Satz 1, wobei die Verweil- bzw. Haltezeit im Bereich von 3 Mikrosekunden bis 200 Mikrosekunden liegt.
    • 4. Verfahren nach Satz 1, wobei die elektronischen Vorrichtungsmerkmale Metall umfassen und wobei die kritische Temperatur TC im Bereich von etwa 600°C bis etwa 900°C liegt.
    • 5. Verfahren nach Satz 1, weiterhin umfassend das Bilden des Halbleiterproduktwafers durch Verbinden bzw. Koppeln eines Vorrichtungswafers und eines Trägerwafers, wobei der Vorrichtungswafer die elektronischen Vorrichtungsmerkmale aufweist.
    • 6. Verfahren nach Satz 1, wobei der Ausheil- bzw. Annealing-Laserstrahl eine sichtbare Wellenlänge oder eine Infrarotwellenlänge mit einer optischen Absorptionslänge kleiner als die Dicke des dünnen Wafers aufweist.
    • 7. Verfahren nach Satz 1, wobei die elektronischen Vorrichtungsmerkmale eine COMS-Vorrichtungsschicht umfassen.
    • 8. Verfahren Satz 1, wobei die elektronischen Vorrichtungsmerkmale eine Halbleiterleistungsvorrichtungsschicht aufweisen.
    • 9. Verfahren nach Satz 1, weiterhin umfassend das Durchführen multipler Scans eines gleichen Abschnitts der Rückseite, wobei die zeitlich angrenzenden Scans hinsichtlich der Zeit durch ein Zeitintervall τ getrennt sind und wobei 1 Millisekunde ≤ τ ≤ 10 Sekunden.
    • 10. Verfahren nach Satz 9, wobei die Anzahl der multiplen Scans 10 oder weniger beträgt.
    • 11. Verfahren nach Satz 1, wobei 5 μm ≤ d ≤ 150 μm.
    • 12. Verfahren nach Satz 1, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Aluminium hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 3 Mikrosekunden und etwa 20 Mikrosekunden liegt.
    • 13. Verfahren nach Satz 1, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Kupfer hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 15 Mikrosekunden und etwa 100 Mikrosekunden liegt.
    • 14. Verfahren zum Ausheilen bzw. Annealing eines Produktwafers, umfassend: Bilden eines Produktwafers durch Bilden einer Schutzstruktur auf einer Vorderseite eines Vorrichtungswafers mit einer Rückseite und einer Dicke d zwischen 5 μm und 150 μm, wobei die Vorderseite elektronische Vorrichtungsmerkmale aufweist, die beschädigt bzw. zerstört werden, wenn sie über eine kritische Temperatur TC hinaus erhitzt werden; Bilden eines Ausheil- bzw. Annealingbereichs in oder auf der Rückseite des Vorrichtungswafers; und Scannen eines Ausheil- bzw. Annealing-Laserstrahls über die Rückseite, um ein Ausheilen bzw. Annealing ohne Schmelzen des Ausheil- bzw. Annealingbereichs durchzuführen, wobei das Scannen mit einer Verweil- bzw. Haltezeit durchgeführt wird, die eine thermische Diffusionslänge LD < d definiert und wobei die elektronischen Vorrichtungsmerkmale bei einer Temperatur unterhalb der kritischen Temperatur TC gehalten werden.
    • 15. Verfahren nach Satz 14, wobei der Ausheil- bzw. Annealingbereich entweder eine Ionenimplantatdotierschicht, gebildet in der Rückseite, oder eine Kontaktschicht, gebildet auf der Rückseite, darstellt.
    • 16. Verfahren nach Satz 14, weiterhin umfassend das Durchführen von multiplen Scans eines gleichen Abschnitts der Rückseite, wobei zeitlich angrenzende Scans durch ein Zeitintervall τ getrennt sind und wobei 1 Millisekunde ≤ τ ≤ 10 Sekunden.
    • 17. Verfahren nach Satz 16, wobei die Anzahl von multiplen Scans 10 oder weniger beträgt.
    • 18. Verfahren nach Satz 14, wobei die Schutzstruktur einen Trägerwafer umfasst.
    • 19. Verfahren nach Satz 14, wobei die Schutzstruktur aus einer einzelnen Schutzschicht besteht.
    • 20. Verfahren nach Satz 14, wobei die elektronischen Vorrichtungsmerkmale mindestens eine Metall- und/oder eine CMOS-Schicht umfasst.
    • 21. Verfahren nach Satz 14, wobei die elektronischen Vorrichtungsmerkmale eine Halbleiterleistungsvorrichtungsschicht aufweisen.
    • 22. Verfahren nach Satz 14, wobei die Halte- bzw. Verweilzeit im Bereich von 3 Mikrosekunden bis 200 Mikrosekunden liegt.
    • 23. Verfahren nach Satz 14, umfassend das Auswählen der Halte- bzw. Verweilzeit kleiner als eine maximale Halte- bzw. Verweilzeit tdm, definiert durch tdm = d2/Deff, wobei Deff die effektive thermische Diffusivität des Vorrichtungswafers darstellt.
    • 24. Verfahren nach Satz 14, wobei der Ausheil- bzw. Annealing-Laserstrahl eine sichtbare Wellenlänge oder eine Infrarotwellenlänge mit einer optischen Absorptionslänge kleiner als die Dicke des dünnen Wafers aufweist.
    • 25. Verfahren nach Satz 14, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Aluminium hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 3 Mikrosekunden und etwa 20 Mikrosekunden liegt.
    • 26. Verfahren nach Satz 14, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Kupfer hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 15 Mikrosekunden und etwa 100 Mikrosekunden liegt.

Claims (26)

  1. Verfahren zum Ausheilen bzw. Annealing eines Halbleiterproduktwafers mit einer Rückseite mit einem Ausheil- bzw. Annealingbereich, wobei der Produktwafer elektronische Vorrichtungsmerkmale aufweist, die sich in einem Abstand d von der Rückseite befinden und die oberhalb einer kritischen Temperatur TC beschädigt bzw. zerstört werden, wobei das Verfahren umfasst: Scannen eines Ausheil- bzw. Annealing-Laserstrahls über die Rückseite, um den Ausheil- bzw. Annealingbereich durch Bringen des Ausheil- bzw. Annealingsbereichs bis auf eine Ausheil- bzw. Annealingtemperatur TA, die weniger als die Schmelztemperatur TM des Halbleiterproduktwafers ist, auszuheilen bzw. zu annealen; und wobei das Scannen eine zugehörige thermische Diffusionslänge LD aufweist und weiterhin umfassend das Durchführen des Scannens mit einer Halte- bzw. Verweilzeit derart, dass die thermische Diffusionslänge LD erfüllt: LD < d und wobei die elektronischen Vorrichtungsmerkmale unterhalb der kritischen Temperatur TC gehalten werden.
  2. Verfahren nach Anspruch 1, wobei der Ausheil- bzw. Annealingbereich entweder eine Ionenimplantatschicht oder eine Kontaktschicht darstellt.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Verweil- bzw. Haltezeit im Bereich von 3 Mikrosekunden bis 200 Mikrosekunden liegt.
  4. Verfahren nach irgendeinem der vorangehenden Ansprüche 1 bis 3, wobei die elektronischen Vorrichtungsmerkmale Metall umfassen und wobei die kritische Temperatur TC im Bereich von etwa 600°C bis etwa 900°C liegt.
  5. Verfahren nach irgendeinem der vorangehenden Ansprüche 1 bis 4, weiterhin umfassend das Bilden des Halbleiterproduktwafers durch Verbinden bzw. Koppeln eines Vorrichtungswafers und eines Trägerwafers, wobei der Vorrichtungswafer die elektronischen Vorrichtungsmerkmale aufweist.
  6. Verfahren nach irgendeinem der vorhergehenden Ansprüche 1 bis 5, wobei der Ausheil- bzw. Annealing-Laserstrahl eine sichtbare Wellenlänge oder eine Infrarotwellenlänge mit einer optischen Absorptionslänge kleiner als die Dicke des dünnen Wafers aufweist.
  7. Verfahren nach irgendeinem der vorhergehenden Ansprüche 1 bis 6, wobei die elektronischen Vorrichtungsmerkmale eine COMS-Vorrichtungsschicht umfassen.
  8. Verfahren nach irgendeinem der vorhergehenden Ansprüche 1 bis 7, wobei die elektronischen Vorrichtungsmerkmale eine Halbleiterleistungsvorrichtungsschicht aufweisen.
  9. Verfahren nach irgendeinem der vorhergehenden Ansprüche 1 bis 8, weiterhin umfassend das Durchführen multipler Scans eines gleichen Abschnitts der Rückseite, wobei die zeitlich angrenzenden Scans hinsichtlich der Zeit durch ein Zeitintervall τ getrennt sind und wobei 1 Millisekunde ≤ τ ≤ 10 Sekunden.
  10. Verfahren nach Anspruch 9, wobei die Anzahl der multiplen Scans 10 oder weniger beträgt.
  11. Verfahren nach irgendeinem der vorhergehenden Ansprüche 1 bis 10, wobei 5 μm ≤ d ≤ 150 μm.
  12. Verfahren nach irgendeinem der vorhergehenden Ansprüche 1 bis 10, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Aluminium hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 3 Mikrosekunden und etwa 20 Mikrosekunden liegt.
  13. Verfahren nach irgendeinem der vorhergehenden Ansprüche 1 bis 10, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Kupfer hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 15 Mikrosekunden und etwa 100 Mikrosekunden liegt.
  14. Verfahren zum Ausheilen bzw. Annealing eines Produktwafers, umfassend: Bilden eines Produktwafers durch Bilden einer Schutzstruktur auf einer Vorderseite eines Vorrichtungswafers mit einer Rückseite und einer Dicke d zwischen 5 μm und 150 μm, wobei die Vorderseite elektronische Vorrichtungsmerkmale aufweist, die beschädigt bzw. zerstört werden, wenn sie über eine kritische Temperatur TC hinaus erhitzt werden; Bilden eines Ausheil- bzw. Annealingbereichs in oder auf der Rückseite des Vorrichtungswafers; und Scannen eines Ausheil- bzw. Annealing-Laserstrahls über die Rückseite, um ein Ausheilen bzw. Annealing ohne Schmelzen des Ausheil- bzw. Annealingbereichs durchzuführen, wobei das Scannen mit einer Verweil- bzw. Haltezeit durchgeführt wird, die eine thermische Diffusionslänge LD < d definiert und wobei die elektronischen Vorrichtungsmerkmale bei einer Temperatur unterhalb der kritischen Temperatur TC gehalten werden.
  15. Verfahren nach Anspruch 14, wobei der Ausheil- bzw. Annealingbereich entweder eine Ionenimplantatdotierschicht, gebildet in der Rückseite, oder eine Kontaktschicht, gebildet auf der Rückseite, darstellt.
  16. Verfahren nach Anspruch 14 oder 15, weiterhin umfassend das Durchführen von multiplen Scans eines gleichen Abschnitts der Rückseite, wobei zeitlich angrenzende Scans durch ein Zeitintervall τ getrennt sind und wobei 1 Millisekunde ≤ τ ≤ 10 Sekunden.
  17. Verfahren nach Anspruch 16, wobei die Anzahl von multiplen Scans 10 oder weniger beträgt.
  18. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 17, wobei die Schutzstruktur einen Trägerwafer umfasst.
  19. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 17, wobei die Schutzstruktur aus einer einzelnen Schutzschicht besteht.
  20. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 19, wobei die elektronischen Vorrichtungsmerkmale mindestens eine Metall- und/oder eine CMOS-Schicht umfasst.
  21. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 20, wobei die elektronischen Vorrichtungsmerkmale eine Halbleiterleistungsvorrichtungsschicht aufweisen.
  22. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 21, wobei die Halte- bzw. Verweilzeit im Bereich von 3 Mikrosekunden bis 200 Mikrosekunden liegt.
  23. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 22, umfassend das Auswählen der Halte- bzw. Verweilzeit kleiner als eine maximale Halte- bzw. Verweilzeit tdm, definiert durch tdm = d2/Deff, wobei Deff die effektive thermische Diffusivität des Vorrichtungswafers darstellt.
  24. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 23, wobei der Ausheil- bzw. Annealing-Laserstrahl eine sichtbare Wellenlänge oder eine Infrarotwellenlänge mit einer optischen Absorptionslänge kleiner als die Dicke des dünnen Wafers aufweist.
  25. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 24, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Aluminium hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 3 Mikrosekunden und etwa 20 Mikrosekunden liegt.
  26. Verfahren nach irgendeinem der vorhergehenden Ansprüche 14 bis 24, wobei 10 μm ≤ d ≤ 20 μm, die elektrischen Vorrichtungsmerkmale aus Kupfer hergestellt sind und wobei die Halte- bzw. Verweilzeit td zwischen etwa 15 Mikrosekunden und etwa 100 Mikrosekunden liegt.
DE102013013514.1A 2012-08-27 2013-08-14 Thermische laserausheil- bzw. -annealingverfahren ohne schmelzen für dünne wafer Withdrawn DE102013013514A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/595,873 2012-08-27
US13/595,873 US9490128B2 (en) 2012-08-27 2012-08-27 Non-melt thin-wafer laser thermal annealing methods

Publications (1)

Publication Number Publication Date
DE102013013514A1 true DE102013013514A1 (de) 2014-02-27

Family

ID=50069670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013013514.1A Withdrawn DE102013013514A1 (de) 2012-08-27 2013-08-14 Thermische laserausheil- bzw. -annealingverfahren ohne schmelzen für dünne wafer

Country Status (7)

Country Link
US (1) US9490128B2 (de)
JP (1) JP5941880B2 (de)
KR (1) KR20140027880A (de)
CN (1) CN103632938A (de)
DE (1) DE102013013514A1 (de)
SG (1) SG2013063300A (de)
TW (1) TWI546863B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401274B2 (en) 2013-08-09 2016-07-26 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
DE102015106397A1 (de) * 2015-04-16 2016-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
US10083843B2 (en) * 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US9455185B1 (en) * 2015-12-17 2016-09-27 International Business Machines Corporation Laser anneal of buried metallic interconnects including through silicon vias
JP6910742B2 (ja) * 2016-04-27 2021-07-28 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
US10665504B2 (en) 2017-07-28 2020-05-26 Veeco Instruments Inc. Laser-based systems and methods for melt-processing of metal layers in semiconductor manufacturing
JP2019071373A (ja) * 2017-10-11 2019-05-09 三菱電機株式会社 熱処理方法および熱処理装置
WO2019101300A1 (en) * 2017-11-21 2019-05-31 Iris Industries Sa Short-wave infrared detector array and fabrication methods thereof
EP3667704A1 (de) * 2018-12-13 2020-06-17 Laser Systems & Solutions of Europe Verfahren zur thermischen bearbeitung eines substrats und zugehöriges system
CN112864040A (zh) * 2019-11-26 2021-05-28 上海微电子装备(集团)股份有限公司 激光退火装置
FR3113183B1 (fr) 2020-07-31 2022-07-08 Commissariat Energie Atomique PROCEDE DE FORMATION DE CONTACTS OHMIQUES, NOTAMMENT DE TYPE Ni(GeSn) METTANT EN ŒUVRE UN RECUIT LASER

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234356A (en) 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
JPS56142630A (en) 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
US5688715A (en) 1990-03-29 1997-11-18 The United States Of America As Represented By The Secretary Of The Navy Excimer laser dopant activation of backside illuminated CCD's
JP3211377B2 (ja) 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
KR100255689B1 (ko) 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
WO1997001863A1 (fr) 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
US6524977B1 (en) 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
KR0153823B1 (ko) 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법
JP3301054B2 (ja) 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JPH1174536A (ja) 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JPH10244392A (ja) 1997-03-04 1998-09-14 Semiconductor Energy Lab Co Ltd レーザー照射装置
TW466772B (en) 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
US5930617A (en) 1998-03-25 1999-07-27 Texas Instruments-Acer Incorporated Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction
KR100430231B1 (ko) 1998-10-02 2004-07-19 엘지.필립스 엘시디 주식회사 레이저어닐장비
US6521501B1 (en) 1999-05-11 2003-02-18 Advanced Micro Devices, Inc. Method of forming a CMOS transistor having ultra shallow source and drain regions
TW544727B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6514339B1 (en) 1999-10-29 2003-02-04 Lg. Philips Co., Ltd. Laser annealing apparatus
JP4514861B2 (ja) 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US6366308B1 (en) 2000-02-16 2002-04-02 Ultratech Stepper, Inc. Laser thermal processing apparatus and method
US6531681B1 (en) 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
US6303476B1 (en) 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6479821B1 (en) 2000-09-11 2002-11-12 Ultratech Stepper, Inc. Thermally induced phase switch for laser thermal processing
US6365476B1 (en) 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
US20030040130A1 (en) 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
KR20040052468A (ko) 2001-11-12 2004-06-23 소니 가부시끼 가이샤 레이저 어닐 장치 및 박막 트랜지스터의 제조 방법
US6987240B2 (en) 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US7135423B2 (en) 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
US6548361B1 (en) 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6747245B2 (en) * 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7098155B2 (en) 2003-09-29 2006-08-29 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
US7772523B2 (en) 2004-07-30 2010-08-10 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus and laser irradiation method
US7279721B2 (en) 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
JP2006351659A (ja) 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
US7482254B2 (en) 2005-09-26 2009-01-27 Ultratech, Inc. Apparatus and methods for thermally processing undoped and lightly doped substrates without pre-heating
US8003479B2 (en) 2006-03-27 2011-08-23 Intel Corporation Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
JP2008066410A (ja) 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法
US7776746B2 (en) 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
US7932139B2 (en) 2007-05-02 2011-04-26 Texas Instruments Incorporated Methodology of improving the manufacturability of laser anneal
US7846803B2 (en) * 2007-05-31 2010-12-07 Freescale Semiconductor, Inc. Multiple millisecond anneals for semiconductor device fabrication
US20090034071A1 (en) 2007-07-31 2009-02-05 Dean Jennings Method for partitioning and incoherently summing a coherent beam
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
US7901974B2 (en) * 2008-02-08 2011-03-08 Omnivision Technologies, Inc. Masked laser anneal during fabrication of backside illuminated image sensors
JP2009231706A (ja) * 2008-03-25 2009-10-08 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP2009283533A (ja) 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
US8319149B2 (en) * 2008-04-16 2012-11-27 Applied Materials, Inc. Radiant anneal throughput optimization and thermal history minimization by interlacing
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
US20090278287A1 (en) * 2008-05-12 2009-11-12 Yun Wang Substrate processing with reduced warpage and/or controlled strain
US7952096B2 (en) * 2008-12-08 2011-05-31 Omnivision Technologies, Inc. CMOS image sensor with improved backside surface treatment
US8017427B2 (en) 2008-12-31 2011-09-13 Omnivision Technologies, Inc. Backside-illuminated (BSI) image sensor with backside diffusion doping
JP5356872B2 (ja) * 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
US8460959B2 (en) * 2009-11-06 2013-06-11 Ultratech, Inc. Fast thermal annealing of GaN LEDs
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
US8304354B2 (en) 2010-04-22 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods to avoid laser anneal boundary effect within BSI CMOS image sensor array
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
US8014427B1 (en) 2010-05-11 2011-09-06 Ultratech, Inc. Line imaging systems and methods for laser annealing
JP2011243836A (ja) 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP5517832B2 (ja) 2010-08-20 2014-06-11 住友重機械工業株式会社 レーザアニール装置及びレーザアニール方法
US8383513B2 (en) 2010-10-05 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric rapid thermal annealing to reduce pattern effect
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8735207B2 (en) * 2011-04-05 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to avoid fixed pattern noise within backside illuminated (BSI) complementary metal-oxide-semiconductor (CMOS) sensor array
US8309474B1 (en) * 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401274B2 (en) 2013-08-09 2016-07-26 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
US9627212B2 (en) 2013-08-09 2017-04-18 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
US10522356B2 (en) 2013-08-09 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for dopant activation using microwave radiation
DE102015106397A1 (de) * 2015-04-16 2016-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung
DE102015106397B4 (de) 2015-04-16 2019-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung

Also Published As

Publication number Publication date
SG2013063300A (en) 2014-03-28
KR20140027880A (ko) 2014-03-07
TWI546863B (zh) 2016-08-21
JP2014045186A (ja) 2014-03-13
US9490128B2 (en) 2016-11-08
TW201409577A (zh) 2014-03-01
US20140057457A1 (en) 2014-02-27
JP5941880B2 (ja) 2016-06-29
CN103632938A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
DE102013013514A1 (de) Thermische laserausheil- bzw. -annealingverfahren ohne schmelzen für dünne wafer
EP1738402B1 (de) Laserdotierung von festkörpern mit einem linienfokussierten lasterstrahl und darauf basierende herstellung von solarzellen-emittern
EP1319254B1 (de) Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
DE102008019599B4 (de) Verfahren zur Herstellung eines Bauelementes durch lokales Erwärmen einer oder mehrerer Metallisierungsschichten und mittels selektiven Ätzens, Bauelemente gemäß den Verfahren und Kaskodenschaltung mit einem Bauelement gemäß dem Verfahren
EP0536431B1 (de) Laserbearbeitungsverfahren für einen Dünnschichtaufbau
DE69837054T2 (de) GASIMMERSIONSLASER-ERHITZUNGSMETHODE GEEIGNET ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN VON REDUZIERTER GRÖßE
DE60313900T2 (de) Methode zur Trennung von Substraten
DE69720856T2 (de) Laserkristallisation eines amorphen Siliziumfilms für einen TFT
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE112009001128T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112011100451T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Vorrichtung zur Herstellung einer Halbleitervorrichtung
DE102013221822B4 (de) Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung und Halbleiterscheibe mit Rückseitenmetall
DE112015003862T5 (de) Verfahren zum Herstellen eines Halbleiterelements
DE112015002551T5 (de) Ausrichtungsfreie Solarzellenmetallisierung
DE102012214254A1 (de) Laserbasiertes Verfahren und Bearbeitungstisch zur lokalen Kontaktierung eines Halbleiterbauelements
DE112015004246T5 (de) Herstellung von Solarzellenemitterregionen mit differenzierten Typ P- und Typ N-Architekturen und unter Verwendung von dotierter Diffusion
DE102011003136A1 (de) Verfahren zur Herstellung eines rückwärts sperrenden Bipolartransistors mit isoliertem Gate
DE102011103481B4 (de) Selektives Abtragen dünner Schichten mittels gepulster Laserstrahlung zur Dünnschichtstrukturierung
DE10326505B4 (de) Laserritzen von Dünnschichthalbleiterbauelementen
DE102010010813A1 (de) Verfahren zur Dotierung eines Halbleitersubstrats und Solarzelle mit zweistufiger Dotierung
DE2951733A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE102012214335A1 (de) Verfahren zur Ablation einer Schicht
DE112012000501T5 (de) Verfahren zur Herstellung eines rückwärts sperrenden Halbleiterelements
DE102016110523B4 (de) Verarbeiten einer Leistungshalbleitervorrichtung
DE102017100827A1 (de) Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee