KR20140027880A - 비용융 얇은-웨이퍼 레이저 열적 어닐링 방법 - Google Patents

비용융 얇은-웨이퍼 레이저 열적 어닐링 방법 Download PDF

Info

Publication number
KR20140027880A
KR20140027880A KR1020130099139A KR20130099139A KR20140027880A KR 20140027880 A KR20140027880 A KR 20140027880A KR 1020130099139 A KR1020130099139 A KR 1020130099139A KR 20130099139 A KR20130099139 A KR 20130099139A KR 20140027880 A KR20140027880 A KR 20140027880A
Authority
KR
South Korea
Prior art keywords
annealing
wafer
temperature
electronics
backside
Prior art date
Application number
KR1020130099139A
Other languages
English (en)
Inventor
연 왕
앤드류 엠. 하우리루크
시아오루 왕
시아오후아 셴
Original Assignee
울트라테크 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울트라테크 인크. filed Critical 울트라테크 인크.
Publication of KR20140027880A publication Critical patent/KR20140027880A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

얇은 반도체 웨이퍼를 어닐링하는 방법이 개시된다. 이 방법은 웨이퍼의 다른 측면 위에 또는 웨이퍼 내부에 임베디드 된 열에 민감한 전자장치 피처들을 손상 또는 과열시키지 않으면서 얇은 반도체 웨이퍼의 한 측면의 고온 어닐링을 허용한다. 이 어닐링은 어닐링 프로세스 동안 상당한 도펀트 재분포가 일어나지 않도록 웨이퍼의 용융점보다 낮은 온도에서 실행된다. 이 방법은 도펀트를 활성화하거나 오믹 콘택트를 형성하기 위해 적용될 수 있다.

Description

비용융 얇은-웨이퍼 레이저 열적 어닐링 방법{NON-MELT THIN-WAFER LASER THERMAL ANNEALING METHODS}
본 발명은 일반적으로는 집적회로 구조체를 형성할 때 반도체 재료의 레이저 어닐링에 관한 것이고, 더욱 상세하게는 얇은 반도체 웨이퍼의 비용융 레이저 열적 어닐링을 수행하는 방법에 관한 것이다.
레이저 열적 어닐링(LTA: laser thermal annealing)은, 트랜지스터 및 관련된 타입의 반도체 피처(features)들과 같은 능동 마이크로회로를 형성할 때 반도체 웨이퍼 내에 형성된 디바이스(구조체)들의 선택된 영역들 내 도펀트(dopant)를 활성화하는 것을 포함하여 다양한 응용들을 위한 반도체 제조에서 사용된다.
레이저 어닐링의 한 가지 유형은 반도체 구조물(예컨대, 소스 및 드레인 영역들) 내 도펀트를 활성화시키는데 충분히 길지만 상당한 도펀트 확산을 방지하기에 충분히 짧은 시간 동안 소정의 온도("어닐링 온도")까지 웨이퍼의 표면을 가열하기 위해 광 빔으로부터의 주사 라인 이미지를 사용한다. 웨이퍼 표면이 어닐링 온도에 있는 시간은 라인 이미지가 주사되는 속도("주사 속도")로 나눈 라인-이미지 폭뿐만 아니라, 라인 이미지의 파워 밀도에 의해서 결정된다. 라인 이미지가 웨이퍼 표면 위의 한 지점 위에 머무르는 시간의 양은 "체류시간(dwell time)"이라고 한다.
어떤 반도체 디바이스 응용들에 있어서, 웨이퍼의 다른 면은 특정 임계온도 아래로 유지하면서 일 면을 가열할 필요가 있다. 일 예는 파워 디바이스이며, 이 경우 후면 도펀트 활성화 및 콘택트(contact)는 전면 디바이스가 제조된 후에 실행된다. 또 다른 예는 얇은-기판 태양전지이며, 이 경우는 전지 효율을 향상시키기 위해 전면 위에 고 전도성의 이미터(emitter)가 필요하며, 그것은 도핑과 어닐링에 의해 달성될 수 있다. 세 번째 예는 후면 이미지 센서이며, 이 경우 암전류(dark current)를 억제하기 위해 강하게 도핑되고 활성화된 레이어들로 통상 구성되는 필드-스톱 레이어(field-stop)가 후면 위에 사용된다.
이 모든 예들에서, 도펀트를 활성화시키거나 웨이퍼의 일 면 위에 콘택트를 형성하기 위해 열적 어닐링이 필요하다. 수반되는 기판 두께는 수 마이크로미터(마이크론 또는 ㎛) 내지 수백 마이크로미터 사이의 범위에 있으며, 이것은 표준 8 내지 12 인치 실리콘 웨이퍼의 두께, 즉 725㎛ ~ 775㎛보다 상당히 얇다. 전형적인 도펀트 활성화는 약 1,000℃ 초과의 어닐링 온도를 필요로 한다. 그러나, 기판의 다른 면을 위한 최대 온도 및 서멀 버짓(thermal budget)은 재료 무결성(material integrity)과 그것과 관련된 접합 도펀트 프로파일의 어떤 잠재적인 열화를 피하기 위해 제한되어야 한다.
예를 들어, 만일 금속화(metalization)가 레이저 열적 어닐링 이전에 웨이퍼의 제1 면 위에 이미 존재한다면, 반대의 (제2) 면이 어닐되는 동안 제1 면의 최대 온도는 우수한 물리적 무결성을 유지하기 위해 금속의 용융점 아래로 유지될 필요가 있다.
종래의 급속 열적 어닐링(RTA: rapid thermal annealing)은 수 초의 어닐링 시간을 가지며, 이것은 실리콘에서 수 밀리미터(mm)의 열 확산 거리(LD)에 대응한다. 이 거리는 전형적인 웨이퍼 두께보다 상당히 크며, 이것은 웨이퍼의 양 면이 RTA 동안에 유사한 피크 어닐링 온도를 보인다는 것을 의미한다. 따라서, RTA는 그와 같은 얇은-웨이퍼 응용들에 대해서는 적합하지 않다.
그러한 얇은-웨이퍼 응용들을 위한 종래의 레이저 어닐링 방법들은 수십 내지 수백 나노세컨드(ns) 범위의 펄스 길이를 갖는 펄스 용융 레이저를 사용하는 것을 포함한다. 실리콘에 있어서, 이것은 약 1㎛의 크기의 열 확산 거리에 해당하며, 이것은 대부분의 웨이퍼 두께보다 상당히 작은 것이다. 펄스-용융 어닐링의 장점은 다른 면에 거의 열 침투 없이 매우 높은 온도까지(실리콘 용융 온도 이상을 포함) 웨이퍼의 일 면을 국지적으로 가열하는 것이 가능하다는 것이다. 따라서, 수 마이크로미터(㎛) 만큼 얇은 실리콘 웨이퍼를 위해 사용될 수 있다.
그러나, 펄스-용융 어닐링과 관련된 나노세컨드 시간 프레임에서, 도펀트 활성화는 용융된 상태에서만 달성될 수 있다. 용융 동안에, 도펀트를 신속하게 확산되고 더욱 박스 모양의 프로파일로 재분포된다. 이것은 어떤 응용들에 대해서는 유리할 수 있지만, 정밀한 도핑 프로파일이 유지될 필요가 있는 경우에는 바람직하지 않을 수 있다. 특히, 다수 접합들의 용융은 반대 극성의 도펀트를 서로 혼합하여 접합 성능을 저하시킬 수 있다. 펄스-용융 어닐링 방법의 두 번째 한계는 열 침투의 깊이이다. 짧은 열 확산 거리 때문에, 0.5㎛보다 깊은 접합을 효과적으로 어닐링하는 것이 곤란하다. 또한, 상기 방법은 나노세컨드-스케일(ns-scale) 펄스와 관련된 극히 낮은 서멀 버짓으로 인해 용융 깊이를 초과한 주입 결함을 어닐링 제거하는데 효과적으로 사용될 수 없다.
따라서, 웨이퍼의 다른 면에 유해한 가열 효과를 초래하지 않으면서 웨이퍼의 일 면에 효율적인 비용융 도펀트 활성화를 허용하는, 얇은 반도체 웨이퍼를 어닐링하는 방법이 필요하다.
본 발명의 일 측면은, 어닐링 영역을 가진 후면을 갖는 반도체 제품 웨이퍼를 어닐하는 방법으로서, 상기 제품 웨이퍼는 상기 후면으로부터 거리(d)에 위치하고 임계온도(Tc) 초과 시 손상되는 전자장치 피처를 갖는다. 상기 방법은 상기 반도체 제품 웨이퍼의 용융 온도(TM)보다 낮은 어닐링 온도(TA)까지 상기 어닐링 영역을 온도를 상승시켜 상기 어닐링 영역을 어닐하기 위해 상기 후면에 대하여 어닐링 레이저 빔을 주사하는 단계를 포함한다. 상기 주사는 그것에 수반하는 열 확산 거리(LD)를 갖고, 상기 방법은 열 확산 거리(LD)가 LD < d를 만족시키도록 체류시간으로 상기 주사를 수행하는 단계를 추가로 포함하며, 상기 전자장치 피처는 상기 임계온도(TC)보다 낮게 유지된다.
본 발명의 또 하나의 측면은, 상기 어닐링 영역이 이온-주입 층 또는 콘택트 레이어인 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 체류시간이 3㎲ ~ 200㎲ 범위에 있는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 전자장치 피처가 금속을 포함하고, 상기 임계온도(TC)는 약 600℃ ~ 약 900℃ 범위에 있는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 디바이스 웨이퍼와 캐리어 웨이퍼를 접합하여 상기 반도체 제품 웨이퍼를 형성하는 단계를 추가로 포함하고, 상기 디바이스 웨이퍼는 상기 전자장치 피처를 포함하는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 어닐링 레이저 빔이 얇은 상기 웨이퍼 두께보다 작은 광 흡수 길이를 갖는 적외 파장 또는 가시 파장을 가지는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 전자장치 피처가 CMOS 디바이스 레이어를 포함하는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 전자장치 피처가 반도체 파워-디바이스 레이어를 포함하는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 후면의 동일한 부분의 복수 주사를 수행하는 단계를 추가로 포함하고, 시간적으로 인접한 주사들은 1ms ≤ τ ≤ 10sec인 시간 간격(τ)에 의해 시간상 분리되는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 복수 주사의 횟수가 10회 이하인 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 5㎛ ≤ d ≤ 150㎛인 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 10㎛ ≤ d ≤ 20㎛이고, 상기 전자장치 피처가 알루미늄으로 만들어지고, 상기 체류시간(td)이 약 3㎲ 내지 약 20㎲ 사이에 있는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은, 10㎛ ≤ d ≤ 20㎛이고, 상기 전자장치 피처가 구리로 만들어지고, 상기 체류시간(td)이 약 15㎲ 내지 약 100㎲ 사이에 있는 반도체 제품 웨이퍼 어닐링 방법이다.
본 발명의 또 하나의 측면은 제품 웨이퍼의 어닐링 방법이다. 상기 방법은 후면과 5㎛ ~ 150㎛ 사이의 두께(d)를 가진 디바이스 웨이퍼의 전면 위에 보호용 구조체를 형성함으로써 제품 웨이퍼를 형성하는 단계를 포함하고, 상기 전면은 임계온도(Tc)를 초과하여 가열되면 손상되는 전자장치 피처들을 포함한다. 상기 방법은 상기 디바이스 웨이퍼의 후면 내 또는 위에 어닐링 영역을 형성하는 단계를 포함한다. 상기 방법은 또한 상기 어닐링 영역의 비용융 어닐링을 실행하기 위해 상기 후면에 대해 어닐링 레이저 빔을 주사하는 단계를 포함하고, 상기 주사는 열 확산 거리 LD < d를 규정하는 체류시간으로 수행되며, 상기 전자장치 피처들은 상기 임계온도(Tc) 아래의 온도로 유지된다.
본 발명의 또 하나의 측면은, 상기 어닐링 영역이 상기 후면 내에 형성된 이온-주입된 도핑 레이어 또는 상기 후면 위에 형성된 콘택트 레이어인 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 후면의 동일 부분의 복수 주사를 수행하는 단계를 추가로 포함하고, 시간적으로 인접한 주사들은 1msec ≤ τ ≤ 10sec인 시간 간격(τ)에 의해 분리되는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 복수 주사의 횟수가 10회 이하인 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 보호용 구조체가 캐리어 웨이퍼를 포함하는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 보호용 구조체가 단일의 보호층으로 구성되는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 전자장치 피처들이 금속 및 CMOS 레이어 중 적어도 어느 하나를 포함하는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 전자장치 피처들이 반도체 파워-디바이스 레이어를 포함하는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 체류시간이 3㎲ 내지 200㎲ 사이의 범위에 있는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, tdm = d2/Deff 에 의해 정의된 최대 체류시간(tdm) 미만으로 상기 체류시간을 선택하는 단계를 포함하고, 여기서 Deff는 상기 디바이스 웨이퍼의 유효 열 확산율인 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 상기 어닐링 레이저 빔이 얇은 상기 웨이퍼 두께 미만의 광 흡수 길이를 갖는 적외 파장 또는 가시 파장을 갖는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 10㎛ ≤ d ≤ 20㎛이고, 상기 전자장치 피처가 알루미늄으로 만들어지고, 상기 체류시간(td)은 약 3㎲ 내지 약 20㎲ 사이에 있는 제품 웨이퍼의 어닐링 방법이다.
본 발명의 또 하나의 측면은, 10㎛ ≤ d ≤ 20㎛이고, 상기 전자장치 피처가 구리로 만들어지고, 상기 체류시간(td)은 약 15㎲ 내지 약 100㎲ 사이에 있는 제품 웨이퍼의 어닐링 방법이다.
여기서 인용된 모든 문헌들은 참조에 의해 본 명세서에 포함된다.
첨부된 청구항들은 본 상세한 설명에 포함되고 그 일부를 구성한다.
본 명세서에서, "d"는 "거리" 및 "두께"와 상호 교환적으로 사용되며, 이들 두 개의 개념은 통상의 기술자에 의해 이해되는 것과 같이 밀접하게 관련이 있다. 어떤 경우에 있어서는, 거리(d)는 웨이퍼 두께이지만, 더욱 일반적으로는 거리(d)는 웨이퍼 후면으로부터 전자장치 피처까지의 측정된 거리이며, 이것 역시 웨이퍼 두께와 똑같을 수 있다.
본 발명은, 웨이퍼의 다른 측면 위에(또는 웨이퍼 내부에 임베디드 된) 열에 민감한 피처들 또는 디바이스들을 손상 또는 과열시키지 않으면서 얇은 반도체 웨이퍼의 한 면 위에 고온 어닐링이 실행될 수 있는, 얇은 반도체 웨이퍼를 어닐링하는 방법이다. 상기 피크 온도는 웨이퍼의 다른 면 위에(또는 웨이퍼 내부에 임베디드 된) 열에 민감한 피처들 또는 디바이스들을 손상 또는 과열시키지 않으면서 얇은 반도체 웨이퍼의 한 측면 위에 고온 어닐링이 실행될 수 있는. 상기 방법은 도펀트를 활성화하거나 오믹 콘택트(ohmic contacts)를 형성하기 위해 적용될 수 있다.
도 1a 내지 도 1c는 본 발명의 레이저 어닐링 시스템 및 방법을 사용하여 레이저 어닐링 될 수 있는 실시예 제품 웨이퍼의 다양한 도면이고,
도 2a 내지 도 2d는 4개의 상이한 실시예 제품 웨이퍼의 측면도들이며 실시예 제품 웨이퍼의 각각의 확대 단면도를 도시하며,
도 3은 여기서 개시되는 어닐링 방법들을 실행하는데 적합한 실시예 레이저 어닐링의 개략도이고,
도 4는 여기서 개시되는 어닐링 방법들을 포함해서, 4개의 상이한 어닐링 방법들에 대한 프로세스 윈도우들을 도시하는 시간-온도(℃) 관계를 도시하고,
도 5는 얇은 실리콘 웨이퍼 내 깊이-온도 관계를 도시하고 4개의 상이한 어닐링 기법들에 대해 제품 웨이퍼에서 깊이-온도 프로파일을 비교하며,
도 6a 및 도 6b는 깊이(nm)-붕소 농도(cm-3)의 관계를 보여주는 그래프이고 여기서 개시되는 비용융 어닐링 방법(도 6b)과 비교하여 용융 어닐링 프로세스가 어떻게 실질적인 도펀트 확산과 실질적인 도펀트 프로파일의 변화를 초래하는지(도 6a)를 도시하며,
도 7은 시간-온도의 관계를 나타내는 그래프이고 제품 웨이퍼의 후면 상의 한 지점과 전자장치 피처들의 위치에서 실시예 온도 프로파일을 도시하고,
도 8은 두께 d1 및 d2를 갖는 2개의 제품 웨이퍼에 대한 체류시간(td)-온도(TB)의 관계를 나타내는 그래프로서, d1 < d2이고, 소정의 웨이퍼 두께에 있어서, TB < TC인 것을 보장하기 위해 체류시간(td)이 최대 체류시간(tdm)보다 얼마나 더 낮을 필요가 있는지 도시하며,
도 9는 웨이퍼 두께(d)-체류시간(td) 사이의 관계를 나타내는 그래프로서, 그래프의 음영 구역으로 표시된 것과 같이, 소정의 기판 두께에 대해서 체류시간의 한계를 보여주며,
도 10은 시간-온도의 관계를 나타내는 그래프로서, 어닐링 레이저 빔의 복수(N) 주사를 실행하는 것과 관련된 웨이퍼 상의 소정의 지점에 대해 일련의 N개의 전형적인 온도 프로파일들을 도시하며,
도 11a는 어닐링 주사의 횟수와 누설전류(임의 단위, a.u.)의 관계를 나타내는 그래프로서, 주사 횟수에 따라 누설전류의 감소를 도시하고, 그것은 복수의/연속적인 어닐링 주사에 따라 결함 어닐링의 증가를 가리키며,
도 11b는 어닐링 주사의 횟수와 시트저항 Rs(ohm/sq.)의 관계를 나타내는 그래프로서, 시트저항이 주사의 횟수에 따라 어떻게 감소하는지 도시하며, 이것은 향상된 도펀트 활성화를 가리킨다.
이제 본 발명의 실시예들에 대해 상세히 설명할 것이며, 실시예들은 첨부된 도면에 도시되어 있다. 가능하다면, 동일하거나 유사한 부분을 지칭하기 위해 도면 전체에 걸쳐 동일하거나 유사한 참조번호가 사용될 것이다.
이미지 센서 및 고전력 디바이스와 같은 특정 유형의 반도체 디바이스의 제조는 비교적 얇은 반도체 웨이퍼들의 사용을 수반한다. 도 1a는 상부표면(top surface)(22)을 규정하는 상면(top side)(21)과 후표면(back surface)(24)을 규정하는 후면(back side)(23)을 갖는 제품 웨이퍼(10)의 실시예 측면도이다. 도 1a의 제품 웨이퍼(10)는 상면(21)이 도면의 아래를 향하고 있으므로 엎어져 있는 것으로 생각할 수 있다.
도 1b는 디바이스 웨이퍼(device wafer)(10a)와 캐리어 웨이퍼(carrier wafer)(10b)를 접합함으로써 형성된 실시예 제품 웨이퍼(10)의 형성을 도시한다. 디바이스 웨이퍼(10a)는 전자 디바이스 피처(34)들이 형성되고 그에 따라 디바이스 면으로 불리는 전면(front side)(12a)을 갖는다. 또한 디바이스 웨이퍼(10a)는 전면(12a)과 반대의 후면(back side)(14a)를 포함한다. 캐리어 웨이퍼(10b)는 산화물 층(15)이 위에 형성되는 전면(front side)(12b)을 갖는다. 여기서 제품 웨이퍼라고 지칭되는 최종 웨이퍼(10)는 디바이스 웨이퍼(10a)의 디바이스 면(12a)과 캐리어 웨이퍼(10b)의 전면(12b)을 접합함으로써 형성된다. 산화물 층(15)은 2개의 웨이퍼(10a, 10b)를 서로 접합하는 접합 층으로서의 역할을 한다. 따라서, 캐리어 웨이퍼(10b)의 전면(12b)은 또한 접합면으로도 불린다. 실시예 디바이스 웨이퍼(10a)는 실리콘 기판으로부터 형성된다.
최종 제품 웨이퍼(10)는 도 1c에 도시되어 있다. 이때, 디바이스 웨이퍼(10a)는, 도 1c의 확대 삽도(inset)에 도시된 것과 같이, 디바이스 웨이퍼(10a)의 두께를 약 750 ㎛로부터 약 5㎛ ~ 약 150㎛ 범위의 두께(d)까지 감소시키기 위해 후면(14a)으로부터 연마된다. 산화물 층(15)과 캐리어 웨이퍼(10b)는 전자 디바이스 피처(34)들의 보호 역할을 하는 보호용 구조체를 상면(21)에 형성하며, 상기 디바이스 피처(34)들은 이제 제품 웨이퍼(10) 내에 매립된다.
도 2a는 도 1c와 유사한 도면으로서 제품 웨이퍼(10)의 실시예 CMOS 디바이스 구조체(30)의 더욱 상세한 확대 단면도를 도시하는 삽도를 포함한다. 실시예 CMOS 디바이스 구조체(30)는 CMOS 센서의 형태이다. (통상 수 ㎛의 두께인) 산화물 층(15)을 갖는 캐리어 웨이퍼(10b)는 디바이스 웨이퍼(10a)를 지지하며, 이 디바이스 웨이퍼(10a)는 열에 민감한 전자 디바이스 피처(34)들을 포함한다. 여기서 "열에 민감하다"는 것은 전자 디바이스 피처(34)가 임계 온도(TC) 이상으로 가열되면 손상될 수 있다는 것을 의미한다. 열에 민감한 전자 디바이스 피처(34)의 일 예는 금속화 요소(metallization elements)를 포함하며, 이것들은 인접한 CMOS 디바이스 층(40)과 접촉하고 있는 것으로 도 2a에 도시되어 있다. 이번에는 CMOS 디바이스 층(40)은 인접한 얇아진 디바이스 웨이퍼(10a)에 의해 지지되며, 이 웨이퍼(10a)는 약 5㎛ ~ 50㎛ 범위의 두께(d)를 갖는다. 파워 디바이스의 또 다른 예에서, 두께(d)는 약 30㎛ ~ 약 150㎛의 범위에 있다.
일 실시예에서, 레이저 어닐링이 수행될 필요가 있는 얇은 이온-주입 층(44)이, 얇아진 디바이스 웨이퍼(10a) 안에 그 후면(14a)에 인접하여 형성되며, 후면(14a)은 상부표면(22)을 형성한다. 얇은 이온-주입 층(44)은 접합을 형성하고, 누설 전류를 감소시키거나 접촉 저항을 낮추기 위해 사용된 도펀트를 포함한다. 실리콘을 위한 도펀트의 예는 비소, 인, 붕소, 인듐, 안티몬 등이 있다. 주입 손상을 수선하고 도펀트를 활성화시키기 위해 열적 어닐링이 필요하다. 이 프로세스는 후면접합(back-side-junction)이라고 불린다.
도 2b는 도 2a와 유사하며 이온-주입 층(44) 위에 콘택트 레이어(54)를 포함한다. 콘택트 레이어(54)의 어닐링에 의해 실리콘 기판과 콘택트 레이어(54)의 합금화에 의해 오믹 콘택트를 형성하며 후면 콘택트 어닐링이라고 지칭된다. 콘택트 레이어(54)는 통상 박막 금속 스택으로 구성된다. 콘택트 레이어(54)를 형성하기 위해 사용된 금속들의 예는 Ti, Ni, Co, W, Al, Cu, Au, Pt 등을 포함한다. 콘택트 레이어(54)의 레이저 어닐링은 금속 규화물(metal silicide)을 형성하고 콘택트 레이어(54)의 접촉 저항을 낮추기 위해 사용될 수 있다.
콘택트 레이어(54)의 어닐링은 또한 콘택트 레이어(54) 아래의 도핑된 이온-주입 층(44)을 활성화시키는데 도움을 줄 수 있다. 그러나 이 경우에 있어서 최대 어닐링 온도는 규화물 열화 또는 금속-막 스택에 대한 손상에 의해 제한될 수 있으며, 따라서 도펀트 활성화는 도 2a의 제품 웨이퍼(10)의 구성에서만큼 최적화될 수 없을 수도 있다. 대안은 도펀트 활성화와 콘택트 형성을 별도로 최적화하기 위해 레이저 어닐링을 두 번(콘택트 레이어(54)의 피착 이전 및 이후) 적용하는 것이다.
도 2c는 도 2a와 유사하지만, 제품 웨이퍼(10)가 디바이스 웨이퍼(10a)와 캐리어 웨이퍼(10b)를 접합(interface)함으로써 형성되지 않는 점이 다르다. 오히려, 제품 웨이퍼(10)의 상면(21)을 형성하기 위해 디바이스 웨이퍼(10a)의 전면(12a)에 인접한 전자 디바이스 피처(34)를 덮는 보호층(19)이 디바이스 웨이퍼(10a)에 제공된다. 도 2d는 도 2c와 유사하지만, 도 2b에 도시된 것과 콘택트 레이어(54)를 포함하는 점이 다르다. 보호층(19)은 예를 들면 척(chuck)(110)(도 3 참조)을 사용하여 제품 웨이퍼(10)를 지지할 때 전자 디바이스 피처(34)를 손상시키는 것을 피하기 위해 사용된다. 보호층(19)의 예는 이산화규소 및 질화규소이다. 따라서, 일 실시예에서, 보호 구조체(17)는 보호층(19)을 포함한다.
실시예 CMOS 디바이스 구조체(30)에서, 디바이스 웨이퍼(10a)의 전자 디바이스 피처(34)는 디바이스 웨이퍼(10a)의 후면(14a)으로부터 약 5㎛ ~ 약 150㎛ 떨어져 위치하며, 후면에는 보통 패턴 형성되지 않는다. 따라서, 일 실시예에서 디바이스 웨이퍼(10a)의 후면(14a)은 우수한 어닐링 표면을 준비하는 웨이퍼(10)의 평탄하고 패턴 형성되지 않은 후표면(24)을 형성한다.
도 2a 내지 도 2d는 본 발명에 따라 비용융 레이저 어닐링을 수행함에 있어서 제품 웨이퍼(10)의 후면(23) 위에 주사되고 있는 어닐링 레이저 빔(80)을 각각 도시하고 있다. 제품 웨이퍼(10)의 후면(23)은 이온-주입 층(44) 또는 콘택트 레이어(54)와 같은 어닐링 영역을 포함하는 반면, 열에 민감한 전자 디바이스 피처(34)들은 디바이스 웨이퍼(10a)의 후면(14a)으로부터 거리(d)만큼 떨어져 위치한다. 어닐링 영역은 거리(d)만큼 떨어져 위치한 열에 민감한 전자 디바이스 피처(34)들을 손상시키지 않도록 어닐링이 이루어질 필요가 있으며, 일 실시예에서, 거리(d)는 5㎛ 와 150㎛ 사이이다.
도 3은 여기서 개시되는 비용융 레이저 어닐링 방법들을 수행하기 위해 사용될 수 있는 실시예 레이저 어닐링 시스템(100)을 도시한다. 여기서 개시되는 비용융 레이저 열적 어닐링 방법들을 수행하기 위해 사용될 수 있는 상기 실시예 레이저 어닐링 시스템(100)은 미국 특허출원 제61/658,086호(발명의 명칭: "Laser annealing systems and methods with ultra-short dwell times")에 기재되어 있다. 도 3을 참조하면, 레이저 어닐링 시스템(100)은 주사 레이저 시스템(150)과, 제품 웨이퍼(10)를 지지하는 척(110)을 포함한다. 일 실시예에서, 척(110)은 냉각된다. 또한, 일 실시예에서, 척(110)은 이동 가능하다.
주사 레이저 시스템(150)은 거울 구동기(164)에 조작 가능하게 접속된 주사 거울(162)을 향해 제1 축(A1)을 따라 최초 레이저 빔(80')을 발생시키는 레이저(151)를 포함한다. 주사 레이저 시스템(150)은 제1 축(A1)에 대략 직각인 제2 축(A2)을 따라 방향 설정된 집속렌즈(focusing lens)(166)를 포함한다. 제2 축(A2)은 주사거울(162)에서 제1 축(A1)과 교차하고 또한 제품 웨이퍼(10)의 후면(23)과 실질적으로 직각으로 교차한다. 집속렌즈(166)는 개구수(NA)를 가진다. 일 실시예에서, 레이저(151)는 어닐링 레이저 빔(80)이 적외선 파장을 갖도록 적외광을 발생시킨다.
또 다른 실시예에서, 레이저(151)는 어닐링 레이저 빔(80)이 가시 파장을 포함하도록 가시광(80')을 발생시킨다. 가시광(80')을 위한 가시 파장은 광 흡수 깊이가 더 짧기 때문에 매우 얇은 기판(예컨대, d < 30㎛)에 대해 선호된다. 일반적으로, 광 흡수 깊이는 얇은 웨이퍼 두께보다 더 작은 것이 바람직하다.
시준렌즈(collimating lens)(168)는 레이저(15)에 인접해 있으며 레이저(151)로부터 발산 레이저 광(80')을 수광하여 시준한다. 시준된 레이저 광(80')은 주사거울(162)에 의해 집속렌즈(166)로 반사되며, 집속렌즈(166)는 시준된 레이저 광(80')을 집속하여 집속된 어닐링 레이저 빔(80)을 형성한다. 집속된 레이저 어닐링 빔(80)은 이어서 제품 웨이퍼(10)의 후면(23) 위에 라인 이미지(82)를 형성한다. 주사거울(162)의 움직임은, 화살표(AR2)로 표시된 것과 같이, 어닐링 레이저 빔(80)과 라인 이미지(82)를 제품 웨이퍼(10)의 후면(23) 위에서 급속히 이동시킨다. 일 실시예에서, 어닐링 레이저 빔(80)은 가시 파장을 포함한다.
제품 웨이퍼(10)의 후면(23)으로부터 집속렌즈(166)까지의 거리는 DW이다. 거리 DW는 예를 들면 약 1m이고 NA는 예를 들면 약 0.15이다. 거울 구동기(164)는 주사거울(162)을 구동하는 역할을 하며, 예를 들면, 어닐링 레이저 빔(80)과 라인 이미지(82)가 도 3에서 θ로 표시된 대응하는 선택된 각도 범위에 걸쳐 주사할 수 있도록 선택된 각도 범위에서 주사거울(162)을 빠르게 회전시킨다. 일 실시예에서, 상기 각도 범위(θ)는, 라인 이미지(82)가 제품 웨이퍼(10)의 한 가장자리로부터 제품 웨이퍼(10)의 가장 넓은 부분의 반대쪽 가장자리까지 제품 웨이퍼(10)의 후면(23)을 가로질러 주사될 수 있도록, 선택된다.
일 실시예에서, 어닐링 레이저 빔(80)이 단순히 좌우로 주사되고 있는 동안에, 라인 이미지(82)가 각 주사에서 제품 웨이퍼(82)의 후면(23)의 상이한 부분들을 노출(조사)하거나 적어도 인접한 주사에서 제품 웨이퍼(10)의 어떤 새로운 부분을 커버하도록(즉, 인접한 주사들 간에 약간 중첩될 수 있도록), 주사 간에 제품 웨이퍼(10)는 횡 주사 방향으로 이동된다(예를 들면, 파선 화살표(AR3)로 표시된 것과 같이 척(11)을 이동시킴으로써). 일반적으로, 척(110)은 3차원으로 이동 가능하고 또한 필요에 따라 임의의 방향으로 회전 가능하다. 일 실시예에서, 어닐링 레이저 빔(80)은 제품 웨이퍼(10)의 후면(23)의 적어도 일부를 주사한다.
어닐링 온도는 레이저 파워와 어닐 시간에 의해 제어된다. 어닐링 시간은 체류시간(dwell time)에 의해 정해지며, 체류시간은 주사 속도에 대한 레이저 빔(또는 라인 이미지) 폭의 비율이다. 전형적인 레이저 빔 폭의 범위는 수 마이크론에서 수백 마이크로미터(㎛) 사이이며, 전형적인 주사 속도는 0.1m/sec와 5m/sec 사이이다.
제품 웨이퍼(10)의 어닐링 조건은 제품 웨이퍼(10)의 디바이스 면(12a)이 상대적으로 낮은 온도 특히 임계온도(Tc)보다 낮게 유지되어야 하는 것이며, 임계온도(Tc)는 전자장치 피처(34)와 관련이 있다. 임계온도(Tc)는 초과하는 경우 전자장치 피처(34)가 손상될 수 있는 온도이다. 따라서, 어닐링 방법은 전자장치 피처(34)가 장치의 최종 기능을 보호하기 위해 임계온도(Tc)보다 낮게 유지되도록 실행된다. 디바이스 면(12a)에서의 최고 온도는 특정한 전자장치 피처(34)에 의해 결정된다. 상호접속체와 같은 전자장치 피처(34)용 금속의 경우, 임계온도(Tc)는 구리는 약 900℃이고 알루미늄은 약 600℃이다. 규화물을 포함하는 장치들의 경우, 임계온도(Tc)는 규화물 재료의 열적 안정성에 의해 제한될 수도 있다.
디바이스 면(12a)에 형성된 전자장치 피처(34)가 임계온도(Tc)보다 낮게 유지되어야 하는 제약에 의해, 레이저 열적 어닐링 시간은 디바이스 표면이 너무 뜨겁게 되는 것을 방지하기에 충분히 짧아야 한다는 요건이 필요하다. 이것의 의미는, 열적 어닐링 시간(체류시간)을 줄이기 위해 대응하는 열적 확산 거리(LD)가 디바이스 웨이퍼(10a)의 두께(d)보다 작도록 해야 한다는 것이다(즉, LD < d).
도 4는 시간과 온도(℃)의 관계를 보여주는 그래프이며 다양한 어닐링 기법들에 대한 온도-시간 프로세스 윈도우를 도시한다. 도 4는 A~D로 지시된 4개의 다른 윈도우를 포함한다. 윈도우 A로 표시된 종래의 RTP(rapid thermal processing)는 수 초 내지 수 분의 시간 범위에서 최대 1,200℃의 온도까지 동작한다. 윈도우 B로 표시된 밀리세컨드(ms)-레이저 및 플래시-램프 어닐링 방법은 어닐링 시간의 범위가 수백 밀리세컨드 ~ 수십 밀리세컨드이고 어닐링 온도는 실리콘 용융 온도(TM) = 1,412℃보다 조금 낮다. 윈도우 D에 의해 표시된 펄스 레이저 용융 프로세스는 10ns 내지 1㎲ 시간 범위에서 동작하고 실리콘 용융 온도(TM)보다 높은 피크 온도를 갖는다.
도 4에서, 윈도우 C는 여기서 개시되는 짧은-체류시간 부분-용융(sub-melt) 레이저 열적 어닐링 방법과 관련이 있으며, 이 방법들은 수 마이크로세컨드(㎲) 내지 수백 마이크로세컨드 범위의 어닐링 시간에서 동작하며, 정의에 의하면 실리콘 용융 온도(TM)보다 낮은 온도에서 동작한다. 따라서, 도 4는 짧은-체류시간의, 열적 어닐링 온도-시간 프로세스 공간의 부분-용융 레이저 열적 어닐링 윈도우 C가 다른 타입들의 종래의 어닐링의 프로세스 윈도우로부터 얼마나 떨어져 있는지 도시한다. 윈도우 C에 대한 어닐링 시간의 범위의 예는 3㎲ ~ 200㎲이다.
도 5는 얇은 실리콘 웨이퍼 내에서 깊이와 온도 관계를 나타내는 그래프이며 상기 4개의 상이한 어닐링 기법들에 대하여 얇은 실리콘 웨이퍼에서 깊이-온도 프로파일을 비교한다. 웨이퍼 두께(d)는 5㎛ ~ 200㎛ 범위에 있다. RTA(곡선 A)의 경우, 온도는 긴 어닐링 시간과 관련된 큰 열적 확산 거리(LD) 때문에 전체 기판에 걸쳐 일정하게 유지된다(즉, LD >> d).
밀리세컨드-레이저 또는 플래시-램프 어닐링 방법(곡선 B)의 경우, 온도는 웨이퍼 안으로 깊이(d)가 깊어질수록 감소한다. 그러나 감소율은 너무 느리고, 그 결과 웨이퍼의 다른 면에서의 온도는 여전히 손상 임계온도(Tc)를 초과할 수 있다(즉, LD > d).
나노세컨드(ns)-펄스 용융 레이저 어닐링(곡선 D)의 경우, 온도는 노출된 표면 근처에서 급격히 하강하며, 웨이퍼의 다른 면까지 열 침투는 일어나지 않는다. 그러나, 열 침투가 너무 얇기 때문에 반 마이크로미터를 초과하는 깊이의 접합부를 어닐링할 수 없다(즉, LD << d).
여기서 개시된 짧은-체류시간 부분-용융 레이저 어닐링(곡선 C)의 경우, 온도 하강은 웨이퍼의 노출되지 않은 면을 차갑게 유지하기 충분히 빠르며, 열 침투는 여전히 깊은 접합부를 어닐링하기에 충분히 크다(즉, LD < d).
도 6a 및 도 6b는 붕소로 도핑된 실리콘 웨이퍼에서 깊이(nm)와 붕소 농도(cm-3)의 관계를 나타내는 그래프이다. 도 6a는 2개의 곡선, 즉 어닐링이 없는(즉, 어닐링 이전) 도펀트 재분포를 도시하는 곡선(CO)과 레이저 용융 어닐링 이후의 도펀트 분포를 도시하는 곡선(CM)을 포함한다. 접합부 프로파일은 용융 깊이에 의해 결정된다. 용융 어닐링 곡선(CM)은 실리콘이 액체 상태일 때 일어나는 빠른 도펀트 분포에 의한 박스 모양의 도펀트 재분포 프로파일을 보여준다. 확산은 액체-고체 경계에서 중지하며, 급격한 박스 모양 프로파일을 생성한다. 이 방법의 이점은 도펀트 활성화 양이 더 크고 전기 저항이 더 낮은 것이다. 그러나 불리한 점은 용융 부위 내에서 도펀트를 재분포시키고 그렇기 때문에 정밀한 도펀트 프로파일이 유지될 필요가 있는 경우들이나 상이한 도펀트의 상호혼합이 바람직하지 않은 다수의 접합부에 적용될 수 없다는 것이다. 또한, 도펀트의 활성화는 용융 부위에 한정되고, 따라서 용융 부위 밖의 도펀트가 효과적으로 활성화되지 않는다는 것이다.
도 6b는 본 발명에 따라 수행되는 짧은-체류시간 비용융 레이저 어닐링과 관련된 곡선(CS) 외에 곡선(CO)을 도시한다. 도 6b로부터 알 수 있는 것은 짧은-쳬류시간 비용융 레이저 어닐링 때문에 실질적인 도펀트 재분포가 없다는 것이다. 이것은 실리콘 웨이퍼가 고체 상태로 유지될 때 도펀트가 훨씬 더 느린 속도로 확산하기 때문이다.
도 7은 시간과 온도의 관계를 나타내는 그래프이며 짧은-체류시간 비용융 레이저 어닐링과 관련된 전형적인 시간 온도 프로파일을 도시한다. 실리콘 내 도펀트 활성화의 경우, 제품 웨이퍼(10)의 상부표면(22)에서 전형적인 피크 어닐링 온도(TA)는, 곡선 CA으로 도시된 것처럼, 950℃ ~ 1,350℃ 범위에 있다. 체류시간은 (매립된) 전자장치 피처(34)의 위치에서 최고 바닥 온도(TB)가, 곡선 CB로 도시된 것처럼, 손상 임계 온도(Tc)보다 낮게 유지되는 것을 보장하도록 선택된다. 규화물 금속 콘택트 응용의 경우, 예를 들면 600℃ ~ 1,000℃와 같은 더 낮은 어닐링 온도(TA)가 사용될 수도 있다.
도 8은 두께 d1 및 d2의 2개의 웨이퍼에 대해 체류시간(td)과 바닥 온도(TB)을 도시하며, d1 < d2이다. 주어진 웨이퍼 두께에 대해서, 체류시간(td)은 TB < Tc인 것을 보장하기 위해 임계 또는 최대 체류시간(tdm)보다 낮을 필요가 있다. 최대 체류시간(tdm)은 웨이퍼 두께에 좌우될 것이다. 웨이퍼가 더 얇을수록, 필요한 체류시간은 더 작다. 두께가 d1인 웨이퍼와 관련된 곡선의 경우, 최대 체류시간은 tdm1이고, 두께가 d2인 웨이퍼와 관련된 곡선의 경우, 최대 체류시간은 tdm2이다.
도 9는 시뮬레이션에 기초하여 웨이퍼 두께와 체류시간의 관계를 도시한다. 그 관계는 대략 제곱 비례 법칙을 따르며, 이것은 열적 확산 거리가 시간의 제곱근에 비례한다는 사실과 일치한다. 그래프의 음영 구역은 장치 손상이 일어날 수 있는 td-d 프로세스 윈도우의 영역에 대응한다. 시뮬레이션에 의하면, 임계온도(Tc)는 알루미늄 금속화에 대한 손상에 의해 제한되는 것으로 가정할 때, 웨이퍼 두께 d = 40㎛인 경우, 약 70㎲ 미만의 체류시간(td)이 필요하다. 마찬가지로, 웨이퍼 두께 d = 20㎛인 경우, 약 20㎲ 미만의 체류시간(td)이 필요하다.
웨이퍼 두께(d)의 범위가 10㎛ ~ 20㎛인 실시예에서, 알루미늄 전자장치 피처(34)를 위한 체류시간의 예는 약 3㎲ ~ 약 20㎲ 범위에 있으며, 구리 전자장치 피처(34)의 경우 약 15㎲ ~ 약 100㎲ 범위에 있다.
최저 차수의 근사에 의하면, 최대 체류시간(tdm)은 다음 식으로 추정될 수 있다:
tdm
Figure pat00001
η.d2/Deff
상기 식에서 d는 웨이퍼 두께이고, Deff는 기판 필름 스택의 유효 열 확산율(diffusivity)이고, η는 손상 온도의 함수이며 보통 1의 크기를 갖는다. 알루미늄 금속화에 대한 손상이 제한 요인인 일 실시예에서, 최대 체류시간은 tdm = d2/Deff 에 의해 근사화되고 체류시간(td)은 이 근사 체류시간보다 작게 선택된다. 구리 금속화에 대한 손상이 제한 요인인 경우에 있어서, 최대 체류시간(tdm)은 훨씬 완화되며, 통상적으로 5배 이상이다.
접합 어닐링을 위한 핵심 요구사항 중 하나는 손상 제거 능력이며, 이것은 어닐링 프로세스의 총 서멀 버짓(thermal budget)에 관련이 있다. 일반적으로, 서멀 버짓이 클수록 손상 제거 능력은 더 우수하다. 그러나 여기서 개시된 짧은-체류시간 부분-용융 레이저 어닐링이 전자장치 피처(34)를 과열시키는 것을 피할 수 있지만, 감소된 체류시간으로 인해 서멀 버짓 역시 더 작아진다.
따라서, 실시예 어닐링 방법은 제품 웨이퍼(10)의 후면(23)의 동일한 구역을 여러 번 주사하거나, 제품 웨이퍼(10)의 후면(23) 상의 각 지점이 여러 번 주사되도록 인접한 주사들 사이에 라인 이미지(82)의 중첩을 증가시키는 것을 포함한다.
도 10은 시간과 온도의 관계를 나타내는 그래프이며 어닐링 레이저 빔(80)에 의한 복수(N)의 주사가 이루어지는 동안 제품 웨이퍼(10)의 후면(23)의 소정의 지점에서의 전형적인 온도 프로파일을 도시한다. 연속적인 두 번의 주사 사이의 시간 간격(τ)은 두 번째 주사가 시작되기 전에 첫 번째 주사에 의한 잔존 열이 완전히 발산되기에 충분히 길어야 한다. 열 발산 시간(τ)의 범위는 예를 들면 1msec ≤ τ ≤ 10sec 이며, 더욱 한정된 실시예에서 τ는 수 msec 내지 수백 msec 사이의 범위에 있다.
도 11a는 어닐링 레이저 빔(80)의 주사 수에 대한 측정된 접합 누설전류(임의 단위, a.u.)의 관계를 도시한다. 상기 누설은 접합 공핍 영역에서 결점 수준의 측정치이다. 주사 수가 증가함에 따라, 접합 누설은 감소하며, 이것은 결점 어닐링의 개선을 가리킨다.
복수의 부분-용융 레이저 주사를 사용하는 추가 이점은 향상된 도펀트 활성화 레벨이다. 이것은 도 11b에서 알 수 있으며, 도 11b는 어닐링 레이저 빔(80)의 주사 횟수에 대한 측정된 시트저항(Rs)(Ω/sq.)의 관계를 도시한다. 전기적 시트저항의 감소는 주사 횟수가 증가할 때 관찰되며, 이것은 향상된 도펀트 활성화를 가리킨다.
단일의 긴-체류시간을 갖는 부분-용융 어닐링은 또한 우수한 활성화를 제공하고 향상된 결점 제거 능력을 갖는다. 그러나 긴 열 확산 거리(LD)는 전자장치 피처(34)의 손사을 초래할 수 있다. 복수의 짧은-체류시간 주사를 사용하는 것은 단일 주사 방법에 비해서 증가된 서멀 버짓을 제공하지만, 웨이퍼 두께(d)보다 적은 열 확산 거리(LD)를 유지한다.
원칙적으로, 부분-용융 상황에서 나노세컨드(ns) 펄스 레이저 어닐링을 채용하는 것도 가능하고 도펀트 활성화를 향상시키기 위해 복수의 펄스를 사용하는 것이 가능하다. 그러나, 각각의 레이저 펄스와 관련된 극히 짧은 어닐링 지속시간 때문에, 매우 많은 펄스들, 즉 약 100개 내지 1,000개 사이의 펄스들이 필요할 것이다. 이 방법은 상대적으로 느리며, 그것이 대량 생산 환경에서 구현하는 것을 곤란하게 한다. 또한, 나노세컨드 펄스 레이저 어닐링의 열 침투 깊이는 사용된 펄스의 개수에 관계없이 (개별 펄스 지속시간에 의해 결정된 것과 같은) 약 1㎛로 여전히 제한된다.
전자장치 피처(34)의 온도에 영향을 줄 수 있는 다른 요인들은 척(110)의 온도와 웨이퍼-척 열 접촉 저항을 포함한다. 일반적으로, 척 온도와 열 접촉 저항이 낮을수록, 전자장치 피처(34)의 온도가 낮으며, 따라서 체류시간이 길거나 상측 어닐링 온도가 더 높을 수 있다.
그렇다 해도, 척 온도가 너무 낮다면, 높은 열적 스트레스가 제품 웨이퍼(10)의 상면과 후면(21, 23) 사이의 큰 온도 차이로 인해 발생할 수 있음을 말한다. 이 상황은 슬립(slip) 생성 및 웨이퍼 뒤틀림 또는 심지어 웨이퍼 파손을 초래할 수 있기 때문에 바람직하지 않다. 실시예 척(110)은 척 온도가 전자장치 피처(34)의 낮은 스트레스에 대한 필요와 상기 피처의 낮은 온도에 대한 필요의 균형을 유지하기 위해 최적화될 수 있도록 가열 및 냉각 기능을 모두 갖도록 구성된다. 웨이퍼의 전면 온도를 더욱 효과적으로 고정시키기 위해, 제품 웨이퍼(10)와 척(11) 사이의 양호한 열적 접촉이 바람직하다. 이것은 진공 또는 정전기 수단에 의해 달성될 수 있다. 척(110)의 재료는 예를 들면 알루미늄과 SiC이다.
여기서 개시된 짧은-체류시간의 비용융 어닐링 방법들은 얇은 웨이퍼를 어닐링하는데 탁월하게 적합하지만, 상기 방법들은 표면 어닐링이 필요하고 열에 민감한 전자장치 피처(34)들이 하측으로부터, 즉 어닐링 레이저 빔이 입사하는 제품 웨이퍼(10)의 측면으로부터 거리(d)에 임베디드(매립된) 구조체에서 사용될 수 있다. 상기 어닐링 방법의 실시예들에서, 도펀트 활성화를 강화시키거나 열에 민감한 전자장치 피처(34)를 손상시키지 않고 결점 어닐링을 향상시키기 위해 복수의 부분-용융 레이저 주사가 사용될 수 있다.
본 발명의 범위와 사상을 벗어나지 않으면서 본 발명에 대해 다양한 변경 및 변형이 이루어질 수 있음은 당업자에게 명백할 것이다. 그러므로, 본 발명은 첨부된 청구항과 그 균등물의 범위 안에 있는 한 본 발명에 대한 변경과 변형을 포함하는 것으로 해석되어야 한다.
10: 제품 웨이퍼 10a: 디바이스 웨이퍼
10b: 캐리어 웨이퍼 12a: 디바이스 면
12b: 전면 14a: 후면
15: 산화물 층 17: 보호 구조체
19: 보호층 21: 상면
22: 상부표면 23: 후면
24: 후표면 30: 디바이스 구조체
34: 디바이스 피처 40: CMOS 디바이스 층
44: 이온-주입 층 54: 콘택트 레이어(contact layer)
80: 어닐링 레이저 빔 82: 라인 이미지
100: 레이저 어닐링 시스템 110: 척(chuck)
150: 주사 레이저 시스템 151: 레이저
162: 주사 거울 164: 거울 구동기
166: 집속렌즈 168: 시준렌즈
A1, A2, A3: 광축 NA: 개구수

Claims (26)

  1. 어닐링 영역을 가진 후면을 갖는 반도체 제품 웨이퍼를 어닐하는 방법에 있어서,
    상기 제품 웨이퍼는 상기 후면으로부터 거리(d)에 위치하고 임계온도(Tc) 초과 시 손상되는 전자장치 피처를 갖고,
    상기 방법은;
    상기 반도체 제품 웨이퍼의 용융 온도(TM)보다 낮은 어닐링 온도(TA)까지 상기 어닐링 영역을 온도를 상승시켜 상기 어닐링 영역을 어닐하기 위해 상기 후면에 대하여 어닐링 레이저 빔을 주사하는 단계를 포함하고,
    상기 주사는 그것에 수반하는 열 확산 거리(LD)를 갖고,
    열 확산 거리(LD)가 LD < d를 만족시키는 체류시간으로 상기 주사를 수행하는 단계를 추가로 포함하고,
    상기 전자장치 피처는 상기 임계온도(TC)보다 낮게 유지되는, 반도체 제품 웨이퍼 어닐링 방법.
  2. 제 1 항에 있어서,
    상기 어닐링 영역은 이온-주입 층 또는 콘택트 레이어인, 반도체 제품 웨이퍼 어닐링 방법.
  3. 제 1 항에 있어서,
    상기 체류시간은 3㎲ ~ 200㎲ 범위에 있는, 반도체 제품 웨이퍼 어닐링 방법.
  4. 제 1 항에 있어서,
    상기 전자장치 피처는 금속을 포함하고,
    상기 임계온도(TC)는 약 600℃ ~ 약 900℃ 범위에 있는, 반도체 제품 웨이퍼 어닐링 방법.
  5. 제 1 항에 있어서,
    디바이스 웨이퍼와 캐리어 웨이퍼를 접합하여 상기 반도체 제품 웨이퍼를 형성하는 단계를 추가로 포함하고,
    상기 디바이스 웨이퍼는 상기 전자장치 피처를 포함하는, 반도체 제품 웨이퍼 어닐링 방법.
  6. 제 1 항에 있어서,
    상기 어닐링 레이저 빔은 얇은 상기 웨이퍼 두께보다 작은 광 흡수 길이를 갖는 적외 파장 또는 가시 파장을 가지는, 반도체 제품 웨이퍼 어닐링 방법.
  7. 제 1 항에 있어서,
    상기 전자장치 피처는 CMOS 디바이스 레이어를 포함하는, 반도체 제품 웨이퍼 어닐링 방법.
  8. 제 1 항에 있어서,
    상기 전자장치 피처는 반도체 파워-디바이스 레이어를 포함하는, 반도체 제품 웨이퍼 어닐링 방법.
  9. 제 1 항에 있어서,
    상기 후면의 동일한 부분의 복수 주사를 수행하는 단계를 추가로 포함하고,
    시간적으로 인접한 주사들은 1ms ≤ τ ≤ 10sec인 시간 간격(τ)에 의해 시간상 분리되는, 반도체 제품 웨이퍼 어닐링 방법.
  10. 제 9 항에 있어서,
    상기 복수 주사의 횟수는 10회 이하인, 반도체 제품 웨이퍼 어닐링 방법.
  11. 제 1 항에 있어서,
    5㎛ ≤ d ≤ 150㎛인, 반도체 제품 웨이퍼 어닐링 방법.
  12. 제 1 항에 있어서,
    10㎛ ≤ d ≤ 20㎛이고,
    상기 전자장치 피처는 알루미늄으로 만들어지고,
    상기 체류시간(td)은 약 3㎲ 내지 약 20㎲ 사이에 있는, 반도체 제품 웨이퍼 어닐링 방법.
  13. 제 1 항에 있어서,
    10㎛ ≤ d ≤ 20㎛이고,
    상기 전자장치 피처는 구리로 만들어지고,
    상기 체류시간(td)은 약 15㎲ 내지 약 100㎲ 사이에 있는, 반도체 제품 웨이퍼 어닐링 방법.
  14. 제품 웨이퍼의 어닐링 방법에 있어서,
    후면과 5㎛ ~ 150㎛ 사이의 두께(d)를 가진 디바이스 웨이퍼의 전면 위에 보호용 구조체를 형성함으로써 제품 웨이퍼를 형성하는 단계;
    상기 디바이스 웨이퍼의 후면 내 또는 위에 어닐링 영역을 형성하는 단계; 및
    상기 어닐링 영역의 비용융 어닐링을 실행하기 위해 상기 후면에 대해 어닐링 레이저 빔을 주사하는 단계를 포함하고,
    상기 전면은 임계온도(Tc)를 초과하여 가열되면 손상되는 전자장치 피처들을 포함하고,
    상기 주사는 열 확산 거리 LD < d를 규정하는 체류시간으로 수행되고,
    상기 전자장치 피처들은 상기 임계온도(Tc) 아래의 온도로 유지되는, 제품 웨이퍼의 어닐링 방법.
  15. 제 14 항에 있어서,
    상기 어닐링 영역은 상기 후면 내에 형성된 이온-주입된 도핑 레이어 또는 상기 후면 위에 형성된 콘택트 레이어인, 제품 웨이퍼의 어닐링 방법.
  16. 제 14 항에 있어서,
    상기 후면의 동일 부분의 복수 주사를 수행하는 단계를 추가로 포함하고,
    시간적으로 인접한 주사들은 1msec ≤ τ ≤ 10sec인 시간 간격(τ)에 의해 분리되는, 제품 웨이퍼의 어닐링 방법.
  17. 제 16 항에 있어서,
    상기 복수 주사의 횟수는 10회 이하인, 제품 웨이퍼의 어닐링 방법.
  18. 제 14 항에 있어서,
    상기 보호용 구조체는 캐리어 웨이퍼를 포함하는, 제품 웨이퍼의 어닐링 방법.
  19. 제 14 항에 있어서,
    상기 보호용 구조체는 단일의 보호층으로 구성되는, 제품 웨이퍼의 어닐링 방법.
  20. 제 14 항에 있어서,
    상기 전자장치 피처들은 금속 및 CMOS 레이어 중 적어도 어느 하나를 포함하는, 제품 웨이퍼의 어닐링 방법.
  21. 제 14 항에 있어서,
    상기 전자장치 피처들은 반도체 파워-디바이스 레이어를 포함하는, 제품 웨이퍼의 어닐링 방법.
  22. 제 14 항에 있어서,
    상기 체류시간은 3㎲ 내지 200㎲ 사이의 범위에 있는, 제품 웨이퍼의 어닐링 방법.
  23. 제 14 항에 있어서,
    tdm = d2/Deff 에 의해 정의된 최대 체류시간(tdm) 미만으로 상기 체류시간을 선택하는 단계를 포함하고,
    여기서 Deff는 상기 디바이스 웨이퍼의 유효 열 확산율인, 제품 웨이퍼의 어닐링 방법.
  24. 제 14 항에 있어서,
    상기 어닐링 레이저 빔은 얇은 상기 웨이퍼 두께 미만의 광 흡수 길이를 갖는 적외 파장 또는 가시 파장을 갖는, 제품 웨이퍼의 어닐링 방법.
  25. 제 14 항에 있어서,
    10㎛ ≤ d ≤ 20㎛이고,
    상기 전자장치 피처는 알루미늄으로 만들어지고,
    상기 체류시간(td)은 약 3㎲ 내지 약 20㎲ 사이에 있는, 제품 웨이퍼의 어닐링 방법.
  26. 제 14 항에 있어서,
    10㎛ ≤ d ≤ 20㎛이고,
    상기 전자장치 피처는 구리로 만들어지고,
    상기 체류시간(td)은 약 15㎲ 내지 약 100㎲ 사이에 있는, 제품 웨이퍼의 어닐링 방법.
KR1020130099139A 2012-08-27 2013-08-21 비용융 얇은-웨이퍼 레이저 열적 어닐링 방법 KR20140027880A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/595,873 2012-08-27
US13/595,873 US9490128B2 (en) 2012-08-27 2012-08-27 Non-melt thin-wafer laser thermal annealing methods

Publications (1)

Publication Number Publication Date
KR20140027880A true KR20140027880A (ko) 2014-03-07

Family

ID=50069670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130099139A KR20140027880A (ko) 2012-08-27 2013-08-21 비용융 얇은-웨이퍼 레이저 열적 어닐링 방법

Country Status (7)

Country Link
US (1) US9490128B2 (ko)
JP (1) JP5941880B2 (ko)
KR (1) KR20140027880A (ko)
CN (1) CN103632938A (ko)
DE (1) DE102013013514A1 (ko)
SG (1) SG2013063300A (ko)
TW (1) TWI546863B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134924A (ko) * 2016-04-27 2018-12-19 스미도모쥬기가이고교 가부시키가이샤 레이저어닐링방법 및 레이저어닐링장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401274B2 (en) 2013-08-09 2016-07-26 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US10083843B2 (en) * 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
DE102015106397B4 (de) * 2015-04-16 2019-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung
US9455185B1 (en) * 2015-12-17 2016-09-27 International Business Machines Corporation Laser anneal of buried metallic interconnects including through silicon vias
US10665504B2 (en) 2017-07-28 2020-05-26 Veeco Instruments Inc. Laser-based systems and methods for melt-processing of metal layers in semiconductor manufacturing
JP2019071373A (ja) * 2017-10-11 2019-05-09 三菱電機株式会社 熱処理方法および熱処理装置
WO2019101300A1 (en) * 2017-11-21 2019-05-31 Iris Industries Sa Short-wave infrared detector array and fabrication methods thereof
EP3667704A1 (en) * 2018-12-13 2020-06-17 Laser Systems & Solutions of Europe Method for thermally processing a substrate and associated system
CN112864040A (zh) * 2019-11-26 2021-05-28 上海微电子装备（集团）股份有限公司 激光退火装置
FR3113183B1 (fr) 2020-07-31 2022-07-08 Commissariat Energie Atomique PROCEDE DE FORMATION DE CONTACTS OHMIQUES, NOTAMMENT DE TYPE Ni(GeSn) METTANT EN ŒUVRE UN RECUIT LASER
CN118538629B (zh) * 2024-07-26 2024-10-15 成都高投芯未半导体有限公司 一种igbt正面温度获取方法与igbt背面退火方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234356A (en) 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
JPS56142630A (en) 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
US5688715A (en) 1990-03-29 1997-11-18 The United States Of America As Represented By The Secretary Of The Navy Excimer laser dopant activation of backside illuminated CCD's
JP3211377B2 (ja) 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
KR100255689B1 (ko) 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
JP4026182B2 (ja) 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
US6524977B1 (en) 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
KR0153823B1 (ko) 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법
JP3301054B2 (ja) 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JPH1174536A (ja) 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JPH10244392A (ja) 1997-03-04 1998-09-14 Semiconductor Energy Lab Co Ltd レーザー照射装置
TW466772B (en) 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
US5930617A (en) 1998-03-25 1999-07-27 Texas Instruments-Acer Incorporated Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction
KR100430231B1 (ko) 1998-10-02 2004-07-19 엘지.필립스 엘시디 주식회사 레이저어닐장비
US6521501B1 (en) 1999-05-11 2003-02-18 Advanced Micro Devices, Inc. Method of forming a CMOS transistor having ultra shallow source and drain regions
TW544743B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6514339B1 (en) 1999-10-29 2003-02-04 Lg. Philips Co., Ltd. Laser annealing apparatus
JP4514861B2 (ja) 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US6366308B1 (en) 2000-02-16 2002-04-02 Ultratech Stepper, Inc. Laser thermal processing apparatus and method
US6531681B1 (en) 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
US6303476B1 (en) 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6479821B1 (en) 2000-09-11 2002-11-12 Ultratech Stepper, Inc. Thermally induced phase switch for laser thermal processing
US6365476B1 (en) 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
US20030040130A1 (en) 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
US20040097103A1 (en) 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
US6987240B2 (en) 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US7135423B2 (en) 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
US6548361B1 (en) 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6747245B2 (en) * 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7098155B2 (en) 2003-09-29 2006-08-29 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
US7772523B2 (en) 2004-07-30 2010-08-10 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus and laser irradiation method
US7279721B2 (en) 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
JP2006351659A (ja) 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
US7943534B2 (en) 2005-08-03 2011-05-17 Phoeton Corp. Semiconductor device manufacturing method and semiconductor device manufacturing system
US7482254B2 (en) 2005-09-26 2009-01-27 Ultratech, Inc. Apparatus and methods for thermally processing undoped and lightly doped substrates without pre-heating
US8003479B2 (en) 2006-03-27 2011-08-23 Intel Corporation Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
JP2008066410A (ja) 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法
US7776746B2 (en) 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
US7932139B2 (en) 2007-05-02 2011-04-26 Texas Instruments Incorporated Methodology of improving the manufacturability of laser anneal
US7846803B2 (en) * 2007-05-31 2010-12-07 Freescale Semiconductor, Inc. Multiple millisecond anneals for semiconductor device fabrication
US20090034071A1 (en) 2007-07-31 2009-02-05 Dean Jennings Method for partitioning and incoherently summing a coherent beam
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
US7901974B2 (en) * 2008-02-08 2011-03-08 Omnivision Technologies, Inc. Masked laser anneal during fabrication of backside illuminated image sensors
JP2009231706A (ja) * 2008-03-25 2009-10-08 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP2009283533A (ja) 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
US8319149B2 (en) * 2008-04-16 2012-11-27 Applied Materials, Inc. Radiant anneal throughput optimization and thermal history minimization by interlacing
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
US20090278287A1 (en) * 2008-05-12 2009-11-12 Yun Wang Substrate processing with reduced warpage and/or controlled strain
US7952096B2 (en) * 2008-12-08 2011-05-31 Omnivision Technologies, Inc. CMOS image sensor with improved backside surface treatment
US8017427B2 (en) 2008-12-31 2011-09-13 Omnivision Technologies, Inc. Backside-illuminated (BSI) image sensor with backside diffusion doping
JP5356872B2 (ja) * 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
US8460959B2 (en) * 2009-11-06 2013-06-11 Ultratech, Inc. Fast thermal annealing of GaN LEDs
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
US8304354B2 (en) 2010-04-22 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods to avoid laser anneal boundary effect within BSI CMOS image sensor array
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
US8014427B1 (en) 2010-05-11 2011-09-06 Ultratech, Inc. Line imaging systems and methods for laser annealing
JP2011243836A (ja) 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP5517832B2 (ja) 2010-08-20 2014-06-11 住友重機械工業株式会社 レーザアニール装置及びレーザアニール方法
US8383513B2 (en) 2010-10-05 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric rapid thermal annealing to reduce pattern effect
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8735207B2 (en) * 2011-04-05 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to avoid fixed pattern noise within backside illuminated (BSI) complementary metal-oxide-semiconductor (CMOS) sensor array
US8309474B1 (en) * 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134924A (ko) * 2016-04-27 2018-12-19 스미도모쥬기가이고교 가부시키가이샤 레이저어닐링방법 및 레이저어닐링장치

Also Published As

Publication number Publication date
CN103632938A (zh) 2014-03-12
TW201409577A (zh) 2014-03-01
SG2013063300A (en) 2014-03-28
JP5941880B2 (ja) 2016-06-29
TWI546863B (zh) 2016-08-21
JP2014045186A (ja) 2014-03-13
DE102013013514A1 (de) 2014-02-27
US20140057457A1 (en) 2014-02-27
US9490128B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
KR20140027880A (ko) 비용융 얇은-웨이퍼 레이저 열적 어닐링 방법
US7807554B2 (en) Method of manufacturing semiconductor element
EP2360717B1 (en) Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
TW201250854A (en) Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
KR20160073919A (ko) 체류시간이 단축된 레이저 어닐링 시스템 및 방법
JPH10189473A (ja) マイクロ波アニールによる極浅半導体接合の形成
US7135387B2 (en) Method of manufacturing semiconductor element
JPWO2011096326A1 (ja) 半導体素子の製造方法および半導体素子の製造装置
KR20150115008A (ko) 레이저 어닐링 장치, 반도체 장치의 제조 방법
US9620396B1 (en) Laser anneal of buried metallic interconnects including through silicon vias
JP2013247248A (ja) 半導体装置の製造方法
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
US7737036B2 (en) Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
US9704712B1 (en) Method of making a semiconductor device formed by thermal annealing
US20090042353A1 (en) Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
US7863193B2 (en) Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
Venturini Laser Thermal Annealing: Enabling ultra-low thermal budget processes for 3D junctions formation and devices
TW201101526A (en) Photodiode manufacturing method and photodiode
US10522478B2 (en) Semiconductor device with circumferential structure and method of manufacturing
Büchler et al. Micro characterization and imaging of spikes in nickel plated solar cells
JP2020021906A (ja) 半導体装置の製造方法
Gelpey et al. An overview of ms annealing for deep sub-micron activation
Arai et al. Backside-activation technique of power device IGBTs by a microsecond-pulsed green laser
US20190013210A1 (en) Method of reducing a sheet resistance in an electronic device, and an electronic device
US20170148726A1 (en) Semiconductor processing method and semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid