DE102012220824B4 - Halbleiterstruktur mit einer eingebetteten Brücke mit niedrigem Widerstand für einen Grabenkondensator und Verfahren zur Herstellung - Google Patents

Halbleiterstruktur mit einer eingebetteten Brücke mit niedrigem Widerstand für einen Grabenkondensator und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102012220824B4
DE102012220824B4 DE102012220824.0A DE102012220824A DE102012220824B4 DE 102012220824 B4 DE102012220824 B4 DE 102012220824B4 DE 102012220824 A DE102012220824 A DE 102012220824A DE 102012220824 B4 DE102012220824 B4 DE 102012220824B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor material
monocrystalline
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012220824.0A
Other languages
English (en)
Other versions
DE102012220824A1 (de
Inventor
Karen A. Nummy
Chengwen Pei
Werner A. Rausch
Geng Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102012220824A1 publication Critical patent/DE102012220824A1/de
Application granted granted Critical
Publication of DE102012220824B4 publication Critical patent/DE102012220824B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Abstract

Halbleiterstruktur, aufweisend: einen in einem Halbleitersubstrat angeordneten Graben, der sich in einer Halbleiterschicht erstreckt, welche ein erstens monokristallines Halbleitermaterial aufweist, und der mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt gefüllt ist, wobei der mindestens eine leitfähige Füllmaterialabschnitt einen dotierten Halbleiterfüllungsabschnitt aufweist, der seitlich mit dem ersten monokristallinen Halbleitermaterial in Kontakt steht; und eine Source-Zone, die in die Halbleiterschicht eingebettet ist und ein anderes monokristallines Halbleitermaterial aufweist, welches sich von dem ersten monokristallinen Halbleitermaterial unterscheidet und epitaxial an dem monokristallinen Halbleitermaterial ausgerichtet ist und einen epitaxialen Halbleitermaterialabschnitt bildet; und einen polykristallinen Halbleitermaterialabschnitt, der mit einer obersten horizontalen Fläche des dotierten Halbleiterfüllungsabschnitts in Kontakt steht und ein gleiches Material wie die Source-Zone aufweist und mit der Source-Zone in Kontakt steht.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft eine Halbleitereinheit und insbesondere eine Halbleitereinheit, welche einen Grabenkondensator, einen Zugriffstransistor und eine eingebettete Brücke aufweist, die einen Leitweg zwischen einer Elektrode des Grabenkondensators und einer Source-Zone des Zugriffstransistors bereitstellt, und Verfahren zur Herstellung derselben.
  • Grabenkondensatoren werden für verschiedene Anwendungen verwendet, z. B. selbständige dynamische Direktzugriffs-Speichereinheiten (DRAM), eingebettete DRAM-Einheiten und Entkopplungskondensatoren. Einige Anwendungen der Grabenkondensatoren benötigen einen elektrisch leitfähigen Weg mit niedrigem Widerstand zu einer Elektrode eines Grabenkondensators. Zum Beispiel benötigen eingebettete Hochleistungs-eDRAM-Einheiten einen Leitweg zwischen einer inneren Elektrode eines Grabenkondensators und einer Source-Zone eines Zugriffstransistors.
  • Eine Silicidbrücke, die zwischen einer inneren Elektrode eines Grabenkondensators und einer Source-Zone eines Zugriffstransistors ausgebildet ist, kann aufgrund der Nähe eines oberen Grabenoxids (Trench Top Oxide, TTO), was zur Bildung von Aussparungen an einer Grenzfläche zwischen der inneren Elektrode des Grabenkondensators und der Source-Zone führen kann, Ausbeuteprobleme aufweisen. Die Aussparungen können nach der Bildung einer vergrabenen Silicidbrücke mit einem nicht leitfähigen Fremdmaterial gefüllt werden oder können ungefüllt bleiben. In solchen Fällen kann die elektrische Verbindung zwischen der inneren Elektrode des Grabenkondensators und der Source-Zone eine Quelle für ein Ausbeuteproblem oder ein Zuverlässigkeitsproblem sein. Daher ist eine robustere und besser herstellbare Struktur für einen elektrisch leitfähigen Weg zwischen einer inneren Elektrode eines Grabenkondensators und einer Source-Zone eines Zugriffskondensators erwünscht.
  • Aus der US 2011/0272762 A1 ist dabei eine Halbleiterstruktur, u. a. aufweisend einen in einem Halbleitersubstrat angeordneten Graben, der sich in einer Halbleiterschicht erstreckt, welche ein erstes monokristallines Halbleitermaterial aufwiest, und der mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt gefüllt ist, wobei der mindestens eine leitfähige Füllmaterialabschnitt einen dotierten Halbleiterfüllungsabschnitt aufweist und einen polykristallinen Halbleitermaterialschicht, der mit einer obersten horizontalen Fläche des dotierten Halbleiterfüllungsabschnitts in Kontakt steht und ein gleiches Material wie eine Source Zone aufwiest und mit dieser in Kontakt steht sowie ein Verfahren zur Herstellung der Halbleiterstruktur bekannt.
  • Die US 2006/0102947 A1 betrifft einen DRAM-Kondensator und ein Verfahren zu dessen Herstellung.
  • Die US 7405131 B2 betrifft eine Struktur zur Reduzierung eines Aufbaus von Silizid-Schaltbrücken zwischen Drain/Source und Körper und ein Verfahren zu deren Herstellung.
  • KURZDARSTELLUNG
  • Es wird ein Graben in einem Halbleitersubstrat gebildet und mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Materialfüllungsabschnitt gefüllt, der als innere Elektrode fungiert. Der mindestens eine leitfähige Materialfüllungsabschnitt weist einen dotierten polykristallinen Halbleiterfüllungsabschnitt auf. Auf dem Halbleitersubstrat wird ein Gate-Stapel für einen Zugriffstransistor gebildet, und um den Gate-Stapel herum wird ein Gate-Abstandhalter gebildet. Zwischen einer äußeren Seitenwand des Gate-Abstandhalters und einer Seitenwand des dotierten polykristallinen Halbleiterfüllungsabschnitts wird ein Source/Drain-Graben gebildet. Eine epitaxiale Source-Zone und ein polykristalliner Halbleitermaterialabschnitt werden gleichzeitig durch ein selektives Epitaxieverfahren gebildet, so dass die epitaxiale Source-Zone und der polykristalline Halbleitermaterialabschnitt ohne eine Lücke dazwischen miteinander in Kontakt stehen. Der polykristalline Halbleitermaterialabschnitt sorgt für einen robusten Leitweg mit niedrigem Widerstand zwischen der Source-Zone und der inneren Elektrode. Das Material der epitaxialen Source-Zone und des polykristallinen Halbleitermaterialabschnitts versehen einen Kanal des Zugriffstransistors mit einer lateralen Verspannung.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist eine Halbleiterstruktur einen Graben, eine Source-Zone und einen polykristallinen Halbleitermaterialabschnitt auf. Der Graben befindet sich in einem Halbleitersubstrat, erstreckt sich in einer Halbleiterschicht, die ein erstes monokristallines Halbleitermaterial aufweist, und ist mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt gefüllt. Der mindestens eine leitfähige Materialabschnitt weist einen dotierten Halbleiterfüllungsabschnitt auf, der lateral mit dem monokristallinen Halbleitermaterial in Kontakt steht. Die Source-Zone ist in die Halbleiterschicht eingebettet und weist ein anderes monokristallines Halbleitermaterial auf, welches sich von dem monokristallinen Halbleitermaterial unterscheidet und epitaxial an dem monokristallinen Halbleitermaterial ausgerichtet ist. Der polykristalline Halbleitermaterialabschnitt steht mit einer obersten horizontalen Fläche des dotierten Halbleiterfüllungsabschnitts in Kontakt und weist ein gleiches Material wie die Source-Zone auf und steht mit der Source-Zone in Kontakt.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Bilden einer Halbleiterstruktur bereitgestellt. Das Verfahren weist auf: Bilden eines Grabens in einem Halbleitersubstrat, wobei sich der Graben in einer Halbleiterschicht erstreckt, die ein monokristallines Halbleitermaterial aufweist; Füllen des Grabens mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt, welcher einen Halbleiterfüllungsabschnitt aufweist; und Bilden eines Source/Drain-Grabens in der Halbleiterschicht. Eine obere Fläche des Halbleiterfüllungsabschnitts liegt physisch frei, und der Source/Drain-Graben ist lateral durch eine Seitenwandfläche des Halbleiterfüllungsabschnitts begrenzt. Das Verfahren weist ferner auf: Abscheiden eines epitaxialen Halbleitermaterialabschnitts direkt auf monokristallinen Flächen des Source/Drain-Grabens und eines polykristallinen Halbleitermaterialabschnitts auf dem Halbleiterfüllungsabschnitt.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
  • 1 ist eine vertikale Querschnittsansicht einer ersten beispielhaften Halbleiterstruktur nach dem Bilden von tiefen Gräben und einer vergrabenen Platte in einem Halbleitersubstrat gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden von Knotendielektrikumsschichten und unteren inneren Elektroden gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 3 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden von Halbleiterfüllungsabschnitten gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 4 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden von verschiedenen flachen Gräben gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 5 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur während der Ionenimplantation zusätzlicher Dotierstoffe in dotierte Halbleiterfüllungsabschnitte gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 6 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden verschiedener Flachgraben-Isolierungsstrukturen gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 7 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Erweitern einer flachen Grabenisolierungsstruktur der Grabenoberseite durch Umwandeln frei liegender Abschnitte der dotierten Halbleiterfüllungsabschnitte gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 8 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Entfernen einer Füllschicht und dem Zurücknehmen der verschiedenen flachen Grabenisolierungsstrukturen gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 9 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden von aktiven Gate-Stapeln und passierenden Gate-Stapeln gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 10 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden von Source/Drain-Gräben gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 11 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem weiteren Zurücknehmen der verschiedenen flachen Grabenisolierungsstrukturen und dem Freilegen oberer Flächen der dotierten polykristallinen Halbleiterfüllungsabschnitte gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 12 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden von Source-Zonen und polykristallinen Halbleitermaterialabschnitten durch selektive Abscheidung eines Halbleitermaterials gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 13 ist eine vertikale Querschnittsansicht der ersten beispielhaften Halbleiterstruktur nach dem Bilden einer Dielektrikumsschicht der Kontaktebene und verschiedener Durchkontaktierungsstrukturen gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 14 ist eine vertikale Querschnittsansicht einer zweiten beispielhaften Halbleiterstruktur nach dem Entfernen einer Füllschicht gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 15 ist eine vertikale Querschnittsansicht der zweiten beispielhaften Halbleiterstruktur nach dem Bilden von aktiven Gate-Stapeln und passierenden Gate-Stapeln gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • 16 ist eine vertikale Querschnittsansicht der zweiten beispielhaften Halbleiterstruktur nach dem Entfernen von Source/Drain-Gräben gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • 17 ist eine vertikale Querschnittsansicht der zweiten beispielhaften Halbleiterstruktur nach dem Bilden von Source-Zonen und polykristallinen Halbleitermaterialabschnitten durch selektive Abscheidung eines Halbleitermaterials gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • 18 ist eine vertikale Querschnittsansicht der zweiten beispielhaften Halbleiterstruktur nach dem Bilden einer Dielektrikumsschicht der Kontaktebene und verschiedener Durchkontaktierungsstrukturen gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Wie oben angegeben, betrifft die vorliegende Offenbarung eine Halbleitereinheit, welche einen Grabenkondensator, einen Zugriffstransistor und eine eingebettete Brücke aufweist, die einen Leitweg zwischen einer Elektrode des Grabenkondensators und einer Source-Zone des Zugriffstransistors bereitstellt, und Verfahren zur Herstellung derselben, welche nun mit begleitenden Figuren detailliert beschrieben werden. Es sei angemerkt, dass gleiche und entsprechende Elemente, die hierin erwähnt und in den Zeichnungen veranschaulicht werden, durch gleiche Bezugszahlen gekennzeichnet sind.
  • Ein „tiefer Graben” bezieht sich hierin auf einen Graben, der sich mindestens von einer oberen Fläche einer oberen Halbleiterschicht eines Halbleiter-auf-Isolator(SOI)-Substrats und mindestens bis zu einer unteren Fläche einer vergrabenen Isolatorschicht in dem SOI-Substrat erstreckt, oder auf einen Graben, der eine Tiefe von mehr als 2 Mikrometer aufweist und in einem massiven Halbleitersubstrat ausgebildet ist.
  • Bezug nehmend auf 1, weist eine erste beispielhafte Halbleiterstruktur gemäß einer ersten Ausführungsform der vorliegenden Offenbarung ein Halbleitersubstrat 8 auf. Das Halbleitersubstrat 8 kann ein Halbleiter-auf-Isolator(SOI)-Substrat sein, welches von unten nach oben einen Stapel einer Verarbeitungssubstratschicht 10, einer vergrabenen Isolatorschicht 12 und einer oberen Halbleiterschicht 30 aufweist, die ein Halbleitermaterial aufweist. Die Verarbeitungssubstratschicht 10 ist ein Halbleitersubstrat, welches ein Halbleitermaterial aufweist. Zum Beispiel kann es sich bei der Verarbeitungssubstratschicht 10 um ein monokristallines Siliciumsubstrat handeln. Die Dicke der Verarbeitungssubstratschicht 10 ist ausreichend, um für einen mechanischen Halt für andere Schichten, z. B. die vergrabene Isolatorschicht 20 und die obere Halbleiterschicht 30, zu sorgen. Z. B. kann die Dicke der Verarbeitungssubstratschicht 10 50 Mikrometer bis 1 mm betragen, obwohl auch geringere und größere Dicken verwendet werden können. In einem nicht beschränkenden veranschaulichenden Beispiel kann die Verarbeitungssubstratschicht 10 monokristallines Silicium aufweisen, welches eine Dotierung des p-Typs in einer Dotierstoffkonzentration von 1,0 × 1014/cm3 bis 1,0 × 1018/cm3 aufweist, obwohl auch niedrigere und höhere Dotierstoffkonzentrationen und/oder eine Dotierung des n-Typs verwendet werden können.
  • Die vergrabene Isolatorschicht 20 weist ein Dielektrikumsmaterial auf, z. B. Siliciumoxid und/oder Siliciumnitrid. In einer Ausführungsform kann die vergrabene Isolatorschicht 20 thermisches Siliciumoxid aufweisen. Die Dicke der vergrabenen Isolatorschicht 20 kann 20 nm bis 5 Mikrometer, typischerweise 100 nm bis 1 Mikrometer betragen. Die vergrabene Isolatorschicht 20 sorgt für elektrische Isolierung von Komponenten oberhalb der vergrabenen Isolatorschicht 20 gegenüber der Verarbeitungssubstratschicht 10. Wenn die Verarbeitungssubstratschicht 10 ein Isolatorsubstrat ist, kann die vergrabene Isolatorschicht 20 entfernt werden, ohne die elektrische Isolierung von Einheiten in und oberhalb der dotierten polykristallinen Halbleiterschicht 14 zu beeinträchtigen. Die vergrabene Isolatorschicht 20 kann auf der Verarbeitungssubstratschicht 10 durch Abscheiden eines Dielektrikumsmaterials, Umwandeln eines Oberflächenabschnitts der Verarbeitungssubstratschicht 10 oder Verbinden und/oder Abspalten gebildet werden.
  • Die obere Halbleiterschicht 30 weist ein Halbleitermaterial wie Silicium, Germanium, eine Silicium-Germanium-Legierung, eine Silicium-Kohlenstoff-Legierung, eine Silicium-Germanium-Kohlenstoff-Legierung, ein III-V-Verbindungs-Halbleitermaterial, ein II-VI-Verbindungs-Halbleitermaterial, ein organisches Halbleitermaterial oder eine Kombination oder einen Stapel daraus auf. Die Dicke der oberen Halbleiterschicht 30 kann 10 nm bis 300 nm, typischerweise 20 nm bis 150 nm betragen, obwohl auch geringere und größere Dicken verwendet werden können.
  • In einer Ausführungsform kann der obere Halbleiter 30 eine monokristalline Halbleiterschicht 30L aufweisen, welche über ihre Gesamtheit ein erstes monokristallines Halbleitermaterial einer ersten Gitterkonstante aufweist. Die gesamte monokristalline Halbleiterschicht 30L oder Teile der monokristallinen Halbleiterschicht 30L kann bzw. können mit Dotierstoffen verschiedener Konzentrationen und/oder Leitfähigkeitstypen (p-Typ und n-Typ) dotiert sein. In einem nicht beschränkenden veranschaulichenden Beispiel kann die monokristalline Halbleiterschicht 30L mindestens einen p-dotierten monokristallinen Siliciumabschnitt aufweisen, welcher eine Dotierung des p-Typs in einer Dotierstoffkonzentration von 1,0 × 1014/cm3 bis 1,0 × 1018/cm3 aufweist, obwohl auch niedrigere und höhere Dotierstoffkonzentrationen und/oder eine Dotierung des n-Typs verwendet werden können.
  • Statt des SOI-Substrats kann für das Halbleitersubstrat 8 ein massives Halbleitersubstrat verwendet werden. In diesem Fall kann das massive Substrat durchgehend ein erstes monokristallines Halbleitermaterial aufweisen. Das erste monokristalline Halbleitermaterial kann über die Gesamtheit des massiven Halbleitersubstrats eine erste Gitterkonstante aufweisen. Das gesamte massive Halbleitersubstrat oder Teile des massiven Halbleitersubstrats kann bzw. können mit Dotierstoffen verschiedener Konzentrationen und/oder Leitfähigkeitstypen (p-Typ und n-Typ) dotiert sein. In einem nicht beschränkenden veranschaulichenden Beispiel kann das massive Halbleitersubstrat mindestens einen p-dotierten monokristallinen Siliciumabschnitt aufweisen, welcher eine Dotierung des p-Typs in einer Dotierstoffkonzentration von 1,0 × 1014/cm3 bis 1,0 × 1018/cm3 aufweist, obwohl auch niedrigere und höhere Dotierstoffkonzentrationen und/oder eine Dotierung des n-Typs verwendet werden können. Obwohl in der vorliegenden Offenbarung Ausführungsformen beschrieben werden, in welchen ein SOI-Substrat verwendet wird, kann das Verfahren oder die Struktur der beschriebenen Ausführungsformen mit notwendigen Modifikationen auch in Ausführungsformen realisiert werden, in welchen ein massives Halbleitersubstrat verwendet wird.
  • Mindestens eine Füllschicht 40 und eine (nicht dargestellte) Hartmaskenschicht werden nacheinander auf der oberen Halbleiterschicht 30 abgeschieden. Die mindestens eine Füllschicht 40 kann direkt auf der oberen Halbleiterschicht 30 gebildet werden, z. B. durch überdeckende Abscheidung unter Anwendung der chemischen Abscheidung aus der Gasphase (CVD). Typischerweise weist die mindestens eine Füllschicht 40 ein Dielektrikumsmaterial auf, z. B. ein dielektrisches Nitrid oder ein dielektrisches Oxid. Die mindestens eine Füllschicht 40 kann einen Stapel mehrerer Dielektrikumsschichten aufweisen. Zum Beispiel kann die mindestens eine Füllschicht ein Stapel aus einer dünnen Siliciumoxidschicht, die direkt auf der oberen Halbleiterschicht 30 gebildet wird, und einer dickeren Siliciumnitridschicht sein, die auf der dünnen Siliciumoxidschicht gebildet wird. Die Dicke der mindestens einen Füllschicht 40 kann 80 nm bis 1.000 nm betragen, vorzugsweise 120 nm bis 250 nm. Die Füllschicht 40 kann durch chemische Abscheidung aus der Gasphase (CVD) direkt auf der oberen Halbleiterschicht 30 gebildet werden.
  • Die Hartmaskenschicht kann abgeschieden werden, um anschließend als Ätzmaske zum Bilden tiefer Gräben verwendet zu werden. Die Hartmaskenschicht weist typischerweise ein Dielektrikumsmaterial wie Borsilicatglas (BSG) oder undotiertes Silicatglas (USG) auf. Die Dicke der Hartmaskenschicht kann 100 nm bis 1 Mikrometer betragen, obwohl auch geringere und größere Dicken verwendet werden können.
  • Ein (nicht dargestellter) Photoresist wird auf der oberen Fläche der Hartmaskenschicht gebildet und lithographisch strukturiert, um Öffnungen in dem Photoresist zu bilden. Die Öffnungen in dem Photoresist können über Bereichen des Halbleitersubstrats 8 gebildet werden, in welchen anschließend tiefe Gräben 19 gebildet werden. Die Struktur in dem Photoresist wird durch eine erste anisotrope Ätzbehandlung, welche als Maskenöffnungs-Ätzbehandlung bezeichnet wird, in die Hartmaskenschicht übertragen. Nachdem die Struktur in dem Photoresist in die Hartmaskenschicht kopiert worden ist, kann der Photoresist entfernt werden, z. B. durch Veraschen. Unter Verwendung der Hartmaskenschicht als Ätzmaske wird die Struktur in der Hartmaskenschicht durch eine andere anisotrope Ätzbehandlung, welche als Tiefgraben-Ätzbehandlung bezeichnet wird, durch die mindestens eine Füllschicht 40, die obere Halbleiterschicht 30, die vergrabene Isolatorschicht 20 und einen oberen Abschnitt der Verarbeitungssubstratschicht 10 übertragen. Die Hartmaskenschicht wird anschließend selektiv gegenüber den Materialien in dem Halbleitersubstrat 8 und der mindestens einen Füllschicht 40 entfernt. Die Tiefe der tiefen Gräben, gemessen von der oberen Fläche der oberen Halbleiterschicht 30 bis zu der untersten Fläche der tiefen Gräben 19 kann 2 Mikrometer bis 10 Mikrometer betragen, obwohl auch eine geringere Tiefe verwendet werden kann, wenn das Halbleitersubstrat 8 ein SOI-Substrat ist.
  • Eine vergrabene Platte 6 kann gebildet werden, indem ein Abschnitt der Verarbeitungssubstratschicht 10, der sich nahe Seitenwänden und unteren Flächen der tiefen Gräben befindet, in einen dotierten Halbleiterabschnitt umgewandelt wird, der eine Dotierung des dem Leitfähigkeitstyp der Verarbeitungssubstratschicht 10, wie sie ursprünglich bereitgestellt wurde, entgegengesetzten Leitfähigkeitstyps aufweist. Dotierstoffe können durch Ausdiffundieren aus einer Einweg-Dotierstoffquelle (z. B. einer Arsensilicatglas(ASG)-Schicht), die formangepasst abgeschieden, getempert und anschließend entfernt wird, abgewinkelte Ionenimplantation, Gasphasendotierung und/oder Plasmadotierung in die vergrabene Platte 6 eingeführt werden. Zum Beispiel kann die Verarbeitungssubstratschicht 10 monokristallines Silicium einer Dotierung des p-Typs in einer Dotierstoffkonzentration von 1,0 × 1019/cm3 bis 1,0 × 1021/cm3 aufweisen.
  • Bezug nehmend auf 2 werden innerhalb jedes tiefen Grabens 19 eine Knotendielektrikumsschicht 50 und ein unterer leitfähiger Füllmaterialabschnitt 60A gebildet. Speziell wird direkt auf Seitenwänden und einer unteren Fläche jedes tiefen Grabens 19 und der oberen Fläche der mindestens einen Füllschicht 40 eine (nicht dargestellte) durchgängige Knotendielektrikumsschicht gebildet. Innerhalb der tiefen Gräben 39 wird mindestens ein leitfähiges Füllmaterial abgeschieden und füllt diese. Überschüssige Abschnitte der durchgängigen Knotendielektrikumsschicht und des mindestens einen leitfähigen Füllmaterials oberhalb der oberen Fläche der mindestens einen Füllschicht 40 werden durch Planarisierung entfernt, welche zum Beispiel durch eine zurücknehmende Ätzbehandlung, chemisch-mechanische Planarisierung (CMP) oder eine Kombination daraus bewirkt werden kann.
  • Das mindestens eine leitfähige Füllmaterial wird bis zu einer Tiefe zurückgenommen, welche zwischen der unteren Fläche und der oberen Fläche der vergrabenen Isolatorschicht 20 liegt. Ein zurückgenommener Bereich 39 wird innerhalb eines oberen Abschnitts jedes tiefen Grabens 19 gebildet. Die frei liegenden Teile der verbleibenden Abschnitte der durchgängigen Knotendielektrikumsschicht, welche innerhalb jedes Grabens 39 eingegrenzt und voneinander getrennt sind, werden entfernt, zum Beispiel durch eine Nassätzbehandlung. Die verbleibenden Abschnitte der durchgängigen Knotendielektrikumsschicht bilden nach der Nassätzbehandlung die Knotendielektrikumsschichten 50. Die verbleibenden Abschnitte des mindestens einen leitfähigen Füllmaterials bilden die unteren leitfähigen Füllmaterialabschnitte 60A. Die unteren leitfähigen Füllmaterialabschnitte 60A können ein dotiertes Halbleitermaterial, z. B. dotiertes Polysilicium, und/oder mindestens ein metallisches Material aufweisen.
  • Wenn für das Halbleitersubstrat 8 ein massives Halbleitersubstrat verwendet wird, kann ein (nicht dargestellter) Dielektrikumshals gebildet werden, welcher sich von der Tiefe der untersten Fläche der unteren leitfähigen Füllmaterialabschnitte 60A bis zu der oberen Fläche des massiven Substrats erstreckt, zum Beispiel durch Oxidation oder durch Abscheidung einer formangepassten Dielektrikumsschicht und eine anisotrope Ätzbehandlung.
  • Bezug nehmend auf 3, wird ein Halbleitermaterial abgeschieden, um die zurückgenommenen Bereiche 39 zu füllen. Das überschüssige Halbleitermaterial, das oberhalb der oberen Fläche der mindestens einen Füllschicht 40 abgeschieden wird, wird durch Planarisierung entfernt, welche durch chemisch-mechanische Planarisierung (CMP), eine zurücknehmende Ätzbehandlung oder eine Kombination daraus erfolgen kann. Durch die kumulierten Planarisierungsverfahren kann die Dicke der mindestens einen Füllschicht 40 verringert werden.
  • Jeder verbleibende Abschnitt des Halbleitermaterials innerhalb der zurückgenommenen Abschnitte 39 bildet einen oberen leitfähigen Füllmaterialabschnitt 60B. Somit ist der obere leitfähige Füllmaterialabschnitt 60B ein Halbleiterfüllungsabschnitt. Der obere leitfähige Füllmaterialabschnitt 60B steht seitlich mit der monokristallinen Halbleiterschicht 30L in Kontakt.
  • Das Halbleitermaterial der oberen leitfähigen Füllmaterialabschnitte 60B kann wie abgeschieden amorph oder polykristallin sein. Ferner kann das Halbleitermaterial der oberen leitfähigen Füllmaterialabschnitte 60 als dotiertes Halbleitermaterial oder als undotiertes Halbleitermaterial, das in einem folgenden Verarbeitungsschritt dotiert wird, abgeschieden werden.
  • Bezug nehmend auf 4, wird über den oberen Flächen der mindestens einen Füllschicht 40 und den oberen leitfähigen Füllmaterialabschnitten 60B ein Photoresist 57 aufgebracht und lithographisch strukturiert, um Öffnungen darin zu bilden. Die Struktur in den Öffnungen in dem Photoresist entspricht flachen Grabenbereichen, d. h. Bereichen, aus welchen anschließend Abschnitte der oberen Halbleiterschicht 30 entfernt werden, um darin flache Gräben zu bilden. Die Struktur in dem Photoresist wird durch eine anisotrope Ätzbehandlung, bei welcher der Photoresist 57 als Ätzmaske verwendet wird, in die mindestens eine Füllschicht 40 und die obere Halbleiterschicht 30 übertragen.
  • Für jeden oberen leitfähigen Füllmaterialabschnitt 60B wird ein Abschnitt, der von dem Photoresist 57 bedeckt ist, vor der anisotropen Ätzbehandlung geschützt, während ein Abschnitt, der nicht von dem Photoresist 57 bedeckt ist, zurückgenommen wird. Der Endpunkt der Ätzbehandlung kann so eingestellt werden, dass sie an der oberen Fläche der vergrabenen Isolatorschicht 20 endet. Jeder Bereich, der durch die Ätzbehandlung zurückgenommen wird, bildet einen flachen Graben. Die flachen Gräben weisen mindestens einen über einem tiefen Graben liegenden flachen Graben 99A und mindestens einen selbständigen flachen Graben 99B auf. Zurückgenommene obere Flächen der oberen leitfähigen Füllmaterialabschnitte 60B können mit der oberen Fläche der vergrabenen Isolatorschicht 20 coplanar sein unterhalb dieser angeordnet sein. Der Photoresist 57 wird anschließend selektiv bezüglich der mindestens einen Füllschicht 40 entfernt, zum Beispiel durch Veraschen.
  • Die verbleibenden Abschnitte der monokristallinen Halbleiterschicht 30L werden monokristalline Halbleiterabschnitte 30B, welche durch den mindestens einen über einem tiefen Graben liegenden flachen Graben 99A und den mindestens einen selbständigen flachen Graben 99B seitlichen voneinander beabstandet sind.
  • Bezug nehmend auf 5, kann gegebenenfalls ein Photoresist 67 der Implantationsebene über dem Halbleitersubstrat 8 und der mindestens einen Füllschicht 40 aufgebracht werden und lithographisch strukturiert werden, um Öffnungen über einem Bereich zu bilden, der den Bereich des mindestens einen über einem tiefen Graben liegenden flachen Grabens 99A aufweist. In die oberen leitfähigen Füllmaterialabschnitte 60B können Dotierstoffe des p-Typs oder Dotierstoffe des n-Typs implantiert werden.
  • In einer Ausführungsform können die oberen leitfähigen Füllmaterialabschnitte 60B als dotierte Halbleiterfüllungsabschnitte abgeschieden werden, und der Leitfähigkeitstyp der Dotierstoffe, die in die oberen leitfähigen Füllmaterialabschnitte 60B implantiert werden, kann derselbe sein wie bei den Dotierstoffen, die im Abscheidungsschritt in die oberen leitfähigen Füllmaterialabschnitte 60B eingebracht werden. In dieser Ausführungsform erhöhen die durch die Implantationen eingebrachten zusätzlichen Dotierstoffe die Dotierstoffkonzentration und die Leitfähigkeit der oberen leitfähigen Füllmaterialabschnitte 60B.
  • In einer anderen Ausführungsform können die oberen leitfähigen Füllmaterialabschnitte 60B als undotierte Halbleiterfüllungsabschnitte abgeschieden werden, und die oberen leitfähigen Füllmaterialabschnitte 60B können durch die Implantation zu dotierten Halbleiterfüllungsabschnitten werden.
  • Der Photoresist 67 der Implantationsebene wird anschließend zum Beispiel durch Veraschen entfernt. Wenn die oberen leitfähigen Füllmaterialabschnitte 60B als dotierte Halbleiterfüllungsabschnitte abgeschieden werden, können die Verarbeitungsschritte der 5 weggelassen werden.
  • Bezug nehmend auf 6, wird innerhalb jedes flachen Grabens (99A, 99B) ein Dielektrikumsmaterial, z. B. Siliciumoxid, abgeschieden und anschließend planarisiert, um verschiedene Flachgraben-Isolierungsstrukturen (100A, 100B) zu bilden. Die verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) weisen mindestens eine über einem tiefen Graben liegende Flachgraben-Isolierungsstruktur 100A und mindestens eine selbständige Flachgraben-Isolierungsstruktur 100B auf. Die oberen Flächen der verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) sind nach dem Planarisierungsverfahren im Wesentlichen mit der oberen Fläche der mindestens einen Füllschicht 40 coplanar. Oberste Flächen der oberen leitfähigen Füllmaterialabschnitte 60B liegen nach dem Planarisierungsverfahren physisch frei.
  • Jede über einem tiefen Graben liegende Flachgraben-Isolierungsstruktur 100A liegt teilweise über einem oberen leitfähigen Füllmaterialabschnitt 60B und liegt nicht über der Gesamtheit des oberen leitfähigen Füllmaterialabschnitts 60B. Bei diesem Verarbeitungsschritt ist jeder obere leitfähige Füllmaterialabschnitt 60B ein dotierter Halbleiterfüllungsabschnitt.
  • Bezug nehmend auf 7, wird eine thermische Oxidation oder Plasmaoxidation durchgeführt, um physisch frei liegende Abschnitte des oberen leitfähigen Füllmaterialabschnitts 60B in Dielektrikumsmaterialabschnitte umzuwandeln. Nach der Bildung werden die Dielektrikumsmaterialabschnitte, welche ein dielektrisches Halbleiteroxid aufweisen, in die mindestens eine über einem tiefen Graben liegende Flachgraben-Isolierungsstruktur 100A einbezogen. Mit anderen Worten, die mindestens eine über einem tiefen Graben liegende Flachgraben-Isolierungsstruktur 100A wird so erweitert, dass sie die Dielektrikumsmaterialabschnitte beinhaltet, die durch thermische Oxidation oder Plasmaoxidation gebildet werden. Wenn zum Beispiel die oberen leitfähigen Füllmaterialabschnitte 60B dotiertes amorphes Silicium oder dotiertes Polysilicium aufweisen, können die durch Umwandlung gebildeten Dielektrikumsmaterialabschnitte Siliciumoxid aufweisen. Wenn eine thermische Oxidation angewendet wird und wenn die oberen leitfähigen Füllmaterialabschnitte 60B vor der thermischen Oxidation dotiertes amorphes Silicium aufweisen, bewirkt der thermische Zyklus, der für die thermische Oxidation der frei liegenden Abschnitte der oberen leitfähigen Füllmaterialabschnitte 60B angewendet wird, dass die verbleibenden Abschnitte der oberen leitfähigen Füllmaterialabschnitte 60B polykristallin werden, d. h. zu dotierten polykristallinen Halbleiterabschnitten werden.
  • Die einbezogenen Dielektrikumsmaterialabschnitte werden zu seitlich vorstehenden Abschnitten der mindestens einen über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A, die seitlich mit den monokristallinen Halbleiterabschnitten 30B in Kontakt stehen. Die unterste Fläche der seitlich vorstehenden Abschnitte der mindestens einen über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A kann zwischen einer horizontalen Ebene oberer Flächen der monokristallinen Halbleiterabschnitte 30B und einer horizontalen Fläche der Grenzfläche zwischen den monokristallinen Halbleiterabschnitten 30B und der vergrabenen Isolatorschicht 20 angeordnet sein.
  • Bezug nehmend auf 8, wird die mindestens eine Füllschicht 40 entfernt, zum Beispiel durch Nassätzen. Die verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) werden vertikal zurückgenommen, so dass die oberen Flächen der verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) mit den oberen Flächen der monokristallinen Halbleiterabschnitte 30B coplanar sind.
  • Bezug nehmend auf 9, werden auf der oberen Fläche des Halbleitersubstrats 8 Gate-Stapel und Gate-Abstandhalter gebildet. Die Gate-Stapel können gebildet werden, indem nacheinander eine Gate-Dielektrikums-Schicht und eine Gate-Leiter-Schicht und gegebenenfalls eine Gate-Deckdielektrikums-Schicht abgeschieden werden. Die Gate-Dielektrikums-Schicht, die Gate-Leiter-Schicht und die gegebenenfalls vorhandene Gate-Deckdielektrikums-Schicht werden zum Beispiel durch Aufbringen und Strukturieren einer (nicht dargestellten) Photoresistschicht, Übertragen der Struktur in der Photoresistschicht in den darunter liegenden Stapel der gegebenenfalls vorhandenen Gate-Deckdielektrikums-Schicht, der Gate-Leiter-Schicht und der Gate-Dielektrikums-Schicht und Entfernen der Photoresistschicht strukturiert. Jeder Gate-Stapel weist ein Gate-Dielektrikum 32, eine Gate-Elektrode 34 und gegebenenfalls ein Gate-Deckdielektrikum 38 auf.
  • Source- und Drain-Erweiterungszonen 31 können durch Implantieren von Dotierstoffen in Zonen der monokristallinen Halbleiterabschnitte 30B gebildet werden, die nicht von den Gate-Stapeln (32, 34, 38) bedeckt sind. Jede Source-Erweiterungszone 31 und jede Drain-Erweiterungszone 31 kann eine Seitenwand aufweisen, die vertikal mit einer Seitenwand eines Gate-Stapels (32, 34, 38) zusammenfällt. Gate-Abstandhalter 36 werden auf den Seitenwänden der Gate-Stapel (32, 34, 38) durch Abscheiden einer formangepassten Dielektrikumsmaterialschicht und eine anisotrope Ätzbehandlung gebildet, durch welche horizontale Abschnitte der formangepassten Dielektrikumsmaterialschicht entfernt werden. Die Gate-Abstandhalter 36 weisen ein Dielektrikumsmaterial wie Siliciumoxid, Siliciumnitrid und Siliciumoxynitrid auf. Die Gate-Abstandhalter 36 stehen mit oberen Flächen der Source- und Drain-Zonen in Kontakt. Jeder Gate-Abstandhalter 36 umgibt seitlich einen Gate-Stapel (32, 34, 38).
  • Ein Gate-Stapel (32, 34, 38), der direkt mit einem monokristallinen Halbleiterabschnitt 30B in Kontakt steht, wird hierin als aktiver Gate-Stapel bezeichnet, und ein Gate-Stapel (32, 34, 38), der direkt mit einer über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A in Kontakt steht, wird hierin als passierender Gate-Stapel (engl. passing gate stack, nachfolgend auch Durchgangs-Gate-Stapel genannt) bezeichnet. Ein aktiver Gate-Stapel kann seitlich direkt an einen Durchgangs-Gate-Stapel angrenzen oder nicht. In gleicher Weise kann ein Durchgangs-Gate-Stapel seitlich direkt an einen aktiven Gate-Stapel angrenzen oder nicht.
  • Wenn ein Abschnitt der oberen leitfähigen Füllmaterialabschnitte 60B vor der Bildung der Gate-Stapel (32, 34, 38) amorph ist, wird die Gesamtheit der oberen leitfähigen Füllmaterialabschnitte 60B in dotierte polykristalline Halbleiterfüllungsabschnitte umgewandelt, weil die Abscheidung der Gate-Dielektrikums-Schicht und der Gate-Deckschicht erhöhte Temperaturen erfordert, welche 600°C überschreiten, was ausreichend ist, um amorphe Halbleitermaterialien in polykristalline Halbleitermaterialien umzuwandeln.
  • Bezug nehmend auf 10, wird eine anisotrope Ätzbehandlung durchgeführt, bei welcher die Kombination aus dem Gate-Stapel (32, 26, 28), den Gate-Abstandhaltern 36 und den verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) als Ätzmaske verwendet wird. Die physisch frei liegenden Abschnitte der Source- und Drain-Erweiterungszonen 31 werden durch die anisotrope Ätzbehandlung geätzt. Die anisotrope Ätzbehandlung schreitet von einer Ebene, die mit den obersten Flächen der monokristallinen Halbleiterabschnitte 30B coplanar ist, bis zu einer Tiefe voran, die größer als die Tiefe der unteren Flächen der Source- und Drain-Zonen 31 und geringer als die Tiefe der Grenzfläche zwischen den monokristallinen Halbleiterabschnitten 30B und der vergrabenen Isolatorschicht 20 ist. Source/Drain-Gräben 29 werden auf beiden Seiten jeder Kombination aus einem Gate-Stapel (32, 34, 38) und einem Gate-Abstandhalter 36, der den Gate-Stapel (32, 34, 38) seitlich umgibt, gebildet.
  • Wie hierin verwendet, bezieht sich ein ”Source/Drain-Graben” auf einen Graben, der in Nachbarschaft zu einer Zone eines monokristallinen Halbleitermaterials gebildet wird, die unter einem Gate-Stapel (32, 34, 38) liegt. Ein Source/Drain-Graben 29 ist von einer Zone eines monokristallinen Halbleitermaterials, die unter einem Gate-Stapel (32, 34, 38) liegt, um nicht mehr als eine seitliche Dicke eines Gate-Abstandhalters 36 beabstandet. Die laterale Dicke eines Gate-Abstandhalters 36 ist ein horizontaler Abstand zwischen einer inneren Seitenwand und einer äußeren Seitenwand an einer Basis des Gate-Abstandhalters 36.
  • Die Source/Drain-Gräben 29 werden innerhalb der monokristallinen Halbleiterabschnitte 30B gebildet, die innerhalb der oberen Halbleiterschicht 30 angeordnet sind. Bei diesem Verarbeitungsschritt ist jeder Source/Drain-Graben 29 seitlich von einer Seitenwandfläche eines oberen leitfähigen Füllmaterialabschnitts 60B begrenzt, welcher ein dotierter polykristalliner Halbleiterfüllungsabschnitt ist. Da die Gate-Abstandhalter 36 als eine Komponente der Ätzmaske verwendet werden, wird eine vertikale Seitenwand jedes Source/Drain-Grabens 29 so gebildet, dass sie vertikal mit einem unteren Abschnitt einer äußeren Seitenwand eines darüber liegenden Gate-Abstandhalters 36 zusammenfällt. Wie hierin verwendet, „fallen” eine erste Seitenwand und eine zweite Seitenwand „vertikal zusammen”, wenn sich die erste Seitenwand und die zweite Seitenwand in einer Betrachtung von oben nach unten, also in einer Betrachtung von oben in einer vertikalen Richtung, überlappen.
  • Bezug nehmend auf 11, werden obere Flächen der oberen leitfähigen Füllmaterialabschnitte 60B physisch frei gelegt, indem eine Ätzbehandlung durchgeführt wird, mit welcher physisch frei liegende Abschnitte der verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) zurückgenommen werden. Die Ätzbehandlung kann eine isotrope Ätzbehandlung, z. B. eine Nassätzbehandlung, oder eine anisotrope Ätzbehandlung, z. B. ein reaktives Ionenätzen, sein.
  • Speziell werden die Dielektrikumsmaterialabschnitte entfernt, die durch Umwandlung der oberen Abschnitte der oberen leitfähigen Füllmaterialabschnitte 60B (vgl. 7) erzeugt und in die mindestens eine über einem tiefen Graben liegende Flachgraben-Isolierungsstruktur 100A einbezogen werden. Die darunter liegenden oberen Flächen der oberen leitfähigen Füllmaterialabschnitte 60B werden somit physisch frei gelegt. Ferner werden auch obere Abschnitte der selbständigen Flachgraben-Isolierungsstrukturen 100B entfernt. Die oberen Flächen der selbständigen Flachgraben-Isolierungsstrukturen 100B können im Wesentlichen mit den oberen Flächen der mindestens einen über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A und/oder den oberen Flächen der selbständigen Flachgraben-Isolierungsstrukturen 100B coplanar sein.
  • Wenn zum Beispiel die verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) ein Material auf Siliciumoxid-Basis aufweisen, kann die Ätzbehandlung eine Nassätzbehandlung unter Verwendung von Fluorwasserstoffsäure sein, welche das Material auf Siliciumoxid-Basis selektiv gegenüber Halbleitermaterialien der monokristallinen Halbleiterabschnitte 30B und der oberen leitfähigen Füllmaterialabschnitte 60B entfernt.
  • Bezug nehmend auf 12, wird ein selektives Abscheidungsverfahren durchgeführt, um die Source/Drain-Gräben 29 mit einem Halbleitermaterial zu füllen. Das selektive Abscheidungsverfahren kann ein selektives Epitaxieverfahren umfassen, bei welchem man mindestens ein Reaktionsgas und mindestens ein Ätzgas gleichzeitig oder abwechselnd in eine Prozesskammer strömen lässt, in welche die erste beispielhafte Halbleiterstruktur geladen wird. Beispielhafte Reaktionsgase umfassen SiH4, SiH2Cl2, SiCl3, SiCl4, Si2H6, GeH4, Ge2H6 und andere Vorstufen-Reaktionsgase zum Abscheiden von Verbindungs-Halbleitermaterialien. Beispielhafte Ätzgase umfassen HCl und Chlor aufweisende Reaktionsgase, welche HCl als Nebenprodukt erzeugen. Die Temperatur für ein selektives Abscheidungsverfahren kann 500°C bis 800°C betragen und kann für andere Einbauströme optimiert werden. Man lässt ein monokristallines Halbleitermaterial epitaxial auf den Flächen der monokristallinen Halbleiterabschnitte 30B anwachsen, deren monokristallines Material als Wachstumskeim für das epitaxial anwachsende Halbleitermaterial fungiert. Gleichzeitig mit der selektiven Abscheidung des monokristallinen Halbleitermaterials auf den Flächen der monokristallinen Halbleiterabschnitte 30B kann man auf den Flächen der oberen leitfähigen Füllmaterialabschnitte 60B ein polykristallines Halbleitermaterial anwachsen lassen. In einer Ausführungsform können die oberen leitfähigen Füllmaterialabschnitte 60B während des selektiven Abscheidungsverfahrens oder gegebenenfalls in einem folgenden Temperverfahren umkristallisiert werden, um die Größe der polykristallinen Körner darin zu erhöhen.
  • Bei dem selektiven Abscheidungsverfahren wird der Unterschied zwischen einer Keimbildungszeit auf Halbleiterflächen und einer Keimbildungszeit auf Dielektrikumsflächen genutzt, welche größer ist als die Keimbildungszeit auf Halbleiterflächen. Die Menge des mindestens einen Ätzmittels wird so gesteuert, dass die Keimbildung auf Halbleiterflächen voranschreitet, während die Keimbildung auf Dielektrikumsflächen unterdrückt wird. So werden in dem selektiven Abscheidungsverfahren Keime des Halbleitermaterials nur auf Halbleiterflächen gebildet, während die Keimbildung auf Dielektrikumsflächen durch das mindestens eine Ätzgas unterdrückt wird.
  • Das Material, das durch das selektive Abscheidungsverfahren abgeschieden wird, wird in situ entweder mit Dotierstoffen des p-Typs (z. B. B, Ga, In) oder Dotierstoffen des n-Typs (z. B. P, As und Sb) dotiert. Der Leitfähigkeitstyp des dotierten abgeschiedenen Materials ist derselbe wie der Leitfähigkeitstyp der oberen leitfähigen Füllmaterialabschnitte 60B.
  • Die monokristallinen Halbleiterabschnitte 30B können undotiert oder mit Dotierstoffen des p-Typs oder Dotierstoffen des n-Typs dotiert sein. Wenn die monokristallinen Halbleiterabschnitte 30B dotiert sind, wird der Leitfähigkeitstyp der monokristallinen Halbleiterabschnitte 30B hierin als erster Leitfähigkeitstyp bezeichnet. In diesem Fall sind der Leitfähigkeitstyp der Dotierung des Materials, das durch die selektive Abscheidung abgeschieden wird, und der Leitfähigkeitstyp der Dotierung der oberen leitfähigen Füllmaterialabschnitte 60B das Gegenteil des ersten Leitfähigkeitstyps, welches hierin als zweiter Leitfähigkeitstyp bezeichnet wird.
  • Außer den Unterschieden in den Dotierstofftypen, und wenn man Unterschiede der kristallinen Strukturen, falls vorhanden, außer Acht lässt, kann das durch das selektive Abscheidungsverfahren abgeschiedene Material dasselbe wie oder ein anderes als das Halbleitermaterial in den monokristallinen Halbleiterabschnitten 30B sein. Ferner kann außer den Unterschieden in den Dotierstofftypen, und wenn man Unterschiede der kristallinen Strukturen, falls vorhanden, außer Acht lässt, das durch das selektive Abscheidungsverfahren abgeschiedene Material dasselbe wie oder ein anderes als das Halbleitermaterial in den oberen leitfähigen Füllmaterialabschnitten 60B sein.
  • Das Halbleitermaterial der monokristallinen Halbleiterabschnitte 30B wird hierin als ein erstes Halbleitermaterial bezeichnet, welches ein monokristallines Halbleitermaterial ist. In einer Ausführungsform kann das monokristalline Halbleitermaterial der monokristallinen Halbleiterabschnitte monokristallines p-dotiertes Silicium sein. Das Halbleitermaterial der oberen leitfähigen Füllmaterialabschnitte 60B wird hierin als ein zweites Halbleitermaterial bezeichnet, welches ein dotiertes polykristallines Halbleitermaterial ist. In einer Ausführungsform kann das dotierte polykristalline Halbleitermaterial n-dotiertes Polysilicium oder eine n-dotierte polykristalline Silicium-Germanium-Legierung sein.
  • Das bei dem selektiven Abscheidungsverfahren abgeschiedene Halbleitermaterial wird hierin als drittes Halbleitermaterial bezeichnet. Erste Abschnitte des dritten Halbleitermaterials wachsen aus Keimen, die sich auf den Flächen der monokristallinen Halbleiterabschnitte 30B innerhalb von Source/Drain-Gräben 29 bilden, die eine Seitenwand aufweisen, die auch eine Seitenwand eines oberen leitfähigen Füllmaterialabschnitts 60B ist. Die ersten Abschnitte des dritten Halbleitermaterials werden hierin als Source-Zonen 53 bezeichnet. Die Source-Zonen 53 sind in die obere Halbleiterschicht 30 eingebettet. Jede Source-Zone 53 ist epitaxial an einem darunter liegenden und seitlich anstoßenden monokristallinen Halbleiterabschnitt 30B ausgerichtet.
  • Zweite Abschnitte des dritten Halbleitermaterials wachsen aus den Keimen, die sich auf den Flächen der monokristallinen Halbleiterabschnitte 30B innerhalb Source/Drain-Gräben 29 bilden, die nicht seitlich durch einen oberen leitfähigen Füllmaterialabschnitt 60B begrenzt sind. Die zweiten Abschnitte des dritten Halbleitermaterials werden hierin als Drain-Zonen 57 bezeichnet. Die Drain-Zonen 57 sind in die obere Halbleiterschicht 30 eingebettet. Jede Drain-Zone 57 ist epitaxial an einem darunter liegenden und seitlich anstoßenden monokristallinen Halbleiterabschnitt 30B ausgerichtet.
  • Die Drain-Zonen 57 weisen dasselbe Halbleitermaterial wie die Source-Zonen 53 auf. Die Source-Zonen 53 und die Drain-Zonen 57 weisen ein monokristallines Halbleitermaterial auf, welches sich von dem monokristallinen Halbleitermaterial der monokristallinen Halbleiterabschnitte 30B unterscheidet. Ferner kann das monokristalline Halbleitermaterial in den Source-Zonen 53 und den Drain-Zonen 57 eine Gitterkonstante aufweisen, die sich von der Gitterkonstante des monokristallinen Halbleitermaterials der monokristallinen Halbleiterabschnitte 30B unterscheidet.
  • In einer Ausführungsform weisen die monokristallinen Halbleiterabschnitte 30B undotiertes oder p-dotiertes monokristallines Silicium auf, und die Source-Zonen 53 und die Drain-Zonen 57 weisen eine n-dotierte monokristalline Silicium-Kohlenstoff-Legierung auf, die epitaxial an den darunter liegenden und seitlich anstoßenden monokristallinen Halbleiterabschnitten 30B ausgerichtet ist. Die Atomkonzentration des Kohlenstoffs in den Source-Zonen 53 und den Drain-Zonen 57 kann höher als 0% und niedriger als 2,0% sein, so dass die Gesamtheit der Source-Zonen 53 und der Drain-Zonen 57 monokristallin bleibt. In dieser Ausführungsform ist die Gitterkonstante des monokristallinen Halbleitermaterials in den Source-Zonen 53 und den Drain-Zonen 57 kleiner als die Gitterkonstante des monokristallinen Halbleitermaterials der monokristallinen Halbleiterabschnitte 30B, und es wird auf den Kanal jedes Transistors, bei welchem eine der Source-Zonen 53 als Source und eine der Drain-Zonen 57 als Drain verwendet wird, eine Zugspannung angewendet. Die Zugspannung kann die Mobilität der Minoritätsladungsträger (Elektronen) in den Transistoren erhöhen, um die EIN-Stromstärke zu erhöhen.
  • Dritte Abschnitte des dritten Halbleitermaterials wachsen aus Keimen, die sich auf Flächen des oberen leitfähigen Füllmaterialabschnitts 60B bilden. Die dritten Abschnitte des dritten Halbleitermaterials werden hierin als polykristalline Halbleitermaterialabschnitte 51 bezeichnet. Teile der polykristallinen Halbleitermaterialabschnitte 51 sind in die obere Halbleiterschicht 30 eingebettet, und andere Teile der polykristallinen Halbleitermaterialabschnitte 51 befinden sich oberhalb der Ebene der unteren Fläche der Gate-Dielektrika 32. In dieser Konfiguration bezieht sich die obere Halbleiterschicht 30 auf die Gesamtheit der ersten beispielhaften Halbleiterstruktur zwischen einer ersten horizontalen Ebene, welche die obere Fläche der vergrabenen Isolatorschicht 20 aufweist, und einer zweiten horizontalen Ebene, welche eine untere Fläche der Gate-Dielektrika 32 aufweist.
  • Die polykristallinen Halbleitermaterialabschnitte 51 wachsen aus Keimen, die sich auf den Flächen der oberen leitfähigen Füllmaterialabschnitte 60B bilden. Da die polykristallinen Halbleitermaterialabschnitte 51 polykristallin sind, sind die polykristallinen Halbleitermaterialabschnitte 51 an keinem monokristallinen Halbleiterabschnitt 30B epitaxial ausgerichtet.
  • Das Material der polykristallinen Halbleitermaterialabschnitte 51 unterscheidet sich vom Material der Source-Zonen 53 und Drain-Zonen 57 durch die Kristallinität. In einer Ausführungsform können die polykristallinen Halbleitermaterialabschnitte 51 dieselbe Atomzusammensetzung wie die Source-Zonen 53 und die Drain-Zonen 57 aufweisen.
  • In einer Ausführungsform weisen die monokristallinen Halbleiterabschnitte 30B undotiertes oder p-dotiertes monokristallines Silicium auf, und die Source-Zonen 53 und Drain-Zonen weisen eine n-dotierte monokristalline Silicium-Kohlenstoff-Legierung auf, die epitaxial an den darunter liegenden und seitlich anstoßenden monokristallinen Halbleiterabschnitten 30B ausgerichtet ist, und die polykristallinen Halbleitermaterialabschnitte 51 weisen eine n-dotierte polykristalline Silicium-Kohlenstoff-Legierung auf. Die Atomkonzentration des Kohlenstoffs in den polykristallinen Halbleitermaterialabschnitten 51 kann größer als 0% und geringer als 2,0% sein.
  • In einer Ausführungsform ist jede der Source-Zonen 53 und der Drain-Zonen 57 ein epitaxialer Halbleitermaterialabschnitt, welcher ein n-dotiertes kohlenstoffdotiertes Silicium aufweist, und das monokristalline Halbleitermaterial in den monokristallinen Halbleiterabschnitten 30B weist Silicium auf und weist keinen Kohlenstoff auf. In einer Ausführungsform weisen die polykristallinen Halbleiterfüllungsabschnitte 51 n-dotiertes Polysilicium oder eine n-dotierte polykristalline Silicium-Germanium-Legierung auf.
  • In einer Ausführungsform können die Source-Zonen 53 und/oder die Drain-Zonen 57 oberhalb einer horizontalen Ebene wachsen, welche die unteren Flächen der Gate-Dielektrika 32 aufweist. In dieser Ausführungsform stehen die Source-Zonen 53 und die Drain-Zonen 57 mit unteren Abschnitten äußerer Seitenwände der Gate-Abstandhalter 36 in Kontakt.
  • Die Source-Zonen 53, die Drain-Zonen 57 und die polykristallinen Halbleitermaterialabschnitte 51 werden gleichzeitig durch das selektive Halbleiter-Abscheidungsverfahren abgeschieden, bei welchem kein Halbleitermaterial auf Dielektrikumsflächen Keime bildet. Jede der Source-Zonen 53 und der Drain-Zonen 57 weist eine horizontale untere Fläche auf, die mit einem monokristallinen Halbleiterabschnitt 30B in Kontakt steht. Alle aus einem monokristallinen Halbleiterabschnitt 30B, einer Source-Zone 53, einem polykristallinen Halbleitermaterialabschnitt 51 und einem oberen leitfähigen Füllmaterialabschnitt 60B, welcher ein dotierter polykristalliner Halbleiterfüllungsabschnitt ist, können an einer horizontalen Linie 88, die sich auf einer Seitenwand des tiefen Grabens befindet und senkrecht zu der Ebene der 12 verläuft, aneinander grenzen.
  • Eine über einem tiefen Graben liegende Flachgraben-Isolierungsstruktur 100A kann über einer horizontalen Fläche des oberen leitfähigen Füllmaterialabschnitts 60B liegen und steht seitlich mit einer Seitenwand des oberen leitfähigen Füllmaterialabschnitts 60B in Kontakt. Eine horizontale Fläche 89 der über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A, die mit einem polykristallinen Halbleitermaterialabschnitt 51 in Kontakt steht, wird relativ zu einer anderen horizontalen Fläche (d. h. einer Grenzfläche zwischen der über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A und einem Gate-Dielektrikum 32) der über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A, die mit dem Durchgangs-Gate-Stapel (32, 34, 38) in Kontakt steht, vertikal zurückgenommen.
  • Bezug nehmend auf 13, können auf ausgewählten Halbleiterflächen verschiedene (nicht dargestellte) Metall-Halbleiter-Legierungsabschnitte gebildet werden. Halbleiterflächenbereiche, in welchen die Bildung einer Metall-Halbleiter-Legierung nicht erwünscht ist, können maskiert werden, zum Beispiel durch eine vorübergehende Maskierungsschicht, welche ein Dielektrikumsmaterial aufweist. Die verschiedenen Metall-Halbleiter-Legierungsabschnitte können durch Abscheiden einer (nicht dargestellten) Metallschicht und hervorrufen einer Reaktion zwischen der Metallschicht und darunter liegenden Halbleitermaterialabschnitten gebildet werden.
  • Eine Dielektrikumsschicht 90 der Kontaktebene und verschiedene Durchkontaktierungsstrukturen (94, 97) können über dem Halbleitersubstrat 8 gebildet werden. Die Dielektrikumsschicht 90 der Kontaktebene kann zum Beispiel ein Material auf Siliciumoxidbasis, Siliciumnitrid und/oder Organosilicatglas aufweisen. Das Material auf Siliciumoxidbasis kann ein undotiertes Silicatglas (USG), Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Fluorsilicatglas (FSG), Borphosphorsilicatglas (BPSG) oder eine Kombination dieser sein. Die Dicke der Dielektrikumsschicht 90 der Kontaktebene kann 200 nm bis 500 nm betragen. Die Dielektrikumsschicht 90 der Kontaktebene wird vorzugsweise planarisiert, zum Beispiel durch chemisch-mechanisches Polieren (CMP).
  • In der Dielektrikumsschicht 90 werden verschiedene Durchkontaktierungsöffnungen gebildet und mit einem leitfähigen Material gefüllt, um verschiedene Durchkontaktierungsstrukturen zu bilden. Zum Beispiel können Drain-Durchkontaktierungsstrukturen 97 gebildet werden, um einen Kontakt zu den Drain-Zonen 57 herzustellen. Gate-Durchkontaktierungsstrukturen 94 können gebildet werden, um einen Kontakt zu den Gate-Elektroden 34 herzustellen. Die Gate-Deckdielektrika 38 können durch Durchätzen während der Bildung von Durchkontaktierungshohlräumen entfernt werden, die anschließend gefüllt werden, um die Gate-Kontaktstrukturen 94 zu bilden.
  • Bezug nehmend auf 14, wird aus der ersten beispielhaften Halbleiterstruktur der 6 durch Entfernen der mindestens einen Füllschicht 40 selektiv gegenüber den verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) und dem oberen leitfähigen Füllmaterialabschnitt 60B eine zweite beispielhafte Halbleiterstruktur gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung abgeleitet. In einer Ausführungsform kann die mindestens eine Füllschicht 40 Siliciumnitrid aufweisen, und die verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) können Siliciumoxid aufweisen, und die Entfernung der mindestens einen Füllschicht 40 kann zum Beispiel durch eine Nassätzbehandlung unter Verwendung von heißer Phosphorsäure bewirkt werden, welche Siliciumnitrid entfernt und Siliciumoxid oder Silicium nicht entfernt.
  • Bezug nehmend auf 15, werden unter Anwendung derselben Verfahren wie in der ersten Ausführungsform verschiedene Gate-Stapel (32, 34, 38), Source- und Drain-Erweiterungszonen 31 und Gate-Abstandhalter 36 gebildet. Anders als bei der ersten beispielhaften Halbleiterstruktur, die in 9 dargestellt ist, sind untere Flächen von Durchgangs-Gate-Stapeln (32, 24, 28), welche mit der oberen Fläche bzw. den oberen Flächen der mindestens einen über einem tiefen Graben liegenden Flachgraben-Isolierungsstruktur 100A in Kontakt stehen, mit unteren Flächen aktiver Gate-Stapel (32, 34, 38), die mit monokristallinen Halbleiterabschnitten 30B in Kontakt stehen, im Wesentlichen coplanar.
  • Bezug nehmend auf 16, werden in der oberen Halbleiterschicht 30 unter Anwendung derselben Verarbeitungsschritte wie in der ersten Ausführungsform Source/Drain-Gräben 29 gebildet. Im Gegensatz zu der ersten Ausführungsform werden obere Flächen der oberen leitfähigen Füllmaterialabschnitte 60B während der anisotropen Ätzbehandlung, mit der die Source/Drain-Gräben 29 gebildet werden, nicht durch eine Ätzmaske geschützt. Deswegen werden in der zweiten Ausführungsform die oberen Flächen der oberen leitfähigen Füllmaterialabschnitte 60B während der anisotropen Ätzbehandlung zurückgenommen Bezug nehmend auf 17, werden dieselben Verfahrensschritte wie in der ersten Ausführungsform angewendet, um Source-Zonen 53, Drain-Zonen 57 und polykristalline Halbleitermaterialabschnitte 51 zu bilden. In der zweiten beispielhaften Ausführungsform ist die Gesamtheit der oberen Flächen der verschiedenen Flachgraben-Isolierungsstrukturen (100A, 100B) koplanar.
  • Bezug nehmend auf 18, werden auf dieselbe Weise wie in der ersten Ausführungsform eine Dielektrikumsschicht 90 der Kontaktebene und verschiedene Durchkontaktierungsstrukturen (94, 97) gebildet.

Claims (15)

  1. Halbleiterstruktur, aufweisend: einen in einem Halbleitersubstrat angeordneten Graben, der sich in einer Halbleiterschicht erstreckt, welche ein erstens monokristallines Halbleitermaterial aufweist, und der mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt gefüllt ist, wobei der mindestens eine leitfähige Füllmaterialabschnitt einen dotierten Halbleiterfüllungsabschnitt aufweist, der seitlich mit dem ersten monokristallinen Halbleitermaterial in Kontakt steht; und eine Source-Zone, die in die Halbleiterschicht eingebettet ist und ein anderes monokristallines Halbleitermaterial aufweist, welches sich von dem ersten monokristallinen Halbleitermaterial unterscheidet und epitaxial an dem monokristallinen Halbleitermaterial ausgerichtet ist und einen epitaxialen Halbleitermaterialabschnitt bildet; und einen polykristallinen Halbleitermaterialabschnitt, der mit einer obersten horizontalen Fläche des dotierten Halbleiterfüllungsabschnitts in Kontakt steht und ein gleiches Material wie die Source-Zone aufweist und mit der Source-Zone in Kontakt steht.
  2. Halbleiterstruktur nach Anspruch 1, wobei der epitaxiale Halbleitermaterialabschnitt und das erste monokristalline Halbleitermaterial unterschiedliche Gitterkonstanten aufweisen.
  3. Halbleiterstruktur nach Anspruch 1, wobei der epitaxiale Halbleitermaterialabschnitt ein n-dotiertes kohlenstoffdotiertes Silicium aufweist und das erste monokristalline Halbleitermaterial Silicium aufweist und keinen Kohlenstoff aufweist.
  4. Halbleiterstruktur nach Anspruch 1, wobei der dotierte Halbleiterfüllungsabschnitt n-dotiertes Polysilicium oder eine n-dotierte polykristalline Silicium-Germanium-Legierung aufweist.
  5. Halbleiterstruktur nach Anspruch 1, ferner aufweisend: einen Gate-Stapel, der ein Gate-Dielektrikum und eine Gate-Elektrode aufweist; und einen Gate-Abstandhalter, der den Gate-Stapel seitlich umgibt, wobei die Source-Zone eine vertikale Seitenwand aufweist, welche vertikal mit einem unteren Abschnitt einer Seitenwand des Gate-Abstandhalters zusammenfällt.
  6. Halbleiterstruktur nach Anspruch 5, wobei die Source-Zone eine horizontale untere Fläche aufweist, welche mit einem Abschnitt des ersten monokristallinen Halbleitermaterials in Kontakt steht und/oder mit dem unteren Abschnitt der Seitenwand des Gate-Abstandhalters in Kontakt steht.
  7. Halbleiterstruktur nach einem der Ansprüche 1 bis 6, wobei alle aus einem Abschnitt des ersten monokristallinen Halbleitermaterials, der Source-Zone, dem polykristallinen Halbleitermaterialabschnitt und dem dotierten Halbleiterfüllungsabschnitt an einer horizontalen Linie aneinander grenzen, die sich auf einer Seitenwand des Grabens befindet.
  8. Halbleiterstruktur nach einem der Ansprüche 1 bis 7, ferner aufweisend eine Flachgraben-Isolierungsstruktur, welche über einer horizontalen Fläche des dotierten Halbleiterfüllungsabschnitts liegt und seitlich mit einer Seitenwand des dotierten Halbleiterfüllungsabschnitts in Kontakt steht.
  9. Halbleiterstruktur nach Anspruch 8, ferner aufweisend einen passierenden Gate-Stapel, der mindestens eine Gate-Elektrode aufweist und mit einer oberen Fläche der Flachgraben-Isolierungsstruktur in Kontakt steht.
  10. Halbleiterstruktur nach Anspruch 9, wobei eine horizontale Fläche der Flachgraben-Isolierungsstruktur in Kontakt mit dem polykristallinen Halbleitermaterialabschnitt relativ zu einer anderen horizontalen Fläche der Flachgraben-Isolierungsstruktur, die mit dem passierenden Gate-Stapel in Kontakt steht, vertikal zurückgenommen ist.
  11. Verfahren zum Bilden einer Halbleiterstruktur, aufweisend: Bilden eines Grabens in einem Halbleitersubstrat, wobei sich der Graben in einer Halbleiterschicht erstreckt, welche ein monokristallines Halbleitermaterial aufweist; Füllen des Grabens mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt, welcher einen Halbleiterfüllungsabschnitt aufweist; Bilden eines Source/Drain-Grabens in der Halbleiterschicht, wobei eine obere Fläche des Halbleiterfüllungsabschnitts physisch frei liegt und der Source/Drain-Graben seitlich von einer Seitenwandfläche des Halbleiterfüllungsabschnitts begrenzt ist; und Abscheiden eines epitaxialen Halbleitermaterialabschnitts direkt auf monokristallinen Flächen des Source/Drain-Grabens und eines polykristallinen Halbleitermaterialabschnitts auf dem Halbleiterfüllungsabschnitt.
  12. Verfahren nach Anspruch 11, wobei der epitaxiale Halbleitermaterialabschnitt und das monokristalline Halbleitermaterial unterschiedliche Gitterkonstanten aufweisen und/oder wobei der epitaxiale Halbleitermaterialabschnitt und der polykristalline Halbleitermaterialabschnitt ein gleiches dotiertes Halbleitermaterial aufweisen und sich in den Kristallstrukturen unterscheiden, und/oder wobei der epitaxiale Halbleitermaterialabschnitt und der polykristalline Halbleitermaterialabschnitt gleichzeitig durch ein selektives Halbleiterabscheidungsverfahren abgeschieden werden, bei welchem kein Halbleitermaterial auf Dielektrikumsflächen Keime bildet, und/oder wobei der epitaxiale Halbleitermaterialabschnitt ein n-dotiertes kohlenstoffdotiertes Silicium aufweist und das monokristalline Halbleitermaterial Silicium aufweist und keinen Kohlenstoff aufweist.
  13. Verfahren nach Anspruch 11, ferner aufweisend: Bilden eines Gate-Stapels, der ein Gate-Dielektrikum und eine Gate-Elektrode auf der Halbleiterschicht aufweist; und Bilden eines Gate-Abstandhalters auf Seitenwänden des Gate-Stapels, wobei eine vertikale Seitenwand des Source/Drain-Grabens so gebildet wird, dass sie vertikal mit einem unteren Abschnitt einer Seitenwand des Gate-Abstandhalters zusammenfällt.
  14. Verfahren nach Anspruch 11, ferner aufweisend das Bilden einer Flachgraben-Isolierungsstruktur, welche teilweise über dem Halbleiterfüllungsabschnitt liegt und nicht über einer Gesamtheit des Halbleiterfüllungsabschnitts liegt.
  15. Verfahren nach Anspruch 14, ferner aufweisend: Erweitern der Flachgraben-Isolierungsstruktur, so dass sie einen Dielektrikumsmaterialabschnitt beinhaltet, welcher durch Umwandeln eines oberen Abschnitts des Halbleiterfüllungsabschnitts gebildet wird; und Entfernen des Dielektrikumsmaterialabschnitts, wobei die obere Fläche des Halbleiterfüllungsabschnitts nach dem Entfernen des Dielektrikumsmaterialabschnitts physisch frei liegt, und/oder ferner aufweisend das Bilden eines passierenden Gate-Stapels, der mindestens eine Gate-Elektrode direkt auf einer obersten Fläche der Flachgraben-Isolierungsstruktur aufweist.
DE102012220824.0A 2011-11-30 2012-11-15 Halbleiterstruktur mit einer eingebetteten Brücke mit niedrigem Widerstand für einen Grabenkondensator und Verfahren zur Herstellung Expired - Fee Related DE102012220824B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/307,787 2011-11-30
US13/307,787 US8507915B2 (en) 2011-11-30 2011-11-30 Low resistance embedded strap for a trench capacitor

Publications (2)

Publication Number Publication Date
DE102012220824A1 DE102012220824A1 (de) 2013-06-06
DE102012220824B4 true DE102012220824B4 (de) 2015-07-23

Family

ID=47560823

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012220824.0A Expired - Fee Related DE102012220824B4 (de) 2011-11-30 2012-11-15 Halbleiterstruktur mit einer eingebetteten Brücke mit niedrigem Widerstand für einen Grabenkondensator und Verfahren zur Herstellung

Country Status (3)

Country Link
US (2) US8507915B2 (de)
DE (1) DE102012220824B4 (de)
GB (1) GB2497201B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624349B1 (en) 2010-10-11 2014-01-07 Maxim Integrated Products, Inc. Simultaneous isolation trench and handle wafer contact formation
US9263512B2 (en) * 2013-06-24 2016-02-16 Globalfoundries Inc. Memory cell with integrated III-V device
US9929148B1 (en) * 2017-02-22 2018-03-27 Globalfoundries Inc. Semiconductor device including buried capacitive structures and a method of forming the same
CN108987362B (zh) * 2017-05-31 2020-10-16 华邦电子股份有限公司 内连线结构、其制造方法与半导体结构
TWI748346B (zh) * 2020-02-15 2021-12-01 華邦電子股份有限公司 多閘極之半導體結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102947A1 (en) * 2004-11-18 2006-05-18 Promos Technologies Inc. Integration of silicon carbide into DRAM cell to improve retention characteristics
US7091546B2 (en) * 2004-01-21 2006-08-15 Kabushiki Kaisha Toshiba Semiconductor memory with trench capacitor and method of fabricating the same
US7405131B2 (en) * 2005-07-16 2008-07-29 Chartered Semiconductor Manufacturing, Ltd. Method and structure to prevent silicide strapping of source/drain to body in semiconductor devices with source/drain stressor
US20090250738A1 (en) * 2008-04-04 2009-10-08 International Business Machines Corporation Simultaneous buried strap and buried contact via formation for soi deep trench capacitor
US20110272762A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation Embedded dram for extremely thin semiconductor-on-insulator

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US5981933A (en) 1997-08-26 1999-11-09 Dalsa, Inc. CCD sensor with diagonal heat conducting straps
US6037620A (en) 1998-06-08 2000-03-14 International Business Machines Corporation DRAM cell with transfer device extending along perimeter of trench storage capacitor
JP4021593B2 (ja) 1998-09-25 2007-12-12 株式会社東芝 半導体装置およびその製造方法
US6635525B1 (en) 2002-06-03 2003-10-21 International Business Machines Corporation Method of making backside buried strap for SOI DRAM trench capacitor
US20040175897A1 (en) 2003-03-07 2004-09-09 Paul Wensley Optimized buried strap formation utilizing polycrystalline SixC1-x
US20050017282A1 (en) 2003-07-25 2005-01-27 International Business Machines Corporation Dram buried strap process with silicon carbide
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7195985B2 (en) 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7316952B2 (en) 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a memory device with a recessed gate
US7709320B2 (en) * 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
US7808028B2 (en) * 2007-04-18 2010-10-05 International Business Machines Corporation Trench structure and method of forming trench structure
US7888723B2 (en) 2008-01-18 2011-02-15 International Business Machines Corporation Deep trench capacitor in a SOI substrate having a laterally protruding buried strap
JP5296406B2 (ja) 2008-04-02 2013-09-25 パナソニック株式会社 固体撮像装置及びその製造方法
US8021945B2 (en) 2009-04-14 2011-09-20 International Business Machines Corporation Bottle-shaped trench capacitor with enhanced capacitance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091546B2 (en) * 2004-01-21 2006-08-15 Kabushiki Kaisha Toshiba Semiconductor memory with trench capacitor and method of fabricating the same
US20060102947A1 (en) * 2004-11-18 2006-05-18 Promos Technologies Inc. Integration of silicon carbide into DRAM cell to improve retention characteristics
US7405131B2 (en) * 2005-07-16 2008-07-29 Chartered Semiconductor Manufacturing, Ltd. Method and structure to prevent silicide strapping of source/drain to body in semiconductor devices with source/drain stressor
US20090250738A1 (en) * 2008-04-04 2009-10-08 International Business Machines Corporation Simultaneous buried strap and buried contact via formation for soi deep trench capacitor
US20110272762A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation Embedded dram for extremely thin semiconductor-on-insulator

Also Published As

Publication number Publication date
US20130134490A1 (en) 2013-05-30
US9029862B2 (en) 2015-05-12
GB2497201A (en) 2013-06-05
GB2497201B (en) 2014-02-05
GB201221413D0 (en) 2013-01-09
US20130260520A1 (en) 2013-10-03
US8507915B2 (en) 2013-08-13
DE102012220824A1 (de) 2013-06-06

Similar Documents

Publication Publication Date Title
DE102019205650B4 (de) Struktur für einen Feldeffekttransistor und Verfahren
DE112013001687B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE112013002186B4 (de) Verfahren zum Bilden einer Halbleitereinheit mit flacher Grabenisolierung
DE102005022306B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET)
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE112020000199B4 (de) Herstellungsverfahren für einen Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102017117795A1 (de) Fets und verfahren zu deren herstellung
KR20180131915A (ko) 반도체장치 및 그 제조 방법
DE102012220825B4 (de) Verbesserung des polysilicium/metall- kontaktwiderstands in einem tiefen graben
DE102012220824B4 (de) Halbleiterstruktur mit einer eingebetteten Brücke mit niedrigem Widerstand für einen Grabenkondensator und Verfahren zur Herstellung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013103470A1 (de) Struktur und Verfahren für einen Feldeffekttransistor
DE102016204596B4 (de) Verfahren zur Herstellung von FinFETs mit variabler Finnenhöhe
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102016108949B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
EP1302982A1 (de) Verfahren zum Ausbilden einer vertikalen Feldeffekttransistoreinrichtung
DE102017127856A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE19637389C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee