DE102012212152A1 - Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht - Google Patents

Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht Download PDF

Info

Publication number
DE102012212152A1
DE102012212152A1 DE102012212152A DE102012212152A DE102012212152A1 DE 102012212152 A1 DE102012212152 A1 DE 102012212152A1 DE 102012212152 A DE102012212152 A DE 102012212152A DE 102012212152 A DE102012212152 A DE 102012212152A DE 102012212152 A1 DE102012212152 A1 DE 102012212152A1
Authority
DE
Germany
Prior art keywords
layer
carbonaceous
carbon
chip
graphitic carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102012212152A
Other languages
English (en)
Inventor
Uwe Höckele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012212152A1 publication Critical patent/DE102012212152A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/81—Of specified metal or metal alloy composition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Chip umfasst eine integrierte Schaltung und eine kohlenstoffhaltige Schicht. Die kohlenstoffhaltige Schicht umfasst einen graphitartigen Kohlenstoff, wobei ein lateraler leitfähiger Weg durch den graphitartigen Kohlenstoff zwei Schaltungselemente der integrierten Schaltung elektrisch verbindet.

Description

  • Diese Erfindung bezieht sich auf einen Chip, der eine integrierte Schaltung aufweist, auf ein Herstellungsverfahren und auf ein Verfahren zum lokalen Leitfähigmachen einer kohlenstoffhaltigen Schicht.
  • Ein Chip weist normalerweise unterschiedliche Schichten auf, die auf einem Substrat gebildet sind. Die unterschiedlichen Schichten können einen Teil einer integrierten Schaltung bilden, wie zum Beispiel Verbindungsleitungen für Schaltungselemente der integrierten Schaltung. Insbesondere sind die Schaltungselemente normalerweise elektrisch miteinander verbunden durch leitfähige Schichten oder leitfähige Wege, die durch Trennschichten voneinander getrennt sind. Solche leitfähigen Wege bestehen typischerweise aus Metall oder Polysilizium oder anderen leitfähigen Materialien. Verfahren zum Bereitstellen von leitfähigen Wegen, wie zum Beispiel Abhebeprozesse, führen zum Einbetten der Wege in Gräben der Trennschichten. Diese Verfahren weisen mehrere Verarbeitungsschritte für das Einbetten auf, wie zum Beispiel lithographische Schritte, Strukturieren und chemisches Ätzen. Eine Möglichkeit ist beispielsweise, die Gräben, die vorher gebildet wurden, mit leitfähigem Material zu füllen, zum Beispiel durch einen Aufbringungsprozess mit einem weiteren Schritt des chemisch-mechanischen Polierens (CMP; CMP = chemical-mechanical polishing), um eine planare Oberfläche der Trennschicht über die Gräben zu erreichen nachdem dieselben mit leitfähigem Material gefüllt wurden. Aufgrund der mehreren Herstellungsschritte ist das gezeigte Verfahren zum Bereitstellen leitfähiger Wege sehr arbeitsintensiv.
  • Es ist die Aufgabe der vorliegenden Erfindung, einen Chip, ein Verfahren zum lokalen Leitfähigmachen einer kohlenstoffhaltigen Trennschicht und ein Verfahren zum Herstellen eines Chips mit verbesserten Charakteristika zu schaffen.
  • Die Aufgabe wird gelöst durch die Merkmale der unabhängigen Ansprüche. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Ein Ausführungsbeispiel der Erfindung schafft einen Chip, der eine integrierte Schaltung und eine kohlenstoffhaltige Schicht aufweist, wobei die kohlenstoffhaltige Schicht einen graphitartigen Kohlenstoff aufweist, und wobei ein lateraler leitfähiger Weg durch den graphitartigen Kohlenstoff elektrisch verbindet mit Schaltungselementen der integrierten Schaltung.
  • Ein weiteres Ausführungsbeispiel der Erfindung schafft einen Chip, der eine integrierte Schaltung und eine kohlenstoffhaltige Schicht auf dem Substrat aufweist, wobei die kohlenstoffhaltige Schicht einen getrennten Abschnitt aufweist, der amorphen Kohlenstoff aufweist und einen leitfähigen Abschnitt, der graphitartigen Kohlenstoff aufweist, und wobei ein lateraler leitfähiger Weg durch den graphitartigen Kohlenstoff zwei Schaltungselemente der integrierten Schaltung elektrisch verbindet.
  • Einige Ausführungsbeispiele der Erfindung schaffen ein Verfahren zum lokalen Leitfähigmachen einer kohlenstoffhaltigen Trennschicht, wobei das Verfahren folgenden Schritt aufweist: Richten eines Laserstrahls auf die kohlenstoffhaltige Trennschicht, um amorphen Kohlenstoff der kohlenstoffhaltigen Trennschicht in graphitartigen Kohlenstoff umzuwandeln.
  • Einige Ausführungsbeispiele der Erfindung schaffen ein Verfahren zum Herstellen eines Chips, der eine integrierte Schaltung und eine kohlenstoffhaltige Schicht aufweist, wobei das Verfahren folgenden Schritt aufweist: Erwärmen der kohlenstoffhaltigen Schicht, um einen leitfähigen Abschnitt der Schicht zu bilden, wobei ein lateraler Weg durch den leitfähigen Abschnitt zwei Schaltungselemente der integrierten Schaltung verbindet.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Querschnittsansicht durch zwei Schichten eines Chips und eine Draufsicht des Chips, der zwei Schaltungselemente aufweist, gemäß einem Ausführungsbeispiel;
  • 2 eine Querschnittsansicht durch drei Schichten eines Chips und eine Draufsicht des Chips, der zwei Schaltungselemente aufweist, gemäß einem Ausführungsbeispiel;
  • 3 eine Querschnittsansicht durch vier Schichten eines Chips und eine Draufsicht des Chips, der zwei Schaltungselemente aufweist, gemäß einem Ausführungsbeispiel; und
  • 4 eine Querschnittsansicht durch zwei Schichten eines Chips und eine Draufsicht des Chips, der zwei Schaltungselemente und eine Kontaktanschlussfläche aufweist, gemäß einem Ausführungsbeispiel.
  • 1 zeigt einen Chip 10, der eine integrierte Schaltung und eine kohlenstoffhaltige Schicht 12 aufweist, die auf einer weiteren Schicht 14 gebildet ist. Die kohlenstoffhaltige Schicht 12 kann beispielsweise CoSi oder CoSi2 aufweisen. Die integrierte Schaltung ist im Wesentlichen in der Schicht 14 gebildet, aber zu Darstellungszwecken sind lediglich nur zwei Schaltungselemente 16a und 16b derselben in 1 gezeigt. Die Schicht 14 kann beispielsweise ein Halbleitersubstrat oder einen Halbleiterstapel eines Substrats und weitere Schichten zwischen dem Substrat und der Schicht 12 aufweisen. Die zwei Schaltungselemente 16a und 16b sind in der weiteren Schicht 14 an lateral verschiedenen Abschnitten gebildet und können beispielsweise ein Transistor, ein Kondensator bzw. eine Diode sein. Die Schaltungselemente 16a und 16b sind beispielhaft so gezeigt, dass sie an einer Grenzfläche zwischen der Schicht 14 und der Schicht 12 anstoßen. Dies ist jedoch nicht notwendig und Alternativen werden nachfolgend gezeigt. Allgemein sind die Schaltungselemente 16a und 16b verbindbar über lateral verschiedene Abschnitte der Schicht 12. An lateral umgebenden Abschnitten hat die Schicht 14 ein Trennmaterial, das Elemente 16a und 16b beispielsweise elektrisch trennt. Die Schicht 12 hat eine Dicke, zum Beispiel 100 nm und weist einen graphitartigen Kohlenstoffabschnitt 18 auf, der wiederum durch einen trennenden amorphen Kohlenstoffabschnitt der Schicht 12 umgeben sein kann. Der trennende amorphe Kohlenstoffabschnitt der Schicht 12 kann beispielsweise diamantartigen Kohlenstoff aufweisen oder kann diamantartiger Kohlenstoff sein. Der graphitartige Kohlenstoffabschnitt 18 in der Schicht 12 ist darstellend so gezeigt, dass er die Form einer Linie mit einer Breite d18 aufweist, die wiederum zwischen 5 und 50 nm sein kann, mit einer Tiefe d18, die wiederum beispielsweise zwischen 3 und 300 nm sein kann. Der graphitartige Kohlenstoffabschnitt 18 ist angeordnet, so dass ein lateraler leitfähiger Weg 18 durch den graphitartigen Kohlenstoff die zwei Schaltungselemente 16a und 16b der Schicht 14 elektrisch verbindet. Bei dem Ausführungsbeispiel von 1 erstreckt sich der leitfähige Weg 18 fortlaufend nach unten zu der Oberfläche der Schicht 12, die eine Schnittstelle bildet mit der unteren Schicht 14, so dass der leitfähige Weg 18 inhärent alle Schaltungselemente 16a und 16b miteinander verbindet, die an Abschnitten dieser Oberfläche verbindbar sind, die den leitfähigen Weg 18 überlappt. Alternative Ausführungsbeispiele werden jedoch nachfolgend beschrieben.
  • Somit kann über den leitfähigen Weg 18 von dem Schaltungselement 16a zu dem Schaltungselement 16b der integrierten Schaltung, zum Beispiel einer Logikschaltung, ein elektrischer Strom geleitet werden, oder Steuersignale gesendet werden. Der leitfähige Weg 18 durch graphitartigen Kohlenstoff hat eine elektrische Leitfähigkeit, z. B. 0,5 × 1010 U/cm2, die von der Breite w18 und der Tiefe d18 des leitfähigen graphitartigen Kohlenstoffabschnitts 18 abhängt. Die Leitfähigkeit kann gewählt werden, um beispielsweise ausreichend zu sein zum Übertragen von Sendesignalen und geringen Strömen.
  • Nachfolgend wird ein Verfahren zum Bereitstellen des lateralen leitfähigen Wegs 18 beschrieben. Die Schicht 14, die die zwei Schaltungselemente 16a und 16b aufweist, wird bereitgestellt. Der erste Schritt des Verfahrens ist es dann, die kohlenstoffhaltige Trennschicht 12 auf der Schicht 14 vorzusehen. Die kohlenstoffhaltige Trennschicht 12, die so bereitgestellt wird, kann beispielsweise amorphen Kohlenstoff bzw. diamantartigen Kohlenstoff aufweisen. Dampfaufbringung kann verwendet werden. Der nächste Schritt ist es, die kohlenstoffhaltige Trennschicht 12 in einem lateralen Bereich lokal zu erwärmen, wo der laterale leitfähige Weg 18 bereitgestellt werden soll. Eine Gitterstruktur des amorphen Kohlenstoffs bzw. des diamantartigen Kohlenstoffs wird durch das lokale Erwärmen zerstört, um den amorphen Kohlenstoff in diesem Bereich in graphitartigen Kohlenstoff umzuwandeln. Eine Gitterstruktur des graphitartigen Kohlenstoffs ermöglicht elektrische Leitfähigkeit desselben. Somit ist die kohlenstoffhaltige Trennschicht 12 (lokal) leitfähig gemacht in den Bereichen, um den leitfähigen Weg 18 über den graphitartigen Kohlenstoffabschnitt 18 zu erzeugen. Das lokale Erwärmen kann durchgeführt werden durch Verwenden einer diffus abstrahlenden Wärmequelle oder durch Richten eines Laserstrahls auf den Abschnitt 18 der kohlenstoffhaltigen Trennschicht 12. Allgemein kann ein Bereich, wo die Umwandlung stattfinden sollte, durch die Wärmequelle abgetastet werden durch Bewegen eines lokalen Wärmepunkts über diesen Bereich, wie zum Beispiel einen Laserpunkt, oder durch Abdecken umgebender Bereiche neben dem Bereich von Interesse gegenüber der Erwärmung, zum Beispiel durch Verwenden einer Maske und bestrahlenden Schicht 12 an dem nicht maskierten Abschnitt.
  • Abhängig von der Dauer des Richtens des Laserstrahls auf die kohlenstoffhaltige Trennschicht auf eine bestimmte Stelle und abhängig von einer Leistung des Laserstrahls kann die Tiefe d18 des graphitartigen Kohlenstoffs 18 eingestellt werden. Anders ausgedrückt, aufgrund von Absorbanz verringerte sich die Wärme von der Seite der Schicht 12, die der Wärmequelle zugewandt ist, und das Erwärmen kann gestoppt werden an einer Stelle der Schicht 12 bevor die Schicht 12 vollständig entlang der Tieferichtung umgewandelt ist. Das heißt, die Tiefe d18 des leitfähigen Wegs 18 kann gleich der Dicke der Schicht 12 sein, wie es in 1 gezeigt ist.
  • Die Dicke der kohlenstoffhaltigen Schicht 12 und somit die Tiefe d18 des Abschnitts 18 und die Tiefe des Abschnitts des amorphen Kohlenstoffs sind konstant. Das beschriebene Verfahren verändert die Topologie der Schicht 12 nicht und somit sind die Hauptoberflächen der Schicht 12 eben oder etwa eben. Der graphitartige Kohlenstoff 18 kann die Breite w18 aufweisen, die geringer ist im Vergleich zu der Breite der Verbindungsbereiche der Schaltungselemente 16a und 16b an der Grenzfläche zwischen der Schicht 12 und 14. Die Breite w18 des graphitartigen Kohlenstoffabschnitts 18 kann eingestellt werden durch Variieren der Frequenz des Lasers oder durch Variieren eines Durchmessers des Laserstrahls. Alternativ kann die Breite w18 erhöht werden durch Bereitstellen von zwei benachbarten graphitartigen Kohlenstoffabschnitten, so dass ein breiter graphitartiger Kohlenstoffabschnitt gebildet wird.
  • Es ist vorteilhaft, dass der leitfähige Weg 18 durch ein einfaches und kostengünstiges Verfahren bereitgestellt werden kann. Ein weiterer Vorteil ist, dass dieses Verfahren es ermöglicht, strukturierte leitfähige Wege bereitzustellen, die direkt in die Trennschicht 12 eingebettet sind, ohne dass ein weiterer Schritt der Planarisierung der Oberfläche der Schicht 12 benötigt wird, zum Beispiel vor dem Bereitstellen weiterer Schichten. Daher ist die mechanische Beanspruchung für den Chip 10, die durch Füllen von Gräben und durch den Planarisierungsprozess verursacht wird, reduziert.
  • In 2 wird ein graphitartiger Kohlenstoffabschnitt mit reduzierter Tiefe im Vergleich zu dem Ausführungsbeispiel von 1 erörtert. 2 zeigt ein weiteres Ausführungsbeispiel eines Chips mit drei Schichten. Eine kohlenstoffhaltige Trennschicht 13 ist zwischen der Schicht 14 und einer Schicht 22 angeordnet. Die erste Schicht 14 an der ersten Seite der Schicht 13 ist gleich der Schicht 14 des ersten Ausführungsbeispiels. Die zweite Schicht 22 an einer zweiten Seite der Schicht 13 weist zwei Schaltungselemente 16c und 16d auf. Die Schaltungselemente 16c und 16d sind gebildet auf oder haben verbindbare Bereiche an einer Oberfläche der oberen Schicht 22, die der Schicht 13 zugewandt ist. Die Schicht 13 weist amorphen Kohlenstoff und graphitartigen Kohlenstoff auf, die lateral verschiedene Bereiche der kohlenstoffhaltigen Schicht 13 besetzen. Bei diesem Ausführungsbeispiel verbindet der laterale leitfähige Weg 24 durch den graphitartigen Kohlenstoff die zwei Schaltungselemente 16c und 16d elektrisch. Ein erster Teil 24b des graphitartigen Kohlenstoffabschnitts 24 erstreckt sich in einer ersten lateralen Richtung (parallel zu dem Schichtstapel), um sich zwischen der Position des Schaltungselements 16c und einem Punkt 24a zu erstrecken. Ein zweiter Teil 24c erstreckt sich in einer zweiten lateralen Richtung durch die Schicht 13, d. h. zwischen der Position des Schaltungselements 16d und dem Punkt 24a. Das heißt, der leitfähige Weg 24 ist in 2 darstellend so gezeigt, dass derselbe eine nicht gerade Form hat. Im Unterschied zu dem Ausführungsbeispiel von 1 erstreckt sich der graphitartige Kohlenstoff des lateralen leitfähigen Wegs 24 lediglich nach unten zu einer Tiefe d24, die geringer ist als die Dicke der kohlenstoffhaltigen Schicht 13, so dass die Schaltungselemente 16c und 16d nicht elektrisch miteinander verbunden sind durch den leitfähigen Weg 24. Das heißt, der leitfähige Weg 24 ist lediglich an einer Seite der Schicht 13 in den trennenden amorphen Kohlenstoff der Schicht 13 eingebettet und die verbindenden Bereiche des Schaltungselements 16c und 16d sind an gegenüberliegenden Seiten der Schicht 13 angeordnet. Einige sind nicht elektrisch verbunden über den Weg 24, obwohl der Weg 24 beide verbindenden Bereiche überlappt. Genauer gesagt, das Schaltungselement 16c ist von dem leitfähigen Weg 24 getrennt durch den trennenden amorphen Kohlenstoffabschnitt entlang der Dickerichtung.
  • Der graphitartige Kohlenstoff des leitfähigen Wegs 24 kann bereitgestellt werden durch lokales Erwärmen der kohlenstoffhaltigen Schicht 13, beispielsweise durch Richten eines Laserstrahls auf die kohlenstoffhaltige Trennschicht 13, wie es oben beschrieben ist. Im Gegensatz zu dem Ausführungsbeispiel von 1 wird das lokale Erwärmen der kohlenstoffhaltigen Schicht 13 beispielsweise durchgeführt durch Verwenden einer geringeren Energiedichte des Lasers im Vergleich zu dem Ausführungsbeispiel von 1. Alternativ, anstatt die Leistung des Lasers zu reduzieren, kann die Dauer des Richtens des Laserstrahls auf die Schicht 13 variiert werden. Die reduzierte Leistungsdichte des Lasers oder die kürzere Dauer des Richtens des Laserstrahls führt zu der reduzierten Tiefe d24 des graphitartigen Kohlenstoffabschnitts 24 im Vergleich zu der Tiefe d18 (siehe 1). Anders ausgedrückt, das Verfahren ermöglicht das Bilden des lateralen leitfähigen Wegs in der kohlenstoffhaltigen Trennschicht 13 durch Verwenden des Lasers, wobei die Tiefe d24 des leitfähigen Wegs 24 einstellbar ist.
  • Die Schicht 22, die die zwei Schaltungselemente 16c und 16d aufweist, kann vor oder nach dem Umwandeln des amorphen Kohlenstoffs der kohlenstoffhaltigen Trennschicht in graphitartigen Kohlenstoff 24 bereitgestellt werden. In dem letzteren Fall kann bei diesem Ausführungsbeispiel der Schritt des Richtens des Laserstrahls auf die kohlenstoffhaltige Trennschicht 13 so durchgeführt werden, dass der Laserstrahl durch die Schicht 22 verläuft, bevor derselbe in dem Bereich des Abschnitts 24 auf die kohlenstoffhaltige Trennschicht 13 auftrifft. Hier können Parameter des Lasers, z. B. Frequenz und Leistungsdichte, eingestellt werden, so dass der amorphe Kohlenstoff der Schicht 13 in dem Bereich des Abschnitts 24 in graphitartigen Kohlenstoff umgewandelt wird, während die Charakteristik der Schicht 22 nicht geändert wird.
  • 3 stellt einen graphitartigen Kohlenstoffabschnitt dar, der einen lateralen und vertikalen leitfähigen Weg bereitstellt. 3 zeigt ein Ausführungsbeispiel eines Chips mit vier Schichten. Eine Schicht 25 weist das erste Schaltungselement 16a auf, während eine Schicht 26 das zweite Schaltungselement 16e aufweist. Zwischen den Schichten 25 und 26 sind zwei Trennschichten 28 und 30 angeordnet. Die Trennschicht 28 weist ein Durchgangsloch 32 auf. Die Schicht 30 ist eine kohlenstoffhaltige Schicht, die einen amorphen Kohlenstoffabschnitt und einen leitfähigen graphitartigen Kohlenstoffabschnitt 34 umfasst. Der laterale leitfähige Weg 34 verbindet das Schaltungselement 16e, das an einer Oberfläche der Schicht 26 angeordnet ist, die der Schicht 28 zugewandt ist, elektrisch mit dem Durchgangsloch 32 der Schicht 28. Das Durchgangsloch 32 ist elektrisch verbunden mit dem Schaltungselement 16a, das an einer Oberfläche der Schicht 25 angeordnet ist, die der Schicht 30 zugewandt ist. Somit verbinden das Durchgangsloch 32 und der leitfähige Weg 34 die zwei Schaltungselemente 16a und 16e lateral und vertikal, d. h. durch die zwei Schichten 28 und 30 und durch den Schichtstapel und parallel zu den Schichten 25, 26, 28 und 30.
  • Die Schicht 30 kann bereitgestellt werden und lokal leitfähig gemacht werden, wie es nachfolgend beschrieben ist. Die Breite w34 des graphitartigen Kohlenstoffabschnitts 34 ist exemplarisch so gezeigt, dass dieselbe im Vergleich zu der Breite w18 des graphitartigen Kohlenstoffabschnitts 18 gemäß dem Ausführungsbeispiel von 1 erhöht ist. Als Folge davon ist die elektrische Leitfähigkeit des leitfähigen Wegs 34 erhöht im Vergleich zu dem leitfähigen Weg 18 gemäß 1. Die Tiefe des graphitartigen Kohlenstoffabschnitts 34 erstreckt sich über die gesamte Dicke der Schicht 30, um eine elektrische Verbindung in einer vertikalen Richtung von dem Durchgangsloch 32 in der unteren Schicht 28 zu dem Schaltungselement 16e in der oberen Schicht 26 bereitzustellen.
  • 4 stellt einen graphitartigen Kohlenstoffabschnitt mit einer Gabelung dar und unterschiedlichen Tiefen an unterschiedlichen Stellen des graphitartigen Kohlenstoffabschnitts dar. 4 zeigt ein weiteres Ausführungsbeispiel mit zwei Schichten 35 und 36. Die Schicht 35 weist zwei Schaltungselemente 16a und 16f auf, die an einer Oberfläche der Schicht 35 angeordnet sind, die der Schicht 36 zugewandt ist. Die kohlenstoffhaltige Schicht 36 weist einen ersten Abschnitt aus amorphem Kohlenstoff und einen zweiten Abschnitt aus graphitartigem Kohlenstoff 38 auf, der in den amorphen Kohlenstoffabschnitt eingebettet ist. Das Schaltungselement 16a ist elektrisch verbunden über einen leitfähigen Weg 38 in einer ersten lateralen Richtung durch den graphitartigen Kohlenstoff 38 mit einer Kontaktanschlussfläche 38a, die als ein lokal lateral vergrößerter Abschnitt des graphitartigen Kohlenstoffs gebildet ist. Über diese Kontaktanschlussfläche 38a kann der Chip elektrisch verbunden sein über ein weiteres Durchgangsloch einer weiteren (oberen) Schicht, die an einer Oberfläche der Schicht 36 angeordnet ist. Die vergrößerte Form der Kontaktanschlussfläche 38 ermöglicht beispielsweise das Aufnehmen von Positionsungenauigkeit der weiteren Schicht oder des weiteren Durchgangslochs, wie zum Beispiel durch lithographische Prozesse, die zum Definieren des Durchgangslochs verwendet werden. Die Kontaktanschlussfläche 38a hat eine Geometrie, die beispielsweise quadratisch geformt ist und ein Teil 38c des graphitartigen Kohlenstoffs zwischen dem Durchgangsloch 38b und einer Position des Schaltungselements 16a an einem Bereich 38b erstreckt sich nach unten zu einer Tiefe, die geringer ist als die Dicke der Schicht 36. Die Tiefe des graphitartigen Kohlenstoffabschnitts 38 erstreckt sich über die gesamte Dicke der kohlenstoffhaltigen Schicht 36 in dem Bereich 38b an dem Schaltungselement 16a, um das Schaltungselement 16a über die Oberfläche der Schicht 36 elektrisch zu verbinden.
  • Der graphitartige Kohlenstoff 38 weist ferner einen zweiten Teil 38d in einer zweiten lateralen Richtung auf. Ein lateraler leitfähiger Weg durch den zweiten Teil 38d des graphitartigen Kohlenstoffs verbindet das Schaltungselement 16f elektrisch mit dem Schaltungselement 16a und somit mit der Kontaktanschlussfläche 38a. Daher erstreckt sich der graphitartige Kohlenstoff 38 in einem Bereich 38e an dem Schaltungselement 16f über die gesamte Dicke der Schicht 36, während die Tiefe des Teils 38d des graphitartigen Kohlenstoffs 38 geringer ist als die Dicke der Schicht 36.
  • Die kohlenstoffhaltige Schicht 36 kann in dem Abschnitt 38 lokal leitfähig gemacht werden, wie es mit Bezugnahme auf das Ausführungsbeispiel von 1 beschrieben ist. Die Tiefendifferenzen zwischen den Bereichen 38a, 38c und 38b sowie die Tiefendifferenzen zwischen den Bereichen 38d und 38e können beispielsweise das Ergebnis der Verwendung einer unterschiedlichen Leistungsdichte des Lasers an unterschiedlichen Positionen sein. Die quadratisch geformte Geometrie der Kontaktanschlussfläche 38a, oder anders ausgedrückt, die ausgedehnte Oberfläche der Kontaktanschlussfläche 38a kann durch Bereitstellen einer Mehrzahl von benachbarten graphitartigen Kohlenstoffabschnitten erzeugt werden.
  • Gemäß einem weiteren Ausführungsbeispiel, kann statt der lokalen Erwärmung laterales globales Erwärmen durchgeführt werden, so dass ein gesamter Oberflächenbereich der kohlenstoffhaltigen Trennschicht oder ein ausgedehnter Bereich der Schicht in graphitartigen Kohlenstoff umgewandelt wird. Dieser Schritt kann beispielsweise durchgeführt werden durch Verwenden eines Ofens. Alternativ kann das lokale Erwärmen durchgeführt werden durch eine andere Heizquelle oder durch eine Ionenquelle. Es ist vorteilhaft, dass die ausgedehnte Erwärmung der Schicht keine Deformationen der Schicht oder eines Substrats verursacht.
  • Obwohl einige Aspekte im Zusammenhang eines Verfahrens beschrieben wurden, entsprechen diese Aspekte auch dem Chip 10 (siehe 1), der die kohlenstoffhaltige Schicht 12 aufweist, die den leitfähigen graphitartigen Kohlenstoffabschnitt 18 aufweist, wobei der laterale leitfähige Weg 18 durch den graphitartigen Kohlenstoff 18 elektrisch verbindet mit Schaltungselementen 16a und 16b der integrierten Schaltung. Wie es mit Bezugnahme auf 1 dargestellt ist, kann der Chip 10 einen trennenden Abschnitt aufweisen, der amorphen Kohlenstoff aufweist, in dem der graphitartige Kohlenstoff 18 eingebettet ist. Der Chip 10 kann ferner ein Substrat aufweisen.
  • Obwohl bei einigen Ausführungsbeispielen die Schaltungselemente (z. B. 16a, 16b) und die leitfähigen Wege (z. B. 18) in einer anderen Schicht gezeigt wurden (z. B. 12, 14), bezieht sich die Erfindung auch auf Ausführungsbeispiele, bei denen zumindest eines der Schaltungselemente und der graphitartige Kohlenstoff des leitfähigen Wegs in der gleichen Schicht angeordnet sind.

Claims (21)

  1. Chip (10), der folgende Merkmale aufweist: eine integrierte Schaltung; und eine kohlenstoffhaltige Schicht (12), wobei die kohlenstoffhaltige Schicht (12) einen graphitartigen Kohlenstoff aufweist, wobei ein lateraler leitfähiger Weg (18) durch den graphitartigen Kohlenstoff zwei Schaltungselemente (16a, 16b) der integrierten Schaltung elektrisch verbindet.
  2. Chip (10) gemäß Anspruch 1, bei dem die kohlenstoffhaltige Schicht (12) einen trennenden Abschnitt aufweist, der amorphen Kohlenstoff aufweist, der den graphitartigen Kohlenstoff umgibt und an denselben angrenzt.
  3. Chip (10) gemäß Anspruch 2, bei dem der graphitartige Kohlenstoff und der amorphe Kohlenstoff lateral verschiedene Bereiche der kohlenstoffhaltigen Schicht (12) belegen und sich beide über eine gesamte Dicke der kohlenstoffhaltigen Schicht (12) erstrecken.
  4. Chip (10) gemäß Anspruch 2 oder 3, bei dem sich der graphitartige Kohlenstoff nach unten erstreckt zu einer Tiefe der kohlenstoffhaltigen Schicht (12), die geringer ist als die Dicke der kohlenstoffhaltigen Schicht, um in den amorphen Kohlenstoff eingebettet zu sein.
  5. Chip (10) gemäß einem der Ansprüche 2 bis 4, bei dem die Dicke der kohlenstoffhaltigen Schicht (12) lateral konstant ist.
  6. Chip (10) gemäß einem der Ansprüche 1 bis 5, bei dem die zwei Schaltungselemente (16a, 16b) Logikschaltungen aufweisen.
  7. Chip (10) gemäß einem der Ansprüche 1 bis 6, bei dem ein erstes der zwei Schaltungselemente (16a) ein Transistor ist und ein zweites der zwei Schaltungselemente (16b) ein Element ist, das aus der Gruppe ausgewählt ist, die aus einer Kontaktanschlussfläche, einem Transistor, einem Kondensator und einer Diode besteht.
  8. Chip (10), der folgende Merkmale aufweist: ein Substrat; eine integrierte Schaltung; und eine kohlenstoffhaltige Schicht (30) über dem Substrat; wobei die kohlenstoffhaltige Schicht (30) einen trennenden Abschnitt aufweist, der amorphen Kohlenstoff aufweist und einen leitfähigen Abschnitt, der graphitartigen Kohlenstoff aufweist; und wobei ein lateraler leitfähiger Weg durch den graphitartigen Kohlenstoff zwei Schaltungselemente der integrierten Schaltung elektrisch verbindet.
  9. Verfahren zum lokalen Leitfähigmachen einer kohlenstoffhaltigen Trennschicht, wobei das Verfahren folgenden Schritt aufweist: Richten eines Laserstrahls auf die kohlenstoffhaltige Trennschicht, um amorphen Kohlenstoff der kohlenstoffhaltigen Trennschicht in graphitartigen Kohlenstoff umzuwandeln.
  10. Verfahren gemäß Anspruch 9, bei dem das Richten des Laserstrahls auf die kohlenstoffhaltige Trennschicht durchgeführt wird, so dass der Laserstrahl durch eine weitere Schicht verläuft, bevor derselbe auf die kohlenstoffhaltige Trennschicht trifft.
  11. Verfahren zum Herstellen eines Chips, der eine integrierte Schaltung und eine kohlenstoffhaltige Schicht aufweist, wobei das Verfahren folgenden Schritt aufweist: Erwärmen der kohlenstoffhaltigen Schicht, um einen leitfähigen Abschnitt der Schicht zu bilden, wobei ein lateraler Weg durch den leitfähigen Abschnitt zwei Schaltungselemente der integrierten Schaltung verbindet.
  12. Verfahren gemäß Anspruch 11, das ferner das Bereitstellen der kohlenstoffhaltigen Trennschicht auf einem Substrat aufweist.
  13. Verfahren gemäß Anspruch 12, mit dem das Bereitstellen der kohlenstoffhaltigen Trennschicht so durchgeführt wird, dass die kohlenstoffhaltige Trennschicht amorphen Kohlenstoff aufweist.
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, bei dem das Erwärmen der kohlenstoffhaltigen Schicht das lokale Erwärmen der kohlenstoffhaltigen Schicht aufweist.
  15. Verfahren gemäß einem der Ansprüche 11 bis 14, bei dem das Erwärmen der kohlenstoffhaltigen Schicht das Verwenden eines Lasers aufweist.
  16. Verfahren gemäß einem der Ansprüche 11 bis 15, bei dem das Erwärmen der kohlenstoffhaltigen Schicht das Verwenden eines Ofens aufweist.
  17. Verfahren gemäß einem der Ansprüche 13 bis 16, bei dem das Erwärmen so durchgeführt wird, dass amorpher Kohlenstoff in graphitartigen Kohlenstoff umgewandelt wird, der von amorphem Kohlenstoff umgeben ist.
  18. Verfahren gemäß Anspruch 17, bei dem das Erwärmen so durchgeführt wird, dass amorpher Kohlenstoff und graphitartiger Kohlenstoff lateral verschiedene Bereiche der kohlenstoffhaltigen Schicht belegen und sich beide über eine gesamte Dicke der kohlenstoffhaltigen Schicht erstrecken.
  19. Verfahren gemäß Anspruch 17 oder 18, bei dem das Erwärmen so durchgeführt wird, dass sich der graphitartige Kohlenstoff nach unten erstreckt zu einer Tiefe der kohlenstoffhaltigen Schicht, die geringer ist als eine Dicke der kohlenstoffhaltigen Schicht und in den amorphen Kohlenstoff eingebettet ist.
  20. Verfahren gemäß Anspruch 18 oder 19, bei dem die Dicke der kohlenstoffhaltigen Schicht lateral konstant ist.
  21. Verfahren gemäß einem der Ansprüche 14 bis 20, bei dem lokales Erwärmen durchgeführt wird, so dass der laterale Weg zwei Schaltungselemente verbindet, wobei ein erstes der zwei Schaltungselemente ein Transistor oder eine Logikschaltung ist, und ein zweites der zwei Schaltungselemente eines einer Gruppe ist, die aus einer Kontaktanschlussfläche, einer Logikschaltung, einem Transistor, einem Kondensator und einer Diode besteht.
DE102012212152A 2011-07-15 2012-07-11 Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht Ceased DE102012212152A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/184,346 2011-07-15
US13/184,346 US8598593B2 (en) 2011-07-15 2011-07-15 Chip comprising an integrated circuit, fabrication method and method for locally rendering a carbonic layer conductive

Publications (1)

Publication Number Publication Date
DE102012212152A1 true DE102012212152A1 (de) 2013-01-17

Family

ID=47425824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012212152A Ceased DE102012212152A1 (de) 2011-07-15 2012-07-11 Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht

Country Status (3)

Country Link
US (3) US8598593B2 (de)
CN (1) CN102881636A (de)
DE (1) DE102012212152A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014227022A1 (de) 2013-12-30 2015-07-02 Infineon Technologies Ag Fluidsensorchip und Verfahren zu dessen Herstellung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220367266A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect Structure Including Graphite and Method Forming Same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536847A (ja) * 1991-08-02 1993-02-12 Fujitsu Ltd ダイヤモンド多層配線基板の製造方法
JP3382500B2 (ja) * 1996-04-26 2003-03-04 キヤノン株式会社 電子放出素子の製造方法及び電子源の製造方法並びに該電子源を用いた画像形成装置の製造方法
US6683783B1 (en) * 1997-03-07 2004-01-27 William Marsh Rice University Carbon fibers formed from single-wall carbon nanotubes
JPH10313008A (ja) 1997-05-13 1998-11-24 Canon Inc 微細パターンの形成方法及び該微細パターンを有する電気素子
EP1130654A1 (de) * 2000-03-01 2001-09-05 Infineon Technologies AG Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
CN1665746A (zh) * 2002-07-01 2005-09-07 杰富意工程株式会社 含有碳纳米管的带状物质和碳纳米管的制造方法以及含有该带状物质的场发射电极及其制造方法
DE10306076B4 (de) 2003-02-08 2005-02-17 Hahn-Meitner-Institut Berlin Gmbh Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
ITTO20030425A1 (it) * 2003-06-06 2004-12-07 St Microelectronics Srl Dispositivo interruttore elettrico a comando ottico basato su nanotubi di carbonio e sistema interruttore elettrico utilizzante tale dispositivo interruttore.
US6853036B1 (en) * 2003-08-06 2005-02-08 Esd Pulse, Inc. Method and apparatus for preventing microcircuit dynamic thermo-mechanical damage during an ESD event
US7009253B2 (en) * 2003-08-06 2006-03-07 Esd Pulse, Inc. Method and apparatus for preventing microcircuit thermo-mechanical damage during an ESD event
DE102004011363A1 (de) 2004-03-05 2005-09-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Element mit strukturierter Oberfläche sowie Verfahren zu seiner Herstellung
DE102004031128A1 (de) 2004-06-28 2006-01-19 Infineon Technologies Ag Elektrischer Schaltkreis mit einer Kohlenstoff-Leiterstruktur und Verfahren zum Herstellen einer Kohlenstoff-Leiterstruktur eines elektrischen Schaltkreises
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
DE102006017153B3 (de) 2006-04-04 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Oberflächenstrukturen und Element mit Oberflächenstruktur zur Verwendung für Biosensoren oder die Herstellung von Zellleitstrukturen
TWI364816B (en) * 2008-01-31 2012-05-21 Nat Univ Tsing Hua Interconnection structure and manufacturing method thereof
EP2269948B1 (de) 2008-02-29 2017-08-02 Fujitsu Limited Flächenstruktur
JP5549917B2 (ja) * 2008-11-07 2014-07-16 株式会社リコー 電子写真感光体、それを用いた画像形成方法、画像形成装置及び画像形成装置用プロセスカートリッジ
JP2010120819A (ja) 2008-11-20 2010-06-03 Nec Corp 炭素膜を有する半導体装置及びその製造方法
JP5572944B2 (ja) * 2008-12-18 2014-08-20 富士通株式会社 配線構造体の製造方法及び配線構造体
US8610265B2 (en) * 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
US8207058B1 (en) * 2009-06-29 2012-06-26 Georgia Tech Research Corporation Electron beam induced deposition of interface to carbon nanotube
KR101209791B1 (ko) 2009-12-04 2012-12-10 현대자동차주식회사 연료전지용 금속분리판 및 이의 표면처리방법
EP2537801B1 (de) * 2010-02-19 2019-04-03 Incubation Alliance Inc. Verfahren zur herstellung eines kohlenstoffmaterials
US9159413B2 (en) * 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8603858B2 (en) * 2011-07-12 2013-12-10 Infineon Technologies Ag Method for manufacturing a semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014227022A1 (de) 2013-12-30 2015-07-02 Infineon Technologies Ag Fluidsensorchip und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US8927419B2 (en) 2015-01-06
US20140073132A1 (en) 2014-03-13
CN102881636A (zh) 2013-01-16
US20130015583A1 (en) 2013-01-17
US8598593B2 (en) 2013-12-03
US20150087145A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
DE69434745T2 (de) Verfahren zur Herstellung eines Aggregats von Mikro-Nadeln aus Halbleitermaterial und Verfahren zur Herstellung eines Halbleiterbauelements mit einem solchen Aggregat
DE19713173C2 (de) ROM-Speicher
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE3390103C2 (de)
DE102017117937A1 (de) Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden
DE1933731A1 (de) Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen
DE3721799A1 (de) Elektrische redox-bauelementschaltung
DE202009018090U1 (de) Halbleiter-Lichtemittervorrichtung
DE3300986A1 (de) Mehrschichtige optische integrierte schaltung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE19934560B4 (de) Photovoltaikmodul mit integriert serienverschalteten Zellen und Herstellungsverfahren hierfür
DE2447536C2 (de) Halbleiterlaser
DE102007050358A1 (de) Nichtflüchtige Speicherbauelementstruktur und Verfahren zur Herstellung derselben
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE102012212152A1 (de) Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht
DE102004016624A1 (de) Photomischdetektor
DE3932277C2 (de)
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE102018124341B4 (de) Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
DE102015114135A1 (de) Photovoltaische Vorrichtung und Verfahren zur Herstellung einer photovoltaischen Vorrichtung
DE19834234C2 (de) Integrierter Halbleiterchip mit Füllstrukturen
DE10133873A1 (de) Verfahren zur Herstellung von Kontakten für integrierte Schaltungen
EP0917736A1 (de) Led-array in matrixanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20140515