DE102011011718B3 - Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung - Google Patents

Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102011011718B3
DE102011011718B3 DE102011011718A DE102011011718A DE102011011718B3 DE 102011011718 B3 DE102011011718 B3 DE 102011011718B3 DE 102011011718 A DE102011011718 A DE 102011011718A DE 102011011718 A DE102011011718 A DE 102011011718A DE 102011011718 B3 DE102011011718 B3 DE 102011011718B3
Authority
DE
Germany
Prior art keywords
metal
conductive layer
electrically conductive
semiconductor chip
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011011718A
Other languages
English (en)
Inventor
Yan-Kuin Su
Kuan-Chun Chen
Chun-Liang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Cheng Kung University NCKU
Original Assignee
National Cheng Kung University NCKU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Cheng Kung University NCKU filed Critical National Cheng Kung University NCKU
Application granted granted Critical
Publication of DE102011011718B3 publication Critical patent/DE102011011718B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung, umfassend: Bilden einer elektrisch leitfähigen Schicht, um eine Oberfläche eines provisorischen Substrats zu bedecken; Verbinden mindestens eines Halbleiterchips mit der elektrisch leitfähigen Schicht durch mindestens einen Metall-Bump, wobei der mindestens ein Metall-Bump zwischen dem mindestens einen Halbleiterchip und der elektrisch leitfähigen Schicht platziert ist; Bilden eines Metallsubstrats auf der elektrisch leitfähigen Schicht, wobei das Metallsubstrat eine Lücke zwischen dem mindestens einen Halbleiterlt; und Entfernen des provisorischen Substrats.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, und insbesondere auf ein Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung.
  • Hintergrund der Erfindung
  • Packtechniken für Halbleitervorrichtungen wie z. B., Transistoren, integrierte Schaltungen oder optoelektronische Vorrichtungen inklusive lichtemittierende Dioden (LEDs) und Laserdioden (LDs) umfassen das verwenden von Klebstoff oder Lötpaste um Halbleiterchips und Packsubstrate zu verbinden, während Flip-Chip-Techniken durch Verwenden von Metall-Bumps durchgeführt werden, um Halbleiterchips und Packstrukturen zu verbinden.
  • Allerdings muss im Befestigungsprozess der Halbleiterchips mit Klebstoff oder Lötpaste oder in Flip-Chip-Packprozessen, die Prozesstemperatur auf über 150°C erhöht werden. Während der thermischen Verbindungsprozesse bei einer derartigen Temperatur, werden leicht die Elektrizitätseigenschaften der Halbleitervorrichtungen beschädigt.
  • US 2003/0045015 A1 offenbart eine Licht emittierende Vorrichtung mit einer Flip-Chip-Konfiguration. Bei der Herstellung der Flip-Chip-Konfiguration der Licht emittierenden Vorrichtung wird eine Anordnung von Bumps von leitenden Die-Attach-Materialien auf einer p-Elektrode der Licht emittierenden Vorrichtung gebildet, beispielsweise über Ablagerung, Strukturierung, Auflage und/oder andere Techniken. Nach der Ablagerung der Bumps werden diese auf einem Submount platziert und die Vorrichtung wird auf eine ausreichnde Temperatur erhitzt, um die Bumps wieder zu verflüssigen. Zum Beispiel können Metalllegierungen mit einem hohen Anteil von Sn einen Schmelzpunkt unter 200°C haben, während Metalllegierungen mit einen geringen Anteil an Sn einen Schmelzpunkt über 350°C haben können. Nachdem die Bumps geschmolzen wurden, wird die Vorrichtung gekühlt und dadurch die LED mit dem Submount verbunden.
  • Wenn zusätzlich die Halbleiter-Optoelektronik-Vorrichtungen in einem großen oder kleinen Hintergrundlichtmodul oder Beleuchtungsmodul eingesetzt werden, müssen die Halbleiter-Optoelektronik-Vorrichtungen einen ausreichenden Lichtemissionsfluss bereitstellen, um ausreichende Helligkeit und Beleuchtung für die Module zu erzeugen. Daher müssen diese Halbleiter-Optoelektronik-Vorrichtungen normalerweise mit hoher Eingangsleistung bzw. Eingabeenergie betrieben werden. Allerdings verursacht die hohe Eingangsleistung einen abrupten Anstieg der Temperatur der Halbleiter-Optoelektronik-Vorrichtungen wodurch die Betriebseffizienz der Halbleiter-Optoelektronik-Vorrichtungen verschlechtert wird und die Halbleiter-Optoelektronik-Vorrichtungen sogar durchbrennen können aufgrund der hohen Temperatur.
  • Um das Problem der schlechten Wärmeableitungseffizienz des Beleuchtungshalbleitermoduls zu lösen, wird zurzeit das Modul normalerweise durch Lüfter gekühlt, die in dem Modul eingesetzt sind oder durch Vergrößern der Wärmeableitungsfläche. Aber diese Techniken verursachen viele Probleme. Zum Beispiel in Bezug auf das Einsetzen von Lüftern in dem Modul, fahrt die Vibration, die durch den Betrieb der Lüfter verursacht wird, zu einem Lichtflackern und die Lüfter verbrauchen zusätzlichen Strom bzw. Energie. Bezüglich der Vergrößerung der Wärmeableitungsfläche werden die Kosten des Wärmeableitungsmaterials des größeren Beleuchtungshalbleitermoduls enorm erhöht. Obwohl die Wärmeableitungsmasse aus einem Metall mit hoher thermischer Leitfähigkeit bestehen kann, wie z. B. Al oder Cu, um den Effekt der schnellen Wärmeübertragung zu erzielen, wird zusätzlich Klebstoff verwendet, um das Beleuchtungshalbleitermodul und die Wärmeableitungsmasse zu verbinden, und wobei die thermische Leitfähigkeit des Klebstoffs viel geringer ist, als die des reinen Metalls. Als Folge davon staut sich die Wärme, die während des Betriebs der Vorrichtung erzeugt wird, an der Verbindungsschnittstelle an, wodurch die Wärmeableitungsmasse weniger effektiv wird.
  • Eine andere Technik wird bereitgestellt. In der Technik wird zuerst eine Vorderseite einer Halbleitervorrichtung zuerst in ein klebendes Band bzw. ein Klebeband gedrückt und eine dünne reflektierende Metallschicht und eine Metallwärmeableitungsmasse werden auf einer Rückseite der Halbleitervorrichtung angebracht. Aber die Erfinder haben entdeckt, dass, wenn ein großes Klebeband mit einer großen Halbleitervorrichtung verklebt ist, leicht Luftblasen an der Klebeschnittstelle gebildet werden. Folglich sind die dünne reflektierende Metallschicht und die Metallwärmeableitungsmasse, die auf dem Klebeband angebracht ist, nicht einheitlich bzw. nicht gleichartig. Zusätzlich ist es während des Prozesses des Metallanbringens bzw. des Metallplattierens sehr leicht für das Klebeband, mit Wärme zu expandieren bzw. sich auszudehnen und sich mit Kalte zusammenzuziehen. Daher bricht die dünne reflektierende Metallschicht auf dem Klebeband sehr leicht, wodurch die Ausbeute erheblich reduziert wird.
  • Es gibt einige Beispiele im Stand der Technik zur Herstellung von Thermal-Interface-Elementen. US 2007/0102809 A1 offenbart Verfahren zur Herstellung einer Verbundwerkstoff-Kohlenstoff-Nanoröhrenstruktur einer Thermal-Interface-Vorrichtung und einer Vorrichtung, wie etwa eine Packaged-IC-Vorrichtung, die wenigstens eine Thermal-Interface-Vorrichtung bestehend aus einer freistehenden Verbundwerkstoff-Kohlenstoff-Nanorohrenstruktur umfasst. Die Packaged-IC-Vorrichtung kann eine Thermal-Interface-Vorrichtung, die zwischen einem integrierten Schaltkreis-Die, bzw. einem IC-Die und einem Hitzeverteiler angeordnet ist und ein weiteres Thermal-Interface, das zwischen dem Hitzeverteiler und einer Hitzesenke angeordnet ist umfassen.
  • US 2008/0067669 A1 offenbart Systeme, Vorrichtungen und Verfahren zur Steuerung einer Thermal-Interface-Dicke in einem Halbleiter-Die-Package. Bei dem Verfahren sind kugelförmige Einschlüsse mit wenigstens einem ersten im Wesentlichen einheitlichen Durchmesser einem bestimmten thermalen Material ausgesetzt, welches dann auf der oberen Fläche einer Halbleiter-Die verteilt oder gemessen wird. Eine Hitze verteilende Kappe wird oberhalb der verteilten oder gemessenen Mixtur des thermalen Materials und den kugelförmigen Einschlüssen platziert. Das Thermalmaterial zwischen der Kappe und dem Die wird gequetscht bis die kugelförmigen Einschlüsse des ersten Durchmessers eine Schicht von Kugeln mit ähnlichem Durchmesser mit oberen und unteren Abschnitten bilden, die jeweils die untere Fläche der Kappe und die obere Fläche des Die berühren. Entsprechend bestimmen die kugelförmigen Einschlüsse die Dicke der thermalen Interfaceschicht zwischen der Kappe und dem Die.
  • US 6 724 791 B1 offenbart ein Verfahren und eine Vorrichtung zur Steuerung der Temperatur eines Lasermoduls in der Lichtleiterübertragung. Bei dem Verfahren wird eine thermisch leitende Füllung, wie etwa ein thermisch leitendes Epoxid, in einen leeren Raum zwischen einem Lasermodul und einem Kühlelement injiziert und füllt den leeren Raum indem es sich den Oberflächen des Lasermoduls und des Kühlelements anpasst. Die thermisch leitende Füllung passt sich im Wesentlichen an alle umgebenden thermischen Kontaktflächen des Lasermoduls und des Kühlelements an.
  • Zusammenfassung der Erfindung
  • Daher ist es ein Aspekt der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung bereitzustellen, in der ein Metall-Bump verwendet werden kann, um einen Halbleiterchip und eine elektrisch leitfähige Schicht eines vorübergehenden bzw. provisorischen Substrats zu verbinden. Daher kann die Wärmeableitungsmasse auf einem Boden bzw. einer Unterseite der Halbleitervorrichtung ohne Klebstoff bzw. Haftmittel gebildet werden. Demzufolge steht die Halbleitervorrichtung direkt und dicht in Kontakt mit der Wärmeableitungsmasse, so dass die Wärmeableitungsmasse effektiver sein kann, wobei die Wärmeableitungseffizienz der Halbleitervorrichtung gewaltig ansteigt.
  • Ein anderer Aspekt der vorliegenden Erfindung ist es ein Verfahren zur Herstellung einer Wärmeableitungsmasse bereitzustellen, in der die Wärmeableitungsmasse erfolgreich auf einem Boden bzw. einer Unterseite der Halbleitervorrichtung ohne die Verwendung eines Klebebandes gebildet wird.
  • Dadurch kann das Bruchproblem einer reflektierenden Schicht aufgrund des Phänomens des Ausdehnen bei Wärme und des Zusammenziehens bei Kälte des Klebebands im Stand der Technik verhindert werden, wobei die Produktausbeute effektiv erhöht wird.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist es ein Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung bereitzustellen, in der das Uneinheitlichkeitsproblem der Dicke einer reflektierenden dünnen Metallschicht und einer Metallwärmeableitungsmasse resultierend aus der Klebeschwierigkeit zwischen einem Kleberband und der Halbleitervorrichtung im Stand der Technik vermieden werden kann. Daher wird mit der Anmeldung der vorliegenden Erfindung, der Fertigungsprozess der Wärmeableitungsmasse einfach und leicht implementiert, und die Qualität der Wärmeableitungsmasse kann verbessert werden.
  • Ein weiterer anderer Aspekt der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung bereitzustellen, die die Wärmeableitungsmasse direkt mit einem Boden bzw. der Unterseite der Halbleitervorrichtung verbinden kann. Daher kann die Wärme, die während des Betriebs der Halbleitervorrichtung erzeugt wird, durch die Wärmeableitungsmasse übertragen werden, um somit die Temperatur der Halbleitervorrichtung schnell zu senken, und dabei die Betriebsqualität der Halbleitervorrichtung zu steigern und effektiv die Lebensdauer der Halbleitervorrichtung zu verlängern.
  • Gemäß den vorher genannten Zielen stellt die vorliegende Erfindung ein Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung bereit, das folgende Schritte umfasst: eine elektrisch leitfähigen Schicht wird gebildet, um eine Oberfläche eines provisorischen Substrats zu bedecken. Mindesten ein Halbleiterchip wird mit der elektrisch leitfähigen Schicht durch mindestens ein Metall-Bump verbunden, wobei die mindestens ein Metall-Bump zwischen dem mindestens einen Halbleiterchip und der elektrisch leitfähigen Schicht platziert ist. Ein Metallsubstrat wird auf der elektrisch leitfähigen Schicht gebildet, wobei das Metallsubstrat eine Lücke zwischen dem mindestens einen Halbleiterchip und der elektrisch leitfähigen Schicht auffüllt. Das provisorische Substrat wird entfernt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist der mindestens eine Halbleiterchip eine Halbleiter-Optoelektronik-Vorrichtung. Zwischen dem Schritt des Bildens des Metallsubstrats und dem Schritt des Entfernen des provisorischen Substrats umfasst das Verfahren weiter: Bilden einer reflektierenden Schicht auf dem Metallsubstrat; und Bilden einer transparenten Schutzschicht auf der reflektierenden Schicht. Gemäß einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Schritt von Bilden der reflektierenden Schicht als auch der Schritt von Bilden des Metallsubstrats das Verwenden eines Plattierungsverfahrens oder eines nichtelektrischen Plattierungsverfahrens. Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung umfasst die elektrisch leitfähige Schicht eine Metallschicht oder eine transparente leitfähige Schicht, wobei ein Material der Metallschicht Au, Al, Ag und Pt umfasst, und ein Material der transparenten leitfähigen Schicht ITO umfasst. Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung ist eine Unterseite des mindestens einen Halbleiterchips mit einer Metallklebeschicht besetzt Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung kann der Schritt des Verbindens des mindestens einen Halbleiterchips mit der elektrisch leitfähigen Schicht durch die mindestens ein Metall-Bump ein Verbindungsverfahren das Verwenden eines Verbindungsverfahrens umfassen, welches z. B. ein Ultraschall-Thermaldruck-Verbindungsverfahren umfasst. Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung, wobei der Schritt des Bildens des Metallsubstrats z. B. das Verwenden eines Plattierungsverfahrens oder eines nichtelektrischen Plattierungsverfahrens umfassen kann.
  • Mit der Anmeldung des Verfahrens der vorliegenden Erfindung kann eine Wärmeableitungsmasse ohne Kleber oder Klebeband hergestellt werden, die direkt mit einer Unterseite einer Halbleitervorrichtung verbunden ist. Daher wird die Wärmeableitungsfähigkeit der Wärmeableitungsmasse effektiv verwendet und die Wärmeableitungseffizienz der Halbleitervorrichtung wird stark vergrößert, wobei die Betriebsqualität der Halbleitervorrichtung verbessert wird und die Lebensdauer der Halbleitervorrichtung verlängert wird.
  • Zusätzlich kann das Bruchproblem einer reflektierenden Schicht aufgrund des Phänomens das Expandieren bei Wärme und des Zusammenziehens bei Kälte eines Klebebandes im Stand der Technik sowie das Problem der Uneinheitlichkeit der Dicke einer dünnen reflektierenden Metallschicht und einer Wärmeableitungsmasse, die aus der Klebeschwierigkeit zwischen dem Klebeband und einer Halbleitervorrichtung im Stand der Technik resultiert, vermieden werden. Dadurch wird der Prozess der Herstellung der Wärmeableitungsmasse einfach und leicht implementiert und die Qualität der Wärmeableitungsmasse, und die Produktausbeute wird effektiv erhöht.
  • Kurze Beschreibung der Zeichnungen
  • Die vorhergehenden Aspekte und viele der dazugehörigen Vorteile dieser Erfindung werden bereitwilliger geschätzt wenn selbige durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden, wenn sie in Verbindung mit den begleitenden Zeichnungen genommen wird, in denen:
  • 1 bis 8 schematische Flussdiagramme sind, die ein Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Es wird auf 1 bis 8 Bezug genommen. 1 bis 8 sind schematische Flussdiagramme, die ein Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen. In der vorliegenden Ausführungsform wird zunächst ein provisorisches Substrat 100 bereitgestellt. Das provisorische Substrat 100 ist ein Träger mit einer Trägerfunktion. In einigen beispielhaften Ausführungsformen kann das provisorische Substrat 100 ein flaches Substrat oder eine Form mit dreidimensionaler Struktur sein. Ein Material des provisorischen Substrats 100 kann ein Metall, ein Nichtmetall oder ein Verbund bestehend aus Metall und Nichtmetall sein. Das Material des provisorischen Substrats 100 hat vorzugsweise eine säurebeständige und laugenbeständige Eigenschaft.
  • Dann, wie in 1 gezeigt ist, wird eine elektrisch leitfähige Schicht 104 gebildet, um eine Oberfläche 102 des provisorischen Substrats 100 durch z. B. ein Abscheidungsverfahren zu bilden. Das Verfahren zum Abscheiden der elektrisch leitfähigen Schicht 104 kann ein Plattierungsverfahren, ein Sputterverfahren, ein Verdampfungsverfahren, ein nichtelektrisches Plattierungsverfahren, ein Bildschirmdruckverfahren, ein Sol-Gel-Verfahren oder ein Sinterverfahren sein. In einer beispielhaften Ausführungsform kann die elektrisch leitfähige Schicht 104 eine Metallschicht sein und ein Material der Metallschicht kann z. B. Au, Al, Ag und Pt umfassen. In einer anderen beispielhaften Ausführungsform kann die elektrisch leitfähige Schicht 104 eine transparente leitfähige Schicht sein und ein Material der transparenten leitfähigen Schicht kann z. B. ITO umfassen.
  • Als nächstes können ein oder mehrere Metall-Bumps verwendet werden, um den Halbleiterchip und die elektrisch leitfähige Schicht 104 auf dem provisorischen Substrat 100 zu verbinden, so dass die Metall-Bumps zwischen dem Halbleiterchip und der elektrisch leitfähigen Schicht 104 verbunden werden. Die Metall-Bumps können jede Form haben und die Metall-Bumps können z. B. Metall-Bumps 106, 108, 110, 112, 114 und 116 sein. Zusätzlich müssen die Metall-Bumps stromleitend sein.
  • In einer beispielhaften Ausführungsform, wie in 2 gezeigt ist, können mehrere Metall-Bumps 106, 108, 110, 112, 114 und 116 bereitgestellt sein, und diese Metall-Bumps 106, 108, 110, 112, 114 und 116 werden zuerst auf der elektrisch leitfähigen Schicht 104 angeordnet und befestigt, durch z. B. ein thermisches Druckverbindungsverfahren. Das thermische Druckverbindungsverfahren kann ein Ultraschall-Thermisches Druckverfahren sein. In einer anderen beispielhaften Ausführungsform können die Metall-Bumps und die elektrisch leitfähige Schicht durch gleichzeitiges Verwenden von Ultraschallwellen und Druckanwendung verbunden werden. Der Metall-Bump kann eine einzelne Struktur sein, wie z. B. die Metall-Bumps 106, 112 und 114, die in 2 gezeigt sind. Der Metall-Bump kann ebenso aus vielen Strukturen zusammengesetzt sein, wie z. B. die Metall-Bumps 108, 110, und 116, die in 2 gezeigt sind. Der Metall-Bump 108 wird durch Stapeln von zwei Metall-Bumps 108a und 108b gebildet, der Metall-Bump 110 wird durch Stapeln von drei Metall-Bumps 112a, 112b und 112c gebildet.
  • Als nächstes, wie in 3 gezeigt ist, werden die Halbleiterchips 118 und 130 jeweils mit den Metall-Bumps 106, 108 und 110 und den Metall-Bumps 112, 114 und 116 durch z. B. ein thermisches Druckverfahren verbunden. Das thermische Druckverfahren kann z. B. ein Ultraschall-thermisches Druckverbindungsverfahren sein. In einer anderen beispielhaften Ausführungsform können die Halbleiterchips und die Metall-Bumps durch gleichzeitiges Verwenden von Ultraschallwellen und die Anwendung von Druck verbunden werden. In der vorliegenden Ausführungsform wird jeder der Halbleiterchips 118 und 130 durch drei Metall-Bumps mit der elektrisch leitfähigen Schicht 104 verbunden. Aber in anderen Ausführungsformen kann der Halbleiterchip mit der elektrisch leitfähigen Schicht 104 durch nur ein einziger Metall-Bump verbunden werden, oder durch zwei oder mehrere Metall-Bumps.
  • In einer anderen Ausführungsform werden die Metall-Bumps 106, 108 und 110 und die Metall-Bumps 112, 114, 116 zunächst jeweils mit den Halbleiterchips 118 und 130 durch z. B. ein thermisches Druckverbindungsverfahren verbunden; und dann werden die Metall-Bumps 106, 108 und 110 mit dem Halbleiterchip 118 verbunden und die Metall-Bumps 112, 114 und 116, die mit dem Halbleiterchip 130 verbunden sind, werden mit der elektrisch leitfähigen Schicht 104 durch z. B. ein thermisches Druckverbindungsverfahren verbunden. Das thermische Druckverbindungsverfahren, das in der vorliegenden beispielhaften Ausführungsform verwendet wird, kann z. B. ein Ultraschall-thermisches Druckverbindungsverfahren sein. In einer anderen beispielhaften Ausführungsform können die Halbleiterchips und die elektrisch leitfähige Schicht durch gleichzeitiges Verwenden von Ultraschallwellen und Druckanwendung verbunden werden.
  • In noch einer anderen Ausführungsform können ein Halbleiterchip und die elektrisch leitfähige Schicht 104 durch einen Metall-Bump verbunden werden, die aus mindestens zwei Bumps zusammengesetzt ist, die aufeinander gestapelt sind. Wenn z. B. der Halbleiterchip und die elektrisch leitfähige Schicht 104 mit dem Metall-Bump 110 verbunden sind, die in 3 gezeigt ist, werden der Bump 110a und 110b der Metall-Bump 110 entsprechend mit der elektrisch leitfähigen Schicht 104 und mit dem Halbleiterchip 118 durch z. B. ein thermisches Druckverbindungsverfahren verbunden; und dann werden die Bumps 110a und 110b, die mit der elektrisch leitfähigen Schicht 104 und dem Halbleiterchip 118 verbunden sind, entsprechend gestapelt und miteinander durch z. B. ein thermisches Druckverbindungsverfahren verbunden. Auf ähnliche Weise kann das thermische Druckverbindungsverfahren, das in der vorliegenden beispielhaften Ausführungsform verwendet wird, z. B. ein ultraschall-thermisches Druckverbindungsverfahren sein. In einer anderen beispielhaften Ausführungsform können der Halbleiterchip und die elektrisch leitfähige Schicht durch gleichzeitiges Anwenden von Ultraschallwellen und Druckanwendung verbunden werden.
  • In der vorliegenden Erfindung ist nur der Halbleiterchip auf der elektrisch leitfähigen Schicht 104 angeordnet. Aber eine Vielzahl bzw. mehrere Halbleiterchips wie z. B. die Halbleiterchips 118 und 130 können gleichzeitig auf der elektrisch leitfähigen Schicht 104 angeordnet werden. In der vorliegenden Ausführungsform kann der Halbleiterchip ein Halbleiterchip sein, wie z. B. ein Transistor und eine integrierte Schaltung, oder eine Halbleiter-Optoelektronik-Vorrichtung, wie z. B. eine Leuchtdiode, eine Laserdiode und eine Solarzelle. In einer anderen beispielhaften Ausführungsform können die Halbleiterchips 118 und 130 Bare-Chips bzw. fertige Chips sein, ein Modul sein, das durch ein erstes Packen hergestellt wurde, ein Modul sein, das durch ein zweites Packen hergestellt wurde, oder ein Moduls sein, das durch eine Vielzahl bzw. mehrere Packvorgänge hergestellt wurde.
  • In einer anderen beispielhaften Ausführungsform, wie in 3 gezeigt ist, können die Halbleiterchips 118 und 130 Leuchtdioden sein. Der Halbleiterchip 118 umfasst ein Substrat 120, eine epitaxische Leuchtstruktur 122, die auf dem Substrat 120 angeordnet ist, und eine erste Elektrode 126 und eine zweite Elektrode 128 auf der epitaxischen Leuchtstruktur 122. Die erste Elektrode 126 und die zweite Elektrode 128 haben unterschiedliche Leitfähigkeitsarten. Wenn zum Beispiel eine der ersten Elektrode 126 oder der zweiten Elektrode 128 ein n-Typ bzw. n-artig ist, dann ist die andere der ersten Elektrode 126 oder der zweiten Elektrode 128 ein p-Typ bzw. p-artig. Eine Unterseite des Halbleiterchips 118 kann weiter ein Satz mit einer Metallklebeschicht 124 sein, wobei die Metallklebeschicht 124 eine elektrisch-leitfähige Eigenschaft hat. Die Metallklebeschicht 124 hat vorzugsweise eine gute Haftverbindung mit der Unterseite des Halbleiterchips 118 und die Metall-Bumps, wie z. B. die Metall-Bumps 106, 108 und 110 zur Förderung der Verbindung zwischen dem Halbleiterchip 118 und den Metall-Bumps 106, 108 und 110.
  • Auf ähnliche Weise umfasst der Halbleiterchip 130 ein Substrat 132, eine epitaxische Leuchtstruktur 134, die auf dem Substrat 132 angeordnet ist, eine zweite Elektrode 138, die auf der epitaxischen Leuchtstruktur 134 angeordnet ist, und eine erste Elektrode 136, die unterhalb des Substrats 132 angeordnet ist. Auf ähnliche Weise haben die erste Elektrode 136 und die zweite Elektrode 138 unterschiedliche Leitfähigkeitsarten. Wenn zum Beispiel eine der ersten Elektrode 136 oder der zweiten Elektrode 138 ein n-Typ bzw. n-artig ist, dann ist die andere der ersten Elektrode 136 oder der zweiten Elektrode 138 ein p-Typ bzw. p-artig. Im Halbleiterchip 130 kann die erste Elektrode 136 eine Metallklebeschicht bzw. Metallhaftschicht des Halbleiterchips 130 sein. Daher hat die erste Elektrode 136 vorzugsweise eine gute Haftung an der Unterseite des Halbleiterchips 130 und die Metall-Bumps, wie z. B. die Metall-Bumps 112, 114 und 116.
  • Wie in 3 gezeigt ist, können die zwei Elektroden des Halbleiterchips, wie z. B. die erste Elektrode 126 und die zweite Elektrode 128 des Halbleiterchips 118 auf der gleichen Seite des Halbleiterchips angeordnet sein; oder die zwei Elektroden des Halbleiterchips zwei z. B. die erste Elektrode 136 und die zweite Elektrode 138 des Halbleiterchips 130, können auf gegenüberliegenden Seiten des Halbleiterchips angeordnet sein.
  • Als nächstes, wie in 4 gezeigt ist, wird ein Metallsubstrat 140 gebildet, um die elektrisch leitfähige Schicht 104 zu bedecken und um die Lücke zwischen den Halbleiterchips 118 und 130 und die elektrisch leitfähige Schicht 104 zu füllen, durch z. B. ein Abscheidungsverfahren. Das Metallsubstrat 140 kann einen Abschnitt einer Seitenwand in der Nähe der Unterseite jedes der Halbleiterchips 118 und 130 bedecken. Das Abscheidungsverfahren, das verwendet wird, um das Metallsubstrat 140 zu bilden, kann z. B. ein Plattierungsverfahren oder ein nichtelektrisches Plattierungsverfahren sein. In einer beispielhaften Ausführungsform kann das Metallsubstrat 140 aus einem einzelnen Metallmaterial aufgebaut sein. In einer anderen beispielhaften Ausführungsform kann das Metallsubstrat 140 aus einer Vielzahl von Metallmaterialschichten aufgebaut sein. Ein Material des Metallsubstrats 140 ist vorzugsweise aufgebaut aus einem Metall mit guter Wärmeableitungseigenschaft, wie z. B. Cu, Fe/Ni-Legierung, Ni, Al, W oder einer Legierung daraus.
  • In einer beispielhaften Ausführungsform wie in 5 gezeigt ist, wird, wenn die Halbleiterchips 118 und 130 optoelektronische Halbleiterchips sind, wahlweise eine reflektierende Schicht 142 gebildet, um das Metallsubstrat 140 zu bedecken, durch z. B. ein Abscheidungsverfahren, um Licht zu den Unterseiten der Halbleiterchips 118 und 130 zu reflektieren, das durch die Halbleiterchips 118 und 130 emittiert wird. Das Abscheidungsverfahren, das verwendet wird, um die reflektierende Schicht 142 zu bilden, kann z. B. ein Plattierungsverfahren, oder ein nichtelektrisches Plattierungsverfahren sein. Die reflektierende Schicht 142 hat vorzugsweise eine gute Haftung mit dem Metallsubstrat 140. In einer beispielhaften Ausführungsform kann die reflektierende Schicht 142 aus einem oder mehreren Metallmaterialien aufgebaut sein. In einer anderen beispielhaften Ausführungsform kann die reflektierende Schicht 142 aus ein oder mehreren Nichtmetallmaterialien aufgebaut sein. In noch einer anderen beispielhaften Ausführungsform kann die reflektierende Schicht 142 aus einem oder mehreren Metallmaterialien und ein oder mehreren Nichtmetallmaterialien aufgebaut sein.
  • In der vorliegenden Ausführungsform, wie in 6 gezeigt ist, wird, nachdem die reflektierende Schicht 142 gebildet wurde, eine transparente Schutzschicht 144 gebildet, um die reflektierende Schicht 142 zu bedecken, durch z. B. ein Abscheidungsverfahren, um die reflektierende Schicht 142 zu schützen und das Material der reflektierenden Schicht 142 vor Oxidation und Alterung bzw. Abnutzung bzw. Verschlechterung zu schützen. Die transparente Schutzschicht 144 hat vorzugsweise eine hohe Durchdringungsrate, um erfolgreich vom Licht durchdrungen zu werden.
  • Im Folgenden, wie in 7 gezeigt ist, wird das provisorische Substrat 100 entfernt, um die elektrisch leitfähige Schicht 104 freizulegen, durch z. B. ein Polierverfahren oder ein Laserabtragverfahren. Als nächstes, wenn eine Vielzahl von Halbleiterchips wie z. B. die Halbleiterchips 118 und 130 auf der elektrisch leitfähigen Schicht 104 angeordnet werden, können die Halbleiterchips 118 und 130 durch Schneiden getrennt werden. Dann ist die Herstellung des Metallsubstrats, d. h. die Wärmeableitungsmassen, der Halbleiterchips 118 und 130 vollständig bzw. abgeschlossen, wie in 8 gezeigt ist.
  • Gemäß den vorher erläuterten Ausführungsformen, ist der Vorteil der vorliegenden Erfindung, dass ein Metall-Bump verwendet werden kann, um einen Halbleiterchip und eine elektrisch leitfähige Schicht auf einem provisorischen Substrat zu verbinden, so dass die Wärmeableitungsmasse auf einer Unterseite einer Halbleitervorrichtung ohne Klebstoff gebildet werden kann. Demzufolge steht die Halbleitervorrichtung direkt und eng in Kontakt mit der Wärmeableitungsmasse, so dass die Wärmeableitungsmasse effektiver sein kann, wobei die Wärmeableitungseffizienz der Halbleitervorrichtung drastisch erhöht wird.
  • Gemäß den vorher erläuterten Ausführungsformen ist ein anderer Vorteil der vorliegenden Erfindung dass eine Wärmeableitungsmasse erfolgreich auf einer Unterseite einer Halbleitervorrichtung ohne die Verwendung eines Klebebandes gebildet werden kann. Daher kann das Bruchproblem der reflektierenden Schicht aufgrund des Phänomens des Expandieren bei Wärme und des Zusammenziehens bei Kälte des Klebebandes im Stand der Technik verhindert werden, wobei die Produktausbeute effektiv erhöht wird.
  • Gemäß den vorher erläuterten Ausführungsformen ist wiederum ein anderer Vorteil der vorliegenden Erfindung, dass das Uneinheitlichkeitsproblem der Dicke einer reflektierenden dünnen Metallschicht und einer Wärmeableitungsmasse, die aus der Haftschwierigkeit zwischen einem Klebeband und einer Halbleitervorrichtung im Stand der Technik resultiert, vermieden werden kann. Daher ist mit der Anmeldung der vorliegenden Erfindung der Prozess der Herstellung der Wärmeableitungsmasse einfach und leicht zu implementieren, und die Qualität der Wärmeableitungsmasse kann verbessert werden.
  • Gemäß den vorher erläuterten Ausführungsformen ist ein anderer Vorteil der vorliegenden Erfindung, dass eine Wärmeableitungsmasse direkt mit einer Unterseite einer Halbleitervorrichtung verbunden werden kann. Daher kann die Wärme, die während des Betriebs der Halbleitervorrichtung erzeugt wird, schnell durch die Wärmeableitungsmasse übertragen werden, um die Temperatur der Halbleitervorrichtung schnell zu senken, wobei die Betriebsqualität der Halbleitervorrichtung verbessert wird und die Lebensdauer der Halbleitervorrichtung effektiv verlängert wird.
  • Wie einem Fachmann klar ist, sind die vorhergehenden bevorzugten Ausführungsformen der vorliegenden Erfindung veranschaulichend für die vorliegende Erfindung und nicht begrenzend für die vorliegende Erfindung.

Claims (8)

  1. Verfahren zur Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung, umfassend: Bilden einer elektrisch leitfähigen Schicht, um eine Oberfläche eines provisorischen Substrats zu bedecken; Verbinden mindestens eines Halbleiterchips mit der elektrisch leitfähigen Schicht durch mindestens einen Metall-Bump, wobei der mindestens ein Metall-Bump zwischen dem mindestens einen Halbleiterchip und der elektrisch leitfähigen Schicht platziert ist; Bilden eines Metallsubstrats auf der elektrisch leitfähigen Schicht, wobei das Metallsubstrat eine Lücke zwischen dem mindestens einen Halbleiterchip und der elektrisch leitfähigen Schicht auffüllt; und Entfernen des provisorischen Substrats.
  2. Verfahren gemäß Anspruch 1, wobei die elektrisch leitfähige Schicht eine Metallschicht oder eine transparente leitfähige Schicht umfasst, wobei ein Material der Metallschicht Au, Al, Ag und Pt umfasst, und ein Material der transparenten leitfähigen Schicht ITO umfasst.
  3. Verfahren gemäß Anspruch 1, wobei eine Unterseite des mindestens einen Halbleiterchips mit einer Metallhaftschicht besetzt ist.
  4. Verfahren gemäß Anspruch 1, wobei der Schritt des Verbinden des mindestens einen Halbleiterchips mit der elektrisch leitfähigen Schicht durch den mindestens ein Metall-Bump ein Verbindungsverfahren umfasst, das das gleichzeitige Verwenden von Ultraschallwellen und die Ausübung von Druck umfasst.
  5. Verfahren gemäß Anspruch 1, wobei der Schritt des Verbindens des mindestens einen Halbleiterchips mit der elektrisch leitfähigen Schicht durch den mindestens ein Metall-Bump das Verwenden eines thermischen Druckverbindungsverfahrens umfasst.
  6. Verfahren gemäß Anspruch 1, wobei der Schritt des Verbindens des mindestens einen Halbleiterchips mit der elektrisch leitfähigen Schicht durch den mindestens ein Metall-Bump umfasst: Verbinden der mindestens einen Metall-Bump mit dem mindestens einen Halbleiterchip; und nach dem Schritt des Verbindens des mindestens einen Metall-Bumps mit dem mindestens einen Halbleiterchip, Verbinden des mindestens einen Metall-Bumps mit der elektrisch leitfähigen Schicht.
  7. Verfahren gemäß Anspruch 1, wobei der Schritt des Verbindens des mindestens einen Halbleiterchips mit der elektrisch leitfähigen Schicht durch den mindestens ein Metall-Bump umfasst: Verbinden des mindestens einen Metall-Bumps mit der elektrisch leitfähigen Schicht; und nach dem Schritt des Verbindens des mindestens einen Metall-Bumps mit der elektrisch leitfähigen Schicht, Verbinden des mindestens einen Halbleiterchips mit dem mindestens einen Metall-Bump.
  8. Verfahren gemäß Anspruch 1, wobei der mindestens ein Metall-Bump einen ersten Bump und einen zweiten Bump umfasst, und der Schritt des Verbindens des mindestens einen Halbleiterchips mit der elektrisch leitfähigen Schicht durch den mindestens ein Metall-Bump umfasst: Verbinden des ersten Bumps und des zweiten Bumps mit dem mindestens einen Halbleiterchip bzw. der elektrisch leitfähigen Schicht; und und nach dem Schritt des Verbindens des ersten Bumps und des zweiten Bumps mit dem mindestens einen Halbleiterchip bzw. der elektrisch leitfähigen Schicht, Verbinden des ersten Bumps mit dem zweiten Bump.
DE102011011718A 2010-12-10 2011-02-18 Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung Expired - Fee Related DE102011011718B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099143290 2010-12-10
TW099143290A TWI407536B (zh) 2010-12-10 2010-12-10 半導體元件之散熱座的製作方法

Publications (1)

Publication Number Publication Date
DE102011011718B3 true DE102011011718B3 (de) 2012-02-02

Family

ID=45471336

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011011718A Expired - Fee Related DE102011011718B3 (de) 2010-12-10 2011-02-18 Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US8232119B2 (de)
JP (1) JP5134108B2 (de)
KR (1) KR101148028B1 (de)
CN (1) CN102569100A (de)
DE (1) DE102011011718B3 (de)
TW (1) TWI407536B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015002176A1 (de) * 2015-02-24 2016-08-25 Jenoptik Laser Gmbh Verfahren zum Herstellen eines Diodenlasers und Diodenlaser

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102013112886A1 (de) 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
US10242863B2 (en) 2016-10-03 2019-03-26 WET Technology Co., Ltd. Substrate processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045015A1 (en) * 2001-07-23 2003-03-06 Slater David B. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6724791B1 (en) * 2002-07-02 2004-04-20 C-Cor.Net Corp. Method and apparatus for controlling the temperature of a laser module in fiber optic transmissions
US20070102809A1 (en) * 2003-06-25 2007-05-10 Dubin Valery M Methods of fabricating a composite carbon nanotube thermal interface device
US20080067669A1 (en) * 2006-09-18 2008-03-20 Buttel Nicole A Systems, devices and methods for controlling thermal interface thickness in a semiconductor die package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001355075A (ja) * 2001-04-24 2001-12-25 Mitsubishi Electric Corp 無電解めっき膜の形成方法
JP3872995B2 (ja) 2002-03-20 2007-01-24 Ｔｄｋ株式会社 ベアチップ実装方法
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TW571409B (en) * 2002-12-03 2004-01-11 Advanced Semiconductor Eng Optical device and packaging method thereof
JP2005292114A (ja) * 2004-03-11 2005-10-20 Denso Corp センサ装置
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
KR100646569B1 (ko) 2005-12-15 2006-11-15 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
TWI297537B (en) * 2006-06-26 2008-06-01 Univ Nat Cheng Kung Embedded metal heat sink for semiconductor device and method for manufacturing the same
TWI348229B (en) * 2007-07-19 2011-09-01 Advanced Optoelectronic Tech Packaging structure of chemical compound semiconductor device and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045015A1 (en) * 2001-07-23 2003-03-06 Slater David B. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6724791B1 (en) * 2002-07-02 2004-04-20 C-Cor.Net Corp. Method and apparatus for controlling the temperature of a laser module in fiber optic transmissions
US20070102809A1 (en) * 2003-06-25 2007-05-10 Dubin Valery M Methods of fabricating a composite carbon nanotube thermal interface device
US20080067669A1 (en) * 2006-09-18 2008-03-20 Buttel Nicole A Systems, devices and methods for controlling thermal interface thickness in a semiconductor die package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015002176A1 (de) * 2015-02-24 2016-08-25 Jenoptik Laser Gmbh Verfahren zum Herstellen eines Diodenlasers und Diodenlaser

Also Published As

Publication number Publication date
JP2012129485A (ja) 2012-07-05
TW201225227A (en) 2012-06-16
KR101148028B1 (ko) 2012-05-25
TWI407536B (zh) 2013-09-01
CN102569100A (zh) 2012-07-11
US8232119B2 (en) 2012-07-31
US20120149138A1 (en) 2012-06-14
JP5134108B2 (ja) 2013-01-30

Similar Documents

Publication Publication Date Title
DE112015005762B4 (de) Lichtemittierende Vorrichtung und Verfahren zu deren Herstellung
DE102004034166B4 (de) Lichtemittierende Vorrichtung
DE10204386B4 (de) Leuchtdiode und Verfahren zu ihrer Herstellung
DE102005013264B4 (de) Herstellverfahren für eine Festkörperelementvorrichtung
DE10325951B4 (de) Licht emittierende Diode mit zugehörigem Kontaktschema
DE10213701B4 (de) Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs
DE10246892B4 (de) LED-Matrix mit hoher Strahlungsleistung
DE102005031613B4 (de) LED und LED-Array mit einer jeweiligen Kleberschicht
DE102005021090A1 (de) Halbleiter-Leuchtvorrichtung und Herstellungsverfahren für Dieselbe
DE102005042778A1 (de) Optische Festkörpervorrichtung
DE10324645A1 (de) Selektive Plazierung von Quantum-Wells in Flipchip-Leuchtdioden zur verbesserten Lichtextraktion
DE102007021986B4 (de) Halbleitereinrichtung mit integriertem metallischen Kühlkörper und Verfahren zu deren Herstellung
DE102004034536A1 (de) Hochleistungs-LED-Anordnung
DE102005040522B4 (de) Licht emittierendes Halbleiterbauteil und Verfahren zur Herstellung eines solchen
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE102006038099A1 (de) Licht emittierende Vorrichtung
EP2047525A2 (de) Dünnfilm-halbleiterbauelement und bauelement-verbund
DE102010060269A1 (de) Optoelektronische Vorrichtung
EP3262728A1 (de) Verfahren zum herstellen eines diodenlasers und diodenlaser
DE102012216738A1 (de) Optoelektronisches bauelement
DE102011011718B3 (de) Herstellung einer Wärmeableitungsmasse einer Halbleitervorrichtung
DE202018004818U1 (de) Fahrzeugleuchte unter Verwendung eines lichtabstrahlenden Halbleiterbauelements
DE102008047104A1 (de) Leuchtdiodenchip und Verfahren zu dessen Herstellung
DE102007021983B4 (de) Verfahren zur Herstellung eines integrierten metallischen Kühlkörpers für eine Halbleitereinrichtung
DE102017104144B4 (de) Verfahren zur Herstellung von Leuchtdioden

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120503

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902