JP2012129485A - 半導体素子の放熱体の製造方法 - Google Patents

半導体素子の放熱体の製造方法 Download PDF

Info

Publication number
JP2012129485A
JP2012129485A JP2011075535A JP2011075535A JP2012129485A JP 2012129485 A JP2012129485 A JP 2012129485A JP 2011075535 A JP2011075535 A JP 2011075535A JP 2011075535 A JP2011075535 A JP 2011075535A JP 2012129485 A JP2012129485 A JP 2012129485A
Authority
JP
Japan
Prior art keywords
conductive layer
metal
bonding
semiconductor chip
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011075535A
Other languages
English (en)
Other versions
JP5134108B2 (ja
Inventor
Yan-Kuin Su
炎坤 蘇
Kangun Chin
冠群 陳
Shunryo Hayashi
俊良 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Cheng Kung University NCKU
Original Assignee
National Cheng Kung University NCKU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Cheng Kung University NCKU filed Critical National Cheng Kung University NCKU
Publication of JP2012129485A publication Critical patent/JP2012129485A/ja
Application granted granted Critical
Publication of JP5134108B2 publication Critical patent/JP5134108B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の放熱体の製造方法を提供する。
【解決手段】少なくとも仮基板１００の表面を覆うように導電層１０４を形成するステップと、少なくとも一つの金属バンプを介して、一つの半導体チップ１３０を前記導電層に接合するステップと、前記半導体チップと前記導電層の間の隙間を充満するように金属基板１４０を前記導電層上に形成するステップと、前記仮基板を除去するステップと、を含む半導体素子の放熱体の製造方法である。
【選択図】図８

Description

本発明は、半導体素子の製造方法に関し、特に半導体素子の放熱体の製造方法に関する。
例えば、トランジスター、集積回路、発光ダイオード、レーザーダイオード、半導体光電素子などの半導体素子を封止するにあたって、金属バンプを用いて基板に接合して封止するフリップチップ実装の他に、接合するには、ボンドや半田ペーストが必要である。
しかし、ボンド、半田ペーストを用いる接合や、フリップチップ実装でも、チップを固定する工程において、１５０℃以上に加熱される場合があり、このような高温が半導体の電気特性にダメージが与える恐れがある。
また、半導体光電素子が大型や小型のバックライトモジュールや照明モジュールに応用される場合、十分な輝度と照度を提供するために、十分の光量が出力される。このため、これらの半導体光電素子は常に高出力率で作動される。しかし、半導体光電素子は、高出力率で作動されるため、温度が急速に上昇するので、作動効率が降下され、さらに高温で故障してしまう恐れがある。
現在、半導体発光モジュールの放熱効果不良の問題を解決するために、ファンをつけたり、放熱板の面積を増やしたりする提案が試されている。しかし、これらの提案はさらに問題をもたらしている。例えば、ファンの運転によって、余計にエネルギーを消耗し、振動によって光源が不安定になる。また、放熱板の面積を増やした場合、大型半導体発光モジュールにとって、大幅に放熱材料のコストが高くなってしまう。また、アルミ、銅、熱伝導率のよい金属を用いて放熱体を製造する場合、即時に放熱する効果が図られるが、これらの放熱体がボンドを介して半導体発光素子に接合され、ボンドの熱伝導率が純粋な金属より低いため、素子が作動時に発生する熱は、素子と放熱体の境面であるボンドに累積され、放熱体による放熱効果はよいとは言えない。
また、テープに半導体素子を押し込み、メッキによって金属反射膜および金属放熱台座をテープの裏面に設ける提案が試されている。しかし、この提案を検討したところ、大面積のテープと大面積の半導体素子が接着する場合、接着する境面に気泡が発生しやすく、金属反射膜および金属放熱台座が均等にテープの裏面にメッキされ難く、また、メッキ工程において、テープが温度の変化で膨張したり、収縮したしするので、このようなテープにメッキされた金属反射膜に亀裂が発生しやすく、生産歩留まりが大幅に降下する。
そこで、本発明は、金属バンプを介して半導体チップと仮基板上の導電層を接合させることにより、ボンドなどを用いる必要がなく、半導体チップの底部に直接放熱体を作り出すことのできる半導体素子の放熱体の製造方法を提供することを目的とし、これによって、半導体チップが放熱体と密接し、放熱体の放熱能力が有効に発揮され、大幅に半導体素子の放熱効果を向上することができる。
また、本発明は、テープがなくても、半導体チップの底部に放熱体を作り出すことのできる半導体素子の放熱体の製造方法を提供することを目的とし、これによって、従来のテープの温度による膨張したり収縮したりすることがもたらした反射層のひび割れの問題が回避され、製品の歩留まりを向上することができる。
また、本発明は、テープと半導体素子の接着不良による金属反射膜と金属放熱台座の厚みが均等でない問題が回避できる半導体素子の放熱体の製造方法を提供することを目的とし、これによって、本発明を応用すれば、放熱体の製造工程が簡単で実施し易くだけでなく、放熱体の品質を向上することもできる。
また、本発明は、放熱体が直接に半導体素子の底部に設置され、半導体素子が作動中に発生する熱が即時に放熱体に放出され、半導体素子の温度が下げられる半導体素子の放熱体の製造方法を提供することを目的とし、これによって、半導体素子の操作品質を向上することができ、半導体素子の寿命を延長することができる。
前記目的を達成するために、本発明は、半導体素子の放熱体の製造方法であって、少なくとも仮基板の表面を覆うように導電層を形成するステップと、少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップと、前記半導体チップと前記導電層の間の隙間を充満するように金属基板を前記導電層上に形成するステップと、前記仮基板を除去するステップと、を含む半導体素子の放熱体の製造方法を提供する。
また、前記半導体チップは半導体光電素子であってよく、前記金属基板を前記導電層上に形成するステップと前記仮基板を除去するステップの間に、さらに、前記金属基板上に反射層を形成するステップと、前記反射層上に透明保護層を形成するステップと、を含んでもよい。また、前記反射層を形成するステップにおいて、電気メッキまたは無電メッキが用いられてもよい。
また、前記導電層は、金、アルミ、銀、プラチナを含む金属層、またはＩＴＯを含む透明導電層を含んでもよい。
また、前記半導体チップの底部に金属接着層が設けられてもよい。
また、前記少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップにおいて、超音波熱圧着が用いられてもよい。
また、前記金属基板を前記導電層上に形成するステップにおいて、電気メッキまたは無電メッキが用いられてもよい。
本発明によれば、ボンドやテープなどを用いる必要がなく、半導体チップの底部に直接に接する放熱体を作り出すことができ、これによって、放熱体の放熱能力が有効に発揮され、大幅に半導体素子の放熱効果を向上し、さらに半導体素子の操作品質を向上し、半導体素子の寿命を延長することができる。
また、本発明によれば、従来のテープの温度による膨張したり収縮したりすることがもたらした反射層のひび割れの問題が回避され、テープと半導体素子の接着不良による金属反射膜と金属放熱台座の厚みが均等でない問題も回避されるので、放熱体の製造工程が簡単で実施し易くだけでなく、放熱体の品質と製品の歩留まりを有効に向上することができる。
本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。 本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。 本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。 本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。 本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。 本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。 本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。 本発明に係る半導体素子の放熱体の製造方法の実施形態を示す断面図である。
この実施形態において、キャリアの機能とする板材である仮基板１００が提供される。この仮基板１００は、平面基板または任意の立体構造の型であってよく、材料として、金属、非金属、またはこれらの複合材料であってよい。また、この仮基板１００は、耐酸性、耐アルカリ性を有する材料からなるのが好ましい。
次に、図１に示すように、例えば、メッキ、スパッタリング、気相成長法、無電メッキ、スクリーン印刷、液相法、焼結などの成長法により、仮基板１００の表面１０２を覆うように、導電層１０４を形成する。導電層１０４は、金、アルミ、銀、プラチナなどからなる金属層であってよく、ＩＴＯのような透明導電材料からなる透明導電膜であってもよい。
次に、導電性を有する金属バンプを介して、半導体チップを仮基板１００上の導電層１０４に接合する。金属バンプは、例えば、図２に示す金属バンプ１０６、１０８、１１０、１１２、１１４、１１６のように、任意の形状であってよい。
図２に示すように、多数個の金属バンプ１０６、１０８、１１０、１１２、１１４、１１６が提供され、例えば、超音波熱圧着や、超音波をかけながら押圧をかける方法などの熱圧着によって、これらの金属バンプを導電層１０４上に固定する。この金属バンプは、図２に示す金属バンプ１０６、１１２、１１４のように、単一構造であってよく、図２に示す金属バンプ１０８、１１０、１１６のように、複合構造であってもよく、例えば、金属バンプ１０８は二つのバンプ１０８ａ、１０８ｂを堆積してなり、金属バンプ１１０は二つのバンプ１１０ａ、１１０ｂを堆積してなり、金属バンプ１１２は三つのバンプ１１２ａ、１１２ｂ、１１２ｃを堆積してなる。
次に、図３に示すように、例えば、超音波熱圧着や、超音波をかけながら押圧をかける方法などの熱圧着によって、半導体チップ１１８及び１３０をそれぞれ金属バンプ１０６、１０８、１１０及び金属バンプ１１２、１１４、１１６に接合する。この実施形態において、各半導体チップ１１８、１３０がそれぞれ三つの金属バンプによって導電層１０４によって接合されるが、これに限定されなく、各半導体チップが単一の金属バンプや、二つ以上の金属バンプによって導電層１０４に接合されてもよい。
また、他の実施形態において、例えば、超音波熱圧着や、超音波をかけながら押圧をかける方法などの熱圧着によって、先に金属バンプ１０６、１０８、１１０及び金属バンプ１１２、１１４、１１６をそれぞれ半導体チップ１１８及び１３０に接合してから、例えば、超音波熱圧着や、超音波をかけながら押圧をかける方法などの熱圧着によって、半導体チップ１１８及び１３０にそれぞれ接合された金属バンプ１０６、１０８、１１０及び金属バンプ１１２、１１４、１１６を導電層１０４に接合する。
また、少なくとも二つのバンプを堆積してなる金属バンプを利用して半導体チップを導電層１０４に接合する場合、例えば、図２に示す金属バンプ１１０を利用して、半導体チップを導電層１０４に接合する場合、例えば、超音波熱圧着や、超音波をかけながら押圧をかける方法などの熱圧着によって、金属バンプ１１０になるバンプ１１０ａ及び１１０ｂを先に導電層１０４及び半導体チップにそれぞれ接合する。次に、例えば、超音波熱圧着や、超音波をかけながら押圧をかける方法などの熱圧着によって、導電層１０４及び半導体チップに接合されたバンプ１１０ａ及び１１０ｂを堆積させて接合させる。
本発明において、導電層１０４に一つの半導体チップを設けてよく、同時に導電層１０４に多数の半導体チップ、例えば半導体チップ１１８と１３０を設けてもよい。本実施形態において、半導体チップは、例えば、トランジスターや集積回路などの半導体素子であってよく、発光ダイオードや、レーザーダイオード、太陽電池などの半導体光電素子であってもよい。また、半導体チップは、ベアチップであってよく、一回の封止、二回の封止、または多数回の封止を経て、モジュールになったものであってもよい。
図３に示すように、半導体チップ１１８と１３０は、発光ダイオードであってよい。半導体チップ１１８は、基板１２０と、基板１２０上に位置する発光エピタキシャル構造１２２と、発光エピタキシャル構造１２２上に位置し、異なる電気特性、例えば一方がｎ型で、他方がｐ型である第１電極１２６と第２電極１２８と、を有する。また、半導体チップ１１８と金属バンプ１０６、１０８、１１０の接合を良くするために、半導体チップ１１８の底部に選択的に導電性を有し、半導体チップ１１８の底部と例えば、金属バンプ１０６、１０８、１１０などの金属バンプの間に良好な付着力を有する金属接着層１２４を設けてよい。
前記のように、半導体チップ１３０は、基板１３２と、基板１３２上に位置する発光エピタキシャル構造１３４と、発光エピタキシャル構造１３４上に位置し、異なる電気特性、例えば一方がｎ型で、他方がｐ型である第１電極１３６と第２電極１３８と、を有する。また、半導体チップ１３０において、第１電極１３６は、半導体チップ１３０の底部と例えば、金属バンプ１１２、１１４、１１６などの金属バンプの間に良好な付着力を有する半導体チップ１３０の金属接着層としてもよい。
図３に示すように、半導体チップの二つの電極は、例えば半導体チップ１１８の第１電極１２６と第２電極１２８のように、半導体チップの同側に位置してよく、または、例えば半導体チップ１３０の第１電極１３６と第２電極１３８のように、半導体チップの反対側に位置してもよい。
次に、図４に示すように、成長法によって、導電層１０４を覆い、半導体チップ１１８、１３０と導電層１０４の間の隙間を充填するように金属基板１４０を形成する。また、半導体チップ１１８と１３０の側壁の底部近くの一部が金属基板１４０によって覆われる。金属基板１４０を形成するに用いられる成長法として、例えば電気メッキまたは無電メッキが挙げられる。また、金属基板１４０は単一の金属材料からなってよく、多層の金属材料からなってもよい。これらの金属材料は、熱伝導率のよい金属が好ましく、例えば、銅、鉄／ニッケル合金、ニッケル、アルミ、タングステン、またはこれらの合金が挙げられる。
また、図５に示すように、半導体チップ１１８と１３０は半導体光電素子の場合、成長法によって、金属基板１４０を覆うように、選択的に半導体チップ１１８と１３０から底部へ発する光を反射するための反射層１４２を形成することができる。反射層１４２を形成するに用いられる成長法として、例えば電気メッキまたは無電メッキが挙げられる。反射層１４２は、金属基板１４０に対する付着力のよい材料からなるものが好ましい。反射層１４２は、一種類または複数種類の金属材料からなってよく、一種類または複数種類の非金属材料からなってもよい。また、反射層１４２は、一種類または複数種類の金属材料と、一種類または複数種類の非金属材料からなる複合材料からなってもよい。
また、図６に示すように、この実施形態において、反射層１４２が形成された後、成長法によって、反射層１４２を覆って反射層１４２の材料が酸化や劣化するのを回避するように反射層１４２を保護するための透明保護層が形成される。透明保護層１４４は、光を順調に透過させる高透過率の材料からなるのが好ましい。
次に、図７に示すように、研磨やレーザーによって仮基板１００を除去し、導電層１０４を露出する。次に、同時に複数の半導体チップ例えば半導体チップ１１８と１３０を導電層１０４に設置する場合は、カットによって半導体チップ１１８と１３０を分割することができる。このようにして、図８に示すように、半導体チップ１１８と１３０を搭載した金属基板１４０である放熱体が完成される。
前記実施形態によれば、金属バンプを介して半導体チップと仮基板上の導電層を接合させるので、ボンドなどを用いる必要がなく、半導体チップの底部に直接放熱体を作り出すことができる。これによって、半導体チップが放熱体と密接し、放熱体の放熱能力が有効に発揮され、大幅に半導体素子の放熱効果を向上することができる。
また、前記実施形態によれば、テープがなくても、半導体チップの底部に放熱体を作り出すことができる。これによって、従来のテープの温度による膨張したり収縮したりすることがもたらした反射層のひび割れの問題が回避され、製品の歩留まりを向上することができる。
また、前記実施形態によれば、テープと半導体素子の接着不良による金属反射膜と金属放熱台座の厚みが均等でない問題が回避されるので、本発明を応用すれば、放熱体の製造工程が簡単で実施し易くだけでなく、放熱体の品質を向上することもできる。
また、前記実施形態によれば、放熱体が直接に半導体素子の底部に設置され、半導体素子が作動中に発生する熱が即時に放熱体に放出され、半導体素子の温度が下げられるので、半導体素子の操作品質を向上することができ、半導体素子の寿命を延長することができる。
１００：仮基板
１０２：表面
１０４：導電層
１０６：金属バンプ
１０８：金属バンプ
１０８ａ：バンプ
１０８ｂ：バンプ
１１０：金属バンプ
１１０ａ：バンプ
１１０ｂ：バンプ
１１２：金属バンプ
１１４：金属バンプ
１１６：金属バンプ
１１６ａ：バンプ
１１６ｂ：バンプ
１１６ｃ：バンプ
１１８：半導体チップ
１２０：基板
１２２：発光エピタキシャル構造
１２４：金属接着層
１２６：第１電極
１２８：第２電極
１３０：半導体チップ
１３２：基板
１３４：発光エピタキシャル構造
１３６：第１電極
１３８：第２電極
１４０：金属基板
１４２：反射層
１４４：透明保護層

Claims (12)

  1. 半導体素子の放熱体の製造方法であって、少なくとも
    仮基板の表面を覆うように導電層を形成するステップと、
    少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップと、
    前記半導体チップと前記導電層の間の隙間を充満するように金属基板を前記導電層上に形成するステップと、
    前記仮基板を除去するステップと
    を含む半導体素子の放熱体の製造方法。
  2. 前記半導体チップは半導体光電素子であり、
    前記金属基板を前記導電層上に形成するステップと前記仮基板を除去するステップの間に、さらに、
    前記金属基板上に反射層を形成するステップと、
    前記反射層上に透明保護層を形成するステップと
    を含む請求項１に記載の半導体素子の放熱体の製造方法。
  3. 前記反射層を形成するステップにおいて、電気メッキまたは無電メッキが用いられる請求項２に記載の半導体素子の放熱体の製造方法。
  4. 前記導電層は、金、アルミ、銀、プラチナを含む金属層、またはＩＴＯを含む透明導電層を含む請求項１から３の何れか１項に記載の半導体素子の放熱体の製造方法。
  5. 前記半導体チップの底部に金属接着層が設けられる請求項１から４の何れか１項に記載の半導体素子の放熱体の製造方法。
  6. 前記少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップにおいて、超音波熱圧着が用いられる請求項１から５の何れか１項に記載の半導体素子の放熱体の製造方法。
  7. 前記少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップにおいて、超音波をかけながら押圧をかけて行われる請求項１から５の何れか１項に記載の半導体素子の放熱体の製造方法。
  8. 前記少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップにおいて、熱圧着が用いられる請求項１から５の何れか１項に記載の半導体素子の放熱体の製造方法。
  9. 前記少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップは、
    前記金属バンプと前記半導体チップを接合するステップと、
    前記金属バンプと前記半導体チップを接合してから、前記金属バンプを前記導電層上に接合するステップと
    を含む請求項１から８の何れか１項に記載の半導体素子の放熱体の製造方法。
  10. 前記少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップは、
    前記金属バンプを前記導電層上に接合するステップと、
    前記金属バンプを前記導電層上に接合してから、前記半導体チップを前記金属バンプ上に接合するステップと
    を含む請求項１から８の何れか１項に記載の半導体素子の放熱体の製造方法。
  11. 前記金属バンプは第１バンプと第２バンプとを含み、
    前記少なくとも一つの金属バンプを介して、一つの半導体チップを前記導電層に接合するステップは、
    前記第１バンプと前記第２バンプをそれぞれ前記半導体チップと前記導電層に接合するステップと、
    前記第１バンプと前記第２バンプをそれぞれ前記半導体チップと前記導電層に接合すてから、前記第１バンプと前記第２バンプを接合するステップと
    を含む請求項１から８の何れか１項に記載の半導体素子の放熱体の製造方法。
  12. 前記金属基板を前記導電層上に形成するステップにおいて、電気メッキまたは無電メッキが用いられる請求項１から１１の何れか１項に記載の半導体素子の放熱体の製造方法。
JP2011075535A 2010-12-10 2011-03-30 半導体素子の放熱体の製造方法 Expired - Fee Related JP5134108B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099143290A TWI407536B (zh) 2010-12-10 2010-12-10 半導體元件之散熱座的製作方法
TW099143290 2010-12-10

Publications (2)

Publication Number Publication Date
JP2012129485A true JP2012129485A (ja) 2012-07-05
JP5134108B2 JP5134108B2 (ja) 2013-01-30

Family

ID=45471336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011075535A Expired - Fee Related JP5134108B2 (ja) 2010-12-10 2011-03-30 半導体素子の放熱体の製造方法

Country Status (6)

Country Link
US (1) US8232119B2 (ja)
JP (1) JP5134108B2 (ja)
KR (1) KR101148028B1 (ja)
CN (1) CN102569100A (ja)
DE (1) DE102011011718B3 (ja)
TW (1) TWI407536B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504773A (ja) * 2013-01-24 2016-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013112886A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102015002176A1 (de) * 2015-02-24 2016-08-25 Jenoptik Laser Gmbh Verfahren zum Herstellen eines Diodenlasers und Diodenlaser
US10242863B2 (en) 2016-10-03 2019-03-26 WET Technology Co., Ltd. Substrate processing apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001355075A (ja) * 2001-04-24 2001-12-25 Mitsubishi Electric Corp 無電解めっき膜の形成方法
JP2008010808A (ja) * 2006-06-26 2008-01-17 National Cheng Kung Univ ヒートシンク装置及びその製造方法
JP2009027166A (ja) * 2007-07-19 2009-02-05 Advanced Optoelectronic Technology Inc 化合物半導体デバイスのパッケージ封入構造及びその作成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
JP3872995B2 (ja) 2002-03-20 2007-01-24 Ｔｄｋ株式会社 ベアチップ実装方法
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
US6724791B1 (en) * 2002-07-02 2004-04-20 C-Cor.Net Corp. Method and apparatus for controlling the temperature of a laser module in fiber optic transmissions
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TW571409B (en) * 2002-12-03 2004-01-11 Advanced Semiconductor Eng Optical device and packaging method thereof
US7112472B2 (en) * 2003-06-25 2006-09-26 Intel Corporation Methods of fabricating a composite carbon nanotube thermal interface device
JP2005292114A (ja) * 2004-03-11 2005-10-20 Denso Corp センサ装置
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
KR100646569B1 (ko) 2005-12-15 2006-11-15 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
US20080067669A1 (en) * 2006-09-18 2008-03-20 Buttel Nicole A Systems, devices and methods for controlling thermal interface thickness in a semiconductor die package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001355075A (ja) * 2001-04-24 2001-12-25 Mitsubishi Electric Corp 無電解めっき膜の形成方法
JP2008010808A (ja) * 2006-06-26 2008-01-17 National Cheng Kung Univ ヒートシンク装置及びその製造方法
JP2009027166A (ja) * 2007-07-19 2009-02-05 Advanced Optoelectronic Technology Inc 化合物半導体デバイスのパッケージ封入構造及びその作成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504773A (ja) * 2013-01-24 2016-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
US9755114B2 (en) 2013-01-24 2017-09-05 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic components and optoelectronic component

Also Published As

Publication number Publication date
JP5134108B2 (ja) 2013-01-30
DE102011011718B3 (de) 2012-02-02
US20120149138A1 (en) 2012-06-14
TW201225227A (en) 2012-06-16
TWI407536B (zh) 2013-09-01
KR101148028B1 (ko) 2012-05-25
US8232119B2 (en) 2012-07-31
CN102569100A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
TWI389295B (zh) 發光二極體光源模組
TWI397193B (zh) Light emitting diode chip element with heat dissipation substrate and method for making the same
CN102237473B (zh) 发光二极管及其制造方法
US7569420B2 (en) Flip-chip packaging method for light emitting diode with eutectic layer not overlapping insulating layer
CN101958389A (zh) 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
US20120043576A1 (en) Led package structure
US20150280093A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
KR100787705B1 (ko) 반도체 장치용 내장형 금속 히트 싱크 및 그 제조방법
WO2013121708A1 (ja) 発光装置およびその製造方法
JP5134108B2 (ja) 半導体素子の放熱体の製造方法
JP2007194383A (ja) 光学部材およびバックライト
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
TWI546916B (zh) 半導體封裝結構與其製造方法
JP2008016793A (ja) 半導体素子のヒートシンクの製造方法
TWI495160B (zh) 覆晶式發光二極體及其製法與應用
TWI473299B (zh) 覆晶式發光二極體及其製法與應用
TWI422079B (zh) 半導體發光元件之散熱座的製作方法
CN102403436B (zh) 半导体发光元件的散热座的制作方法
JP6989267B2 (ja) セラミックパッケージ
US20080090334A1 (en) Method for Manufacturing Semiconductor Device
CN104916758A (zh) 形成发光二极管封装的方法
KR20130015482A (ko) 발광 다이오드 패키지 및 그의 제조 방법
CN100533696C (zh) 半导体元件的制造方法
KR101891217B1 (ko) 고출력 엘이디 광원모듈과 이를 구비한 백라이트 유닛 및 조명 장치
JP2014179385A (ja) Ｌｅｄ発光装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees