-
Die vorliegende Erfindung betrifft eine Synchronisationssignalerfassungsvorrichtung zum Erfassen eines Synchronisationssignals.
-
Systeme zum Durchführen einer Kommunikation zwischen einem Master (Meister) und einem Slave (Sklaven) über einen Bus sind bekannt. Für derartige Systeme gibt es viele Kommunikationsprotokolle, die ein Synchronisationssignal verwenden. Der Slave überwacht eine Wellenform des Busses und bestimmt, ob ein Signal, das über den Bus übertragen wird, ein Synchronisationssignal ist.
-
Eines der Kommunikationsprotokolle für ein fahrzeuginternes lokales Netz (LAN) ist beispielsweise ein lokales Verbindungsnetz (LIN). Entsprechend der LIN-Spezifikation enthält der Kopf des Rahmens, der von dem Master übertragen wird, ein Synch-Break-Feld, ein Bit eines hohen Pegels, das dem Synch-Break-Feld folgt, und ein Synch-Feld, das dem Bit des hohen Pegels folgt. Das Synch-Break-Feld weist mindestens elf Bits eines niedrigen Pegels auf. Das Synch-Feld weist die Daten „0x55“ auf. Wie es beispielsweise in der
US 2009 / 0 323 877 A1 , die der
JP 2009 -
303 178 A entspricht, Wie es beispielsweise in der
US 2009 / 0 323 877 A1 , die der
JP 2009 -
303 178 A entspricht, beschrieben ist, folgt dem Synch-Feld ein Identifiziererfeld und ein Datenfeld. In dem Slave wird eine Baud-Rate durch Berechnen einer Ein-Bit-Periode unter Verwendung eines Bezugstaktes berechnet.
-
In der
US 2009 / 0 323 877 A1 wird der Messwert eines Bits von dem Zeitgeber bzw. Zeitnehmer aufeinander folgend zu dem ersten bis vierten Speicher übertragen. Die Messwerte, die in diesen Speichern gespeichert sind, werden mit einem ersten bis dritten Komparator verglichen. Das Synch-Break-Feld und das Synch-Feld werden auf der Grundlage der Vergleichsergebnisse erfasst.
-
Insbesondere vergleicht der erste Komparator gemäß der ersten Ausführungsform, die in der
US 2009 / 0 323 877 A1 beschrieben ist, den Messwert, der in dem zweiten Speicher gespeichert ist, mit dem Messwert, der in dem dritten Speicher gespeichert ist. Wenn dann das Verhältnis zwischen den Messwerten
11 oder mehr beträgt, wird bestimmt, dass die erste Bedingung erfüllt ist Außerdem vergleicht der zweite Komparator den Messwert, der in dem ersten Speicher gespeichert ist, mit dem Messwert, der in dem zweiten Speicher gespeichert ist. Wenn dann die Differenz zwischen den Messwerten innerhalb eines Fehlerbereiches bzw. einer Fehlertoleranz liegt, wird bestimmt, dass die zweite Bedingung erfüllt ist. Wenn sowohl die erste Bedingung als auch die zweite Bedingung erfüllt sind, wird bestimmt, dass das Synch-Break-Feld und das Synch-Feld erfasst werden. Der Baud-Raten-Rechner berechnet die Baud-Rate durch Berechnen des reziproken Wertes des Wertes, der durch Multiplizieren der Auflösung mit dem Messwert W20, der in dem zweiten Speicher gespeichert ist, erhalten wird.
-
Außerdem vergleicht der erste Komparator gemäß der zweiten Ausführungsform, die in der
US 2009 / 0 323 877 A1 beschrieben ist, den Messwert, der in dem dritten Speicher gespeichert ist, mit dem Messwert, der in dem vierten Speicher gespeichert ist. Wenn dann das Verhältnis zwischen den Messwerten
11 oder mehr beträgt, wird bestimmt, dass die erste Bedingung erfüllt ist. Außerdem vergleicht der zweite Komparator den Messwert, der in dem zweiten Speicher gespeichert ist, mit dem Messwert, der in dem dritten Speicher gespeichert ist. Wenn dann die Differenz zwischen den Messwerten innerhalb der Fehlertoleranz liegt, wird bestimmt, dass die zweite Bedingung erfüllt ist. Außerdem vergleicht der dritte Komparator den Messwert, der in dem ersten Speicher gespeichert ist, mit dem Messwert, der in dem dritten Speicher gespeichert ist. Wenn dann die Differenz zwischen den Messwerten innerhalb der Fehlertoleranz liegt, wird bestimmt, dass die dritte Bedingung erfüllt ist. Wenn die erste, zweite und dritte Bedingung erfüllt sind, wird bestimmt, dass das Synch-Break-Feld und das Synch-Feld erfasst werden. Der Mittelwertrechner speichert den Mittelwert der Messwerte der Breiten von drei Pulsen niedrigen Pegels. Der Baud-Raten-Rechner berechnet die Baud-Rate durch Berechnen des reziproken Wertes des Wertes, der durch Multiplizieren der Auflösung und mit der mittleren Pulsbreite erhalten wird, wodurch Messfehler verringert werden.
-
Die Technik, die in der
US 2009 / 0 323 877 A1 beschrieben ist, benötigt jedoch einen großen Speicher und viele Rechenoperationen. Daher weist eine Schaltung, die die obige Technik mittels Hardware erzielt, eine große Größe auf.
-
In der
US 2006 / 0 245 515 A1 , die der
JP 4 327 764 entspricht, der
US 2008 / 0 276 023 A1 , die der
JP 2008 -
518 497 A entspricht, der
US 2003 / 0 103 584 A1 , die der
JP 2006 -
503 446 A entspricht, und der
JP 2005 -
277 994 A ist eine derartige Technik beschrieben. In der
US 2006 / 0 245 515 A1 wird beispieisweise die Periode des zweiten Pegels vor der Periode des ersten Pegels als die erste Periode definiert, und die Periode des zweiten Pegels wird nach der Periode des ersten Pegels als die zweite Periode definiert. Wenn das Verhältnis zwischen der ersten und der zweiten Periode gleich oder größer als der vorbestimmte Wert ist, wird das Signal, das der zweiten Periode folgt, als das Synchronisationssignal bestimmt, und der reziproke Wert der zweiten Periode wird als die Baud-Rate bestimmt.
-
Gemäß der Technik, die in der
US 2006 / 0 245 515 A1 beschrieben ist, wird das Signal, das der zweiten Periode folgt, jedoch auch als das Synchronisationssignal bestimmt, wenn das Synchronisationssignal die Kommunikationsprotokollspezifikation (das heißt 0x55h) nicht erfüllt. Daher kann keine korrekte Datenübertragung erzielt werden. Da der reziproke Wert der zweiten Periode als die Baud-Rate bestimmt wird, kann außerdem die Baud-Rate einen Fehler aufweisen.
-
Die
DE 603 17 701 T2 beschreibt eine Synchronisationssignalerfassungsvorrichtung für ein Bussignal, das sich zwischen einem ersten Pegel und einem zweiten Pegel ändert, wobei das Bussignal ein Kopffeld und ein Synchronisationssignalfeld, das dem Kopffeld folgt, enthält, wobei das Kopffeld mindestens M aufeinander folgende Bits des ersten Pegels aufweist, wobei das Synchronisationssignalfeld alternierende Bits, die mit dem zweiten Pegel starten, aufweist, wobei ein einzelnes Bit des Kopffeldes und des Synchronisationssignalfeldes dieselbe Bitlänge aufweisen, und wobei der Synchronisationssignaldetektor aufweist: einen zeitweiligen Synchronisationssignaldetektor, der ausgelegt ist, die N-te Potenz von 2 aufeinander folgenden Bits des ersten Pegels als ein zeitweiliges Synchronisationssignal zu erfassen, wenn er die N-te Potenz von 2 aufeinander folgenden Bits des ersten Pegels empfängt, bevor er die alternierenden Bits empfängt; und einen endgültigen Synchronisationssignaldetektor, der ausgelegt ist zu bestimmen, dass das erfasste zeitweilige Synchronisationssignal das Kopffeld ist, wenn er die mindestens M aufeinander folgenden Bits des ersten Pegels empfängt.
-
Das Dokument „LIN Specification Package, Revision 2.1, November 24, 2006“ beschreibt die Spezifikationen des LIN-Protokolls.
-
Die
US 4 092 522 A beschreibt einen 5-Bit-D-Typ-Master/Slave-Zähler, der durch Schieberegister ausgebildet wird.
-
Im Hinblick auf das oben Gesagte ist es eine Aufgabe der vorliegenden Erfindung, eine Synchronisationssignalerfassungsvorrichtung zum genauen Erfassen eines Synchronisationssignals durch Verringern von Rechenoperationen so weit wie möglich zu schaffen. Die Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
-
Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung mit Bezug auf die zugehörigen Zeichnungen deutlich. Es zeigen:
- 1 ein Blockdiagramm, das eine Synchronisationssignalerfassungsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
- 2 ein Blockdiagramm, das eine Hardwarekonfiguration der Synchronisationssignalerfassungsvorrichtung darstellt;
- 3 ein Diagramm, das ein Synchronisationssignal gemäß einer LIN-Spezifikation (lokales Verbindungsnetz) (Local Interconnect Network) darstellt;
- 4A ein Flussdiagramm einer Abfallflankenunterbrechungsroutine, die durchgeführt wird, wenn eine abfallende Flanke eines Bussignals erfasst wird, und 4B ein Flussdiagramm einer Anstiegsflankenunterbrechungsroutine, die durchgeführt wird, wenn eine ansteigende Flanke des Bussignals erfasst wird;
- 5 ein Flussdiagramm einer Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung, die durchgeführt wird, wenn das zeitweilige Synchronisationssignal erfasst wird;
- 6A-6H Zeitdiagramme der Synchronisationssignalerfassungsvorrichtung, wenn das zeitweilige Synchronisationssignal nicht erfasst wird;
- 7A-7H Zeitdiagramme der Synchronisationssignalerfassungsvorrichtung, wenn das zeitweilige Synchronisationssignal erfasst wird; und
- 8A und 8B Diagramme zum Erläutern eines Stands der Technik.
-
Im Folgenden wird eine Ausführungsform der vorliegenden Erfindung mit Bezug auf die 1-7H beschrieben. Ein LIN-Protokoll kann für eine fahrzeuginterne Kommunikation verwendet werden. Das LIN-Protokoll ist eine Art von fahrzeugintemem LAN-Kommunikationsprotokoll und vervollständigt mehrere Netzwerke für fahrzeuginteme Anwendungen, um die Verbesserung der Qualität und eine Kostenverringerung eines fahrzeuginternen Netzwerks zu erzielen.
-
3 stellt einen Teil eines LIN-Rahmens, der gemäß dem LIN spezifiziert ist, dar. Wie es in 3 dargestellt ist, weist der LIN-Rahmen ein Synch-Break-Feld, das den Start des Rahmens angibt, ein Bit eines hohen Pegels, das dem Synch-Break-Feld folgt, und ein Synch-Feld, das dem rezessiven Bit folgt, auf. Gemäß der LIN-Spezifikation ist das Synch-Break-Feld eine Bitkette von mindestens 11 (das heißt eine ganze Zahl M) aufeinander folgenden Bits von 0 (das heißt von einem niedrigen Pegel). Das Synch-Feld ist eine Bitkette, die einen Wert „0×55“ repräsentiert und eine Länge von beispielsweise 10 Bits aufweist. Das heißt, das Synch-Feld ist eine Bitkette von abwechselnden Bits von 0 (niedriger Pegel) und 1 (hoher Pegel).
-
1 ist ein Blockdiagramm eines Slave-Knotens 3 als eine Synchronisationssignalerfassungsvorrichtung gemäß der Ausführungsform. 2 ist ein Blockdiagramm eines Beispiels einer Hardwarekonfiguration des Slave-Knotens 3.
-
Wie es in 1 gezeigt ist, sind ein Master-Knoten 2 und der Slave-Knoten 3 mit einem Bus 1 verbunden. Ein Bussignal wird zwischen den Master-Knoten 2 und den Slave-Knoten 3 über den Bus 1 übertragen und empfangen. Der Slave-Knoten 3 kann beispielsweise ein Ein-Chip-Mikrocomputer sein, der in einer elektrischen Steuereinheit (ECU), einem Sensor, einem Aktuator oder Ähnlichem enthalten ist. Der Slave-Knoten 3 enthält eine Steuerung 4, einen Sender 5, einen Empfänger 6, einen zeitweiligen Synchronisationssignaldetektor 7, einen endgültigen Synchronisationssignaldetektor 8 und einen Flankendetektor 9.
-
Der Slave-Knoten 3 berechnet eine Baud-Rate (das heißt Kommunikationsrate) auf der Grundlage des Synch-Feldes, das von dem Master-Knoten 2 an den Slave-Knoten 3 über den Bus 1 übertragen wird, und dann empfängt der Slave-Knoten 3 Daten mit der berechneten Baud-Rate. Wenn der Slave-Knoten 3 das Synch-Break-Feld und das Synch-Feld empfängt, interpretiert er Signale, die dem Synch-Feld folgen, als ein Identifiziererfeld und ein Datenfeld.
-
Der Sender 5 des Slave-Knotens 3 überträgt Daten an den Master-Knoten 2 auf der Grundlage eines Steuersignals, das von der Steuerung 4 empfangen wird. Der Master-Knoten 2 empfängt die Daten, die von dem Sender 5 übertragen werden. Der Empfänger 6 des Slave-Knotens 3 empfängt Daten, die von dem Master-Knoten 2 übertragen werden, und sendet die empfangenen Daten an die Steuerung 4. Der Flankendetektor 9 des Slave-Knotens 3 erfasst eine abfallende Flanke und/oder eine ansteigende Flanke der Daten, die von dem Master-Knoten 2 über den Bus 1 empfangen werden.
-
Der zeitweilige Synchronisationssignaldetektor 7 enthält einen A-Zeitgeber 10, einen A-Speicher 11, einen B-Speicher 12 und einen A-Komparator 13. Der zeitweilige Synchronisationssignaldetektor 7 misst ein Flankenerfassungszeitintervall zwischen einer abfallenden Flanke und einer ansteigenden Flanke des Bussignals, das ein Pulssignal ist. Das Flankenerfassungszeitintervall ist eine Zeitperiode, während der das Bussignal auf dem niedrigen Pegel oder dem hohen Pegel gehalten wird. Der A-Komparator 13 vergleicht beispielsweise zwei Flankenerfassungszeitintervalle, die kontinuierlich gemessen werden, miteinander. Wenn dann das zuvor gemessene Flankenerfassungszeitintervall gleich einem vorbestimmten Wert (beispielsweise 8 = dritte (N-te) Potenz von 2) oder mehr Male größer als das derzeitig gemessene Flankenerfassungszeitintervall ist, gibt der A-Komparator 13 Daten, die in dem A-Speicher 11 gespeichert sind, an den B-Speicher 12 weiter.
-
Die „abfallende Flanke“ entspricht einem Zeitpunkt, zu dem sich das Bussignal von dem hohen Pegel (das heißt dem zweiten Pegel) in den niedrigen Pegel (das heißt ersten Pegel) ändert. Die „ansteigende Flanke“ entspricht einem Zeitpunkt, zu dem sich das Bussignal von dem niedrigen Pegel in den hohen Pegel ändert. Der vorbestimmte Wert kann ein anderer als 8 sein, solange wie der vorbestimmte Wert gleich der N-ten Potenz von 2 ist, wobei N eine ganze positive Zahl ist. Bei einem derartigen Ansatz kann der Vergleich durch eine binäre Verschiebungsoperation unter Verwendung eines Schieberegisters erzielt werden.
-
Der endgültige Synchronisationssignaldetektor 8 enthält einen B-Zeitgeber 14, einen Baud-Raten-Rechner 15 und einen B-Komparator 16. In dem endgültigen Synchronisationssignaldetektor 8 wird der B-Zeitgeber 14 aktiviert, wenn der A-Komparator 13 die Daten, die in dem A-Speicher 11 gespeichert sind, an den B-Speicher 12 weiterleitet.
-
Der B-Zeitgeber 14 verwendet einen Wert, der von dem A-Zeitgeber 10 gemessen wird, als einen Anfangswert. Das heißt, der B-Zeitgeber 14 startet eine Messung von dem Wert, der von dem A-Zeitgeber 10 gemessen wird. Wenn dann der Flankendetektor 9 die abfallende Flanke Z-mal (beispielsweise viermal) erfasst, wobei Z eine positive ganze Zahl ist, stoppt der B-Zeitgeber 14 seine Messung. Der Flankendetektor 9 und der B-Zeitgeber 14 bestimmen auf der Grundlage der Tatsache, dass die abfallende Flanke Z-mal erfasst wurde, dass ein alternierendes binäres Signal von Z × 2 Bits (beispielsweise 4 × 2 = 8 Bits) empfangen wird.
-
Der Baud-Raten-Rechner 15 berechnet eine mittlere Zeitdauer, die einer Länge von einem Bit des alternierenden binären Signals entspricht, durch Teilen der Zeitdauer, die von dem B-Zeitgeber 14 gemessen wird, durch Z × 2 (beispielsweise 8). Die Zeitdauer, die von dem B-Zeitgeber 14 gemessen wird, repräsentiert die Länge des alternierenden binären Signals von Z × 2 Bits. Dann bestimmt der Baud-Raten-Rechner 15, ob ein Quotient der Daten, die in dem B-Speicher 12 gespeichert sind, geteilt durch die mittlere Zeitdauer gleich oder größer als 11 ist. Wenn dann der Quotient gleich oder größer als 11 ist, bestimmt der Baud-Raten-Rechner 15, dass die Daten, die in dem B-Speicher 12 gespeichert sind, das Synch-Break-Feld repräsentieren, das ein Kopf des Synch-Feldes als einem Synchronisationssignal ist. Dann berechnet der Baud-Raten-Rechner 15 die Baud-Rate auf der Grundlage der mittleren Zeitdauer, die einer Länge von einem Bit entspricht.
-
Im Folgenden werden die Details mit Bezug auf die 4A-7H beschrieben.
-
4A ist ein Flussdiagramm einer Abfallflankenunterbrechungsroutine, die durchgeführt wird, wenn der Flankendetektor 9 die abfallende Flanke erfasst (siehe Zeit (1) in den 3, 6A und 7A). Wie es in 4A gezeigt ist, startet die Abfallflankenunterbrechungsroutine der Steuerung 4 in Schritt S1, bei dem die Steuerung 4 den A-Zeitgeber 10 auf 0 zurücksetzt. Dann schreitet die Abfallflankenunterbrechungsroutine zum Schritt S2, bei dem die Steuerung 4 den A-Zeitgeber startet.
-
4B ist ein Flussdiagramm einer Anstiegsflankenunterbrechungsroutine, die durchgeführt wird, wenn der Flankendetektor 9 die ansteigende Flanke erfasst (siehe Zeit (2) in den 3, 6A und 7A). Wie es in der 4B gezeigt ist, startet die Anstiegsflankenunterbrechungsroutine in Schritt S3, bei dem die Steuerung 4 den A-Zeitgeber 10 stoppt.
-
Dann schreitet die Anstiegsflankenunterbrechungsroutine zum Schritt S4, bei dem der A-Komparator 13 bestimmt, ob der Quotient der Daten (das heißt des zuvor gemessenen Flankenerfassungszeitintervalls), die in dem A-Speicher 11 gespeichert sind, geteilt durch die Zeitdauer (das heißt das derzeit gemessene Flankenerfassungszeitintervall), die von dem A-Zeitgeber 10 gemessen wird, gleich oder größer als der vorbestimmte Wert (beispielsweise 8) ist. Wenn der Quotient kleiner als der vorbestimmte Wert ist, was NEIN in Schritt S4 entspricht, schreitet die Anstiegsflankenunterbrechungsroutine zum Schritt S5, bei dem die Zeitdauer (das heißt das derzeitig gemessene Flankenerfassungszeitintervall), die von dem A-Zeitgeber 10 gemessen wird, in dem A-Speicher gespeichert wird. Dann wird die Anstiegsflankenunterbrechungsroutine beendet. Somit wird in Schritt S4 bestimmt, ob das zuvor gemessene Flankenerfassungszeitintervall gleich dem vorbestimmten Wert oder mehr Male größer als das derzeitig gemessene Flankenerfassungszeitintervall ist.
-
Insbesondere ist in 3 ein Intervall zwischen der Zeit (1) und der Zeit (2) das zuvor gemessene Flankenerfassungszeitintervall, und ein Intervall zwischen der Zeit (3) und der Zeit (4) ist das derzeitig gemessene Flankenerfassungszeitintervall.
-
Die 6A-6H zeigen einen Fall, bei dem der Quotient des zuvor gemessenen Flankenerfassungszeitintervalls „a“, das zuvor von dem A-Zeitgeber 10 gemessen wurde und in dem A-Speicher 11 gespeichert ist, geteilt durch das derzeitig gemessene Flankenerfassungszeitintervall „b“, das derzeitig von dem A-Zeitgeber 10 gemessen wird, kleiner als der vorbestimmte Wert (beispielsweise 8) ist. Das heißt, die 6A-6H zeigen den Fall, bei dem „a / 8 < b“ gilt. In dem Fall der 6A-6H wird bestimmt, dass kein zeitweiliges Synchronisationssignal erfasst wird. Das heißt, die Bestimmung in Schritt S4 der 4B ergibt „NEIN“, so dass die Anstiegsflankenunterbrechungsroutine nach dem Schritt S5 beendet wird.
-
Im Gegensatz dazu zeigen die 7A-7H einen Fall, bei dem der Quotient aus dem zuvor gemessenen Flankenerfassungszeitintervall „c“, das zuvor von dem A-Zeitgeber 10 gemessen wurde und in dem A-Speicher gespeichert ist, geteilt durch das derzeitig gemessene Flankenerfassungszeitintervall „d“, das derzeitig von dem A-Zeitgeber 10 gemessen wird, gleich oder größer als der vorbestimmte Wert ist. Das heißt, die 7A-7H zeigen einen Fall, bei dem „c / 8 ≥ d“ gilt. In dem Fall der 7A-7H wird bestimmt, dass das zeitweilige Synchronisationssignal erfasst wird. Das heißt, das Ergebnis der Bestimmung in Schritt S4 der 4B lautet „JA“, so dass die Anstiegsflankenunterbrechungsroutine zum Schritt S6 fortschreitet. In Schritt S6 wird der Wert des A-Zeitgebers 10 in dem A-Speicher 11 gespeichert. Dann schreitet die Anstiegsflankenunterbrechungsroutine zum Schritt S7, bei dem eine Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung, die in 5 gezeigt ist, aufgerufen wird.
-
Ein Grund für die Verwendung des Erfassungsprozesses für ein zeitweiliges Synchronisationssignal besteht darin, dass die Anzahl (das heißt 11) von Bits des Synch-Break-Feldes für einen Computer (Hardware, Software) schwierig zu handhaben ist. Wenn der Erfassungsprozess für ein zeitweiliges Synchronisationssignal nicht verwendet wird, besteht die Notwendigkeit, eine komplexe Rechenverarbeitung sämtlicher Daten des Bussignals durchzuführen, um ein Synchronisationssignal zu erfassen.
-
Der Erfassungsprozess für ein zeitweiliges Synchronisationssignal wird verwendet, um die Häufigkeit zu verringern, mit der die komplexe Rechenverarbeitung durchgeführt wird. In dem Erfassungsprozess für ein zeitweiliges Synchronisationssignal wird bestimmt, ob die Anzahl der aufeinander folgenden Bits des niedrigen Pegels mindestens 8 beträgt, was die maximale Anzahl ist, die eine Potenz von 2 von kleiner als 11 ist. Wenn diese Bedingung erfüllt ist, wird bestimmt, dass das zeitweilige Synchronisationssignal erfasst wird. Dann wird die komplexe Rechenverarbeitung zum Erfassen eines Synchronisationssignals nur hinsichtlich des erfassten zeitweiligen Synchronisationssignals durchgeführt.
-
Der Erfassungsprozess für ein zeitweiliges Synchronisationssignal wird allein durch dreimaliges Wiederholen einer binären Verschiebungsoperation erzielt. Daher kann der Erfassungsprozess für ein zeitweiliges Synchronisationssignal innerhalb einer kurzen Zeitdauer beendet werden. Außerdem kann eine Hardwarekonfiguration einer Schaltung für den Erfassungsprozess für ein zeitweiliges Synchronisationssignal vereinfacht werden. Da die komplexe Rechenverarbeitung zum Erfassen eines Synchronisationssignals nur hinsichtlich des erfassten zeitweiligen Synchronisationssignals durchgeführt wird, kann die Häufigkeit, mit der die komplexe Rechenverarbeitung durchgeführt wird, verringert werden.
-
Wie es oben erwähnt wurde, beträgt gemäß der Ausführungsform ein Verhältnis zwischen den beiden Flankenerfassungszeitintervallen 8 oder mehr, wenn das zeitweilige Synchronisationssignal erfasst wird. Dann wird die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung, die in 5 gezeigt ist, durchgeführt, um zu bestimmen, ob das erfasste zeitweilige Synchronisationssignal das Synchronisationssignal ist.
-
Die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung wird im Folgenden mit Bezug auf 5 beschrieben. Wie es in 5 gezeigt ist, startet die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung in Schritt T1, bei dem die Daten, die in dem A-Speicher 11 gespeichert sind, an den B-Speicher 12 gesendet werden. Dann schreitet die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung zum Schritt T2, bei dem der B-Zeitgeber 14 durch Setzen eines Anfangswertes des B-Zeitgebers 14 auf den Wert des A-Zeitgebers 10 aktiviert wird. Ein Grund für das Setzen des Anfangswertes des B-Zeitgebers 14 auf den Wert des A-Zeitgebers 10 liegt darin, dass es eine Zeitverzögerung zwischen dem Aktivierungspunkt des B-Zeitgebers 14 und dem Erfassungspunkt der letzten abfallenden Flanke gibt (siehe Zeit (3) in 3 und 7A). Daher wird als der Aktivierungspunkt des B-Zeitgebers 14 das Zeitintervall „d“ zwischen dem letzten Erfassungspunkt einer abfallenden Flanke und dem letzten Erfassungspunkt einer ansteigenden Flanke (siehe Zeit (4) in den 3 und 7G) durch den A-Zeitgeber 10 gemessen. Durch Setzen des Anfangswertes des B-Zeitgebers 14 auf den Wert „d“ des A-Zeitgebers 10 kann der B-Zeitgeber 14 seine Messung von dem Erfassungspunkt der letzten abfallenden Flanke an, der durch die Zeit (3) in den 3 und 7A angegeben ist, starten.
-
Dann schreitet die Unterbrechungsroutine für eine zeitweilige Synchronisationserfassung zum Schritt T3, bei dem bestimmt wird, ob die abfallende Flanke Z-mal (beispielsweise viermal) erfasst wurde, wobei Z eine positive ganze Zahl ist. Wenn die abfallende Flanke Z-mal erfasst wurde, was JA in Schritt T3 entspricht, schreitet die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung zum Schritt T4, bei dem der B-Zeitgeber 14 die Messung stoppt.
-
Wenn angenommen wird, dass die ganze Zahl Z gleich 4 ist, misst der B-Zeitgeber 14 nicht nur vier Intervalle, die jeweils zwischen dem Zeitpunkt, zu dem sich das Bussignal von einem hohen Pegel in einen niedrigen Pegel ändert (beispielsweise die Zeit (3) in den 7A-7H), und dem Zeitpunkt, zu dem sich das Bussignal von dem niedrigen Pegel in den hohen Pegel ändert (beispielsweise die Zeit (4) in den 7A-7H) liegen, sondern ebenfalls vier Intervalle, die jeweils zwischen dem Zeitpunkt, zu dem sich das Bussignal von dem niedrigen Pegel in den hohen Pegel ändert (beispielsweise die Zeit (4) in den 7A-7H), und dem Zeitpunkt, zu dem sich das Bussignal von dem hohen Pegel in den niedrigen Pegel ändert (beispielsweise Zeit (5) in den 7A-7H) liegen. Jedes der acht Intervalle, die von dem B-Zeitgeber 14 gemessen werden, entspricht einer Länge von einem Bit des Bussignals. Wenn somit der B-Zeitgeber 14 angehalten wird, stellt ein Wert des B-Zeitgebers 14 die Länge von acht aufeinander folgenden Bits des Bussignals dar.
-
Nachdem der B-Zeitgeber 14 in Schritt T4 angehalten wurde, schreitet die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung zum Schritt T5, bei dem der B-Komparator 16 bestimmt, ob die Daten, die in dem B-Speicher 12 gespeichert sind, gleich oder größer als ein Produkt aus 11/8 und dem Wert des B-Zeitgebers 14 ist. Man beachte, dass die Daten, die in dem B-Speicher 12 gespeichert sind, die Länge des erfassten zeitweiligen Synchronisationssignals angeben. Wenn die Daten, die in dem B-Speicher 12 gespeichert sind, gleich oder größer als das Produkt aus 11/8 und dem Wert des B-Zeitgebers 14 sind, was JA in Schritt T5 entspricht, schreitet die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung zum Schritt T6, bei dem bestimmt wird, dass das erfasste zeitweilige Synchronisationssignal der Kopf des Synchronisationssignals ist. Das heißt, in Schritt T6 wird bestimmt, dass das Synch-Break-Feld erfasst wird. Man beachte, dass eine mittlere Zeitdauer eines Bits des Bussignals durch Teilen des Wertes des B-Zeitgebers 14 durch 8 berechnet wird. Daher stellt das Produkt aus 11/8 und dem Wert des B-Zeitgebers 14 die Länge von 11 Bits dar, die jeweils die mittlere Zeitdauer aufweisen.
-
Zusammenfassend wird in Schritt T5 die mittlere Zeitdauer jedes Bits des Bussignals von 8 Bit, das zwischen der Zeit (3) und der Zeit (6) in der 3 gemessen wird, berechnet, und dann wird bestimmt, ob der Quotient des Intervalls (das heißt den Daten, die in dem B-Speicher 12 gespeichert sind) zwischen der Zeit (1) und der Zeit (2) in der 3 geteilt durch die berechnete mittlere Zeitdauer 11 oder mehr beträgt.
-
Wenn der Quotient 11 oder mehr beträgt, was JA in Schritt T5 entspricht, schreitet die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung zum Schritt T6. In Schritt T6 bestimmt der endgültige Synchronisationssignaldetektor 8, dass ein Synchronisationssignal erfasst wird, und gibt ein Trigger-Signal bzw. Auslöser-Signal aus, wie es in 7H gezeigt ist. Dann schreitet die Unterbrechungsroutine für eine zeitweilige Synchronisationssignalerfassung zum Schritt T7, bei dem der Baud-Raten-Rechner 15 den reziproken Wert des Wertes des B-Zeitgebers 14 geteilt durch 8 als eine Baud-Rate einstellt. Kurz gesagt stellt der Baud-Raten-Rechner 15 den reziproken Wert des Mittelwertes der Ein-Bit-Länge als die Baud-Rate ein.
-
2 ist ein Beispiel einer Hardwarekonfiguration des Slave-Knotens 3. In dem Beispiel, das in 2 gezeigt ist, ist ein Teiler 17 zwischen dem A-Zeitgeber 10 und dem A-Komparator 13 angeordnet. Der Teiler 17 teilt den Wert des A-Zeitgebers 10 durch 8 und gibt den geteilten Wert an den A-Komparator 13 aus. Da 8 die dritte Potenz von 2 ist, kann das Teilen des Wertes des A-Zeitgebers 10 durch 8 durch eine binäre Verschiebungsoperation erzielt werden. Daher kann der Teiler 17 beispielsweise mit einem Schieberegister aufgebaut werden. Wie es zuvor erwähnt wurde, misst der B-Zeitgeber 14, wenn der Slave-Knoten 3 das Synch-Feld empfängt, die Zeitdauer von 8 (das heißt die dritte Potenz von 2) Bits des Bussignals.
-
Ein Teiler / Addierer 18 ist zwischen dem B-Zeitgeber 14 und dem B-Komparator 16 angeordnet. Der Teiler / Addierer 18 berechnet die Summe aus dem Wert des B-Zeitgebers 14 (das heißt die Zeitdauer der dritten Potenz von 2 Bits), einem Achtel des Wertes des B-Zeitgebers 14 (das heißt die Dauer der nullten Potenz von 2 Bits) und einem Viertel des Wertes des B-Zeitgebers (das heißt die Dauer der ersten Potenz von 2 Bits). Das heißt, der Teiler / Addierer 18 dient als ein Mitteldauerrechner zum Berechnen der mittleren Dauer der acht Flankenerfassungszeitintervalle. Außerdem multipliziert der Teiler / Addierer 18 die berechnete mittlere Dauer mit 11. Als Ergebnis multipliziert der Teiler / Addierer 18 den Wert des B-Zeitgebers 14 mit 11/8. Die Berechnung, die durch den Teiler / Addierer 18 durchgeführt wird, kann durch eine binäre Verschiebungsoperation erzielt werden. Daher kann der Teiler / Addierer 18 beispielsweise mittels eines Schieberegisters aufgebaut sein.
-
Der B-Komparator 16 vergleicht den Wert, der von dem Teiler / Addierer 18 berechnet wird, mit dem Wert, der in dem B-Speicher 12 gespeichert ist. Der Wert, der von dem Teiler / Addierer 18 berechnet wird, repräsentiert die Länge des Bussignals von 11 Bits. Der Wert, der in dem B-Speicher 12 gespeichert ist, repräsentiert die Länge des erfassten zeitweiligen Synchronisationssignals, das dem Synch-Break-Feld entspricht.
-
Wenn der Wert, der in dem B-Speicher 12 gespeichert ist, gleich oder größer als der Wert ist, der von dem Teiler / Addierer 18 berechnet wird, wird das zeitweilige Synchronisationssignal als das Synchronisationssignal bestimmt, und der B-Komparator 16 gibt das Auslöser-Signal SYNC aus, wie es in 2 gezeigt ist.
-
8A ist ein Synchronisationssignal entsprechend der LIN-Spezifikation und 8B ein Zeitdiagramm entsprechend einem Verfahren gemäß dem Stand der Technik zum Erfassen des Synchronisationssignals. In dem Verfahren gemäß dem Stand der Technik wird ein Intervall eines niedrigen Pegels (11) von einer abfallenden Flanke als Start eines Feldes (SOF) bis zu einer anschließenden ansteigenden Flanke gemessen, und dann werden acht aufeinander folgende Intervalle (12) beginnend von einer nächsten abfallenden Flanke gemessen. Dann wird die Gesamtlänge der aufeinander folgenden acht Intervalle (12) durch 8 geteilt, um eine mittlere Ein-Bit-Länge zu berechnen. Wenn dann das Intervall eines niedrigen Pegels (11), das durch die mittlere Ein-Bit-Länge geteilt wird, 11 oder mehr beträgt, wird das Intervall eines niedrigen Pegels (11) als ein Synch-Break-Feld bestimmt.
-
Wie es in 8B gezeigt ist, benötigt das Verfahren gemäß dem Stand der Technik jedoch mindestens sechs Speicher. Daher wird die Schaltungsgröße zum Implementieren des Verfahrens gemäß dem Stand der Technik mittels Hardware vergrößert.
-
Die Vorteile der Ausführungsform gegenüber dem Verfahren gemäß dem Stand der Technik werden im Folgenden zusammengefasst. Gemäß der Ausführungsform ist ein Speicher für die Daten des Bussignals mit zwei Speichern, das heißt dem A-Speicher 11 und dem B-Speicher 12 aufgebaut. Somit kann die Schaltungsgröße verringert werden.
-
Gemäß der Ausführungsform bestimmt der zeitweilige Synchronisationssignaldetektor 7, wenn er die N-te Potenz von 2 aufeinander folgenden Bits eines niedrigen Pegels empfängt, bevor er alternierende Bits, die mit dem hohen Pegel starten, empfängt, dass das zeitweilige Synchronisationssignal erfasst wird. Wenn daher die Anzahl der aufeinander folgenden Bits des niedrigen Pegels kleiner als die N-te Potenz von 2 ist, besteht keine Notwendigkeit, komplexe Berechnungen zum Erfassen des Synchronisationssignals durchzuführen. Somit kann die Häufigkeit, mit der die komplexen Berechnungen durchgeführt werden, verringert werden.
-
Der endgültige Synchronisationssignaldetektor 8 bestimmt, dass das zeitweilige Synchronisationssignal, das von dem zeitweiligen Synchronisationssignaldetektor 7 erfasst wird, der Kopf des Synchronisationssignals ist, wenn die Anzahl der aufeinander folgenden Bits des zeitweiligen Synchronisationssignals gleich oder größer als ein vorbestimmter Wert (das heißt ganze Zahl M) ist, der von einem Kommunikationsprotokoll abhängt. In dem Fall des LIN beträgt der vorbestimmte Wert beispielsweise 11.
-
Der A-Zeitgeber 10 misst das Flankenerfassungszeitintervall zwischen der abfallenden Flanke (das heißt, wenn sich das Bussignal von dem hohen Pegel in den niedrigen Pegel ändert) und der ansteigenden Flanke (das heißt, wenn sich das Bussignal von dem niedrigen Pegel in den hohen Pegel ändert). Das gemessene Flankenerfassungszeitintervall wird in dem A-Speicher 11 gespeichert.
-
Der A-Komparator 13 vergleicht das zuvor gemessene Intervall, das in dem A-Speicher 11 gespeichert ist, mit dem derzeit gemessenen Intervall, das derzeitig von dem A-Zeitgeber 10 gemessen wird. Wenn das zuvor gemessene Intervall 8 (das heißt die N-te Potenz von 2) oder mehr Male größer als das derzeitig gemessene Intervall ist, erfasst der zeitweilige Synchronisationssignaldetektor 7 das zeitweilige Synchronisationssignal. Der zeitweilige Synchronisationssignaldetektor 7 zum Erfassen des zeitweiligen Synchronisationssignals ist mit dem Teiler 17, dem A-Zeitgeber 10, dem A-Speicher 11 und dem A-Komparator 13 aufgebaut. Somit kann eine Hardwarekonfiguration des zeitweiligen Synchronisationssignaldetektors 7 vereinfacht werden, so dass die Schaltungsgröße verringert werden kann.
-
In dem Fall der Erfassung des Synch-Break-Feldes von 11 (das heißt ganze Zahl M) Bits, erfasst der zeitweilige Synchronisationssignaldetektor 7 das zeitweilige Synchronisationssignal, wenn das vorherige gemessene Intervall 8-mal (das heißt die N-te Potenz von 2) oder mehr größer als das derzeitig gemessene Intervall ist. Das heißt, die N-te Potenz von 2 ist gleich oder kleiner als die ganze Zahl M, und die (N+1)-te Potenz von 2 ist größer als die ganze Zahl M. Bei einem derartigen Ansatz kann die Häufigkeit, mit der der zeitweilige Synchronisationssignaldetektor 7 unnötige zeitweilige Synchronisationssignale erfasst, soweit wie möglich verringert werden. Dementsprechend kann die Häufigkeit, mit der der endgültige Synchronisationssignaldetektor 8 unnötige komplexe Berechnungen durchführt, soweit wie möglich verringert werden.
-
Der Teiler / Addierer 18 berechnet das Produkt aus 11/8 und dem Wert des B-Zeitgebers 14, so dass die mittlere Dauer von 8 Bits (das heißt acht Intervallen) des Synch-Feldes mit 11 multipliziert werden kann. Bei einem derartigen Ansatz kann sogar dann, wenn sich die Länge eines Bits des Bussignals auf Grund von Rauschen oder Ähnlichem ändert, die mittlere Dauer der acht Bits genau gemessen werden.
-
In dem endgültigen Synchronisationssignaldetektor 8 vergleicht der B-Komparator 16 den zuvor gemessenen Wert, der in dem B-Speicher 12 gespeichert ist, mit dem derzeitig gemessenen Wert des B-Zeitgebers 14 multipliziert mit 11/8. Wenn dann der zuvor gemessene Wert größer als der derzeitig gemessene Wert multipliziert mit 11/8 ist, bestimmt der endgültige Synchronisationssignaldetektor, dass das zeitweilige Synchronisationssignal der Kopf des Synchronisationssignals ist. Bei einem derartigen Ansatz kann sogar dann, wenn sich die Länge eines Bits des Bussignals auf Grund von Rauschen oder Ähnlichem ändert, das Synchronisationssignal genau erfasst werden. Da der Baud-Raten-Rechner 15 den reziproken Wert des Wertes des B-Zeitgebers 14 geteilt durch 8 als eine Baud-Rate einstellt, kann auf ähnliche Weise die Genauigkeit beim Berechnen der Baud-Rate verbessert werden.
-
Der A-Zeitgeber 10 und der B-Zeitgeber 14 können beispielsweise mit einem Kristalloszillator oder einem CR-Oszillator aufgebaut sein. Im Allgemeinen ist der CR-Oszillator kostengünstiger als der Kristalloszillator, aber weniger genau als der Kristalloszillator. Wenn daher der A-Zeitgeber 10 und der B-Zeitgeber 14 mit dem CR-Oszillator aufgebaut sind, könnte eine Länge von einem Bit des Bussignals auf Grund von Jitter oder Ähnlichem nicht genau erfasst werden. Insbesondere ist die Fehlertoleranz der Oszillationsfrequenz in dem Master-Knoten 2 und dem Slave-Knoten 3 entsprechend der LIN-Spezifikation 2.0 kleiner als diejenige entsprechend der LIN-Spezifikation 1.3. Daher ist es wichtig, die Länge eines Bits genau zu erfassen, um die LIN-Spezifikation 2.0 zu erfüllen.
-
Gemäß der Ausführungsform wird eine Länge eines Bits des Bussignals durch Berechnen eines Mittelwerts der gemessenen Werte der Intervalle, die jeweils einem Bit entsprechen, berechnet. Bei einem derartigen Ansatz kann sogar dann, wenn ein gemessener Wert auf Grund der Genauigkeit des Oszillators nicht genau ist, die Länge eines Bits so genau wie möglich erfasst werden. Sogar wenn sich die Genauigkeit des A-Zeitgebers 10 und des B-Zeitgebers 14 von einem Produkt zu einem anderen Produkt ändern, kann die Länge eines Bits so genau wie möglich erfasst werden. Somit können die Genauigkeit beim Erfassen des Synchronisationssignals und die Genauigkeit beim Berechnen der Baud-Rate verbessert werden.
-
Gemäß der Ausführungsform wird die Baud-Rate (das heißt Bitrate) automatisch erfasst. Daher kann die Baud-Rate auf einfache Weise über einen breiten Baud-Raten-Bereich erfasst werden.
-
Der B-Zeitgeber 14 arbeitet in Verbindung mit dem A-Zeitgeber 10, um die aufeinander folgenden acht Intervalle, die jeweils einem Bit entsprechen, zu messen. Der Teiler / Addierer 18 teilt den Wert des B-Zeitgebers 14 unabhängig durch die Dauer der dritten Potenz von 2 Bits, die Dauer der zweiten Potenz von 2 Bits und die Dauer der nullten Potenz von 2 Bits. Dann werden der Quotient des Wertes geteilt durch die Dauer der dritten Potenz von 2 Bits, der Quotient des Wertes geteilt durch die Dauer der zweiten Potenz von 2 Bits und der Quotient des Wertes geteilt durch die nullte Potenz von 2 Bits addiert, um die Dauer von 11 Bits des Bussignals zu berechnen. Die berechnete Dauer von 11 Bits wird mit dem Wert, der in dem B-Speicher 12 gespeichert ist, verglichen. Das heißt, die Berechnungen, die von dem Teiler / Addierer 18 durchgeführt werden, können durch eine binäre Verschiebungsoperation erzielt werden. Daher kann der Teiler / Addierer 18 in seinem Aufbau vereinfacht werden und beispielsweise mit einem Schieberegister aufgebaut sein.
-
Gemäß der Ausführungsform wird das Synch-Break-Feld von dem Master-Knoten 2 zu dem Slave-Knoten 3 über den Bus 1 zu einer beliebigen Zeit übertragen, und der Slave-Knoten 3 kann das Synch-Break-Feld als den Kopf des Synch-Feldes (das heißt des Synchronisationssignals) erfassen.
-
(Modifikationen)
-
Die oben beschriebene Ausführungsform kann auf verschiedene Arten modifiziert werden, wie es beispielsweise im Folgenden erläutert wird.
-
In Schritt S5 des Flussdiagramms der 4B wird das Intervall von der abfallenden Flanke zu der ansteigenden Flanke in dem A-Speicher 11 gespeichert. Alternativ kann das Intervall von der ansteigenden Flanke zu der abfallenden Flanke in dem A-Speicher 11 gespeichert werden.
-
Der B-Zeitgeber 14 misst sowohl die Intervalle von der abfallenden Flanke zu der ansteigenden Flanke als auch die Intervalle von der ansteigenden Flanke zu der abfallenden Flanke, um die mittlere Länge eines Bits des Bussignals zu berechnen. Alternativ kann der B-Zeitgeber 14 nur die Intervalle von der abfallenden Flanke zu der ansteigenden Flanke messen, um die mittlere Länge eines Bits des Bussignals zu berechnen.
-
In Schritt T3 des Flussdiagramms der 5 wird die Anzahl der gemessenen Intervalle (das heißt Bits) durch Erfassen der abfallenden Flanke gezählt. Alternativ kann die Anzahl der gemessenen Intervalle durch Erfassen der ansteigenden Flanke gezählt werden.
-
In der Ausführungsform erfasst der zeitweilige Synchronisationssignaldetektor 7 das zeitweilige Synchronisationssignal, wenn das zuvor gemessene Intervall gleich 8 (das heißt der dritten Potenz von 2), oder mehr Male größer als das derzeitig gemessenen Intervall ist, da die Anzahl 8 die maximale Anzahl ist, die eine Potenz von 2 ist und kleiner als die minimale Anzahl 11 von aufeinander folgenden niedrigen Bits des Synch-Break-Feldes gemäß der LIN-Spezifikation ist. Die ganze Zahl N kann in Abhängigkeit von der Spezifikation eines Kommunikationsprotokolls geändert werden. Da die ganze Zahl N durch eine binäre Verschiebungsoperation geändert werden kann, kann der zeitweilige Synchronisationssignaldetektor 7 in seinem Aufbau vereinfacht werden und eine geringe Größe aufweisen.
-
Derartige Änderungen und Modifikationen liegen innerhalb des Bereiches der vorliegenden Erfindung, der durch die zugehörigen Ansprüche definiert ist.
